JPWO2009054140A1 - 半導体素子およびその製造方法 - Google Patents

半導体素子およびその製造方法 Download PDF

Info

Publication number
JPWO2009054140A1
JPWO2009054140A1 JP2009537941A JP2009537941A JPWO2009054140A1 JP WO2009054140 A1 JPWO2009054140 A1 JP WO2009054140A1 JP 2009537941 A JP2009537941 A JP 2009537941A JP 2009537941 A JP2009537941 A JP 2009537941A JP WO2009054140 A1 JPWO2009054140 A1 JP WO2009054140A1
Authority
JP
Japan
Prior art keywords
layer
silicon carbide
back surface
carbide substrate
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009537941A
Other languages
English (en)
Other versions
JP4690485B2 (ja
Inventor
内田　正雄
正雄 内田
和哉 宇都宮
和哉 宇都宮
将志 林
将志 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009537941A priority Critical patent/JP4690485B2/ja
Publication of JPWO2009054140A1 publication Critical patent/JPWO2009054140A1/ja
Application granted granted Critical
Publication of JP4690485B2 publication Critical patent/JP4690485B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明の半導体素子は、主面および裏面を有する炭化珪素基板（１１）と、前記炭化珪素基板の主面に形成された半導体層（１２）と、前記炭化珪素基板の裏面に形成された裏面オーミック電極層（１ｄ）とを備え、前記裏面オーミック電極層（１ｄ）は、前記炭化珪素基板の裏面側に位置し、チタン、シリコンおよび炭素を含む反応層（１ｄａ）と、前記炭化珪素基板の裏面と反対側に位置する窒化チタン層（１ｄｂ）とを有する。

Description

本発明は、炭化珪素基板を有する半導体素子およびその製造方法に関する。
炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップの大きな高硬度の半導体材料であり、パワー素子、耐環境素子、高温動作素子、高周波素子等の種々の半導体装置に応用されている。中でも、スイッチング素子や整流素子などのパワー素子への応用が注目されている。ＳｉＣを用いたパワー素子は、Ｓｉパワー素子よりも電力損失を大幅に低減できるなどの利点を有する。
ＳｉＣを用いたパワー素子のうち、代表的なスイッチング素子としてＭＯＳＦＥＴやＭＥＳＦＥＴが挙げられる。こうしたスイッチング素子は、ゲート電極に印加する電圧によって、数Ａ（アンペア）以上のドレイン電流が流れるオン状態と、ドレイン電流がゼロとなるオフ状態とをスイッチングすることができる。特に、ＳｉＣを用いることによって、これらの素子はオフ状態のとき、数百Ｖ以上の高耐圧を実現できる。このほか、整流素子として、ショットキーダイオードやｐｎダイオードが報告されており、いずれも大電流、高耐圧を実現する整流素子として期待されている。
これらのパワー素子の多くでは、基板の主面に対して垂直な方向（表裏方向）に電流を流す構造が採用されている。本願明細書では、炭化珪素基板において、素子の主要な構造が形成される面を主面といい、主面の反対側の面を裏面と呼ぶ。このような素子は縦型素子とも呼ばれる。多くの縦型素子では、主面側にはフォトレジストを用いたパターニング加工が施された電極が設けられ、裏面側には基板の裏面のほぼ全面を覆うオーミック電極が形成さる。
ＳｉＣを用いた縦型スイッチング素子は、例えば特許文献１に開示されている。以下、図面を参照しながら、縦型ＭＯＳＦＥＴの構造を説明する。
図１１は、ＳｉＣを用いた縦型ＭＯＳＦＥＴにおけるユニットセル１０００を示す断面模式図である。縦型ＭＯＳＦＥＴは、典型的には複数のユニットセルを備えている。
縦型ＭＯＳＦＥＴのユニットセル１０００は、低抵抗のｎ型ＳｉＣ基板１０１の主面上に形成された炭化珪素エピタキシャル層１２０と、炭化珪素エピタキシャル層１２０の上に形成されたチャネル層１０６と、チャネル層１０６の上にゲート絶縁膜１０７を介して設けられたゲート電極１０８と、炭化珪素エピタキシャル層の表面１２０ｓに接するソース電極１０９と、ＳｉＣ基板１０１の裏面上に設けられたドレイン電極１１０とを備えている。
炭化珪素エピタキシャル層１２０は、ＳｉＣ基板１０１の導電型と異なる導電型（ここではｐ型）を有するウェル領域１０３と、炭化珪素エピタキシャル層１２０のうちウェル領域１０３が形成されていない部分から構成されるドリフト領域１０２とを有している。ドリフト領域１０２は、例えば、ＳｉＣ基板１０１よりも低濃度でｎ型不純物を含むｎ−型の炭化珪素層である。ウェル領域１０３の内部には、高濃度でｎ型不純物を含むｎ型ソース領域１０４、および、ウェル領域１０３よりも高い濃度でｐ型不純物を含むｐ＋型コンタクト領域１０５が形成されている。ウェル領域１０３、ソース領域１０４およびコンタクト領域１０５は、炭化珪素エピタキシャル層１２０に対して不純物を注入する工程と、炭化珪素エピタキシャル層１２０に注入された不純物を活性化させる高温熱処理（活性化アニール）工程とによって形成される。
ソース領域１０４とドリフト領域１０２とは、チャネル層１０６を介して接続されている。チャネル層１０６は、例えば、エピタキシャル成長によって炭化珪素エピタキシャル層１０２の上に形成された４Ｈ−ＳｉＣ層である。また、コンタクト領域１０５およびソース領域１０４は、それぞれ、ソース電極１０９とオーミック接触を形成している。従って、ウェル領域１０３は、コンタクト領域１０５を介してソース電極１０９と電気的に接続される。
ソース電極１０９は、炭化珪素エピタキシャル層１２０におけるソース領域１０４およびコンタクト領域１０５の上に導電材料（Ｎｉ）層を形成した後、高温で熱処理することによって形成できる。一般的には１０００℃程度の高温で熱処理を行い（Post Deposition Annealing法）、ソース電極１０９を得る。この方法によると、高温熱処理により、導電材料層とソース領域１０４およびコンタクト領域１０５との界面に反応層が形成されるので、得られたソース電極１０９は、これらの領域１０４、１０５に対して良好なオーミック特性を有する。より具体的には、ソース電極材料がＮｉである場合、Ｎｉは炭化珪素中のＳｉと反応して、Ｎｉシリサイドを形成し、炭化珪素中のＣはＮｉシリサイドの膜中に取り込まれ、Ｎｉシリサイドと炭化珪素との界面に、Ｃに起因する不純物準位が形成されてオーミック接合が形成されると推定される。
ゲート絶縁膜１０７は、例えばチャネル層１０６の表面を熱酸化することによって形成された熱酸化膜（ＳｉＯ２膜）である。ゲート電極１０８は、例えば導電性のポリシリコンを用いて形成されている。
ゲート電極１０８は、層間絶縁膜１１１によって覆われている。層間絶縁膜１１１には開口部１２０ｓが形成されており、各ユニットセルにおけるソース電極１０９は、この開口部１１３を介して、上部電極層（例えばＡｌ電極）１１２に並列に接続されている。
ドレイン電極１１０にもオーミック特性が要求される。このためにドレイン電極１１０にもＮｉが採用され、Ｎｉを炭化珪素基板１０１の裏面に形成した後に１０００℃程度の高温で熱処理を行い、ドレイン電極１１０を得る。ドレイン電極の表面（図１１におけるドレイン電極の下側に相当）には、組立のための裏面電極１３０がさらに形成される。裏面電極１３０はほとんどの場合、積層電極によって構成されており、例えば、Ｔｉ／Ｎｉ／Ａｇの積層電極であって、Ｔｉがドレイン電極１１０と接触した構成を有している。
主面側の上部電極層１１２の端部は、主としてＳｉＮからなるパッシベーション膜（図示せず）で覆われており、主面側で円面放電による素子破壊を抑制する。このパッシベーション膜は上部電極層全面に形成された後、不要な部分がエッチング処理される。裏面ドレイン電極１１０は、主面側のエッチング等の加工の際には保護しておく必要がある。例えば保護の方法として、レジストを裏面オーミック電極１１０上に堆積し、その後デバイスの主面側の加工を施した後、裏面側のレジストを除去してその後裏面電極を堆積することが特許文献２に記されている。
特表２００４−５１９８４２号公報 特開２００３−２４３６５４号公報
縦型ＭＯＳＦＥＴに用いられるＳｉＣ基板では、主として主面にのみ鏡面研磨が施され、裏面は主面に比べて面粗度が大きくなっている場合が多い。また、特にＳｉＣ（０００１）基板（数度オフしていてもかまわない）を用いた場合には、主面がＳｉ面となり、裏面がＣ面となる。
一般に基板の主面は面粗度が大きいほど、酸化され易い。また、Ｓｉに比べてＣのほうが酸化され易い。このため、縦型ＭＯＳＦＥＴに用いられるＳｉＣ基板は、主面に比べて裏面の方が酸化されやすく、酸化膜が成長し易い。
また、図１１に示すようなＭＯＳＦＥＴなどの縦型素子を形成する場合、ＳｉＣ基板の主面あるいは主面に形成されたＳｉＣ半導体層の表面を熱酸化し、成長した熱酸化膜を部分的に除去する工程が多く用いられる。この際、ＳｉＣの裏面も熱酸化膜が形成される。先述したように、主面に比べて裏面の方が酸化されやすい場合には、裏面に形成される熱酸化膜の方が主面に形成される熱酸化膜よりも厚く成長する。このような場合、主面の熱酸化膜を完全に除去する条件では裏面の熱酸化膜の一部が残存することがあり、裏面側のドレイン電極１１０とＳｉＣ基板１０１との界面で形成されるオーミック特性に悪影響を及ぼす可能性がある。
また、ＳｉＣ基板の裏面側にオーミック電極を形成する熱処理工程において、Ｎｉはシリサイドを形成しやすいため、シリサイド化反応はＮｉのほぼ全域にわたって起こる。しかし、Ｎｉはカーボンとの反応層を作りにくいため、ＳｉＣを起源とするカーボン（Ｃ）が、ＳｉＣ基板裏面に形成されたＮｉシリサイドの最表面（ＮｉシリサイドがＳｉＣ基板裏面と接していない方の面）に析出する。このカーボンは、電極堆積工程で一般的に用いられる前処理（酸によるウェット処理）では除去困難なために、ＳｉＣ基板裏面のＮｉシリサイドからなるオーミック電極上に裏面電極１３０を堆積すると、その界面で密着性が悪化するという問題がある。密着性が悪化した状態では、素子をパッケージ品として組み立てる際、ダイスボンディング工程で電極剥離が生じるため、製造歩留まりの低下にもつながる。
また、裏面のドレイン電極１１０は、主面側の素子構造を形成するためのエッチング等の加工の際には保護しておく必要がある。一般的には、例えば裏面のドレイン電極を保護するために、レジストをオーミック電極１１０上に堆積し、その後デバイスの主面側に窒化ケイ素などからなるマスクを形成し、ＳｉＣ基板の主面側の半導体層や電極に加工を施す。このとき、マスクのエッチング手法としてドライエッチングを用いる場合、裏面のレジストはプラズマや熱の影響を受けて硬化し、ドライエッチングの後、除去が困難になる。その結果、裏面電極１３０と裏面ドレイン電極１１０の間にレジストが介在し、電気特性が劣化するという問題が生じる。また、場合によってはドライエッチングによりレジストが消失し、裏面ドレイン電極１１０が直接ドライエッチング雰囲気に曝されて、裏面オーミック電極１１０がダメージ（変色、変質）を受け、電気特性を悪化させる不具合があった。
本発明は、上記事情に鑑みてなされたものであり、その目的は、炭化珪素基板の裏面に形成されたオーミック電極を有する半導体素子において、密着性悪化、電極剥離等の問題を抑制することにある。
本発明の半導体素子は、主面および裏面を有する炭化珪素基板と、前記炭化珪素基板の主面に形成された炭化珪素層と、前記炭化珪素基板の裏面に形成されたオーミック電極層とを備え、前記オーミック電極層は、前記炭化珪素基板の裏面側に位置し、チタン、シリコンおよび炭素を含む反応層と、前記炭化珪素基板の裏面と反対側に位置する窒化チタン層とを有する。
ある好ましい実施形態において、半導体素子は、前記半導体層の少なくとも一部を直接的または間接的に覆う絶縁層と、前記オーミック電極層の前記窒化チタン層の表面に形成された保護層とをさら備え、前記保護層は前記絶縁層のエッチングに対して耐性を有する。
ある好ましい実施形態において、半導体素子は前記保護層の表面に設けられた金属電極層をさらに備え、前記保護層は導電性を有する。
ある好ましい実施形態において、半導体素子は前記オーミック電極層の前記窒化チタン層の表面に形成された金属電極層をさらに備える。
ある好ましい実施形態において、前記オーミック電極層における前記炭素の濃度は、前記炭化珪素基板側のほうが前記炭化珪素基板の裏面と反対側よりも高い。
ある好ましい実施形態において、前記炭化珪素層はｎ型の導電性を有する。
ある好ましい実施形態において、半導体素子は、前記炭化珪素層中に設けられたｐ型ウェル領域と、前記ｐ型ウェル領域内の一部にそれぞれ設けられたｎ＋型のソース領域およびｐ＋型のコンタクト領域と、前記ｎ＋型のソース領域および前記炭化珪素層のｐ型ウェル領域が設けられていない部分と電気的に接続されたチャネル領域と、前記ｎ＋型のソース領域およびｐ＋型のコンタクト領域と電気的に接続されたソース電極と、前記チャネル領域上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とをさらに備え、前記オーミック電極層がドレイン電極として機能する。
ある好ましい実施形態において、半導体素子は、前記半導体層とショットキー接合したショットキー電極をさらに備える。
本発明の半導体素子の製造方法は、主面上に半導体層が形成された炭化珪素基板を用意する工程（Ａ）と、前記炭化珪素基板の裏面にチタンを含む電極層を形成する工程（Ｂ）と、前記炭化珪素基板を熱処理することにより、前記電極層と前記炭化珪素基板を反応させて、チタン、シリコンおよび炭素を含む反応層を前記炭化珪素基板の裏面に形成する工程（Ｃ）と、前記反応層の表面に窒化チタン層を形成する工程（Ｄ）とを含む。
ある好ましい実施形態において、前記工程（Ｃ）における熱処理を、窒素を含む雰囲気で行うことにより、前記工程（Ｃ）と工程（Ｄ）とを同時に行う。
ある好ましい実施形態において、半導体素子の製造方法は、前記工程（Ｄ）の後に、前記半導体層の少なくとも一部を直接的または間接的に覆う絶縁層を形成する工程（Ｅ）と、前記オーミック電極層上に保護層を形成する工程（Ｆ）と、前記工程（Ｆ）の後に前記絶縁層をエッチングする工程（Ｇ）とをさらに含む。
ある好ましい実施形態において、半導体素子の製造方法は、前記工程（Ｇ）の後に前記保護層を除去する工程（Ｈ）をさらに含む。
本発明によれば、裏面オーミック電極層がチタン、シリコンおよび炭素を含む反応層を有しているため、炭化珪素基板裏面にわずかに酸化膜等が残っていても、チタンによって酸化膜が還元され、チタンと炭化珪素とが反応することによって、接触抵抗の小さい良好なオーミック接合を形成することができる。特に裏面がＣ面である炭化珪素基板に対してオーミックを形成する場合、Ｃ面に酸化膜が形成されやすいため、より効果的である。
また、オーミック電極層の表面に窒化チタン層が設けられているため、炭化珪素基板の主面側の電極を加工する際、オーミック電極がエッチングされにくくなる。オーミック電極層上にさらに裏面保護層を設ければ、表面側の絶縁層のエッチングに対してオーミック電極層がダメージを受けたりエッチングされたりするのを防止できる。
（ａ）は本発明による半導体素子の第１の実施形態を示す断面図であり、（ｂ）はオーミック電極層近傍の拡大断面図である。 （ａ）〜（ｆ）は、図１の半導体素子の製造工程を説明する断面図である。 （ａ）〜（ｆ）は、図１の半導体素子の製造工程を説明する断面図である。 （ａ）〜（ｃ）は、図１の半導体素子の製造工程を説明する断面図である。 第１の実施形態の変形例を示す断面図である。 図５の半導体素子におけるオーミック電極層の深さプロファイルを示す図である。 本発明による半導体素子の第２の実施形態を示す断面図である。 （ａ）〜（ｆ）は、図７の半導体素子の製造工程を説明する断面図である。 （ａ）〜（ｄ）は、半導体素子の製造工程を説明する断面図である。 第２の実施形態の変形例を示す断面図である。 従来の半導体素子を示す断面図である。
符号の説明
１ａｓ ソース電極
１ａｇ ゲート電極１８とオーミック接合する電極
１ｂｓ 上部配線電極
１ｂｇ ゲートパッド電極
１ｃ パッシベーション層
１ｄ 裏面オーミック電極層
１ｄａ 反応層
１ｄｂ 窒化チタン層
１ｅ 裏面保護層
１ｆ 金属電極層
６ａ ショットキー電極層
６ｂ 上部配線電極層
６ｃ パッシベーション層
１０、１０ａ 半導体素子（ＭＯＳＦＥＴ）
１１ 炭化珪素基板
１２ 半導体層
１３ ｐ型ウェル領域
１４ ｎ＋型ソース領域
１５ ｐ＋型コンタクト領域
１６ チャネル層
１７ ゲート絶縁膜
１８ ゲート電極
１９ 層間絶縁膜
６０、６０ａ 半導体素子（ショットキーダイオード）
６３ ガードリング領域
６９ 絶縁層
（第１の実施形態）
以下、本発明による半導体素子の第１の実施形態を説明する。本実施形態では、半導体素子として縦型ＭＯＳＦＥＴを例に挙げて説明する。図１（ａ）は、炭化珪素基板１１を有するＭＯＳＦＥＴ１０を示している。炭化珪素基板１１は、例えば４Ｈ−ＳｉＣ（０００１）面から＜１１−２０＞方向にθ度（０≦θ≦１０度）傾いた主面を有する。炭化珪素基板１１の主面はＳｉ面であり、裏面はＣ面である。主面の面粗度は、裏面の面粗度よりも小さい。炭化珪素基板１１の不純物濃度は１ｘ１０１８ｃｍ−３以上である。炭化珪素基板１１の主面上に、エピタキシャル成長されたｎ型の４Ｈ−ＳｉＣ（不純物濃度が１ｘ１０１４〜１ｘ１０１７ｃｍ−３程度、厚さ５ミクロン以上）からなる半導体層１２が設けられている。半導体層１２と炭化珪素基板１１との間に、４Ｈ−ＳｉＣからなるバッファー層１２ｂ（半導体層１２より不純物濃度が大きく、膜厚は小さい）を挿入してもよい。
半導体層１２には、アルミニウムが注入されたｐ型ウェル領域１３が設けられている。例えば、ｐ型ウェル領域１３の深さは約６００ｎｍであり、平均濃度は約１ｘ１０１８ｃｍ−３程度である。ｐ型ウェル領域１３内には、ｎ＋型のソース領域１４が設けられている。ｎ＋型のソース領域１４は、例えば炭化珪素基板１１のｐ型ウェル領域１３に窒素を注入することによって形成される。ｎ＋型のソース領域１４の深さは約３００ｎｍであり、平均濃度は約１ｘ１０１９ｃｍ−３程度である。ｐ型ウェル領域１３内には、はｐ＋型のコンタクト領域１５が設けられている。コンタクト領域１５の深さは約４００ｎｍであり、平均濃度は約５ｘ１０１９ｃｍ−３程度である。
半導体層１２の表面にはｎ型の炭化珪素からなるチャネル層１６が設けられている。チャネル層１６の厚さは、例えば約２００ｎｍであり、平均濃度は１ｘ１０１７ｃｍ−３程度である。チャネル層１６には主として窒素がドーピングされている。チャネル層１６はチャネル領域であり、このｎ型のチャネル層１６によって、ｎ＋型のソース領域１４と半導体層１２のｐ型ウェル領域１３が設けられていないｎ型領域とが電気的に接続されている。ＭＯＳＦＥＴにゲート電圧が印加されることによって、チャネル領域内にキャリアである電子が移動するチャネルが形成される。チャネル層１６上にはゲート絶縁膜１７が設けられている。ゲート絶縁膜１７の厚さは例えば約８０ｎｍである。
ゲート絶縁膜１７上にはゲート電極１８が設けられている。ゲート電極１８は、例えばｎ＋型のポリシリコンからなり、厚さは約５００ｎｍである。ゲート電極１８を覆うように、層間絶縁膜１９が設けられている。層間絶縁膜１９は、主としてゲート電極１８と、後に述べる上部配線電極１ｂｓとを絶縁している。層間絶縁膜１９の厚さは１ミクロン程度である。
ソース領域１４と低抵抗なオーミック接合により電気的に接合されたソース電極１ａｓが半導体層１２の表面近傍に設けられている。ソース電極１ａｓは、例えばシリサイド化されたＮｉからなる。ソース電極１ａｓはまた、コンタクト領域１５にもオーミック接合されていることが望ましい。
ゲート電極１８には電極１ａｇがオーミック接合により電気的に接続されている。電極１ａｇはソース電極１ａｓと同様にシリサイド化されたＮｉからなる。ただし電極１ａｇはソース電極１ａｓと同一の材料によって構成されていなくてもよい。ソース電極１ａｓは上部配線電極１ｂｓに接続されている。上部配線電極１ｂｓは、各ユニットセルのソース電極１ａｓを並列して接続している。上部配線電極１ｂｓは例えばアルミニウムからなり、厚さは約３μｍである。同様に、電極１ａｇに接するようにゲートパッド電極１ｂｇが設けられている。ゲートパッド電極１ｂｇは例えば上部配線電極１ｂｓと同一材質からなる。上部配線電極１ｂｓとゲートパッド電極１ｂｇとの間には例えば、パッシベーション層１ｃが設けられている。
炭化珪素基板１１の裏面には、裏面オーミック電極層１ｄが設けられている。図１（ｂ）は裏面オーミック電極層１ｄ近傍の構造を拡大して示している。図１（ｂ）に示すように、裏面オーミック電極層１ｄは反応層１ｄａと窒化チタン層１ｄｂとを有する。反応層１ｄａは、炭化珪素基板１１の裏面側に位置し、チタン、シリコンおよび炭素を含む。また、窒化チタン層１ｄｂは、炭化珪素基板の裏面と反対側であって、反応層１ｄａの表面に位置しており、主として窒化チタンからなる。
窒化チタン層１ｄｂは炭素も含んでいるが、炭素の含有量は、裏面オーミック電極層１ｄ全体で見た場合、炭化珪素基板１１側のほうが炭化珪素基板１１の裏面と反対側（裏面保護層１ｅ側）よりも高くなっている。反応層１ｄａおよび窒化チタン層１ｄｂの厚さに特に制限はなく、裏面オーミック電極層１ｄがこれら２つの層を上述した位置関係で備えていれば、本発明の効果は得られる。
裏面オーミック電極層１ｄの炭化珪素基板１１の裏面と反対側の面上には、裏面保護層１ｅが設けられている。裏面保護層１ｅは、例えばパッシベーション層１ｃのエッチングに対して耐性を有する。より具体的には、パッシベーション層１ｃをエッチングする条件と同じ条件を用いて裏面保護層１ｅをエッチングする場合、裏面保護層１ｅのエッチング速度はパッシベーション層１ｃのエッチング速度の１／１０以下である。また、裏面保護層１ｅは導電性を有する。
例えば、パッシベーション層１ｃがＳｉＮからなる場合、パッシベーション層１ｃのエッチングには、例えば、フロン系のガスによるドライエッチングが用いられる。したがって、裏面保護層１ｅはフロン系のガスによるドライエッチングに対するエッチング速度が十分に遅いアルミニウムによって形成されている。
裏面保護層１ｅの裏面オーミック電極層１ｄと反対側の面には、金属電極層１ｆが設けられている。図１（ａ）では金属電極層１ｆが３層で示されているが、単層であっても多層であってもよい。金属電極層１ｆは例えばＴｉ層１ｆａ、Ｎｉ層１ｆｂおよびＡｇ層１ｆｃを含む。このとき、Ｔｉ層１ｆａが裏面保護層１ｅに接する。ＭＯＳＦＥＴ１０をＴＯ−２２０等のパッケージに収納する場合、パッケージのリードフレームへＭＯＳＦＥＴ１０をハンダ付けする必要があるため、ＭＯＳＦＥＴ１０は金属電極層１ｆを備えていることが好ましい。
本発明の特徴の１つは、裏面オーミック電極層１ｄが反応層１ｄａと窒化チタン層１ｄｂとを含む点にある。この特徴は半導体素子１０の製造法にも関連しており、また、反応層１ｄａと窒化チタン層１ｄｂとを備えることの効果の少なくとも一部は半導体素子１０の製造中に得られる。このため、以下、図２から図４を参照しながら半導体素子１０の製造方法を説明し、合わせて本発明の特徴をより詳細に説明する。
まず、図２（ａ）に示すように、主面に半導体層１２を有する炭化珪素基板１１を準備する。半導体層１２はここでは４Ｈ−ＳｉＣである。半導体層１２と炭化珪素基板１１の主面との界面にバッファー層を形成してもよい。この場合、バッファー層はｎ＋型の炭化珪素からなり、厚さは、約０．５〜４μｍ程度であり、不純物濃度は１ｘ１０１６〜１ｘ１０１９ｃｍ−３程度である。
次に、図２（ｂ）に示すように、半導体層１２の表面にマスク２１を形成した後、アルミニウムを注入し、ｐ型ウェル領域１３ａを形成する。その後、マスク２１は除去する。次に図２（ｃ）に示すように半導体層１２上にマスク２２を形成した後、窒素を物注入し、ｎ＋型のソース領域１４ａを形成する。その後、マスク２２は除去する。次に図２（ｄ）に示すように半導体層１２上にマスク２３を形成し、アルミニウムを不純物注入してｐ＋型のコンタクト領域１５ａを形成する。その後、マスク２３を除去する。
次に、カーボン系薄膜を半導体層１２の表面に堆積し、不活性ガス雰囲気中、約１７００℃で３０分程度加熱することによって不純物を活性化する。その後、カーボン系薄膜を除去し、図２（ｅ）に示すように不純物注入領域（ｐ型ウェル領域１３、ｎ＋型のソース領域１４、ｐ＋型のコンタクト領域１５）を有する炭化珪素基板１１を用意する。
次に、不純物注入領域を有する半導体層１２上に、炭化珪素からなるチャネル層１６を半導体層１２上にエピタキシャル成長させ、コンタクト領域１５およびソース領域１４の一部が露出するように、チャネル層１６をドライエッチングし、図２（ｆ）に示す構造を得る。
次に、図３（ａ）に示すように、チャネル層１６を有する半導体層１２を、酸素を含む雰囲気中、約１２００℃程度で加熱して酸化することによりゲート絶縁膜１７を形成する。この酸化処理の後で、窒素原子を含むガス雰囲気中で炭化珪素基板を熱処理することによって、ゲート絶縁膜１７に窒化処理を施してもよい。またゲート絶縁膜１７は、熱酸化工程以外に、例えばＳｉＯ２層等の絶縁層を堆積してもよいし、熱酸化層の上に絶縁層を堆積してもよい。
次に、そのゲート絶縁膜１７上にゲート電極１８を堆積する。ここでは例えばホスフィンをドープしたｎ＋型のポリシリコンをゲート電極１８の材料として用いる。このポリシリコンを図３（ｂ）に示すようにパターンニングし、ゲート電極１８を形成する。その後、図３（ｂ）に示す状態から表面側にさらに層間絶縁膜１９を堆積する。ここではリンを含んだＳｉＯ２膜（ＰＳＧ膜）を用いるが、他の材料からなる層間絶縁膜１９を形成してもよい。
層間絶縁膜１９を図３（ｃ）に示すようにパターニングしてゲート絶縁膜１７の一部もエッチングすることにより、半導体層１２中のコンタクト領域１５とソース領域１４の一部を露出させる。その露出面（図３（ｃ）における露出面３１）の少なくとも一部に接触する金属電極（例えばＮｉ）を約５０〜２００ｎｍ程度堆積し、約８００〜１１００℃程度の熱処理を施すことにより、金属電極と半導体層１２の界面をシリサイド化して、図３（ｄ）に示すソース電極１ａｓを形成する。このとき、図３（ｃ）の露出面３２において、図３（ｄ）に示すように、ゲート電極１８とオーミック接合する電極１ａｇも同時に形成される。
次に、炭化珪素基板１１の裏面にチタンを含む電極層を堆積し、８００〜１１００℃程度の熱処理を窒素雰囲気中で実施する。これにより、図３（ｅ）に示すように裏面オーミック電極層１ｄを形成する。
この熱処理中、炭化珪素基板１１とチタンを含む電極層とが反応する。チタンはシリコンと反応しＴｉシリサイドを形成しやすいが、炭素とも反応しＴｉカーバイドを生成し得る。このため、炭化珪素基板１１とチタンが反応することによって炭素が遊離することなく、図１（ｂ）に示すように、電極層の炭化珪素基板１１側からチタンとシリコンと炭素を含む反応層１ｄａが形成される。また、窒素雰囲気中で熱処理しているので、電極層の炭化珪素基板１１の裏面と反対側、つまり、反応層の表面から窒化チタン層１ｄｂが形成される。反応層１ｄａの生成と同時に、電極層の表面から窒化チタン層１ｄｂが生成するため、窒化チタン層１ｄｂが、炭化珪素基板１１とチタンとの反応中、炭素が電極層の表面へ拡散するのを防止する。これにより、炭素濃度が炭化珪素基板１１の裏面側で高く、炭化珪素基板１１と反対側の面では低くなっている裏面オーミック電極層１ｄが形成される。
さらに、Ｔｉは酸化され易いため、炭化珪素基板１１の裏面にわずかに酸化膜等が残っている場合、熱処理中に電極層中のＴｉが酸化膜をまず還元する。これにより、チタンを含む電極層が炭化珪素基板１１と直接接触することが可能となり、上述した反応層１ｄａの生成が進行する。よって、優れたオーミック特性を実現できる。
この後、図３（ｆ）に示すように、主面側（層間絶縁膜１９を有する側）に上部配線電極となる金属（例えばアルミニウム）を堆積し、上部配線電極１ｂｓとゲートパッド電極１ｂｇとを形成する。上部配線電極１ｂｓがアルミニウムからなり、そのパターニングを燐酸系のウェットエッチングで行った場合には、裏面側の裏面オーミック電極層１ｄは、その表面に窒化チタン層が設けられているため、裏面オーミック電極層１ｄはほとんどエッチングされない。
パターニングをドライエッチで行う場合には、裏面オーミック電極層１ｄの腐食防止のため、Ｃｕ、Ａｕ、Ｐｔなどの金属を裏面オーミック電極層１ｄ上に形成しておくことが好ましい。この場合は、これらの金属を後の工程の裏面保護層１ｅとしてそのまま採用することができる。
次に図４（ａ）に示すように、裏面オーミック電極層１ｄ上に、裏面保護層１ｅを堆積する。裏面保護層１ｅは導電性を有していることが好ましい。ここではアルミニウムからなる裏面保護層１ｅを形成する。
上述したように、裏面オーミック電極層１ｄはＴｉを含んでおり、かつ、窒化チタン層１ｄｂが表面に形成されていることにより、裏面オーミック電極層１ｄの表面におけるカーボンの析出が抑制されている。このため、裏面保護層１ｅは、裏面オーミック電極層１ｄと良好な接合を形成することができ、裏面オーミック電極層１ｄからの裏面保護層１ｅの剥離が抑制される。
次に図４（ｂ）に示すように、炭化珪素基板１１の主面側、つまり、上部配線電極（ソースパッド）１ｂｓおよびゲートパッド電極１ｂｇを有する側に、パッシベーション層１ｃを堆積し、それぞれのパッドの周辺部を覆いつつパッド表面が露出するようにパッシベーション層１ｃを部分的にエッチングする。
ここで、パッシベーション層１ｃとしてＳｉＮ膜を用いた場合、パッシベーション層１ｃはドライエッチングによってエッチングすることが好ましい。特に、炭化珪素基板は珪素基板に比べて口径が小さく、現在は３インチの炭化珪素基板が広く用いられるため、スループット向上のためにはバレル型のドライエッチャーを用いることが好ましい。ただし、バレル型のドライエッチャーの場合、炭化珪素基板１１の主面および裏面の両面がプラズマに曝される。このため裏面保護層１ｅが設けられていなければ、裏面オーミック電極層１ｄが直接プラズマにさらされ、ガス種によっては裏面オーミック電極層１ｄがエッチングされてしまう。
本実施形態のＭＯＳＦＥＴ１０によれば、アルミニウムからなる裏面保護層１ｅが設けられている。裏面保護層１ｅは、主面側のパッシベーション層１ｃのドライエッチングに対して耐性を有しているために、パッシベーション層１ｃのドライエッチング中、裏面保護層１ｅが裏面オーミック電極層１ｄを保護する。また、裏面保護層１ｅもほとんどエッチングされない。このドライエッチング工程により、図４（ｂ）に示したように、表面側にパッシベーション層１ｃを有する構造が得られる。
パッシベーション層１ｃとしてポリイミドを採用した場合には、裏面保護層１ｅとして、例えば、アルミニウム、Ｃｕ、Ａｕ、Ａｇ、Ｐｔなどを選択することができる。
最後に、図４（ｂ）の裏面保護層１ｅの最表層をわずかにエッチングして（例えば、希フッ酸でウェットエッチングする等）、裏面保護層１ｅ上に、金属電極層１ｆを堆積し、ＭＯＳＦＥＴ１０が完成する。図４（ｃ）に示すように、金属電極層１ｆは、Ｔｉ層１ｆａ、Ｎｉ層１ｆｂおよびＡｇ層１ｆｃを含む。金属電極層１ｆの層構造は、図４（ｃ）に示すものに限られず、ＭＯＳＦＥＴ１０のパッケージ形態により適宜選択される。Ｔｉ／Ｎｉ／Ａｕ層や、Ｃｒ／ＮｉＣｒ／Ｎｉ／Ａｇ層などを金属電極層１ｆとして用いてもよいし、他の金属の組み合わせを用いてもよい。
なお、本実施形態においては、裏面保護層１ｅを残したまま、金属電極層１ｆを堆積した。しかし本発明のＭＯＳＦＥＴは、裏面保護層１ｅを有していなくてもよい。図５に示すように、裏面保護層１ｅを有しないＭＯＳＦＥＴ１０ａを実現してもよい。
図５に示すＭＯＳＦＥＴ１０ａは、裏面保護層１ｅを有しておらず、裏面オーミック電極層１ｄの炭化珪素基板１１の裏面と反対側の面に直接金属電極層１ｆが設けられた構造を有している。
ＭＯＳＦＥＴ１０ａは、上述のＭＯＳＦＥＴ１０の製造工程の途中において裏面保護層１ｅを除去することによって作製することができる。例えば、上述のＭＯＳＦＥＴ１０の製造工程の途中において、図４（ｂ）に示すパッシベーション層１ｃをエッチングし、パターニングした後に、炭化珪素基板１１の主面を例えばレジストで保護してから裏面側の裏面保護層１ｅを選択的に除去する。裏面保護層１ｅがアルミニウムから形成されている場合には、燐酸、硝酸および酢酸の混合液で容易にエッチングできる。この際、裏面オーミック電極層１ｄの表面は窒化チタン層で覆われており、窒化チタンはこのエッチング液に溶解しない。このため、エッチングは選択的に行われ、裏面オーミック電極層１ｄは除去されない。この後に、裏面オーミック電極層１ｄに対して表面処理（例えば希フッ酸でエッチング）を行い、裏面オーミック電極層１ｄ上に金属電極層１ｆを堆積することによって、ＭＯＳＦＥＴ１０ａを作製することができる。
また、パッシベーション層１ｃのドライエッチングをバレル型のドライエッチャー以外の装置を用いて行う場合、多少のスループットは低下する可能性があるが、裏面オーミック電極層１ｄをドライエッチング装置のステージと密着させることで裏面オーミック電極層をプラズマから保護することができる。この場合は裏面保護層１ｅを有していなくとも、裏面オーミック電極層１ｄにはほとんど影響を与えない。したがって、図４（ａ）を参照して説明した裏面保護層１ｅの堆積を省略し、図４（ｂ）、（ｃ）において、裏面保護層１ｅが存在しない状態で素子の作製を行なうことによって図５に示した半導体素子１０ａを作製することができる。
ここで、図５に示した半導体素子１０ａの裏面の裏面オーミック電極層１ｄの評価のために、金属電極層１ｆのうち、Ｎｉ層１ｆｂおよびＡｇ層１ｆｃが除去された試料を準備し、オージェ電子分光分析を行った。この結果を図６に示す。横軸はＳｉＯ２スパッタレートで換算した深さを示し、縦軸は各元素のオージェ電子の強度を示している。裏面オーミック電極層１ｄは、炭化珪素基板の裏面に厚さ１５０ｎｍのチタン層を形成し、窒素雰囲気下において、９５０℃で２分間熱処理を行うことによって形成した。また、熱処理後に金属電極層１ｆのうち、Ｔｉ層１ｆａを３００ｎｍ堆積した。図６において、Ｓｉ、Ｃ、Ｏで示した曲線は、それぞれ、シリコン、炭素、酸素の元素の分布を示している。また、Ｔｉ＋Ｎで示した曲線は、チタンおよび窒素と結合したチタンの合計の分布を示している。また、Ｔｉは窒素以外の元素と結合したチタンの分布を示している。なお、各元素の検出感度が異なるため、強度は各元素の存在比を正確には表していない。
図６に示すように、Ｔｉ層１ｆａとの界面近傍の裏面オーミック電極層１ｄ内には炭素はほとんど存在しておらず、熱処理を行っても、炭素は裏面オーミック電極層１ｄ表面（炭化珪素基板と接していない側の表面）に析出しないことがわかる。また、裏面オーミック電極層１ｄの炭化珪素基板１１との界面近傍にはほとんど酸素は存在しておらず、炭化珪素基板１１と裏面オーミック電極層１ｄとの良好なオーミック接合を阻害するような酸化膜は存在しないことが分かる。
この試料では、裏面オーミック電極層１ｄと金属電極層１ｆａとの界面から炭化珪素基板１１側へ、ＳｉＯ２スパッタレート換算で、約２００ｎｍの深さまでは窒化チタンが主要な成分になっており、裏面オーミック電極層１ｄの炭化珪素基板１１の裏面と反対側に窒化チタン層１ｄｂが形成されているのが分かる。一方、裏面オーミック電極層１ｄの炭化珪素基板１１の裏面、具体的には、炭化珪素基板１１との界面から、Ｔｉ層１ｆａ側の約２００ｎｍまでの領域には、チタン、シリコンおよび炭素が存在し、これらの元素の合金からなる反応層１ｄａが形成されていることがわかる。さらに、裏面オーミック電極層１ｄの内部において、炭化珪素基板１１側ほど炭素の濃度は高く、裏面オーミック電極層１ｄの表面側ほど炭素濃度が低くなっていることもわかる。
なお、図６において、Ｔｉ層１ｆａの領域においても一定の強度でＴｉ＋Ｎの曲線が存在しているが、この領域でのＴｉ＋Ｎの曲線は、Ｔｉ層１ｆａ中にＴｉが存在していることを示しており、窒素はＴｉ層１ｆａ中には存在していないことを示している。上述したように図６のオージェ電子分光分析では、「Ｔｉ＋Ｎ」で示した曲線は、分析手法上、チタン、および、窒素と結合したチタンの合計の分布を示しており、裏面オーミック電極層１ｄを窒素雰囲気で熱処理した後、裏面オーミック電極層１ｄ上にＴｉ層１ｆａを堆積していることからも明らかである。
次に、ＭＯＳＦＥＴ１０ａにおける金属電極層１ｆの接合強度を測定した結果を示す。ＭＯＳＦＥＴ１０ａの裏面側の金属電極層１ｆの表面に５ｘ５に配置された２５個の５ｍｍｘ５ｍｍの正方形の罫書きをダイヤモンドペンにより行なった。次に、２５個の正方形形状に分離された金属電極層１ｆの表面に粘着テープを貼り付け、そのテープを剥離することにより、正方形形状の金属電極層１ｆが何個剥離するかを調べた。
試験の結果、ダイヤモンドペンで罫書いた線の上のごく一部でライン状の金属電極層１ｆの剥離が見られたものの、２５エリア全てにおいて金属電極層１ｆは、粘着テープ上に転写されず、半導体素子１０ａ上に維持されたままであった。このことから、本実施形態のＭＯＳＦＥＴにおいて、金属電極層は裏面オーミック電極に十分な強度で密着していることが確認できた。
このように本実施形態の半導体素子によれば、裏面オーミック電極層は、炭化珪素基板の裏面側に位置し、チタン、シリコンおよび炭素を含む反応層と、炭化珪素基板の裏面と反対側に位置する窒化チタン層とを含む。反応層中のＴｉは、シリコンおよび炭素と反応し得るため、オーミック電極を形成する際、炭素が遊離して、オーミック電極の表面に析出することなく炭素を反応層中に取り込むことができる。また、窒化チタン層が、炭化珪素基板の裏面と反対側に位置しており、炭素の裏面オーミック電極層の表面（炭化珪素基板と接していない側の表面）へ拡散するのを防止する。このため、裏面オーミック電極層の表面に炭素が析出するのが抑制され、裏面オーミック電極層の表面に形成される金属電極層が裏面オーミック電極層から剥離するのが抑制される。
また、チタンは酸化され易いため、炭化珪素基板の裏面にわずかに酸化膜等が残っているでも、酸化膜を還元し、反応層と炭化珪素基板との間で良好なオーミック接合を形成することができる。
さらに、裏面オーミック電極層の表面が窒化チタン層に覆われているため、半導体素子の製造工程において、炭化珪素基板の主面側の構造を形成するためのプロセス中に裏面オーミック電極層がエッチングされるのを防止することができる。
また、裏面オーミック電極層の窒化チタン層の表面に保護層をさらに設けることによって、炭化珪素基板の主面側において、絶縁膜をエッチングするプロセスを施す場合でも、裏面オーミック電極層の表面を保護することができる。
なお、本実施形態のＭＯＳＦＥＴは図１から図５に示す構成に限定されない。例えば、図１から図５に示すＭＯＳＦＥＴの構成では、炭化珪素からなるチャネル層１６を半導体層１２の上に形成しているが、チャネル層１６を有していなくてもよい。このようなチャネル層１６を有していない構造の場合には、半導体層１２中に形成されたｐ型ウェル領域１３のうち、ｎ＋型ソース領域１４とｐ型ウェル領域１３が形成されていない半導体層１２に挟まれ、ゲート電極１８の下方に位置する部分がチャネル領域となる。ゲート電極１８に電圧を印加するとチャネル領域内に反転層が形成され、電子が移動するチャネルが形成される。
また、本実施形態においては２重注入型ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）を用いて説明したが、例えばトレンチ型ＭＯＳＦＥＴやＩＧＢＴ等、他の素子形態にも同様に適用することが可能である。
（第２の実施形態）
以下、本発明による半導体素子の第２の実施形態を説明する。本実施形態では、半導体素子として縦型ショットキーダイオードを例に挙げて説明する。
図７は、本発明による半導体素子の第２の実施形態であるショットキーダイオード６０の例を示す断面図である。ショットキーダイオード６０は炭化珪素基板１１を含む。炭化珪素基板１１は例えば４Ｈ−ＳｉＣ（０００１）面から＜１１−２０＞方向にθ度（０≦θ≦１０度）傾いた主面を有している。炭化珪素基板１１の主面はＳｉ面であり、裏面はＣ面である。ここで主面の面粗度は裏面の面粗度よりも小さい。炭化珪素基板１１の不純物濃度は１ｘ１０１８ｃｍ−３以上である。炭化珪素基板１１の主面上には半導体層１２が設けられている、半導体層１２はエピタキシャル成長によって形成されており、ｎ型の４Ｈ−ＳｉＣ（不純物濃度が１ｘ１０１４〜１ｘ１０１７ｃｍ−３程度、厚さ５ミクロン以上）である。半導体層１２と炭化珪素基板１１との間にバッファー層１２ｂが設けられていてもよい。
半導体層１２の表面近傍には電界集中を緩和するためのガードリング領域６３が設けられている。ガードリング領域６３は、半導体層１２にアルミニウムを注入することによって形成され、例えば深さは約６００ｎｍであり、平均濃度は約１ｘ１０１８ｃｍ−３程度である。
半導体層１２の表面にはショットキー電極層６ａが設けられている。ショットキー電極層６ａは、例えばＴｉやＮｉ、Ｍｏ、Ｗなど、半導体層１２との間でショットキー接合が形成される金属からなる。厚さは５０〜２００ｎｍ程度である。このショットキー電極層６ａの端面はガードリング領域６３と接している。ショットキー電極層６ａ上には上部配線電極層６ｂが設けられている。上部配線電極層６ｂは、例えばアルミニウムからなり、厚さは、約３μｍである。
ガードリング領域６３を覆うように絶縁層６９が設けられている。絶縁層６９は例えばＳｉＯ２からなる。この絶縁層６９は、半導体層１２を酸化することによって得られた酸化層であってもよい。上部配線電極層６ｂの端面を覆うようにパッシベーション層６ｃが設けられている。パッシベーション層６ｃと絶縁層６９は一体化していてもよい。
炭化珪素基板１１の裏面には、裏面オーミック電極層１ｄが設けられている。裏面オーミック電極層１ｄは、第１の実施形態と同様の構造を備えている。具体的には、図１（ｂ）に示すように、裏面オーミック電極層１ｄは反応層１ｄａと窒化チタン層１ｄｂとを有する。反応層１ｄａは、炭化珪素基板１１の裏面側に位置し、チタン、シリコンおよび炭素を含む。また、窒化チタン層１ｄｂは、炭化珪素基板の裏面と反対側であって、反応層１ｄａの表面に位置しており、主として窒化チタンからなる。
窒化チタン層１ｄｂは炭素も含んでいるが、炭素の含有量は、裏面オーミック電極層１ｄ全体で見た場合、炭化珪素基板１１側のほうが炭化珪素基板１１の裏面と反対側よりも高くなっている。反応層１ｄａおよび窒化チタン層１ｄｂの好ましい厚さは第１の実施形態と同様である。
裏面オーミック電極層１ｄの炭化珪素基板１１の裏面と反対側の面上には、裏面保護層１ｅが設けられている。裏面保護層１ｅは、例えばパッシベーション層１ｃのエッチングに対して耐性を有し、かつ導電性を有する。第１の実施形態と同様、パッシベーション層１ｃがＳｉＮからなる場合、裏面保護層１ｅはアルミニウムによって形成されている。
裏面保護層１ｅの裏面オーミック電極層１ｄと反対側の面には、金属電極層１ｆが設けられている。図７では金属電極層１ｆは３層で示されているが単層であっても多層であってもよい。金属電極層１ｆは例えばＴｉ層１ｆａ、Ｎｉ層１ｆｂおよびＡｇ層１ｆｃを含む。このとき、Ｔｉ層１ｆａが裏面保護層１ｅに接する。ＭＯＳＦＥＴ１０をＴＯ−２２０等のパッケージに収納する場合、パッケージのリードフレームへＭＯＳＦＥＴ１０をハンダ付けする必要があるため、ＭＯＳＦＥＴ１０は金属電極層１ｆを備えていることが好ましい。
以下、半導体素子６０の製造方法について図８から図９を用いて説明する。
まず、図８（ａ）に示すように、半導体層１２を有する炭化珪素基板１１を用意する。半導体層１２と炭化珪素基板１１との間にバッファー層（ｎ＋型の半導体層、ここでは炭化珪素層）を約０．５〜４μｍ程度（濃度は１ｘ１０１６〜１ｘ１０１９ｃｍ−３程度）形成しておいてもよい。半導体層１２はここでは４Ｈ−ＳｉＣである。次に図８（ｂ）に示すように、半導体層１２の表面にマスク７１を準備した後、アルミニウムまたはボロンを不純物注入し、ｐ型のガードリング領域６３ａを形成する。その後、マスク７１は除去する。
次に、カーボン系薄膜を炭化珪素基板１１の表面に堆積し、不活性ガス雰囲気中、約１７００℃で３０分程度加熱することで不純物を活性化し、カーボン系薄膜を除去することで、ガードリング領域６３ａが活性化される。
次に、図８（ｃ）に示したように、ガードリング領域６３を有する半導体層１２上に、絶縁層６９ａを堆積する。この絶縁層６９ａは、例えば半導体層１２を約１２００度で酸素雰囲気中にさらした際に形成される熱酸化膜である。
次に、炭化珪素基板１１の裏面にチタンを含む電極層を堆積し、８００〜１１００℃程度の熱処理を窒素雰囲気中で実施する。これにより、図８（ｄ）に示したように表面が窒化された裏面オーミック電極層１ｄを形成する。
この後、図８（ｅ）に示したように、炭化珪素基板１１の主面側の絶縁層６９ａの一部をエッチングし、半導体層１２の表面と、ガードリング領域６３の一部を露出させる。この後、露出部分に対してショットキー電極層６ａ（例えばＴｉを１００ｎｍ程度）堆積し、図８（ｆ）の構造を得る。ショットキー電極層６ａの堆積方法は、例えば、図８（ｅ）に示す状態からＴｉを主面側全面に蒸着し、フォトレジストによるパターニングを施して、不要部分をエッチングにより除去すればよい。また別の方法として、図８（ｄ）で絶縁層６９ａをパターニングする際に、レジストを用いて必要部分を残した後に、レジストは除去せず、そのままＴｉを蒸着し、リフトオフプロセスにより図８（ｆ）の構造を形成することも出来る。
次に、上部配線電極となる金属（例えばアルミニウム）を堆積し、パターニングして上部配線電極層６ｂを形成し図９（ａ）に示す構造を得る。上部配線電極層６ｂがアルミニウムからなり、そのパターニングを燐酸系のウェットエッチングで行う場合には、裏面側の裏面オーミック電極層１ｄの表面に窒化チタン層が形成されているため、裏面オーミック電極層１ｄはほとんどエッチングされない。
パターニングをドライエッチで行う場合には、裏面オーミック電極層１ｄの腐食防止のため、Ｃｕ、Ａｕ、Ｐｔなどの金属を裏面オーミック電極層１ｄ上に形成しておくことが好ましい。この場合は、これらの金属を後の工程の裏面保護層１ｅとしてそのまま採用することができる。
次に図９（ｂ）に示すように、裏面オーミック電極層１ｄ上に、裏面保護層１ｅを堆積する。裏面保護層１ｅは導電性を有していることが好ましい。第１の実施形態で説明したように、本実施形態においても裏面オーミック電極層１ｄの表面へのカーボンの析出が抑制されている。このため、裏面保護層１ｅは裏面オーミック電極層１ｄに良好な状態で接合されており、裏面保護層１ｅの剥離が抑制されている。
次に、上部配線電極６ｂを有する側に、パッシベーション層６ｃを堆積し、上部配線電極層６ｂの端面を保護しつつ、その表面が露出するように部分的にエッチングする。ここで、パッシベーション層６ｃとしてＳｉＮ膜を用いた場合、パッシベーション層６ｃはドライエッチングによってエッチングすることが好ましい。特に、炭化珪素基板は珪素基板に比べて口径が小さく、現在は３インチの炭化珪素基板が広く用いられるため、スループット向上のためにはバレル型のドライエッチャーを用いることが好ましい。ただし、バレル型のドライエッチャーの場合は炭化珪素基板の主面および裏面の両面がプラズマにさらされる。このため、裏面保護層１ｅが設けられていなければ、裏面オーミック電極層１ｄが直接プラズマにさらされ、ガス種によっては裏面オーミック電極層１ｄがエッチングされてしまう。
本実施形態のショットキーダイオード６０によれば、アルミニウムからなる裏面保護層１ｅが設けられている。裏面保護層１ｅは主面側のパッシベーション層６ｃのドライエッチングに対して耐性を有しているために、パッシベーション層６ｃのドライエッチング中裏面保護層１ｅが裏面オーミック電極層１ｄを保護する。また、裏面保護層１ｅもほとんどエッチングされない。このドライエッチング工程により、図９（ｃ）に示したように、表面側にパッシベーション層６ｃを有する構造が得られる。
パッシベーション層６ｃとしてポリイミドを採用した場合には、裏面保護層１ｅとして、例えば、アルミニウム、Ｃｕ、Ａｕ、Ａｇ、Ｐｔなどを選択することができる。
最後に、図９（ｄ）の裏面保護層１ｅの最表層を若干エッチングして（例えば、希フッ酸でウェットエッチングする等）、裏面保護層１ｅ上に、金属電極層１ｆを堆積し、ショットキーダイオード６０が完成する。図９（ｄ）に示すように、金属電極層１ｆはＴｉ層１ｆａ、Ｎｉ層１ｆｂおよびＡｇ層１ｆｃを含む。金属電極層１ｆの層構造は、図９に示すものに限られず、ショットキーダイオード６０のパッケージ形態により適宜選択される。Ｔｉ／Ｎｉ／Ａｕ層や、Ｃｒ／ＮｉＣｒ／Ｎｉ／Ａｇ層などを金属電極層１ｆとして用いてもよいし、他の金属の組み合わせを用いてもよい。
なお、本実施形態においては、裏面保護層１ｅを残したまま、金属電極層１ｆを堆積した。しかし本発明のショットキーダイオードは裏面保護層１ｅを有していなくてもよい。図１０に示すように、裏面保護層１ｅ有していないショットキーダイオード６０ａを実現してもよい。
図１０に示すショットキーダイオード６０ａは、裏面保護層１ｅを有しておらず、裏面オーミック電極層１ｄの炭化珪素基板１１の裏面と反対側の面に直接金属電極層１ｆが設けられた構造を有している。
ショットキーダイオード６０ａは、上述のショットキーダイオード６０の製造工程の途中において裏面保護層１ｅを除去することによって作製することができる。
例えば、上述のショットキーダイオード６０の製造工程の途中において、図９（ｃ）に示すパッシベーション層６ｃをエッチングし、パターニングした後に、炭化珪素基板１１の主面を例えばレジストで保護してから裏面側の裏面保護層１ｅを選択的に除去する。裏面保護層１ｅがアルミニウムから形成されている場合には、燐酸、硝酸および酢酸の混合液で容易にエッチングできる。また裏面オーミック電極層１ｄの表面は窒化チタン層で覆われており、窒化チタンはこのエッチング液に溶解しない。このため、エッチングは選択的に行われ、裏面オーミック電極層１ｄは除去されない。この後に、裏面オーミック電極層１ｄに対して表面処理（例えば希フッ酸でエッチング）を行い、裏面オーミック電極層１ｄ上に金属電極層１ｆを堆積することによって、ショットキーダイオード６０ａを作製しても良い。
また、パッシベーション層６ｃのドライエッチングをバレル型のドライエッチャー以外の装置を用いて行う場合、多少のスループットは低下する可能性があるが、裏面オーミック電極層１ｄをドライエッチング装置のステージと密着させることで裏面オーミック電極層をプラズマから保護することができる。この場合は裏面保護層１ｅを有していなくとも、裏面オーミック電極層１ｄにはほとんど影響を与えない。したがって、図９（ｂ）を参照して説明した裏面保護層１ｅの堆積を省略し、図９（ｃ）、（ｄ）において、裏面保護層１ｅが存在しない状態で素子の作製を行なうことによって図１０に示したショットキーダイオード６０ａが形成される。
なお、本実施形態ではショットキーダイオードを例にあげて本発明を説明したが、例えばｐｎ接合ダイオードなど、他の素子形態であってもよい。
また、本発明においては、炭化珪素基板１１として４Ｈ−ＳｉＣ基板を用いたが、他の結晶面や他のポリタイプのＳｉＣ基板を用いてもよい。また、オフ各角についても＜１１−２０＞方向以外の例えば＜１−１００＞方向等であってもよい。
特に、炭化珪素基板１１の主面（表面）がＳｉ面であり、裏面がＣ面であって、主面に比べて裏面の表面粗さが大きい場合、裏面へのオーミック電極の接触面積がＳｉ面側よりも大きくなるため、裏面全面に低接触抵抗の裏面オーミック電極層１ｄを形成しやすくなる。
また、炭化珪素基板は、（０００１）面からθ度（０＜θ≦１０度）傾いた主面を有していれば好適に本発明の効果を得ることができるが、主面が（０００１）ジャスト面であったり、その他の面（例えば、（１−１００）面、（１１−２０）面、（０３−３８）面等）であったりしても本発明の効果が得られる。
また、炭化珪素基板の主面がＳｉ面で、裏面がＣ面である場合で説明したが、裏面がＳｉ面で主面がＣ面であってもよい。ただしその場合、裏面の方が表面よりも表面粗さが大きいことが好ましい。
また、裏面保護層としてアルミニウムを用いて説明したが、表面側のパッシベーション層のエッチングに対して耐性を有する材質であればＣｕ、Ａｇ、Ａｕ、Ｐｔなど他の金属を用いてもよい。
また、裏面保護層は単層で説明してきたが、もちろん多層であってもよい。裏面保護層を多層で形成する場合には、裏面オーミック電極層から遠い側に、表面側のパッシベーション層のエッチングに対して耐性を有する材質を配置すればよい。
本発明によると、裏面オーミック電極層がチタンとシリコンと炭素の反応層を含み、裏面オーミック電極層の、炭化珪素基板と接していない反対側の面が窒化チタンであることにより、表面側の電極加工等で裏面オーミック電極がエッチングされにくいようにできる。また、表面側絶縁層（パッシベーション層）のエッチングに対して耐性を有する裏面保護層を裏面オーミック電極層上に形成しておくことで、裏面オーミック電極層が直接ダメージを受けることなく、良好なオーミック特性が得られる。これにより、ＭＯＳＦＥＴ、ＩＧＢＴ、ショットキーダイオード、ｐｎダイオード等、炭化珪素基板裏面側にオーミック電極を有する半導体素子に応用可能である。
本発明は、炭化珪素基板を有する半導体素子およびその製造方法に関する。
炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップの大きな高硬度の半導体材料であり、パワー素子、耐環境素子、高温動作素子、高周波素子等の種々の半導体装置に応用されている。中でも、スイッチング素子や整流素子などのパワー素子への応用が注目されている。ＳｉＣを用いたパワー素子は、Ｓｉパワー素子よりも電力損失を大幅に低減できるなどの利点を有する。
ＳｉＣを用いたパワー素子のうち、代表的なスイッチング素子としてＭＯＳＦＥＴやＭＥＳＦＥＴが挙げられる。こうしたスイッチング素子は、ゲート電極に印加する電圧によって、数Ａ（アンペア）以上のドレイン電流が流れるオン状態と、ドレイン電流がゼロとなるオフ状態とをスイッチングすることができる。特に、ＳｉＣを用いることによって、これらの素子はオフ状態のとき、数百Ｖ以上の高耐圧を実現できる。このほか、整流素子として、ショットキーダイオードやｐｎダイオードが報告されており、いずれも大電流、高耐圧を実現する整流素子として期待されている。
これらのパワー素子の多くでは、基板の主面に対して垂直な方向（表裏方向）に電流を流す構造が採用されている。本願明細書では、炭化珪素基板において、素子の主要な構造が形成される面を主面といい、主面の反対側の面を裏面と呼ぶ。このような素子は縦型素子とも呼ばれる。多くの縦型素子では、主面側にはフォトレジストを用いたパターニング加工が施された電極が設けられ、裏面側には基板の裏面のほぼ全面を覆うオーミック電極が形成さる。
ＳｉＣを用いた縦型スイッチング素子は、例えば特許文献１に開示されている。以下、図面を参照しながら、縦型ＭＯＳＦＥＴの構造を説明する。
図１１は、ＳｉＣを用いた縦型ＭＯＳＦＥＴにおけるユニットセル１０００を示す断面模式図である。縦型ＭＯＳＦＥＴは、典型的には複数のユニットセルを備えている。
縦型ＭＯＳＦＥＴのユニットセル１０００は、低抵抗のｎ型ＳｉＣ基板１０１の主面上に形成された炭化珪素エピタキシャル層１２０と、炭化珪素エピタキシャル層１２０の上に形成されたチャネル層１０６と、チャネル層１０６の上にゲート絶縁膜１０７を介して設けられたゲート電極１０８と、炭化珪素エピタキシャル層の表面１２０ｓに接するソース電極１０９と、ＳｉＣ基板１０１の裏面上に設けられたドレイン電極１１０とを備えている。
炭化珪素エピタキシャル層１２０は、ＳｉＣ基板１０１の導電型と異なる導電型（ここではｐ型）を有するウェル領域１０３と、炭化珪素エピタキシャル層１２０のうちウェル領域１０３が形成されていない部分から構成されるドリフト領域１０２とを有している。ドリフト領域１０２は、例えば、ＳｉＣ基板１０１よりも低濃度でｎ型不純物を含むｎ−型の炭化珪素層である。ウェル領域１０３の内部には、高濃度でｎ型不純物を含むｎ型ソース領域１０４、および、ウェル領域１０３よりも高い濃度でｐ型不純物を含むｐ＋型コンタクト領域１０５が形成されている。ウェル領域１０３、ソース領域１０４およびコンタクト領域１０５は、炭化珪素エピタキシャル層１２０に対して不純物を注入する工程と、炭化珪素エピタキシャル層１２０に注入された不純物を活性化させる高温熱処理（活性化アニール）工程とによって形成される。
ソース領域１０４とドリフト領域１０２とは、チャネル層１０６を介して接続されている。チャネル層１０６は、例えば、エピタキシャル成長によって炭化珪素エピタキシャル層１０２の上に形成された４Ｈ−ＳｉＣ層である。また、コンタクト領域１０５およびソース領域１０４は、それぞれ、ソース電極１０９とオーミック接触を形成している。従って、ウェル領域１０３は、コンタクト領域１０５を介してソース電極１０９と電気的に接続される。
ソース電極１０９は、炭化珪素エピタキシャル層１２０におけるソース領域１０４およびコンタクト領域１０５の上に導電材料（Ｎｉ）層を形成した後、高温で熱処理することによって形成できる。一般的には１０００℃程度の高温で熱処理を行い（Post Deposition Annealing法）、ソース電極１０９を得る。この方法によると、高温熱処理により、導電材料層とソース領域１０４およびコンタクト領域１０５との界面に反応層が形成されるので、得られたソース電極１０９は、これらの領域１０４、１０５に対して良好なオーミック特性を有する。より具体的には、ソース電極材料がＮｉである場合、Ｎｉは炭化珪素中のＳｉと反応して、Ｎｉシリサイドを形成し、炭化珪素中のＣはＮｉシリサイドの膜中に取り込まれ、Ｎｉシリサイドと炭化珪素との界面に、Ｃに起因する不純物準位が形成されてオーミック接合が形成されると推定される。
ゲート絶縁膜１０７は、例えばチャネル層１０６の表面を熱酸化することによって形成された熱酸化膜（ＳｉＯ２膜）である。ゲート電極１０８は、例えば導電性のポリシリコンを用いて形成されている。
ゲート電極１０８は、層間絶縁膜１１１によって覆われている。層間絶縁膜１１１には開口部１２０ｓが形成されており、各ユニットセルにおけるソース電極１０９は、この開口部１１３を介して、上部電極層（例えばＡｌ電極）１１２に並列に接続されている。
ドレイン電極１１０にもオーミック特性が要求される。このためにドレイン電極１１０にもＮｉが採用され、Ｎｉを炭化珪素基板１０１の裏面に形成した後に１０００℃程度の高温で熱処理を行い、ドレイン電極１１０を得る。ドレイン電極の表面（図１１におけるドレイン電極の下側に相当）には、組立のための裏面電極１３０がさらに形成される。裏面電極１３０はほとんどの場合、積層電極によって構成されており、例えば、Ｔｉ／Ｎｉ／Ａｇの積層電極であって、Ｔｉがドレイン電極１１０と接触した構成を有している。
主面側の上部電極層１１２の端部は、主としてＳｉＮからなるパッシベーション膜（図示せず）で覆われており、主面側で円面放電による素子破壊を抑制する。このパッシベーション膜は上部電極層全面に形成された後、不要な部分がエッチング処理される。裏面ドレイン電極１１０は、主面側のエッチング等の加工の際には保護しておく必要がある。例えば保護の方法として、レジストを裏面オーミック電極１１０上に堆積し、その後デバイスの主面側の加工を施した後、裏面側のレジストを除去してその後裏面電極を堆積することが特許文献２に記されている。
特表２００４−５１９８４２号公報 特開２００３−２４３６５４号公報
縦型ＭＯＳＦＥＴに用いられるＳｉＣ基板では、主として主面にのみ鏡面研磨が施され、裏面は主面に比べて面粗度が大きくなっている場合が多い。また、特にＳｉＣ（０００１）基板（数度オフしていてもかまわない）を用いた場合には、主面がＳｉ面となり、裏面がＣ面となる。
一般に基板の主面は面粗度が大きいほど、酸化され易い。また、Ｓｉに比べてＣのほうが酸化され易い。このため、縦型ＭＯＳＦＥＴに用いられるＳｉＣ基板は、主面に比べて裏面の方が酸化されやすく、酸化膜が成長し易い。
また、図１１に示すようなＭＯＳＦＥＴなどの縦型素子を形成する場合、ＳｉＣ基板の主面あるいは主面に形成されたＳｉＣ半導体層の表面を熱酸化し、成長した熱酸化膜を部分的に除去する工程が多く用いられる。この際、ＳｉＣの裏面も熱酸化膜が形成される。先述したように、主面に比べて裏面の方が酸化されやすい場合には、裏面に形成される熱酸化膜の方が主面に形成される熱酸化膜よりも厚く成長する。このような場合、主面の熱酸化膜を完全に除去する条件では裏面の熱酸化膜の一部が残存することがあり、裏面側のドレイン電極１１０とＳｉＣ基板１０１との界面で形成されるオーミック特性に悪影響を及ぼす可能性がある。
また、ＳｉＣ基板の裏面側にオーミック電極を形成する熱処理工程において、Ｎｉはシリサイドを形成しやすいため、シリサイド化反応はＮｉのほぼ全域にわたって起こる。しかし、Ｎｉはカーボンとの反応層を作りにくいため、ＳｉＣを起源とするカーボン（Ｃ）が、ＳｉＣ基板裏面に形成されたＮｉシリサイドの最表面（ＮｉシリサイドがＳｉＣ基板裏面と接していない方の面）に析出する。このカーボンは、電極堆積工程で一般的に用いられる前処理（酸によるウェット処理）では除去困難なために、ＳｉＣ基板裏面のＮｉシリサイドからなるオーミック電極上に裏面電極１３０を堆積すると、その界面で密着性が悪化するという問題がある。密着性が悪化した状態では、素子をパッケージ品として組み立てる際、ダイスボンディング工程で電極剥離が生じるため、製造歩留まりの低下にもつながる。
また、裏面のドレイン電極１１０は、主面側の素子構造を形成するためのエッチング等の加工の際には保護しておく必要がある。一般的には、例えば裏面のドレイン電極を保護するために、レジストをオーミック電極１１０上に堆積し、その後デバイスの主面側に窒化ケイ素などからなるマスクを形成し、ＳｉＣ基板の主面側の半導体層や電極に加工を施す。このとき、マスクのエッチング手法としてドライエッチングを用いる場合、裏面のレジストはプラズマや熱の影響を受けて硬化し、ドライエッチングの後、除去が困難になる。その結果、裏面電極１３０と裏面ドレイン電極１１０の間にレジストが介在し、電気特性が劣化するという問題が生じる。また、場合によってはドライエッチングによりレジストが消失し、裏面ドレイン電極１１０が直接ドライエッチング雰囲気に曝されて、裏面オーミック電極１１０がダメージ（変色、変質）を受け、電気特性を悪化させる不具合があった。
本発明は、上記事情に鑑みてなされたものであり、その目的は、炭化珪素基板の裏面に形成されたオーミック電極を有する半導体素子において、密着性悪化、電極剥離等の問題を抑制することにある。
本発明の半導体素子は、主面および裏面を有する炭化珪素基板と、前記炭化珪素基板の主面に形成された炭化珪素層と、前記炭化珪素基板の裏面に形成されたオーミック電極層とを備え、前記オーミック電極層は、前記炭化珪素基板の裏面側に位置し、チタン、シリコンおよび炭素を含む反応層と、前記炭化珪素基板の裏面と反対側に位置する窒化チタン層とを有する。
ある好ましい実施形態において、半導体素子は、前記半導体層の少なくとも一部を直接的または間接的に覆う絶縁層と、前記オーミック電極層の前記窒化チタン層の表面に形成された保護層とをさら備え、前記保護層は前記絶縁層のエッチングに対して耐性を有する。
ある好ましい実施形態において、半導体素子は前記保護層の表面に設けられた金属電極層をさらに備え、前記保護層は導電性を有する。
ある好ましい実施形態において、半導体素子は前記オーミック電極層の前記窒化チタン層の表面に形成された金属電極層をさらに備える。
ある好ましい実施形態において、前記オーミック電極層における前記炭素の濃度は、前記炭化珪素基板側のほうが前記炭化珪素基板の裏面と反対側よりも高い。
ある好ましい実施形態において、前記炭化珪素層はｎ型の導電性を有する。
ある好ましい実施形態において、半導体素子は、前記炭化珪素層中に設けられたｐ型ウェル領域と、前記ｐ型ウェル領域内の一部にそれぞれ設けられたｎ＋型のソース領域およびｐ＋型のコンタクト領域と、前記ｎ＋型のソース領域および前記炭化珪素層のｐ型ウェル領域が設けられていない部分と電気的に接続されたチャネル領域と、前記ｎ＋型のソース領域およびｐ＋型のコンタクト領域と電気的に接続されたソース電極と、前記チャネル領域上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とをさらに備え、前記オーミック電極層がドレイン電極として機能する。
ある好ましい実施形態において、半導体素子は、前記半導体層とショットキー接合したショットキー電極をさらに備える。
本発明の半導体素子の製造方法は、主面上に半導体層が形成された炭化珪素基板を用意する工程（Ａ）と、前記炭化珪素基板の裏面にチタンを含む電極層を形成する工程（Ｂ）と、前記炭化珪素基板を熱処理することにより、前記電極層と前記炭化珪素基板を反応させて、チタン、シリコンおよび炭素を含む反応層を前記炭化珪素基板の裏面に形成する工程（Ｃ）と、前記反応層の表面に窒化チタン層を形成する工程（Ｄ）とを含む。
ある好ましい実施形態において、前記工程（Ｃ）における熱処理を、窒素を含む雰囲気で行うことにより、前記工程（Ｃ）と工程（Ｄ）とを同時に行う。
ある好ましい実施形態において、半導体素子の製造方法は、前記工程（Ｄ）の後に、前記半導体層の少なくとも一部を直接的または間接的に覆う絶縁層を形成する工程（Ｅ）と、前記オーミック電極層上に保護層を形成する工程（Ｆ）と、前記工程（Ｆ）の後に前記絶縁層をエッチングする工程（Ｇ）とをさらに含む。
ある好ましい実施形態において、半導体素子の製造方法は、前記工程（Ｇ）の後に前記保護層を除去する工程（Ｈ）をさらに含む。
本発明によれば、裏面オーミック電極層がチタン、シリコンおよび炭素を含む反応層を有しているため、炭化珪素基板裏面にわずかに酸化膜等が残っていても、チタンによって酸化膜が還元され、チタンと炭化珪素とが反応することによって、接触抵抗の小さい良好なオーミック接合を形成することができる。特に裏面がＣ面である炭化珪素基板に対してオーミックを形成する場合、Ｃ面に酸化膜が形成されやすいため、より効果的である。
また、オーミック電極層の表面に窒化チタン層が設けられているため、炭化珪素基板の主面側の電極を加工する際、オーミック電極がエッチングされにくくなる。オーミック電極層上にさらに裏面保護層を設ければ、表面側の絶縁層のエッチングに対してオーミック電極層がダメージを受けたりエッチングされたりするのを防止できる。
（ａ）は本発明による半導体素子の第１の実施形態を示す断面図であり、（ｂ）はオーミック電極層近傍の拡大断面図である。 （ａ）〜（ｆ）は、図１の半導体素子の製造工程を説明する断面図である。 （ａ）〜（ｆ）は、図１の半導体素子の製造工程を説明する断面図である。 （ａ）〜（ｃ）は、図１の半導体素子の製造工程を説明する断面図である。 第１の実施形態の変形例を示す断面図である。 図５の半導体素子におけるオーミック電極層の深さプロファイルを示す図である。 本発明による半導体素子の第２の実施形態を示す断面図である。 （ａ）〜（ｆ）は、図７の半導体素子の製造工程を説明する断面図である。 （ａ）〜（ｄ）は、半導体素子の製造工程を説明する断面図である。 第２の実施形態の変形例を示す断面図である。 従来の半導体素子を示す断面図である。
（第１の実施形態）
以下、本発明による半導体素子の第１の実施形態を説明する。本実施形態では、半導体素子として縦型ＭＯＳＦＥＴを例に挙げて説明する。図１（ａ）は、炭化珪素基板１１を有するＭＯＳＦＥＴ１０を示している。炭化珪素基板１１は、例えば４Ｈ−ＳｉＣ（０００１）面から＜１１−２０＞方向にθ度（０≦θ≦１０度）傾いた主面を有する。炭化珪素基板１１の主面はＳｉ面であり、裏面はＣ面である。主面の面粗度は、裏面の面粗度よりも小さい。炭化珪素基板１１の不純物濃度は１ｘ１０１８ｃｍ−３以上である。炭化珪素基板１１の主面上に、エピタキシャル成長されたｎ型の４Ｈ−ＳｉＣ（不純物濃度が１ｘ１０１４〜１ｘ１０１７ｃｍ−３程度、厚さ５ミクロン以上）からなる半導体層１２が設けられている。半導体層１２と炭化珪素基板１１との間に、４Ｈ−ＳｉＣからなるバッファー層１２ｂ（半導体層１２より不純物濃度が大きく、膜厚は小さい）を挿入してもよい。
半導体層１２には、アルミニウムが注入されたｐ型ウェル領域１３が設けられている。例えば、ｐ型ウェル領域１３の深さは約６００ｎｍであり、平均濃度は約１ｘ１０１８ｃｍ−３程度である。ｐ型ウェル領域１３内には、ｎ＋型のソース領域１４が設けられている。ｎ＋型のソース領域１４は、例えば炭化珪素基板１１のｐ型ウェル領域１３に窒素を注入することによって形成される。ｎ＋型のソース領域１４の深さは約３００ｎｍであり、平均濃度は約１ｘ１０１９ｃｍ−３程度である。ｐ型ウェル領域１３内には、はｐ＋型のコンタクト領域１５が設けられている。コンタクト領域１５の深さは約４００ｎｍであり、平均濃度は約５ｘ１０１９ｃｍ−３程度である。
半導体層１２の表面にはｎ型の炭化珪素からなるチャネル層１６が設けられている。チャネル層１６の厚さは、例えば約２００ｎｍであり、平均濃度は１ｘ１０１７ｃｍ−３程度である。チャネル層１６には主として窒素がドーピングされている。チャネル層１６はチャネル領域であり、このｎ型のチャネル層１６によって、ｎ＋型のソース領域１４と半導体層１２のｐ型ウェル領域１３が設けられていないｎ型領域とが電気的に接続されている。ＭＯＳＦＥＴにゲート電圧が印加されることによって、チャネル領域内にキャリアである電子が移動するチャネルが形成される。チャネル層１６上にはゲート絶縁膜１７が設けられている。ゲート絶縁膜１７の厚さは例えば約８０ｎｍである。
ゲート絶縁膜１７上にはゲート電極１８が設けられている。ゲート電極１８は、例えばｎ＋型のポリシリコンからなり、厚さは約５００ｎｍである。ゲート電極１８を覆うように、層間絶縁膜１９が設けられている。層間絶縁膜１９は、主としてゲート電極１８と、後に述べる上部配線電極１ｂｓとを絶縁している。層間絶縁膜１９の厚さは１ミクロン程度である。
ソース領域１４と低抵抗なオーミック接合により電気的に接合されたソース電極１ａｓが半導体層１２の表面近傍に設けられている。ソース電極１ａｓは、例えばシリサイド化されたＮｉからなる。ソース電極１ａｓはまた、コンタクト領域１５にもオーミック接合されていることが望ましい。
ゲート電極１８には電極１ａｇがオーミック接合により電気的に接続されている。電極１ａｇはソース電極１ａｓと同様にシリサイド化されたＮｉからなる。ただし電極１ａｇはソース電極１ａｓと同一の材料によって構成されていなくてもよい。ソース電極１ａｓは上部配線電極１ｂｓに接続されている。上部配線電極１ｂｓは、各ユニットセルのソース電極１ａｓを並列して接続している。上部配線電極１ｂｓは例えばアルミニウムからなり、厚さは約３μｍである。同様に、電極１ａｇに接するようにゲートパッド電極１ｂｇが設けられている。ゲートパッド電極１ｂｇは例えば上部配線電極１ｂｓと同一材質からなる。上部配線電極１ｂｓとゲートパッド電極１ｂｇとの間には例えば、パッシベーション層１ｃが設けられている。
炭化珪素基板１１の裏面には、裏面オーミック電極層１ｄが設けられている。図１（ｂ）は裏面オーミック電極層１ｄ近傍の構造を拡大して示している。図１（ｂ）に示すように、裏面オーミック電極層１ｄは反応層１ｄａと窒化チタン層１ｄｂとを有する。反応層１ｄａは、炭化珪素基板１１の裏面側に位置し、チタン、シリコンおよび炭素を含む。また、窒化チタン層１ｄｂは、炭化珪素基板の裏面と反対側であって、反応層１ｄａの表面に位置しており、主として窒化チタンからなる。
窒化チタン層１ｄｂは炭素も含んでいるが、炭素の含有量は、裏面オーミック電極層１ｄ全体で見た場合、炭化珪素基板１１側のほうが炭化珪素基板１１の裏面と反対側（裏面保護層１ｅ側）よりも高くなっている。反応層１ｄａおよび窒化チタン層１ｄｂの厚さに特に制限はなく、裏面オーミック電極層１ｄがこれら２つの層を上述した位置関係で備えていれば、本発明の効果は得られる。
裏面オーミック電極層１ｄの炭化珪素基板１１の裏面と反対側の面上には、裏面保護層１ｅが設けられている。裏面保護層１ｅは、例えばパッシベーション層１ｃのエッチングに対して耐性を有する。より具体的には、パッシベーション層１ｃをエッチングする条件と同じ条件を用いて裏面保護層１ｅをエッチングする場合、裏面保護層１ｅのエッチング速度はパッシベーション層１ｃのエッチング速度の１／１０以下である。また、裏面保護層１ｅは導電性を有する。
例えば、パッシベーション層１ｃがＳｉＮからなる場合、パッシベーション層１ｃのエッチングには、例えば、フロン系のガスによるドライエッチングが用いられる。したがって、裏面保護層１ｅはフロン系のガスによるドライエッチングに対するエッチング速度が十分に遅いアルミニウムによって形成されている。
裏面保護層１ｅの裏面オーミック電極層１ｄと反対側の面には、金属電極層１ｆが設けられている。図１（ａ）では金属電極層１ｆが３層で示されているが、単層であっても多層であってもよい。金属電極層１ｆは例えばＴｉ層１ｆａ、Ｎｉ層１ｆｂおよびＡｇ層１ｆｃを含む。このとき、Ｔｉ層１ｆａが裏面保護層１ｅに接する。ＭＯＳＦＥＴ１０をＴＯ−２２０等のパッケージに収納する場合、パッケージのリードフレームへＭＯＳＦＥＴ１０をハンダ付けする必要があるため、ＭＯＳＦＥＴ１０は金属電極層１ｆを備えていることが好ましい。
本発明の特徴の１つは、裏面オーミック電極層１ｄが反応層１ｄａと窒化チタン層１ｄｂとを含む点にある。この特徴は半導体素子１０の製造法にも関連しており、また、反応層１ｄａと窒化チタン層１ｄｂとを備えることの効果の少なくとも一部は半導体素子１０の製造中に得られる。このため、以下、図２から図４を参照しながら半導体素子１０の製造方法を説明し、合わせて本発明の特徴をより詳細に説明する。
まず、図２（ａ）に示すように、主面に半導体層１２を有する炭化珪素基板１１を準備する。半導体層１２はここでは４Ｈ−ＳｉＣである。半導体層１２と炭化珪素基板１１の主面との界面にバッファー層を形成してもよい。この場合、バッファー層はｎ＋型の炭化珪素からなり、厚さは、約０．５〜４μｍ程度であり、不純物濃度は１ｘ１０１６〜１ｘ１０１９ｃｍ−３程度である。
次に、図２（ｂ）に示すように、半導体層１２の表面にマスク２１を形成した後、アルミニウムを注入し、ｐ型ウェル領域１３ａを形成する。その後、マスク２１は除去する。次に図２（ｃ）に示すように半導体層１２上にマスク２２を形成した後、窒素を物注入し、ｎ＋型のソース領域１４ａを形成する。その後、マスク２２は除去する。次に図２（ｄ）に示すように半導体層１２上にマスク２３を形成し、アルミニウムを不純物注入してｐ＋型のコンタクト領域１５ａを形成する。その後、マスク２３を除去する。
次に、カーボン系薄膜を半導体層１２の表面に堆積し、不活性ガス雰囲気中、約１７００℃で３０分程度加熱することによって不純物を活性化する。その後、カーボン系薄膜を除去し、図２（ｅ）に示すように不純物注入領域（ｐ型ウェル領域１３、ｎ＋型のソース領域１４、ｐ＋型のコンタクト領域１５）を有する炭化珪素基板１１を用意する。
次に、不純物注入領域を有する半導体層１２上に、炭化珪素からなるチャネル層１６を半導体層１２上にエピタキシャル成長させ、コンタクト領域１５およびソース領域１４の一部が露出するように、チャネル層１６をドライエッチングし、図２（ｆ）に示す構造を得る。
次に、図３（ａ）に示すように、チャネル層１６を有する半導体層１２を、酸素を含む雰囲気中、約１２００℃程度で加熱して酸化することによりゲート絶縁膜１７を形成する。この酸化処理の後で、窒素原子を含むガス雰囲気中で炭化珪素基板を熱処理することによって、ゲート絶縁膜１７に窒化処理を施してもよい。またゲート絶縁膜１７は、熱酸化工程以外に、例えばＳｉＯ２層等の絶縁層を堆積してもよいし、熱酸化層の上に絶縁層を堆積してもよい。
次に、そのゲート絶縁膜１７上にゲート電極１８を堆積する。ここでは例えばホスフィンをドープしたｎ＋型のポリシリコンをゲート電極１８の材料として用いる。このポリシリコンを図３（ｂ）に示すようにパターンニングし、ゲート電極１８を形成する。その後、図３（ｂ）に示す状態から表面側にさらに層間絶縁膜１９を堆積する。ここではリンを含んだＳｉＯ２膜（ＰＳＧ膜）を用いるが、他の材料からなる層間絶縁膜１９を形成してもよい。
層間絶縁膜１９を図３（ｃ）に示すようにパターニングしてゲート絶縁膜１７の一部もエッチングすることにより、半導体層１２中のコンタクト領域１５とソース領域１４の一部を露出させる。その露出面（図３（ｃ）における露出面３１）の少なくとも一部に接触する金属電極（例えばＮｉ）を約５０〜２００ｎｍ程度堆積し、約８００〜１１００℃程度の熱処理を施すことにより、金属電極と半導体層１２の界面をシリサイド化して、図３（ｄ）に示すソース電極１ａｓを形成する。このとき、図３（ｃ）の露出面３２において、図３（ｄ）に示すように、ゲート電極１８とオーミック接合する電極１ａｇも同時に形成される。
次に、炭化珪素基板１１の裏面にチタンを含む電極層を堆積し、８００〜１１００℃程度の熱処理を窒素雰囲気中で実施する。これにより、図３（ｅ）に示すように裏面オーミック電極層１ｄを形成する。
この熱処理中、炭化珪素基板１１とチタンを含む電極層とが反応する。チタンはシリコンと反応しＴｉシリサイドを形成しやすいが、炭素とも反応しＴｉカーバイドを生成し得る。このため、炭化珪素基板１１とチタンが反応することによって炭素が遊離することなく、図１（ｂ）に示すように、電極層の炭化珪素基板１１側からチタンとシリコンと炭素を含む反応層１ｄａが形成される。また、窒素雰囲気中で熱処理しているので、電極層の炭化珪素基板１１の裏面と反対側、つまり、反応層の表面から窒化チタン層１ｄｂが形成される。反応層１ｄａの生成と同時に、電極層の表面から窒化チタン層１ｄｂが生成するため、窒化チタン層１ｄｂが、炭化珪素基板１１とチタンとの反応中、炭素が電極層の表面へ拡散するのを防止する。これにより、炭素濃度が炭化珪素基板１１の裏面側で高く、炭化珪素基板１１と反対側の面では低くなっている裏面オーミック電極層１ｄが形成される。
さらに、Ｔｉは酸化され易いため、炭化珪素基板１１の裏面にわずかに酸化膜等が残っている場合、熱処理中に電極層中のＴｉが酸化膜をまず還元する。これにより、チタンを含む電極層が炭化珪素基板１１と直接接触することが可能となり、上述した反応層１ｄａの生成が進行する。よって、優れたオーミック特性を実現できる。
この後、図３（ｆ）に示すように、主面側（層間絶縁膜１９を有する側）に上部配線電極となる金属（例えばアルミニウム）を堆積し、上部配線電極１ｂｓとゲートパッド電極１ｂｇとを形成する。上部配線電極１ｂｓがアルミニウムからなり、そのパターニングを燐酸系のウェットエッチングで行った場合には、裏面側の裏面オーミック電極層１ｄは、その表面に窒化チタン層が設けられているため、裏面オーミック電極層１ｄはほとんどエッチングされない。
パターニングをドライエッチで行う場合には、裏面オーミック電極層１ｄの腐食防止のため、Ｃｕ、Ａｕ、Ｐｔなどの金属を裏面オーミック電極層１ｄ上に形成しておくことが好ましい。この場合は、これらの金属を後の工程の裏面保護層１ｅとしてそのまま採用することができる。
次に図４（ａ）に示すように、裏面オーミック電極層１ｄ上に、裏面保護層１ｅを堆積する。裏面保護層１ｅは導電性を有していることが好ましい。ここではアルミニウムからなる裏面保護層１ｅを形成する。
上述したように、裏面オーミック電極層１ｄはＴｉを含んでおり、かつ、窒化チタン層１ｄｂが表面に形成されていることにより、裏面オーミック電極層１ｄの表面におけるカーボンの析出が抑制されている。このため、裏面保護層１ｅは、裏面オーミック電極層１ｄと良好な接合を形成することができ、裏面オーミック電極層１ｄからの裏面保護層１ｅの剥離が抑制される。
次に図４（ｂ）に示すように、炭化珪素基板１１の主面側、つまり、上部配線電極（ソースパッド）１ｂｓおよびゲートパッド電極１ｂｇを有する側に、パッシベーション層１ｃを堆積し、それぞれのパッドの周辺部を覆いつつパッド表面が露出するようにパッシベーション層１ｃを部分的にエッチングする。
ここで、パッシベーション層１ｃとしてＳｉＮ膜を用いた場合、パッシベーション層１ｃはドライエッチングによってエッチングすることが好ましい。特に、炭化珪素基板は珪素基板に比べて口径が小さく、現在は３インチの炭化珪素基板が広く用いられるため、スループット向上のためにはバレル型のドライエッチャーを用いることが好ましい。ただし、バレル型のドライエッチャーの場合、炭化珪素基板１１の主面および裏面の両面がプラズマに曝される。このため裏面保護層１ｅが設けられていなければ、裏面オーミック電極層１ｄが直接プラズマにさらされ、ガス種によっては裏面オーミック電極層１ｄがエッチングされてしまう。
本実施形態のＭＯＳＦＥＴ１０によれば、アルミニウムからなる裏面保護層１ｅが設けられている。裏面保護層１ｅは、主面側のパッシベーション層１ｃのドライエッチングに対して耐性を有しているために、パッシベーション層１ｃのドライエッチング中、裏面保護層１ｅが裏面オーミック電極層１ｄを保護する。また、裏面保護層１ｅもほとんどエッチングされない。このドライエッチング工程により、図４（ｂ）に示したように、表面側にパッシベーション層１ｃを有する構造が得られる。
パッシベーション層１ｃとしてポリイミドを採用した場合には、裏面保護層１ｅとして、例えば、アルミニウム、Ｃｕ、Ａｕ、Ａｇ、Ｐｔなどを選択することができる。
最後に、図４（ｂ）の裏面保護層１ｅの最表層をわずかにエッチングして（例えば、希フッ酸でウェットエッチングする等）、裏面保護層１ｅ上に、金属電極層１ｆを堆積し、ＭＯＳＦＥＴ１０が完成する。図４（ｃ）に示すように、金属電極層１ｆは、Ｔｉ層１ｆａ、Ｎｉ層１ｆｂおよびＡｇ層１ｆｃを含む。金属電極層１ｆの層構造は、図４（ｃ）に示すものに限られず、ＭＯＳＦＥＴ１０のパッケージ形態により適宜選択される。Ｔｉ／Ｎｉ／Ａｕ層や、Ｃｒ／ＮｉＣｒ／Ｎｉ／Ａｇ層などを金属電極層１ｆとして用いてもよいし、他の金属の組み合わせを用いてもよい。
なお、本実施形態においては、裏面保護層１ｅを残したまま、金属電極層１ｆを堆積した。しかし本発明のＭＯＳＦＥＴは、裏面保護層１ｅを有していなくてもよい。図５に示すように、裏面保護層１ｅを有しないＭＯＳＦＥＴ１０ａを実現してもよい。
図５に示すＭＯＳＦＥＴ１０ａは、裏面保護層１ｅを有しておらず、裏面オーミック電極層１ｄの炭化珪素基板１１の裏面と反対側の面に直接金属電極層１ｆが設けられた構造を有している。
ＭＯＳＦＥＴ１０ａは、上述のＭＯＳＦＥＴ１０の製造工程の途中において裏面保護層１ｅを除去することによって作製することができる。例えば、上述のＭＯＳＦＥＴ１０の製造工程の途中において、図４（ｂ）に示すパッシベーション層１ｃをエッチングし、パターニングした後に、炭化珪素基板１１の主面を例えばレジストで保護してから裏面側の裏面保護層１ｅを選択的に除去する。裏面保護層１ｅがアルミニウムから形成されている場合には、燐酸、硝酸および酢酸の混合液で容易にエッチングできる。この際、裏面オーミック電極層１ｄの表面は窒化チタン層で覆われており、窒化チタンはこのエッチング液に溶解しない。このため、エッチングは選択的に行われ、裏面オーミック電極層１ｄは除去されない。この後に、裏面オーミック電極層１ｄに対して表面処理（例えば希フッ酸でエッチング）を行い、裏面オーミック電極層１ｄ上に金属電極層１ｆを堆積することによって、ＭＯＳＦＥＴ１０ａを作製することができる。
また、パッシベーション層１ｃのドライエッチングをバレル型のドライエッチャー以外の装置を用いて行う場合、多少のスループットは低下する可能性があるが、裏面オーミック電極層１ｄをドライエッチング装置のステージと密着させることで裏面オーミック電極層をプラズマから保護することができる。この場合は裏面保護層１ｅを有していなくとも、裏面オーミック電極層１ｄにはほとんど影響を与えない。したがって、図４（ａ）を参照して説明した裏面保護層１ｅの堆積を省略し、図４（ｂ）、（ｃ）において、裏面保護層１ｅが存在しない状態で素子の作製を行なうことによって図５に示した半導体素子１０ａを作製することができる。
ここで、図５に示した半導体素子１０ａの裏面の裏面オーミック電極層１ｄの評価のために、金属電極層１ｆのうち、Ｎｉ層１ｆｂおよびＡｇ層１ｆｃが除去された試料を準備し、オージェ電子分光分析を行った。この結果を図６に示す。横軸はＳｉＯ２スパッタレートで換算した深さを示し、縦軸は各元素のオージェ電子の強度を示している。裏面オーミック電極層１ｄは、炭化珪素基板の裏面に厚さ１５０ｎｍのチタン層を形成し、窒素雰囲気下において、９５０℃で２分間熱処理を行うことによって形成した。また、熱処理後に金属電極層１ｆのうち、Ｔｉ層１ｆａを３００ｎｍ堆積した。図６において、Ｓｉ、Ｃ、Ｏで示した曲線は、それぞれ、シリコン、炭素、酸素の元素の分布を示している。また、Ｔｉ＋Ｎで示した曲線は、チタンおよび窒素と結合したチタンの合計の分布を示している。また、Ｔｉは窒素以外の元素と結合したチタンの分布を示している。なお、各元素の検出感度が異なるため、強度は各元素の存在比を正確には表していない。
図６に示すように、Ｔｉ層１ｆａとの界面近傍の裏面オーミック電極層１ｄ内には炭素はほとんど存在しておらず、熱処理を行っても、炭素は裏面オーミック電極層１ｄ表面（炭化珪素基板と接していない側の表面）に析出しないことがわかる。また、裏面オーミック電極層１ｄの炭化珪素基板１１との界面近傍にはほとんど酸素は存在しておらず、炭化珪素基板１１と裏面オーミック電極層１ｄとの良好なオーミック接合を阻害するような酸化膜は存在しないことが分かる。
この試料では、裏面オーミック電極層１ｄと金属電極層１ｆａとの界面から炭化珪素基板１１側へ、ＳｉＯ２スパッタレート換算で、約２００ｎｍの深さまでは窒化チタンが主要な成分になっており、裏面オーミック電極層１ｄの炭化珪素基板１１の裏面と反対側に窒化チタン層１ｄｂが形成されているのが分かる。一方、裏面オーミック電極層１ｄの炭化珪素基板１１の裏面、具体的には、炭化珪素基板１１との界面から、Ｔｉ層１ｆａ側の約２００ｎｍまでの領域には、チタン、シリコンおよび炭素が存在し、これらの元素の合金からなる反応層１ｄａが形成されていることがわかる。さらに、裏面オーミック電極層１ｄの内部において、炭化珪素基板１１側ほど炭素の濃度は高く、裏面オーミック電極層１ｄの表面側ほど炭素濃度が低くなっていることもわかる。
なお、図６において、Ｔｉ層１ｆａの領域においても一定の強度でＴｉ＋Ｎの曲線が存在しているが、この領域でのＴｉ＋Ｎの曲線は、Ｔｉ層１ｆａ中にＴｉが存在していることを示しており、窒素はＴｉ層１ｆａ中には存在していないことを示している。上述したように図６のオージェ電子分光分析では、「Ｔｉ＋Ｎ」で示した曲線は、分析手法上、チタン、および、窒素と結合したチタンの合計の分布を示しており、裏面オーミック電極層１ｄを窒素雰囲気で熱処理した後、裏面オーミック電極層１ｄ上にＴｉ層１ｆａを堆積していることからも明らかである。
次に、ＭＯＳＦＥＴ１０ａにおける金属電極層１ｆの接合強度を測定した結果を示す。ＭＯＳＦＥＴ１０ａの裏面側の金属電極層１ｆの表面に５ｘ５に配置された２５個の５ｍｍｘ５ｍｍの正方形の罫書きをダイヤモンドペンにより行なった。次に、２５個の正方形形状に分離された金属電極層１ｆの表面に粘着テープを貼り付け、そのテープを剥離することにより、正方形形状の金属電極層１ｆが何個剥離するかを調べた。
試験の結果、ダイヤモンドペンで罫書いた線の上のごく一部でライン状の金属電極層１ｆの剥離が見られたものの、２５エリア全てにおいて金属電極層１ｆは、粘着テープ上に転写されず、半導体素子１０ａ上に維持されたままであった。このことから、本実施形態のＭＯＳＦＥＴにおいて、金属電極層は裏面オーミック電極に十分な強度で密着していることが確認できた。
このように本実施形態の半導体素子によれば、裏面オーミック電極層は、炭化珪素基板の裏面側に位置し、チタン、シリコンおよび炭素を含む反応層と、炭化珪素基板の裏面と反対側に位置する窒化チタン層とを含む。反応層中のＴｉは、シリコンおよび炭素と反応し得るため、オーミック電極を形成する際、炭素が遊離して、オーミック電極の表面に析出することなく炭素を反応層中に取り込むことができる。また、窒化チタン層が、炭化珪素基板の裏面と反対側に位置しており、炭素の裏面オーミック電極層の表面（炭化珪素基板と接していない側の表面）へ拡散するのを防止する。このため、裏面オーミック電極層の表面に炭素が析出するのが抑制され、裏面オーミック電極層の表面に形成される金属電極層が裏面オーミック電極層から剥離するのが抑制される。
また、チタンは酸化され易いため、炭化珪素基板の裏面にわずかに酸化膜等が残っているでも、酸化膜を還元し、反応層と炭化珪素基板との間で良好なオーミック接合を形成することができる。
さらに、裏面オーミック電極層の表面が窒化チタン層に覆われているため、半導体素子の製造工程において、炭化珪素基板の主面側の構造を形成するためのプロセス中に裏面オーミック電極層がエッチングされるのを防止することができる。
また、裏面オーミック電極層の窒化チタン層の表面に保護層をさらに設けることによって、炭化珪素基板の主面側において、絶縁膜をエッチングするプロセスを施す場合でも、裏面オーミック電極層の表面を保護することができる。
なお、本実施形態のＭＯＳＦＥＴは図１から図５に示す構成に限定されない。例えば、図１から図５に示すＭＯＳＦＥＴの構成では、炭化珪素からなるチャネル層１６を半導体層１２の上に形成しているが、チャネル層１６を有していなくてもよい。このようなチャネル層１６を有していない構造の場合には、半導体層１２中に形成されたｐ型ウェル領域１３のうち、ｎ＋型ソース領域１４とｐ型ウェル領域１３が形成されていない半導体層１２に挟まれ、ゲート電極１８の下方に位置する部分がチャネル領域となる。ゲート電極１８に電圧を印加するとチャネル領域内に反転層が形成され、電子が移動するチャネルが形成される。
また、本実施形態においては２重注入型ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）を用いて説明したが、例えばトレンチ型ＭＯＳＦＥＴやＩＧＢＴ等、他の素子形態にも同様に適用することが可能である。
（第２の実施形態）
以下、本発明による半導体素子の第２の実施形態を説明する。本実施形態では、半導体素子として縦型ショットキーダイオードを例に挙げて説明する。
図７は、本発明による半導体素子の第２の実施形態であるショットキーダイオード６０の例を示す断面図である。ショットキーダイオード６０は炭化珪素基板１１を含む。炭化珪素基板１１は例えば４Ｈ−ＳｉＣ（０００１）面から＜１１−２０＞方向にθ度（０≦θ≦１０度）傾いた主面を有している。炭化珪素基板１１の主面はＳｉ面であり、裏面はＣ面である。ここで主面の面粗度は裏面の面粗度よりも小さい。炭化珪素基板１１の不純物濃度は１ｘ１０１８ｃｍ−３以上である。炭化珪素基板１１の主面上には半導体層１２が設けられている、半導体層１２はエピタキシャル成長によって形成されており、ｎ型の４Ｈ−ＳｉＣ（不純物濃度が１ｘ１０１４〜１ｘ１０１７ｃｍ−３程度、厚さ５ミクロン以上）である。半導体層１２と炭化珪素基板１１との間にバッファー層１２ｂが設けられていてもよい。
半導体層１２の表面近傍には電界集中を緩和するためのガードリング領域６３が設けられている。ガードリング領域６３は、半導体層１２にアルミニウムを注入することによって形成され、例えば深さは約６００ｎｍであり、平均濃度は約１ｘ１０１８ｃｍ−３程度である。
半導体層１２の表面にはショットキー電極層６ａが設けられている。ショットキー電極層６ａは、例えばＴｉやＮｉ、Ｍｏ、Ｗなど、半導体層１２との間でショットキー接合が形成される金属からなる。厚さは５０〜２００ｎｍ程度である。このショットキー電極層６ａの端面はガードリング領域６３と接している。ショットキー電極層６ａ上には上部配線電極層６ｂが設けられている。上部配線電極層６ｂは、例えばアルミニウムからなり、厚さは、約３μｍである。
ガードリング領域６３を覆うように絶縁層６９が設けられている。絶縁層６９は例えばＳｉＯ２からなる。この絶縁層６９は、半導体層１２を酸化することによって得られた酸化層であってもよい。上部配線電極層６ｂの端面を覆うようにパッシベーション層６ｃが設けられている。パッシベーション層６ｃと絶縁層６９は一体化していてもよい。
炭化珪素基板１１の裏面には、裏面オーミック電極層１ｄが設けられている。裏面オーミック電極層１ｄは、第１の実施形態と同様の構造を備えている。具体的には、図１（ｂ）に示すように、裏面オーミック電極層１ｄは反応層１ｄａと窒化チタン層１ｄｂとを有する。反応層１ｄａは、炭化珪素基板１１の裏面側に位置し、チタン、シリコンおよび炭素を含む。また、窒化チタン層１ｄｂは、炭化珪素基板の裏面と反対側であって、反応層１ｄａの表面に位置しており、主として窒化チタンからなる。
窒化チタン層１ｄｂは炭素も含んでいるが、炭素の含有量は、裏面オーミック電極層１ｄ全体で見た場合、炭化珪素基板１１側のほうが炭化珪素基板１１の裏面と反対側よりも高くなっている。反応層１ｄａおよび窒化チタン層１ｄｂの好ましい厚さは第１の実施形態と同様である。
裏面オーミック電極層１ｄの炭化珪素基板１１の裏面と反対側の面上には、裏面保護層１ｅが設けられている。裏面保護層１ｅは、例えばパッシベーション層１ｃのエッチングに対して耐性を有し、かつ導電性を有する。第１の実施形態と同様、パッシベーション層１ｃがＳｉＮからなる場合、裏面保護層１ｅはアルミニウムによって形成されている。
裏面保護層１ｅの裏面オーミック電極層１ｄと反対側の面には、金属電極層１ｆが設けられている。図７では金属電極層１ｆは３層で示されているが単層であっても多層であってもよい。金属電極層１ｆは例えばＴｉ層１ｆａ、Ｎｉ層１ｆｂおよびＡｇ層１ｆｃを含む。このとき、Ｔｉ層１ｆａが裏面保護層１ｅに接する。ＭＯＳＦＥＴ１０をＴＯ−２２０等のパッケージに収納する場合、パッケージのリードフレームへＭＯＳＦＥＴ１０をハンダ付けする必要があるため、ＭＯＳＦＥＴ１０は金属電極層１ｆを備えていることが好ましい。
以下、半導体素子６０の製造方法について図８から図９を用いて説明する。
まず、図８（ａ）に示すように、半導体層１２を有する炭化珪素基板１１を用意する。半導体層１２と炭化珪素基板１１との間にバッファー層（ｎ＋型の半導体層、ここでは炭化珪素層）を約０．５〜４μｍ程度（濃度は１ｘ１０１６〜１ｘ１０１９ｃｍ−３程度）形成しておいてもよい。半導体層１２はここでは４Ｈ−ＳｉＣである。次に図８（ｂ）に示すように、半導体層１２の表面にマスク７１を準備した後、アルミニウムまたはボロンを不純物注入し、ｐ型のガードリング領域６３ａを形成する。その後、マスク７１は除去する。
次に、カーボン系薄膜を炭化珪素基板１１の表面に堆積し、不活性ガス雰囲気中、約１７００℃で３０分程度加熱することで不純物を活性化し、カーボン系薄膜を除去することで、ガードリング領域６３ａが活性化される。
次に、図８（ｃ）に示したように、ガードリング領域６３を有する半導体層１２上に、絶縁層６９ａを堆積する。この絶縁層６９ａは、例えば半導体層１２を約１２００度で酸素雰囲気中にさらした際に形成される熱酸化膜である。
次に、炭化珪素基板１１の裏面にチタンを含む電極層を堆積し、８００〜１１００℃程度の熱処理を窒素雰囲気中で実施する。これにより、図８（ｄ）に示したように表面が窒化された裏面オーミック電極層１ｄを形成する。
この後、図８（ｅ）に示したように、炭化珪素基板１１の主面側の絶縁層６９ａの一部をエッチングし、半導体層１２の表面と、ガードリング領域６３の一部を露出させる。この後、露出部分に対してショットキー電極層６ａ（例えばＴｉを１００ｎｍ程度）堆積し、図８（ｆ）の構造を得る。ショットキー電極層６ａの堆積方法は、例えば、図８（ｅ）に示す状態からＴｉを主面側全面に蒸着し、フォトレジストによるパターニングを施して、不要部分をエッチングにより除去すればよい。また別の方法として、図８（ｄ）で絶縁層６９ａをパターニングする際に、レジストを用いて必要部分を残した後に、レジストは除去せず、そのままＴｉを蒸着し、リフトオフプロセスにより図８（ｆ）の構造を形成することも出来る。
次に、上部配線電極となる金属（例えばアルミニウム）を堆積し、パターニングして上部配線電極層６ｂを形成し図９（ａ）に示す構造を得る。上部配線電極層６ｂがアルミニウムからなり、そのパターニングを燐酸系のウェットエッチングで行う場合には、裏面側の裏面オーミック電極層１ｄの表面に窒化チタン層が形成されているため、裏面オーミック電極層１ｄはほとんどエッチングされない。
パターニングをドライエッチで行う場合には、裏面オーミック電極層１ｄの腐食防止のため、Ｃｕ、Ａｕ、Ｐｔなどの金属を裏面オーミック電極層１ｄ上に形成しておくことが好ましい。この場合は、これらの金属を後の工程の裏面保護層１ｅとしてそのまま採用することができる。
次に図９（ｂ）に示すように、裏面オーミック電極層１ｄ上に、裏面保護層１ｅを堆積する。裏面保護層１ｅは導電性を有していることが好ましい。第１の実施形態で説明したように、本実施形態においても裏面オーミック電極層１ｄの表面へのカーボンの析出が抑制されている。このため、裏面保護層１ｅは裏面オーミック電極層１ｄに良好な状態で接合されており、裏面保護層１ｅの剥離が抑制されている。
次に、上部配線電極６ｂを有する側に、パッシベーション層６ｃを堆積し、上部配線電極層６ｂの端面を保護しつつ、その表面が露出するように部分的にエッチングする。ここで、パッシベーション層６ｃとしてＳｉＮ膜を用いた場合、パッシベーション層６ｃはドライエッチングによってエッチングすることが好ましい。特に、炭化珪素基板は珪素基板に比べて口径が小さく、現在は３インチの炭化珪素基板が広く用いられるため、スループット向上のためにはバレル型のドライエッチャーを用いることが好ましい。ただし、バレル型のドライエッチャーの場合は炭化珪素基板の主面および裏面の両面がプラズマにさらされる。このため、裏面保護層１ｅが設けられていなければ、裏面オーミック電極層１ｄが直接プラズマにさらされ、ガス種によっては裏面オーミック電極層１ｄがエッチングされてしまう。
本実施形態のショットキーダイオード６０によれば、アルミニウムからなる裏面保護層１ｅが設けられている。裏面保護層１ｅは主面側のパッシベーション層６ｃのドライエッチングに対して耐性を有しているために、パッシベーション層６ｃのドライエッチング中裏面保護層１ｅが裏面オーミック電極層１ｄを保護する。また、裏面保護層１ｅもほとんどエッチングされない。このドライエッチング工程により、図９（ｃ）に示したように、表面側にパッシベーション層６ｃを有する構造が得られる。
パッシベーション層６ｃとしてポリイミドを採用した場合には、裏面保護層１ｅとして、例えば、アルミニウム、Ｃｕ、Ａｕ、Ａｇ、Ｐｔなどを選択することができる。
最後に、図９（ｄ）の裏面保護層１ｅの最表層を若干エッチングして（例えば、希フッ酸でウェットエッチングする等）、裏面保護層１ｅ上に、金属電極層１ｆを堆積し、ショットキーダイオード６０が完成する。図９（ｄ）に示すように、金属電極層１ｆはＴｉ層１ｆａ、Ｎｉ層１ｆｂおよびＡｇ層１ｆｃを含む。金属電極層１ｆの層構造は、図９に示すものに限られず、ショットキーダイオード６０のパッケージ形態により適宜選択される。Ｔｉ／Ｎｉ／Ａｕ層や、Ｃｒ／ＮｉＣｒ／Ｎｉ／Ａｇ層などを金属電極層１ｆとして用いてもよいし、他の金属の組み合わせを用いてもよい。
なお、本実施形態においては、裏面保護層１ｅを残したまま、金属電極層１ｆを堆積した。しかし本発明のショットキーダイオードは裏面保護層１ｅを有していなくてもよい。図１０に示すように、裏面保護層１ｅ有していないショットキーダイオード６０ａを実現してもよい。
図１０に示すショットキーダイオード６０ａは、裏面保護層１ｅを有しておらず、裏面オーミック電極層１ｄの炭化珪素基板１１の裏面と反対側の面に直接金属電極層１ｆが設けられた構造を有している。
ショットキーダイオード６０ａは、上述のショットキーダイオード６０の製造工程の途中において裏面保護層１ｅを除去することによって作製することができる。
例えば、上述のショットキーダイオード６０の製造工程の途中において、図９（ｃ）に示すパッシベーション層６ｃをエッチングし、パターニングした後に、炭化珪素基板１１の主面を例えばレジストで保護してから裏面側の裏面保護層１ｅを選択的に除去する。裏面保護層１ｅがアルミニウムから形成されている場合には、燐酸、硝酸および酢酸の混合液で容易にエッチングできる。また裏面オーミック電極層１ｄの表面は窒化チタン層で覆われており、窒化チタンはこのエッチング液に溶解しない。このため、エッチングは選択的に行われ、裏面オーミック電極層１ｄは除去されない。この後に、裏面オーミック電極層１ｄに対して表面処理（例えば希フッ酸でエッチング）を行い、裏面オーミック電極層１ｄ上に金属電極層１ｆを堆積することによって、ショットキーダイオード６０ａを作製しても良い。
また、パッシベーション層６ｃのドライエッチングをバレル型のドライエッチャー以外の装置を用いて行う場合、多少のスループットは低下する可能性があるが、裏面オーミック電極層１ｄをドライエッチング装置のステージと密着させることで裏面オーミック電極層をプラズマから保護することができる。この場合は裏面保護層１ｅを有していなくとも、裏面オーミック電極層１ｄにはほとんど影響を与えない。したがって、図９（ｂ）を参照して説明した裏面保護層１ｅの堆積を省略し、図９（ｃ）、（ｄ）において、裏面保護層１ｅが存在しない状態で素子の作製を行なうことによって図１０に示したショットキーダイオード６０ａが形成される。
なお、本実施形態ではショットキーダイオードを例にあげて本発明を説明したが、例えばｐｎ接合ダイオードなど、他の素子形態であってもよい。
また、本発明においては、炭化珪素基板１１として４Ｈ−ＳｉＣ基板を用いたが、他の結晶面や他のポリタイプのＳｉＣ基板を用いてもよい。また、オフ各角についても＜１１−２０＞方向以外の例えば＜１−１００＞方向等であってもよい。
特に、炭化珪素基板１１の主面（表面）がＳｉ面であり、裏面がＣ面であって、主面に比べて裏面の表面粗さが大きい場合、裏面へのオーミック電極の接触面積がＳｉ面側よりも大きくなるため、裏面全面に低接触抵抗の裏面オーミック電極層１ｄを形成しやすくなる。
また、炭化珪素基板は、（０００１）面からθ度（０＜θ≦１０度）傾いた主面を有していれば好適に本発明の効果を得ることができるが、主面が（０００１）ジャスト面であったり、その他の面（例えば、（１−１００）面、（１１−２０）面、（０３−３８）面等）であったりしても本発明の効果が得られる。
また、炭化珪素基板の主面がＳｉ面で、裏面がＣ面である場合で説明したが、裏面がＳｉ面で主面がＣ面であってもよい。ただしその場合、裏面の方が表面よりも表面粗さが大きいことが好ましい。
また、裏面保護層としてアルミニウムを用いて説明したが、表面側のパッシベーション層のエッチングに対して耐性を有する材質であればＣｕ、Ａｇ、Ａｕ、Ｐｔなど他の金属を用いてもよい。
また、裏面保護層は単層で説明してきたが、もちろん多層であってもよい。裏面保護層を多層で形成する場合には、裏面オーミック電極層から遠い側に、表面側のパッシベーション層のエッチングに対して耐性を有する材質を配置すればよい。
本発明によると、裏面オーミック電極層がチタンとシリコンと炭素の反応層を含み、裏面オーミック電極層の、炭化珪素基板と接していない反対側の面が窒化チタンであることにより、表面側の電極加工等で裏面オーミック電極がエッチングされにくいようにできる。また、表面側絶縁層（パッシベーション層）のエッチングに対して耐性を有する裏面保護層を裏面オーミック電極層上に形成しておくことで、裏面オーミック電極層が直接ダメージを受けることなく、良好なオーミック特性が得られる。これにより、ＭＯＳＦＥＴ、ＩＧＢＴ、ショットキーダイオード、ｐｎダイオード等、炭化珪素基板裏面側にオーミック電極を有する半導体素子に応用可能である。
１ａｓ ソース電極
１ａｇ ゲート電極１８とオーミック接合する電極
１ｂｓ 上部配線電極
１ｂｇ ゲートパッド電極
１ｃ パッシベーション層
１ｄ 裏面オーミック電極層
１ｄａ 反応層
１ｄｂ 窒化チタン層
１ｅ 裏面保護層
１ｆ 金属電極層
６ａ ショットキー電極層
６ｂ 上部配線電極層
６ｃ パッシベーション層
１０、１０ａ 半導体素子（ＭＯＳＦＥＴ）
１１ 炭化珪素基板
１２ 半導体層
１３ ｐ型ウェル領域
１４ ｎ＋型ソース領域
１５ ｐ＋型コンタクト領域
１６ チャネル層
１７ ゲート絶縁膜
１８ ゲート電極
１９ 層間絶縁膜
６０、６０ａ 半導体素子（ショットキーダイオード）
６３ ガードリング領域
６９ 絶縁層
本発明の半導体素子は、主面および裏面を有する炭化珪素基板と、前記炭化珪素基板の主面に形成された半導体層と、前記炭化珪素基板の裏面に形成されたオーミック電極層とを備えている。前記炭化珪素基板は、（０００１）面からθ度（０＜θ≦１０度）傾いた面、または（０００１）面を前記主面に有し、前記炭化珪素基板の主面がＳｉ面側であり、前記炭化珪素基板の裏面がＣ面側であって、前記炭化珪素基板の裏面の表面粗さは、前記炭化珪素基板の主面の表面粗さに比べて大きい。前記オーミック電極層は、前記炭化珪素基板の裏面に接し、チタン、シリコンおよび炭素を含む反応層と、反応層の前記炭化珪素基板の裏面と接する面とは反対側の面に形成された窒化チタン層とを有する。また、オーミック電極層における炭素の濃度は、炭化珪素基板の裏面側のほうが炭化珪素基板の裏面と反対側よりも高い。
本発明の半導体素子の製造方法は、主面上に半導体層が形成された炭化珪素基板を用意する工程（Ａ）と、前記炭化珪素基板の裏面にチタンを含む電極層を形成する工程（Ｂ）と、前記炭化珪素基板を熱処理することにより、前記電極層と前記炭化珪素基板を反応させて、チタン、シリコンおよび炭素を含む反応層を前記炭化珪素基板の裏面に形成する工程（Ｃ）と、前記反応層の表面に窒化チタン層を形成する工程（Ｄ）とを含む。工程（Ａ）において、前記炭化珪素基板は、（０００１）面からθ度（０＜θ≦１０度）傾いた面、または（０００１）面を前記主面に有し、前記炭化珪素基板の主面がＳｉ面側であり、前記炭化珪素基板の裏面がＣ面側であって、前記炭化珪素基板の裏面の表面粗さは、前記炭化珪素基板の主面の表面粗さに比べて大きい。工程（Ｃ）における熱処理を、窒素を含む雰囲気で行うことにより、工程（Ｃ）と工程（Ｄ）とを同時に行い、前記反応層における前記炭化珪素基板の裏面と接する側の炭素濃度を前記窒化チタン層における前記炭化珪素基板の裏面と反対側の炭素濃度よりも高くする。

Claims (12)

  1. 主面および裏面を有する炭化珪素基板と、
    前記炭化珪素基板の主面に形成された炭化珪素層と、
    前記炭化珪素基板の裏面に形成されたオーミック電極層と
    を備え、
    前記オーミック電極層は、前記炭化珪素基板の裏面側に位置し、チタン、シリコンおよび炭素を含む反応層と、前記炭化珪素基板の裏面と反対側に位置する窒化チタン層とを有する、半導体素子。
  2. 前記半導体層の少なくとも一部を直接的または間接的に覆う絶縁層と、
    前記オーミック電極層の前記窒化チタン層の表面に形成された保護層と
    をさら備え、
    前記保護層は前記絶縁層のエッチングに対して耐性を有する請求項１に記載の半導体素子。
  3. 前記保護層の表面に設けられた金属電極層をさらに備え、
    前記保護層は導電性を有する請求項２に記載の半導体素子。
  4. 前記オーミック電極層の前記窒化チタン層の表面に形成された金属極層をさらに備える請求項１に記載の半導体素子。
  5. 前記オーミック電極層における前記炭素の濃度は、前記炭化珪素基板側のほうが前記炭化珪素基板の裏面と反対側よりも高い請求項１から４のいずれかに記載の半導体素子。
  6. 前記炭化珪素層はｎ型の導電性を有する請求項１に記載の半導体素子。
  7. 前記炭化珪素層中に設けられたｐ型ウェル領域と、
    前記ｐ型ウェル領域内の一部にそれぞれ設けられたｎ＋型のソース領域およびｐ＋型のコンタクト領域と、
    前記ｎ＋型のソース領域および前記炭化珪素層のｐ型ウェル領域が設けられていない部分と電気的に接続されたチャネル領域と、
    前記ｎ＋型のソース領域およびｐ＋型のコンタクト領域と電気的に接続されたソース電極と、
    前記チャネル領域上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    をさらに備え、
    前記オーミック電極層がドレイン電極として機能する請求項６に記載の半導体素子。
  8. 前記半導体層とショットキー接合したショットキー電極をさらに備える請求項６に記載の半導体素子。
  9. 主面上に半導体層が形成された炭化珪素基板を用意する工程（Ａ）と、
    前記炭化珪素基板の裏面にチタンを含む電極層を形成する工程（Ｂ）と、
    前記炭化珪素基板を熱処理することにより、前記電極層と前記炭化珪素基板を反応させて、チタン、シリコンおよび炭素を含む反応層を前記炭化珪素基板の裏面に形成する工程（Ｃ）と、
    前記反応層の表面に窒化チタン層を形成する工程（Ｄ）と、
    を含む、半導体素子の製造方法。
  10. 前記工程（Ｃ）における熱処理を、窒素を含む雰囲気で行うことにより、前記工程（Ｃ）と工程（Ｄ）とを同時に行う請求項９に記載の半導体素子の製造方法。
  11. 前記工程（Ｄ）の後に、前記半導体層の少なくとも一部を直接的または間接的に覆う絶縁層を形成する工程（Ｅ）と、
    前記オーミック電極層上に保護層を形成する工程（Ｆ）と、
    前記工程（Ｆ）の後に前記絶縁層をエッチングする工程（Ｇ）と
    をさらに含む、請求項９または１０に記載の半導体素子の製造方法。
  12. 前記工程（Ｇ）の後に前記保護層を除去する工程（Ｈ）をさらに含む請求項１１に記載の半導体素子の製造方法。
JP2009537941A 2007-10-24 2008-10-24 半導体素子の製造方法 Active JP4690485B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009537941A JP4690485B2 (ja) 2007-10-24 2008-10-24 半導体素子の製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007276209 2007-10-24
JP2007276209 2007-10-24
JP2008203970 2008-08-07
JP2008203970 2008-08-07
JP2009537941A JP4690485B2 (ja) 2007-10-24 2008-10-24 半導体素子の製造方法
PCT/JP2008/003019 WO2009054140A1 (ja) 2007-10-24 2008-10-24 半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009054140A1 true JPWO2009054140A1 (ja) 2011-03-03
JP4690485B2 JP4690485B2 (ja) 2011-06-01

Family

ID=40579248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009537941A Active JP4690485B2 (ja) 2007-10-24 2008-10-24 半導体素子の製造方法

Country Status (4)

Country Link
US (1) US8237172B2 (ja)
JP (1) JP4690485B2 (ja)
CN (1) CN101842878B (ja)
WO (1) WO2009054140A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5588671B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置の製造方法
WO2011027525A1 (ja) * 2009-09-02 2011-03-10 パナソニック株式会社 半導体素子およびその製造方法
JP5581642B2 (ja) * 2009-10-05 2014-09-03 住友電気工業株式会社 半導体装置の製造方法
CA2777675A1 (en) * 2010-01-19 2011-07-28 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing thereof
US8653535B2 (en) 2010-09-06 2014-02-18 Panasonic Corporation Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof
JP6099298B2 (ja) * 2011-05-30 2017-03-22 富士電機株式会社 ＳｉＣ半導体デバイス及びその製造方法
JP5704003B2 (ja) * 2011-07-15 2015-04-22 住友電気工業株式会社 半導体装置の製造方法
JP5995435B2 (ja) 2011-08-02 2016-09-21 ローム株式会社 半導体装置およびその製造方法
JP6284565B2 (ja) * 2011-08-02 2018-02-28 ローム株式会社 半導体装置およびその製造方法
CN102522326B (zh) * 2011-12-14 2014-09-24 杭州立昂微电子股份有限公司 一种适于丝网印刷的半导体分立器件背面金属的生产方法
JP6261155B2 (ja) * 2012-02-20 2018-01-17 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
JP6063629B2 (ja) * 2012-03-12 2017-01-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP6112698B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体素子及びその製造方法
JP6051573B2 (ja) * 2012-04-17 2016-12-27 富士電機株式会社 半導体装置の製造方法
JP6156814B2 (ja) * 2012-04-27 2017-07-05 富士電機株式会社 炭化珪素半導体素子の製造方法
CN102832238A (zh) * 2012-09-17 2012-12-19 东莞市天域半导体科技有限公司 一种具有欧姆接触保护层的碳化硅器件及其制作方法
JP6297783B2 (ja) * 2013-03-08 2018-03-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
DE112014001741T8 (de) * 2013-03-29 2016-02-18 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
US9362366B2 (en) * 2013-05-13 2016-06-07 Panasonic Intellectual Property Management Co., Ltd. Semiconductor element, semiconductor element manufacturing method, semiconductor module, semiconductor module manufacturing method, and semiconductor package
CN104425274A (zh) * 2013-09-03 2015-03-18 北大方正集团有限公司 一种dmos晶体管的制备方法及dmos晶体管
JP6222771B2 (ja) * 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP6091703B2 (ja) * 2014-04-09 2017-03-08 三菱電機株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP6395299B2 (ja) * 2014-09-11 2018-09-26 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法
KR102532496B1 (ko) * 2015-10-08 2023-05-17 삼성전자주식회사 3차원 반도체 메모리 장치
US9601577B1 (en) * 2015-10-08 2017-03-21 Samsung Electronics Co., Ltd. Three-dimensionally integrated circuit devices including oxidation suppression layers
JP6690985B2 (ja) * 2016-02-24 2020-04-28 株式会社神戸製鋼所 オーミック電極
JP2017168674A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102017107952B4 (de) * 2017-04-12 2022-07-07 Infineon Technologies Ag Herstellungsverfahren für eine halbleitervorrichtung
JP6861365B2 (ja) * 2017-08-29 2021-04-21 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置およびその製造方法
JP7113221B2 (ja) * 2018-02-08 2022-08-05 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置
JP2018078348A (ja) * 2018-02-09 2018-05-17 ローム株式会社 半導体装置および半導体装置の製造方法
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
IT202100001922A1 (it) * 2021-01-29 2022-07-29 St Microelectronics Srl Struttura di contatto dal retro perfezionata per un dispositivo a semiconduttore e relativo procedimento di fabbricazione

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2911122B2 (ja) 1988-04-20 1999-06-23 三洋電機株式会社 炭化ケイ素半導体素子のオーミック電極形成方法
JPH0864800A (ja) 1994-08-25 1996-03-08 Hitachi Ltd 炭化珪素半導体素子
JP3439597B2 (ja) * 1996-04-10 2003-08-25 新日本製鐵株式会社 ｎ型ＳｉＣ用オーミック電極とその製造方法
JP3996282B2 (ja) * 1998-11-11 2007-10-24 三洋電機株式会社 炭化珪素半導体装置の製造方法
JP4209585B2 (ja) * 2000-09-01 2009-01-14 独立行政法人産業技術総合研究所 炭化珪素半導体装置
JP4671314B2 (ja) * 2000-09-18 2011-04-13 独立行政法人産業技術総合研究所 オーミック電極構造体の製造方法、接合型ｆｅｔ又は接合型ｓｉｔのオーミック電極構造体の製造方法、及び半導体装置の製造方法
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
JP2002170784A (ja) 2000-12-01 2002-06-14 Denso Corp 炭化珪素半導体装置及びその製造方法
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
US7262434B2 (en) * 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
JP3890311B2 (ja) * 2002-03-28 2007-03-07 ローム株式会社 半導体装置およびその製造方法
JP2005109346A (ja) * 2003-10-01 2005-04-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP4218557B2 (ja) * 2004-03-12 2009-02-04 三菱電機株式会社 半導体装置
JP4501488B2 (ja) 2004-03-26 2010-07-14 豊田合成株式会社 炭化珪素半導体のオーミック電極及びその製造方法
JP4038499B2 (ja) * 2004-07-13 2008-01-23 新電元工業株式会社 半導体装置および半導体装置の製造方法
JP4842527B2 (ja) * 2004-08-24 2011-12-21 パナソニック株式会社 半導体装置の製造方法
JP4942134B2 (ja) * 2005-05-20 2012-05-30 日産自動車株式会社 炭化珪素半導体装置の製造方法
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
JP4923543B2 (ja) * 2005-11-30 2012-04-25 トヨタ自動車株式会社 炭化珪素半導体装置及びその製造方法
JP4956783B2 (ja) * 2006-01-26 2012-06-20 日産自動車株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
WO2009054140A1 (ja) 2009-04-30
CN101842878B (zh) 2012-05-23
JP4690485B2 (ja) 2011-06-01
CN101842878A (zh) 2010-09-22
US8237172B2 (en) 2012-08-07
US20100207125A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
JP4690485B2 (ja) 半導体素子の製造方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
JP4365894B2 (ja) 炭化珪素半導体素子の製造方法
JP2006024880A (ja) 半導体装置及びその製造方法
US7217954B2 (en) Silicon carbide semiconductor device and method for fabricating the same
JP4942134B2 (ja) 炭化珪素半導体装置の製造方法
JP4291875B2 (ja) 炭化珪素半導体装置およびその製造方法
JP4671314B2 (ja) オーミック電極構造体の製造方法、接合型ｆｅｔ又は接合型ｓｉｔのオーミック電極構造体の製造方法、及び半導体装置の製造方法
US9240451B2 (en) Silicon carbide semiconductor device
US20150287598A1 (en) Semiconductor device and method for manufacturing same
JP4965576B2 (ja) 半導体装置及びその製造方法
US9129804B2 (en) Silicon carbide semiconductor device and method for manufacturing same
KR20120008506A (ko) 반도체 장치 및 그 제조 방법
JP7103444B2 (ja) 炭化珪素半導体素子
WO2010143376A1 (ja) 半導体装置およびその製造方法
WO2008018342A1 (fr) Dispositif semi-conducteur au carbure de silicium et son procédé de fabrication
JP2011146622A (ja) 炭化珪素半導体装置の製造方法
CN112466752A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
JP6648574B2 (ja) 炭化珪素半導体装置の製造方法
JP2009188100A (ja) 炭化珪素半導体装置の製造方法
JP2021118192A (ja) 炭化珪素半導体装置の製造方法
WO2023058377A1 (ja) 炭化珪素半導体装置
JP2008204972A (ja) 半導体装置及びその製造方法
JP2017168679A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110217

R150 Certificate of patent or registration of utility model

Ref document number: 4690485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3