CN105206513B - 用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法 - Google Patents

用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法 Download PDF

Info

Publication number
CN105206513B
CN105206513B CN201510628841.1A CN201510628841A CN105206513B CN 105206513 B CN105206513 B CN 105206513B CN 201510628841 A CN201510628841 A CN 201510628841A CN 105206513 B CN105206513 B CN 105206513B
Authority
CN
China
Prior art keywords
boron
sic
nitrogen
oxide layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510628841.1A
Other languages
English (en)
Other versions
CN105206513A (zh
Inventor
周郁明
刘航志
杨婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui University of Technology AHUT
Original Assignee
Anhui University of Technology AHUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui University of Technology AHUT filed Critical Anhui University of Technology AHUT
Priority to CN201510628841.1A priority Critical patent/CN105206513B/zh
Priority to CN201711135993.3A priority patent/CN107818915B/zh
Publication of CN105206513A publication Critical patent/CN105206513A/zh
Application granted granted Critical
Publication of CN105206513B publication Critical patent/CN105206513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法，属于微电子技术领域。步骤如下：A、采用离子注入工艺将五价元素氮植入到4H‑SiC外延层表面；B、采用湿氧氧化工艺形成栅氧化层；C、采用扩散工艺将三价元素硼植入到外延层与氧化层的界面；扩散工艺的扩散温度为950℃，时间为1.5‑2.5小时，确保硼掺杂剂在热动力的驱使下能穿透栅氧化层到达4H‑SiC/SiO2界面；硼扩散工艺后，在惰性气体的保护下退火。该方法能大大减小4H‑SiC/SiO2的界面态密度、提高4H‑SiC MOSFET的反型层迁移率，同时稳定4H‑SiC MOSFET的阈值电压。

Description

用氮和硼改善4H-SiC MOSFET反型层迁移率的方法
技术领域
本发明属于微电子技术领域，涉及半导体器件，涉及减小4H-SiC/SiO2界面态密度、提高4H-SiC MOSFET反型层迁移率、稳定4H-SiC MOSFET阈值电压的方法。特别地，本发明是采用引入五价元素和三价元素的方法来改善4H-SiC MOSFET反型层迁移率，具体的是用氮和硼改善4H-SiC MOSFET反型层迁移率的方法。
背景技术
长期以来，硅(Si)材料一直在半导体领域占据着主导地位，并应用于高温、高频电路当中。但随着技术的进步和应用领域的扩展，在一些要求苛刻的领域如航空航天、军工、石油勘探、核工业和通讯等，由于其超大功率、高温高频以及强辐射的环境条件，传统的硅(Si)和砷化镓(GaAs)半导体材料出于自身结构和特性等原因，越来越显得“力不从心”。
相比于传统的半导体材料，4H碳化硅(4H-SiC)具有以下几个优势：(1)化学性质稳定，可以通过热氧化生成优质的绝缘层；(2)电子饱和速度高，使得SiC器件的导通损耗相当低；(3)热导率是Si的3倍，临界击穿电场是Si的10倍，不仅提高了器件的散热特性，而且使得SiC器件的耐压容量、工作频率和电流密度都得到了较大提高。更为重要的是，在第三代宽禁带半导体材料中，SiC是唯一能通过热氧化生长SiO2绝缘层的半导体材料，且形成的SiO2质量和在Si上形成的SiO2无任何差别，质地紧密且缺陷少，因而能和当今主流的Si工艺线相兼容。这些特性使4H-SiC材料用于制造诸如MOSFET那样的功率器件来说是Si的理想替代物，4H-SiC n沟道增强型MOSFET对于应用在高压、高频、高温环境下是非常适合的。
目前，困扰4H-SiC MOSFET发展的一个突出问题是器件的反型层迁移率很低、导通电阻很高，未经任何钝化处理的4H-SiC MOSFET的迁移率低于10cm2/V s，不到4H-SiC体迁移率的1％。目前绝大多数观点认为这是由于在SiC/SiO2界面存在很高的缺陷密度造成的，在器件工作过程中，缺陷捕获了大量的自由载流子，降低了器件的电流密度，并且，这些被捕获的载流子作为库仑散射中心，进一步阻碍沟道载流子的运动，降低了器件的反型层迁移率。因而在4H-SiC MOSFET的研究过程中，大量的努力和不同的实验方法被开发用来降低SiC/SiO2界面态密度，以期取得好的器件特性。
在由Sarit Dhar等人于2010年在IEEE Transactions on Electron Devices上第57卷发表的《A Study on Pre-Oxidation Nitrogen Implantation for the Improvementof Channel Mobility in 4H-SiC MOSFETs》文章中，公开了通过在P型4H-SiC衬底上采用氮离子注入减小SiC/SiO2界面态密度、提高4H-SiC MOSFET反型层迁移率的方法，并且指出随着SiC/SiO2界面氮浓度的增加，界面态密度减小，反型层迁移率增加，其不足之处在于，器件的阈值电压不断减小、甚至出现负值的现象，这无法在实际应用中使用，不具备实际使用价值，所以本领域的技术人员根本不会使用该技术生产器件。
在由Dai Okamoto等人于2014年在IEEE Transactions on Electron Devices上第35卷发表的《Improved Channel Mobility in 4H-SiC MOSFETs by BoronPassivation》(用硼钝化提高4H-SiC MOSFET反型层迁移率)文章中，公开了先使用干氧氧化技术生成氧化层，然后在P型衬底上通过硼钝化工艺减小SiC/SiO2界面态密度、提高4H-SiC MOSFET反型层迁移率的方法，其不足之处在于，1)先使用干氧氧化技术形成的氧化层质地致密，这会阻碍硼钝化工艺中硼扩散，延长硼扩散的时间；2)硼钝化的过程中也在形成氧化层，相当于干氧氧化，进一步地阻碍硼扩散到4H-SiC/SiO2界面，这会延长硼扩散的时间、影响4H-SiC/SiO2界面处的硼浓度，从而延长整个4H-SiC MOSFET的制作时间，导致器件生产效率低。
发明内容
1.要解决的技术问题
针对现有技术中4H-SiC MOSFET器件的反型层迁移率低的问题，提出用氮和硼改善4H-SiC MOSFET反型层迁移率的方法。该方法不但能够大幅提高4H-SiC MOSFET反型层的迁移率，而且能够使器件的阈值电压也稳定在合适的范围之内。
2.技术方案
用氮和硼改善4H-SiC MOSFET反型层迁移率的方法，其步骤如下：
A、采用离子注入工艺在4H-SiC晶片上形成4H-SiC MOSFET的漏极和源极的接触区域；
B、采用离子注入工艺将五价元素氮植入到4H-SiC外延层表面；
C、利用1500℃高温的方式对注入的氮进行激活；
D、采用湿氧氧化工艺形成氧化层；
E、采用扩散工艺将三价元素硼植入到外延层与氧化层的界面；
F、在4H-SiC晶片上镀上金属层，并采用剥离工艺形成金属电极，随后用快速退火的方法形成性能良好的欧姆接触。
优选地，所述的离子注入工艺是在4H-SiC外延层表面进行的室温下多能量的离子注入。
优选地，步骤C是在惰性气体的保护下进行1500℃高温退火，以此来激活注入的氮离子。
优选地，高温激活后的氮离子在4H-SiC外延层中的形状呈高斯分布，峰值浓度范围为2×1019-1×1020cm-3，深度范围为10-20nm。
优选地，步骤E中扩散工艺的扩散温度为950℃，时间为1.5-2.5小时，确保硼掺杂剂在热动力的驱使下能穿透氧化层到达4H-SiC/SiO2界面。
优选地，湿氧氧化的温度范围为930-970℃，氧化时间范围为1.5-2小时，生长的氧化层的厚度范围为38-45nm。
优选地，硼掺杂剂由氮化硼和三氧化二硼按照4:1的重量比例组成，经扩散后的硼原子在4H-SiC/SiO2界面的峰值浓度范围为2×1020-6×1020cm-3，在4H-SiC外延层中的深度范围为10-20nm。
优选地，硼扩散工艺后，在惰性气体的保护下退火。
优选地，惰性气体为氩气。
3.有益效果
相比现有技术，本发明具有如下优点：
1)将氮离子植入到4H-SiC/SiO2的界面，植入的氮，一方面，能钝化4H-SiC外延层表面的悬挂键、减小界面态密度；另一方面，对于n沟道4H-SiC MOSFET的P型外延层而言，注入的氮是反掺杂，能使器件工作时形成的反型层远离SiC/SiO2界面，降低由于SiC/SiO2粗糙界面对迁移率的影响，提高反型层的迁移率；
2)起反掺杂作用的氮，会减小n沟道增强型4H-SiC MOSFET的阈值电压，这不利于器件的应用，引入的三价元素硼，能抵消由于引入的五价元素氮对4H-SiC MOSFET阈值电压的影响，器件的阈值电压会稳定在合适的范围之内，因而器件能正常工作；
3)硼扩散，一方面提高了反型层的迁移率，减小界面态密度；另一方面硼扩散工艺中的高温，相当于对湿氧氧化层进行退火处理，能部分消除湿氧条件下引入的各种电荷，并会使原来松散的氧化层变得致密、牢固，能够进一步弥补湿氧氧化工艺中氧化层质地不够致密的缺陷；
4)硼扩散工艺后，在惰性气体的保护下退火，进一步减少湿氧氧化在氧化层中引入的各种电荷，提升器件的性能，而且氧化层变得更加致密牢固，氧化层厚度继续增加到70nm左右，以满足制造4H-SiC MOSFET的工艺标准；
5)如果本发明中氧化层的生长由干氧氧化来替代湿氧氧化，由于干氧氧化的温度一般在1200℃以上，这会导致已经注入到外延层表面的氮挥发掉，正是由于湿氧工艺生长速度快，能够很快在4H-SiC外延层的表面形成一层氧化层，阻止了氮的挥发逃逸，因而与干氧氧化工艺相比，外延层中的氮基本无挥发；
6)本发明采用先离子注入后硼扩散工艺，并采用湿氧氧化工艺生长氧化层，这样既能提高反型层迁移率，又能稳定阈值电压；同时，采用湿氧工艺能缩短工艺周期、降低生产成本，而随后的高温硼扩散和退火能消除湿氧工艺所带来的负面影响；
7)干氧氧化工艺生长所需要厚度的氧化层大概耗时3小时左右，所需要的温度在1200℃以上，这会降低器件的生产效率，并增加生产成本；与干氧氧化工艺相比，湿氧氧化工艺生长的氧化层质地尽管不够致密，但有利于后续硼钝化工艺中的硼扩散，减少硼扩散的时间，生成同样厚度的氧化层所需的时间不到2小时，并且温度在950℃左右即可，效率明显提高，缩短器件的工艺制作时间，同时生产成本也得到降低。
附图说明
图1为本发明的DiMOS结构的4H-SiC MOSFET示意图；
图2为本发明的LDMOS结构的4H-SiC MOSFET示意图。
图中标号名称：
11、氧化层；12、外延层；13、4H-SiC衬底；21、N+源接触区域；22、P+体接触区域；23、P阱；24、漏接触区域；31、源极电极；32、栅极电极；33、漏极电极。
具体实施方式
下面结合说明书附图和具体的实施例，对本发明作详细描述。
实施例1
用氮和硼改善4H-SiC MOSFET反型层迁移率的方法，其步骤如下：
A、采用离子注入工艺在4H-SiC晶片上形成4H-SiC MOSFET的漏极和源极的接触区域，即图2中的漏接触区域24和图1中的N+源接触区域21；
B、采用离子注入工艺将五价元素氮植入到4H-SiC外延层12表面；之所以不选择同样为五价元素的磷，因为在后续的氧化工艺过程中，磷会进入到SiO2中，变成磷硅玻璃(PSG)，这是一种极性材料，增加了器件的栅极泄漏电流，并导致器件的阈值电压出现不稳定现象，所以采用五价元素氮；离子注入工艺是在4H-SiC外延层12表面进行的室温下多能量注入。
C、惰性气体选择为高温下化学性质更为稳定的氩气，在惰性气体的保护下，采用1500℃高温的方式对注入的氮进行激活；高温激活后的氮离子在4H-SiC外延层12中的分布，经过二次离子质谱仪(SIMS)测量，形状呈高斯分布，峰值浓度范围为2×1019-1×1020cm-3，深度范围为10-20nm；
离子注入氮，一方面，能钝化4H-SiC外延层12与氧化层11界面的悬挂键、减小界面态密度；另一方面，对于n沟道4H-SiC MOSFET的P型外延层是反掺杂，能使器件工作时形成的反型层远离SiC/SiO2界面，降低由于SiC/SiO2粗糙界面对迁移率的影响，提高反型层的迁移率。但起反掺杂作用的氮，会减小n沟道增强型4H-SiC MOSFET的阈值电压，这不利于器件的应用。
D、采用湿氧氧化工艺形成氧化层11；湿氧氧化的温度范围为930-970℃，氧化时间范围为1.5-2小时，生长的氧化层11的厚度经过椭偏仪测量，其范围为38-45nm；
湿氧氧化生长氧化层11的速度快，在外延层12表面快速形成的氧化层11相当于在外延层12表面覆盖一层保护层，能有效阻止已经注入到外延层12里面的氮在高温的氧化条件下挥发掉；与干氧氧化工艺相比，湿氧氧化生长的氧化层11的质地不够致密，但有利于后续硼钝化工艺中的硼扩散，减少硼扩散的时间，缩短器件的工艺制作时间，提高器件的生产效率。
E、采用扩散工艺将三价元素硼植入到外延层12与氧化层11的界面，目前的研究表面，硼能改变4H-SiC/SiO2界面处SiO2的粘结性，降低界面态密度；
硼掺杂剂由氮化硼(BN)和三氧化二硼(B2O3)按照4:1的重量比例组成，BN是用于加快硼的扩散，经扩散后的硼原子在4H-SiC/SiO2界面的峰值浓度范围为2×1020-6×1020cm-3，在4H-SiC外延层12中的深度范围为10-20nm。
扩散工艺的扩散温度为950℃，时间为1.5-2.5小时，确保硼掺杂剂在热动力的驱使下能穿透氧化层11到达4H-SiC/SiO2界面。
B2O3与4H-SiC衬底中的Si发生反应，生成硼和SiO2，改变外延层12表面的物质形貌。硼扩散后，一方面提高了反型层的迁移率，减小界面态密度，引入的三价元素硼对于注入的氮而言是反掺杂，能抵消由于引入的五价元素氮对4H-SiC MOSFET阈值电压的影响，器件的阈值电压也稳定在合适的范围之内，因而器件能正常工作；另一方面硼扩散工艺的高温，相当于对湿氧氧化生长的氧化层11退火作用，能部分消除湿氧条件下引入的各种电荷，并会使原来松散的氧化层11变得致密、牢固，能够进一步弥补湿氧氧化工艺中氧化层11质地不够致密的缺陷。
硼扩散工艺后，在惰性气体氩气的保护下退火，能够消除湿氧工艺所带来的不利影响，使氧化层11变得更加致密牢固，氧化层11厚度继续增加到70nm左右，以满足制造4H-SiC MOSFET的工艺标准。
根据《Improved Channel Mobility in 4H-SiC MOSFETs by BoronPassivation》(用硼钝化提高4H-SiC MOSFET反型层迁移率)文献的实验结果，采用干氧氧化工艺生长氧化层11后引入硼扩散工艺，能减小界面态密度，由于干氧氧化工艺的温度高，这会让注入的氮逃逸掉，降低外延层12中已注入的氮浓度，从而使最终的效果变差，且干氧氧化工艺条件复杂，氧化层11生长速度慢，在文献《Improved Channel Mobility in 4H-SiC MOSFETs by Boron Passivation》(用硼钝化提高4H-SiC MOSFET反型层迁移率)的实验步骤(EXPERIMENTAL PROCEDURE)的第二句话中公开，干氧氧化工艺生长47nm的氧化层需要花费170min(After standard RCA cleaning,oxides of approximately 47nm thickwere formed by dry oxidation at 1200℃for 170min.)，这会降低器件的生产效率。而半导体氧化工艺中的另一种氧化技术，湿氧氧化，氧化层11的生长速度快，成本低，缺点是氧化层11中电荷较多，影响器件的阈值电压，质地也不够致密。实际生产中为了提高生产效率，一般是先用干氧氧化工艺生长一层致密的氧化层11后再接着采用湿氧工艺快速生长氧化层11，达到工艺所要求的氧化层11的厚度，后续再用退火的方式消除湿氧氧化的不利影响；单纯的湿氧氧化技术而不加任何退火措施在实际生产中是不采用的，鉴于湿氧氧化工艺中氧化层11生长速度快的原因，仅在研究时使用；如果采用湿氧氧化代替干氧氧化，并和本发明其它步骤相结合，利用湿氧氧化速度快的特点，在4H-SiC外延层12表面快速形成一层覆盖层，阻止已经注入到外延层的氮的挥发逃逸，则最大限度发挥氮的钝化作用。与干氧氧化工艺相比，生长同样厚度的氧化层11需要花费的时间缩短、所需的温度也降低，生产效率提高的同时，生产成本也得到降低；已注入的氮基本无挥发，而硼钝化工艺相当于退火，能够部分消除湿氧氧化工艺带来的缺陷，最后的退火工艺，进一步完全消除湿氧氧化工艺带来的缺陷。
F、利用磁控溅射或者蒸发工艺在4H-SiC晶片上镀上金属层，并采用剥离工艺形成金属电极，即图1和图2中的源极电极31、栅极电极32和漏极电极33，随后用快速退火的方法形成性能良好的欧姆接触。
本发明采用先氮离子注入后硼扩散工艺，并采用湿氧氧化工艺生长氧化层11，这样既能提高反型层迁移率，又能稳定阈值电压；同时，采用湿氧工艺能缩短工艺周期、降低生产成本，而高温硼扩散和退火能消除湿氧工艺所带来的不利影响。
实施例2
用氮和硼改善4H-SiC MOSFET反型层迁移率的方法，其步骤如下：
1)选择4H-SiC外延层12；
2)在4H-SiC外延层12上采用离子注入工艺注入氮离子；
a、采用三次室温下的离子注入工艺，注入氮离子剂量的范围为1×1010～1×1014cm-2；
b、离子注入后，在氩气保护、外延层12表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的氮离子激活并且没有挥发逃逸；确保经过高温激活后，氮在外延层12中的分布呈高斯形状，峰值浓度为1×1020cm-3；注入能量为10keV到50keV之间，经SIMS测得氮在外延层12中的深度为20nm。
3)氧化层11的生长；
将高温退火后的4H-SiC晶片，转移到氧化炉中。氧化层11的生长有干氧和湿氧两种工艺，生长厚度为45nm的氧化层11，若使用干氧氧化工艺的温度为1200℃，耗时3小时左右，湿氧氧化工艺的温度为950℃，耗时2小时；因而湿氧工艺生长速度快，成本低，但是氧化层11中电荷较多，影响器件的阈值电压，质地也不够致密；干氧工艺生长速度慢，成本高，生长的氧化层11质地致密，缺陷少。特别地，本发明选用湿氧氧化工艺，能让硼扩散源在热动力的驱使下穿透质地松散的氧化层11，到达4H-SiC/SiO2界面。如果采用干氧工艺，由于生长的氧化层质地致密，硼扩散源不易到达4H-SiC/SiO2界面，无法达到本发明的目的。
4)硼扩散工艺；
由前述工艺制备到的n沟道增强型4H-SiC MOSFET器件，迁移率一般能达到120cm2/V s，比常规的钝化工艺高出3倍左右；然而，器件的另外一个重要参数-阈值电压，是随着氮浓度的增加而减小，并且会出现负值，这不利于器件的应用。
采用由氮化硼(BN)和三氧化二硼(B2O3)按照4:1的重量比例配制成硼扩散源，在常规的管式扩散炉中，扩散温度设定为950℃，时间1.5小时，硼扩散源受热动力的驱使，能穿过湿氧氧化生长的质地松散、厚度不超过45nm的氧化层11；质地致密、过厚的氧化层11，不利于硼扩散源到达SiC/SiO2界面，而如果湿氧氧化形成的氧化层11过薄，则增加了后续继续形成氧化层11的时间，从而增加器件的生产成本。
同时，950℃的扩散工艺，相当于同时对湿氧工艺生长的氧化层11退火，能部分消除湿氧条件下引入的各种电荷，并会使原来松散的氧化层11变得致密、牢固，经扩散后的硼原子在4H-SiC/SiO2界面的峰值浓度为6×1020cm-3，在4H-SiC外延层12中的深度为20nm。而且氧化层11厚度继续增加到70nm左右，正好满足制造4H-SiC MOSFET的工艺标准。
5)退火；
将硼扩散后的4H-SiC晶片转移到退火炉中，退火温度为900℃、时间10分钟，氩气保护，这步工艺是为了最大限度消除湿氧工艺所带来的不利影响。
在文献《Improved Channel Mobility in 4H-SiC MOSFETs by BoronPassivation》(用硼钝化提高4H-SiC MOSFET反型层迁移率)使用干氧氧化工艺，氧化温度为1200℃，生长47nm的氧化层，耗时170分钟，随后进行的硼扩散工艺与本实施例的硼扩散工艺参数相同，最后测得的4H-SiC MOSFET的反型层迁移率为102cm2/Vs，器件的阈值电压为1.3V，下文描述中，均用对比文献表示此文献。而本实施例，采用氮离子注入、湿氧氧化、硼扩散等工艺，制备到的4H-SiC MOSFET的迁移率能达到200cm2/V s；由于本发明采用湿氧氧化生长的氧化层11质地松软，有更多的硼扩散源到达4H-SiC/SiO2界面并进入到外延层12表面中，能补偿更多注入的氮，减弱氮的反掺杂作用，因而本发明的器件的阈值电压也比对比文献的高，达到1.9V左右，更适合器件的实际应用。
实施例3
结合图1，本实施例的高反型层迁移率4H-SiC MOSFET的制造方法，其步骤如下：
1)选择衬底；
选用氮掺杂的N型4H-SiC的衬底13，掺杂浓度为1.6×1018cm-3，这有利于降低半导体-金属之间的势垒，形成良好的欧姆接触电极-漏极，厚度为300μm，上面是厚度为10μm的N型的外延层12，掺杂浓度为1.3×1016cm-3，这个浓度一方面是有利于降低器件的导通电阻，并和后续的注入铝形成P阱浓度相配合，设置合适的器件的阈值电压。
2)利用自对准掩膜工艺，在外延层12上采用高能铝离子注入，形成两个深P阱23，形成P型半导体，注入能量为380keV，剂量为2.4×1014cm-2。随后在氩气的保护下进行1600℃、30分钟退火，激活注入的铝离子。
3)铝离子注入形成两个P+体接触区域22，注入顺序的能量和剂量见表1，注入后4H-SiC衬底在氩气的保护下进行1550℃、30分钟退火，激活注入的铝离子，形成隔离环。
表1铝离子注入顺序的能量和剂量
注入顺序 能量(keV) 剂量(cm-2)
1 25 1.23×l016
2 40 1.53×l016
3 70 2.82×l016
4 100 2.37×l016
4)氮离子注入形成两个N+源接触区域21，注入顺序的能量和剂量见表2，注入后在氩气的保护下进行1200℃、30分钟退火，激活注入的氮离子。
表2氮离子注入顺序的能量和剂量
注入顺序 能量(keV) 剂量(cm-2)
1 12 8.24×l015
2 23 1.26×l016
3 45 2.46×l016
5)起钝化和反掺杂作用的氮离子注入
利用自对准工艺在外延层12表面的沟道区域进行常温下的氮离子注入，注入顺序的能量和剂量见表3，注入后在氩气的保护下进行1500℃、30分钟退火，激活注入的氮离子；高温激活后的氮离子在4H-SiC外延层12中的分布，经过二次离子质谱仪(SIMS)测量，形状呈高斯分布，峰值浓度为2×1019cm-3，深度为10nm。
表3氮离子注入顺序的能量和剂量
注入顺序 能量(keV) 剂量(cm-2)
1 8 8.35×l010
2 12 3.12×l012
3 24 1.09×l014
6)湿氧氧化形成氧化层11，氧化炉中心温度设定为970℃，加湿用的水温设定为96℃，氧化时间1.5小时，生长的氧化层11的厚度经SIMS测量为40nm。
7)采用扩散工艺将三价元素硼植入到外延层12与氧化层11的界面；在管式炉中扩散，设定扩散温度为950℃，耗时2.5小时；经扩散后的硼原子在4H-SiC/SiO2界面的峰值浓度为2×1020cm-3，在4H-SiC外延层12中的深度为10nm。
8)在衬底13背部蒸发100nm厚的镍作为漏极电极33，在顶部利用金属蒸发的工艺镀上60nm的镍作，并采用剥离工艺形成源极电极31和栅极电极32。
9)在退火炉中并在氩气保护条件下进行900℃、5分钟快速退火形成上述三个电极的半导体-金属之间的欧姆接触，以便不产生明显的附加阻抗，有利于降低器件的。
对比文献使用干氧氧化工艺和硼钝化工艺，制备到的4H-SiC MOSFET的反型层迁移率为102cm2/V s，器件的阈值电压为1.3V。本实施例，采用氮离子注入、湿氧氧化、硼扩散等工艺，制备到的4H-SiC MOSFET的迁移率达到了205cm2/V s，阈值电压为1.7V。本实施例在降低生产成本、提高生产效率的同时，器件的关键参数得到进一步提高，因此，本发明的方法更适合器件的实际应用。
实施例4
结合图2，本实施例的高反型层迁移率4H-SiC MOSFET的制造方法，其步骤如下：
1)选择衬底；
选择外延层12厚度为5μm、硼掺杂浓度为7×1015cm-3的P型外延片作为制备n沟道增强型4H-SiC MOSFET的衬底材料。
2)氮离子注入形成漏源接触区域；
在700℃条件下注入氮形成源接触区域21和漏接触区域24，注入顺序的能量和剂量见表4，注入后在氩气的保护下进行1200℃、30分钟退火，激活注入的氮离子。
表4氮离子注入顺序的能量和剂量
注入顺序 能量(keV) 剂量(cm-2)
1 16 9.53×l015
2 21 1.58×l016
3 43 3.34×l016
3)起钝化和反掺杂作用的氮离子注入；
利用自对准工艺在衬底表面的沟道区域进行常温下的氮离子注入，注入顺序的能量和剂量见表5，注入后在氩气的保护下进行1500℃、30分钟退火，激活注入的氮离子，高温激活后的氮离子在4H-SiC外延层12中的分布，经过二次离子质谱仪(SIMS)测量，形状呈高斯分布，峰值浓度为8×1019cm-3，深度为17nm。
表5氮离子注入顺序的能量和剂量
注入顺序 能量(keV) 剂量(cm-2)
1 8 8.35×l010
2 12 3.12×l012
3 24 1.09×l014
4)在衬底上进行湿氧氧化工艺；
氧化温度为930℃，氧化时间1小时40分钟，生长的SiO2氧化层11厚度为38nm。
5)硼扩散；
在氧化层11上涂上由氮化硼(BN)和三氧化二硼(B2O3)配成的硼扩散源，烘干后放入敞开式扩散炉中，扩散温度设定为950℃，扩散时间为2小时；经扩散后的硼原子在4H-SiC/SiO2界面的峰值浓度为5×1020cm-3，在4H-SiC外延层12中的深度为18nm。
6)在源极接触区域21和漏极接触区域24溅射镍，分别形成源极电极31和漏极电极33，沉积高纯钼作为栅极电极32。
7)在退火炉中氩气保护下950℃、5分钟的快速退火形成欧姆接触。
对比文献中使用干氧氧化工艺和硼钝化工艺，制备到的4H-SiC MOSFET的反型层迁移率为102cm2/V s，器件的阈值电压为1.3V。本实施例，采用氮离子注入、湿氧氧化、硼扩散等工艺，制备到的4H-SiC MOSFET的迁移率达到了198cm2/V s，阈值电压为1.8V。本实施例在降低生产成本、提高生产效率的同时，器件的关键参数得到进一步提高，因此，本发明的方法更适合器件的实际应用。
以上示意性地对本发明创造及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明创造的实施方式之一，实际的结构并不局限于此。所以，如果本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。

Claims (9)

1.用氮和硼改善4H-SiC MOSFET反型层迁移率的方法，其步骤如下：
A、采用离子注入工艺在4H-SiC晶片上形成4H-SiC MOSFET的漏极和源极的接触区域；所述的4H-SiC MOSFET为LDMOS结构；
B、采用离子注入工艺将五价元素氮植入到4H-SiC外延层(12)表面；
C、利用1500℃高温的方式对注入的氮进行激活；激活后的氮离子在4H-SiC外延层(12)中的形状呈高斯分布，峰值浓度范围为2×1019-1×1020cm-3；
D、采用湿氧氧化工艺形成氧化层(11)；
E、采用扩散工艺将三价元素硼植入到外延层(12)与氧化层(11)的界面；经扩散后的硼原子在4H-SiC/SiO2界面的峰值浓度范围为2×1020-6×1020cm-3；
F、在4H-SiC晶片上镀上金属层，并采用剥离工艺形成金属电极，随后用快速退火的方法形成性能良好的欧姆接触；
氧化层(11)中含硼部分占氧化层(11)的总高的1/3；
湿氧氧化生长的氧化层(11)减少硼扩散的时间，用扩散工艺将三价元素硼植入到外延层(12)与氧化层(11)的界面，硼能改变4H-SiC/SiO2界面处SiO2的粘结性，降低界面态密度；硼扩散，一方面提高了反型层的迁移率，减小界面态密度；另一方面硼扩散工艺中的高温，相当于对湿氧氧化层进行退火处理，能部分消除湿氧条件下引入的各种电荷，并会使原来松散的氧化层变得致密、牢固，能够进一步弥补湿氧氧化工艺中氧化层质地不够致密的缺陷。
2.根据权利要求1所述的用氮和硼改善4H-SiC MOSFET反型层迁移率的方法，其特征在于，所述的离子注入工艺是在4H-SiC外延层(12)表面进行的室温下多能量的离子注入。
3.根据权利要求1所述的用氮和硼改善4H-SiC MOSFET反型层迁移率的方法，其特征在于，步骤C是在惰性气体的保护下进行1500℃高温退火，以此来激活注入的氮离子。
4.根据权利要求3所述的用氮和硼改善4H-SiC MOSFET反型层迁移率的方法，其特征在于，高温激活后的氮离子在4H-SiC外延层(12)中的形状呈高斯分布，峰值浓度范围为2×1019-1×1020cm-3，深度范围为10-20nm。
5.根据权利要求1所述的用氮和硼改善4H-SiC MOSFET反型层迁移率的方法，其特征在于，步骤E中扩散工艺的扩散温度为950℃，时间为1.5-2.5小时，确保硼掺杂剂在热动力的驱使下能穿透氧化层(11)到达4H-SiC/SiO2界面。
6.根据权利要求1所述的用氮和硼改善4H-SiC MOSFET反型层迁移率的方法，其特征在于，湿氧氧化的温度范围为930-970℃，氧化时间范围为1.5-2小时，生长的氧化层(11)的厚度范围为38-45nm。
7.根据权利要求5所述的用氮和硼改善4H-SiC MOSFET反型层迁移率的方法，其特征在于，硼掺杂剂由氮化硼和三氧化二硼按照4:1的重量比例组成，经扩散后的硼原子在4H-SiC/SiO2界面的峰值浓度范围为2×1020-6×1020cm-3，在4H-SiC外延层(12)中的深度范围为10-20nm。
8.根据权利要求5所述的用氮和硼改善4H-SiC MOSFET反型层迁移率的方法，其特征在于，硼扩散工艺后，在惰性气体的保护下退火。
9.根据权利要求3或8所述的用氮和硼改善4H-SiC MOSFET反型层迁移率的方法，其特征在于，惰性气体为氩气。
CN201510628841.1A 2015-09-28 2015-09-28 用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法 Active CN105206513B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510628841.1A CN105206513B (zh) 2015-09-28 2015-09-28 用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法
CN201711135993.3A CN107818915B (zh) 2015-09-28 2015-09-28 用氮和硼改善4H-SiC MOSFET反型层迁移率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510628841.1A CN105206513B (zh) 2015-09-28 2015-09-28 用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201711135993.3A Division CN107818915B (zh) 2015-09-28 2015-09-28 用氮和硼改善4H-SiC MOSFET反型层迁移率的方法

Publications (2)

Publication Number Publication Date
CN105206513A CN105206513A (zh) 2015-12-30
CN105206513B true CN105206513B (zh) 2018-01-09

Family

ID=54954112

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510628841.1A Active CN105206513B (zh) 2015-09-28 2015-09-28 用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法
CN201711135993.3A Active CN107818915B (zh) 2015-09-28 2015-09-28 用氮和硼改善4H-SiC MOSFET反型层迁移率的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201711135993.3A Active CN107818915B (zh) 2015-09-28 2015-09-28 用氮和硼改善4H-SiC MOSFET反型层迁移率的方法

Country Status (1)

Country Link
CN (2) CN105206513B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957898B (zh) * 2016-07-05 2019-09-24 安徽工业大学 一种低功耗4H-SiC电压控制型功率半导体器件及其制备方法
CN109285851B (zh) * 2018-08-22 2021-06-01 宁波飞芯电子科技有限公司 一种像素单元及其制备方法
CN115763233B (zh) * 2022-11-08 2024-01-23 江苏昕感科技有限责任公司 一种SiC MOSFET的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1478302A (zh) * 2000-10-03 2004-02-25 ���﹫˾ 短沟道碳化硅功率mosfets及其制造方法
CN1531744A (zh) * 2001-06-28 2004-09-22 �ʼҷ����ֵ������޹�˾ 用于改进碳化硅金属氧化物半导体场效应晶体管中反向层迁移率的方法
CN102169827A (zh) * 2010-02-25 2011-08-31 三菱电机株式会社 半导体装置的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3317732B2 (ja) * 1993-01-29 2002-08-26 株式会社日立製作所 半導体製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1478302A (zh) * 2000-10-03 2004-02-25 ���﹫˾ 短沟道碳化硅功率mosfets及其制造方法
CN1531744A (zh) * 2001-06-28 2004-09-22 �ʼҷ����ֵ������޹�˾ 用于改进碳化硅金属氧化物半导体场效应晶体管中反向层迁移率的方法
CN102169827A (zh) * 2010-02-25 2011-08-31 三菱电机株式会社 半导体装置的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Improved Channel mobility in 4H-SIC MOSFETs by Boron Passivation;Dai Okamoto ET AL;《IEEE ELECTRON DEVICE LETTERS》;IEEE;20141231;第35卷(第12期);1176-1177 *

Also Published As

Publication number Publication date
CN107818915B (zh) 2020-02-21
CN107818915A (zh) 2018-03-20
CN105206513A (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
JP5306193B2 (ja) ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法
CN101512727B (zh) 用于改善碳化硅mosfet中反型层迁移率的方法
JPH08505492A (ja) 炭化ケイ素におけるパワーｍｏｓｆｅｔ
JP2006210818A (ja) 半導体素子およびその製造方法
CN100499051C (zh) 结型半导体装置的制造方法
EP1430518B1 (en) Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor
CN107785438A (zh) 一种SiC基UMOSFET的制备方法及SiC基UMOSFET
CN105206513B (zh) 用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法
US8841682B2 (en) Transistors with a gate insulation layer having a channel depleting interfacial charge and related fabrication methods
CN109616523B (zh) 一种4H-SiC MOSFET功率器件及其制造方法
CN104617136A (zh) 4h-碳化硅基n沟道积累型高压绝缘栅双极晶体管
CN105957898B (zh) 一种低功耗4H-SiC电压控制型功率半导体器件及其制备方法
JP2019186545A (ja) ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスを形成する方法
CN106711207A (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
JP2003243653A (ja) 炭化珪素半導体装置の製造方法
CN114093765B (zh) 一种提高碳化硅薄膜少子寿命的方法
TW201044587A (en) Mosfet and method for manufacturing mosfet
CN103681256A (zh) 一种新型碳化硅mosfet器件及其制作方法
CN103928321B (zh) 碳化硅绝缘栅双极型晶体管的制备方法
JPH03501670A (ja) 炭化珪素製ｍｏｓｆｅｔ
CN205789992U (zh) 一种低功耗4H‑SiC电压控制型功率半导体器件
Wang et al. 930-V 170-m/spl Omega//spl middot/cm/sup 2/lateral two-zone RESURF MOSFETs in 4H-SiC with NO annealing
CN216389377U (zh) 碳化硅沟槽mosfet器件结构
CN105513962A (zh) 碳化硅器件中的Trench MOSFET的栅氧化加工方法
CN112599408A (zh) 具有复合氧化层的碳化硅金属氧化物半导体制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Zhou Yuming

Inventor after: Liu Hangzhi

Inventor after: Yang Tingting

Inventor before: Zhou Yuming

Inventor before: Li Yongjie

Inventor before: Liu Hangzhi

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant