CN104037240A - SiC MOS电容及制造方法 - Google Patents
SiC MOS电容及制造方法 Download PDFInfo
- Publication number
- CN104037240A CN104037240A CN201410293414.8A CN201410293414A CN104037240A CN 104037240 A CN104037240 A CN 104037240A CN 201410293414 A CN201410293414 A CN 201410293414A CN 104037240 A CN104037240 A CN 104037240A
- Authority
- CN
- China
- Prior art keywords
- sio
- sic
- layer
- transition zone
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title abstract description 8
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 5
- 150000004706 metal oxides Chemical class 0.000 title abstract description 3
- 239000003990 capacitor Substances 0.000 title abstract 3
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000007704 transition Effects 0.000 claims abstract description 19
- 238000000137 annealing Methods 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 47
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 43
- 239000001301 oxygen Substances 0.000 claims description 31
- 229910052760 oxygen Inorganic materials 0.000 claims description 31
- 230000003647 oxidation Effects 0.000 claims description 24
- 238000007254 oxidation reaction Methods 0.000 claims description 24
- 230000006835 compression Effects 0.000 claims description 23
- 238000007906 compression Methods 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 20
- 238000001816 cooling Methods 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000000231 atomic layer deposition Methods 0.000 claims description 13
- 238000004544 sputter deposition Methods 0.000 claims description 11
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 116
- 239000000463 material Substances 0.000 description 13
- 239000008367 deionised water Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000004506 ultrasonic cleaning Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- -1 SiC metal-oxide Chemical class 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种SiC MOS电容及制造方法。SiC MOS电容包括：SiC衬底、栅介质层以及正负电极；SiC衬底层上设有SiC外延层；栅介质层包括上层SiO2过渡层、HfxAl1-xON层和下层SiO2过渡层；SiC外延层上设有下层SiO2过渡层，下层SiO2过渡层上设有HfxAl1-xON层，HfxAl1-xON层上设有上层SiO2过渡层；正负电极分别与上层SiO2过渡层的表面和SiC衬底的背面连接。本发明可以减小栅漏电流，改善了器件的耐压能力，提高了器件的可靠性。
Description
技术领域
本发明涉及一种SiC MOS电容及制造方法，尤其涉及一种SiO2/HfxAl1-xON/SiO2复合栅介质的SiC MOS电容及制造方法。
背景技术
碳化硅(SiC)材料作为第三代半导体的典型代表，以其优良的物理化学特性成为制作高温、高功率、高频及高抗辐照器件的理想材料。SiC材料与以Si代表的第一代半导体材料和以GaAs为代表的第二代半导体材料相比具有禁带宽度大、临界击穿电场高、热导率高等优点，因此目前对于SiC材料和器件、工艺的研发成为微电子技术研究领域的热点。与其它的宽禁带半导体相比，SiC材料的一个显著的优点就是可以通过热氧的方法在其表面直接生成SiO2，这就意味着SiC材料是制作大功率金属-氧化层半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)及绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)等SiO2/SiC金属氧化物半导体(Metal Oxide Semiconductor，MOS)器件的理想材料。
由于SiC材料的临界击穿电场很高，约为3×106V/cm，因而在器件反向阻断的条件下，当SiC内部的电场达到该临界值之后SiO2中的电场最大值就达到了约7.5×106V/cm，如此高的电场强度会导致器件的可靠性变的很糟糕。因此，目前研究采用何种新工艺手段来改善SiO2/SiC界面特性，降低界面态密度，并提高栅介质承受电场的能力成为了一个SiC器件研究中备受关注的领域。
目前，改善SiO2/SiC界面特性的主要的手段是对SiO2/SiC界面进行氮化处理，既采用在NO或N2O的环境中对SiO2层进行退火处理或者利用N+离子注入的方法对SiO2/SiC界面进行氮化。采用高k介质材料，如用HfO2，Al2O3代替SiO2层作为MOS器件介质材料，这种方法虽然在一定程度改善了介质层的耐压能力，但是该工艺不能有效的降低器件的界面态密度，并且高k材料引入的陷阱导致栅漏电流过大，由于栅漏电流限制了栅介质承受较高的电场。
发明内容
本发明的目的是针对现有技术的缺陷，提供一种
为实现上述目的，本发明提供了一种SiC MOS电容及制造方法，可以降低界面态密度，减小栅漏电流，并同时改善介质层的耐压能力，提高栅介质的可靠性。
为实现上述目的，本发明提供了一种SiC MOS电容，所述SiC MOS电容包括：SiC衬底、栅介质层以及正负电极；
所述SiC衬底层上设有SiC外延层；
所述栅介质层包括上层SiO2过渡层、HfxAl1-xON层和下层SiO2过渡层；所述SiC外延层上设有所述下层SiO2过渡层，所述下层SiO2过渡层上设有所述HfxAl1-xON层，所述HfxAl1-xON层上设有所述上层SiO2过渡层；
所述正负电极分别与所述上层SiO2过渡层的表面和所述SiC衬底的背面连接；
所述SiC衬底为N型重掺杂SiC衬底层，所述SiC外延层为N型轻掺的SiC外延层。
进一步的，所述SiC外延层厚度为10-100μm，掺杂浓度为1×1015-5×1015cm-3。
进一步的，所述上层SiO2过渡层和下层SiO2过渡层的厚度为1-15nm。
进一步的，所述HfxAl1-xON层的厚度为10nm-30nm。
本发明还提供了一种SiC MOS电容的制造方法，所述方法包括：
步骤1，将SiC衬底上的N型SiC外延层进行清洗处理，在温度为1050±5℃的条件下，干氧氧化一层厚度为1nm-15nm的SiO2作为下层SiO2过渡层；
步骤2，依次完成在Ar气环境中退火、在湿氧环境中湿氧氧化退火和在Ar气环境中冷却处理；
步骤3，利用原子层淀积的方法，在退火和冷却处理后的下层SiO2过渡层上淀积一层厚度为10nm-30nm的栅介质HfxAl1-xON作为HfxAl1-xON层；
步骤4，利用原子层淀积的方法，在HfxAl1-xON层上淀积一层厚度为1-15nm的SiO2作为上层SiO2过渡层，再在温度为750±5℃的N2气环境中退火8min；
步骤5，利用磁控溅射的方法在所述上层SiO2过渡层上表面溅射金属Al作为正电极，在所述SiC衬底的背面溅射金属Al作为负电极，再在温度为400±5℃的Ar气环境中退火30min。
进一步的，所述步骤2中在Ar气环境中退火，具体为，在退火温度为1050±5℃，退火时间为30min，进行Ar气环境中退火。
进一步的，所述步骤2中在湿氧环境中湿氧氧化退火，具体为，在退火温度为950±5℃，退火时间为1h，在湿氧环境中湿氧氧化退火。
进一步的，所述步骤2中在Ar气环境中冷却处理，具体为，以3℃/min的速率在Ar气环境中冷却。
进一步的，所述步骤3中淀积一层厚度为10nm-30nm的栅介质HfxAl1-xON，具体为，淀积温度为200℃-300℃，淀积时间为1h-2h，淀积一层厚度为10nm-30nm的栅介质HfxAl1-xON。
进一步的，所述步骤4中在HfxAl1-xON层上淀积一层厚度为1-15nm的SiO2，具体为，淀积温度为200℃-500℃，淀积时间为15min-60min，在 HfxAl1-xON层上淀积一层厚度为1-15nm的SiO2。
本发明本发明可以减小栅漏电流，改善了器件的耐压能力，提高了器件的可靠性。
附图说明
图1为本发明SiC MOS电容的示意图；
图2为本发明SiC MOS电容的制造方法的流程图。
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图1为本发明SiC MOS电容的示意图，如图所示，本发明包括：SiC衬底1、栅介质层2以及正负电极3。
具体的，SiC衬底层1上设有SiC外延层10。
栅介质层2包括上层SiO2过渡层21、HfxAl1-xON层20和下层SiO2过渡层22；SiC外延层10上设有下层SiO2过渡层22，下层SiO2过渡层22上设有HfxAl1-xON层20，HfxAl1-xON层20上设有上层SiO2过渡层21。
正负电极3分别与上层SiO2过渡层21的表面和SiC衬底1的背面连接。具体地，是在SiC衬底1的背面和上层SiO2过渡层21的表面溅射金属Al，厚度为200nm，分别作为该电容的正负电极3。
进一步的，SiC衬底1为N型重掺杂SiC衬底层，SiC外延层10为N型轻掺的SiC外延层。
具体的，SiC外延层10厚度为10-100μm，掺杂浓度为1×1015-5×1015cm-3。上层SiO2过渡层21和下层SiO2过渡层22的厚度为1-15nm。HfxAl1-xON层20的厚度为10nm-30nm。
由上层SiO2过渡层、HfxAl1-xON层和下层SiO2过渡层的栅介质层是一种复合栅介质层结构，以降低栅介质层与SiC界面的界面态密度，减小栅 介质层漏电流，改善栅介质层的耐压能力，提高器件的可靠性。
图2为本发明SiC MOS电容的制造方法的流程图，如图所示，本发明包括如下步骤：
步骤1，将SiC衬底上的N型SiC外延层进行清洗处理，在温度为1050±5℃的条件下，干氧氧化一层厚度为1nm-15nm的SiO2作为下层SiO2过渡层；
步骤2，依次完成在Ar气环境中退火、在湿氧环境中湿氧氧化退火和在Ar气环境中冷却处理；
步骤3，利用原子层淀积的方法，在退火和冷却处理后的下层SiO2过渡层上淀积一层厚度为10nm-30nm的栅介质HfxAl1-xON作为HfxAl1-xON层；
步骤4，利用原子层淀积的方法，在HfxAl1-xON层上淀积一层厚度为1-15nm的SiO2作为上层SiO2过渡层，再在温度为750±5℃的N2气环境中退火8min；
步骤5，利用磁控溅射的方法在上层SiO2过渡层上表面溅射金属Al作为正电极，在SiC衬底的背面溅射金属Al作为负电极，再在温度为400±5℃的Ar气环境中退火30min。
本发明SiC MOS电容的制造方法的实施例1包括如下步骤：
步骤101，生长N型SiC外延层。
将厚度为380μm，掺杂浓度为5×1018cm-3的N型SiC衬底材料置于SiC外延生长炉中，生长温度1570℃，生长一层厚度为10μm，掺杂浓度为5×1015cm-3的N型SiC外延片。
步骤102，对所生长的N型SiC外延片进行预处理。
102.1，用去离子水对N型SiC外延片进行超声清洗；
102.2，用浓渡为80％硫酸对SiC外延片进行清洗，煮10min后，浸泡 30min；
102.3，用去离子水清洗SiC外延片数遍；
102.4，用比例为5∶1∶1的H2O、H2O2及盐酸组成的混合液，将SiC外延片在温度为80℃的混合液中浸泡5min，用氢氟酸溶液清洗，再用去离子水清洗数遍，最后用红外灯烘干。
步骤103，干氧氧化SiO2层。
将预处理后的N型SiC外延片置于氧化炉中，氧化温度为1050±5℃，在干氧氛围中氧化一层厚度为1nm的SiO2，作为下层SiO2过渡层。
步骤104，退火及冷却处理。
104.1，将氧化后的N型SiC外延片置于在Ar气氛围中退火，退火温度为1050±5℃，退火时间为30min；
104.2，将退火后的SiC外延片置于湿氧氛围中进行湿氧氧化退火，退火温度为950±5℃，退火时间为1h；
104.3，将退火后的SiC外延片置于Ar气氛围中以3℃/min的速率冷却。
步骤105，淀积栅介质材料HfxAl1-xON。
在冷却处理后的SiC外延片上采用原子层淀积的方法淀积一层30nm厚的HfxAl1-xON，作为HfxAl1-xON层，淀积温度为300℃，淀积时间为2h。
步骤106，淀积上层SiO2过渡层及退火。
106.1，采用原子层淀积的方法在栅介质HfxAl1-xON淀积一层10nm厚的SiO2，作为上层SiO2过渡层，淀积温度为200℃，淀积时间为1h；
106.2，将淀积后的SiC外延片在N2氛围中退火，退火温度为750±5℃，退火时间为8min。
步骤107，溅射金属Al电极及退火。
107.1，在退火后的SiC外延片上，利用磁控溅射的方法在上层SiO2过渡层表面溅射金属Al作为正电极，在SiC外延片的背面溅射金属Al作 为负电极；
107.2，将溅射电极后的SiC外延片置于温度为400±5℃的Ar气环境中退火30min。
本发明SiC MOS电容的制造方法的实施例2包括如下步骤：
步骤201，生长N型SiC外延层。
将厚度为380μm，掺杂浓度为5×1018cm-3的N型SiC衬底材料置于SiC外延生长炉中，生长温度1570℃，生长一层厚度为50μm，掺杂浓度为2×1015cm-3的N型SiC外延片。
步骤202，对所生长的N型SiC外延片进行预处理。
202.1，用去离子水对N型SiC外延片进行超声清洗；
202.2，用浓渡为80％硫酸对SiC外延片进行清洗，煮10min后，浸泡30min；
202.3，用去离子水清洗SiC外延片数遍；
202.4，用比例为5∶1∶1的H2O、H2O2及盐酸组成的混合液，将所述的SiC外延片在温度为80℃的混合液中浸泡5min，用氢氟酸溶液清洗，再用去离子水清洗数遍，最后用红外灯烘干。
步骤103，干氧氧化SiO2层。
将预处理后的N型SiC外延片置于氧化炉中，氧化温度为1050±5℃，在干氧氛围中氧化一层厚度为8nm的SiO2，作为下层SiO2过渡层。
步骤104，退火及冷却处理。
104.1，将氧化后的N型SiC外延片置于在Ar气氛围中退火，退火温度为1050±5℃，退火时间为30min；
104.2，将退火后的SiC外延片置于湿氧氛围中进行湿氧氧化退火，退火温度为950±5℃，退火时间为1h；
104.3，将退火后的SiC外延片置于Ar气氛围中以3℃/min的速率冷 却。
步骤105，淀积栅介质材料HfxAl1-xON。
在冷却处理后的SiC外延片上采用原子层淀积的方法淀积一层20nm厚的HfxAl1-xON，作为HfxAl1-xON层，淀积温度为250℃，淀积时间为1.5h。
步骤106，淀积上层SiO2过渡层及退火。
106.1，采用原子层淀积的方法在栅介质HfxAl1-xON淀积一层8nm厚的SiO2，作为上层SiO2过渡层，淀积温度为200℃，淀积时间为40min；
106.2，将淀积后的SiC外延片在N2氛围中退火，退火温度为750±5℃，退火时间为8min。
步骤107，溅射Al电极及退火。
107.1，在退火后的SiC外延片上，利用磁控溅射的方法在上层SiO2过渡层表面溅射金属Al作为正电极，在SiC外延片的背面溅射金属Al作为负电极；
107.2，将溅射电极后的SiC外延片置于温度为400±5℃的Ar气环境中退火30min。
本发明SiC MOS电容的制造方法的实施例3包括如下步骤：
步骤301，N型SiC外延层生长。
将厚度为380μm掺杂浓度为5×1018cm-3的N型SiC衬底片置于SiC外延炉生长中，生长温度1600℃，生长一层厚度为100μm，掺杂浓度为1×1015cm-3的N型SiC外延层。
步骤302，对所生长的N型SiC外延片进行预处理。
302.1，用去离子水对N型SiC外延片进行超声清洗；
302.2，用浓渡为80％硫酸对SiC外延片进行清洗，煮10min后，浸泡30min；
302.3，用去离子水清洗SiC外延片数遍；
302.4，比例为5∶1∶1的H2O、H2O2及盐酸组成的混合液，将所述的SiC外延片在温度为80℃混合液中浸泡5min，用氢氟酸溶液清洗，再用去离子水清洗数遍，最后用红外灯烘干。
步骤303，干氧氧化SiO2层。
将预处理后的N型SiC外延片置于氧化炉中，氧化温度为1050±5℃，在干氧氛围中氧化一层厚度为15nm的SiO2，作为下层SiO2过渡层。
步骤304，退火及冷却处理。
304.1，将氧化后的N型SiC外延片置于在Ar气氛围中退火，退火温度为1050±5℃，退火时间为30min；
304.2，将退火后的SiC外延片置于湿氧氛围中湿氧氧化退火，退火温度为950±5℃，退火时间为1h；
304.3，将退火后的SiC外延片置于Ar气氛围中以3℃/min的速率冷却。
步骤305，淀积栅介质材料HfxAl1-xON。
在冷却处理后的SiC外延片上采用原子层淀积的方法淀积一层10nm厚的HfxAl1-xON，作为HfxAl1-xON层，淀积温度为200℃，淀积时间为1h。
步骤306，淀积上层SiO2过渡层及退火。
306.1，采用原子层淀积的方法在栅介质HfxAl1-xON淀积一层15nm厚的SiO2，作为上层SiO2过渡层，淀积温度为300℃，淀积时间为1h；
306.2，将淀积后的SiC外延片在N2氛围中退火，退火温度为750±5℃，退火时间为8min。
步骤G，溅射Al电极及退火。
306.3，在退火后的SiC外延片上，利用磁控溅射的方法在上层SiO2过渡层表面溅射金属Al作为正电极，在SiC外延片的背面溅射金属Al作为负电极；
306.4，将溅射电极后的SiC外延片置于温度为400±5℃的Ar气环境 中退火30min。
本发明具有如下优点：
1)本发明由于在SiC外延片上采用原子层淀积的方法淀积了HfxAl1-xON作为SiC MOS电容的栅介质，该栅介质材料中的N原素可以与SiC外延片与栅介质的界面和近界面处未成键的Si和C形成Si≡N，N≡C，从而缓和界面应力，减少悬挂键，改善界面特性，减小栅漏电流；
2)本发明由于采用栅介质材料HfxAl1-xON的介电常数大于20，从而提高了该介质层的最大临界电场，改善了器件的耐压能力，提高了器件的可靠性；
3)本发明由于采用湿氧氧化退火工艺，该退火工艺过程中存在离化的氢离子可以有效地钝化SiC外延片与栅介质界面和近界面处存在的C簇，起到进一步降低界面态密度的作用。
4)本发明采用上下两层SiO2过渡层，SiO2的禁带宽度为8.9eV，SiO2/SiC有较大的势垒高度，所以，下层SiO2过渡层大大的阻碍了SiC外延层中的电子经栅介质隧穿至栅电极，从而减小栅漏电流。High k栅介质相比于热氧化形成的SiO2有大量的陷阱，陷阱辅助隧穿同样会增加栅漏电流，上层SiO2过渡层阻碍了High k栅介质陷阱中的电子隧穿至栅电极，并且，该SiO2过渡层阻碍了栅电极中电子隧穿至SiC外延层，从而减小栅漏电流，提高了器件的可靠性。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种SiC MOS电容，其特征在于，所述SiC MOS电容包括：SiC衬底、栅介质层以及正负电极；
所述SiC衬底层上设有SiC外延层；
所述栅介质层包括上层SiO2过渡层、HfxAl1-xON层和下层SiO2过渡层；所述SiC外延层上设有所述下层SiO2过渡层，所述下层SiO2过渡层上设有所述HfxAl1-xON层，所述HfxAl1-xON层上设有所述上层SiO2过渡层；
所述正负电极分别与所述上层SiO2过渡层的表面和所述SiC衬底的背面连接；
所述SiC衬底为N型重掺杂SiC衬底层，所述SiC外延层为N型轻掺的SiC外延层。
2.根据权利要求1所述的SiC MOS电容，其特征在于，所述SiC外延层厚度为10-100μm，掺杂浓度为1×1015-5×1015cm-3。
3.根据权利要求1所述的SiC MOS电容，其特征在于，所述上层SiO2过渡层和下层SiO2过渡层的厚度为1-15nm。
4.根据权利要求1所述的SiC MOS电容，其特征在于，所述HfxAl1-xON层的厚度为10nm-30nm。
5.一种SiC MOS电容的制造方法，其特征在于，所述方法包括：
步骤1，将SiC衬底上的N型SiC外延层进行清洗处理，在温度为1050±5℃的条件下，干氧氧化一层厚度为1nm-15nm的SiO2作为下层SiO2过渡层；
步骤2，依次完成在Ar气环境中退火、在湿氧环境中湿氧氧化退火和在Ar气环境中冷却处理；
步骤3，利用原子层淀积的方法，在退火和冷却处理后的下层SiO2过渡层上淀积一层厚度为10nm-30nm的栅介质HfxAl1-xON作为HfxAl1-xON层；
步骤4，利用原子层淀积的方法，在HfxAl1-xON层上淀积一层厚度为1-15nm的SiO2作为上层SiO2过渡层，再在温度为750±5℃的N2气环境中退火8min；
步骤5，利用磁控溅射的方法在所述上层SiO2过渡层上表面溅射金属Al作为正电极，在所述SiC衬底的背面溅射金属Al作为负电极，再在温度为400±5℃的Ar气环境中退火30min。
6.根据权利要求5所述的SiC MOS电容的制造方法，其特征在于，所述步骤2中在Ar气环境中退火，具体为，在退火温度为1050±5℃，退火时间为30min，进行Ar气环境中退火。
7.根据权利要求5所述的SiC MOS电容的制造方法，其特征在于，所述步骤2中在湿氧环境中湿氧氧化退火，具体为，在退火温度为950±5℃，退火时间为1h，在湿氧环境中湿氧氧化退火。
8.根据权利要求5所述的SiC MOS电容的制造方法，其特征在于，所述步骤2中在Ar气环境中冷却处理，具体为，以3℃/min的速率在Ar气环境中冷却。
9.根据权利要求5所述的SiC MOS电容的制造方法，其特征在于，所述步骤3中淀积一层厚度为10nm-30nm的栅介质HfxAl1-xON，具体为，淀积温度为200℃-300℃，淀积时间为1h-2h，淀积一层厚度为10nm-30nm的栅介质HfxAl1-xON。
10.根据权利要求5所述的SiC MOS电容的制造方法，其特征在于，所述步骤4中在HfxAl1-xON层上淀积一层厚度为1-15nm的SiO2，具体为，淀积温度为200℃-500℃，淀积时间为15min-60min，在HfxAl1-xON层上淀积一层厚度为1-15nm的SiO2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410293414.8A CN104037240A (zh) | 2014-06-26 | 2014-06-26 | SiC MOS电容及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410293414.8A CN104037240A (zh) | 2014-06-26 | 2014-06-26 | SiC MOS电容及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104037240A true CN104037240A (zh) | 2014-09-10 |
Family
ID=51467942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410293414.8A Pending CN104037240A (zh) | 2014-06-26 | 2014-06-26 | SiC MOS电容及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104037240A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035709A (zh) * | 2021-03-01 | 2021-06-25 | 同辉电子科技股份有限公司 | 一种改善SiC器件界面特征的方法 |
| CN113871468A (zh) * | 2021-07-20 | 2021-12-31 | 厦门大学 | 一种具有叠栅结构的碳化硅mis器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1541404A (zh) * | 2001-06-11 | 2004-10-27 | ���﹫˾ | 高压高温电容结构及其制造方法 |
| CN102244108A (zh) * | 2011-06-23 | 2011-11-16 | 西安电子科技大学 | 复合介质层的SiCMOS电容及其制作方法 |
-
2014
- 2014-06-26 CN CN201410293414.8A patent/CN104037240A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1541404A (zh) * | 2001-06-11 | 2004-10-27 | ���﹫˾ | 高压高温电容结构及其制造方法 |
| CN102244108A (zh) * | 2011-06-23 | 2011-11-16 | 西安电子科技大学 | 复合介质层的SiCMOS电容及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035709A (zh) * | 2021-03-01 | 2021-06-25 | 同辉电子科技股份有限公司 | 一种改善SiC器件界面特征的方法 |
| CN113871468A (zh) * | 2021-07-20 | 2021-12-31 | 厦门大学 | 一种具有叠栅结构的碳化硅mis器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104037239A (zh) | SiC MOS电容及制造方法 | |
| CN102244108A (zh) | 复合介质层的SiCMOS电容及其制作方法 | |
| TW201234593A (en) | Semiconductor device | |
| CN103681276A (zh) | 金属栅极、mos晶体管及cmos结构分别的形成方法 | |
| CN102938413A (zh) | AlGaN/GaN异质结增强型器件及其制作方法 | |
| CN102945860A (zh) | 原位SiN帽层AlGaN/GaN异质结增强型器件及其制作方法 | |
| CN108257858B (zh) | 一种高k栅介质层的制备方法及碳化硅MOS功率器件 | |
| CN103928320A (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN104037238A (zh) | SiC MOS电容及制造方法 | |
| CN104576347A (zh) | Igbt背面金属化的改善方法 | |
| CN108257855B (zh) | 高k栅介质层的制备方法及碳化硅MOS功率器件 | |
| CN107785258B (zh) | 一种4H-SiC P型绝缘栅双极型晶体管的制备方法 | |
| CN114300533A (zh) | 一种栅氧结构和制备方法 | |
| CN104037240A (zh) | SiC MOS电容及制造方法 | |
| CN106898644A (zh) | 高击穿电压场效应晶体管及其制作方法 | |
| JP6732821B2 (ja) | 半導体装置の製造方法 | |
| CN103928321A (zh) | 碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN111293167A (zh) | 抗辐照器件及制备方法 | |
| CN104576766A (zh) | Al2O3/LaAlO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法 | |
| CN103646865A (zh) | 在Ge衬底制备超薄氧化锗界面修复层的方法 | |
| Chen et al. | Study of Hf-Ti-O thin film as high-k gate dielectric and application for ETSOI MOSFETs | |
| Niiyama et al. | High‐quality SiO2/GaN interface for enhanced operation field‐effect transistor | |
| CN107452623B (zh) | 一种快恢复二极管的制造方法及快恢复二极管 | |
| WO2023015611A1 (zh) | 半导体晶圆的复合结构、半导体晶圆及其制法和应用 | |
| US9287363B2 (en) | Semiconductor device, method of manufacturing the same and power semiconductor device including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140910 |