CN113410132A - 一种碳化硅moseft栅氧结构及其制备方法 - Google Patents

一种碳化硅moseft栅氧结构及其制备方法 Download PDF

Info

Publication number
CN113410132A
CN113410132A CN202010179774.0A CN202010179774A CN113410132A CN 113410132 A CN113410132 A CN 113410132A CN 202010179774 A CN202010179774 A CN 202010179774A CN 113410132 A CN113410132 A CN 113410132A
Authority
CN
China
Prior art keywords
silicon carbide
carbide epitaxial
epitaxial wafer
annealing
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010179774.0A
Other languages
English (en)
Inventor
田丽欣
杨霏
夏经华
张文婷
安运来
罗松威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
State Grid Zhejiang Electric Power Co Ltd
Global Energy Interconnection Research Institute
Original Assignee
State Grid Corp of China SGCC
State Grid Zhejiang Electric Power Co Ltd
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, State Grid Zhejiang Electric Power Co Ltd, Global Energy Interconnection Research Institute filed Critical State Grid Corp of China SGCC
Priority to CN202010179774.0A priority Critical patent/CN113410132A/zh
Publication of CN113410132A publication Critical patent/CN113410132A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种碳化硅MOSEFT栅氧结构及其制备方法,将碳化硅外延片置于氧化炉,设置氧化炉的氧化温度在阈值范围内对碳化硅外延片进行一定时间的氧化;将含有氧化层的碳化硅外延片在退火气氛中进行退火,避免引入固定电荷,提高了碳化硅外延片与氧化层之间界面的质量,MOSFET阈值电压不会发生漂移,减小对沟道载流子的散射,提高了MOSFET导通能力;本发明中通过惰性气体对含有氧化层的碳化硅外延片进行退火,保证MOSFET阈值电压不受影响;碳化硅外延片在高温下进行氧化和退火,退火过程中的氧化层处于熔融状态或半固体状态,利于碳原子逸出表面,降低碳化硅外延片与氧化层接触面的碳含量,降低了MOSFET的比导通电阻,增强了MOSFET的稳定性。

Description

一种碳化硅MOSEFT栅氧结构及其制备方法
技术领域
本发明涉及功率半导体器件技术领域,具体涉及一种碳化硅MOSEFT栅氧结构及其制备方法。
背景技术
金属-氧化物半导体场效应晶体管,简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)是一种可以广泛使用在集成电路、电力电子等应用领域的场效应晶体管(field-effect transistor)。
碳化硅(SiC)材料作为第三代半导体具有优良的物理、电学性质,较大的禁带宽度、较高的击穿场强、良好的热导率,以SiC材料为基础的电力电子器件能够在高温、高压及高密度功率领域有很大的发展潜力,SiC电力电子器件有望在未来的电力电子领域占有一定的市场。
碳化硅是一种化合物半导体,可在自身材料上热氧化形成二氧化硅(SiO2),SiO2是场效应晶体管结构的重要组成部分。SiC/SiO2的界面性质对功率半导体器件的电学性质具有很大的影响,由于碳化硅材料中碳的存在,在热氧化过程中,碳无法快速的逸出氧化层SiO2的表面,随着氧化厚度的增加,碳逸出表面的难度越大。SiC/SiO2界面中碳的存在能够俘获或者发射电子,并对沟道载流子形成库伦散射,降低载流子的数量和迁移率,增大器件的比导通电阻,降低器件的品质因数,对氧化后的SiC/SiO2界面进行退火过程会导致栅氧化层引入固定电荷,SiC与SiO2界面质量较低,导致MOSFET阈值电压发生漂移,沟道载流子迁移率降低,MOSFET导通能力差。
发明内容
为了克服上述现有技术中界面质量较低以及MOSFET导通能力差的不足,本发明提供一种碳化硅MOSEFT栅氧结构的制备方法,包括:
将碳化硅外延片置于氧化炉,设置氧化炉的氧化温度在阈值范围内对碳化硅外延片进行一定时间的氧化;
将含有氧化层的碳化硅外延片在退火气氛中进行退火。
所述将碳化硅外延片置于氧化炉,设置氧化炉的氧化温度在阈值范围内对碳化硅外延片进行一定时间的氧化,包括:
将掺杂类型为N型掺杂或者P型掺杂的碳化硅外延片置于氧化炉;
设置氧化温度的阈值范围和氧化时间,并选取氧化气氛对碳化硅外延片进行氧化;
其中,所述碳化硅外延层的离子掺杂浓度为1e14 cm-3~1e18 cm-3。
所述N型掺杂采用的离子为氮或磷;所述P型掺杂采用的离子为硼或铝。
所述氧化气氛包括氧气、一氧化氮、一氧化二氮中的一种气体或至少两种气体的混合气体。
所述将含有氧化层的碳化硅外延片在退火气氛中进行退火,包括:
将含有氧化层的碳化硅外延片置于退火炉中;
设定退火温度和退火时间,并选取退火气氛对碳化硅外延片进行退火,以使氧化层为熔融状态或半固体状态;
其中,氧化层含有二氧化硅;退火后氧化层的厚度为1nm~200nm。
所述退火温度为1600℃~2100℃。
所述退火气氛采用惰性气体。
所述惰性气体包括氮气或氩气。
所述氧化温度在阈值范围为1200℃~1800℃。
所述将碳化硅外延片置于氧化炉之前,还包括:
采用RCA标准清洗方法对碳化硅外延片进行清洗,以去除碳化硅外延片表面的金属、有机物和污染物;
将碳化硅外延片置于氢氟酸溶液或BOE溶液中,以去除碳化硅外延片表面的自然氧化层。
另一方面,本发明提供一种碳化硅MOSEFT栅氧结构,包括碳化硅外延片;
所述碳化硅外延片由氧化炉的氧化温度在阈值范围内对碳化硅外延片进行一定时间的氧化,并将含有氧化层的碳化硅外延片在退火气氛中进行退火得到。
所述碳化硅外延片的氧化包括:在具有氧气、一氧化氮、一氧化二氮中的一种气体或至少两种气体的混合气体的氧化气氛中进行氧化。
所述碳化硅外延片的退火温度为1600℃~2100℃,退火气氛为惰性气体。
惰性气体包括:氮气或氩气。
还包括氧化层;
所述碳化硅外延片包括碳化硅衬底和碳化硅外延层;
所述碳化硅外延层位于碳化硅衬底和氧化层之间。
所述碳化硅外延层的掺杂类型为N型掺杂或者P型掺杂;所述碳化硅外延层的离子掺杂浓度为1e14cm-3~1e18cm-3
所述N型掺杂采用的离子为氮或磷;所述P型掺杂采用的离子为硼或铝。
所述氧化层的厚度为1nm~200nm,采用二氧化硅。
与最接近的现有技术相比,本发明提供的技术方案具有以下有益效果:
本发明提供的碳化硅MOSEFT栅氧结构的制备方法中,将碳化硅外延片置于氧化炉,设置氧化炉的氧化温度在阈值范围内对碳化硅外延片进行一定时间的氧化;将含有氧化层的碳化硅外延片在退火气氛中进行退火,避免引入固定电荷,提高了碳化硅外延片与氧化层之间界面的质量,MOSFET阈值电压不会发生漂移,并提高了MOSFET导通能力;
本发明中通过惰性气体对含有氧化层的碳化硅外延片进行退火,避免固定电荷的引入,保证MOSFET阈值电压不受影响;
本发明中的碳化硅外延片在高温下进行氧化和退火,退火过程中的氧化层处于熔融状态或半固体状态,利于碳原子逸出表面,降低碳化硅外延片与氧化层接触面的碳含量,提高了沟道载流子迁移率,降低了MOSFET的比导通电阻,增强了MOSFET的稳定性。
附图说明
图1是本发明实施例中碳化硅MOSEFT栅氧结构的制备方法流程图;
图2是本发明实施例中制备碳化硅MOSFET所需的碳化硅外延片示意图;
图3是本发明实施例中采用离子注入形成MOSFET器件的N+和p阱示意图;
图4是本发明实施例中采用高温氧化和退火形成的栅氧层及栅极示意图;
图5是本发明实施例中碳化硅MOSEFT栅氧结构的制备方法制备的MOSEFT示意图;
图中,1、碳化硅衬底,2、碳化硅外延层,3、氧化层,4、栅极,5、MOSEFT,6、P阱,7、N+源区。
具体实施方式
下面结合附图对本发明作进一步详细说明。
实施例1
本发明实施例1提供了一种碳化硅MOSEFT栅氧结构的制备方法,具体流程图如图1所示,具体过程如下:
S101:将碳化硅外延片置于氧化炉,设置氧化炉的氧化温度在阈值范围内对碳化硅外延片进行一定时间的氧化;
S102:将含有氧化层的碳化硅外延片在退火气氛中进行退火。
碳化硅外延片如图2所示,碳化硅外延片包括碳化硅衬底1和碳化硅外延层2,碳化硅外延层2的厚度为0.1um~200um;在碳化硅外延片上进行离子注入,分别形成P阱6和N+源区7,如图3所示。
将碳化硅外延片置于氧化炉,设置氧化炉的氧化温度在阈值范围内对碳化硅外延片进行一定时间的氧化,包括:
将掺杂类型为N型掺杂或者P型掺杂的碳化硅外延片置于氧化炉;
设置氧化温度的阈值范围和氧化时间,并选取氧化气氛对碳化硅外延片进行氧化;
其中,碳化硅外延层的离子掺杂浓度为1e14cm-3~1e18cm-3,N型掺杂采用的离子为氮或磷;P型掺杂采用的离子为硼或铝;氧化时间为0.5h~2h,氧化温度在阈值范围为1200℃~1800℃,氧化气氛包括氧气、一氧化氮、一氧化二氮中的一种气体或至少两种气体的混合气体。
将含有氧化层的碳化硅外延片在退火气氛中进行退火,包括:
将含有氧化层的碳化硅外延片置于退火炉中;
设定退火温度和退火时间,并选取退火气氛对碳化硅外延片进行退火,以使氧化层为熔融状态或半固体状态,促进碳原子逸出表面;
其中,氧化层含有二氧化硅;退火后氧化层的厚度为1nm~200nm,退火温度为1600℃~2100℃,退火时间设为30min,退火气氛采用惰性气体,惰性气体包括氮气或氩气,但不限于这两种退火气氛。
将碳化硅外延片置于氧化炉之前,还包括:
采用RCA标准清洗方法对碳化硅外延片进行清洗,以去除碳化硅外延片表面的金属、有机物和污染物;
将碳化硅外延片置于氢氟酸溶液或BOE溶液(Buffered Oxide Etch,即缓冲氧化物刻蚀液)中,以去除碳化硅外延片表面的自然氧化层。
将含有氧化层的碳化硅外延片进行退火之后,制作MOSFET的栅极4,如图4所示,栅极4材料采用多晶硅,再形成正面金属和背面金属,至此形成了MOSEFT的基本结构金属-氧化物-半导体5,如图5所示。
实施例2
本发明实施例2提供一种碳化硅MOSEFT栅氧结构,包括碳化硅外延片;碳化硅外延片由氧化炉的氧化温度在阈值范围内对碳化硅外延片进行一定时间的氧化,并将含有氧化层的碳化硅外延片在退火气氛中进行退火得到。
本发明实施例2提供的碳化硅MOSEFT栅氧结构还包括氧化层3;
碳化硅外延片包括碳化硅衬底1和碳化硅外延层2,碳化硅外延层2位于碳化硅衬底1和氧化层3之间。
碳化硅外延片的氧化包括:在具有氧气、一氧化氮、一氧化二氮中的一种气体或至少两种气体的混合气体的氧化气氛中进行氧化。
碳化硅外延片的退火温度为1600℃~2100℃,退火气氛为惰性气体。惰性气体包括:氮气或氩气。
碳化硅外延层2的掺杂类型为N型掺杂或者P型掺杂。
N型掺杂采用的离子为氮或磷,N型掺杂的离子也不局限于氮或磷,还可以采用其他的离子;
P型掺杂采用的离子为硼或铝,P型掺杂的离子也不局限于硼或铝,还可以采用其他的离子。
碳化硅外延层2的厚度为0.1um~200um;碳化硅外延层2的离子掺杂浓度为1e14cm-3~1e18cm-3
氧化层的厚度为1nm~200nm,其采用二氧化硅。
为了描述的方便,以上所述装置的各部分以功能分为各种模块或单元分别描述。当然,在实施本申请时可以把各模块或单元的功能在同一个或多个软件或硬件中实现。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
最后应当说明的是:以上实施例仅用以说明本发明的技术方案而非对其限制,所属领域的普通技术人员参照上述实施例依然可以对本发明的具体实施方式进行修改或者等同替换,这些未脱离本发明精神和范围的任何修改或者等同替换,均在申请待批的本发明的保护范围之内。

Claims (18)

1.一种碳化硅MOSEFT栅氧结构的制备方法,其特征在于,包括:
将碳化硅外延片置于氧化炉,设置氧化炉的氧化温度在阈值范围内对碳化硅外延片进行一定时间的氧化;
将含有氧化层的碳化硅外延片在退火气氛中进行退火。
2.根据权利要求1所述的碳化硅MOSEFT栅氧结构的制备方法,其特征在于,所述将碳化硅外延片置于氧化炉,设置氧化炉的氧化温度在阈值范围内对碳化硅外延片进行一定时间的氧化,包括:
将掺杂类型为N型掺杂或者P型掺杂的碳化硅外延片置于氧化炉;
设置氧化温度的阈值范围和氧化时间,并选取氧化气氛对碳化硅外延片进行氧化;
其中,所述碳化硅外延层的离子掺杂浓度为1e14cm-3~1e18cm-3。
3.根据权利要求2所述的碳化硅MOSEFT栅氧结构的制备方法,其特征在于,所述N型掺杂采用的离子为氮或磷;所述P型掺杂采用的离子为硼或铝。
4.根据权利要求2所述的碳化硅MOSEFT栅氧结构的制备方法,其特征在于,所述氧化气氛包括氧气、一氧化氮、一氧化二氮中的一种气体或至少两种气体的混合气体。
5.根据权利要求1所述的碳化硅MOSEFT栅氧结构的制备方法,其特征在于,所述将含有氧化层的碳化硅外延片在退火气氛中进行退火,包括:
将含有氧化层的碳化硅外延片置于退火炉中;
设定退火温度和退火时间,并选取退火气氛对碳化硅外延片进行退火,以使氧化层为熔融状态或半固体状态;
其中,氧化层含有二氧化硅;退火后氧化层的厚度为1nm~200nm。
6.根据权利要求5所述的碳化硅MOSEFT栅氧结构的制备方法,其特征在于,所述退火温度为1600℃~2100℃。
7.根据权利要求5所述的碳化硅MOSEFT栅氧结构的制备方法,其特征在于,所述退火气氛采用惰性气体。
8.根据权利要求7所述的碳化硅MOSEFT栅氧结构的制备方法,其特征在于,所述惰性气体包括氮气或氩气。
9.根据权利要求1所述的碳化硅MOSEFT栅氧结构的制备方法,其特征在于,所述氧化温度在阈值范围为1200℃~1800℃。
10.根据权利要求1所述的碳化硅MOSEFT栅氧结构的制备方法,其特征在于,所述将碳化硅外延片置于氧化炉之前,还包括:
采用RCA标准清洗方法对碳化硅外延片进行清洗,以去除碳化硅外延片表面的金属、有机物和污染物;
将碳化硅外延片置于氢氟酸溶液或BOE溶液中,以去除碳化硅外延片表面的自然氧化层。
11.一种碳化硅MOSEFT栅氧结构,其特征在于,包括碳化硅外延片;
所述碳化硅外延片由氧化炉的氧化温度在阈值范围内对碳化硅外延片进行一定时间的氧化,并将含有氧化层的碳化硅外延片在退火气氛中进行退火得到。
12.根据权利要求11所述的碳化硅MOSEFT栅氧结构,其特征在于,所述碳化硅外延片的氧化包括:在具有氧气、一氧化氮、一氧化二氮中的一种气体或至少两种气体的混合气体的氧化气氛中进行氧化。
13.根据权利要求11所述的碳化硅MOSEFT栅氧结构,其特征在于,所述碳化硅外延片的退火温度为1600℃~2100℃,退火气氛为惰性气体。
14.根据权利要求13所述的碳化硅MOSEFT栅氧结构,其特征在于,所述惰性气体包括:氮气或氩气。
15.根据权利要求11所述的碳化硅MOSEFT栅氧结构,其特征在于,还包括氧化层;
所述碳化硅外延片包括碳化硅衬底和碳化硅外延层;
所述碳化硅外延层位于碳化硅衬底和氧化层之间。
16.根据权利要求15所述的碳化硅MOSEFT栅氧结构,其特征在于,所述碳化硅外延层的掺杂类型为N型掺杂或者P型掺杂;所述碳化硅外延层的离子掺杂浓度为1e14cm-3~1e18cm-3
17.根据权利要求16所述的碳化硅MOSEFT栅氧结构,其特征在于,所述N型掺杂采用的离子为氮或磷;所述P型掺杂采用的离子为硼或铝。
18.根据权利要求15所述的碳化硅MOSEFT栅氧结构,其特征在于,所述氧化层的厚度为1nm~200nm,采用二氧化硅。
CN202010179774.0A 2020-03-16 2020-03-16 一种碳化硅moseft栅氧结构及其制备方法 Pending CN113410132A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010179774.0A CN113410132A (zh) 2020-03-16 2020-03-16 一种碳化硅moseft栅氧结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010179774.0A CN113410132A (zh) 2020-03-16 2020-03-16 一种碳化硅moseft栅氧结构及其制备方法

Publications (1)

Publication Number Publication Date
CN113410132A true CN113410132A (zh) 2021-09-17

Family

ID=77675724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010179774.0A Pending CN113410132A (zh) 2020-03-16 2020-03-16 一种碳化硅moseft栅氧结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113410132A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241282A (zh) * 2022-09-23 2022-10-25 浙江大学杭州国际科创中心 一种SiC MOSFET器件及其制备方法
CN115295407A (zh) * 2022-09-29 2022-11-04 浙江大学杭州国际科创中心 一种SiC功率器件的栅氧结构制备方法和栅氧结构
CN115513172A (zh) * 2022-11-22 2022-12-23 广东芯粤能半导体有限公司 半导体结构及其制备方法
CN116259538A (zh) * 2023-03-30 2023-06-13 苏州龙驰半导体科技有限公司 提高SiC材料栅氧界面态质量的方法及其应用

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241282A (zh) * 2022-09-23 2022-10-25 浙江大学杭州国际科创中心 一种SiC MOSFET器件及其制备方法
CN115295407A (zh) * 2022-09-29 2022-11-04 浙江大学杭州国际科创中心 一种SiC功率器件的栅氧结构制备方法和栅氧结构
CN115513172A (zh) * 2022-11-22 2022-12-23 广东芯粤能半导体有限公司 半导体结构及其制备方法
CN116259538A (zh) * 2023-03-30 2023-06-13 苏州龙驰半导体科技有限公司 提高SiC材料栅氧界面态质量的方法及其应用
CN116259538B (zh) * 2023-03-30 2023-11-17 苏州龙驰半导体科技有限公司 提高SiC材料栅氧界面态质量的方法及其应用

Similar Documents

Publication Publication Date Title
CN113410132A (zh) 一种碳化硅moseft栅氧结构及其制备方法
US9490338B2 (en) Silicon carbide semiconductor apparatus and method of manufacturing same
CN105793991B (zh) 半导体装置
US9263529B2 (en) Semiconductor device with vertically inhomogeneous heavy metal doping profile
JP5151975B2 (ja) 半導体装置の製造方法
JP5800107B2 (ja) 炭化珪素半導体装置
CN103346077A (zh) 一种栅氧化层的制备方法
US20150044840A1 (en) Method for producing silicon carbide semiconductor device
EP1430518B1 (en) Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor
CN108257861B (zh) 一种栅氧化层的制备方法及mos功率器件
CN104471691A (zh) 制造碳化硅半导体器件的方法
CN105244326B (zh) 一种功率器件的钝化层结构及其制造方法
CN114093765B (zh) 一种提高碳化硅薄膜少子寿命的方法
CN104428878A (zh) 碳化硅半导体器件及其制造方法
JP2018195757A (ja) 半導体装置
JP2007180118A (ja) 炭化珪素半導体装置、及び炭化珪素半導体装置の製造方法
CN105513962A (zh) 碳化硅器件中的Trench MOSFET的栅氧化加工方法
JP3205985B2 (ja) 拡散層の形成方法
JPH1064840A (ja) n型不純物層を有する炭化珪素半導体の製造方法
CN107275393A (zh) 碳化硅mosfet器件及其制备方法
JP2013247141A (ja) 炭化珪素半導体装置の製造方法
Ngai et al. Improving SiO 2/SiGe interface of SiGe p-metal–oxide–silicon field-effect transistors using water vapor annealing
US20230335410A1 (en) Semiconductor device manufacturing method, and semiconductor device
CN101969029B (zh) 沟槽大功率器件沟道掺杂浓度调节方法
JP2005142511A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination