CN102224594A - 碳化硅半导体器件及其制造方法 - Google Patents

碳化硅半导体器件及其制造方法 Download PDF

Info

Publication number
CN102224594A
CN102224594A CN2009801465573A CN200980146557A CN102224594A CN 102224594 A CN102224594 A CN 102224594A CN 2009801465573 A CN2009801465573 A CN 2009801465573A CN 200980146557 A CN200980146557 A CN 200980146557A CN 102224594 A CN102224594 A CN 102224594A
Authority
CN
China
Prior art keywords
semiconductor device
equal
substrate
semiconductor layer
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801465573A
Other languages
English (en)
Other versions
CN102224594B (zh
Inventor
原田真
增田健良
和田圭司
津守将斗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102224594A publication Critical patent/CN102224594A/zh
Application granted granted Critical
Publication of CN102224594B publication Critical patent/CN102224594B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种具有诸如沟道迁移率的优良电特性的碳化硅半导体器件及其制造方法。一种半导体器件(1)包括：衬底(2)，衬底(2)由碳化硅制成并且其相对于{0001}的表面取向的偏离角大于或等50°且小于或等于65°；p型层(4)，所述p型层(4)用作半导体层；和氧化物膜(8)，所述氧化物膜(8)用作绝缘膜。p型层(4)形成在衬底(2)上并且由碳化硅制成。氧化物膜(8)被形成为接触p型层(4)的表面。在所述半导体层和所述绝缘膜之间的界面(沟道区和氧化物膜(8)之间的界面)的10nm内的区域中的氮原子浓度的最大值大于或等于1×1021cm-3。

Description

碳化硅半导体器件及其制造方法
技术领域
本发明涉及一种碳化硅半导体器件及其制造方法，并且更具体来讲，涉及表现出优良的电特性的碳化硅半导体器件及其制造方法。
背景技术
传统上，已知的是使用碳化硅(SiC)的半导体器件(例如，国际公布No.WO01/018872小册子刊物(下文中将被称作专利文献1))。在专利文献1中，具有大致{03-38}的表面取向和具有4H多型的SiC衬底用于形成用作半导体器件的MOS型场效应晶体管(MOSFET)。在MOSFET中，通过干法氧化来形成栅氧化物膜。根据以上的专利文献1，可以在这种MOSFET中实现高沟道迁移率(约100cm2/Vs)。
专利文献1：国际公布No.WO01/018872小册子刊物。
发明内容
本发明要解决的问题
然而，作为发明人的研究结果，已经发现在上述MOSFET中，在某些情况下，沟道迁移率不会足够地增大。为了让使用SiC的半导体器件稳定地表现出优良特性，需要以可再现的方式实现高沟道迁移率。
本发明致力于解决如上所述的问题，并且本发明的目的在于提供一种具有诸如沟道迁移率的优良电特性的碳化硅半导体器件及其制造方法。
解决问题的手段
发明人认真研究了沟道迁移率降低的成因，以在如上所述使用SiC的半导体器件中以可再现的方式实现高沟道迁移率，结果，完成了本发明。换言之，在以上的半导体器件中，通过干法氧化来形成栅氧化物膜，并因此，认为这种干法氧化物导致在栅氧化物膜和位于栅氧化物膜下方的SiC半导体膜之间的界面处形成许多陷阱(界面态)。这种界面态的存在可能变成上述沟道迁移率降低的成因。这也还从以上MOSFET的阈值电压与理论值相比高得多的事实进行假定。因此，发明人已寻找到一种用于降低界面态这种影响的方法，结果发现，可以通过增大以上述界面附近的氮原子浓度或氢原子浓度来增大沟道迁移率。可以想到，可以通过增大界面附近的氮原子浓度或氢原子浓度来抑制界面态的影响。基于这种发现，根据本发明的碳化硅半导体器件包括衬底、半导体层和绝缘膜，该衬底由碳化硅制成并且其相对于{0001}的表面取向具有的偏离角大于或等于50°且小于或等于65°。半导体层形成在衬底上并且由碳化硅制成。绝缘膜被形成为接触半导体层的表面。半导体层与绝缘膜之间界面的10nm内的区域中的氮原子浓度的最大值大于或等于1×1021cm-3。
另外，根据本发明的碳化硅半导体器件包括衬底、半导体层和绝缘膜，该衬底由碳化硅制成并且其相对于{0001}的表面取向具有大于或等于50°且小于或等于65°的偏离角。半导体层形成在衬底上并且由碳化硅制成。该绝缘膜被形成为接触半导体层的表面。半导体层和绝缘膜之间界面的10nm内的区域内的氢原子浓度的最大值大于或等于1×1021cm-3。
另外，根据本发明的碳化硅半导体器件包括衬底、半导体层和绝缘膜，该衬底由碳化硅制成并且其相对于{0001}的表面取向具有大于或等于50°且小于或等于65°的偏离角。半导体层形成在衬底上并且由碳化硅制成。该绝缘膜被形成为接触半导体层的表面。半导体层与绝缘膜之间界面的10nm内的区域内的氮原子和氢原子的总浓度的最大值大于或等于1×1021cm-3。
以此方式，与当绝缘膜与半导体层之间的界面附近没有含有氮原子或氢原子时的迁移率相比，绝缘膜与半导体层之间的界面附近的半导体层中的载流子迁移率(例如，当绝缘膜用作栅绝缘膜时的沟道迁移率)可以增大，并且可以实现比使用硅的常规半导体器件的导通状态电阻低的导通状态电阻。因此，可以得到的碳化硅半导体器件具有表现出足够高的载流子迁移率(沟道迁移率)的优良电特性。
注意的是，将偏离角的下限设置为50°的原因在于，如下文中将描述的数据中给出的，当从其偏离角为43.3°的(01-14)表面至其偏离角为51.5°的(01-13)表面来增加偏离角时，载流子迁移率显著增大，并且在上述的(01-14)表面的偏离角至(01-13)表面的偏离角的范围内没有自然表面。
另外，偏离角的上限被设置为65°的原因在于，当从其偏离角为62.1°的(01-12)表面至其偏离角为90°的(01-10)表面来增加偏离角时，载流子迁移率显著降低，并且在上述的(01-12)表面的偏离角至(01-10)表面的偏离角的范围内没有自然表面。
在用于制造根据本发明的碳化硅半导体器件的方法中，首先执行准备衬底的步骤，该衬底由碳化硅制成并且相对于{0001}的表面取向具有的偏离角大于或等于50°且小于或等于65°。执行在衬底上形成半导体层的步骤。此外，执行形成绝缘膜使其接触半导体层的表面的步骤。执行调节半导体层与绝缘膜之间界面的10nm内的区域中氮原子的浓度使得氮原子浓度的最大值大于或等于1×1021cm-3的步骤。
另外，在用于制造根据本发明的碳化硅半导体器件的方法中，首先执行准备衬底的步骤，该衬底由碳化硅制成并且相对于{0001}的表面取向具有的偏离角大于或等于50°且小于或等于65°。执行在衬底上形成半导体层的步骤。此外，执行形成绝缘膜使其接触半导体层的表面的步骤。执行调节半导体层与绝缘膜之间界面的10nm内的区域中氢原子的浓度使得氢原子浓度的最大值大于或等于1×1021cm-3的步骤。
另外，在用于制造根据本发明的碳化硅半导体器件的方法中，首先执行准备衬底的步骤，该衬底由碳化硅制成并且相对于{0001}的表面取向具有的偏离角大于或等于50°且小于或等于65°。执行在衬底上形成半导体层的步骤。此外，执行形成绝缘膜使其接触半导体层的表面的步骤。执行调节半导体层与绝缘膜之间界面的10nm内的区域中的氮原子和氢原子的总浓度使得总浓度的最大值大于或等于1×1021cm-3的步骤。
以此方式，可以容易地制造出根据本发明的具有增大的载流子迁移率(沟道迁移率)的碳化硅半导体衬底。
本发明的效果
根据本发明，可以得到具有高载流子迁移率的碳化硅半导体器件。
附图说明
图1是根据本发明的半导体器件的示意性横截面图。
图2是用于示出制造图1所示的半导体器件的方法的流程图。
图3是用于示出制造图2所示制造方法的每个步骤的示意性横截面图。
图4是用于示出制造图2所示制造方法的每个步骤的示意性横截面图。
图5是用于示出制造图2所示制造方法的每个步骤的示意性横截面图。
图6是用于示出制造图2所示制造方法的每个步骤的示意性横截面图。
图7是用于示出制造图2所示制造方法的每个步骤的示意性横截面图。
图8是根据本发明的半导体器件的第二实施例的示意性横截面图。
图9是用于示出制造图8所示的半导体器件的方法的示意性横截面图。
图10是用于示出制造图8所示的半导体器件的方法的示意性横截面图。
图11是用于示出制造图8所示的半导体器件的方法的示意性横截面图。
图12是用于示出制造图8所示的半导体器件的方法的示意性横截面图。
图13是根据本发明的半导体器件的第三实施例的示意性横截面图。
图14是用于示出制造图13所示的半导体器件的方法的流程图。
图15是根据本发明的半导体器件的第四实施例的示意性横截面图。
图16是用于示出制造图15所示的半导体器件的方法的流程图。
图17是制造图16所示的半导体的方法的修改的流程图。
图18是示出在本发明实例1中的样品的深度方向上的氮原子浓度的曲线图。
图19是示出测得的氮原子浓度的峰值与沟道迁移率之间关系的曲线图。
图20是示出本发明实例2中的衬底的偏离角与沟道迁移率之间关系的曲线图。
图21是示出测得的氮原子和氢原子的总浓度的峰值与沟道迁移率之间关系的曲线图。
图22是用于实例6中的测量而准备的半导体器件的示意性横截面图。
图23是示出用于实例的样品的CV特性的曲线图。
图24是示出用于比较例的样品的CV特性的曲线图。
图25是示出由以上图23和图24所示的CV特性计算得到的界面态密度与相对于导带的能量之间关系的曲线图。
图26是示出测得的MOS沟道迁移率与界面态密度之间关系的曲线图。
附图标记的描述
1半导体器件、2衬底、3外延层、4 p型层、5、6 n+区、7、8氧化物膜、10栅电极、11源电极、12漏电极、15开口、21缓冲层、22电压保持层、23 p区、24 n+区、25 p+区、26氧化物膜、27上源电极、31后表面电极、41、51边界区
具体实施方式
下文中，将参照附图来描述本发明的实施例，其中相同或相应部分由相同附图标记来表示，并且将不再重复对其的描述。
(第一实施例)
将参照图1来描述根据本发明的半导体器件的第一实施例。
图1所示的半导体器件1是用作碳化硅半导体器件的横向MOSFET(金属-氧化物-半导体场效应晶体管)并且包括由碳化硅(SiC)制成的衬底2、由碳化硅制成并且形成在该衬底2上的外延层3、由碳化硅制成并且形成在该外延层3上的p型层4、其间具有间隔的形成在p型层4的表面中的n+区5和6、用作栅绝缘膜和位于沟道区上的处于这些n+区5和6之间的氧化物膜8、形成在该氧化物膜8上的栅电极10以及分别形成在n+区5和6上的源电极11和漏电极12。衬底2是具有以相对于{0001}的表面取向具有的偏离角为约53°的(03-38)表面作为主表面的衬底。衬底2含有n型导电杂质。
由碳化硅制成并且形成在衬底2上的外延层3是未掺杂层。形成在该外延层3上的p型层4含有表现出p型的导电杂质。另外，将表现出n型的导电杂质注入到n+区5和6。氧化物膜7和8被形成为覆盖这些p型层4以及n+区5和6。这些氧化物膜7和8具有在位于n+区5和6的区域中形成的开口。在开口内部，形成分别电连接到n+区5和6的源电极11和漏电极12。栅电极10布置在用作栅绝缘膜的氧化物膜8上。可以将表示n+区5和6之间距离的沟道长度Lg设置为例如大致100μm。另外，沟道宽度可以被设置为例如大致以上沟道长度Lg的两倍一样大(大致200μm)。
在图1所示的半导体器件中，在用作半导体层的p型层4与氧化物膜8之间界面的10nm内的区域中的氮原子浓度的最大值大于或等于1×1021cm-3。结果，具有沟道长度Lg的沟道区(p型层4中的n+区5和6之间的区域)中的迁移率(沟道迁移率)可以被设置为足够大的值。另外，在图1所示的半导体器件1中，能级比导带的能级小0.1eV的界面态密度小于1×1012cm-2eV-1。
考虑到是如下原因造成的。如果通过热氧化等来形成氧化物膜8，则在氧化物膜8和用作半导体层的p型层4之间的界面处显著形成界面态。如果没有采取任何措施，则与理论值相比，沟道区中的沟道迁移率变得极小。为了解决这个问题，将氮原子引入如上所述的p型层4和氧化物膜8之间的界面区域中，使得上述界面态的影响可以减小并且沟道迁移率可以增强。
将参照图2至图7来描述根据本发明的制造半导体器件的第一实施例的方法。
首先，如图2中所示，执行衬底准备步骤(S10)。具体来讲，在该步骤中，以(03-38)的表面取向作为主表面并且具有n型导电类型的碳化硅衬底被准备为衬底2。例如，可以通过使用从以(0001)表面作为主表面的晶锭中切割衬底以暴露(03-38)表面作为主表面的方法来得到这样的衬底。
接着，执行外延层形成步骤(S20)。具体来讲，如图3中所示，在衬底2上形成未掺杂的碳化硅外延层3。
接着，执行注入步骤(S30)。具体来讲，将表现出p型导电性的导电杂质(例如，铝(Al))首先注入到外延层3中，以形成p型层4，如图4中所示。接着，将表现出n型导电类型的杂质注入，以形成n+区5和6，如图5中所示。例如，磷(P)可以用作表现出n型的这些导电杂质。可以利用任何常规已知的方法来形成这些n+区5和6。例如，形成氧化物膜以覆盖p型层4的上表面，然后，通过光刻和蚀刻，在氧化物膜中形成开口，这些开口具有的二维形状图案与应该形成有n+区5和6的区域的二维形状图案相同。此外，使用具有所形成图案的该氧化物膜作为掩模并且注入导电杂质。因此，可以形成上述的n+区5和6。
此后，执行用于激活注入杂质的激活退火工艺。在该激活退火工艺中，例如，可以使用加热温度为1700℃并且加热时间为30分钟的条件。
接着，如图2中所示，执行栅绝缘膜形成步骤(S40)。具体来讲，p型层4的上表面以及n+区5和6经受牺牲氧化工艺，然后，形成用作栅绝缘膜的氧化物膜7，如图6中所示。可以使用例如40nm的值作为氧化物膜7的厚度。
接着，如图2中所示，执行氮退火步骤(S50)。具体来讲，使用一氧化氮(NO)气体作为气氛气体，以进行热处理。例如，可以使用加热温度是1100℃并且加热时间为1小时的条件作为该热处理的条件。结果，可以将氮原子引入到氧化物膜7与p型层4和n+区5和6之间的界面区域中。在该氮退火步骤中，在使用含氮原子的气氛气体的以上退火步骤之后，可以执行使用惰性气体的退火步骤，例如，使用氩(Ar)气体作为气氛气体的退火步骤。
接着，如图2中所示，执行电极形成步骤(S60)。具体来讲，通过使用光刻法，在氧化物膜7上形成具有图案的抗蚀剂膜。使用该抗蚀剂膜作为掩模并且部分去除氧化物膜7，以在位于n+区5和6上的区域中形成开口15。在这些开口15中，形成如图7中所示的应该形成源电极11和漏电极12的导体膜。用留下的以上抗蚀剂膜来形成该导体膜。此后，去除以上抗蚀剂膜并且与抗蚀剂膜一起去除(剥离)位于氧化物膜7上的导体膜，使得可以形成源电极11和漏电极12，如图7中所示。注意的是，对于将被形成的半导体器件，此时位于源电极11和漏电极12之间的氧化物膜8(图6所示氧化物膜7的一部分)将形成栅绝缘膜。
此后，在用作栅绝缘膜的氧化物膜8上进一步形成栅电极10(参见图1)。可以使用以下方法作为形成该栅电极10的方法。例如，预先形成抗蚀剂膜，该抗蚀剂膜具有位于氧化物膜8上的区域处的开口的图案，并且形成将要形成栅电极的导体膜，以覆盖抗蚀剂膜的整个表面。然后，去除抗蚀剂膜，并且去除(剥离)除了导体膜的应该形成栅电极的部分之外的导体膜。结果，如图1中所示，形成栅电极10。因此，可以得到如图1中所示的半导体器件。
(第二实施例)
将参照图8来描述根据本发明的半导体器件的第二实施例。
参照图8，根据本发明的半导体器件1是垂直DiMOSFET(双注入MOSFET)并且包括衬底2、缓冲层21、电压保持层22、p区23、n+区24、p+区25、氧化物膜26、源电极11和上源电极27、栅电极10和在衬底2的后表面侧上形成的漏电极12。具体来讲，由碳化硅制成的缓冲层21形成在由具有n导电类型的碳化硅制成的衬底2的表面上。该缓冲层21具有n型导电类型并且其厚度为例如0.5μm。另外，可以将缓冲层中的n型导电杂质的浓度设置为例如5×1017cm-3。在该缓冲层21上形成电压保持层22。该电压保持层22由具有n型导电类型并且具有的厚度为例如10μm的碳化硅制成。另外，可以使用5×1015cm-3的值作为电压保持层22中的n型导电杂质的浓度。
在该电压保持层22的表面中，形成具有p型导电类型的p区23，在其间具有间隔。在p区23内，在p区23的表面层中形成n+区24。另外，在与该n+区24相邻的位置处，形成p+区25。形成氧化物膜26，使其从一个p区23中的n+区24上的位置经由p区23、在两个p区23之间暴露的电压保持层22和另一个p区23而延伸至另一个p区23的n+区24上的位置。在氧化物膜26上形成栅电极10。另外，在n+区24和p+区25上形成源电极11。在该源电极11上形成上源电极27。漏电极12形成在与其中形成了缓冲层21的表面相反的后表面上。
在氧化物膜26与n+区24、p+区25、p区23和用作半导体层的电压保持层22之间的界面的10nm内的区域中的氮原子浓度的最大值大于或等于1×1021cm-3。以此方式，如图1中所示的半导体器件的情况一样，可以增强尤其在氧化物膜26下方的沟道区(与氧化物膜26接触的n+区24和电压保持层22之间的p区23的一部分)中的迁移率。另外，即使在图8所示的半导体器件1中，能级比导带的能级低0.1eV的界面态密度小于1×1012cm-2eV-1。
接着，将参照图9至图12来描述制造图8所示的半导体器件的方法。
与用于制造图2所示的半导体器件的方法相类似，首先执行衬底准备步骤(S10)。在此，与用于制造本发明的第一实施例中的半导体器件的方法相类似，准备由碳化硅制成并且具有(03-38)表面作为主表面的衬底2(参见图9)。
另外，例如，可以使用具有n型导电类型并且具有0.02Ωcm的衬底电阻的衬底作为该衬底2(参见图9)。
接着，执行外延层形成步骤(S20)。具体来讲，在衬底2的表面上形成缓冲层21。形成由具有n型导电类型并且具有厚度为例如0.5μm的碳化硅制成的外延层。可以使用例如5×1017cm-3的值作为缓冲层21中的导电杂质的浓度。然后，在该缓冲层21上形成电压保持层22，如图9中所示。通过使用外延生长方法，形成由具有n型导电类型的碳化硅制成的层作为该电压保持层22。可以使用例如10μm的值作为该电压保持层22的厚度。另外，可以使用例如5×1015cm-3的值作为该电压保持层22中的n型导电杂质的浓度。
接着，与图2中所示的步骤相类似，执行注入步骤(S30)。具体来讲，通过使用光刻和蚀刻形成的氧化物膜用作掩模并且将具有p型导电类型的杂质注入到电压保持层22，以形成p区23，如图10中所示。去除所使用的氧化物膜，然后，通过使用光刻和蚀刻再形成具有新图案的氧化物膜。然后，使用氧化物膜作为掩模，并且将n型导电杂质注入到预定区域中，以形成n+区24。另外，通过使用类似方法，将具有p型导电类型的导电杂质注入，以形成p+区25。结果，得到如图10所示的结构。
在如上所述的注入步骤之后，执行激活退火工艺。在该激活退火工艺中，例如，氩气体可以用作气氛气体，并且可以使用加热温度为1700℃并且加热时间为30分钟的条件。
接着，与图2中所示步骤相类似，执行栅绝缘膜形成步骤(S40)。具体来将，如图11中所示，形成氧化物膜26，以覆盖电压保持层22、p区23、n+区24和p+区25上的一些部分。例如，可以执行干法氧化(热氧化)来作为形成该氧化物膜26的条件。可以使用加热温度为1200℃并且加热时间为30分钟的条件作为该干法氧化的条件。
此后，与图2中所示的步骤相类似，执行氮退火步骤(S50)。具体来讲，一氧化氮(NO)用作气氛气体来执行退火工艺。作为用于退火工艺的温度条件，例如，将加热温度设置为1100℃并且将加热时间设置为120分钟。结果，氮原子被引入氧化物膜26与作为下层的电压保持层22、p区23、n+区24和p+区25之间的界面附近。另外，在一氧化氮用作气氛气体的该退火步骤之后，可以通过使用作为惰性气体的氩(Ar)气体来执行额外的退火。具体来讲，可以使用氩气体作为气氛气体，并且可以使用加热温度为1100℃并且加热时间为60分钟的条件。
接着，与图2中所示的步骤相类似，执行电极形成步骤(S60)。具体来讲，通过使用光刻法，在氧化物膜26上形成具有图案的抗蚀剂膜。使用该抗蚀剂膜作为掩模，并且通过蚀刻去除氧化物膜的位于n+区24和p+区25上的部分。此后，诸如金属的导体膜形成在抗蚀剂膜上并且形成在氧化物膜26中形成的开口内，以接触n+区24和p+区25。此后，去除抗蚀剂膜并且去除(剥离)位于抗蚀剂膜上的导体膜。在此，例如，可以使用镍(Ni)作为导体。结果，如图12中所示，可以得到源电极11和漏电极12。注意的是，优选地，在此时执行用于合金化的热处理。具体来讲，例如，使用作为惰性气体的氩(Ar)气体作为气氛气体，并且在加热温度为950℃并且加热时间为2分钟的条件下执行热处理(合金化工艺)。
此后，在源电极11上形成上源电极27(参见图8)。另外，在衬底2的后表面上形成漏电极12(参见图8)。因此，可以得到图8中所示的半导体器件。
(第三实施例)
将参照图13来描述根据本发明的半导体器件的第三实施例。
参照图13，根据本发明的半导体器件1与图1所示的半导体器件1的构造具有基本类似的构造。然而，根据本发明的半导体器件1与图1所示的半导体器件1的不同之处在于，在包括用作半导体层的p型层4与氧化物膜8之间界面的10nm内的区域的边界区41中的氢原子浓度的最大值大于或等于1×1021cm-3。即使在这种构造中，包括边界区41的沟道区中的迁移率(沟道迁移率)可以被设置为足够大的值，如图1所示的半导体器件的情况一样。考虑到，这是因为在边界区41中含有的氢原子降低了图13所示的半导体器件1中的界面态，这与含有在图1所示的半导体器件1的氧化物膜8和p型层4之间的界面的10nm内的区域中的氮原子相类似。换言之，即使在图13所示的半导体器件中，能级比导带的能级低0.1eV的界面态密度小于1×1012cm-2eV-1。
将参照图14来描述用于制造根据本发明的半导体器件的第三实施例的方法。
用于制造图14所示的半导体器件的方法与用于制造图2所示的半导体器件的方法基本类似。然而，用于制造图14所示的半导体器件的方法与用于制造图2所示的半导体器件的方法的不同之处在于，执行氢退火步骤(S70)来替代图2中的氮退火步骤。具体来讲，与图2所示的制造方法相类似，执行衬底准备步骤(S10)、外延层形成步骤(S20)、注入步骤(S30)和栅绝缘膜形成步骤(S40)。此后，执行氢退火步骤(S70)。具体来讲，使用氢气(H2)作为气氛气体来进行热处理。例如，可以使用加热温度为1100℃并且加热时间为1小时的条件作为该热处理的条件。结果，可以将氢原子引入到氧化物膜7与p型层4和n+区5、6之间的界面区域中。另外，在该氢退火步骤中，使用利用惰性气体的退火步骤，例如，在使用含氢原子的气氛气体的以上退火步骤之后，可以执行使用氩(Ar)气体作为气氛气体的退火步骤。此外，在以上氢退火步骤(S70)中，可以使用水蒸气或含水蒸气的氢气来替代氢气作为气氛气体。
此后，如图14中所示，与图12所示的制造方法相类似地执行电极形成步骤(S60)，因此可以得到图13所示的半导体器件1。
(第四实施例)
将参照图15来描述根据本发明的半导体器件的第四实施例。
参照图15，根据本发明的半导体器件1具有与图1所示的半导体器件1的构造基本类似的构造。然而，根据本发明的半导体器件1与图1所示的半导体器件1的不同之处在于，在包括用作半导体层的p型层4和氧化物膜8之间的界面的10nm内的区域的边界区51中的氮原子和氢原子的总浓度最大值大于或等于1×1021cm-3。即使在这种构造中，包括边界区41的沟道区中的迁移率(沟道迁移率)可以被设置为足够大的值，如图1所示的半导体器件的情况一样。另外，即使在图15所示的半导体器件中，能级比导带的能级低0.1eV的界面态密度小于1×1012cm-2eV-1。
将参照图16来描述用于制造根据本发明的半导体器件的第四实施例的方法。
用于制造图16所示的半导体器件的方法与用于制造图2所示的半导体器件的方法基本类似。然而，用于制造图16所示的半导体器件的方法与用于制造图2所示的半导体器件的方法的不同之处在于，在图16中的氮退火步骤(S50)之后和电极形成步骤(S60)之前，执行氢退火步骤(S70)。具体来讲，与图2所示制造方法相类似，执行衬底准备步骤(S10)、外延层形成步骤(S20)、注入步骤(S30)、栅绝缘膜形成步骤(S40)和氮退火步骤(S50)。此后，执行氢退火步骤(S70)。在该步骤(S70)中，可以使用与第三实施例中的制造方法中的氢退火步骤(S70)相类似的条件(其中使用氢气的退火条件)。结果，可以将氮原子和氢原子引入到氧化物膜7与p型层4和n+区5、6之间的界面区域中。注意的是，在以上氢退火步骤(S70)中，可以使用水蒸气或含水蒸气的氧气来替代氢气作为气氛气体。另外，可以在氮退火步骤(S50)之前执行氢退火步骤(S70)。此外，可以通过使用含氢原子和氮原子的气氛气体的热处理，同时执行氢退火步骤(S70)和氮退火步骤(S50)。
此后，如图16中所示，与图2所示的制造方法相类似地执行电极形成步骤(S60)，并因此，可以得到图15所示的半导体器件1。
将参照图17来描述用于制造根据本发明的半导体器件的第四实施例的方法的修改。
用于制造图17所示的半导体器件的方法与用于制造图16所示的半导体器件的方法基本类似。然而，用于制造图17所示的半导体器件的方法与用于制造图16所示的半导体器件的方法的不同之处在于，在图16中的氢退火步骤(S70)之后和电极形成步骤(S60)之前执行后热处理步骤(S80)。具体来讲，与图16所示的制造方法相类似，执行衬底准备步骤(S10)、外延层形成步骤(S20)、注入步骤(S30)、栅绝缘膜形成步骤(S40)、氮退火步骤(S50)和氢退火步骤(S70)。此后，执行后热处理步骤(S80)。具体来讲，执行使用惰性气体的退火步骤。作为用于该退火步骤的条件，可以使用惰性气体(例如，氩(Ar))作为气氛气体，并且可以使用加热温度为1100℃并且加热时间为60分钟的条件。使用惰性气体的这种退火步骤允许通过氮退火步骤(S50)和氢退火步骤(S70)引入到沟道区中的氮原子和氢原子而更可靠地产生降低界面态的效果。
此后，如图17中所示，与图2所示的制造方法相类似地执行电极形成步骤(S60)，并因此，可以得到图15所示的半导体器件1。
注意的是，可以在氮退火步骤(S50)和氢退火步骤(S70)之间额外地执行与以上的后热处理步骤(S80)相似的热处理步骤。另外，除此之外，在图17所示的制造方法中，还可以在氮退火步骤(S50)之前执行氢退火步骤(S70)。此外，可以通过使用含氢原子和氮原子的气氛气体的热处理，同时执行氢退火步骤(S70)和氮退火步骤(S50)。
虽然在以上第三实施例和第四实施例中的横向MOSFET被示出为半导体器件1，但是第三实施例和第四实施例的特性可以应用于图8所示的垂直DiMOSFET。换言之，在图8所示的半导体器件1中，在氧化物膜26与n+区24、p+区、p区23与用作半导体层的电压保持层22之间界面的10nm内的区域中的氢原子浓度的最大值或者氮原子和氢原子的总浓度的最大值可以被设置为大于或等于1×1021cm-3。
另外，优选地，在形成以上第一至第四实施例所示的半导体器件1的衬底2在<11-20>方向上具有的偏离取向的范围小于或等于±5°，或者在<01-10>方向上具有的偏离取向的范围小于或等于±5°。此外，更优选地，在形成以上第一至第四实施例的半导体器件1的衬底2的主表面具有相对于{03-38}的表面取向具有的偏离角大于或等于-3°且小于或等于+5°的表面取向。
在此，将列举本发明的特征构造，其中的一部分与以上实施例中的重叠。
根据本发明的用作碳化硅半导体衬底的半导体器件1包括衬底2、半导体层(图1中的p型层4、图8中的p区23)和绝缘膜(图1中的氧化物膜8、图8中的氧化物膜26)，该衬底2由碳化硅制成并且相对于{0001}的表面取向具有大于或等于50°且小于或等于65°的偏离角。半导体层(p型层4、p区23)形成在衬底2上并且由碳化硅制成。绝缘膜(氧化物膜8、26)被形成为接触半导体层(包括沟道区的p型层4、p区23)的表面。在半导体层和绝缘膜之间界面(沟道区和氧化物膜8、26之间的界面)的10nm内的区域中的氮原子浓度的最大值大于或等于1×1021cm-3。
以此方式，与在该界面附近没有含氮原子的情况相比，用作栅绝缘膜的氧化物膜8、26与沟道区之间的界面附近的沟道区中的载流子迁移率(沟道迁移率)可以增大，并且可以实现比使用硅的常规半导体器件的导通状态电阻更低的导通状态电阻。因此，可以得到的半导体器件1具有表现出足够高的沟道迁移率的优良电特性。注意的是，氮原子浓度的最大值被如上所述设置为大于或等于1×1021cm-3的原因在于，当氮原子浓度的最大值被设置为大于或等于以上值时，沟道迁移率可以被设置成实际足够的值，即，大于或等于50cm2/Vs。
在以上的半导体器件1中，氢原子可以被包含在半导体层(图1中的p型层4、图8中的p区23)与绝缘膜(氧化物膜8、26)之间界面的10nm内的区域中。在这种情况下，可以更可靠地降低该区域中的界面态。
根据本发明的用作碳化硅半导体器件的半导体器件1包括衬底2、半导体层(图13中的p型层4、图8中的p区23)和绝缘膜(图13中的氧化物膜8、图8中的氧化物膜26)，该衬底2由碳化硅制成并且相对于{0001}的表面取向具有大于或等于50°且小于或等于65°的偏离角。半导体层(p型层4、p区23)形成在衬底2上并且由碳化硅制成。绝缘膜(氧化物膜8、26)被形成为接触半导体层(包括沟道区的p型层4、p区23)的表面。在半导体层和绝缘膜之间界面(例如，包括在图13中的边界区41中的氧化物膜8、26和沟道区之间的界面)的10nm内的区域中的氢原子浓度的最大值大于或等于1×1021cm-3。
以此方式，与在该界面附近没有包含氢原子的情况相比，用作栅绝缘膜的氧化物膜8、26与沟道区之间的界面附近的沟道区中的载流子迁移率可以增大，并且可以实现比使用硅的常规半导体器件的导通状态电阻更低的导通状态电阻。注意的是，氢原子浓度的最大值被如上所述地设置为大于或等于1×1021cm-3的原因在于，当氢原子浓度被设置为大于或等于以上值时，沟道迁移率可以被设置成实际足够的值，即，大于或等于50cm2/Vs。
在以上的半导体器件1中，氮原子可以被包含在半导体层(图13中的p型层4、图8中的p区23)与绝缘膜(图13中的氧化物膜8、图8中的氧化物膜26)之间的界面的10nm内的区域中。在这种情况下，可以更可靠地降低该区域中的界面态。
根据本发明的用作碳化硅半导体器件的半导体器件1包括衬底2、半导体层(图15中的p型层4、图8中的p区23)和绝缘膜(图15中的氧化物膜8、图8中的氧化物膜26)，该衬底2由碳化硅制成并且相对于{0001}的表面取向具有大于或等于50°且小于或等于65°的偏离角。半导体层(p型层4、p区23)形成在衬底2上，并且由碳化硅制成。绝缘膜(氧化物膜8、26)被形成为接触半导体层(包括沟道区的p型层4、p区23)的表面。在半导体层和绝缘膜之间的界面(例如，包括在图15中的边界区41中的氧化物膜8、26和沟道区之间的界面)的10nm内的区域中的氮原子和氢原子浓度的总浓度的最大值大于或等于1×1021cm-3。
以此方式，与在该界面附近没有包含氮原子和氢原子的情况相比，用作栅绝缘膜的氧化物膜8、26与沟道区之间的界面附近的沟道区中的载流子迁移率可以增大，并且可以实现比使用硅的常规半导体器件的导通状态电阻更低的导通状态电阻。注意的是，氮原子和氮原子的总浓度的最大值被如上所述地设置为大于或等于1×1021cm-3的原因在于，当总浓度的最大值被设置为大于或等于以上值时，沟道迁移率可以被设置成实际足够的值，即，大于或等于50cm2/Vs。
在以上的半导体器件1中，能级比导带的能级低0.1eV的界面态密度优选地小于1×1012cm-2eV-1。在这种情况下，如上所述的界面态密度使得沟道区中的载流子迁移率能够充分增大。注意的是，当以上界面态密度大于1×1012cm-2eV-1时，半导体器件1中的沟道迁移率落入在被视为实际足够的值的50cm2/Vs以下，并因此，优选地，将界面态密度的值设置为小于如上所述的1×1012cm-2eV-1。
在以上的半导体器件1中，衬底2可以具有在<11-20>方向上的在小于或等于±5°的范围内的偏离取向。另外，由碳化硅制成的衬底2可以是具有4H多型的SiC衬底。在以上的半导体器件1中，衬底2在<01-10>方向上具有的偏离取向的范围可以小于或等于±5°。在这种情况下，以上的偏离取向是具有4H多型的SiC衬底中的典型偏离取向，并且可以在SiC衬底上容易地形成外延层。注意的是，考虑到在对衬底进行切片期间处理的变化，偏离取向的范围被设置成分别小于或等于±5°。
在以上的半导体器件1中，衬底2的主表面可以具有相对于{03-38}的表面取向的偏离角大于或等于-3°且小于或等于+5°的表面取向。另外，更优选地，衬底的主表面具有大致{03-38}的表面取向，并且更优选地，衬底的主表面具有{03-38}的表面取向。在此，衬底的主表面具有大致{03-38}的表面取向的状态意味着，由于衬底的处理精度等，造成衬底的主表面的表面取向在其中该表面取向可以被视为大致{03-38}的偏离角的范围。例如，在这种情况下的偏离角范围使得偏离角相对于{03-38}为±2°。在这种情况下，可以使上述的载流子迁移率(沟道迁移率)最大化。
注意的是，相对于{03-38}的表面取向在任意方向上的偏离角的范围被设置为大于或等于-3°且小于或等于+5°的原因在于，如从下文中将描述的数据中可以清楚的是，至少以上范围可以被视为其中得到被视为优良载流子迁移率(沟道迁移率)的、大于或等于大致90cm2/Vs的沟道迁移率的偏离角范围。
在用于制造根据本发明的碳化硅半导体器件的方法中，首先执行准备衬底2的步骤(衬底准备步骤(S10))，所述衬底2由碳化硅制成并且相对于{0001}的表面取向具有大于或等于50°且小于或等于65°的偏离角。执行在衬底2上形成半导体层的步骤(外延层形成步骤(S20))。此外，执行形成绝缘膜使之接触半导体层的表面的步骤(栅绝缘膜形成步骤(S40))。执行调节半导体层和绝缘膜之间界面的10nm内的区域中氮原子的浓度使得氮原子的浓度最大值大于或等于1×1021cm-3的步骤(氮退火步骤(S50))。以此方式，可以容易地制造出具有增大的载流子迁移率(沟道迁移率)的根据本发明的半导体器件1。
用于制造碳化硅半导体器件的以上方法还可以包括将氢原子引入到绝缘膜(氧化物膜8、26)与半导体层(p层4、p区23)之间的界面的10nm内的区域中的步骤(例如，图16或图17中的氢退火步骤(S70))。在这种情况下，可以容易地在以上区域中制造出除了氮原子之外还包含氢原子的碳化硅半导体器件。
在用于制造碳化硅半导体器件的以上方法中，引入氢原子的步骤(氢退火步骤(S70))包括使用包含氢原子的气体作为对其中形成绝缘膜(氧化物膜8、26)的衬底进行热处理的气氛气体的步骤。在这种情况下，可以容易地调节半导体层(包括沟道区的p型层4、p区23)与氧化物膜8、26之间的界面附近的氢原子的浓度。
在用于制造碳化硅半导体器件的以上方法中，引入氢原子的步骤(氢退火步骤(S70))可以包括使用含有氢原子的气体作为进行热处理的气氛气体、然后使用惰性气体作为对衬底进行热处理的气氛气体的步骤。在这种情况下，半导体器件1中的载流子迁移率可以进一步增大。
在用于制造碳化硅半导体器件的以上方法中，氮退火步骤(S50)可以包括使用含有氮原子的气体作为对其中形成绝缘膜(氧化物膜8、26)的衬底2进行热处理的气氛气体的步骤。在这种情况下，可以容易地调节半导体层(包括沟道区的p型层4、p区23)与氧化物膜8、26之间的界面附近的氮原子的浓度。
在用于制造碳化硅半导体器件的以上方法中，氮退火步骤(S50)可以包括使用以上含有氮原子的气体作为用于进行热处理的气氛气体、然后使用惰性气体(Ar气体)作为用于对衬底2进行热处理的气氛气体的步骤。在这种情况下，半导体器件1中的载流子迁移率可以进一步增大。
在用于制造根据本发明的碳化硅半导体器件的方法中，首先执行准备衬底2的步骤(衬底准备步骤(S10))，所述衬底2由碳化硅制成并且相对于{0001}的表面取向具有大于或等于50°且小于或等于65°的偏离角。执行在衬底2上形成半导体层的步骤(外延层形成步骤(S20))。此外，执行形成绝缘膜使之接触半导体层的表面的步骤(栅绝缘膜形成步骤(S40))。执行调节半导体层和绝缘膜之间的界面的10nm内的区域中氢原子的浓度使得氢原子的浓度最大值大于或等于1×1021cm-3的步骤(氢退火步骤(S70))。以此方式，可以容易地制造出具有增大的载流子迁移率(沟道迁移率)的根据本发明的半导体器件1。
用于制造碳化硅半导体器件的以上方法还可以包括将氮原子引入到绝缘膜(氧化物膜8、26)与半导体层(p层4、p区23)之间的界面的10nm内的区域中的步骤(氮退火步骤(S50))。在这种情况下，可以在以上区域中容易地制造包含除了氢原子之外的氮原子的碳化硅半导体器件。
在用于制造碳化硅半导体器件的以上方法中，引入氮原子的步骤(氮退火步骤(S50))包括使用含有氮原子的气体作为对其中形成绝缘膜(氧化物膜8、26)的衬底进行热处理的气氛气体的步骤。在这种情况下，可以容易地调节半导体层(包括沟道区的p型层4、p区23)与氧化物膜8、26之间的界面附近的氮原子的浓度。
在用于制造碳化硅半导体器件的以上方法中，引入氮原子的步骤(氮退火步骤(S50))可以包括使用含有氮原子的气体作为进行热处理的气氛气体、然后使用惰性气体作为对上述衬底进行热处理的气氛气体的步骤。在这种情况下，半导体器件1中的载流子迁移率可以进一步增大。
在用于制造碳化硅半导体器件的以上方法中，调节氢原子浓度的步骤(氢退火步骤(S70))可以包括使用含有氢原子的气体作为对其中形成绝缘膜(氧化物膜8、26)的衬底进行热处理的气氛气体的步骤。在这种情况下，可以容易地调节半导体层(包括沟道区的p型层4、p区23)与氧化物膜8、26之间的界面附近的氢原子的浓度。
在用于制造碳化硅半导体器件的以上方法中，调节氢原子浓度的步骤(氢退火步骤(S70))可以包括使用含有氢原子的气体作为用于进行热处理的气氛气体、然后使用惰性气体作为用于对衬底进行热处理的气氛气体的步骤。在这种情况下，半导体器件1中的载流子迁移率可以进一步增大。
在用于制造碳化硅半导体器件的以上方法中，含有氢原子的气体可以是水蒸气或含水蒸气的氧气。在这种情况下，由于使用的是容易获得并且易于操纵的水蒸气，因此可以相对容易地执行以上的氢退火步骤(S70)。
在用于制造根据本发明的碳化硅半导体器件的方法中，执行准备衬底2的步骤(衬底准备步骤(S10))，所述衬底2由碳化硅制成并且相对于{0001}的表面取向具有大于或等于50°且小于或等于65°的偏离角。执行在衬底2上形成半导体层的步骤(外延层形成步骤(S20))。此外，执行形成绝缘膜使之接触半导体层的表面的步骤(栅绝缘膜形成步骤(S40))。执行调节半导体层和绝缘膜之间的界面的10nm内的区域中氮原子和氢原子的总浓度使得总浓度的最大值大于或等于1×1021cm-3的步骤(氮退火步骤(S50)和氢退火步骤(S70))。以此方式，可以容易地制造具有增大的载流子迁移率(沟道迁移率)的根据本发明的半导体器件1。
(实例1)
下文中，将描述所进行的检验本发明效果的试验的细节。
(关于样品)
如下将制作具有图1所示的结构的半导体器件作为样品。在具有的厚度为400μm的n型碳化硅衬底2上形成具有的厚度为10μm的外延层3，并且在外延层3上形成具有的厚度为1μm的p型层4。然后，当使用1×1020cm-3的值作为杂质的浓度时，将磷(P)注入作为n+区5和6的n型导电杂质。另外，表示n+区5和6之间的距离的栅长度(沟道长度Lg)被设置为100μm。此外，栅宽度(沟道宽度)被设置为200μm。
在通过干法氧化工艺形成氧化物膜之后经受氮退火的样品被制作为本发明实例1的样品。另外，在形成氧化物膜之后经受氮退火并且进一步经受其中用作惰性气体的氩气被用作气氛气体的退火工艺(氩退火工艺)的样品被制作为本发明实例2的样品。在此，使用加热温度为1200℃并且加热时间为30分钟的条件作为用于形成氧化物膜8的干法氧化工艺的条件。在用于本发明实例1的样品的氮退火步骤中，使用一氧化氮气体作为气氛气体，并且加热温度被设置为1100℃并且加热时间被设置为60分钟。在用于本发明实例2的样品的氮退火步骤中，使用一氧化氮气体作为气氛气体，并且加热温度被设置为1100℃并且加热时间被设置为120分钟。在用于本发明实例2的样品的氩退火工艺中，使用氩气作为气氛气体，并且使用加热温度为1100℃并且加热时间为60分钟的条件。
另外，在形成栅绝缘膜之后没有经受氮退火步骤的样品被制作为用于比较例的样品。实例1中的以上氧化物膜具有的厚度为40nm，实例2中的氧化物膜具有的厚度为46nm并且比较例中的氧化物膜具有的厚度为33nm。
在形成如上所述的绝缘膜之后，形成源电极11和漏电极12，并且进一步，如图1所示，在用作栅绝缘膜的氧化物膜8上形成栅电极10，这与本发明的第一实施例中的制造方法相类似。源电极11和漏电极12由镍(Ni)制成并且具有的厚度为0.1μm。另外，栅电极10由铝(Al)制成并且具有的厚度为1μm。
(测量方法)
针对上述的每个样品，测量氧化物膜8与用作半导体层的p型层4之间的界面附近的、在深度方向上的氮原子的浓度分布。使用SIMS(二次离子质谱法)作为测量方法。另外，测量所形成的半导体器件中的沟道迁移率。使用以下方法作为测量方法。源-漏电压被设置为VDS＝0.1V并且施加栅电压VG以测量源-漏电流IDS(以测量栅电压相关性)。然而，假设gm＝(δIDS)/(δVG)，根据以下等式来确定相对于栅电压的沟道迁移率的最大值：
沟道迁移率μ＝gm×(L×d)/(W×ε×VDS)
(其中L：栅长度、d：氧化物膜的厚度、W：栅宽度、ε：氧化物膜的电容率)
(测量结果)
在深度方向上的氮原子的浓度分布基本如图18中所示。在图18中，水平方向表示距离氧化物膜表面的深度并且以单位nm来表达。垂直轴表示氮原子的浓度(以单位cm-3来表达)。如可以从图18中可以看到的，在氧化物膜8与用作半导体层的p型层4之间的界面部分中，氮原子具有最高的浓度。可以看到，氮原子分布在氧化物膜8与p型层4之间的界面周围的±10nm的范围内。虽然图18示出关于实例1的测量数据，但是针对实例2也得到基本类似的氮原子浓度分布。然而，在实例2中，氮原子浓度的最大值(峰值)高于实例1中的氮原子浓度的最大值。
接着，在图19中示出沟道中迁移率的测量结果。图19中的水平轴表示每个样品中测量的氮原子浓度的峰值(氮原子的峰值浓度)。其可以用单位cm-3来表示。图19中的垂直轴表示所测量的半导体器件中的沟道迁移率(MOS沟道迁移率)。其可以用单位cm2/Vs来表示。
如图19中所示，用于比较例的样品具有最低的氮原子峰值浓度，同时具有最小的沟道迁移率值。另一方面，与用于比较例的样品相比，实例1和2的样品都具有较高的氮原子峰值浓度，同时具有较大的沟道迁移率值。将用于实例1的样品与用于实例2的样品相比较，具有较高的氮原子峰值浓度的用于实例2的样品具有比用于实例1的样品更大的沟道迁移率值。
在此，与使用硅的常规MOSFET相比，为了实现较低的导通状态电阻的沟道迁移率所需的最小值被视为50cm2/Vs。因此，基于图19，即使考虑到工艺中的变化，也认为如果氮原子的峰值浓度被设置为大于或等于1×1021cm-3，则可以实现足够的沟道迁移率值。
(实例2)
接着，检验衬底2的偏离角与沟道迁移率之间的关系。以下将是具体的描述。
(样品)
通过使用与上述用于制造实例2样品的方法相类似的制造方法，来制作样品。具体来讲，衬底的主表面的不同表面取向被用于制作比较例的四种样品和本发明实例的三种样品。换言之，准备其主表面具有相对于(0001)为8°的偏离角的表面取向的碳化硅衬底(相对于(0001)的8°偏离衬底)作为比较例1。准备其主表面具有由(01-15)表示的表面取向的衬底作为比较例2。准备其主表面具有由(01-14)表示的表面取向的衬底作为比较例3。准备其主表面具有相对于(0001)的偏离角为70°的表面取向的衬底作为比较例4。另外，对于本发明的实例，准备其主表面具有由(01-13)表示的表面取向的衬底作为实例1。准备其主表面具有由(03-38)表示的表面取向的衬底作为实例2。准备其主表面具有由(01-12)表示的表面取向的衬底作为实例3。然后，这些不同的衬底用于形成与上述样品具有类似结构的半导体器件。
(测量方法)
针对上述每个样品，测量沟道迁移率。使用与用于测量实例1中的沟道迁移率的方法基本类似的方法，作为用于测量沟道迁移率的方法。
(测量结果)
在图20中示出测量结果。图20中的水平轴表示形成每个样品的衬底的主表面相对于{0001}的表面具有的偏离角(单位：°)。与图19中的垂直轴相类似，垂直轴表示沟道迁移率(单位：cm2/Vs)。如可以从图20中看到的，在具有偏离角的范围对应于本发明实例(大于或等50°且小于或等于65°)的实例1至实例3的样品中，与比较例的沟道迁移率值相比，沟道迁移率值显著增大。
(实例3)
接着，将描述所进行的用于检验当氢原子被引入到半导体层与绝缘膜之间界面的10nm内的区域中时的效果的试验细节。
(关于样品)
如下将制作具有图1所示结构的半导体器件作为样品。在具有的厚度为400μm的n型碳化硅衬底2上形成具有的厚度为10μm的外延层3，并且在外延层3上形成具有的厚度为1μm的p型层4。然后，当使用1×1020cm-3的值作为杂质浓度时，将磷(P)注入作为n+区5和6的n型导电杂质。另外，表示n+区5和6之间的距离的栅长度(沟道长度Lg)被设置为100μm。此外，栅宽度(沟道宽度)被设置为200μm。
在通过干法氧化工艺形成氧化物膜之后经受氢退火的样品被制作为本发明实例1的样品。另外，在形成氧化物膜之后经受氢退火并且进一步经受其中用作惰性气体的氩气被用作气氛的退火工艺(氩退火工艺)的样品被制作为本发明实例2的样品。在此，使用加热温度为1200℃并且加热时间为30分钟的条件作为用于形成氧化物膜8的干法氧化工艺的条件。在本发明实例1的样品的氢退火步骤中，使用氢气作为气氛气体，并且加热温度被设置为1100℃并且加热时间被设置为60分钟。作为本发明实例2的样品的氢退火的条件，使用氢气作为气氛气体，并且使用加热温度为1100℃并且加热时间为120分钟的条件。在实例2的样品的氩退火工艺中，使用氩气作为气氛气体，并且加热温度被设置为1100℃并且加热时间被设置为60分钟。
另外，在形成栅绝缘膜之后没有经受氢退火步骤的样品被制作为比较例的样品。注意的是，实例1中的以上氧化物膜具有的厚度为40nm，实例2中的氧化物膜具有的厚度为45nm并且比较例中的氧化物膜具有的厚度为33nm。
在形成如上所述的绝缘膜之后，形成源电极11和漏电极12，并且进一步，如图1所示，在用作栅绝缘膜的氧化物膜8上形成栅电极10，这与本发明的第一实施例中的制造方法相类似。源电极11和漏电极12由镍(Ni)制成并且具有的厚度为0.1μm。另外，栅电极10由铝(Al)制成并且具有的厚度为1μm。
(测量方法)
通过使用与已经讨论过的实例1的测试中的测量方法相类似的方法，针对上述的每个样品，测量氧化物膜8与用作半导体层的p型层4之间的界面附近的、在深度方向上的氢原子的浓度分布。换言之，使用SIMS(二次离子质谱法)作为测量方法。另外，测量所形成的半导体器件中的沟道迁移率。使用与实例1的测试中的测量方法相类似的方法作为测量方法。
(测量结果)
在深度方向上的氢原子的浓度分布与图18中所示的氮原子的浓度分布基本类似。换言之，与图18中所示的氮原子的浓度分布相类似，在氧化物膜8与用作半导体层的p型层4之间的界面部分中，氢原子具有最高浓度，并且其值大于或等于1×1021cm-3。氢原子被分布在氧化物膜8与p型层4之间的界面周围的±10nm的范围内。注意的是，上述实例1和实例2的样品都示出基本类似的氢原子的浓度分布。然而，在实例2的样品中，氢原子浓度的最大值(峰值)高于用于实例1的样品的氢原子浓度的最大值。
接着，关于沟道中迁移率的测量结果，得到如图19中所示的氮原子浓度的峰值与沟道迁移率之间的前述关系相类似的关系。
换言之，与图19的情况一样，用于比较例的样品具有最低的氢原子峰值浓度，同时具有最小的沟道迁移率值。另一方面，与用于比较例的样品相比，用于实例1和2的样品都具有较高的氢原子峰值浓度，同时具有较大的沟道迁移率值。将用于实例1的样品与用于实例2的样品相比较，具有较高的氢原子峰值浓度的实例2的样品具有比用于实例1的样品更大的沟道迁移率值。注意的是，当在曲线图中绘制近似用于表示氢原子浓度与沟道迁移率之间关系的数据的近似线时，得到图19中所示的曲线图中的与近似线(曲线)基本类似的曲线。
在此，与使用硅的常规MOSFET相比，为了实现较低的导通状态电阻的沟道迁移率所需的最小值被视为50cm2/Vs。因此，如与氮原子的峰值浓度的情况一样，即使考虑到工艺中的变化，也认为如果氢原子的峰值浓度被设置为大于或等于1×1021cm-3，可以实现足够的沟道迁移率值。
(实施例4)
接着，将描述其中水蒸气用作进行热处理的气氛气体以将氢原子引入到半导体层与绝缘膜之间的界面的10nm内的区域中的试验的细节。
(关于样品)
具有图1所示结构的半导体器件被制作为样品。用于制造样品的方法与用于制造实例3中的样品的以上方法基本类似。换言之，在具有的厚度为400μm的n型碳化硅衬底2上形成具有的厚度为10μm的外延层3，并且在外延层3上形成具有的厚度为1μm的p型层4。然后，当使用1×1020cm-3的值作为杂质浓度时，将磷(P)注入作为用于n+区5和6的n型导电杂质。另外，表示n+区5和6之间的距离的栅长度(沟道长度Lg)被设置为100μm。此外，栅宽度(沟道宽度)被设置为200μm。
在通过干法氧化工艺形成氧化物膜之后经受含水蒸气的氧气退火的样品被制作为用于本发明实例1的样品。另外，在形成氧化物膜之后经受含水蒸气的氧气退火并且进一步经受其中用作惰性气体的氩气被用作气氛气体的退火工艺(氩退火工艺)的样品被制作为用于本发明实例2的样品。在此，使用加热温度为1200℃并且加热时间为30分钟的条件作为用于形成氧化物膜8的干法氧化工艺的条件。在用于本发明实例1的样品的含水蒸气的氧气退火步骤中，使用含水蒸气的氧气作为气氛气体，并且加热温度被设置为1100℃并且加热时间被设置为60分钟。作为用于本发明实例2的样品的含水蒸气的氧气退火的条件，使用含水蒸气的氧气作为气氛气体，并且使用加热温度为1100℃并且加热时间为120分钟的条件。在用于实例2的样品的氩退火工艺中，使用氩气作为气氛气体，并且加热温度被设置为1100℃并且加热时间被设置为60分钟。
另外，在形成栅绝缘膜之后没有经受含水蒸气的氧气退火步骤的样品被制作为用于比较例的样品。注意的是，实例1中的以上氧化物膜具有的厚度为40nm，实例2中的氧化物膜具有的厚度为44nm并且比较例中的氧化物膜具有的厚度为33nm。
在形成如上所述的绝缘膜之后，形成源电极11和漏电极12，并且进一步，如图1所示，在用作栅绝缘膜的氧化物膜8上形成栅电极10，这与本发明的第一实施例中的制造方法相类似。源电极11和漏电极12由镍(Ni)制成并且具有的厚度为0.1μm。另外，栅电极10由铝(Al)制成并且具有的厚度为1μm。
(测量方法)
通过使用与已经讨论过的实例1的测试中的测量方法相类似的方法，针对上述的每个样品，测量氧化物膜8与用作半导体层的p型层4之间的界面附近的、在深度方向上的氢原子的浓度分布。换言之，使用SIMS(二次离子质谱法)作为测量方法。另外，测量所形成的半导体器件中的沟道迁移率。使用与实例1的测试中的测量方法相类似的方法作为测量方法。
(测量结果)
如与实例3的测试情况一样，在深度方向上的氢原子的浓度分布与图18中所示的氮原子的浓度分布基本类似。换言之，与图18中所示的氮原子的浓度分布相类似，在氧化物膜8与用作半导体层的p型层4之间的界面部分中，氢原子具有最高浓度，并且其值大于或等于1×1021cm-3。氢原子被分布在氧化物膜8与p型层4之间的界面周围的±10nm的范围内。注意的是，上述实例1和实例2的样品都示出基本类似的氢原子的浓度分布。然而，在实例2的样品中，氢原子浓度的最大值(峰值)高于用于实例1的样品的氢原子浓度的最大值。
接着，关于沟道中的迁移率的测量结果，得到如图19中所示的氮原子浓度的峰值与沟道迁移率之间的前述关系相类似的关系。
换言之，与图19的情况一样，用于比较例的样品具有最低的氢原子峰值浓度，并且同时具有最小的沟道迁移率值。另一方面，与用于比较例的样品相比，用于实例1和2的样品都具有较高的氢原子峰值浓度，并且同时具有较大的沟道迁移率值。将用于实例1的样品与用于实例2的样品相比较，具有较高的氢原子峰值浓度的用于实例2的样品具有比用于实例1的样品更大的沟道迁移率值。注意的是，当在曲线图中绘制近似用于表示氢原子的峰值浓度与沟道迁移率之间关系的数据的近似线时，得到与图19中所示的曲线图中的近似线(曲线)基本类似的曲线。
在此，与使用硅的常规MOSFET相比，为了实现较低的导通状态电阻的沟道迁移率所需的最小值被视为50cm2/Vs。因此，如与氮原子的峰值浓度的情况一样，即使考虑到工艺中的变化，也认为如果氢原子的峰值浓度被设置为大于或等于1×1021cm-3，可以实现足够的沟道迁移率值。
(实例5)
接着，将描述其中含有氮原子和氢原子的气体用作进行热处理的气氛气体以将氮原子和氢原子引入到半导体层与绝缘膜之间的界面的10nm内的区域中的试验的细节。
(关于样品)
具有图1所示的结构的半导体器件被制作为样品。用于制造样品的方法与用于制造实例3中的样品的以上方法基本类似。换言之，在具有的厚度为400μm的n型碳化硅衬底2上形成具有的厚度为10μm的外延层3，并且在外延层3上形成具有的厚度为1μm的p型层4。然后，当使用1×1020cm-3的值作为杂质浓度时，将磷(P)注入作为用于n+区5和6的n型导电杂质。另外，表示n+区5和6之间的距离的栅长度(沟道长度Lg)被设置为100μm。此外，栅宽度(沟道宽度)被设置为200μm。
在通过干法氧化工艺形成氧化物膜之后经受氮退火的样品被制作为本发明的参考实例的样品。另外，在形成氧化物膜之后经受氮退火并且进一步经受氢退火的样品被制作为用于本发明实例1的样品。此外，在形成氧化物膜之后、在与以上参考实例的样品的条件不同的条件下经受氮退火的样品被制作为用于本发明实例2的样品。此外，在形成氧化物膜之后、在与以上实例1的条件不同的条件下经受氮退火并且进一步经受氢退火的样品被制作为用于本发明实例3的样品。在此，使用加热温度为1200℃并且加热时间为30分钟的条件作为用于形成氧化物膜8的干法氧化工艺的条件。在用于本发明参考实例的样品的氮退火步骤中，使用一氧化氮(NO)气体作为气氛气体，并且加热温度被设置为1100℃并且加热时间被设置为20分钟。作为用于本发明实例1的样品的氮退火步骤的条件，使用一氧化氮气体作为气氛气体，并且使用加热温度为1100℃并且加热时间为20分钟的条件。在用于实例1的样品的氢退火工艺中，使用氢气作为气氛气体，并且加热温度被设置为1100℃并且加热时间被设置为30分钟。在用于实例2的样品的氮退火步骤中，使用一氧化氮(NO)气体作为气氛气体，并且加热温度被设置为1100℃并且加热时间被设置为60分钟。作为用于本发明实例3的样品的氮退火步骤的条件，使用一氧化氮气体作为气氛气体，并且使用加热温度为1100℃并且加热时间为60分钟的条件。在用于实例3的样品的氢退火步骤中，使用氢气作为气氛气体，并且加热温度被设置为1100℃并且加热时间被设置为30分钟。
另外，在形成栅绝缘膜之后没有经受氮退火步骤和氢退火步骤的样品被制作为用于比较例的样品。注意的是，在参考实例中的以上氧化物膜具有的厚度为41nm，在实例1中的氧化物膜具有的厚度为45nm，在实例2中的氧化物膜具有的厚度为41nm，在实例3中的氧化物膜具有的厚度为45nm并且在比较例中的氧化物膜具有的厚度为33nm。
在形成如上所述的绝缘膜之后，形成源电极11和漏电极12，并且进一步，在如图1所示，用作每个样品中的栅绝缘膜的氧化物膜8上形成栅电极10，这与本发明的第一实施例中的制造方法相类似。源电极11和漏电极12由镍(Ni)制成并且具有的厚度为0.1μm。另外，栅电极10由铝(Al)制成并且具有的厚度为1μm。
(测量方法)
通过使用与已经讨论过的实例1的测试中的测量方法相类似的方法，针对上述的每个样品，测量氧化物膜8与用作半导体层的p型层4之间的界面附近的、在深度方向上的氮原子和氢原子的总浓度分布。换言之，使用SIMS(二次离子质谱法)作为测量方法。另外，测量所形成的半导体器件中的沟道迁移率。使用与实例1的测试中的测量方法相类似的方法作为测量方法。
(测量结果)
在深度方向上的氮原子和氢原子的总浓度分布与图18中所示的氮原子的浓度分布基本类似。换言之，与图18中所示的氮原子的浓度分布相类似，在氧化物膜8与用作半导体层的p型层4之间的界面部分中，氮原子和氢原子具有最高的总浓度。氮原子和氢原子被分布在氧化物膜8与p型层4之间的界面周围的±10nm的范围内。
注意的是，用于参考实例的以上样品中的氮原子浓度的峰值(最大值)为7×1020cm-3。另外，用于实例1的样品中的氮原子浓度的峰值为7×1020cm-3，并且氢原子浓度的峰值(最大值)为7×1020cm-3。此外，氮原子浓度的峰值位置和氢原子浓度的峰值位置彼此重叠。换言之，用于实例1的样品中的氮原子和氢原子的总浓度的峰值为1.4×1021cm-3。
另外，用于实例2的以上样品中的氮原子浓度的峰值(最大值)为2×1021cm-3。此外，用于实例3的样品中的氮原子浓度的峰值为2×1021cm-3，并且氢原子浓度的峰值(最大值)为1×1021cm-3。此外，氮原子浓度的峰值位置和氢原子浓度的峰值位置彼此重叠。换言之，用于实例3的样品中的氮原子和氢原子的总浓度的峰值为3×1021cm-3。
接着，关于沟道中的迁移率的测量结果，得到如图19中所示的氮原子浓度的峰值与沟道迁移率之间的前述关系相类似的关系。在图21中示出沟道迁移率的测量结果。图21中的水平轴表示针对每个样品测量的氮原子和氢原子的总浓度的峰值(峰值浓度)。其用单位cm-3表示。图21中的垂直轴表示所测量的半导体器件中的沟道迁移率(MOS沟道迁移率)。其用单位cm2/Vs表示。
如图21中所示，用于比较例的样品具有最低的氮原子峰值浓度，并且同时具有最小的沟道迁移率值。另一方面，与用于比较例的样品相比，用于实例1至3的所有样品都具有较高的氮原子和氢原子的总浓度的峰值，并且同时具有较大的沟道迁移率值。将用于实例1至实例3的样品相比较，具有较高的氮原子和氢原子的总浓度的峰值(峰值浓度)的样品具有更大的沟道迁移率值。
在此，与使用硅的常规MOSFET相比，如已经讨论过的，为了实现较低的导通状态电阻的沟道迁移率所需的最小值被视为50cm2/Vs。因此，如与氮原子的峰值浓度的情况一样，即使考虑到工艺中的变化，也认为如果氮原子和氢原子的总浓度的峰值(峰值浓度)被设置为大于或等于1×1021cm-3，可以实现足够的沟道迁移率值。
(实例6)
为了检验本发明的效果，制作半导体器件的原型并且评价半导体器件中的半导体层与绝缘膜之间的界面的界面态。
(关于样品)
图22所示的半导体器件是MOS电容器，其包括作为n型碳化硅衬底的衬底2、在衬底2上形成的缓冲层21、在缓冲层21上形成的电压保持层22、在电压保持层22上形成的氧化物膜26、在氧化物膜上形成的栅电极10以及在衬底2的后表面(与其中形成有缓冲层2的表面相反的后表面)上形成的后表面电极31。
通过执行以下步骤来制造以上的半导体器件。在衬底2的表面上形成由n型碳化硅外延层制成的缓冲层21，该衬底2由n型碳化硅制成并且具有的厚度为400μm。衬底2具有0.02Ω·cm的比电阻。缓冲层21具有的厚度为0.5μm并且n型杂质的浓度被设置为5×1017cm-3。然后，在缓冲层21上形成具有的厚度为10μm的n型碳化硅外延层3，以用作电压保持层22。电压保持层22中的n型杂质的浓度被设置为5×1015cm-3。
在通过干法氧化工艺在电压保持层22的表面上形成氧化物膜26之后经受氮退火的样品被制作为用于本发明实例的样品。在此，使用加热温度为1200℃并且加热时间为30分钟的条件作为用于形成氧化物膜26的干法氧化工艺的条件。在用于本发明实例的样品的氮退火步骤中，使用一氧化氮(NO)气体作为气氛气体，并且加热温度被设置为1100℃并且加热时间被设置为60分钟。
另外，在形成氧化物膜26之后没有经受氮退火步骤的样品被制作为用于比较例的样品。注意的是，在实例中的以上氧化物膜26具有的厚度为40nm，并且在比较例中的氧化物膜26具有的厚度为33nm。
在如上所述形成用作绝缘膜的氧化物膜26之后，在衬底2的后表面上形成用作欧姆电极的后表面电极31，并且在用作栅绝缘膜的氧化物膜26上形成栅电极10，如图22中所示。后表面电极31由镍(Ni)制成并且具有的厚度为0.1μm。另外，在加热温度为950℃并且加热时间为2分钟的条件下，后表面电极31在氩(Ar)气氛中经受合金化工艺(热处理)。栅电极10由铝(Al)制成并且具有的厚度为1μm。另外，栅电极10具有其直径为800μm的圆形二维形状。通过执行这些步骤，可以得到的用于实例和比较例的样品具有图22中所示的半导体器件的构造。
(测量方法)
针对具有图22中所示的半导体器件(MOS电容器)构造的实例和比较例的以上样品，测量电容-电压特性(CV特性)。注意的是，在高频CV测量中，测量频率被设置为1MHz。另外，通过使用准静态CV测量方法来执行低频CV测量。注意的是，由MOS界面的半导体侧上形成的耗尽层造成的电容Cs是通过对泊松方程求解来确定的。此时，没有考虑到反转状态并且假设的是深耗尽状态。
另外，通过使用高-低法，针对用于实例和比较例的以上样品来计算界面态密度。下文中，将概述通过使用高-低法来计算界面态密度的方法。
在以上的高频CV测量中，由具有相对大的发射时间常数的界面态造成的电容Cit没有作为电容分量出现。另一方面，在低到足以从界面态捕获电子/将电子发射到界面态以进行响应的频率下得到的CV的测量(低频CV测量)中，电容被视为通过将由界面态造成的电容加上高频CV测量中的电容而得到的值。在此，通过低频CV测量得到的电容包括氧化物膜电容、耗尽层电容和界面态电容的信息。因此，通过低频CV测量得到的电容CLF通过用以下的数学公式(1)来表达。
[公式1]
1 C LF = 1 C ox + 1 C D + C it - - - ( 1 )
然而，在高频CV测量中，界面态电容没有如上所述地做出响应(没有被检测)，并因此，通过高频CV测量所得到的电容CHF通过用以下的数学公式(2)来表达。
[公式2]
1 C HF = 1 C ox + 1 C D - - - ( 2 )
因此，基于以上的数学公式(1)和(2)，可以通过使用以下的数学公式(3)来确定界面态密度Dit。
[公式3]
D it = C ox q ( C LF / C ox 1 - C LF / C ox - C HF / C ox 1 - C HF / C ox ) ( &Theta; C it = q D it ) - - - ( 3 )
(测量结果)
将参照图23至图25来描述以上测量的结果。
在图23和图24所示的曲线图中，水平轴表示电压并且垂直轴表示电容。然而，垂直轴表示通过利用氧化物膜电容Cox将总电容C标准化所得到的电容。如可以从图23和图24中看到的，高频CV特性和低频CV特性之间的大的差没有在图23中所示的本发明实例的样品中发现。另一方面，高频CV特性和低频CV特性之间的相对大的差在图24所示的比较例的样品中看到的。认为这是因为由界面态造成的电容(界面态电容)对用于比较例的样品的效果优于对用于实例的样品的效果。
通过使用以上的高-低法、针对用于实例和比较例的样品所计算的界面态密度的结果在图25中示出。在图25中，垂直轴表示界面态密度，并且水平轴表示相对于导带的能量值的能量值。
如可以从图25中看到的，对于任何能级，用于实例(采用氮退火)的样品的界面态密度低于用于比较例(不采用氮退火)的样品的界面态密度。另外，用于实例的样品的界面态密度也小于比导带的能级低0.1eV的能级中的1×1012cm-2eV-1。
(实例7)
为了检验本发明的效果，制造样品并且评价界面态密度和MOS沟道迁移率之间的关系。
(关于样品)
如下具有图1所示的结构的半导体器件被制作为样品。在具有的厚度为400μm的n型碳化硅衬底2上形成具有的厚度为10μm的外延层3，并且在外延层3上形成具有的厚度为1μm的p型层4。然后，当使用1×1020cm-3的值作为杂质浓度时，将磷(P)注入作为用于n+区5和6的n型导电杂质。另外，表示在n+区5和6之间的距离的栅长度(沟道长度Lg)被设置为100μm。此外，栅宽度(沟道宽度)被设置为200μm。
在通过干法氧化工艺形成氧化物膜之后经受氮退火的样品被制作为用于本发明实例1的样品。另外，在形成氧化物膜之后经受氮退火并且进一步经受其中用作惰性气体的氩气被用作气氛的退火工艺(氩退火工艺)的样品被制作为用于本发明实例2的样品。在此，使用加热温度为1200℃并且加热时间为30分钟的条件作为用于形成氧化物膜8的干法氧化工艺的条件。在用于本发明实例1的样品的氮退火步骤中，使用NO气体作为气氛气体，并且加热温度被设置为1100℃并且加热时间被设置为60分钟。作为用于本发明实例2的样品的氮退火步骤的条件，使用NO气体作为气氛气体，并且使用加热温度为1100℃并且加热时间为120分钟的条件。在用于实例2的样品的氩退火工艺中，使用氩气作为气氛气体，并且加热温度被设置为1100℃并且加热时间被设置为60分钟。
另外，在形成栅绝缘膜之后没有经受氢退火步骤的样品被制作为用于比较例的样品。注意的是，在实例1中的以上氧化物膜具有的厚度为40nm，在实例2中的氧化物膜具有的厚度为46nm并且在比较例中的氧化物膜具有的厚度为33nm。
在形成如上所述的绝缘膜之后，形成源电极11和漏电极12，并且进一步，如图1所示，在用作栅绝缘膜的氧化物膜8上形成栅电极10，这与本发明的第一实施例中的制造方法相类似。源电极11和漏电极12由镍(Ni)制成并且具有的厚度为0.1μm。另外，栅电极10由铝(Al)制成并且具有的厚度为1μm。
(测量方法)
测量所形成的半导体器件的样品中的沟道迁移率。使用与实例1的测试中的测量方法相类似的方法作为测试方法。
另外，通过使用与以上实例6的测试中的方法相类似的方法(也就是说，通过使用基于高频CV特性和低频CV特性的数据的高-低法)，针对每个样品，来计算界面态密度。
(测量结果)
测量结果在图26中示出。图26中的水平轴表示能级比导带的能级低0.1eV的界面态密度的值。其用单位cm-2eV-1表示。图26中的垂直轴表示所测量的半导体器件中的沟道迁移率(MOS沟道迁移率)。其用单位cm2/Vs表示。
如可以从图26中看到的，随着界面态密度降低，沟道迁移率增大。在此，如已讨论过的，与使用硅的常规MOSFET相比，用于实现较低导通状态电阻的沟道迁移率所需的最小值被视为50cm2/Vs。还可以从图26中看到，沟道迁移率为50cm2/Vs的界面态密度的范围小于或等于7×1011cm-2eV-1。然而，通常，可以在所测得的界面态密度的值中包括大的误差。因此，根据发明人的经验，认为如果(比导带的能级低0.1eV的能级中)界面态密度被设置为小于1×1012cm-2eV-1，则可以实现足够的沟道迁移率。
应该理解，本文公开的这些实施例和实例是示例性的并且在任何方面是非限制性的。本发明的范围受权利要求书的条款而非以上的描述限定，并且旨在包括等价于权利要求书条款的范围和含义内的任何修改形式。
工业可应用性
本发明有利地应用于碳化硅半导体器件，在该碳化硅半导体器件中，绝缘膜被形成为接触由碳化硅制成的半导体层，例如MOSFET和DiMOSFET。

Claims (30)

1.一种碳化硅半导体器件(1)，包括：
衬底(2)，所述衬底(2)由碳化硅制成并且相对于{0001}的表面取向具有大于或等于50°且小于或等于65°的偏离角；
半导体层(4，23)，所述半导体层(4，23)形成在所述衬底(2)上并且由碳化硅制成；以及，
绝缘膜(8，26)，所述绝缘膜(8，26)被形成为与所述半导体层(4，23)的表面相接触，
在所述半导体层(4，23)和所述绝缘膜(8，26)之间的界面的10nm内的区域中的氮原子的浓度的最大值大于或等于1×1021cm-3。
2.根据权利要求1所述的碳化硅半导体器件(1)，其中，
在所述半导体层(4，23)和所述绝缘膜(8，26)之间的所述界面的10nm内的所述区域中包含氢原子。
3.根据权利要求1所述的碳化硅半导体器件(1)，其中，
在比导带的能级低0.1eV的能级中的界面态密度小于1×1012cm-2eV-1。
4.根据权利要求1所述的碳化硅半导体器件(1)，其中，
所述衬底(2)的偏离取向在沿<11-20>方向小于或等于±5°的范围中。
5.根据权利要求1所述的碳化硅半导体器件(1)，其中，
所述衬底(2)的偏离取向在沿<01-10>方向小于或等于±5°的范围中。
6.根据权利要求5所述的碳化硅半导体器件(1)，其中，
所述衬底(2)的主表面的表面取向相对于{03-38}的表面取向具有大于或等于-3°且小于或等于+5°的偏离角。
7.一种碳化硅半导体器件(1)，包括：
衬底(2)，所述衬底(2)由碳化硅制成并且相对于{0001}的表面取向具有大于或等于50°且小于或等于65°的偏离角；
半导体层(4，23)，所述半导体层(4，23)形成在所述衬底(2)上并且由碳化硅制成；以及，
绝缘膜(8，26)，所述绝缘膜(8，26)被形成为与所述半导体层(4，23)的表面相接触，
在所述半导体层(4，23)和所述绝缘膜(8，26)之间的界面的10nm内的区域中的氢原子的浓度的最大值大于或等于1×1021cm-3。
8.根据权利要求7所述的碳化硅半导体器件(1)，其中，
在所述半导体层(4，23)和所述绝缘膜(8，26)之间的所述界面的10nm内的所述区域中包含氮原子。
9.根据权利要求7所述的碳化硅半导体器件(1)，其中，
在比导带的能级低0.1eV的能级中的界面态密度小于1×1012cm-2eV-1。
10.根据权利要求7所述的碳化硅半导体器件(1)，其中，
所述衬底(2)的偏离取向在沿<11-20>方向小于或等于±5°的范围中。
11.根据权利要求7所述的碳化硅半导体器件(1)，其中，
所述衬底(2)的偏离取向在沿<01-10>方向小于或等于±5°的范围中。
12.根据权利要求11所述的碳化硅半导体器件(1)，其中，
所述衬底(2)的主表面的表面取向相对于{03-38}的表面取向具有大于或等于-3°且小于或等于+5°的偏离角。
13.一种碳化硅半导体器件(1)，包括：
衬底(2)，所述衬底(2)由碳化硅制成并且相对于{0001}的表面取向具有大于或等于50°且小于或等于65°的偏离角；
半导体层(4，23)，所述半导体层(4，23)形成在所述衬底(2)上并且由碳化硅制成；以及，
绝缘膜(8，26)，所述绝缘膜(8，26)被形成为与所述半导体层(4，23)的表面相接触，
在所述半导体层(4，23)和所述绝缘膜(8，26)之间的界面的10nm内的区域中的氮原子和氢原子的总浓度的最大值大于或等于1×1021cm-3。
14.根据权利要求13所述的碳化硅半导体器件(1)，其中，
在比导带的能级低0.1eV的能级中的界面态密度小于1×1012cm-2eV-1。
15.根据权利要求13所述的碳化硅半导体器件(1)，其中，
所述衬底(2)的偏离取向在沿<11-20>方向小于或等于±5°的范围中。
16.根据权利要求13所述的碳化硅半导体器件(1)，其中，
所述衬底(2)的偏离取向在沿<01-10>方向小于或等于±5°的范围中。
17.根据权利要求16所述的碳化硅半导体器件(1)，其中，
所述衬底(2)的主表面的表面取向相对于{03-38}的表面取向具有大于或等于-3°且小于或等于+5°的偏离角。
18.一种制造碳化硅半导体衬底的方法，包括如下各步骤：
准备衬底(2)，所述衬底(2)由碳化硅制成并且相对于{0001}的表面取向具有大于或等于50°且小于或等于65°的偏离角(S10)；
在所述衬底(2)上形成半导体层(4，23)(S20)；
形成绝缘膜(8，26)，以使其与所述半导体层(4，23)的表面相接触(S40)；以及，
调节在所述半导体层(4，23)和所述绝缘膜(8，26)之间的界面的10nm内的区域中的氮原子的浓度，使得所述氮原子的浓度的最大值大于或等于1×1021cm-3(S50)。
19.根据权利要求18所述的制造碳化硅半导体器件的方法，还包括如下步骤：
将氢原子引入到所述半导体层(4，23)和所述绝缘膜(8，26)之间的所述界面的10nm内的所述区域中(S70)。
20.根据权利要求19所述的制造碳化硅半导体器件的方法，其中，
引入氢原子的所述步骤包括使用含有氢原子的气体作为对形成有所述绝缘膜(8，26)的所述衬底(2)进行热处理的气氛气体的步骤。
21.根据权利要求20所述的制造碳化硅半导体器件的方法，其中，
所述含有氢原子的气体是水蒸气或含水蒸气的氧。
22.根据权利要求18所述的制造碳化硅半导体器件的方法，其中，
调节氮原子的浓度的所述步骤(S50)包括使用含有氮原子的气体作为对形成有所述绝缘膜(8，26)的所述衬底(2)进行热处理的气氛气体的步骤。
23.根据权利要求22所述的制造碳化硅半导体器件的方法，其中，
调节氮原子的浓度的所述步骤(S50)包括使用含有氮原子的气体作为进行热处理的气氛气体、然后使用惰性气体作为对所述衬底进行热处理的气氛气体的步骤。
24.一种制造碳化硅半导体器件的方法，包括如下各步骤：
准备衬底(2)，所述衬底(2)由碳化硅制成并且相对于{0001}的表面取向具有大于或等于50°且小于或等于65°的偏离角(S10)；
在所述衬底(2)上形成半导体层(4，23)(S20)；
形成绝缘膜(8，26)，以使其与所述半导体层(4，23)的表面相接触(S40)；以及，
调节在所述半导体层(4，23)和所述绝缘膜(8，26)之间的界面的10nm内的区域中的氢原子的浓度，使得所述氢原子的浓度的最大值大于或等于1×1021cm-3(S70)。
25.根据权利要求24所述的制造碳化硅半导体器件的方法，还包括如下步骤：
将氮原子引入到所述半导体层(4，23)和所述绝缘膜(8，26)之间的所述界面的10nm内的所述区域中(S50)。
26.根据权利要求25所述的制造碳化硅半导体器件的方法，其中，
引入氮原子的所述步骤(S50)包括使用含有氮原子的气体作为对形成有所述绝缘膜(8，26)的所述衬底(2)进行热处理的气氛气体的步骤。
27.根据权利要求24所述的制造碳化硅半导体器件的方法，其中，
调节氢原子的浓度的所述步骤(S70)包括使用含有氢原子的气体作为对形成有所述绝缘膜(8，26)的所述衬底(2)进行热处理的气氛气体的步骤。
28.根据权利要求27所述的制造碳化硅半导体器件的方法，其中，
调节氢原子的浓度的所述步骤(S70)包括使用所述含有氢原子的气体作为进行热处理的气氛气体、然后使用惰性气体作为对所述衬底(2)进行热处理的气氛气体的步骤。
29.根据权利要求28所述的制造碳化硅半导体器件的方法，其中，
所述含有氢原子的气体是水蒸气或含水蒸气的氧。
30.一种制造碳化硅半导体器件的方法，包括如下各步骤：
准备衬底(2)，所述衬底(2)由碳化硅制成并且相对于{0001}的表面取向具有大于或等于50°且小于或等于65°的偏离角(S10)；
在所述衬底(2)上形成半导体层(4，23)(S20)；
形成绝缘膜(8，26)，以使其与所述半导体层(4，23)的表面相接触(S40)；以及，
调节在所述半导体层(4，23)和所述绝缘膜(8，26)之间的界面的10nm内的区域中的氮原子和氢原子的总浓度，使得所述总浓度的最大值大于或等于1×1021cm-3(S50，S70)。
CN200980146557.3A 2008-11-20 2009-02-03 碳化硅半导体器件及其制造方法 Expired - Fee Related CN102224594B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008297088A JP5157843B2 (ja) 2007-12-04 2008-11-20 炭化ケイ素半導体装置およびその製造方法
JP2008-297088 2008-11-20
PCT/JP2009/051762 WO2010058610A1 (ja) 2008-11-20 2009-02-03 炭化ケイ素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN102224594A true CN102224594A (zh) 2011-10-19
CN102224594B CN102224594B (zh) 2014-09-24

Family

ID=42199022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980146557.3A Expired - Fee Related CN102224594B (zh) 2008-11-20 2009-02-03 碳化硅半导体器件及其制造方法

Country Status (7)

Country Link
US (3) US8686434B2 (zh)
EP (1) EP2357671A4 (zh)
JP (1) JP5157843B2 (zh)
KR (1) KR101225332B1 (zh)
CN (1) CN102224594B (zh)
TW (1) TWI440180B (zh)
WO (1) WO2010058610A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104185902A (zh) * 2012-05-18 2014-12-03 住友电气工业株式会社 半导体器件
CN104321876A (zh) * 2012-06-26 2015-01-28 住友电气工业株式会社 用于制造碳化硅半导体器件的方法和碳化硅半导体器件
CN109494303A (zh) * 2017-09-12 2019-03-19 松下知识产权经营株式会社 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5564781B2 (ja) * 2008-07-07 2014-08-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
WO2010131573A1 (ja) * 2009-05-11 2010-11-18 住友電気工業株式会社 絶縁ゲート型バイポーラトランジスタ
JP2011040675A (ja) * 2009-08-18 2011-02-24 Sumitomo Electric Ind Ltd 半導体装置
JP5464579B2 (ja) * 2009-08-28 2014-04-09 独立行政法人産業技術総合研究所 リセスゲート型炭化珪素電界効果トランジスタおよびその製造方法
EP2482307A1 (en) * 2009-09-24 2012-08-01 Sumitomo Electric Industries, Ltd. Silicon carbide ingot, silicon carbide substrate, methods for manufacturing the ingot and the substrate, crucible, and semiconductor substrate
US20120012862A1 (en) * 2009-10-13 2012-01-19 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide substrate, silicon carbide substrate, and semiconductor device
JP5316428B2 (ja) * 2010-01-12 2013-10-16 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JPWO2011089687A1 (ja) * 2010-01-19 2013-05-20 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
US8450750B2 (en) 2010-01-27 2013-05-28 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing thereof
JP5920684B2 (ja) * 2010-02-10 2016-05-18 株式会社東芝 半導体装置
EP2546867A4 (en) 2010-03-12 2014-07-09 Sumitomo Electric Industries SILICON CARBIDE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
KR20130006442A (ko) 2010-03-23 2013-01-16 스미토모덴키고교가부시키가이샤 반도체 장치 및 그 제조 방법
JP2011199132A (ja) 2010-03-23 2011-10-06 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2011243619A (ja) * 2010-05-14 2011-12-01 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2012004494A (ja) * 2010-06-21 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法および製造装置
JP5673113B2 (ja) * 2011-01-12 2015-02-18 住友電気工業株式会社 半導体装置
JP5668576B2 (ja) * 2011-04-01 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
JP2013004643A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP6084226B2 (ja) * 2011-10-14 2017-02-22 ディフテック レーザーズ インコーポレイテッド 基板上に位置付けられる平坦化された半導体粒子
US9209019B2 (en) 2013-09-05 2015-12-08 Diftek Lasers, Inc. Method and system for manufacturing a semi-conducting backplane
US9455307B2 (en) 2011-10-14 2016-09-27 Diftek Lasers, Inc. Active matrix electro-optical device and method of making thereof
KR101926687B1 (ko) 2011-10-24 2018-12-07 엘지이노텍 주식회사 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼
JP2013235895A (ja) * 2012-05-07 2013-11-21 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5809596B2 (ja) 2012-05-07 2015-11-11 住友電気工業株式会社 半導体装置およびその製造方法
JP2013243179A (ja) * 2012-05-18 2013-12-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP6068042B2 (ja) 2012-08-07 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP5811969B2 (ja) * 2012-08-27 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6070155B2 (ja) 2012-12-18 2017-02-01 住友電気工業株式会社 炭化珪素半導体装置
DE112014003518T5 (de) * 2013-07-31 2016-04-14 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP6098447B2 (ja) * 2013-09-06 2017-03-22 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP5763154B2 (ja) * 2013-11-20 2015-08-12 株式会社東芝 半導体素子及びその製造方法
JP6432232B2 (ja) * 2014-09-11 2018-12-05 富士電機株式会社 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
US10312310B2 (en) 2016-01-19 2019-06-04 Diftek Lasers, Inc. OLED display and method of fabrication thereof
US20180233574A1 (en) * 2017-02-10 2018-08-16 Purdue Research Foundation Silicon carbide power transistor apparatus and method of producing same
JP2018186140A (ja) * 2017-04-24 2018-11-22 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10367086B2 (en) * 2017-06-14 2019-07-30 Hrl Laboratories, Llc Lateral fin static induction transistor
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
US11569375B2 (en) 2020-04-17 2023-01-31 Hrl Laboratories, Llc Vertical diamond MOSFET and method of making the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261275A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk Ｍｏｓデバイス
US6482704B1 (en) * 1999-11-18 2002-11-19 Denso Corporation Method of manufacturing silicon carbide semiconductor device having oxide film formed thereon with low on-resistances
TW561624B (en) * 2000-10-03 2003-11-11 Cree Inc Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
CN1802752A (zh) * 2003-11-25 2006-07-12 松下电器产业株式会社 半导体元件
JP2006210818A (ja) * 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
CN1925169A (zh) * 2005-08-31 2007-03-07 株式会社电装 具有高沟道迁移率的碳化硅半导体器件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734461B1 (en) 1999-09-07 2004-05-11 Sixon Inc. SiC wafer, SiC semiconductor device, and production method of SiC wafer
US6767843B2 (en) * 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
JP2005019951A (ja) 2003-06-06 2005-01-20 Japan Science & Technology Agency ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置
JPWO2007086196A1 (ja) 2006-01-30 2009-06-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2008244456A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2011530393A (ja) 2008-08-12 2011-12-22 関西ペイント株式会社 複層塗膜形成方法
EP2482307A1 (en) * 2009-09-24 2012-08-01 Sumitomo Electric Industries, Ltd. Silicon carbide ingot, silicon carbide substrate, methods for manufacturing the ingot and the substrate, crucible, and semiconductor substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482704B1 (en) * 1999-11-18 2002-11-19 Denso Corporation Method of manufacturing silicon carbide semiconductor device having oxide film formed thereon with low on-resistances
TW561624B (en) * 2000-10-03 2003-11-11 Cree Inc Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
JP2002261275A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk Ｍｏｓデバイス
CN1802752A (zh) * 2003-11-25 2006-07-12 松下电器产业株式会社 半导体元件
JP2006210818A (ja) * 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
CN1925169A (zh) * 2005-08-31 2007-03-07 株式会社电装 具有高沟道迁移率的碳化硅半导体器件及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104185902A (zh) * 2012-05-18 2014-12-03 住友电气工业株式会社 半导体器件
CN104185902B (zh) * 2012-05-18 2017-07-04 住友电气工业株式会社 半导体器件
CN104321876A (zh) * 2012-06-26 2015-01-28 住友电气工业株式会社 用于制造碳化硅半导体器件的方法和碳化硅半导体器件
CN109494303A (zh) * 2017-09-12 2019-03-19 松下知识产权经营株式会社 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法
CN109494303B (zh) * 2017-09-12 2024-01-19 松下知识产权经营株式会社 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法

Also Published As

Publication number Publication date
JP5157843B2 (ja) 2013-03-06
US8686434B2 (en) 2014-04-01
EP2357671A1 (en) 2011-08-17
KR20110048070A (ko) 2011-05-09
KR101225332B1 (ko) 2013-01-23
TWI440180B (zh) 2014-06-01
US20110186862A1 (en) 2011-08-04
TW201021206A (en) 2010-06-01
US20140159057A1 (en) 2014-06-12
WO2010058610A1 (ja) 2010-05-27
JP2009158933A (ja) 2009-07-16
CN102224594B (zh) 2014-09-24
EP2357671A4 (en) 2013-05-01
US20140159056A1 (en) 2014-06-12

Similar Documents

Publication Publication Date Title
CN102224594B (zh) 碳化硅半导体器件及其制造方法
CN102150270B (zh) Mosfet和用于制造mosfet的方法
JP5229845B2 (ja) 炭化ケイ素ｍｏｓｆｅｔの製造方法および炭化ケイ素ｍｏｓｆｅｔ
EP2418683A1 (en) Insulated gate field effect transistor
EP2348530B1 (en) Silicon carbide semiconductor device
EP2418680A1 (en) Insulated gate bipolar transistor
KR20130139739A (ko) Ｉｇｂｔ
CN103168361A (zh) 半导体器件
CN102725849A (zh) 碳化硅半导体器件及其制造方法
EP2555246A1 (en) Semiconductor device and method for producing same
EP2784825B1 (en) Semiconductor device and method for manufacturing same
US10192961B2 (en) Silicon carbide semiconductor device
Roccaforte et al. Impact of the morphological and electrical properties of SiO2/4H-SiC interfaces on the behavior of 4H-SiC MOSFETs
CN102150271B (zh) Mosfet和制造mosfet的方法
CN103930996B (zh) 半导体器件
Dhar Channel transport in 4H-SiC MOSFETs: A brief review

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CI03 Correction of invention patent

Correction item: Claims

Correct: Correct

False: Error

Number: 39

Volume: 30

RECT Rectification
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140924

Termination date: 20220203