JP6098447B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6098447B2
JP6098447B2 JP2013184813A JP2013184813A JP6098447B2 JP 6098447 B2 JP6098447 B2 JP 6098447B2 JP 2013184813 A JP2013184813 A JP 2013184813A JP 2013184813 A JP2013184813 A JP 2013184813A JP 6098447 B2 JP6098447 B2 JP 6098447B2
Authority
JP
Japan
Prior art keywords
silicon carbide
side wall
semiconductor device
angle
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013184813A
Other languages
English (en)
Other versions
JP2015053359A (ja
JP2015053359A5 (ja
Inventor
増田　健良
健良 増田
秀人 玉祖
秀人 玉祖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013184813A priority Critical patent/JP6098447B2/ja
Priority to US14/912,433 priority patent/US10014376B2/en
Priority to PCT/JP2014/068881 priority patent/WO2015033674A1/ja
Publication of JP2015053359A publication Critical patent/JP2015053359A/ja
Publication of JP2015053359A5 publication Critical patent/JP2015053359A5/ja
Application granted granted Critical
Publication of JP6098447B2 publication Critical patent/JP6098447B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、炭化珪素半導体装置に関する。
炭化珪素半導体装置は、現在主流である珪素半導体装置に比べて、電力損失が少なく、高温動作が可能である等の多くの利点を有しており、次世代の電力用半導体装置として期待されている。従来、半導体装置の構造として、様々な構造が提案されている。たとえば、トレンチゲート構造では、半導体基板にトレンチと呼ばれる溝が設けられる（たとえば、特開２０１２−１４６９２１号公報（特許文献１）参照。）。
特開２０１２−１４６９２１号公報
トレンチゲート構造では、トレンチの側壁に沿ってチャネル領域が形成される。すなわち、半導体装置の縦方向（基板の表面に対して垂直方向）にチャネル領域が形成される。このため、半導体装置の微細化および高集積化が可能である。
ところで、炭化珪素半導体基板は、エピタキシャル成長を行なうために、主表面が基底面（たとえば（０００１）面）に対して所定のオフ角度を有するのが一般的である。このため炭化珪素半導体基板の表面にトレンチを設けると、通常は、トレンチ内において互いに対向する二つの側壁はそれぞれ面方位が異なることになる。
このように互いに対向する側壁の面方位が異なると、それぞれの側壁に沿って形成されるチャネル領域においても、電気特性（チャネル移動度）が異なることとなる。これにより、互いに対向する側壁で、電流のアンバランスが生じ、長期使用において炭化珪素半導体装置の信頼性が低下する場合がある。これは、抵抗の低い部分を優先して電流が流れるため、一方の側壁に沿って形成されたチャネル領域に電流が集中してしまうからである。
このような問題に対応するため、特許文献１では、トレンチを延設する方向を、基板のオフ方向に対して、所定の角度を有するように規定することにより、対向する側壁の面方位が異なることを抑制している。
しかしながら、炭化珪素半導体装置には、更なる高集積化が求められている。特許文献１の方法によれば、基板のオフ方向に対して、トレンチの配置が一義的に決定されるため、設計上の自由度が小さくなり、炭化珪素半導体装置の高集積化に関して制約となる場合がある。
本発明は、上記のような課題に鑑みてなされたものであって、その目的とするところは、高集積化が可能であるとともに、信頼性が高い炭化珪素半導体装置を提供することにある。
本発明の実施形態に係る炭化珪素半導体装置は、基底面に対するオフ角度を有する主表面を含む炭化珪素オフ基板を備える。ここで、主表面には、トレンチが設けられ、当該トレンチは、複数の側壁と底部とを有している。さらに、炭化珪素半導体装置は、該側壁と該底部とを覆うゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、を備えるものである。
そして、トレンチにおける側壁の基底面に対する角度が、６５°を超え８０°以下であり、複数の側壁の開口方向が、シリコン面側またはカーボン面側のいずれかに揃っている。
本発明の実施形態に係る炭化珪素半導体装置は、高集積化が可能であるとともに、信頼性が高い。
本発明の実施形態に係る炭化珪素半導体装置の構成の一例を概略的に示す図であり、図２の線Ｉ−Ｉに沿う部分断面図、または図３の線ＩＩ−ＩＩに沿う部分断面図である。 図１の炭化珪素半導体装置が有する炭化珪素層の形状の一例を概略的に示す部分斜視図である。 図１の炭化珪素半導体装置が有する炭化珪素層の形状の他の一例を概略的に示す部分斜視図である。 本発明の実施形態に係るトレンチの形状の一例を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造過程の一部を概略的に示す部分断面図である。 本発明の実施形態に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。
以下、本発明に係わる実施形態についてさらに詳細に説明する。なお、以下の図面において同一または相当する部分には同一の参照符号を付し、その説明は繰り返さない。また、本明細書中の結晶学的な記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面｛｝で、それぞれ示すものとする。また、結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付すことで表現するものとする。
［本願発明の実施形態の説明］
まず、本発明の実施形態（以下、「本実施形態」とも記す）の概要を以下の（１）〜（１４）に列記して説明する。
本発明者は、上記課題を解決するため鋭意研究を行なったところ、基底面に対して、トレンチの側壁が特定の角度を有するように、トレンチを形成することにより、互いに対向する側壁に形成されるチャネル領域の特性をほぼ等価なものとすることができるとの知見を得、該知見に基づきさらに研究を重ねることにより、本発明を完成させるに至った。すなわち、本実施形態に係る炭化珪素半導体装置は以下の構成を備える。
（１）本実施形態に係る炭化珪素半導体装置２０１は、基底面に対するオフ角度θを有する主表面ＭＰを含む炭化珪素オフ基板１０１を備える。ここで主表面ＭＰにはトレンチＴＲが設けられ、トレンチＴＲは複数の側壁ＳＷと底部ＢＴとを有している。さらに炭化珪素半導体装置２０１は、側壁ＳＷと底部ＢＴとを覆うゲート絶縁膜９１と、ゲート絶縁膜９１上に設けられたゲート電極９２と、を備える。
そして、トレンチＴＲにおける側壁ＳＷの基底面に対する角度θ１，θ２が、６５°を超え８０°以下であり、複数の側壁ＳＷの開口方向が、シリコン面側またはカーボン面側のいずれかに揃っている。
なおここで、基底面とは（０００１）面または（０００−１）面を示す。また、「シリコン面」とは（０００１）面を示し、「カーボン面」とは（０００−１）面を示し、以下の説明においては、「シリコン面」を「Ｓｉ面」、「カーボン面」を「Ｃ面」と記すことがある。
さらに、図４を参照して、「側壁ＳＷの開口方向がシリコン面側である」とは、側壁ＳＷと（０００１）面とのなす角度θ１およびθ２が、０°以上９０°未満であることを示し、「側壁ＳＷの開口方向がカーボン面側である」とは、側壁ＳＷと（０００−１）面とのなす角度θ１およびθ２が０°以上９０°未満であることを示す。
以上の構成を備える炭化珪素半導体装置２０１によれば、トレンチＴＲの互いに対向する側壁ＳＷにほぼ等価な結晶面を表出させることができる。すなわち、互いに対向する側壁ＳＷに沿って形成されるチャネル領域の特性（チャネル移動度）をほぼ同等なものとすることができる。これにより、対向する側壁ＳＷに形成されたチャネル領域同士で電流のアンバランスが生じることを防止できるため、高い信頼性を有することができる。また、炭化珪素オフ基板１０１のオフ方向に対して、トレンチＴＲの配置が制限されないため、炭化珪素半導体装置の更なる高集積化が可能である。
（２）炭化珪素オフ基板１０１は、オフ方向が＜１１−２０＞方向であることが好ましい。オフ方向が＜１１−２０＞方向である炭化珪素オフ基板は市場における入手の容易性が高く好適である。
（３）炭化珪素オフ基板１０１のオフ角度θは、１°以上８°以下であることが好ましい。これにより、炭化珪素オフ基板１０１は、結晶欠陥の少ない基板となることができる。
（４）トレンチＴＲは、複数の側壁ＳＷが連なることにより、平面視において閉じた形状を有しており、すべての側壁ＳＷがゲート絶縁膜９１に覆われていることが好ましい。これにより、すべての側壁ＳＷに沿ってチャネル領域が形成され、かつそれぞれの側壁ＳＷでのチャネル移動度がほぼ等価であるため、さらに信頼性の向上した炭化珪素半導体装置を構成することができる。
（５）複数の側壁ＳＷは互いに対向する第１の側壁ＳＷ１および第２の側壁ＳＷ２を含み、第１の側壁ＳＷ１の基底面に対する角度θ１と、第２の側壁ＳＷ２の基底面に対する角度θ２との差異は、オフ角度θ以下であることが好ましい。これにより、第１の側壁ＳＷ１に沿って形成されるチャネル領域の特性と、第２の側壁ＳＷ２に沿って形成されるチャネル領域の特性とを、より一層近似させることができる。
（６）複数の側壁ＳＷの開口方向が、すべてシリコン面側であることが好ましい。これにより、すべての側壁ＳＷに表出する面をカーボン面に近似した結晶面とすることができるため、すべてのチャネル領域でカーボン面に近似した特性を利用することができる。
（７）炭化珪素オフ基板１０１とゲート絶縁膜９１との界面から１０ｎｍ以内の領域における水素濃度が、１×１０18／ｃｍ3以上であることが好ましい。これにより、シリコン面側に開口した側壁ＳＷとゲート絶縁膜９１との界面において、界面準位の形成が抑制され、チャネル移動度を向上させることができる。
（８）複数の側壁ＳＷの開口方向が、すべてカーボン面側であることが好ましい。これにより、すべての側壁ＳＷに表出する面をシリコン面に近似した結晶面とすることができるため、すべてのチャネル領域でシリコン面に近似した特性を利用することができる。
（９）炭化珪素オフ基板１０１とゲート絶縁膜９１との界面から１０ｎｍ以内の領域における窒素濃度が、１×１０18／ｃｍ3以上であることが好ましい。これにより、カーボン面側に開口した側壁ＳＷとゲート絶縁膜９１との界面において、界面準位の形成が抑制され、チャネル移動度を向上させることができる。
（１０）上記の炭化珪素半導体装置は、次の製造方法によって製造することができる。すなわち、炭化珪素半導体装置の製造方法は、主表面ＭＰを有する炭化珪素オフ基板１０１を準備する工程Ｓ１と、主表面ＭＰに対して、異方性のエッチングを行なうことにより、側壁ＳＷと底部ＢＴとを有するトレンチＴＱを形成する第１のエッチング工程Ｓ２と、側壁ＳＷおよび底部ＢＴに対して、等方性のエッチングを行なうことにより、側壁ＳＷの基底面に対する角度θ１，θ２を６５°を超え８０°以下とする第２のエッチング工程Ｓ３と、を備える。
これにより、トレンチＴＲの互いに対向する側壁ＳＷの開口方向をシリコン面側またはカーボン面側のいずれかに揃えることができ、対向する側壁ＳＷにほぼ等価な結晶面が表出した炭化珪素半導体装置を製造することができる。
（１１）第１のエッチング工程Ｓ２により除去される炭化珪素オフ基板１０１の除去深さｄ１が、第２のエッチング工程Ｓ３により除去される炭化珪素オフ基板１０１の除去深さｄ２よりも深いことが好ましい。これにより、さらに確実に互いに対向する側壁ＳＷにほぼ等価な結晶面を表出させることができる。
（１２）第１のエッチング工程Ｓ２は、側壁ＳＷの基底面に対する角度が８０°以上となるように、主表面ＭＰをエッチングする工程を含むことが好ましい。これにより、第２のエッチング工程Ｓ３でのエッチングにより側壁ＳＷが部分的に除去されたとき、当該エッチング後の側壁ＳＷの基底面に対する角度を容易に８０°以下とすることができる。このため、さらに確実に互いに対向する側壁ＳＷにほぼ等価な結晶面を表出させることができる。
（１３）側壁ＳＷの開口方向が、シリコン面側である場合、炭化珪素半導体装置の製造方法は、側壁ＳＷと底部ＢＴとを覆うゲート絶縁膜９１を形成する工程Ｓ４と、炭化珪素オフ基板１０１とゲート絶縁膜９１との界面に水素を導入する工程Ｓ５１と、をさらに備えることが好ましい。これにより、当該界面での界面準位の形成が抑制され、チャネル移動度が向上した炭化珪素半導体装置を製造することができる。
（１４）側壁ＳＷの開口方向が、カーボン面側である場合、炭化珪素半導体装置の製造方法は、側壁ＳＷと底部ＢＴとを覆うゲート絶縁膜９１を形成する工程Ｓ４と、炭化珪素オフ基板１０１とゲート絶縁膜９１との界面に窒素を導入する工程Ｓ５２と、をさらに備えることが好ましい。これにより、当該界面での界面準位の形成が抑制され、チャネル移動度が向上した炭化珪素半導体装置を製造することができる。
［本願発明の実施形態の詳細］
以下、本実施形態に係る炭化珪素半導体装置について、より詳細に説明するが、本発明の実施形態はこれらに限定されるものではない。
＜炭化珪素半導体装置＞
図１は、本実施形態に係る炭化珪素半導体装置２０１の構成を概略的に示す断面図である。図１に示す炭化珪素半導体装置２０１は、トレンチゲート型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）として構成されている。炭化珪素半導体装置２０１は、炭化珪素オフ基板１０１と、ゲート絶縁膜９１と、ゲート電極９２と、層間絶縁膜９３と、ソース電極９４と、ソース配線層９５と、ドレイン電極９８とを有する。炭化珪素オフ基板１０１は、単結晶層８０と、単結晶層８０上にエピタキシャル成長させられた炭化珪素層１００とからなる。炭化珪素オフ基板１０１の主表面ＭＰには、側壁ＳＷと底部ＢＴとを有するトレンチＴＲが設けられている。そして、炭化珪素半導体装置２０１では、側壁ＳＷに沿ってチャネル領域が形成される。
なお、以下の説明において、複数の側壁を総称して側壁ＳＷと記すことがあり、また個別の側壁を、第１の側壁ＳＷ１または第２の側壁ＳＷ２と記すことがある。また、以下の説明における各層または領域等の導電型はあくまでも例示であり、各層または領域等の極性は、これらに限定されるものではない。
炭化珪素オフ基板１０１の主表面ＭＰは、基底面（すなわち（０００１）面または（０００−１）面）に対して、オフ角度θ（図４参照）を有するように傾いている。オフ角度θは、１°以上８°以下であることが好ましい。これにより、エピタキシャル成長によって形成される炭化珪素層１００の結晶品質が高まるからである。なお、オフ角度θは、より好ましくは２°以上６°以下であり、さらに好ましくは３°以上５°以下である。また、炭化珪素オフ基板１０１のオフ方向は、＜１１−２０＞方向であることが好ましい。オフ方向が＜１１−２０＞方向である炭化珪素オフ基板は市場における入手の容易性が高いからである。
炭化珪素層１００は、単結晶層８０上にエピタキシャル成長させられた炭化珪素層である。単結晶層８０は、ｎ型の導電型を有する。炭化珪素層１００は、ポリタイプ４Ｈの六方晶の結晶構造を有する。かかる結晶構造を採用することにより、炭化珪素半導体装置２０１のオン抵抗を低くすることができる。炭化珪素層１００の上面は、炭化珪素オフ基板１０１の主表面ＭＰを構成している。炭化珪素層１００は、ｎドリフト層８１と、ｐボディ層８２と、ｎ＋層８３と、ｐコンタクト領域８４とを有する。
ｎドリフト層８１は、ｎ型の導電型を有する。ｎドリフト層８１の不純物濃度は、単結晶層８０の不純物濃度よりも低いことが好ましい。ここで、ｎドリフト層８１の不純物濃度は、好ましくは１×１０15ｃｍ-3以上５×１０16ｃｍ-3以下である。
ｐボディ層８２は、ｐ型の導電型を有する。ｐボディ層８２はｎドリフト層８１上に設けられている。ｐボディ層８２の不純物濃度は、５×１０15ｃｍ-3以上２×１０18ｃｍ-3以下であることが好ましく、たとえば、１×１０18ｃｍ-3程度とすることができる。
ｎ＋層８３は、ｎ型の導電型を有する。ｎ＋層８３は、ｐボディ層８２によってｎドリフト層８１から隔てられるように、ｐボディ層８２上に設けられている。さらに、ｎ＋層８３内にはｐコンタクト領域８４が設けられている。ｎ＋層８３およびｐコンタクト領域８４は、主表面ＭＰの一部を構成している。さらに、ｎ＋層８３およびｐコンタクト領域８４に接して、この上にソース電極９４が設けられている。
炭化珪素層１００の上面、すなわち炭化珪素オフ基板１０１の主表面ＭＰにはトレンチＴＲが設けられている。ここで、トレンチＴＲを有する炭化珪素層１００の形状について説明する。図２は、炭化珪素層１００の形状の一例を概略的に示す部分斜視図である。この例において、トレンチＴＲはハニカム構造の網目を構成するように伸びており、トレンチＴＲの底部ＢＴには、ｎドリフト層８１が表出している。そして、複数の側壁ＳＷは、六角錐台（メサ構造）の斜面をなすように形成されており、それぞれの側壁ＳＷには、ｎドリフト層８１の一部とｐボディ層８２とｎ＋層８３とが表出している。主表面ＭＰは、メサ構造の頂面を構成しており、平面視では六角形状を有している。ｐコンタクト領域８４は、メサ構造において、頂面のほぼ中央に形成され、その平面形状は六角形（頂面）と相似形である。そして、すべての側壁ＳＷがゲート絶縁膜９１に覆われ、トレンチＴＲ内にゲート電極９２が設けられることにより、メサ構造の六面の側壁ＳＷ（すなわち、すべての側壁ＳＷ）がチャネル領域として利用できる。
また、炭化珪素層１００の形状は、図３に示す形状であってもよい。図３は、炭化珪素層１００の形状の他の一例を概略的に示す部分斜視図である。この例においては、主表面ＭＰがハニカム構造の網目を構成するように伸びており、主表面ＭＰによって取り囲まれた領域内にトレンチＴＲが設けられている。トレンチＴＲは、平面視では六角形状を有している。すなわち、トレンチＴＲは複数の側壁ＳＷが連なることにより、平面視において閉じた形状を有している。そして、トレンチＴＲの底部ＢＴにはｎドリフト層８１が表出しており、それぞれの側壁ＳＷにはｎドリフト層８１の一部とｐボディ層８２とｎ＋層８３とが表出している。この構造において、すべての側壁ＳＷがゲート絶縁膜９１に覆われ、トレンチＴＲ内にゲート電極９２が設けられることにより、トレンチＴＲ内の六面の側壁ＳＷ（すなわち、すべての側壁ＳＷ）がチャネル領域として利用できる。
次に、トレンチＴＲの詳細な形状について説明する。図４は、図１に示す炭化珪素半導体装置２０１における、トレンチＴＲ周辺の部分拡大図である。なお、図４には、トレンチＴＲの形状を分かりやすく図示するため、ゲート絶縁膜９１、ゲート電極９２、およびｎドリフト層８１等を図示していない。
図４に示すように、トレンチＴＲは、互いに対向する第１の側壁ＳＷ１および第２の側壁ＳＷ２と底部ＢＴとを有している。ここで、図４に示す平行な斜線群は、基底面（この例では（０００１）面）を示している。図４に示すように、主表面ＭＰは基底面に対してオフ角度θを有するように傾いている。そして、トレンチＴＲは、第１の側壁ＳＷ１が基底面に対する角度θ１を有し、第２の側壁ＳＷ２が基底面に対する角度θ２を有するように形成されている。本実施形態では、角度θ１およびθ２は、６５°を超え８０°以下である。そして、図４では、第１の側壁ＳＷ１および第２の側壁ＳＷ２は、ともに（０００１）面側（すなわち、Ｓｉ面側）に開口している。
これにより、第１の側壁ＳＷ１および第２の側壁ＳＷ２のそれぞれの開口方向が同じ（０００１）面側になるので、第１の側壁ＳＷ１に表出する面と、第２の側壁ＳＷ２に表出する面とが互いにほぼ等価な面となり、これらに沿って形成されるチャネル領域において、チャネル移動度をほぼ同等にすることができる。したがって装置の動作時には、それぞれのチャネル領域に均等に電流が流れ、一方に電流が集中することがない。そのため高い信頼性を有することができる。
また、本実施形態においては、基底面に対して側壁ＳＷの角度を規定するため、基板のオフ方向によってトレンチＴＲの配置が制限されることがない。したがって、設計上の自由度が高く、炭化珪素半導体装置の更なる高集積化に資することができる。
なおここで、第１の側壁ＳＷ１に表出する面と、第２の側壁ＳＷ２に表出する面とを、より等価な面に近づけるとの観点から、角度θ１およびθ２は、より好ましくは７０°を超え８０°以下であり、さらに好ましくは７２°を超え８０°以下である。
また、図４は、基底面を（０００１）面として、第１の側壁ＳＷ１および第２の側壁ＳＷ２が、ともに（０００１）面側に開口する態様を例示したが、基底面は（０００−１）面であってもよく、その場合は第１の側壁ＳＷ１および第２の側壁ＳＷ２は、ともに（０００−１）面側（すなわち、Ｃ面側）に開口することとなる。
さらに、前述の図２または図３に示されるように、炭化珪素半導体装置２０１は、複数の側壁ＳＷ（複数の第１の側壁ＳＷ１および第２の側壁ＳＷ２）を有している。本実施形態では、複数の側壁ＳＷの開口方向が、すべてＳｉ面側またはＣ面側のいずれかに揃っている。したがって、すべての互いに対向する第１の側壁ＳＷ１および第２の側壁ＳＷ２の組において、均等に電流が流れることとなり、より一層高い信頼性を実現することができる。
ここで、角度θ１と角度θ２との差異は、オフ角度θ以下であることが好ましい。このように、角度θ１と角度θ２との差異が小さくなることにより、第１の側壁ＳＷ１に沿って形成されるチャネル領域の特性と、第２の側壁ＳＷ２に沿って形成されるチャネル領域の特性との差異もより一層小さくなる。
なお、図１等において、底部ＢＴは第１の側壁ＳＷ１および第２の側壁ＳＷ２と交差する方向に伸びる面を構成しているが、底部ＢＴの断面形状はこれに限定されず、トレンチＴＲの断面形状はＶ字形状やＵ字形状等であってもよい。
本実施形態において、複数の側壁ＳＷの開口方向が、すべてＳｉ面側である場合、すべてのチャネル領域でＣ面に近似した特性を利用することができる。すべての側壁ＳＷに表出する面がＣ面に近似した結晶面となるからである。そして、この場合、炭化珪素オフ基板１０１とゲート絶縁膜９１との界面から１０ｎｍ以内の領域における水素濃度は、１×１０18／ｃｍ3以上であることが好ましい。Ｃ面に近似した特性を有する側壁ＳＷとゲート絶縁膜９１との界面に水素（Ｈ）が導入されることによって、界面準位の形成が効率的に抑制され、チャネル移動度を向上させることができるからである。なお、水素濃度は、より好ましくは１×１０21／ｃｍ3以上である。
また、本実施形態において、複数の側壁ＳＷの開口方向が、すべてＣ面側である場合、すべてのチャネル領域でＳｉ面に近似した特性を利用することができる。すべての側壁ＳＷに表出する面がＳｉ面に近似した結晶面となるからである。そして、この場合、炭化珪素オフ基板１０１とゲート絶縁膜９１との界面から１０ｎｍ以内の領域における窒素濃度は、１×１０18／ｃｍ3以上であることが好ましい。Ｓｉ面に近似した特性を有する側壁ＳＷとゲート絶縁膜９１との界面に窒素（Ｎ）が導入されることによって、界面準位の形成が効率的に抑制され、チャネル移動度を向上させることができるからである。なお、窒素濃度は、より好ましくは１×１０21／ｃｍ3以上である。
なお、上記のような炭化珪素オフ基板１０１とゲート絶縁膜９１との界面から１０ｎｍ以内の領域における水素濃度および窒素濃度は、二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）によって計測することができる。
＜炭化珪素半導体装置の製造方法＞
以上に説明した本実施形態の炭化珪素半導体装置は、次のような製造方法によって製造することができる。図１９は、本実施形態に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。図１９に示すように、本実施形態に係る炭化珪素半導体装置の製造方法は、工程Ｓ１、工程Ｓ２および工程Ｓ３を備えるものであり、さらに工程Ｓ４と、工程Ｓ４の後に工程Ｓ５１および工程Ｓ５２の少なくともいずれかを備えることができる。なお、この製造方法は、図２または図３に示すいずれの構造に対しても適用可能である。以下、各工程について説明する。
＜工程Ｓ１＞
工程Ｓ１では、主表面ＭＰを有する炭化珪素オフ基板１０１を準備する。炭化珪素オフ基板１０１は、炭化珪素からなる単結晶層８０上にエピタキシャル成長によって炭化珪素層１００を形成することにより準備される。ここで、単結晶層８０は、たとえば、ポリタイプ４Ｈの六方晶炭化珪素からなるインゴット（図示せず）を、基底面に対して所定のオフ角度θを有するようにスライスすることによって得ることができる。そして、オフ角度θを有する単結晶層８０の上面において炭化珪素層１００をエピタキシャル成長させることにより、炭化珪素層１００の上面（すなわち、主表面ＭＰ）が、オフ角度θを有する炭化珪素オフ基板１０１を準備することができる。
炭化珪素層１００のエピタキシャル成長は、たとえば、原料ガスとして、シラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとして、たとえば水素ガス（Ｈ2）を用いたＣＶＤ（Chemical Vapor Deposition）法により行なうことができる。この際、不純物として、たとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。これにより、図５に示すように、炭化珪素層１００内に、ｎドリフト層８１が形成される。
次に、図６に示すように、ｎドリフト層８１上に、ｐボディ層８２およびｎ＋層８３が形成される。これらの形成は、たとえばｎドリフト層８１の全面上へのイオン注入によって行なうことができる。ｐボディ層８２を形成するためのイオン注入では、たとえばアルミニウム（Ａｌ）等のｐ型を付与するための不純物がイオン注入される。また、ｎ＋層８３を形成するためのイオン注入では、たとえばリン（Ｐ）等のｎ型を付与するための不純物がイオン注入される。なお、イオン注入の代わりに、不純物の添加を伴うエピタキシャル成長を行なってもよい。
次に、図７に示すように、ｎ＋層８３上にレジスト膜６０が形成される。続いて、図８に示すように、レジスト膜６０に対して露光および現像が行なわれる。これにより、ｐコンタクト領域８４が形成されることとなる位置に対応した開口を有するマスク層６１が形成される。次にマスク層６１を介してイオン注入を行なうことにより、ｐコンタクト領域８４が形成される。その後、図９に示すように、マスク層６１は除去される。
次に、不純物を活性化するための熱処理が行なわれる。このときの熱処理温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。熱処理時間は、たとえば３０分程度とすることができる。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばアルゴン（Ａｒ）雰囲気である。
＜工程Ｓ２＞
次に、図１０および１１、ならびに図１２および１３を参照して、主表面ＭＰに対して、異方性のエッチングを行なうことにより、側壁ＳＷと底部ＢＴとを有するトレンチＴＱを形成する第１のエッチング工程Ｓ２が実行される。
まず、図１０および１１を参照して、工程Ｓ２の概略を説明する。図１０に示すように、ｎ＋層８３およびｐコンタクト領域８４からなる面上（主表面ＭＰ上）に、開口部を有するマスク層４０がフォトリソグラフィ法によって形成される。マスク層４０としては、たとえば酸化珪素（ＳｉＯ2）膜等を用いることができる。また、マスク層４０の開口部は、トレンチＴＲの位置に対応して形成される。次に、マスク層４０を介して、主表面ＭＰに対して異方性のエッチングを行なうことにより、図１１に示すトレンチＴＱが形成される。
さらに、図１２および１３を参照して、工程Ｓ２をより詳細に説明する。図１２および１３は、トレンチＴＱが形成される位置の周辺を示す部分拡大図である。図１２および１３には、説明を分かりやすくするため、ｎドリフト層８１やｐボディ層８２等を図示せず、さらに寸法関係等も図１０および１１とは異ならせている。また、図１２および１３において、炭化珪素オフ基板１０１内の斜線群は基底面を示している。また、以下の説明において、基底面を（０００１）面（Ｓｉ面）として説明するが、基底面は（０００−１）面（Ｃ面）であってもよい。
図１２および１３を参照して、第１のエッチングは、異方性のエッチングによって行なわれる。異方性のエッチングとしては、たとえば、反応性イオンエッチング（ＲＩＥ）、特に誘導結合プラズマ（ＩＣＰ）−ＲＩＥを用いることができる。より具体的には、たとえば反応性ガスとしてＳＦ6とＯ2との混合ガスを用いたＩＣＰ−ＲＩＥを用いることができる。
このような異方性のエッチングにより、炭化珪素オフ基板１０１の厚さ方向（図１３中の縦方向）に、ほぼ沿った側壁ＳＷを有するトレンチＴＱが形成される。このとき、図１３に示すように、第１の側壁ＳＷ１と（０００１）面とのなす角度θ１は０°以上９０°未満となっている。すなわち、第１の側壁ＳＷ１の開口方向はＳｉ面側である。これに対して、第２の側壁ＳＷ２と（０００１）面とのなす角度θ２は９０°を超えている。したがって、第２の側壁ＳＷ２の開口方向は、（０００１）面の反対側、すなわちＣ面側である。つまり、この状態では、第１の側壁ＳＷ１と第２の側壁ＳＷ２は、互いに開口方向が異なっている。なお、工程Ｓ２においては、トレンチＴＱの第１の側壁ＳＷ１と基底面とのなす角度θ１が、８０°以上となるように、エッチングが行なわれることが好ましい。これにより、後述する工程Ｓ３において、第１の側壁ＳＷ１および第２の側壁ＳＷ２にほぼ等価な面を表出させやすくなるからである。
＜工程Ｓ３＞
次に、図１４に示すように、工程Ｓ２によって形成された第１の側壁ＳＷ１、第２の側壁ＳＷ２、および底部ＢＴに対して、等方性のエッチングを行なうことにより、第１の側壁ＳＷ１および第２の側壁ＳＷ２の基底面に対する角度を６５°を超え８０°以下とする第２のエッチング工程Ｓ３が実行される。これにより、第１の側壁ＳＷ１の開口方向と、第２の側壁ＳＷ２の開口方向が揃うとともに、第１の側壁ＳＷ１に表出する面と、第２の側壁ＳＷ２に表出する面とをほぼ等価な面とすることができる。なお、図１４では、第１の側壁ＳＷ１および第２の側壁ＳＷ２の開口方向がＳｉ面側に揃っている態様を例示しているが、その開口方向はＣ面側に揃っていてもよい。
等方性のエッチングとしては、少なくとも１種以上のハロゲン原子を有する反応性ガスを含む雰囲気中で行なわれる熱エッチングが好適である。この熱エッチングにおいて、少なくとも１種以上のハロゲン原子には、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかが含まれる。たとえば、反応ガスとしてＣｌ2、ＢＣｌ3、ＳＦ6、またはＣＦ4を用いることができる。具体的な熱エッチングの条件は、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度は、たとえば７００℃以上１０００℃以下とすることができる。
ここで、酸素ガスに対する塩素ガスの流量比率（（塩素ガス流量）／（酸素ガス流量））は、好ましくは０．５以上４．０以下であり、より好ましくは１．０以上２．０以下である。また、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ２）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を７００℃以上１０００℃以下とした場合、炭化珪素（ＳｉＣ）のエッチング速度はたとえば７０μｍ／ｈｒ程度になる。また、この場合にマスク層４０として酸化珪素（ＳｉＯ２）を用いると、ＳｉＯ２に対するＳｉＣの選択比を極めて大きくすることができるので、ＳｉＣのエッチング中にＳｉＯ2からなるマスク層４０は実質的にエッチングされない。
そして、上記の熱エッチングにおいて、エッチングに要する時間を適宜調節することにより、角度θ１および角度θ２を、６５°を超え８０°以下とすることができる。このとき、角度θ１および角度θ２は、好ましくは７０°を超え８０°以下とされ、より好ましくは７２°を超え８０°以下とされる。
なお、角度θ１および角度θ２を上記の範囲に制御しやすいとの観点から、第１のエッチング（異方性のエッチング）による除去深さ（図１３および１４中のｄ１）が、第２のエッチング（等方性のエッチング）による除去深さ（図１４中のｄ２）よりも深いことが好ましい。
以上のように、工程Ｓ１〜工程Ｓ３を経ることにより、炭化珪素オフ基板１０１の主表面ＭＰに、互いに対向する側壁ＳＷの開口方向が揃っており、かつ互いに対向する側壁ＳＷにほぼ等価な面が表出したトレンチＴＲを設けることができる。なおマスク層４０は、図１５に示すようにエッチング等の任意の方法によって除去することができる。
＜工程Ｓ４＞
次に、図１６を参照して、トレンチＴＲの側壁ＳＷと底部ＢＴとを覆うゲート絶縁膜９１を形成する工程Ｓ４を実行することができる。ゲート絶縁膜９１は、たとえば熱酸化により形成することができる。
＜工程Ｓ５１＞
上記のように、本実施形態において、側壁ＳＷ（第１の側壁ＳＷ１および第２の側壁ＳＷ２）の開口方向は、Ｓｉ面側またはＣ面側のいずれの方向であってもよい。ここで、側壁ＳＷの開口方向がＳｉ面側である場合は、ゲート絶縁膜９１が形成された後に、炭化珪素オフ基板１０１とゲート絶縁膜９１との界面に水素を導入する工程Ｓ５１が実行されることが好ましい。
具体的には、雰囲気ガスとして水素（Ｈ2）ガスを用いた熱処理（以下「水素アニール」とも記す）が行なわれることが好ましい。水素アニールの熱処理条件としては、たとえば熱処理温度を１１００℃以上１３００℃以下、熱処理時間を１時間程度とする条件を用いることができる。これにより、炭化珪素オフ基板１０１とゲート絶縁膜９１との界面に水素を導入することができる。水素が導入されることにより、Ｃ面に近似した特性を有する側壁ＳＷとゲート絶縁膜９１との界面おいて、界面準位の形成が抑制され、半導体装置においてチャネル移動度が向上する。なお、この熱処理では水素ガスの代わりに水蒸気もしくは水蒸気含有酸素ガスを雰囲気ガスとして用いることもできる。
＜工程Ｓ５２＞
また、側壁ＳＷの開口方向がＣ面側である場合、ゲート絶縁膜９１が形成された後に、炭化珪素オフ基板１０１とゲート絶縁膜９１との界面に窒素を導入する工程Ｓ５２が実行されることが好ましい。
具体的には、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用いた熱処理（以下「窒素アニール」とも記す）が行なわれることが好ましい。窒素アニールの熱処理条件としては、たとえば熱処理温度を１１００℃以上１３００℃以下、熱処理時間を１時間程度とする条件を用いることができる。これにより、炭化珪素オフ基板１０１とゲート絶縁膜９１との界面に窒素を導入することができる。窒素が導入されることにより、Ｓｉ面に近似した特性を有する側壁ＳＷとゲート絶縁膜９１との界面おいて、界面準位の形成が抑制され、半導体装置においてチャネル移動度が向上する。なお、この熱処理では、ＮＯガスの代わりにＮ2とＯ2の混合ガス、Ｎ2Ｏガス等を雰囲気ガスとして用いることもできる。
また、上記の水素アニールまたは窒素アニールの後に、不活性ガスを用いた熱処理が行なわれてもよい。たとえば、Ａｒガス雰囲気下で熱処理（以下「Ａｒアニール」とも記す）が行なわれてもよい。Ａｒアニールの熱処理温度は、上記水素アニールまたは窒素アニールの熱処理温度よりも高く、ゲート絶縁膜９１の融点よりも低いことが好ましい。熱処理時間は、たとえば１時間程度である。Ａｒアニールを行なうことにより、界面準位の形成がさらに抑制される。
以上の工程を経た後、図１７に示すように、ゲート絶縁膜９１上にゲート電極９２が形成される。具体的には、トレンチＴＲの内部の領域をゲート絶縁膜９１を介して埋めるように、ゲート絶縁膜９１上にゲート電極９２が形成される。ゲート電極９２の形成は、たとえば導体またはポリドープシリコンの成膜とＣＭＰ（Chemical Mechanical Polishing）によって行なうことができる。
次に、図１８を参照して、ゲート電極９２の露出面を覆うように、ゲート電極９２およびゲート絶縁膜９１上に層間絶縁膜９３が形成される。続いて、層間絶縁膜９３およびゲート絶縁膜９１に開口部が形成されるようにエッチングが行なわれる。この開口部によってｎ＋層８３およびｐコンタクト領域８４が露出される。そして、露出したｎ＋層８３およびｐコンタクト領域８４のそれぞれに接してソース電極９４が形成される。さらに単結晶層８０において、ｎドリフト層８１が形成された主面側と反対側の裏面上にドレイン電極９８が形成される。
そして、再び図１を参照して、ソース電極９４上にソース配線層９５が形成される。以上のようにして、トレンチＴＲの互いに対向する第１の側壁ＳＷ１および第２の側壁ＳＷ２にほぼ等価な面が表出し、信頼性が高い炭化珪素半導体装置が製造される。また、この製造方法においては、トレンチＴＲの配置が炭化珪素オフ基板１０１のオフ方向に依存しない。したがって、設計上の自由度が高く、炭化珪素半導体装置を高集積化することができる。
今回開示された実施形態はすべての点で例示であって制限的なものではないと解されるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
４０，６１ マスク層
６０ レジスト膜
８０ 単結晶層
８１ ｎドリフト層
８２ ｐボディ層
８３ ｎ＋層
８４ ｐコンタクト領域
９１ ゲート絶縁膜
９２ ゲート電極
９３ 層間絶縁膜
９４ ソース電極
９５ ソース配線層
９８ ドレイン電極
１００ 炭化珪素層
１０１ 炭化珪素オフ基板
２０１ 炭化珪素半導体装置
ＭＰ 主表面
ＴＲ，ＴＱ トレンチ
ＳＷ 側壁
ＳＷ１ 第１の側壁
ＳＷ２ 第２の側壁
ＢＴ 底部
θ，θ１，θ２ 角度
ｄ１，ｄ２ 深さ

Claims (16)

  1. 基底面に対するオフ角度を有する主表面を含む炭化珪素オフ基板を備え、
    前記主表面には、トレンチが設けられ、
    前記トレンチは、複数の側壁と底部とを有し、さらに、
    前記側壁と前記底部とを覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、を備え、
    前記トレンチにおける前記側壁の前記基底面に対する角度が、６５°を超え８０°以下であり、
    複数の前記側壁の開口方向が、シリコン面側またはカーボン面側のいずれかに揃っており、
    複数の前記側壁は互いに対向する第１の側壁および第２の側壁を含み、
    前記第１の側壁の前記基底面に対する角度と、前記第２の側壁の前記基底面に対する角度との差異は、前記オフ角度以下である、炭化珪素半導体装置。
  2. 前記炭化珪素オフ基板は、オフ方向が＜１１−２０＞方向である、請求項１に記載の炭化珪素半導体装置。
  3. 前記炭化珪素オフ基板の前記オフ角度は、１°以上８°以下である、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記トレンチは、複数の前記側壁が連なることにより、平面視において閉じた形状を有しており、すべての前記側壁が前記ゲート絶縁膜に覆われている、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 複数の前記側壁の開口方向が、すべてシリコン面側である、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置。
  6. 前記炭化珪素オフ基板と前記ゲート絶縁膜との界面から１０ｎｍ以内の領域における水素濃度が、１×１０18／ｃｍ3以上である、請求項５に記載の炭化珪素半導体装置。
  7. 複数の前記側壁の開口方向が、すべてカーボン面側である、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置。
  8. 前記炭化珪素オフ基板と前記ゲート絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度が、１×１０18／ｃｍ3以上である、請求項７に記載の炭化珪素半導体装置。
  9. 基底面に対するオフ角度を有する主表面を含む炭化珪素オフ基板を備え、
    前記主表面には、トレンチが設けられ、
    前記トレンチは、複数の側壁と底部とを有し、さらに、
    前記側壁と前記底部とを覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、を備え、
    前記トレンチにおける前記側壁の前記基底面に対する角度が、６５°を超え８０°以下であり、
    複数の前記側壁の開口方向が、シリコン面側に揃っている、炭化珪素半導体装置。
  10. 主表面を有する炭化珪素オフ基板を準備する工程と、
    前記主表面に対して、異方性のエッチングを行なうことにより、互いに対向する第１の側壁および第２の側壁を含む複数の側壁と底部とを有するトレンチを形成する第１のエッチング工程と、
    前記複数の側壁および前記底部に対して、等方性のエッチングを行なうことにより、前記側壁の基底面に対する角度を６５°を超え８０°以下とし、かつ前記第１の側壁の前記基底面に対する角度と、前記第２の側壁の前記基底面に対する角度との差異を前記オフ角度以下にする第２のエッチング工程と、を備える、炭化珪素半導体装置の製造方法。
  11. 前記第１のエッチング工程により除去される前記炭化珪素オフ基板の除去深さが、前記第２のエッチング工程により除去される前記炭化珪素オフ基板の除去深さよりも深い、請求項１０に記載の炭化珪素半導体装置の製造方法。
  12. 前記第１のエッチング工程は、前記側壁の前記基底面に対する角度が８０°以上となるように、前記主表面をエッチングする工程を含む、請求項１０または請求項１１に記載の炭化珪素半導体装置の製造方法。
  13. 前記側壁の開口方向は、シリコン面側であり、
    前記側壁と前記底部とを覆うゲート絶縁膜を形成する工程と、
    前記炭化珪素オフ基板と前記ゲート絶縁膜との界面に水素を導入する工程と、をさらに備える、請求項１０〜請求項１２のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  14. 前記側壁の開口方向は、カーボン面側であり、
    前記側壁と前記底部とを覆うゲート絶縁膜を形成する工程と、
    前記炭化珪素オフ基板と前記ゲート絶縁膜との界面に窒素を導入する工程と、をさらに備える、請求項１０〜請求項１２のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  15. 主表面を有する炭化珪素オフ基板を準備する工程と、
    前記主表面に対して、異方性のエッチングを行なうことにより、側壁と底部とを有するトレンチを形成する第１のエッチング工程と、
    前記側壁および前記底部に対して、等方性のエッチングを行なうことにより、前記側壁の基底面に対する角度を６５°を超え８０°以下とする第２のエッチング工程と、を備え、
    前記側壁の開口方向は、シリコン面側である、炭化珪素半導体装置の製造方法。
  16. 主表面を有する炭化珪素オフ基板を準備する工程と、
    前記主表面に対して、異方性のエッチングを行なうことにより、側壁と底部とを有するトレンチを形成する第１のエッチング工程と、
    前記側壁および前記底部に対して、等方性のエッチングを行なうことにより、前記側壁の基底面に対する角度を６５°を超え８０°以下とする第２のエッチング工程と、を備え、
    前記側壁の開口方向は、シリコン面側であり、
    前記側壁と前記底部とを覆うゲート絶縁膜を形成する工程と、
    前記炭化珪素オフ基板と前記ゲート絶縁膜との界面に水素を導入する工程と、をさらに備える、炭化珪素半導体装置の製造方法。
JP2013184813A 2013-09-06 2013-09-06 炭化珪素半導体装置およびその製造方法 Active JP6098447B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013184813A JP6098447B2 (ja) 2013-09-06 2013-09-06 炭化珪素半導体装置およびその製造方法
US14/912,433 US10014376B2 (en) 2013-09-06 2014-07-16 Silicon carbide semiconductor device having a trench with side walls and method for manufacturing same
PCT/JP2014/068881 WO2015033674A1 (ja) 2013-09-06 2014-07-16 炭化珪素半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013184813A JP6098447B2 (ja) 2013-09-06 2013-09-06 炭化珪素半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2015053359A JP2015053359A (ja) 2015-03-19
JP2015053359A5 JP2015053359A5 (ja) 2016-06-23
JP6098447B2 true JP6098447B2 (ja) 2017-03-22

Family

ID=52628161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013184813A Active JP6098447B2 (ja) 2013-09-06 2013-09-06 炭化珪素半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US10014376B2 (ja)
JP (1) JP6098447B2 (ja)
WO (1) WO2015033674A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213419A (ja) 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
FR3038127B1 (fr) * 2015-06-24 2017-06-23 Commissariat Energie Atomique Procede de fabrication d'une pluralite de dipoles en forme d'ilots ayant des electrodes auto-alignees
JP6115678B1 (ja) 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102016226237B4 (de) 2016-02-01 2024-07-18 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung
CN108735795B (zh) * 2017-04-21 2021-09-03 苏州能屋电子科技有限公司 (0001)面外延的六方相SiC晶圆、UMOSFET器件及其制作方法
EP4128362B8 (en) 2021-03-22 2023-12-27 Hitachi Energy Ltd Power semiconductor device
CN113078050B (zh) * 2021-03-30 2023-03-10 安徽长飞先进半导体有限公司 一种C面SiC外延结构及外延沟槽的填充方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5017823B2 (ja) * 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
JP4046140B1 (ja) * 2006-11-29 2008-02-13 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2008244455A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP4450241B2 (ja) * 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
US8502236B2 (en) * 2009-04-10 2013-08-06 Sumitomo Electric Industries, Ltd. Insulated gate field effect transistor
JP5721351B2 (ja) * 2009-07-21 2015-05-20 ローム株式会社 半導体装置
EP2602823B1 (en) * 2010-08-03 2020-03-11 Sumitomo Electric Industries, Ltd. Process for producing a mosfet or an igbt
JP2012146921A (ja) * 2011-01-14 2012-08-02 Denso Corp 炭化珪素半導体装置
EP2750198A4 (en) * 2011-08-26 2015-04-15 Nat Univ Corp Nara Inst SiC SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING THE SAME
JP5699878B2 (ja) * 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US8872280B2 (en) * 2012-07-31 2014-10-28 United Microelectronics Corp. Non-planar FET and manufacturing method thereof

Also Published As

Publication number Publication date
JP2015053359A (ja) 2015-03-19
US20160204206A1 (en) 2016-07-14
WO2015033674A1 (ja) 2015-03-12
US10014376B2 (en) 2018-07-03

Similar Documents

Publication Publication Date Title
JP6098447B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5699878B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2015040966A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5806600B2 (ja) 炭化珪素半導体装置の製造方法
TW201304146A (zh) 半導體裝置及其製造方法
JP2016066669A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US9799515B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
WO2014199748A1 (ja) 炭化珪素半導体装置
JP2013110238A5 (ja)
JP6135383B2 (ja) 炭化珪素半導体装置
US20150279967A1 (en) Method for manufacturing silicon carbide semiconductor device
US8927368B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2014056882A (ja) 炭化珪素半導体装置およびその製造方法
JP6287193B2 (ja) 炭化珪素半導体装置の製造方法
JP6183224B2 (ja) 炭化珪素半導体装置の製造方法
JP6098474B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2015049925A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2014207403A (ja) 炭化珪素半導体装置の製造方法
JP5870898B2 (ja) 炭化珪素半導体装置
JP2019012801A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170206

R150 Certificate of patent or registration of utility model

Ref document number: 6098447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250