CN102171787A - 碳化硅衬底和制造碳化硅衬底的方法 - Google Patents

碳化硅衬底和制造碳化硅衬底的方法 Download PDF

Info

Publication number
CN102171787A
CN102171787A CN2010800028115A CN201080002811A CN102171787A CN 102171787 A CN102171787 A CN 102171787A CN 2010800028115 A CN2010800028115 A CN 2010800028115A CN 201080002811 A CN201080002811 A CN 201080002811A CN 102171787 A CN102171787 A CN 102171787A
Authority
CN
China
Prior art keywords
limit
interarea
less
silicon carbide
orientation plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800028115A
Other languages
English (en)
Inventor
佐佐木信
增田健良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102171787A publication Critical patent/CN102171787A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/04—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供了一种SiC衬底，其具有与<11-20>方向平行的第一取向平面(12)和第二取向平面(13)，所述第二取向平面(13)处于与所述第一取向平面(12)交叉的方向上且长度与所述第一取向平面(12)不同。本发明提供了另一种SiC衬底，其具有矩形平面形状，且所述衬底的主面包括与<11-20>方向平行的第一边、处于与所述第一边垂直的方向上的第二边、和将所述第一边连接到所述第二边的第三边。所述第三边在所述第一边延伸的方向上投影的长度与所述第三边在所述第二边延伸的方向上投影的长度不同。

Description

碳化硅衬底和制造碳化硅衬底的方法
技术领域
本发明涉及碳化硅衬底和制造碳化硅衬底的方法。
背景技术
与硅(Si)相比，碳化硅(SiC)具有宽的带隙、高的最大击穿电场和高的热导率，载流子迁移率与硅几乎一样高，并具有高的饱和电子漂移速度和高的耐受电压。因此，期望将碳化硅应用于需要具有更高效率、更高耐受电压和更高容量的半导体器件中。
已知的这种半导体器件的一种为SiC的MOSFET(金属氧化物半导体场效应晶体管)(例如，非专利文献1)。非专利文献1公开了，当在SiC衬底的(11-20)面上制造MOSFET时，沿<1-100>方向上的漏电流为沿<0001>方向上的漏电流的3倍。如上所述，已知的是，即使在同一面上制造MOSFET时，晶体取向(面取向)仍对电子迁移率具有强烈的影响。
现有技术文献
非专利文献
非专利文献1：Hiroshi YANO et al.，″High Channel Mobility in Inversion Layer of SiC MOSFETs for Power Switching Transistors，″Jpn.J.Appl.Phys.Vol.39(2000)pp.2008-2011。
发明内容
本发明要解决的问题
通常，半导体衬底具有在其外周一部分中形成的取向平面以有助于晶体取向的调准和识别。已知在非专利文献1中形成了取向平面以用于识别在SiC衬底的(11-20)面上的<0001>方向。
本发明人注意到了主面的面取向基本上为{03-38}的SiC衬底在半导体器件加工中的应用。然而，在基本上以{03-38}面作为主面的SiC衬底上形成取向平面的方法是未知的。在不含取向平面的情况下，难以确定面的方向、极性面等，这可能导致在不期望的方向上制造半导体器件。
因此，本发明提供了一种限定面取向的SiC衬底、以及制造所述SiC衬底的方法。
解决问题的手段
本发明人进行了认真的研究，从而识别了用于在主面上形成取向平面的面取向，所述主面相对于{0001}面在<1-100>方向上以不小于50°且不超过65°的角度并在<11-20>方向上以不小于-10°且不超过10°的角度倾斜。结果，他们发现，在这种主面上制造的半导体器件在<11-20>方向上以不小于-10°且不超过10°的角度倾斜的方向上具有高的通道迁移率(channel mobility)。
因此，根据本发明一个方面的SiC衬底包含与<11-20>方向平行的第一取向平面(第一取向平面)、以及第二取向平面(第二取向平面)，所述第二取向平面(第二取向平面)处于与所述第一取向平面交叉的方向上，且其长度与所述第一取向平面。
根据本发明一个方面的SiC衬底包含第一取向平面和第二取向平面。通过确定第一取向平面相对短还是长，可以识别第一取向平面。由于所述第一取向平面表示高通道迁移率的<11-20>方向，所以可以在SiC衬底中通过第一取向平面来识别高通道迁移率的方向。即，能够限定面取向。当利用以此方式限定面取向的SiC衬底来制造半导体器件时，可以在高迁移率的方向上形成通道，这导致可制造性能得到改进的半导体器件。
优选地，在根据本发明一个方面的SiC衬底中，第二取向平面与第一取向平面垂直。
因此，能够更清晰地限定指示高通道迁移率方向的第一取向平面。
优选地，在根据一个方面的SiC衬底中，分别具有第一取向平面和第二取向平面的侧面在与主面垂直的方向上以不小于-10°且不大于10°的角度倾斜。
因此，所述侧面基本上垂直于所述主面，并因此易于以改进的加工性对其进行处理。
根据本发明另一个方面的SiC衬底具有主面，所述主面具有矩形平面形状，且相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。所述主面具有与<11-20>方向平行的第一边、处于与所述第一边垂直的方向上的第二边、以及将所述第一边连接到所述第二边的第三边。所述第三边在所述第一边延伸的方向上投影的长度与所述第三边在所述第二边延伸的方向上投影的长度不同。
在根据本发明另一个方面的SiC衬底中，所述主面具有第三边，同时所述第三边在第一边延伸的方向上投影的长度与所述第三边在第二边延伸的方向上投影的长度不同。通过确定沿第一边投影的第三边的长度是相对短还是相对长，能够对所述第一边进行识别。由于第一边表示高通道迁移率的<11-20>方向，所以在SiC衬底中能够对高通道迁移率的方向进行识别。即，能够限定面取向。当利用以此方式限定面取向的SiC衬底制造半导体器件时，能够在高迁移率方向上形成通道，这导致可制造性能得到改进的半导体器件。
根据本发明还另一个方面的SiC衬底具有主面，所述主面具有矩形平面形状，且相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。所述主面具有与<11-20>方向平行的第一边、处于与所述第一边垂直的方向上的第二边、以及在将所述第一边连接到所述第二边的拐角附近形成的标记。
在根据本发明还另一个方面的SiC衬底中，所述主面具有在将所述第一边连接到所述第二边的拐角附近处的标记。因此，通过确定相对于所述第一边要形成标记的位置，能够对所述第一边进行识别。因为所述第一边表示高通道迁移率的<11-20>方向，所以在SiC衬底中能够对高通道迁移率的方向进行识别。即，能够限定面取向。当利用以此方式限定面取向的SiC衬底制造半导体器件时，能够在高迁移率方向上形成通道，这导致可制造性能得到改进的半导体器件。
优选地，在根据还另一个方面的SiC衬底中，所述标记为用激光照射的标记、或由金刚石笔形成的刮痕。因此，能够容易地形成所述标记。
优选地，在根据另一个方面和还另一个方面的SiC衬底中，所述第一边与所述第二边的长度不同。
因此，通过确定所述第一边是相对短还是相对长，能够容易地识别所述第一边。
优选地，在根据另一个方面和还另一个方面的SiC衬底中，分别具有所述第一边和第二边的侧面在与主面垂直的方向上以不小于-10°且不大于10°的角度倾斜。
因此，所述侧面基本上垂直于所述主面，并因此易于以改进的加工性对其进行处理。
关于根据本发明一个方面的SiC衬底，根据一个方面的制造方法包括下列步骤。准备SiC锭。从所述锭切割SiC衬底，所述SiC衬底具有主面，该主面具有圆形或椭圆形平面形状，并相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。在所述SiC衬底上形成第一取向平面和第二取向平面，所述第一取向平面与<11-20>方向平行，所述第二取向平面处于与所述第一取向平面交叉的方向上且其长度与所述第一取向平面不同。
关于根据本发明一个方面的SiC衬底，根据另一个方面的制造方法包括下列步骤。准备SiC锭。在所述锭上形成第一取向平面和第二取向平面的步骤，所述第一取向平面与<11-20>方向平行，所述第二取向平面处于与所述第一取向平面交叉的方向上且其长度与所述第一取向平面不同。从具有所述第一取向平面和第二取向平面的锭切割SiC衬底，所述SiC衬底具有主面，所述主面具有圆形或椭圆形平面形状，并相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。
关于根据本发明一个方面的SiC衬底，利用根据一个方面和另一个方面的制造方法，能够制造SiC衬底，所述SiC衬底具有与高通道迁移率的<11-20>方向平行的第一取向平面和长度与所述第一取向平面不同的第二取向平面。因此，能够制造根据上述本发明一个方面对面取向进行限定的SiC衬底。
关于根据本发明另一个方面的SiC衬底，根据一个方面的制造方法包括下列步骤。准备SiC锭。切割SiC衬底，所述SiC衬底具有主面，所述主面具有矩形平面形状，并相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。在所述切割步骤中以如下方式从所述锭切割所述SiC衬底，即，使得所述主面具有与<11-20>方向平行的第一边、处于与所述第一边垂直的方向上的第二边以及将所述第一边连接到所述第二边的第三边，其中所述第三边在所述第一边延伸的方向上投影的长度与所述第三边在所述第二边延伸的方向上投影的长度不同。
关于根据本发明另一个方面的SiC衬底，根据另一个方面的制造方法包括下列步骤。准备SiC锭。对所述锭进行加工，从而在相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜的面上具有与<11-20>方向平行的第一边、处于与所述第一边垂直的方向上的第二边、以及将所述第一边连接到所述第二边的第三边，其中所述第三边在所述第一边延伸的方向上投影的长度与所述第三边在所述第二边延伸的方向上投影的长度不同。从所述锭切割SiC衬底，所述SiC衬底具有主面，所述主面具有矩形平面形状，并相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。
关于根据本发明另一个方面的SiC衬底，利用根据一个方面和另一个方面的制造方法，能够制造SiC衬底，所述SiC衬底具有与高通道迁移率的<11-20>方向平行的第一边和可被用于识别所述第一边的第三边。因此，能够制造根据上述本发明另一个方面限定面取向的SiC衬底。
根据还另一个方面制造SiC衬底的方法包括下列步骤。准备SiC锭。切割SiC衬底，所述SiC衬底具有主面，所述主面具有矩形平面形状，并相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。所述切割步骤包括从所述锭切割所述碳化硅衬底的步骤，使得所述衬底具有与<11-20>方向平行的第一边和处于与所述第一边垂直的方向上的第二边，以及在所述主面中在将所述第一边连接到第二边的拐角附近形成标记的步骤。
利用根据本发明还另一个方面制造SiC衬底的方法，能够制造SiC衬底，所述SiC衬底具有与高通道迁移率的<11-20>方向平行的第一边和可被用于识别所述第一边的标记。因此，能够制造根据上述本发明还另一个方面对面取向进行限定的SiC衬底。
发明效果
如上所述，根据本发明的SiC衬底和制造所述SiC衬底的方法，能够限定面取向。
附图说明
图1为示意性显示本发明实施方案1的SiC衬底的透视图。
图2示意性显示了本发明实施方案1的SiC衬底的平面图和侧视图。
图3为说明本发明实施方案1的SiC衬底主面的晶体取向的示意图。
图4为显示根据本发明实施方案1制造SiC衬底的方法的流程图。
图5为示意性显示根据本发明实施方案1形成的SiC锭的侧视图。
图6为示意性显示本发明实施方案1的具有第一取向平面和第二取向平面的锭的侧视图。
图7为显示根据本发明实施方案1制造SiC衬底的方法的变形例1(first variation)的流程图。
图8为示意性显示在根据本发明实施方案1制造SiC衬底的方法的变形例1中从锭切割的SiC衬底的平面图。
图9为示意性显示在根据本发明实施方案1制造SiC衬底的方法的变形例2中的锭的侧视图。
图10为示意性显示本发明实施方案2的SiC衬底的透视图。
图11示意性显示了本发明实施方案2的SiC衬底的平面图和侧视图。
图12为显示根据本发明实施方案2制造SiC衬底的方法的流程图。
图13为示意性显示本发明实施方案2的具有第一至第三边的SiC锭的透视图。
图14为显示根据本发明实施方案2制造SiC衬底的方法的变形例的流程图。
图15为示意性显示在根据本发明实施方案2制造SiC衬底的方法的变形例中的锭的平面图。
图16为示意性显示本发明实施方案3的SiC衬底的透视图。
图17示意性显示了本发明实施方案3的SiC衬底的平面图和侧视图。
图18为显示根据本发明实施方案3制造SiC衬底的方法的流程图。
图19为示意性显示本发明实施方案3的锭的平面图。
图20为示意性显示根据本发明实施方案3从锭切割的衬底的平面图
图21为示意性显示实施方案的DMOSFET的横断面视图。
图22说明了根据实施方案在与<11-20>方向所成的角度与通道迁移率之间的关系。
具体实施方式
下面将参考附图对本发明的实施方案进行说明。应注意，在附图中对相同或相应的部分指定相同的参考符号，并不再重复对其进行说明。在本说明书中，利用<>表示集体取向，利用()表示单独面，并利用{}表示集体面。尽管在晶体学方面在负指数顶上附上“-”(横杠)，但是在本说明书中在负指数之前附上负号。
实施方案1
参考图1～3，对本发明一个实施方案的SiC衬底10进行说明。如图1和2中所示，SiC衬底10具有主面11、第一取向平面12和第二取向平面13。
主面11具有圆形或椭圆形平面形状。当从上方观察主面11时，所述圆形或椭圆形形状因第一取向平面12和第二取向平面13而部分地包含直线部分。就这点而论，本文中所使用的短语“主面11具有圆形或椭圆形平面形状”包括在平面形状中圆形或椭圆形形状部分具有缺口的情况。
主面11相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。主面11可以在<11-20>方向上倾斜0°，即，可以在<11-20>方向上不倾斜。优选的是，所述主面11相对于{03-38}面在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。
参考图3，对主面11的面取向进行说明。主面11包含在<11-20>方向上以不小于-10°且不大于10°的角度倾斜的方向和方向X。方向X位于<0001>方向和<1-100>方向之间。即，方向X表示在{0001}面和{1-100}面之间的面，并表示相对于{0001}面倾斜α的面。在本实施方案中，α不小于50°且不大于65°。
所述{03-38}面位于{0001}面和{1-100}面之间，且同时α为约55°(54.7°)。换言之，所述{03-38}面相对于<0001>轴方向以约35°(35.3°)倾斜。因此，{03-38}面具有露出Si的表面(Si面)和露出C(碳)的表面(C面)的极性，如同{0001}面。
如图2中所示，第一取向平面12与<11-20>方向平行。优选的是述第二取向平面13在与第一取向平面12交叉的方向上，并与第一取向平面12垂直。在本实施方案中，第二取向平面13与方向X平行。
第一取向平面12的长度L12与第二取向平面13的长度L13不同。尽管在本实施方案中第一取向平面12的长度L12比第二取向平面13的长度L13长，但是这不是限制性的。即，关于第一取向平面12的长度L12与第二取向平面13的长度L13之间的大小，任何关系都是可接受的。优选的是，第一取向平面12的长度L12与第二取向平面13的长度L13在使得人们能够视觉分辨大小关系的程度内相互不同。
第一取向平面12的长度L12与第二取向平面13的长度L13是指在从上方观察SiC衬底10时直线部分的长度，如图2中所示。
如果在图2中所示的向上的方向X和向右的<11-20>方向的条件下，在图2中的下侧上形成第一取向平面12并在图2中的左侧上形成第二取向平面13，则主面11的极性在Si面侧上。另外，在(0001)C面侧上形成第二取向平面13。这是优选的，因为能够确定主面11相对于(0001)面倾斜的方向。
分别具有第一取向平面12和第二取向平面13的侧面，优选在与主面11垂直的方向上以不小于-10°且不大于10°的角度倾斜，更优选在所述方向上以不小于-5°且不大于5°的角度倾斜，还更优选与主面11垂直。如果主面11为(03-38)面，则具有第一取向平面12和第二取向平面13的侧面优选与相对于(0001)面以不小于54°且不大于55°的角度倾斜的面垂直。在这种情况下，易于以改进的加工性对SiC衬底10进行处理。
现在参考图4～6，对根据本实施方案制造SiC衬底的方法进行说明。
如图4和5中所示，首先，准备SiC锭22(步骤S1)。
在步骤S1处，例如如图5中所示，在底部衬底21的主面21a上生长SiC锭22。主面21a相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。因此，锭22的生长方向为方向X，且锭22的生长表面与底部衬底21的主面21a相同。
未对生长方法进行特殊限制，例如可使用HVPE(氢化物气相外延)法、MBE(分子束外延)法、OMVPE(有机金属气相外延)法、升华法、气相外延法如CVD(化学气相淀积)法、助熔剂法、或液相外延法如高氮压溶液法。
如果需要，诸如在底部衬底21与SiC的组成不同时，将底部衬底21除去。
其次，如图4和6中所示，在锭22上形成第一取向平面12和第二取向平面13，所述第一取向平面12与<11-20>方向平行，所述第二取向平面13处于与第一取向平面12交叉的方向上，且其长度与第一取向平面12不同(步骤S2)。在步骤S2处，优选第一取向平面12和第二取向平面13相互交叉。
在步骤S2处，通过利用X射线衍射对第一取向平面12和第二取向平面13各自的方向进行识别来形成所述第一取向平面12和第二取向平面13。
再次，从具有第一取向平面12和第二取向平面13的锭22切割SiC衬底，所述SiC衬底具有主面，所述主面具有圆形或椭圆形平面形状，并相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜(步骤S3)。
在步骤S3处，分别具有第一取向平面12和第二取向平面13的侧面，优选在与主面11垂直的方向上以不小于-10°且不大于10°的角度倾斜，更优选在所述方向上以不小于-5°且不大于5°的角度倾斜，还更优选与主面11垂直。
未对切割方法进行特殊限制，可通过切片等从SiC锭22上切割SiC衬底10。由于在本实施方案中底部衬底21的主面21a在与方向X垂直的方向上，所以沿与图5中所示的平面C1平行的面对SiC衬底10进行切割。
通过实施上述步骤S1～S3，能够制造图1和2中所示的SiC衬底10。步骤S2和步骤S3可同时或分开实施。
变形例1
现在参考图7和8，对根据本实施方案制造SiC衬底10的方法的变形例1进行说明。
如图7中所示，首先，以类似于上述方法的方式准备SiC锭22(步骤S1)。
其次，如图7和8中所示，从锭22切割SiC衬底，所述SiC衬底具有主面11，所述主面11具有圆形或椭圆形平面形状，并相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜(步骤S3)。
再次，在图8中的SiC衬底上形成第一取向平面12和第二取向平面13，所述第一取向平面12与<11-20>方向平行，所述第二取向平面13处于与第一取向平面12交叉的方向上，且其长度与第一取向平面12不同(步骤S4)。未对形成第一取向平面12和第二取向平面13的方法进行特殊限制，且例如通过切片来形成它们。
通过实施上述步骤S1、S3和S4，能够制造图1和2中所示的SiC衬底10。
变形例2
现在参考图7和9，对根据本实施方案制造SiC衬底10的方法的变形例2进行说明。所述变形例2基本上与变形例1类似，但采用不同的方式准备SiC锭22。
如图7和9中所示，首先，准备SiC锭22(步骤S1)。在步骤S1处，准备了例如具有{0001}面作为主面21a的底部衬底21。当在底部衬底21的主面21a上生长SiC锭22时，锭22的生长方向为<0001>方向，且锭22的生长表面与底部衬底21的主面21a相同。
其次，如图7和9中所示，从锭22切割SiC衬底，所述SiC衬底具有主面11，所述主面11具有圆形或椭圆形平面形状，且相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜(步骤S3)。如果在步骤S3处平行于底部衬底21的主面21a对SiC衬底进行切片，则不能得到上述主面11，因为SiC锭22的生长表面与底部衬底21的主面21a相同。因此，在变形例2中，为了得到上述主面11，沿平面C2对SiC衬底进行切割，所述平面C2与相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜的面平行。
然后，与在变形例1中一样，在SiC衬底上形成第一取向平面12和第二取向平面13，所述第一取向平面12与<11-20>方向平行，所述第二取向平面13处于与第一取向平面12交叉的方向上，且其长度与第一取向平面12不同(步骤S4)。
通过实施上述步骤S1、S3和S4，能够制造图1和2中所示的SiC衬底10。
现在对本实施方案的SiC衬底10的效果进行说明。本实施方案的SiC衬底10具有与<11-20>方向平行的第一取向平面12、和第二取向平面13，所述第二取向平面13处于与第一取向平面12交叉的方向上，且其长度与第一取向平面12不同。
已知的是，即使当在同一面上制造SiC半导体器件时，晶体取向(面取向)也对电子迁移率具有强烈的影响。本发明人注意到了相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度倾斜的面(SiC衬底10的主面11)，且还发现，在这种面上制造的半导体器件在<11-20>方向上以不小于-10°且不大于10°的角度倾斜的方向上具有高的通道迁移率。
本实施方案的SiC衬底10具有第一取向平面12和第二取向平面13。通过确定第一取向平面12相对短还是相对长，能够识别第一取向平面12。由于第一取向平面12表示高通道迁移率的<11-20>方向，所以在SiC衬底10中能够识别高通道迁移率的方向。即，能够将高迁移率的面取向限定在本实施方案的SiC衬底10中。因此，当利用SiC衬底10制造半导体器件时，能够识别<11-20>方向，这在半导体器件加工期间有助于SiC衬底10的晶片的安置。因此，能够在高迁移率的方向上形成通道，这导致可制造性能得到改进的半导体器件。
{03-38}面在加工期间对X射线衍射是禁止面(forbidden plane)，因此其不适合作为基准面。同时，利用在{03-38}面上的<11-20>轴，能够容易地将作为低指数面的(11-20)面用作基准。另外，利用在{03-38}面上的(11-20)面的高X射线衍射强度，也能够容易地将(11-20)面用作基准以提高加工精度。
能够将本实施方案的SiC衬底10适当地用于电子器件如双极晶体管、场效应晶体管(FET)和自旋FET中，在所述SiC衬底10中，按如上所述能够清晰地识别高通道迁移率的方向。
实施方案2
参考图10和11，对本实施方案的SiC衬底30进行说明。如图10和11中所示，SiC衬底30具有主面31，所述主面31具有矩形平面形状，且相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。在本实施方案中，当从上方观察SiC衬底30时，主面31具有如下形状，其具有在四角形的一个角中形成的凹口。
主面31具有第一边31a、第二边31b和第三边31c。第一边31a与<11-20>方向平行。第二边31b处于与第一边31a垂直的方向上。在本实施方案中，第二边31b与图3中所示的方向X平行。第三边31c将第一边31a连接到第二边31b上。
第三边31c在第一边31a延伸的方向上的长度L31a与第三边31c在第二边31b延伸的方向上投影的长度L31b不同。换言之，长度L31a为在<11-20>方向上凹口的宽度，且长度L31b为在方向X上凹口的宽度。尽管在本实施方案中，长度L31a比长度L31b长，但是这不是限制性的。即，关于长度L31a与长度L32a之间的大小，任何关系都是可接受的。优选的是，长度L31a和长度L31b在使得人们能够视觉分辨大小关系的程度内相互不同。
优选的是，第一边31a的长度与第二边31b的长度不同。在这种情况下，能够更容易地认定第一边31a和第二边31b。
分别具有第一边31a和第二边31b的侧面32和33，优选在与主面31垂直的方向上以不小于-10°且不大于10°的角度倾斜，更优选在所述方向上以不小于-5°且不大于5°的角度倾斜，还更优选与主面31垂直。具有第三边的侧面34优选在垂直于主面31的方向上以不小于-10°且不大于10°的角度倾斜，更优选与主面31垂直。在这种情况下，易于以改进的加工性对SiC衬底10进行处理。
现在参考图5、12和13，对根据本实施方案制造SiC衬底30的方法进行说明。
如图5和12中所示，首先，以类似于实施方案1的方式准备SiC锭22(步骤S1)。
然后，如图12和13中所示，在相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜的面上对锭22进行加工，使其具有与<11-20>方向平行的第一边31a、处于与第一边31a垂直的方向上的第二边31b、以及将第一边31a连接到第二边31b的第三边31c，其中第三边31c在第一边31a延伸的方向上投影的长度与第三边31c在第二边31b延伸的方向上投影的长度不同(步骤S5)。
然后，如图10和12中所示，从图13中所示的锭22上切割SiC衬底30，所述SiC衬底30具有主面31，所述主面31具有矩形平面形状，且相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜(步骤S3)。在本实施方案中，由于锭22的主面31在与方向X垂直的方向上，所以沿与方向X垂直的面平行的面对SiC衬底30进行切割。
通过实施上述步骤S1、S3和S5，能够制造图10和11中所示的SiC衬底30。
变形例
现在参考图5、14和15，对根据本实施方案制造SiC衬底10的方法的变形例进行说明。除了同时实施形成第一边至第三边31a、31b和31c的步骤S5以及用于切割的步骤S3之外，根据本变形例制造SiC衬底30的方法基本上与根据上述实施方案制造SiC衬底30的方法相类似。
具体地，如图14中所示，首先，以类似于实施方案1的方式准备如图5和15中所示的SiC锭22(步骤S1)。
其次，如图14和15中所示，从图15中所示的锭22上切割SiC衬底30，使得SiC衬底30具有第一边至第三边31a、31b和31c(步骤S3)。
通过实施上述步骤S1和S3，能够制造图10和11中所示的SiC衬底30。
如上所述，在本实施方案的SiC衬底30中，主面31具有第三边31c，其中第三边31c在第一边31a延伸的方向上投影的长度L31a与第三边31c在第二边31b延伸的方向上投影的长度L31b不同。通过确定第三边31c沿第一边31a投影的长度L31a相对短还是相对长，能够识别第一边31a。因为第一边31a表示高通道迁移率的<11-20>方向，所以在SiC衬底30中能够识别高通道迁移率的方向。即，在本实施方案的SiC衬底30中能够对高迁移率的面取向进行限定。因此，当利用SiC衬底30制造半导体器件时，能够在高迁移率的方向上形成通道，这导致可制造性能得到改进的半导体器件。
实施方案3
参考图6和17，对本实施方案的SiC衬底40进行说明。如图16和17中所示，本实施方案的SiC衬底40具有主面41，所述主面41具有矩形平面形状，且相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。在本实施方案中，当从上方观察SiC衬底30时，主面31呈四角形。尽管可以使用另一种矩形平面形状，但是从增大主面41的面积考虑，优选使用四角形。
主面41具有第一边41a、第二边41b和标记(记号)45。第一边41a与<11-20>方向平行。第二边41b处于与第一边41a垂直的方向上。在本实施方案中，第二边41b与图3中所示的方向X平行。
优选的是，第一边41a的长度与第二边41b的长度不同。尽管关于第一边41a的长度与第二边41b的长度之间的大小，任何关系都是可接受的，但是优选的是，这些长度在使得人们能够视觉分辨大小关系的程度内相互不同。因此，通过确定第一边41a是相对短还是相对长，能够容易地识别第一边41a。
在将第一边41a连接到第二边41b的拐角附近形成标记45。优选的是，所述标记45为用激光照射的标记、或由金刚石笔形成的刮痕。因此，能够容易地形成标记45，并能够提高标记45的加工精度。
优选的是，在<11-20>方向和方向X之间形成大小和数目都不同的标记45。在本实施方案中，在<11-20>方向上形成更大量的标记45。因此，能够更容易地识别第一边41a。
优选的是，所述标记45为上下左右不对称的记号、数字等。因此，可容易地确定极性面、以及与第一边41a的方向相对应的晶轴方向。
还优选的是，在Si面(主面)侧和C面(背面)侧中的一侧上形成标记45，所述一侧与用于器件加工中的表面相对。SiC具有透光性能。因此，例如，即使在背面上形成标记45且形成不具有透光性能的金属膜等时，通过对所述主面进行研磨，也能够利用显微镜容易地辨认出在所述背面上形成的标记45。
分别具有第一边41a和第二边41b的侧面42和43，优选在与主面41垂直的方向上以不小于-10°且不大于10°的角度倾斜，更优选在所述方向上以不小于-5°且不大于5°的角度倾斜，还更优选与主面41垂直。在这种情况下，易于以改进的加工性对SiC衬底10进行处理。
现在参考图5和18～20，对根据本实施方案制造SiC衬底40的方法进行说明。
如图5和18中所示，首先，以类似于实施方案1的方式准备SiC锭22(步骤S1)。
然后，切割SiC衬底40，所述SiC衬底40具有主面41，所述主面41具有矩形平面形状，且相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。
在该步骤中，如图19和20中所示，从锭22切割由SiC制成的衬底47，使得衬底47具有与<11-20>方向平行的第一边41a和处于与第一边41a垂直的方向上的第二边41b(步骤S2)。然后，在衬底47的主面41中在将第一边41a连接到第二边41b的拐角附近形成标记45(步骤S6)。
在步骤S6处，可将通过用激光照射形成激光照射标记的方法、通过金刚石笔形成刮痕的方法等用作形成标记45的方法。
通过实施上述步骤S1、S2和S6，能够制造图16和17中所示的SiC衬底40。
如上所述，在本实施方案的SiC衬底40中，主面41具有在将第一边41a连接到第二边41b的拐角附近的标记45。通过确定相对于第一边41a要形成标记45的位置，能够识别第一边41a。在本实施方案中，在第一边41a的右边缘上形成标记45。另外，在与第一边41a平行的方向上形成的标记45的数目大于在与第二边41b平行的方向上形成的标记45的数目。因此，在本实施方案中能够对第一边41a进行识别。由于第一边41a表示高通道迁移率的<11-20>方向，所以在SiC衬底40中能够识别高通道迁移率的方向。即，在本实施方案的SiC衬底40中能够对高通道迁移率的面取向进行限定。因此，当利用SiC衬底40制造半导体器件时，能够在高迁移率方向上形成通道，这导致可制造性能得到改进的半导体器件。
实施例
在本实施例中，对通过形成用于识别<11-20>方向的第一取向平面、第三边或标记而产生的效果进行了检验。
具体地，制造了图21中所示的垂直DMOSFET(双重离子注入金属氧化物半导体场效应晶体管)，其各自在相对于<11-20>方向不超过-90°的范围内具有通道。
更具体地，首先，准备4H多型的n型SiC衬底以作为SiC衬底110。SiC衬底110的主面111相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。
其次，利用CVD法在SiC衬底110的主面111上形成半导体层112，所述半导体层112由n型杂质的浓度比SiC衬底110高的n型SiC制成。半导体层112的主面112a相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。
再次，在已经形成半导体层112的区域之外的区域中形成氧化物膜以作为离子注入防止掩模，其中所述氧化物膜已经通过光刻和腐蚀而形成图案。其后，将p型杂质离子注入半导体层112的主面112a中。因此，在半导体层112的主面112a中形成p型杂质扩散层114。p型杂质扩散层114呈在<11-20>方向上延伸的条形。
然后，在要在半导体层112的主面112a中形成n型杂质扩散层115的区域之外的区域中，形成了氧化物膜以作为离子注入防止掩模，其中所述氧化物膜已经通过光刻和腐蚀而形成图案。其后，将n型杂质离子注入p型杂质扩散层114的主面中。因此，在n型杂质扩散层115的主面中形成了n型杂质扩散层115。n型杂质扩散层115呈在<11-20>方向上延伸的条形。
接下来，对包含p型杂质扩散层114和n型杂质扩散层115的半导体层112进行活化退火处理。在所述活化退火处理期间，在氩气气氛中在约1700℃的温度下对包含p型杂质扩散层114和n型杂质扩散层115的半导体层112进行加热并持续约30分钟。因此，将已经按上述注入的p型杂质扩散层114中的p型杂质离子和n型杂质扩散层115中的n型杂质离子活化。
然后，利用要与包含p型杂质扩散层114和n型杂质扩散层115的半导体层112的整个主面112a接触的干燥氧化(热氧化)，形成绝缘膜13。在干燥氧化期间，在空气中于约1200℃的温度下对包含p型杂质扩散层114和n型杂质扩散层115的半导体层112的主面112a进行加热并持续约30分钟。
然后，对包含绝缘膜13的半导体层112进行氮气退火处理。在所述氮气退火处理期间，在一氧化氮(NO)气体的气氛中于约1100℃的温度下对包含绝缘膜13的半导体层112进行加热并持续约120分钟。因此，将距半导体层112与绝缘膜13之间的界面不超过10nm的区域中氮气浓度的最大值设定为不小于1×1021cm-3。
另外，在氩气气氛中对已经进行了氮气退火处理的半导体层112进行惰性气体退火处理。在所述氩气退火处理期间，在氩气气氛下于约1100℃的温度下对已经进行了氮气退火处理的半导体层112进行加热并持续约60分钟。
然后，通过除去一部分绝缘膜113，使按上述形成的绝缘膜113形成图案。在使得在半导体层112的主面112a中在相对于<11-20>方向±90°的范围内包含通道方向的各种情况中，使绝缘膜113形成图案。即，在使得在半导体层112的主面112a中通道方向平行于<11-20>方向-90°至<11-20>方向+90°的范围内的任意方向的各种情况中，使绝缘膜113形成图案。
按如下除去部分绝缘膜113。在绝缘膜113的主面上形成腐蚀掩模，所述腐蚀掩模已经通过光刻和腐蚀以露出除去了绝缘膜113的部分而形成图案。其后，通过腐蚀将绝缘膜113的露出部分除去，从而形成图21中所示的绝缘膜113。
然后，形成源极116，以与通过除去了绝缘膜113的一部分而露出的半导体层112的主面112a中n型杂质扩散层115的主面接触。通过在腐蚀上述绝缘膜113之后露出的半导体层112的主面112a上和腐蚀掩模的主面上进行溅射来形成由镍构成的导电膜，然后将所述腐蚀掩模除去，可形成源极116。即，将在腐蚀掩模的主面上形成的导电膜与腐蚀掩模一起除去(举离(lift off))，仅留下在半导体层112的主面112a上形成的导电膜以作为源极116。
对包含源极16的半导体层112进行用于合金化的热处理。在所述用于合金化的热处理期间，在氩气气氛下于约950℃的温度下对包含源极116的半导体层112进行加热并持续约2分钟。
然后，在绝缘膜113的主面上形成栅极117。按如下形成栅极117。通过光刻和腐蚀形成在将形成栅极117的部分中具有开口的抗蚀剂掩模，从而覆盖绝缘膜113的整个主面和源极116的整个主面。通过在抗蚀剂掩模的主面上和在通过所述抗蚀剂掩模的开口而露出的绝缘膜113的主面上进行溅射，形成由铝制成的导电膜。然后，将抗蚀剂掩模除去。即，将在抗蚀剂掩模的主面上形成的导电膜与抗蚀剂掩模一起除去(举离)，仅留下在绝缘膜113的主面上形成的导电膜以作为栅极117。
然后，在SiC衬底110的背面上形成漏极118。作为漏极118，通过在SiC衬底110的背面上进行溅射来形成由镍制成的导电膜。
通过实施上述步骤，制造了图21中所示的各种DMOSFET 100，所述DMOSFET 100各个在相对于<11-20>方向不超过-90°的范围内具有通道。确定了在具有各种通道方向的DMOSFET 100中，在半导体层112的主面112a(相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜的晶面)中相对于<-2110>方向的角度(°)与通道迁移率(相对值)之间的关系。将结果示于图22中。
在图22中，纵轴表示通道迁移率(相对值)，同时横轴表示在半导体层112的主面112a中相对于<11-20>方向的角度(°)。在图22中横轴上的角度(°)不限制相对于<11-20>方向倾斜的方向。因此，在横轴上的-10°是指相对于<11-20>方向以+10°倾斜的方向和以-10°倾斜的方向两者。
在图22中纵轴上的通道迁移率(相对值)以相对值表示，其中将在半导体层112的主面112a中<11-20>方向上的通道迁移率假定为1。在图22中与横轴上0°角(°)对应的部分表示半导体层112的主面112a中的<11-20>方向。
如图22中所示，能够看出，当通道方向在相对于半导体层112的主面112a中的<11-20>方向(<11-20方向>)为0°角的方向上时，通道迁移率最高，且通道迁移率倾向于随着相对于半导体层112的主面112a中的<11-20>方向偏离的增大而降低。
本发明人发现，图22中所示的趋势适用于如下所有情况：半导体层112的主面112a为相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜的晶面。
因此，从获得高通道迁移率考虑，最优选通道方向为半导体层112的主面112a中的<11-20>方向。
即使当通道方向为相对于半导体层112的主面112a中的<11-20>方向具有不小于-10°且不大于0°的角度的方向时(即，在<11-20>方向上倾斜±10°的方向)，所述通道迁移率(相对值)仍大于0.99，如图22中所示。因此，DMOSFET 100的通道迁移率在一定程度内的变化不易造成通道迁移率的明显下降。
因此发现，通过形成DMOSFET 100使得DMOSFET 100具有在半导体层112的主面112a中在<11-20>方向上倾斜±10°的范围内的通道方向，可以以优异的重复性实现高通道迁移率。
为了按如上所述制造高通道迁移率的半导体器件如DMOSFET，需要对半导体层112的主面112a中的<11-20>方向进行识别。由于半导体层112的主面112a与SiC衬底110的主面111具有相同的晶体取向，所以需要在SiC衬底110的主面111中识别<11-20>方向。本发明的SiC衬底10、30和40分别具有用于识别<11-20>方向的第一取向平面12、第三边31c和标记45。因此，能够在半导体层112的主面112a中识别<11-20>方向，从而能够形成具有高迁移率的通道。
如上所述，根据本实施例可确认，在相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度倾斜的面上制造的半导体器件中，在<11-20>方向上以不小于-10°且不大于10°的角度倾斜的方向上，通道迁移率高。
还确认了，本发明的SiC衬底10、30和40分别具有用于识别<11-20>方向的第一取向平面12、第三边31c和标记45，使得可制造高通道迁移率的SiC半导体。
尽管上面已经对本发明的实施方案和实施例进行了描述和说明，但是其最初用意是适当地将实施方案和实施例的特征进行合并。此外，应理解，本文中公开的实施方案和实施例在各方面都是示例性和非限制性的。本发明的范围由权利要求书的项限定，而不是由上述说明限定，且本发明的范围旨在包括在与权利要求书的项等价的范围和含义内的所有修改。
符号说明
10、30、40、110：SiC衬底
11、21a、31、41、111、112a：主面
12：第一取向平面
13：第二取向平面
21：底部衬底
22：锭
31a、41a：第一边
31b、41b：第二边
31c：第三边
32～34、42、43：侧面
45：标记
47：衬底
100：DOMOSFET
112：半导体层
113：绝缘膜
114：p型杂质扩散层
115：n型杂质扩散层
116：源极
117：栅极
118：漏极
L12、L13、L31a、L31b：长度
C1、C2：平面
X：方向

Claims (13)

1.一种碳化硅衬底(10)，其具有：
主面(11)，所述主面(11)具有圆形或椭圆形平面形状，且相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜；
与所述<11-20>方向平行的第一取向平面(12)；和
第二取向平面(13)，所述第二取向平面(13)处于与所述第一取向平面(12)交叉的方向上，且其长度与所述第一取向平面(12)不同。
2.如权利要求1所述的碳化硅衬底(10)，其中所述第二取向平面(13)与所述第一取向平面(12)垂直。
3.如权利要求1所述的碳化硅衬底(10)，其中分别具有所述第一取向平面和第二取向平面(12、13)的侧面在与所述主面垂直的方向上以不小于-10°且不大于10°的角度倾斜。
4.一种碳化硅衬底(30)，其具有主面(31)，所述主面(31)具有矩形平面形状，且相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜，
所述主面(31)具有：
与<11-20>方向平行的第一边(31a)，
处于与所述第一边(31a)垂直的方向上的第二边(31b)，和
将所述第一边(31a)连接到所述第二边(31b)的第三边(31c)，
其中
所述第三边(31c)在所述第一边(31a)延伸的方向上投影的长度与所述第三边(31c)在所述第二边(31b)延伸的方向上投影的长度不同。
5.一种碳化硅衬底(40)，其具有主面(41)，所述主面(41)具有矩形平面形状，且相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜，
所述主面(41)具有：
与<11-20>方向平行的第一边(41a)，
处于与所述第一边(41a)垂直的方向上的第二边(41b)，和
在将所述第一边(41a)连接到所述第二边(41b)的拐角附近形成的标记(45)。
6.如权利要求5所述的碳化硅衬底(40)，其中所述标记(45)为用激光照射的标记，或由金刚石笔形成的刮痕。
7.如权利要求5所述的碳化硅衬底(40)，其中所述第一边(41a)与所述第二边(41b)的长度不同。
8.如权利要求5所述的碳化硅衬底(40)，其中分别具有所述第一边和第二边(41a、41b)的侧面在与所述主面(41)垂直的方向上以不小于-10°且不大于10°的角度倾斜。
9.一种制造碳化硅衬底(10)的方法，所述方法包括：
准备碳化硅锭的步骤；
从所述锭切割碳化硅衬底的步骤，所述碳化硅衬底具有主面，该主面具有圆形或椭圆形平面形状，并相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜；以及
在所述碳化硅衬底上形成第一取向平面(12)和第二取向平面(13)的步骤，所述第一取向平面(12)与<11-20>方向平行，所述第二取向平面(13)处于与所述第一取向平面(12)交叉的方向上且其长度与所述第一取向平面(12)不同。
10.一种制造碳化硅衬底(10)的方法，所述方法包括：
准备碳化硅锭的步骤；
在所述锭上形成第一取向平面(12)和第二取向平面(13)的步骤，所述第一取向平面(12)与<11-20>方向平行，所述第二取向平面(13)处于与所述第一取向平面(12)交叉的方向上且其长度与所述第一取向平面(12)不同；以及
从具有所述第一取向平面和第二取向平面(12、13)的锭切割碳化硅衬底，所述碳化硅衬底具有主面，所述主面具有圆形或椭圆形平面形状，并相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。
11.一种制造碳化硅衬底(30)的方法，所述方法包括：
准备碳化硅锭的步骤；以及
切割碳化硅衬底的步骤，所述碳化硅衬底具有主面(31)，所述主面(31)具有矩形平面形状，并相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜，
在所述切割步骤中以如下方式从所述锭切割所述碳化硅衬底，即，使得所述主面(31)具有与<11-20>方向平行的第一边(31a)、处于与所述第一边(31a)垂直的方向上的第二边(31b)以及将所述第一边(31a)连接到所述第二边(31b)的第三边(31c)，其中所述第三边(31c)在所述第一边(31a)延伸的方向上投影的长度与所述第三边(31c)在所述第二边(31b)延伸的方向上投影的长度不同。
12.一种制造碳化硅衬底(30)的方法，所述方法包括：
准备碳化硅锭的步骤；
对所述锭进行加工的步骤，所述步骤使得所述锭在相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜的平面上，具有与<11-20>方向平行的第一边(31a)、处于与所述第一边(31a)垂直的方向上的第二边(31b)以及将所述第一边(31a)连接到所述第二边(31b)的第三边(31c)，其中所述第三边(31c)在所述第一边(31a)延伸的方向上投影的长度与所述第三边(31c)在所述第二边(31b)延伸的方向上投影的长度不同；以及
从所述锭切割所述碳化硅衬底的步骤，所述碳化硅衬底具有主面(31)，所述主面(31)具有矩形平面形状，并相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜。
13.一种制造碳化硅衬底(40)的方法，所述方法包括：
准备碳化硅锭的步骤；以及
切割碳化硅衬底的步骤，所述碳化硅衬底具有主面，所述主面具有矩形平面形状，并相对于{0001}面在<1-100>方向上以不小于50°且不大于65°的角度并在<11-20>方向上以不小于-10°且不大于10°的角度倾斜，
所述切割步骤包括：
从所述锭切割所述碳化硅衬底的步骤，使得所述衬底具有与<11-20>方向平行的第一边(41a)和处于与所述第一边(41a)垂直的方向上的第二边(41b)，以及
在所述主面(41)中在将所述第一边(41a)连接到所述第二边(41b)的拐角附近形成标记(45)的步骤。
CN2010800028115A 2009-02-18 2010-02-09 碳化硅衬底和制造碳化硅衬底的方法 Pending CN102171787A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-035689 2009-02-18
JP2009035689A JP2010192697A (ja) 2009-02-18 2009-02-18 炭化珪素基板および炭化珪素基板の製造方法
PCT/JP2010/051854 WO2010095538A1 (ja) 2009-02-18 2010-02-09 炭化珪素基板および炭化珪素基板の製造方法

Publications (1)

Publication Number Publication Date
CN102171787A true CN102171787A (zh) 2011-08-31

Family

ID=42633821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800028115A Pending CN102171787A (zh) 2009-02-18 2010-02-09 碳化硅衬底和制造碳化硅衬底的方法

Country Status (8)

Country Link
US (1) US9070567B2 (zh)
EP (1) EP2400527A4 (zh)
JP (1) JP2010192697A (zh)
KR (1) KR20110118764A (zh)
CN (1) CN102171787A (zh)
CA (1) CA2748020A1 (zh)
TW (1) TW201036053A (zh)
WO (1) WO2010095538A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111315923A (zh) * 2017-11-01 2020-06-19 中央硝子株式会社 碳化硅单晶的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089612A (ja) * 2010-10-18 2012-05-10 Sumitomo Electric Ind Ltd 炭化珪素基板を有する複合基板
JP2012089613A (ja) * 2010-10-18 2012-05-10 Sumitomo Electric Ind Ltd 炭化珪素基板を有する複合基板の製造方法
JP2012089639A (ja) * 2010-10-19 2012-05-10 Sumitomo Electric Ind Ltd 単結晶炭化珪素基板を有する複合基板
JP6119100B2 (ja) * 2012-02-01 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置
JP6930640B2 (ja) * 2017-03-08 2021-09-01 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6974133B2 (ja) * 2017-11-22 2021-12-01 株式会社ディスコ ＳｉＣインゴットの成型方法
EP3943644A1 (en) * 2020-07-21 2022-01-26 SiCrystal GmbH Sic crystals with an optimal orientation of lattice planes for fissure reduction and method of producing same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632884A (en) * 1983-11-24 1986-12-30 Sumitomo Electric Industries, Ltd. Marked single-crystal III-V group compound semiconductor wafer
JPS63228710A (ja) * 1987-03-18 1988-09-22 Toshiba Corp 半導体装置
JPH04113619A (ja) * 1990-09-03 1992-04-15 Mitsubishi Materials Corp ウェーハおよびその製造方法
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2002222746A (ja) * 2001-01-23 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体ウェーハ及びその製造方法
JP2004319950A (ja) * 2003-03-28 2004-11-11 Sumitomo Electric Ind Ltd 表裏識別した矩形窒化物半導体基板
CN1838428A (zh) * 2005-03-25 2006-09-27 新电元工业株式会社 碳化硅半导体器件
JP2008098412A (ja) * 2006-10-12 2008-04-24 Nippon Steel Corp 炭化珪素単結晶ウェハ及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US188804A (en) 1877-03-27 Improvement in fringes
JPH08222798A (ja) * 1995-02-15 1996-08-30 Mitsubishi Electric Corp 半導体レーザの製造方法
WO2006031641A2 (en) * 2004-09-10 2006-03-23 Cree, Inc. Method of manufacturing carrier wafer and resulting carrier wafer structures

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632884A (en) * 1983-11-24 1986-12-30 Sumitomo Electric Industries, Ltd. Marked single-crystal III-V group compound semiconductor wafer
JPS63228710A (ja) * 1987-03-18 1988-09-22 Toshiba Corp 半導体装置
JPH04113619A (ja) * 1990-09-03 1992-04-15 Mitsubishi Materials Corp ウェーハおよびその製造方法
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2002222746A (ja) * 2001-01-23 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体ウェーハ及びその製造方法
JP2004319950A (ja) * 2003-03-28 2004-11-11 Sumitomo Electric Ind Ltd 表裏識別した矩形窒化物半導体基板
CN1838428A (zh) * 2005-03-25 2006-09-27 新电元工业株式会社 碳化硅半导体器件
JP2008098412A (ja) * 2006-10-12 2008-04-24 Nippon Steel Corp 炭化珪素単結晶ウェハ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111315923A (zh) * 2017-11-01 2020-06-19 中央硝子株式会社 碳化硅单晶的制造方法
CN111315923B (zh) * 2017-11-01 2022-04-05 中央硝子株式会社 碳化硅单晶的制造方法
CN114703542A (zh) * 2017-11-01 2022-07-05 中央硝子株式会社 碳化硅单晶的制造方法

Also Published As

Publication number Publication date
US9070567B2 (en) 2015-06-30
EP2400527A4 (en) 2013-05-01
JP2010192697A (ja) 2010-09-02
KR20110118764A (ko) 2011-11-01
US20110210342A1 (en) 2011-09-01
CA2748020A1 (en) 2010-08-26
TW201036053A (en) 2010-10-01
EP2400527A1 (en) 2011-12-28
WO2010095538A1 (ja) 2010-08-26

Similar Documents

Publication Publication Date Title
US8981385B2 (en) Silicon carbide semiconductor device
EP2412024B1 (en) Methods of forming semiconductor devices including epitaxial layers and related structures
US8610131B2 (en) Silicon carbide insulated-gate bipolar transistor
CN102171787A (zh) 碳化硅衬底和制造碳化硅衬底的方法
KR101584023B1 (ko) ＳｉＣ반도체소자 및 그 제조방법
CN107068732B (zh) 碳化硅半导体器件
EP2530718B1 (en) Silicon carbide semiconductor device and production method therefor
EP2418680A1 (en) Insulated gate bipolar transistor
US20120018743A1 (en) Semiconductor device
JP6587265B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2015040966A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10504996B2 (en) Silicon carbide semiconductor device
US9627488B2 (en) Silicon carbide semiconductor device and method for manufacturing same
WO2012014645A1 (ja) 炭化珪素基板および半導体装置ならびにこれらの製造方法
CN104854704B (zh) 碳化硅半导体器件
JP2005005578A (ja) 半導体装置およびその製造方法
US9893177B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP2020184550A (ja) 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法
JP2009200335A (ja) 基板、エピタキシャル層付基板および半導体装置
JP7331393B2 (ja) 炭化珪素半導体装置の製造方法
JP2016167632A (ja) 炭化珪素半導体装置
WO2018096722A1 (ja) 半導体装置
JP2016154181A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110831