JP2020184550A - 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法 - Google Patents

炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2020184550A
JP2020184550A JP2019086378A JP2019086378A JP2020184550A JP 2020184550 A JP2020184550 A JP 2020184550A JP 2019086378 A JP2019086378 A JP 2019086378A JP 2019086378 A JP2019086378 A JP 2019086378A JP 2020184550 A JP2020184550 A JP 2020184550A
Authority
JP
Japan
Prior art keywords
main surface
silicon carbide
carbide semiconductor
distance
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019086378A
Other languages
English (en)
Other versions
JP7255344B2 (ja
Inventor
勉 堀
Tsutomu Hori
勉 堀
俊策 上田
Shunsaku Ueta
俊策 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2019086378A priority Critical patent/JP7255344B2/ja
Publication of JP2020184550A publication Critical patent/JP2020184550A/ja
Application granted granted Critical
Publication of JP7255344B2 publication Critical patent/JP7255344B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】炭化珪素半導体モジュール全体としての特性変化の予測可能性を向上する。【解決手段】炭化珪素半導体モジュールは、回路基板と、複数の炭化珪素半導体チップとを有する。回路基板は、第1主面を有する。複数の炭化珪素半導体チップは、回路基板に実装され、かつ第1主面に対向する第2主面を有する。複数の炭化珪素半導体チップの各々において、第2主面の中心と第1主面との距離は、第2主面の外周端から中心に向かって第1主面に平行な方向に0.5mm離れた内周部と第1主面との距離よりも大きい。【選択図】図1

Description

本開示は、炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法に関する。
国際公開2017/203623号(特許文献1)には、基板上に複数の炭化珪素スイッチング素子が搭載されたパワーモジュールが記載されている。
国際公開2017/203623号
本開示の目的は、炭化珪素半導体モジュール全体としての特性変化の予測可能性を向上することである。
本開示に係る炭化珪素半導体モジュールは、回路基板と、複数の炭化珪素半導体チップとを備えている。回路基板は、第1主面を有する。複数の炭化珪素半導体チップは、回路基板に実装され、かつ第1主面に対向する第2主面を有する。複数の炭化珪素半導体チップの各々において、第2主面の中心と第1主面との距離は、第2主面の外周端から中心に向かって第1主面に平行な方向に0.5mm離れた内周部と第1主面との距離よりも大きい。
本開示に係る炭化珪素半導体モジュールの製造方法は、第1主面を有する回路基板と、第2主面を有する複数の炭化珪素半導体チップとを準備する第1ステップと、第2主面が第1主面に対向するように、複数の炭化珪素半導体チップの各々を回路基板に実装する第2ステップとを備えている。第2主面は、第2主面の外周端から第2主面の中心に向かって第1主面に平行な方向に0.5mm離れた第1位置と、中心に対して第1位置と反対側に位置する第2位置とを有している。第1ステップにおいては、第2主面を上に向けた状態で、第2主面の第1位置から第2位置まで第2主面の高さを測定した場合に、第2主面の中心は、第1位置および第2位置を通る直線よりも低い位置にある複数の炭化珪素半導体チップが準備される。
本開示によれば、炭化珪素半導体モジュール全体としての特性変化の予測可能性を向上することができる。
図1は、第1実施形態に係る炭化珪素半導体モジュールの構成を示す平面模式図である。 図2は、図1および図7のII−II線に沿った断面模式図である。 図3は、図1および図7のIII−III線に沿った断面模式図である。 図4は、第2実施形態に係る炭化珪素半導体モジュールの構成を示す平面模式図である。 図5は、図4および図7のV−V線に沿った断面模式図である。 図6は、図4および図7のVI−VI線に沿った断面模式図である。 図7は、第3実施形態に係る炭化珪素半導体モジュールの構成を示す平面模式図である。 図8は、炭化珪素半導体素子の構成を示す断面模式図である。 図9は、炭化珪素半導体モジュールの製造方法を概略的に示すフローチャートである。 図10は、炭化珪素半導体モジュールの製造方法の第1工程を示す平面模式図である。 図11は、図10のXI−XI線に沿った断面模式図である。 図12は、炭化珪素半導体モジュールの製造方法の第2工程を示す断面模式図である。 図13は、炭化珪素半導体モジュールの製造方法の第3工程を示す断面模式図である。 図14は、炭化珪素半導体モジュールの製造方法の第4工程を示す断面模式図である。 図15は、炭化珪素半導体モジュールの製造方法の第5工程を示す断面模式図である。 図16は、炭化珪素半導体チップの構成を示す斜視模式図である。 図17は、炭化珪素半導体チップがステージ上に配置された状態を示す断面模式図である。 図18は、第1直線に沿って第2主面の高さを測定した場合における高さプロファイルである。 図19は、第2直線に沿って第2主面の高さを測定した場合における高さプロファイルである。 図20は、炭化珪素半導体チップの第2主面の高さプロファイルの変形例である。 図21は、炭化珪素半導体チップの左辺から中心に向かって0.5mm離れた直線上に沿って、上辺側の第1位置から下辺側の第2位置まで測定された第2主面の高さプロファイルである。 図22は、炭化珪素半導体チップの右辺から中心に向かって3mm離れた直線に沿って、上辺側の第1位置から下辺側の第2位置まで測定された第2主面の高さプロファイルである。 図23は、炭化珪素半導体チップの右辺から中心に向かって0.5mm離れた直線に沿って、上辺側の第1位置から下辺側の第2位置まで測定された第2主面の高さプロファイルである。 図24は、炭化珪素半導体チップの上辺から中心に向かって0.5mm離れた直線に沿って、左辺側の第1位置から右辺側の第2位置まで測定された第2主面の高さプロファイルである。 図25は、炭化珪素半導体チップの上辺から中心に向かって3mm離れた直線に沿って、左辺側の第1位置から右辺側の第2位置まで測定された第2主面の高さプロファイルである。 図26は、炭化珪素半導体チップの下辺から中心に向かって0.5mm離れた直線に沿って、左辺側の第1位置から右辺側の第2位置まで測定された第2主面の高さプロファイルである。
[本開示の実施形態の説明]
最初に本開示の実施形態を列挙して説明する。本明細書の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”−”(バー)を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
(1)本開示に係る炭化珪素半導体モジュール400は、回路基板20と、複数の炭化珪素半導体チップ200とを備えている。回路基板20は、第1主面21を有する。複数の炭化珪素半導体チップ200は、回路基板20に実装され、かつ第1主面21に対向する第2主面202を有する。複数の炭化珪素半導体チップ200の各々において、第2主面202の中心82と第1主面21との距離は、第2主面202の外周端204から中心82に向かって第1主面21に平行な方向に0.5mm離れた内周部80と第1主面21との距離よりも大きい。
(2)上記(1)に係る炭化珪素半導体モジュール400によれば、複数の炭化珪素半導体チップ200の各々は、第1辺211と、第1辺211よりも短い第2辺212とを有する長方形状であってもよい。内周部80と第1主面21との距離を第1距離D1とし、かつ中心82と第1主面21との距離を第2距離D2とした場合、第1辺211に平行な方向における第1距離D1と第2距離D2との差の絶対値は、第2辺212に平行な方向における第1距離D1と第2距離D2との差の絶対値よりも大きくてもよい。
(3)上記(1)に係る炭化珪素半導体モジュール400によれば、複数の炭化珪素半導体チップ200の各々は、正方形状であってもよい。
(4)本開示に係る炭化珪素半導体モジュール400の製造方法は、第1主面21を有する回路基板20と、第2主面202を有する複数の炭化珪素半導体チップ200とを準備する第1ステップと、第2主面202が第1主面21に対向するように、複数の炭化珪素半導体チップ200の各々を回路基板20に実装する第2ステップとを備えている。第2主面202は、第2主面202の外周端204から第2主面202の中心82に向かって第1主面21に平行な方向に0.5mm離れた第1位置81と、中心82に対して第1位置81と反対側に位置する第2位置84とを有している。第1ステップにおいては、第2主面202を上に向けた状態で、第1位置81から第2位置84まで第2主面202の高さを測定した場合に、中心82は、第1位置81および第2位置84を通る直線よりも低い位置にある複数の炭化珪素半導体チップ200が準備される。
(5)上記(4)に係る炭化珪素半導体モジュール400の製造方法によれば、複数の炭化珪素半導体チップ200の各々は、第1辺211と、第1辺211よりも短い第2辺212とを有する長方形状であってもよい。第1ステップにおいては、第2主面202を上に向けた状態で、第1辺211に平行な方向に沿って第2主面202の高さを測定した場合における中心82と直線との距離は、第2辺212に平行な方向に沿って第2主面202の高さを測定した場合における中心82と直線との距離よりも大きい複数の炭化珪素半導体チップ200が準備されてもよい。
(6)上記(4)に係る炭化珪素半導体モジュール400の製造方法によれば、複数の炭化珪素半導体チップ200の各々は、正方形状であってもよい。
[本開示の実施形態の詳細]
以下、本開示の実施形態の詳細について説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
(第1実施形態)
まず、第1実施形態に係る炭化珪素半導体モジュール400の構成について説明する。図1は、第1実施形態に係る炭化珪素半導体モジュール400の構成を示す平面模式図である。
図1に示されるように、第1実施形態に係る炭化珪素半導体モジュール400は、回路基板20と、複数の炭化珪素半導体チップ200とを有している。複数の炭化珪素半導体チップ200の各々は、回路基板20上に設けられている。平面視において、回路基板20は、たとえば長方形状である。回路基板20の長手方向および短手方向の各々の方向に沿って、複数の炭化珪素半導体チップ200が配置されている。炭化珪素半導体チップ200の数は、特に限定されないが、たとえば8個である。図1に示されるように、回路基板20の長手方向に沿って4個の炭化珪素半導体チップ200が配置され、かつ回路基板20の短手方向に沿って2個の炭化珪素半導体チップ200が配置されていてもよい。
図2は、図1のII−II線に沿った断面模式図である。図1に示されるように、II−II線は、一対の第2辺212を2等分する線である。図2に示されるように、回路基板20は、基材24と、回路パターン23とを有している。回路パターン23は、基材24上に設けられている。基材24は、たとえば絶縁性材料により構成されている。回路パターン23は、たとえば導電性材料により構成されている。回路基板20は、第1主面21と、第3主面22とを有している。第3主面22は、第1主面21と反対側の面である。第1主面21は、回路パターン23により構成されている。第3主面22は、基材24により構成されている。
図2に示されるように、複数の炭化珪素半導体チップ200の各々は、第2主面202と、第4主面201と、外周面203とを有している。第4主面201は、表面である。第2主面202は、裏面である。第4主面201は、第2主面202の反対側にある。外周面203は、第2主面202および第4主面201の各々に連なっている。図1に示されるように、第1主面21に対して垂直な方向から見て、複数の炭化珪素半導体チップ200の各々は、たとえば長方形状である。なお、炭化珪素半導体チップ200が長方形状であるとは、炭化珪素半導体チップ200の第4主面201が水平面に接するように炭化珪素半導体チップ200を水平面上に配置して炭化珪素半導体チップ200を水平面に対して垂直な方向から見た際、炭化珪素半導体チップ200の外形が長方形に沿っていることである。
図1に示されるように、複数の炭化珪素半導体チップ200の各々は、第1辺211と、第2辺212とを有する。第2辺212は、第1辺211よりも短い。第1辺211は、長辺である。第2辺212は、短辺である。図1に示されるように、一対の第2辺212を2等分する線を第1直線C1とし、一対の第1辺211を2等分する線を第2直線C2とする。第3直線C3は、第1直線C1および第2直線C2の各々に垂直な直線である。第3直線C3は、たとえば第1主面21に対して垂直である。
図2に示されるように、複数の炭化珪素半導体チップ200の各々は、回路基板20に実装されている。複数の炭化珪素半導体チップ200の各々が回路基板20に実装された際、第2主面202は、第1主面21に対向する。第2主面202は、中心82と、外周端204と、内周部80とを含んでいる。中心82は、第2主面202と第3直線C3とが交差する点である。内周部80は、環状であり、外周端204に取り囲まれている。内周部80は、第2主面202の外周端204から中心82に向かって第1主面21に平行な方向に0.5mm離れた位置にある。別の観点から言えば、内周部80は、第3直線C3に対して垂直な方向において、外周面203から中心82に向かって第1幅W離れた位置である。第1幅Wは、0.5mmである。
図2に示されるように、中心82と第1主面21との距離を第2距離D2とし、内周部80と第1主面21との距離を第1距離D1とする。複数の炭化珪素半導体チップ200の各々において、第2距離D2は、第1距離D1よりも大きい。なお、第2距離D2(つまり中心82と第1主面21との距離)は、第1距離D1(つまり内周部80と第1主面21との距離)よりも大きいとは、内周部80の全周囲において、第2距離D2が第1距離D1よりも大きいことを意味する。第1距離D1および第2距離D2の各々は、第1主面21に対して垂直な方向の距離である。第1距離D1は、たとえば0.01mm以上であってもよいし、0.02mm以上であってもよい。第1距離D1は、たとえば0.05mm以下であってもよいし、0.03mm以下であってもよい。第2距離D2は、たとえば0.01mm以上であってもよいし、0.02mm以上であってもよい。第2距離D2は、たとえば0.05mm以下であってもよいし、0.03mm以下であってもよい。第1距離D1と第2距離D2との差の絶対値は、たとえば0.0001mm以上0.002mm以下であってもよい。
図3は、図1のIII−III線に沿った断面模式図である。図1に示されるように、III−III線は、一対の第1辺211を2等分する線である。図3に示されるように、内周部80と第1主面21との距離を第3距離D3とする。第3距離D3は、第1主面21に対して垂直な方向の距離である。第3距離D3は、たとえば0.01mm以上であってもよいし、0.02mm以上であってもよい。第3距離D3は、たとえば0.05mm以下であってもよいし、0.03mm以下であってもよい。複数の炭化珪素半導体チップ200の各々において、第2距離D2は、第3距離D3よりも大きい。第3距離D3は、第1距離D1(図2参照)よりも大きくてもよい。別の観点から言えば、第1辺211に平行な方向における第1距離D1と第2距離D2との差の絶対値は、第2辺212に平行な方向における第3距離D3と第2距離D2との差の絶対値よりも大きくてもよい。第3距離D3と第2距離D2との差の絶対値は、たとえば0.0001mm以上0.0015mm以下であってもよい。
図2および図3に示されるように、炭化珪素半導体モジュール400は、接合部材50を有している。接合部材50を用いて炭化珪素半導体チップ200が回路基板20に実装されている。接合部材50は、炭化珪素半導体チップ200と回路基板20との間に位置している。接合部材50は、たとえば半田である。接合部材50は、導電性材料であればよく、半田に限定されない。接合部材50は、たとえば銀ペースト等であってもよい。図2および図3に示されるように、接合部材50は、第1主面21において回路パターン23と電気的に接続されている。接合部材50は、第2主面202において炭化珪素半導体チップ200と電気的に接続されている。接合部材50を介して、炭化珪素半導体チップ200が回路パターン23と電気的に接続されている。
(第2実施形態)
次に、第2実施形態に係る炭化珪素半導体モジュール400の構成について説明する。第2実施形態に係る炭化珪素半導体モジュール400は、主に炭化珪素半導体チップ200が正方形状である構成において、第1実施形態に係る炭化珪素半導体モジュール400と異なっており、その他の構成については、第1実施形態に係る炭化珪素半導体モジュール400と同様である。以下、第1実施形態に係る炭化珪素半導体モジュール400と異なる構成を中心に説明する。
図4は、第2実施形態に係る炭化珪素半導体モジュール400の構成を示す平面模式図である。図4に示されるように、第2実施形態に係る炭化珪素半導体モジュール400が有する複数の炭化珪素半導体チップ200の各々は、正方形状である。なお、炭化珪素半導体チップ200が正方形状であるとは、炭化珪素半導体チップ200の第4主面201が水平面に接するように炭化珪素半導体チップ200を水平面上に配置して炭化珪素半導体チップ200を水平面に対して垂直な方向から見た際、炭化珪素半導体チップ200の外形が正方形に沿っていることである。
炭化珪素半導体チップ200の数は、特に限定されないが、たとえば12個である。平面視において、回路基板20は、たとえば長方形状である。回路基板20の長手方向および短手方向の各々の方向に沿って、複数の炭化珪素半導体チップ200が配置されている。図4に示されるように、回路基板20の長手方向に沿って4個の炭化珪素半導体チップ200が配置され、かつ回路基板20の短手方向に沿って3個の炭化珪素半導体チップ200が配置されていてもよい。
図4に示されるように、複数の炭化珪素半導体チップ200の各々は、第1辺211と、第2辺212とを有する。第2辺212の長さは、第1辺211の長さと同じである。図4に示されるように、一対の第2辺212を2等分する線を第1直線C1とし、一対の第1辺211を2等分する線を第2直線C2とする。第3直線C3は、第1直線C1および第2直線C2の各々に垂直な直線である。第3直線C3は、たとえば第1主面21に対して垂直である。
図5は、図4のV−V線に沿った断面模式図である。図4に示されるように、V−V線は、一対の第2辺212を2等分する線である。図5に示されるように、複数の炭化珪素半導体チップ200の各々は、回路基板20に実装されている。複数の炭化珪素半導体チップ200の各々が回路基板20に実装された際、第2主面202は、第1主面21に対向する。第2主面202は、中心82と、内周部80とを含んでいる。中心82は、第2主面202と第3直線C3とが交差する点である。内周部80は、第2主面202の外周端204から中心82に向かって第1主面21に平行な方向に0.5mm離れた位置にある。別の観点から言えば、内周部80は、第3直線C3に対して垂直な方向において、外周面203から中心82に向かって第1幅W離れた位置である。第1幅Wは、0.5mmである。
図5に示されるように、中心82と第1主面21との距離を第2距離D2とし、内周部80と第1主面21との距離を第1距離D1とする。複数の炭化珪素半導体チップ200の各々において、第2距離D2は、第1距離D1よりも大きい。具体的には、炭化珪素半導体チップ200の全周囲において、第2距離D2は、第1距離D1よりも大きい。
図6は、図4のVI−VI線に沿った断面模式図である。図4に示されるように、VI−VI線は、一対の第1辺211を2等分する線である。図6に示されるように、内周部80と第1主面21との距離を第3距離D3とする。複数の炭化珪素半導体チップ200の各々において、第3距離D3は、第2距離D2よりも小さい。第3距離D3は、第1距離D1と同じであってもよいし、異なっていてもよい。別の観点から言えば、第1辺211に平行な方向における第1距離D1と第2距離D2との差の絶対値は、第2辺212に平行な方向における第3距離D3と第2距離D2との差の絶対値と同じであってもよいし、異なっていてもよい。
(第3実施形態)
次に、第3実施形態に係る炭化珪素半導体モジュール400の構成について説明する。第3実施形態に係る炭化珪素半導体モジュール400は、第1実施形態に係る炭化珪素半導体モジュール400が有する炭化珪素半導体チップ200と、第2実施形態に係る炭化珪素半導体モジュール400が有する炭化珪素半導体チップ200とが、単一の回路基板20上に実装されたものである。以下、第1実施形態に係る炭化珪素半導体モジュール400および第2実施形態に係る炭化珪素半導体モジュール400の各々と異なる構成を中心に説明する。
図7は、第3実施形態に係る炭化珪素半導体モジュール400の構成を示す平面模式図である。図7に示されるように、第3実施形態に係る炭化珪素半導体モジュール400は、複数の第1炭化珪素半導体チップ210と、複数の第2炭化珪素半導体チップ220とを有していてもよい。複数の第1炭化珪素半導体チップ210と、複数の第2炭化珪素半導体チップ220とは、単一の回路基板20上に実装されている。
平面視(第1主面21に対して垂直な方向から見た視野)において、回路基板20は、たとえば長方形状である。回路基板20は、第1基板領域25と、第2基板領域26とを有している。第2基板領域26は、第1基板領域25に連なっている。第1基板領域25は、回路基板20の長手方向の一方側にある。第2基板領域26は、回路基板20の長手方向の他方側にある。複数の第1炭化珪素半導体チップ210は、第1基板領域25に実装されている。複数の第2炭化珪素半導体チップ220は、第2基板領域26に実装されている。
第1炭化珪素半導体チップ210は、トランジスタなどの炭化珪素半導体素子を含む。具体的には、トランジスタは、たとえばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)またはIGBT(Insulated Gate Bipolar Transistor)などである。第2炭化珪素半導体チップ220は、ダイオードなどの炭化珪素半導体素子を含む。具体的には、ダイオードは、たとえばショットキーバリアダイオードまたはPiNダイオードなどである。第1炭化珪素半導体チップ210が含む炭化珪素半導体素子は、第2炭化珪素半導体チップ220が含む炭化珪素半導体素子と異なった機能を有する。
第1炭化珪素半導体チップ210の数は、特に限定されないが、たとえば8個である。図7に示されるように、回路基板20の長手方向に沿って4個の第1炭化珪素半導体チップ210が配置され、かつ回路基板20の短手方向に沿って2個の第1炭化珪素半導体チップ210が配置されていてもよい。第2炭化珪素半導体チップ220の数は、特に限定されないが、たとえば12個である。図7に示されるように、回路基板20の長手方向に沿って4個の第2炭化珪素半導体チップ220が配置され、かつ回路基板20の短手方向に沿って3個の第2炭化珪素半導体チップ220が配置されていてもよい。
次に、炭化珪素半導体チップ200が含む炭化珪素半導体素子の構成について説明する。図8は、炭化珪素半導体素子の構成を示す断面模式図である。
図8に示されるように、炭化珪素半導体素子150は、たとえばMOSFETである。MOSFET150は、炭化珪素エピタキシャル基板100と、ゲート電極64と、ゲート絶縁膜71と、分離絶縁膜72(層間絶縁膜)と、ソース電極60と、ドレイン電極63とを主に有している。炭化珪素エピタキシャル基板100は、第5主面1と、第5主面1と反対側の第6主面2とを有している。炭化珪素エピタキシャル基板100は、炭化珪素単結晶基板4と、炭化珪素単結晶基板4上に設けられた炭化珪素エピタキシャル層3とを含んでいる。炭化珪素単結晶基板4は、第6主面2を構成している。炭化珪素エピタキシャル層3は、第5主面1を構成している。
第5主面1は、たとえば{0001}面または{0001}面に対して8°以下オフした面である。具体的には、第5主面1は、たとえば(000−1)面または(000−1)面に対して8°以下オフした面である。第5主面1は、たとえば(0001)面または(0001)面に対して8°以下オフした面であってもよい。炭化珪素単結晶基板4は、たとえばポリタイプ4Hの六方晶炭化珪素から構成されている。炭化珪素単結晶基板4の厚みは、たとえば350μm以上500μm以下である。
炭化珪素エピタキシャル層3は、ドリフト領域10と、ボディ領域30と、ソース領域40と、コンタクト領域8とを主に有している。ドリフト領域10は、炭化珪素単結晶基板4上に設けられている。ドリフト領域10は、たとえば窒素(N)などのn型不純物を含み、n型の導電型(第1導電型)を有している。ドリフト領域10のn型不純物の濃度は、炭化珪素単結晶基板4のn型不純物の濃度よりも低くてもよい。
ボディ領域30はドリフト領域10上に設けられている。ボディ領域30は、たとえばアルミニウム(Al)などのp型不純物を含み、n型とは異なるp型の導電型(第2導電型)を有する。ボディ領域30のp型不純物の濃度は、ドリフト領域10のn型不純物の濃度よりも高くてもよい。ボディ領域30は、第5主面1および第6主面2の各々から離間している。
ソース領域40は、ボディ領域30によってドリフト領域10から隔てられるようにボディ領域30上に設けられている。ソース領域40は、たとえば窒素またはリン(P)などのn型不純物を含んでおり、n型の導電型を有する。ソース領域40は、第5主面1の一部を構成している。ソース領域40のn型不純物の濃度は、ボディ領域30のp型不純物の濃度よりも高くてもよい。ソース領域40のn型不純物の濃度は、たとえば1×1019cm-3程度である。
コンタクト領域8は、たとえばアルミニウムなどのp型不純物を含んでおり、p型の導電型を有する。コンタクト領域8のp型不純物の濃度は、ボディ領域30のp型不純物の濃度よりも高くてもよい。コンタクト領域8は、ソース領域40を貫通し、ボディ領域30に接していてもよい。コンタクト領域8は、第5主面1の一部を構成する。コンタクト領域8のp型不純物の濃度は、たとえば1×1018cm-3以上1×1020cm-3以下である。
図8に示されるように、第5主面1には、ゲートトレンチ7が設けられている。ゲートトレンチ7は、側面5と、底面6とを有している。底面6は、側面5に連なっている。側面5は、第5主面1に連なっている。側面5は、ドリフト領域10と、ボディ領域30と、ソース領域40とにより構成されている。底面6は、ドリフト領域により構成されている。
ゲート絶縁膜71は、たとえば二酸化珪素(SiO)を含んでいる。ゲート絶縁膜71は、側面5および底面6の各々に接している。ゲート絶縁膜71は、側面5において、ドリフト領域10、ボディ領域30およびソース領域40の各々に接している。ゲート絶縁膜71は、底面6において、ドリフト領域10に接している。ゲート絶縁膜71に接するボディ領域30には、チャネルが形成可能に構成されている。ゲート絶縁膜71の厚みは、たとえば40nm以上150nm以下である。
ゲート電極64は、ゲート絶縁膜71上に設けられている。ゲート電極64は、ゲート絶縁膜71に接して配置されている。ゲート電極64は、ゲート絶縁膜71により形成される溝を埋めるように設けられている。ゲート電極64は、たとえば不純物がドーピングされたポリシリコンなどの導電体から構成されている。
分離絶縁膜72は、ゲート電極64上に設けられている。分離絶縁膜72は、ソース電極60とゲート電極64とを電気的に分離している。分離絶縁膜72は、ソース電極60とゲート電極64との間に配置されている。分離絶縁膜72は、ゲート電極64を覆うように設けられている。分離絶縁膜72は、ゲート電極64およびゲート絶縁膜71の各々に接している。分離絶縁膜72は、たとえば窒化珪素(SiN)または酸窒化珪素(SiON)を含んでいる。
ソース電極60は、第5主面1上に設けられている。ソース電極60は、第5主面1において、ソース領域40と接している。ソース電極60は、第5主面1において、コンタクト領域8と接していてもよい。ソース電極60は、分離絶縁膜72上に設けられている。
ソース電極60は、電極膜61と、金属膜62とを有している。金属膜62は、電極膜61上に設けられている。電極膜61は、たとえばニッケルシリサイド(NiSi)またはチタンアルミニウムシリサイド(TiAlSi)を含む。電極膜61は、第5主面1において、ソース領域40に接している。電極膜61は、第5主面1において、コンタクト領域8に接していてもよい。金属膜62は、ソース配線である。金属膜62は、たとえばアルミニウム(Al)を含む。
ドレイン電極63は、第6主面2上に設けられている。ドレイン電極63は、第6主面2において、炭化珪素単結晶基板4に接している。ドレイン電極63は、第6主面2側において、ドリフト領域10と電気的に接続されている。ドレイン電極63は、たとえばNiSi(ニッケルシリサイド)など、n型の炭化珪素単結晶基板4とオーミック接合可能な材料から構成されている。ドレイン電極63は、炭化珪素単結晶基板4と電気的に接続されている。
次に、本実施形態に係るMOSFET150の動作について説明する。ゲート電極64に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極60とドレイン電極63との間に電圧が印加されても、ボディ領域30とドリフト領域10との間のpn接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極64に閾値電圧以上の電圧が印加されると、ボディ領域30のゲート絶縁膜71と接触する付近であるチャネル領域において反転層が形成される。その結果、ボディ領域30とドリフト領域10とが電気的に接続され、ソース電極60とドレイン電極63との間に電流が流れる。以上のようにして、MOSFET150は動作する。
次に、炭化珪素半導体モジュール400の製造方法について説明する。
図9に示されるように、炭化珪素半導体モジュール400の製造方法は、準備工程S1と、実装工程S2とを主に有している。まず、準備工程S1においては、炭化珪素エピタキシャル基板を準備する工程が実施される。たとえば昇華法によって製造された炭化珪素インゴット(図示せず)がスライスされることにより、炭化珪素単結晶基板4が準備される。炭化珪素単結晶基板4の最大径は、たとえば100mm以上であり、好ましくは150mm以上である。
次に、炭化珪素エピタキシャル層3を形成する工程が実施される。たとえば原料ガスとしてシラン(SiH4)とプロパン(C38)との混合ガスを用い、キャリアガスとしてたとえば水素(H2)を用いたCVD(Chemical Vapor Deposition)法により、炭化珪素単結晶基板4上に炭化珪素エピタキシャル層3がエピタキシャル成長により形成される。エピタキシャル成長の際、たとえば窒素などのn型不純物が炭化珪素エピタキシャル層3に導入される。以上のように、炭化珪素エピタキシャル基板100が形成される。
図10および図11に示されるように、炭化珪素エピタキシャル基板100は、炭化珪素単結晶基板4と、炭化珪素エピタキシャル層3とを有している。炭化珪素エピタキシャル層3は、第5主面1を構成している。炭化珪素エピタキシャル層3は、第6主面2を構成している。第5主面1は、第1方向101および第2方向102の各々の方向に沿って2次元的に広がっている。第5主面1に対して垂直な方向から見て、炭化珪素エピタキシャル基板100の外縁部13は、第5主面1を取り囲んでいる。外縁部13は、たとえばオリエンテーションフラット11と、円弧状部12とを有している。オリエンテーションフラット11は、第1方向101に沿って延在している。円弧状部12は、オリエンテーションフラット11に連なっている。
第2方向102は、たとえば<1−100>方向である。第2方向は、たとえば[1−100]方向であってもよい。第1方向101は、第5主面1に対して平行であり、かつ第2方向102に対して垂直な方向である。第1方向101は、たとえば<11−20>方向成分を含む方向である。別の観点から言えば、第1方向は、<11−20>方向を第5主面1に平行な平面に投影した方向である。第1方向101は、たとえば[11−20]方向成分を含む方向であってもよい。
第5主面1は、{0001}面または{0001}面に対して8°以下の角度で傾斜した面である。具体的には、第5主面1は、たとえば(000−1)面または(000−1)面に対して8°以下の角度で傾斜した面である。第5主面1が{0001}面に対して傾斜している場合、傾斜方向(オフ方向)は、たとえば<11−20>方向である。{0001}面に対する傾斜角(オフ角)は、1°以上であってもよいし、2°以上であってもよい。オフ角は、7°以下であってもよいし、6°以下であってもよいし、4°以下であってもよい。第5主面1は、(0001)面または(0001)面に対して8°以下の角度で傾斜した面であってもよい。
次に、イオン注入工程が実施される。たとえばアルミニウムなどのp型不純物が炭化珪素エピタキシャル層3に対してイオン注入される。これにより、ボディ領域30が形成される。次に、たとえばリンなどのn型不純物がボディ領域30に対してイオン注入される。これにより、ソース領域40が形成される。次に、コンタクト領域8が形成される領域上に開口部を有するマスク層(図示せず)が形成される。次に、たとえばアルミニウムなどのp型不純物がソース領域40に注入される。これによりソース領域40およびボディ領域30の各々と接するコンタクト領域8が形成される(図12参照)。
次に、炭化珪素エピタキシャル基板100に注入された不純物イオンを活性化するために活性化アニールが実施される。活性化アニールの温度は、好ましくは1500℃以上1900℃以下であり、たとえば1700℃程度である。活性化アニールの時間は、たとえば30分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばAr雰囲気である。ソース領域40およびコンタクト領域8は、第5主面1を構成している。
次に、ゲートトレンチ7を形成する工程が実施される。まず、マスク層31が第5主面1上に形成された状態で、炭化珪素エピタキシャル基板100がエッチングされる。具体的には、たとえばソース領域40の一部と、ボディ領域30の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。たとえば反応ガスとして六フッ化硫黄(SF6)またはSF6と酸素(O2)との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、ゲートトレンチ7が形成されるべき領域に、第5主面1に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第5主面1とほぼ平行な底とを有する凹部が形成される。
次に、凹部において熱エッチングが行われる。熱エッチングは、第5主面1上にマスク層31が形成された状態で、少なくとも1種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも1種類以上のハロゲン原子は、塩素(Cl)原子およびフッ素(F)原子の少なくともいずれかを含む。当該雰囲気は、たとえば、塩素(Cl2)、三塩化ホウ素(BCl3)、SF6または四フッ化炭素(CF4)を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば800℃以上900℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。熱エッチングにより、第5主面1にゲートトレンチ7が形成される(図13参照)。
側面5は、ソース領域40およびボディ領域30を貫通してドリフト領域10に至っている。別の観点から言えば、側面5は、ソース領域40と、ボディ領域30と、ドリフト領域10とによって構成されている。底面6は、ドリフト領域10に位置している。別の観点から言えば、底面6は、ドリフト領域10によって構成されている。底面6は、たとえば第6主面2と平行な平面である。図13に示されるように、ゲートトレンチ7の長手方向に対して垂直な断面において、ゲートトレンチ7の幅は、底面6から第5主面1に向かうにつれて拡がっている。
次に、ゲート絶縁膜71を形成する工程が実施される。たとえば炭化珪素エピタキシャル基板100を熱酸化することにより、ソース領域40と、ボディ領域30と、ドリフト領域10と、コンタクト領域8と、第5主面1とに接するゲート絶縁膜71が形成される。具体的には、炭化珪素エピタキシャル基板100が、酸素を含む雰囲気中において、たとえば1300℃以上1400℃以下の温度で加熱される。これにより、ゲートトレンチ7に接するゲート絶縁膜71が形成される。
次に、一酸化窒素(NO)ガス雰囲気中において炭化珪素エピタキシャル基板100に対して熱処理(NOアニール)が行われてもよい。NOアニールにおいて、炭化珪素エピタキシャル基板100が、たとえば1100℃以上1400℃以下の条件下で1時間程度保持される。これにより、ゲート絶縁膜71とボディ領域30との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。
NOアニール後、雰囲気ガスとしてアルゴン(Ar)を用いるArアニールが行われてもよい。Arアニールの加熱温度は、たとえば上記NOアニールの加熱温度以上である。Arアニールの時間は、たとえば1時間程度である。これにより、ゲート絶縁膜71とボディ領域30との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Arガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
次に、ゲート電極64を形成する工程が実施される。ゲート電極64は、ゲート絶縁膜71上に形成される。ゲート電極64は、たとえばLP−CVD(Low Pressure Chemical Vapor Deposition)法により形成される。ゲート電極64は、ゲート絶縁膜71により形成された溝を埋めるように形成される。ゲート電極64は、ソース領域40と、ボディ領域30と、ドリフト領域10との各々に対面するように形成される(図14参照)。
次に、分離絶縁膜72を形成する工程が実施される。具体的には、ゲートトレンチ7内において、ゲート電極64を覆うように分離絶縁膜72が形成される。分離絶縁膜72は、たとえば、CVD(Chemical Vapor Deposition)法により形成される。分離絶縁膜72は、常圧CVD法により形成されてもよいし、プラズマCVD法により形成されてもよいし、低圧CVD法により形成されてもよい。分離絶縁膜72は、たとえば二酸化珪素を含む材料である。分離絶縁膜72は、ゲート電極64およびゲート絶縁膜71の各々に接している。
次に、ソース電極60を形成する工程が実施される。たとえばゲート絶縁膜71および分離絶縁膜72の各々の一部がドライエッチングにより除去される。これにより、第5主面1の一部が、ゲート絶縁膜71から露出する。第5主面1においてソース領域40およびコンタクト領域8の各々に接する電極膜61が形成される。電極膜61は、たとえばスパッタリング法により形成される。電極膜61は、たとえばTi、AlおよびSiを含む材料から構成される。
次に、電極膜61が、たとえば900℃以上1100℃以下の温度で5分程度保持される。これにより、電極膜61の少なくとも一部が、炭化珪素エピタキシャル基板100が含む珪素と反応してシリサイド化する。これにより、ソース領域40とオーミック接合する電極膜61が形成される。電極膜61は、コンタクト領域8とオーミック接合してもよい。次に、金属膜62が形成される。金属膜62は、電極膜61および分離絶縁膜72の各々の上に形成される。金属膜62は、たとえばアルミニウムを含む。以上により、電極膜61と金属膜62とを含むソース電極60が形成される。
次に、炭化珪素エピタキシャル基板100の第6主面2において、裏面研磨が行われる。これにより、炭化珪素単結晶基板4の厚みが低減される。次に、ドレイン電極63を形成する工程が実施される。たとえばスパッタリング法により、第6主面2と接するドレイン電極63が形成される。ドレイン電極63は、たとえばNiSiまたはTiAlSiを含む材料から構成されている。次に、炭化珪素エピタキシャル基板100が、たとえば砥石(図示せず)によってダイシングされる。これにより、炭化珪素エピタキシャル基板100が複数の炭化珪素半導体チップ200に分割される(図16参照)。複数の炭化珪素半導体チップ200の各々は、MOSFETなどの炭化珪素半導体素子150を含んでいる。
図16に示されるように、複数の炭化珪素半導体チップ200の各々は、第2主面202と、第4主面201とを有している。第4主面201は、第2主面202の反対側にある。第4主面201は、表面である。第4主面201には、ソース電極60が露出している。第2主面202は、裏面である。第2主面202には、ドレイン電極63が露出している。第2主面202の内周部80は、第1位置81と、第2位置84と、第3位置83と、第4位置85とを有している。
図16に示されるように、複数の炭化珪素半導体チップ200の各々は、第1辺211と、第2辺212とを有する。第2辺212は、第1辺211よりも短い。第1辺211は、長辺である。第2辺212は、短辺である。図16に示されるように、一対の第2辺212を2等分する線を第1直線C1とし、一対の第1辺211を2等分する線を第2直線C2とする。第3直線C3は、第1直線C1および第2直線C2の各々に垂直な直線である。第2主面202は、中心82を有している。中心82は、第2主面202と第3直線C3とが交差する点である。第1位置81および第2位置84は、それぞれ第1直線C1における一方側および他方側にある。第3位置83および第4位置85は、それぞれ第2直線C2における一方側および他方側にある。
次に、炭化珪素半導体チップ200の第2主面202の表面形状が測定される。具体的には、神津精機株式会社製の表面形状測定システム(型番:DY−3000−008)を用いて、第2主面202の形状が測定される。図17は、炭化珪素半導体チップ200が表面形状測定システムのステージ310上に配置された状態を示す断面模式図である。図17に示されるように、炭化珪素半導体チップ200が、表面形状測定システムのステージ310上に配置される。ステージ310は、平坦面311を有している。表面形状測定システムは、レーザ変位計を用いる非接触形状測定システムである。
図17に示されるように、第4主面201が平坦面311に対向するように、炭化珪素半導体チップ200が平坦面311上に配置される。炭化珪素半導体チップ200は反っている。具体的には、第4主面201が突出し、かつ第2主面202が凹むように、炭化珪素半導体チップ200は反っている。この状態で、第2主面202に対してレーザ光が照射される。表面形状測定システムによって、第1位置81から第2位置84まで第2主面202の高さが測定される。第1位置81は、平坦面311に平行な方向において、外周面203から中心82に向かって第1幅W離れた位置である。第2位置84は、中心82に対して第1位置81と反対側に位置する。第2位置84は、平坦面311に平行な方向において、外周面203から中心82に向かって第1幅W離れた位置である。中心82は、第1位置81と第2位置84との中間位置にある。第1幅Wは、0.5mmである。
図18は、炭化珪素半導体チップ200の第2主面202の高さプロファイルである。図18に示されるように、第2主面202の高さプロファイル302は、下向きに凸である。別の観点から言えば、第2主面202は、ステージの平坦面311に突出するように湾曲している。第1位置81における第2主面202の高さは、第1高さH1である。第2位置84における第2主面202の高さは、第2高さH2である。中心82における第2主面202の高さは、第3高さH3である。図18に示されるように、第1位置81および第2位置84を通る直線は、第4直線C4である。
複数の炭化珪素半導体チップ200の各々において、第2主面202を上に向けた状態で、第1位置81から第2位置84まで第2主面202の高さを測定した場合に、第2主面202の中心82は、第1位置81および第2位置84を通る直線(第4直線C4)よりも低い位置にある。具体的には、中心82における第2主面202の高さ(第3高さH3)は、中心82における第4直線C4の高さ(第4高さH4)よりも低い位置にある。図18に示されるように、第2主面202の高さプロファイル302は、第1位置81から中心82に向かって単調に減少する部分と、中心82から第2位置84に向かって単調に増加する部分とを有してもよい。
以上のように、たとえば表面形状測定システムを利用して、第1位置81から第2位置84まで第2主面202の高さを測定した場合に、第2主面202の中心82が第1位置81および第2位置84を通る直線(第4直線C4)よりも高い位置にあるような炭化珪素半導体チップ200が選別される。選別された複数の炭化珪素半導体チップ200の各々において、第1位置81から第2位置84まで第2主面202の高さを測定した場合に、第2主面202の中心82は、第1位置81および第2位置84を通る直線(第4直線C4)よりも高い位置にある。
また回路基板20が準備される。回路基板20は、基材24と、回路パターン23とを有している。回路パターン23は、基材24上に設けられている。回路基板20は、第1主面21と、第3主面22とを有している。第3主面22は、第1主面21と反対側の面である。第1主面21は、回路パターン23により構成されている。第3主面22は、基材24により構成されている。
次に、実装工程S2が実施される。実装工程においては、第2主面202が第1主面21に対向するように、複数の炭化珪素半導体チップ200の各々が回路基板20に実装される。具体的には、図2および図3に示されるように、接合部材50を介して炭化珪素半導体チップ200が回路基板20に実装される。接合部材50は、たとえば半田である。接合部材50は、導電性材料であればよく、半田に限定されない。接合部材50は、たとえば銀ペースト等であってもよい。図2および図3に示されるように、接合部材50は、第1主面21において回路パターン23と電気的に接続されている。接合部材50は、第2主面202において炭化珪素半導体チップ200のドレイン電極63と電気的に接続されている。接合部材50を介して、炭化珪素半導体チップ200のドレイン電極63が回路パターン23と電気的に接続される。
図1に示されるように、複数の炭化珪素半導体チップ200の各々は、長方形状であってもよい。複数の炭化珪素半導体チップ200の各々は、第1辺211と、第2辺212とを有する。複数の炭化珪素半導体チップ200の各々が長方形状である場合、第2辺212は、第1辺211よりも短い。第1辺211は、長辺である。第2辺212は、短辺である。
図18は、第1直線C1に沿って第2主面202の高さを測定した場合における高さプロファイル302である。図16および図18に示されるように、第4直線C4は、第1位置81と、第2位置84とを通る直線である。第1位置81は、第1直線C1に沿った方向において、外周面203から中心82に向かって第1幅W離れた位置である。第2位置84は、第1直線C1に沿った方向において、外周面203から中心82に向かって第1幅W離れた位置である。中心82は、第1位置81と第2位置84との中間位置にある。第1幅Wは、0.5mmである。
図19は、第2直線C2に沿って第2主面202の高さを測定した場合における高さプロファイル302である。図16および図19に示されるように、第5直線C5は、第3位置83と、第4位置85とを通る直線である。第3位置83は、第2直線C2に沿った方向において、外周面203から中心82に向かって第1幅W離れた位置である。第4位置85は、中心82に対して第3位置83と反対側に位置する。第4位置85は、第2直線C2に沿った方向において、外周面203から中心82に向かって第1幅W離れた位置である。中心82は、第3位置83と第4位置85との中間位置にある。第1幅Wは、0.5mmである。
図18および図19に示されるように、準備工程S1においては、第2主面202を上に向けた状態で、第1辺211と平行な方向(第1直線C1)に沿って第2主面202の高さを測定した場合における中心82と第4直線C4との距離(第4距離D4)は、第2辺212と平行な方向(第2直線C2)に沿って第2主面202の高さを測定した場合における中心82と第5直線C5との距離(第5距離D5)よりも大きい複数の炭化珪素半導体チップ200が準備されてもよい。第4距離D4は、たとえば0.0001mm以上であってもよいし、0.0002mm以上であってもよい。第4距離D4は、たとえば0.002mm以下であってもよいし、0.001mm以下であってもよい。第5距離D5は、たとえば0.0001mm以上であってもよいし、0.0002mm以上であってもよい。第5距離D5は、たとえば0.002mm以下であってもよいし、0.001mm以下であってもよい。第4距離D4と第5距離D5との差の絶対値は、たとえば0.0001mm以上0.001mm以下であってもよい。
図4に示されるように、複数の炭化珪素半導体チップ200の各々は、正方形状であってもよい。複数の炭化珪素半導体チップ200の各々が正方形状である場合、第2辺212の長さは、第1辺211と同じである。複数の炭化珪素半導体チップ200の各々が正方形状である場合、第4距離D4は、第5距離D5と同じであってもよいし、異なっていてもよい。
図20は、炭化珪素半導体チップ200の第2主面202の高さプロファイル302の変形例である。図20に示されるように、第2主面202の高さプロファイル302は、上向きに凸の部分と、下向きに凸の部分とを有していてもよい。別の観点から言えば、第2主面202は、ステージの平坦面311に対して反対側に突出するように湾曲している部分と、平坦面311に対して突出するように湾曲している部分とを有していてもよい。
図20に示す高さプロファイル302においても、中心82における第2主面202の高さ(第3高さH3)は、中心82における第4直線C4の高さ(第4高さH4)よりも低い位置にある。図20に示されるように、第2主面202の高さプロファイル302は、第1位置81と中心82との間において極大値を示し、中心82と第2位置84との間において極小値を示していてもよい。
次に、上記実施形態に係る炭化珪素半導体モジュール400およびその製造方法の作用効果について説明する。
通常、炭化珪素半導体モジュール400には、複数の炭化珪素半導体チップ200が回路基板20に実装されている。珪素半導体チップと比較して、炭化珪素半導体チップ200は、反りやすい性質を有している。炭化珪素半導体チップ200の裏面(第2主面202)の中心82と回路基板20の表面(第1主面21)との距離が、炭化珪素半導体チップ200の裏面の内周部80と回路基板20の表面との距離よりも大きくなるように炭化珪素半導体チップ200が反っている場合(言い換えれば、裏面が凹状の場合)、裏面の中心82における接合部材50の厚みは、裏面の内周部80における接合部材50の厚みよりも大きくなる(図2参照)。平面視において、炭化珪素半導体チップ200の外周部は、中心部よりも面積が大きい。そのため、炭化珪素半導体チップ200は、中心部よりも外周部の方が放熱しやすい。
裏面の中心82における接合部材50の厚みが裏面の内周部80における接合部材50の厚みよりも大きい場合(言い換えれば、裏面が凹状の場合)には、裏面の中心82における接合部材50の厚みが裏面の内周部80における接合部材50の厚みよりも小さい場合(言い換えれば、裏面が凸状の場合)と比較して、抜熱が促進される。そのため、裏面が凹状の場合には、炭化珪素半導体チップ200の温度上昇を低減することができると考えられる。
炭化珪素半導体チップ200は環境変化(たとえば温度変化、経時変化など)に伴って特性(たとえばオン抵抗、閾値電圧など)が劣化する。具体的には、裏面が凸状の炭化珪素半導体チップ200は、裏面が凹状の炭化珪素半導体チップ200よりも特性が劣化しやすい場合が多い。そのため、炭化珪素半導体モジュール400において、裏面が凸状の炭化珪素半導体チップ200と、裏面が凹状の炭化珪素半導体チップ200とが混在している場合には、各々の炭化珪素半導体チップ200の特性の劣化速度が異なるため、炭化珪素半導体モジュール400全体としての特性の変化を予測することが困難となる。
そこで、本実施形態の炭化珪素半導体モジュール400においては、炭化珪素半導体モジュール400に搭載される全ての炭化珪素半導体チップ200の裏面の形状を凹状に揃えている。具体的には、本実施形態の炭化珪素半導体モジュール400によれば、複数の炭化珪素半導体チップ200の各々において、第2主面202の中心82と第1主面21との距離は、第2主面202の内周部80と第1主面21との距離よりも大きい。また本実施形態の炭化珪素半導体モジュール400の製造方法によれば、炭化珪素半導体チップ200の各々において、第2主面202の第1位置81から第2位置84まで第2主面202の高さを測定した場合に、第2主面202の中心82は、第1位置81および第2位置84を通る直線よりも低い位置にある。これにより、全ての炭化珪素半導体チップ200の第2主面202(裏面)の形状が凹状となる。従って、全ての炭化珪素半導体チップ200の特性の劣化速度を同じ程度に揃えることができる。結果として、炭化珪素半導体モジュール400全体としての特性変化の予測可能性を向上することができる。
なお、回路基板20から取り外した炭化珪素半導体チップ200において、第2主面202の第1位置81から第2位置84まで第2主面202の高さを測定した際、第2主面202の中心82が第1位置81および第2位置84を通る直線よりも低い位置にある場合には、炭化珪素半導体モジュール400の状態において、炭化珪素半導体チップ200の第2主面202の中心82と回路基板20の第1主面21との距離は、第2主面202の内周部80と第1主面21との距離よりも大きかったと推定することができる。
次に、炭化珪素半導体チップ200の第2主面202の高さプロファイル302の実施例について説明する。炭化珪素半導体チップ200は、正方形状である。炭化珪素半導体チップ200のサイズは、6mm×6mmである。神津精機株式会社製の表面形状測定システム(型番:DY−3000−008)を用いて、第2主面202の高さプロファイル302を測定した。
図21は、炭化珪素半導体チップ200の左辺から中心82に向かって0.5mm離れた直線上に沿って、上辺側の第1位置81から下辺側の第2位置84まで測定された第2主面202の高さプロファイル302である。第2主面202の高さプロファイル302の測定開始位置である第1位置81は、上辺から下辺に向かって0.5mm離れた位置である。図21に示されるように、第1位置81から第2位置84まで第2主面202の高さを測定した場合、第2主面202の中心82が第1位置81および第2位置84を通る直線(第4直線C4)よりも低い位置にあった。高さプロファイル302は、1つの極大値と、2つの極小値を有していた。
図22は、炭化珪素半導体チップ200の右辺から中心82に向かって3mm離れた直線に沿って、上辺側の第1位置81から下辺側の第2位置84まで測定された第2主面202の高さプロファイル302である。第2主面202の高さプロファイル302の測定開始位置である第1位置81は、上辺から下辺に向かって0.5mm離れた位置である。図22に示されるように、第1位置81から第2位置84まで第2主面202の高さを測定した場合、第2主面202の中心82が第1位置81および第2位置84を通る直線(第4直線C4)よりも低い位置にあった。高さプロファイル302は、1つの極大値と、1つの極小値を有していた。
図23は、炭化珪素半導体チップ200の右辺から中心82に向かって0.5mm離れた直線に沿って、上辺側の第1位置81から下辺側の第2位置84まで測定された第2主面202の高さプロファイル302である。第2主面202の高さプロファイル302の測定開始位置である第1位置81は、上辺から下辺に向かって0.5mm離れた位置である。図23に示されるように、第1位置81から第2位置84まで第2主面202の高さを測定した場合、第2主面202の中心82が第1位置81および第2位置84を通る直線(第4直線C4)よりも低い位置にあった。高さプロファイル302は、1つの極大値と、1つの極小値を有していた。
図24は、炭化珪素半導体チップ200の上辺から中心82に向かって0.5mm離れた直線に沿って、左辺側の第1位置81から右辺側の第2位置84まで測定された第2主面202の高さプロファイル302である。第2主面202の高さプロファイル302の測定開始位置である第1位置81は、左辺から右辺に向かって0.5mm離れた位置である。図24に示されるように、第1位置81から第2位置84まで第2主面202の高さを測定した場合、第2主面202の中心82が第1位置81および第2位置84を通る直線(第4直線C4)よりも低い位置にあった。高さプロファイル302は、1つの極大値と、1つの極小値を有していた。
図25は、炭化珪素半導体チップ200の上辺から中心82に向かって3mm離れた直線に沿って、左辺側の第1位置81から右辺側の第2位置84まで測定された第2主面202の高さプロファイル302である。第2主面202の高さプロファイル302の測定開始位置である第1位置81は、左辺から右辺に向かって0.5mm離れた位置である。図25に示されるように、第1位置81から第2位置84まで第2主面202の高さを測定した場合、第2主面202の中心82が第1位置81および第2位置84を通る直線(第4直線C4)よりも低い位置にあった。高さプロファイル302は、1つの極大値と、1つの極小値を有していた。
図26は、炭化珪素半導体チップ200の下辺から中心82に向かって0.5mm離れた直線に沿って、左辺側の第1位置81から右辺側の第2位置84まで測定された第2主面202の高さプロファイル302である。第2主面202の高さプロファイル302の測定開始位置である第1位置81は、左辺から右辺に向かって0.5mm離れた位置である。図25に示されるように、第1位置81から第2位置84まで第2主面202の高さを測定した場合、第2主面202の中心82が第1位置81および第2位置84を通る直線(第4直線C4)よりも低い位置にあった。高さプロファイル302は、1つの極大値と、2つの極小値を有していた。
今回開示された実施形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
1 第5主面
2 第6主面
3 炭化珪素エピタキシャル層
4 炭化珪素単結晶基板
5 側面
6 底面
7 ゲートトレンチ
8 コンタクト領域
10 ドリフト領域
11 オリエンテーションフラット
12 円弧状部
13 外縁部
20 回路基板
21 第1主面
22 第3主面
23 回路パターン
24 基材
25 第1基板領域
26 第2基板領域
30 ボディ領域
31 マスク層
40 ソース領域
50 接合部材
60 ソース電極
61 電極膜
62 金属膜
63 ドレイン電極
64 ゲート電極
71 ゲート絶縁膜
72 分離絶縁膜
80 内周部
81 第1位置
82 中心
83 第3位置
84 第2位置
85 第4位置
100 炭化珪素エピタキシャル基板
101 第1方向
102 第2方向
150 炭化珪素半導体素子(MOSFET)
200 炭化珪素半導体チップ
201 第4主面
202 第2主面
203 外周面
204 外周端
210 第1炭化珪素半導体チップ
211 第1辺
212 第2辺
220 第2炭化珪素半導体チップ
302 高さプロファイル
310 ステージ
311 平坦面
400 炭化珪素半導体モジュール
C1 第1直線
C2 第2直線
C3 第3直線
C4 第4直線
C5 第5直線
D1 第1距離
D2 第2距離
D3 第3距離
D4 第4距離
D5 第5距離
H1 第1高さ
H2 第2高さ
H3 第3高さ
H4 第4高さ
S1 準備工程
S2 実装工程
W 第1幅

Claims (6)

  1. 第1主面を有する回路基板と、
    前記回路基板に実装され、かつ前記第1主面に対向する第2主面を有する複数の炭化珪素半導体チップとを備え、
    前記複数の炭化珪素半導体チップの各々において、前記第2主面の中心と前記第1主面との距離は、前記第2主面の外周端から前記中心に向かって前記第1主面に平行な方向に0.5mm離れた内周部と前記第1主面との距離よりも大きい、炭化珪素半導体モジュール。
  2. 前記複数の炭化珪素半導体チップの各々は、第1辺と、前記第1辺よりも短い第2辺とを有する長方形状であり、
    前記内周部と前記第1主面との距離を第1距離とし、かつ前記中心と前記第1主面との距離を第2距離とした場合、
    前記第1辺に平行な方向における前記第1距離と前記第2距離との差の絶対値は、前記第2辺に平行な方向における前記第1距離と前記第2距離との差の絶対値よりも大きい、請求項1に記載の炭化珪素半導体モジュール。
  3. 前記複数の炭化珪素半導体チップの各々は、正方形状である、請求項1に記載の炭化珪素半導体モジュール。
  4. 第1主面を有する回路基板と、第2主面を有する複数の炭化珪素半導体チップとを準備する第1ステップと、
    前記第2主面が前記第1主面に対向するように、前記複数の炭化珪素半導体チップの各々を前記回路基板に実装する第2ステップとを備え、
    前記第2主面は、前記第2主面の外周端から前記第2主面の中心に向かって前記第1主面に平行な方向に0.5mm離れた第1位置と、前記中心に対して前記第1位置と反対側に位置する第2位置とを有し、
    前記第1ステップにおいては、前記第2主面を上に向けた状態で、前記第1位置から前記第2位置まで前記第2主面の高さを測定した場合に、前記中心は、前記第1位置および前記第2位置を通る直線よりも低い位置にある前記複数の炭化珪素半導体チップが準備される、炭化珪素半導体モジュールの製造方法。
  5. 前記複数の炭化珪素半導体チップの各々は、第1辺と、前記第1辺よりも短い第2辺とを有する長方形状であり、
    前記第1ステップにおいては、前記第2主面を上に向けた状態で、前記第1辺に平行な方向に沿って前記第2主面の高さを測定した場合における前記中心と前記直線との距離は、前記第2辺に平行な方向に沿って前記第2主面の高さを測定した場合における前記中心と前記直線との距離よりも大きい前記複数の炭化珪素半導体チップが準備される、請求項4に記載の炭化珪素半導体モジュールの製造方法。
  6. 前記複数の炭化珪素半導体チップの各々は、正方形状である、請求項4に記載の炭化珪素半導体モジュールの製造方法。
JP2019086378A 2019-04-26 2019-04-26 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法 Active JP7255344B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019086378A JP7255344B2 (ja) 2019-04-26 2019-04-26 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019086378A JP7255344B2 (ja) 2019-04-26 2019-04-26 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2020184550A true JP2020184550A (ja) 2020-11-12
JP7255344B2 JP7255344B2 (ja) 2023-04-11

Family

ID=73045303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019086378A Active JP7255344B2 (ja) 2019-04-26 2019-04-26 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP7255344B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023084911A1 (ja) * 2021-11-10 2023-05-19 住友電気工業株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018866A (ja) * 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール
JP6447946B1 (ja) * 2018-01-19 2019-01-09 パナソニックIpマネジメント株式会社 半導体装置および半導体モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018866A (ja) * 2014-07-08 2016-02-01 三菱電機株式会社 パワーモジュール
JP6447946B1 (ja) * 2018-01-19 2019-01-09 パナソニックIpマネジメント株式会社 半導体装置および半導体モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023084911A1 (ja) * 2021-11-10 2023-05-19 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
JP7255344B2 (ja) 2023-04-11

Similar Documents

Publication Publication Date Title
JP5741584B2 (ja) 半導体装置の製造方法
WO2015005010A1 (ja) 半導体装置およびその製造方法
JP7156314B2 (ja) 炭化珪素半導体装置
JP6806162B2 (ja) 炭化珪素半導体装置
JP2015060859A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2015012009A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6950398B2 (ja) 炭化珪素半導体装置
JP7255344B2 (ja) 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法
JP2015204409A (ja) 炭化珪素半導体装置およびその製造方法
JP2014127660A (ja) 炭化珪素ダイオード、炭化珪素トランジスタおよび炭化珪素半導体装置の製造方法
JP7255343B2 (ja) 炭化珪素半導体モジュールおよび炭化珪素半導体モジュールの製造方法
WO2020250612A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7395972B2 (ja) 炭化珪素半導体装置
JP2023182011A (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP7156313B2 (ja) 炭化珪素半導体装置
JP2020191385A (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体チップおよび炭化珪素半導体モジュール
WO2020166326A1 (ja) 炭化珪素半導体チップおよび炭化珪素半導体装置
JP6866809B2 (ja) 炭化珪素半導体ウエハおよび炭化珪素半導体装置
WO2022137649A1 (ja) 炭化珪素半導体装置
WO2022102262A1 (ja) 炭化珪素半導体装置
US20230395664A1 (en) Silicon carbide semiconductor device
JP2020191386A (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体チップおよび炭化珪素半導体モジュール
JP2022146601A (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2019192699A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2017022218A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230313

R150 Certificate of patent or registration of utility model

Ref document number: 7255344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150