KR20110118764A - 탄화규소 기판 및 탄화규소 기판의 제조 방법 - Google Patents

탄화규소 기판 및 탄화규소 기판의 제조 방법 Download PDF

Info

Publication number
KR20110118764A
KR20110118764A KR1020117000851A KR20117000851A KR20110118764A KR 20110118764 A KR20110118764 A KR 20110118764A KR 1020117000851 A KR1020117000851 A KR 1020117000851A KR 20117000851 A KR20117000851 A KR 20117000851A KR 20110118764 A KR20110118764 A KR 20110118764A
Authority
KR
South Korea
Prior art keywords
silicon carbide
main surface
orientation flat
plane
less
Prior art date
Application number
KR1020117000851A
Other languages
English (en)
Inventor
마코토 사사키
다케요시 마스다
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20110118764A publication Critical patent/KR20110118764A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/04—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

SiC 기판은, <11-20> 방향에 평행한 제1 오리엔테이션 플랫(12)과, 제1 오리엔테이션 플랫(12)에 교차하는 방향이며, 또한 제1 오리엔테이션 플랫(12)과 길이가 다른 제2 오리엔테이션 플랫(13)을 구비한다. 다른 SiC 기판은, 평면 형상이 직사각형이고, 주요면은, <11-20> 방향과 평행한 제1 변과, 제1 변과 수직인 방향의 제2 변과, 제1 변과 제2 변을 연결하는 제3 변을 갖고 있다. 제3 변으로부터 제1 변의 연장 방향으로 투영한 길이와, 제3 변으로부터 제2 변의 연장 방향으로 투영한 길이는 다르다.

Description

탄화규소 기판 및 탄화규소 기판의 제조 방법{SILICON CARBIDE SUBSTRATE AND METHOD FOR PRODUCTION THEREOF}
본 발명은 탄화규소 기판 및 탄화규소 기판의 제조 방법에 관한 것이다.
탄화규소(SiC)는 밴드갭이 크고, 또한 최대 절연 파괴 전계 및 열전도율은 실리콘(Si)과 비교하여 큰 한편, 캐리어의 이동도는 실리콘과 동일한 정도로 크며, 전자의 포화 드리프트 속도 및 내압도 크다. 그 때문에, 고효율화, 고내압화, 및 대용량화가 요구되는 반도체 디바이스에의 적용이 기대된다.
이러한 반도체 디바이스로서, SiC의 MOSFET(Metal Oxide Semiconductor Field Effect Transistor: 전계 효과 트랜지스터)가 알려져 있다(예컨대 비특허 문헌 1). 비특허 문헌 1에는, SiC 기판의 (11-20)면 상에 MOSFET를 제작한 경우, <1-100> 방향의 드레인 전류는 <0001> 방향의 드레인 전류의 3배인 것이 개시되어 있다. 이와 같이, 동일면 상에 MOSFET를 제작해도 결정 방위(면방위)가 전자의 이동도에 크게 작용하는 것이 알려져 있다.
비특허 문헌 1: Hiroshi YANO et al., "High Channel Mobility in Inversion Layer of SiC MOSFETs for Power Switching Transistors", Jpn. J. Appl. Phys. Vol.39(2000) pp.2008-2011
일반적으로, 반도체 기판에는, 결정 방위의 위치 맞춤 또는 판별을 용이하게 하기 위해서, 외주의 일부에 오리엔테이션 플랫(Orientation Flat: 오리플라라고도 함)이 형성되어 있다. 상기 비특허 문헌 1의 (11-20)면에 있어서 <0001> 방향을 특정하는 오리엔테이션 플랫을 SiC 기판에 형성하는 것은 알려져 있다.
본 발명자는, 주요면의 면방위가 대략 {03-38}인 SiC 기판을 반도체 디바이스 프로세스에 이용하는 것에 주목하고 있다. 그러나, 주요면이 대략 {03-38}면인 SiC 기판에 오리엔테이션 플랫을 형성하는 방법은 알려져 있지 않다. 오리엔테이션 플랫을 형성하지 않으면, 면방향, 극성면 등을 알기 어려워, 상정 외의 방향으로 반도체 디바이스를 제작해 버릴 우려가 있다.
따라서, 본 발명은, 면방위를 명확하게 한 SiC 기판 및 SiC 기판의 제조 방법을 제공하는 것이다.
본 발명자는, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면에 오리엔테이션 플랫을 형성하는 면방위를 특정하기 위해서 예의 연구하였다. 그 결과, 이 주요면 상에 반도체 디바이스를 제작했을 때에, <11-20> 방향으로 -10°이상 10°이하 기울어진 방향의 채널 이동도가 높은 것을 발견하였다.
그래서, 본 발명의 하나의 국면에서의 SiC 기판은, <11-20> 방향에 평행한 제1 오리엔테이션 플랫(제1 오리플라)과, 제1 오리엔테이션 플랫에 교차하는 방향이며, 또한 제1 오리엔테이션 플랫과 길이가 다른 제2 오리엔테이션 플랫(제2 오리플라)을 구비한다.
본 발명의 하나의 국면에서의 SiC 기판에 따르면, 제1 오리엔테이션 플랫과, 제2 오리엔테이션 플랫을 구비한다. 이 제1 오리엔테이션 플랫을 상대적으로 짧은지 또는 긴지를 결정함으로써, 제1 오리엔테이션 플랫을 특정할 수 있다. 제1 오리엔테이션 플랫은 채널 이동도가 높은 <11-20> 방향을 나타내기 때문에, 제1 오리엔테이션 플랫에 의해 SiC 기판에 있어서 채널 이동도가 높은 방향을 특정할 수 있다. 즉, 면방위를 명확하게 할 수 있다. 이와 같이 면방위를 명확하게 한 SiC 기판을 이용하여 반도체 디바이스를 제작하면, 이동도가 높은 방향으로 채널을 형성함으로써, 특성을 향상시킨 반도체 디바이스를 제작할 수 있다.
본 발명의 하나의 국면에서의 SiC 기판에 있어서 바람직하게는, 제2 오리엔테이션 플랫은, 제1 오리엔테이션 플랫과 직교한다.
이에 따라, 채널 이동도가 높은 방향을 나타내는 제1 오리엔테이션 플랫을 보다 명확하게 할 수 있다.
상기 하나의 국면에서의 SiC 기판에 있어서 바람직하게는, 제1 및 제2 오리엔테이션 플랫의 측면은, 주요면에 대하여 수직인 방향으로 -10°이상 10°이하 기울어진 면이다.
이에 따라, 측면은 주요면과 거의 수직이 되기 때문에, 취급하기 쉽고, 또한 작업성을 향상시킬 수 있다.
본 발명의 다른 국면에서의 SiC 기판은, 평면 형상이 직사각형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면을 구비한 SiC 기판이다. 주요면은, <11-20> 방향과 평행한 제1 변과, 제1 변과 수직인 방향의 제2 변과, 제1 변과 제2 변을 연결하는 제3 변을 갖고 있다. 제3 변을 제1 변의 연장 방향으로 투영한 길이와, 제3 변을 제2 변의 연장 방향으로 투영한 길이는 다르다.
본 발명의 다른 국면에서의 SiC 기판에 따르면, 주요면은, 제1 변의 연장 방향으로 투영한 길이와 제2 변의 연장 방향으로 투영한 길이가 다른 제3 변을 갖고 있다. 제3 변을 제1 변에 투영한 길이를 상대적으로 짧은지 또는 긴지를 결정함으로써, 제1 변을 특정할 수 있다. 제1 변은 채널 이동도가 높은 <11-20> 방향을 나타내기 때문에, SiC 기판에 있어서 채널 이동도가 높은 방향을 특정할 수 있다. 즉, 면방위를 명확하게 할 수 있다. 이와 같이 면방위를 명확하게 한 SiC 기판을 이용하여 반도체 디바이스를 제작하면, 이동도가 높은 방향으로 채널을 형성함으로써, 특성을 향상시킨 반도체 디바이스를 제작할 수 있다.
본 발명의 또 다른 국면에서의 SiC 기판은, 평면 형상이 직사각형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면을 구비한 SiC 기판이다. 주요면은, <11-20> 방향과 평행한 제1 변과, 제1 변과 수직인 방향의 제2 변과, 제1 변과 제2 변이 접속되어 이루어지는 코너 근방에 형성된 표시를 갖는다.
본 발명의 또 다른 국면에서의 SiC 기판에 따르면, 주요면은, 제1 변과 제2 변이 접속되어 이루어지는 코너 근방에 표시를 갖고 있다. 이에 따라, 제1 변에 대하여 표시를 어느 위치에 형성할지를 결정함으로써, 제1 변을 특정할 수 있다. 제1 변은 채널 이동도가 높은 <11-20> 방향을 나타내기 때문에, SiC 기판에 있어서 채널 이동도가 높은 방향을 특정할 수 있다. 즉, 면방위를 명확하게 할 수 있다. 이와 같이 면방위를 명확하게 한 SiC 기판을 이용하여 반도체 디바이스를 제작하면, 이동도가 높은 방향으로 채널을 형성함으로써, 특성을 향상시킨 반도체 디바이스를 제작할 수 있다.
상기 또 다른 국면에서의 SiC 기판에 있어서 바람직하게는, 표시는, 레이저 조사 자국, 또는 다이아몬드펜에 의한 흠집이다. 이에 따라, 용이하게 표시를 형성할 수 있다.
상기 다른 국면 및 또 다른 국면에서의 SiC 기판에 있어서 바람직하게는, 제1 변의 길이와 제2 변의 길이는 다르다.
이에 따라, 제1 변을 상대적으로 짧은지 또는 긴지를 결정함으로써, 제1 변을 용이하게 특정할 수 있다.
상기 다른 국면 및 또 다른 국면에서의 SiC 기판에 있어서 바람직하게는, 제1 및 제2 변을 포함하는 측면은, 주요면에 대하여 수직인 방향으로 -10°이상 10°이하 기울어진 면이다.
이에 따라, 측면은 주요면과 거의 수직이 되기 때문에, 취급하기 쉽고, 또한 작업성을 향상시킬 수 있다.
본 발명의 하나의 국면에서의 SiC 기판의 하나의 국면에서의 제조 방법은, 이하의 공정을 포함한다. SiC 잉곳을 준비한다. 평면 형상이 원형 또는 타원형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면을 갖는 SiC 기판을 잉곳으로부터 잘라낸다. SiC 기판에, <11-20> 방향에 평행한 제1 오리엔테이션 플랫과, 제1 오리엔테이션 플랫에 교차하는 방향이며, 또한 제1 오리엔테이션 플랫과 길이가 다른 제2 오리엔테이션 플랫을 형성한다.
또한, 본 발명의 하나의 국면에서의 SiC 기판의 다른 국면에서의 제조 방법은, 이하의 방법을 구비한다. SiC 잉곳을 준비한다. 잉곳에, <11-20> 방향에 평행한 제1 오리엔테이션 플랫과, 제1 오리엔테이션 플랫에 교차하는 방향이며, 또한 제1 오리엔테이션 플랫과 길이가 다른 제2 오리엔테이션 플랫을 형성한다. 제1 및 제2 오리엔테이션 플랫이 형성된 잉곳으로부터, 평면 형상이 원형 또는 타원형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면을 갖는 SiC 기판을 잘라낸다.
본 발명의 하나의 국면에서의 SiC 기판의 하나 및 다른 국면에서의 제조 방법에 따르면, 채널 이동도가 높은 <11-20> 방향에 평행한 제1 오리엔테이션 플랫과, 이 제1 오리엔테이션 플랫과 길이가 다른 제2 오리엔테이션 플랫을 갖는 SiC 기판을 제조할 수 있다. 이 때문에, 전술한 본 발명의 하나의 국면에서의 면방위를 명확하게 한 SiC 기판을 제조할 수 있다.
본 발명의 다른 국면에서의 SiC 기판의 하나의 국면에서의 제조 방법은, 이하의 공정을 포함한다. SiC 잉곳을 준비한다. 평면 형상이 직사각형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면을 갖는 SiC 기판을 잘라낸다. 잘라내는 공정에서는, 주요면이 <11-20> 방향과 평행한 제1 변과, 제1 변과 수직인 방향의 제2 변과, 제1 변과 제2 변을 연결하는 제3 변을 가지며, 제3 변을 제1 변의 연장 방향으로 투영한 길이와, 제3 변을 제2 변의 연장 방향으로 투영한 길이는 다르도록 잉곳으로부터 SiC 기판을 잘라낸다.
본 발명의 다른 국면에서의 SiC 기판의 다른 국면에서의 제조 방법은, 이하의 공정을 포함한다. SiC 잉곳을 준비한다. {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 면에 있어서, <11-20> 방향과 평행한 제1 변과, 제1 변과 수직인 방향의 제2 변과, 제1 변과 제2 변을 연결하는 제3 변을 가지며, 제3 변을 제1 변의 연장 방향으로 투영한 길이와, 제3 변을 제2 변의 연장 방향으로 투영한 길이는 다르도록 잉곳을 가공한다. 잉곳으로부터, 평면 형상이 직사각형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면을 갖는 SiC 기판을 잘라낸다.
본 발명의 다른 국면에서의 SiC 기판의 하나 및 다른 국면에서의 제조 방법에 따르면, 채널 이동도가 높은 <11-20> 방향에 평행한 제1 변과, 이 제1 변을 특정할 수 있는 제3 변을 갖는 SiC 기판을 제조할 수 있다. 이 때문에, 전술한 본 발명의 다른 국면에서의 면방위를 명확하게 한 SiC 기판을 제조할 수 있다.
상기 또 다른 국면에서의 SiC 기판의 제조 방법은, 이하의 공정을 포함한다. SiC 잉곳을 준비한다. 평면 형상이 직사각형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면을 갖는 SiC 기판을 잘라낸다. 잘라내는 공정은, <11-20> 방향과 평행한 제1 변과, 제1 변과 수직인 방향의 제2 변을 갖도록 잉곳으로부터 SiC 기판을 잘라내는 공정과, 주요면에 있어서, 제1 변과 제2 변이 접속되어 이루어지는 코너 근방에 표시를 형성하는 공정을 포함한다.
본 발명의 또 다른 국면에서의 SiC 기판의 제조 방법에 따르면, 채널 이동도가 높은 <11-20> 방향에 평행한 제1 변과, 이 제1 변을 특정할 수 있는 표시를 갖는 SiC 기판을 제조할 수 있다. 이 때문에, 전술한 본 발명의 또 다른 국면에서의 면방위를 명확하게 한 SiC 기판을 제조할 수 있다.
이상 설명한 바와 같이, 본 발명의 SiC 기판 및 SiC 기판의 제조 방법에 따르면, 면방위를 명확하게 할 수 있다.
도 1은 본 발명의 실시형태 1에서의 SiC 기판을 개략적으로 도시하는 사시도이다.
도 2는 본 발명의 실시형태 1에서의 SiC 기판의 평면도 및 그 측면도를 개략적으로 도시하는 도면이다.
도 3은 본 발명의 실시형태 1에서의 SiC 기판의 주요면의 결정 방위를 설명하기 위한 모식도이다.
도 4는 본 발명의 실시형태 1에서의 SiC 기판의 제조 방법을 도시하는 흐름도이다.
도 5는 본 발명의 실시형태 1에 있어서 SiC 잉곳을 형성한 상태를 개략적으로 도시하는 측면도이다.
도 6은 본 발명의 실시형태 1에 있어서 잉곳에 제1 및 제2 오리엔테이션 플랫을 형성한 상태를 개략적으로 도시하는 측면도이다.
도 7은 본 발명의 실시형태 1의 SiC 기판의 제조 방법의 변형예 1을 도시하는 흐름도이다.
도 8은 본 발명의 실시형태 1의 SiC 기판의 제조 방법의 변형예 1에 있어서 잉곳으로부터 SiC 기판을 잘라낸 상태를 개략적으로 도시하는 평면도이다.
도 9는 본 발명의 실시형태 1의 SiC 기판의 제조 방법의 변형예 2에서의 잉곳을 개략적으로 도시하는 측면도이다.
도 10은 본 발명의 실시형태 2에서의 SiC 기판을 개략적으로 도시하는 사시도이다.
도 11은 본 발명의 실시형태 2에서의 SiC 기판의 평면도 및 그 측면도를 개략적으로 도시하는 도면이다.
도 12는 본 발명의 실시형태 2에서의 SiC 기판의 제조 방법을 도시하는 흐름도이다.
도 13은 본 발명의 실시형태 2에 있어서 SiC 잉곳에 제1∼제3 변을 형성한 상태를 개략적으로 도시하는 사시도이다.
도 14는 본 발명의 실시형태 2의 SiC 기판의 제조 방법의 변형예를 도시하는 흐름도이다.
도 15는 본 발명의 실시형태 2의 SiC 기판의 제조 방법의 변형예의 잉곳을 개략적으로 도시하는 평면도이다.
도 16은 본 발명의 실시형태 3에서의 SiC 기판을 개략적으로 도시하는 사시도이다.
도 17은 본 발명의 실시형태 3에서의 SiC 기판의 평면도 및 그 측면도를 개략적으로 도시하는 도면이다.
도 18은 본 발명의 실시형태 3에서의 SiC 기판의 제조 방법을 도시하는 흐름도이다.
도 19는 본 발명의 실시형태 3에서의 잉곳을 개략적으로 도시하는 평면도이다.
도 20은 본 발명의 실시형태 3에서의 잉곳으로부터 잘라낸 기판을 개략적으로 도시하는 평면도이다.
도 21은 실시예에서의 DMOSFET를 개략적으로 도시하는 단면도이다.
도 22는 실시예에 있어서, <11-20> 방향으로부터의 각도와, 채널 이동도의 관계를 도시하는 도면이다.
이하, 도면에 기초하여 본 발명의 실시형태를 설명한다. 또한, 이하의 도면에서 동일 또는 해당하는 부분에는, 동일한 참조 부호를 붙이고, 그 설명은 반복하지 않는다. 또한, 본 명세서 내에서는, 집합 방위를 < >, 개별면을 ( ), 집합면을 {}로 각각 나타내고 있다. 또한, 음의 지수에 대해서는, 결정학상, "-"(바)를 숫자 위에 붙이도록 되어 있으나, 본 명세서 내에서는, 숫자 앞에 음의 부호를 붙이고 있다.
(실시형태 1)
도 1 내지 도 3을 참조하여, 본 발명의 일 실시형태의 SiC 기판(10)을 설명한다. 도 1 및 도 2에 도시하는 바와 같이, SiC 기판(10)은, 주요면(11)과, 제1 오리엔테이션 플랫(12)과, 제2 오리엔테이션 플랫(13)을 구비한다.
주요면(11)의 평면 형상은, 원형 또는 타원형이다. 또한, 주요면(11)을 위에서 보았을 때에, 제1 및 제2 오리엔테이션 플랫(12, 13)에 의해, 원형 또는 타원형의 일부에 직선 부분이 형성되어 있다. 이와 같이, 「주요면(11)의 평면 형상이 원형 또는 타원형」이란, 평면 형상에 있어서 원형 또는 타원형이 일부 이지러져 있는 상태도 포함한다.
주요면(11)은, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어져 있다. 또한, 주요면(11)은, <11-20> 방향으로 0°기울어진 경우, 즉, <11-20> 방향으로 기울어져 있지 않은 경우도 포함한다. 주요면(11)은 {03-38}면에 대하여 <11-20> 방향으로 -10°이상 10°이하 기울어져 있는 것이 바람직하다.
여기서, 주요면(11)의 면방위에 대해서, 도 3을 참조하여 설명한다. 주요면(11)은, <11-20> 방향으로 -10°이상 10°이하 기울어진 방향과 방향(X)을 합성한 면이다. 방향(X)이란, <0001> 방향과 <1-100> 방향 사이에 있는 방향이다. 즉, 방향(X)이란, {0001}면과 {1-100}면 사이의 면을 나타내는 방향이고, {0001}면에 대하여 α의 기울기를 갖는 면을 나타내는 방향이다. 본 실시형태에서, α는 50°이상 65°이하이다.
{03-38}면은, {0001}면과 {1-100}면 사이의 면이고, α가 약 55°(54.7°)이다. 바꿔 말하면, {03-38}면이란, <0001>축 방향에 대하여 약 35°(35.3°)의 경사를 갖고 있는 면이다. 이 때문에, {03-38}면은, {0001}면과 마찬가지로, Si가 노출되어 있는 면(Si면)과, C(탄소)가 노출되어 있는 면(C면)의 극성을 갖고 있다.
도 2에 도시하는 바와 같이, 제1 오리엔테이션 플랫(12)은, <11-20> 방향에 평행하다. 제2 오리엔테이션 플랫(13)은, 제1 오리엔테이션 플랫(12)에 교차하는 방향이고, 제1 오리엔테이션 플랫(12)과 직교하고 있는 것이 바람직하다. 본 실시형태에서, 제2 오리엔테이션 플랫(13)은 방향(X)에 평행하다.
제1 오리엔테이션 플랫(12)의 길이(L12)는, 제2 오리엔테이션 플랫(13)의 길이(L13)와 다르다. 본 실시형태에서, 제1 오리엔테이션 플랫(12)의 길이(L12)는 제2 오리엔테이션 플랫(13)의 길이(L13)보다 크지만, 특별히 이것에 한정되지 않는다. 즉, 제1 오리엔테이션 플랫(12)의 길이(L12)와 제2 오리엔테이션 플랫(13)의 길이(L13)의 대소 관계는 불문한다. 제1 및 제2 오리엔테이션 플랫(12, 13)의 길이(L12, L13)는, 육안으로 대소 관계를 알 수 있을 정도로 길이가 다른 것이 바람직하다.
여기서, 제1 및 제2 오리엔테이션 플랫(12, 13)의 길이(L12, L13)란, 도 2에 도시하는 바와 같이, SiC 기판(10)을 위에서 보았을 때에, 직선이 되는 영역의 길이를 의미한다.
도 2에 도시하는 바와 같이, 위가 방향(X)이고, 우측이 <11-20> 방향인 경우, 제1 오리엔테이션 플랫(12)을 도 2에 있어서 하측에 형성하고, 또한 제2 오리엔테이션 플랫(13)을 도 2에 있어서 좌측에 형성하면, 주요면(11)의 극성은 Si면측이 된다. 또한, 제2 오리엔테이션 플랫(13)은 (0001) C면측에 형성된다. 이 경우, (0001)면에 대하여 주요면(11)이 기울어져 있는 방향을 알 수 있기 때문에 바람직하다.
제1 및 제2 오리엔테이션 플랫(12, 13)의 측면은, 주요면(11)에 대하여 수직인 방향으로 -10°이상 10°이하 기울어진 면인 것이 바람직하고, -5°이상 5°이하 기울어진 면인 것이 보다 바람직하며, 수직인 것이 보다 더 바람직하다. 주요면(11)이 (03-38)면인 경우에는, 제1 및 제2 오리엔테이션 플랫(12, 13)의 측면은, (0001)면에 대하여, <1-100> 방향으로 54°이상 55°이하 기울어진 면에 직교하는 것이 바람직하다. 이 경우, SiC 기판(10)을 취급하기 쉽고, 또한 작업성을 향상시킬 수 있다.
계속해서, 도 4 내지 도 6을 참조하여, 본 실시형태에서의 SiC 기판의 제조 방법에 대해서 설명한다.
도 4 및 도 5에 도시하는 바와 같이, 먼저, SiC 잉곳(22)을 준비한다(단계 S1).
단계 S1에서는, 예컨대 도 5에 도시하는 바와 같이, 하지 기판(21)의 주요면(21a) 상에 SiC 잉곳(22)을 성장시킨다. 주요면(21a)은, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어져 있다. 이 때문에, 잉곳(22)의 성장 방향은 방향(X)이고, 잉곳(22)의 성장면은, 하지 기판(21)의 주요면(21a)과 동일해진다.
성장 방법은 특별히 한정되지 않고, 예컨대, HVPE(Hydride Vapor Phase Epitaxy: 하이드라이드 기상 성장)법, MBE(Molecular Beam Epitaxy: 분자선 에피택시)법, OMVPE(OrganoMetallic Vapor Phase Epitaxy: 유기 금속 기상 성장)법, 승화법, CVD(Chemical Vapor Deposition: 화학 증착)법 등의 기상 성장법, 플럭스법, 고질소압 용액법 등의 액상 성장법 등을 채용할 수 있다.
또한, 하지 기판(21)이 SiC와 다른 조성의 경우 등, 필요에 따라, 하지 기판(21)을 제거한다.
다음으로, 도 4 및 도 6에 도시하는 바와 같이, 잉곳(22)에, <11-20> 방향에 평행한 제1 오리엔테이션 플랫(12)과, 제1 오리엔테이션 플랫(12)에 교차하는 방향이며, 또한 제1 오리엔테이션 플랫(12)과 길이가 다른 제2 오리엔테이션 플랫(13)을 형성한다(단계 S2). 단계 S2에서, 제1 오리엔테이션 플랫(12)과 제2 오리엔테이션 플랫(13)은 직교하고 있는 것이 바람직하다.
단계 S2에서, 제1 및 제2 오리엔테이션 플랫(12, 13)은, X선 회절에 의해 각각의 방향을 특정함으로써 형성된다.
다음으로, 제1 및 제2 오리엔테이션 플랫(12, 13)이 형성된 잉곳(22)으로부터, 평면 형상이 원형 또는 타원형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면(11)을 갖는 SiC 기판을 잘라낸다(단계 S3).
단계 S3에서, 제1 및 제2 오리엔테이션 플랫(12, 13)의 측면은, 주요면(11)에 대하여 수직인 방향으로 -10°이상 10°이하 기울어진 면인 것이 바람직하고, -5°이상 5°이하 기울어진 면인 것이 보다 바람직하며, 수직인 것이 보다 더 바람직하다.
잘라내는 방법은 특별히 한정되지 않고, SiC 잉곳(22)으로부터 슬라이스 등에 의해 SiC 기판(10)을 잘라낸다. 본 실시형태에서는, 하지 기판(21)의 주요면(21a)이 방향(X)에 수직인 방향이기 때문에, 도 5에 도시하는 평면(C1)과 평행한 면을 따라 SiC 기판(10)을 잘라낸다.
이상의 단계 S1∼S3을 실시함으로써, 도 1 및 도 2에 도시하는 SiC 기판(10)을 제조할 수 있다. 또한, 단계 S2 및 단계 S3은 동시에 행해도 되고, 따로 행해도 된다.
(변형예 1)
계속해서, 본 실시형태에서의 SiC 기판(10)의 제조 방법의 변형예 1에 대해서 도 7 및 도 8을 참조하여 설명한다.
먼저, 도 7에 도시하는 바와 같이, 전술한 방법과 마찬가지로, SiC 잉곳(22)을 준비한다(단계 S1).
다음으로, 도 7 및 도 8에 도시하는 바와 같이, 평면 형상이 원형 또는 타원형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면(11)을 갖는 SiC 기판을 잉곳(22)으로부터 잘라낸다(단계 S3).
다음으로, 도 8의 SiC 기판에, <11-20> 방향에 평행한 제1 오리엔테이션 플랫(12)과, 제1 오리엔테이션 플랫(12)에 교차하는 방향이며, 또한 제1 오리엔테이션 플랫(12)과 길이가 다른 제2 오리엔테이션 플랫(13)을 형성한다(단계 S4). 제1 및 제2 오리엔테이션 플랫(12, 13)을 형성하는 방법은 특별히 한정되지 않으나, 예컨대 슬라이스 가공 등에 의해 형성한다.
이상의 단계 S1, S3, S4를 실시함으로써, 도 1 및 도 2에 도시하는 SiC 기판(10)을 제조할 수 있다.
(변형예 2)
계속해서, 본 실시형태에서의 SiC 기판(10)의 제조 방법의 변형예 2에 대해서 도 7 및 도 9를 참조하여 설명한다. 변형예 2는, 기본적으로는 변형예 1과 동일하지만, SiC 잉곳(22)을 준비하는 방법이 다르다.
먼저, 도 7 및 도 9에 도시하는 바와 같이, SiC 잉곳(22)을 준비한다(단계 S1). 이 단계 S1에서는, 주요면(21a)이 예컨대 {0001}면인 하지 기판(21)을 준비한다. 이 하지 기판(21)의 주요면(21a) 상에 SiC 잉곳(22)을 성장시키면, 잉곳(22)의 성장 방향은 <0001> 방향이고, 잉곳(22)의 성장면은, 하지 기판(21)의 주요면(21a)과 동일해진다.
다음으로, 도 7 및 도 9에 도시하는 바와 같이, 평면 형상이 원형 또는 타원형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면(11)을 갖는 SiC 기판을 잉곳(22)으로부터 잘라낸다(단계 S3). 이 단계 S3에서는, SiC 잉곳(22)의 성장면이 하지 기판(21)의 주요면(21a)과 동일하기 때문에, 하지 기판(21)의 주요면(21a)과 평행하게 슬라이스하면, 상기 주요면(11)이 얻어지지 않는다. 이 때문에, 변형예 2에서는, 상기 주요면(11)이 얻어지도록, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 면과 평행한 평면(C2)을 따라 SiC 기판을 잘라낸다.
다음으로, 변형예 1과 마찬가지로, SiC 기판에, <11-20> 방향에 평행한 제1 오리엔테이션 플랫(12)과, 제1 오리엔테이션 플랫(12)에 교차하는 방향이며, 또한 제1 오리엔테이션 플랫(12)과 길이가 다른 제2 오리엔테이션 플랫(13)을 형성한다(단계 S4).
이상의 단계 S1, S3, S4를 실시함으로써, 도 1 및 도 2에 도시하는 SiC 기판(10)을 제조할 수 있다.
계속해서, 본 실시형태에서의 SiC 기판(10)의 효과에 대해서 설명한다. 본 실시형태에서의 SiC 기판(10)은, <11-20> 방향에 평행한 제1 오리엔테이션 플랫(12)과, 제1 오리엔테이션 플랫(12)에 교차하는 방향이며, 또한 제1 오리엔테이션 플랫(12)과 길이가 다른 제2 오리엔테이션 플랫(13)을 구비한다.
동일면 상에 SiC 반도체 디바이스를 제작해도 결정 방위(면방위)가 전자의 이동도에 크게 작용하는 것이 알려져 있다. 본 발명자는, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하 기울어진 면[SiC 기판(10)의 주요면(11)]에 주목하여, 이 면 상에 반도체 디바이스를 제작했을 때에, <11-20> 방향으로 -10°이상 10°이하 기울어진 방향의 채널 이동도가 높은 것을 발견하였다.
본 실시형태에서의 SiC 기판(10)에 따르면, 제1 오리엔테이션 플랫(12)과, 제2 오리엔테이션 플랫(13)을 구비한다. 제1 오리엔테이션 플랫(12)을 상대적으로 짧은지 또는 긴지를 결정함으로써, 제1 오리엔테이션 플랫(12)을 특정할 수 있다. 제1 오리엔테이션 플랫(12)은 채널 이동도가 높은 <11-20> 방향을 나타내기 때문에, SiC 기판(10)에 있어서 채널 이동도가 높은 방향을 특정할 수 있다. 즉, 본 실시형태에서의 SiC 기판(10)은, 이동도가 높은 면방위를 명확하게 할 수 있다. 이 때문에, 이 SiC 기판(10)을 이용하여 반도체 디바이스를 제작하면, <11-20> 방향을 특정할 수 있기 때문에, 반도체 디바이스 프로세스 투입에 있어서, SiC 기판(10)의 웨이퍼 세팅을 용이하게 할 수 있다. 따라서, 이동도가 높은 방향으로 채널을 형성함으로써, 특성을 향상시킨 반도체 디바이스를 제작할 수 있다.
또한, 가공에 있어서도 {03-38}면은 X선 회절에 의한 금제면(禁制面; forbidden plane)이기 때문에, 기준면으로서는 부적당하다. 그러나, <11-20>축은 {03-38}면 상에 있으며, 저지수면인 (11-20)면은 기준으로서 사용하기 쉽다. 또한, {03-38}면 상에 있는 (11-20)면의 X선 회절 강도가 높기 때문에, 가공 정밀도를 향상시키기 위한 기준으로서도 사용하기 쉽다.
이와 같이, 본 실시형태에서의 SiC 기판(10)은, 채널 이동도가 높은 방향을 명확하게 특정할 수 있기 때문에, 예컨대 바이폴라 트랜지스터, 전계 효과 트랜지스터(FET), 스핀 FET 등의 전자 소자 등에 적합하게 이용할 수 있다.
(실시형태 2)
도 10 및 도 11을 참조하여, 본 실시형태에서의 SiC 기판(30)을 설명한다. 도 10 및 도 11에 도시하는 바와 같이, SiC 기판(30)은, 평면 형상이 직사각형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면(31)을 구비한다. 본 실시형태에서는, SiC 기판(30)을 위에서 보았을 때에, 주요면(31)은 사각형의 하나의 코너에 노치가 형성된 형상이다.
주요면(31)은, 제1 변(31a)과, 제2 변(31b)과, 제3 변(31c)을 갖고 있다. 제1 변(31a)은 <11-20> 방향과 평행하다. 제2 변(31b)은 제1 변(31a)과 수직인 방향이다. 본 실시형태에서, 제2 변(31b)은, 도 3에 도시하는 방향(X)과 평행하다. 제3 변(31c)은 제1 변(31a)과 제2 변(31b)을 연결한다.
제3 변(31c)을 제1 변(31a)의 연장 방향으로 투영한 길이(L31a)와, 제3 변(31c)을 제2 변(31b)의 연장 방향으로 투영한 길이(L31b)는 다르다. 바꿔 말하면, 길이(L31a)는 <11-20> 방향의 노치 폭이고, 길이(L31b)는 방향(X)의 노치 폭이다. 본 실시형태에서, 길이(L31a)는 길이(L31b)보다 크지만, 특별히 한정되지 않는다. 즉, 길이(L31a)와 길이(L31b)의 대소 관계는 불문한다. 길이(L31a)와 길이(L31b)는, 육안으로 대소 관계를 알 수 있을 정도로 길이가 다른 것이 바람직하다.
제1 변(31a)의 길이와 제2 변(31b)의 길이는 다른 것이 바람직하다. 이 경우, 제1 변(31a)과 제2 변(31b)을 보다 용이하게 인정할 수 있다.
제1 및 제2 변(31a, 31b)을 포함하는 측면(32, 33)은, 주요면(31)에 대하여 수직인 방향으로 -10°이상 10°이하 기울어진 면인 것이 바람직하고, -5°이상 5°이하 기울어진 면인 것이 보다 바람직하며, 수직인 것이 보다 더 바람직하다. 또한, 제3 변을 포함하는 측면(34)은, 주요면(31)에 대하여 수직인 방향으로 -10°이상 10°이하 기울어진 면인 것이 바람직하고, 수직인 것이 보다 바람직하다. 이 경우, SiC 기판(10)을 취급하기 쉽고, 또한 작업성을 향상시킬 수 있다.
계속해서, 본 실시형태에서의 SiC 기판(30)의 제조 방법에 대해서, 도 5, 도 12 및 도 13을 참조하여 설명한다.
도 5 및 도 12에 도시하는 바와 같이, 먼저, 실시형태 1과 마찬가지로, SiC 잉곳(22)을 준비한다(단계 S1).
다음으로, 도 12 및 도 13에 도시하는 바와 같이, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 면에 있어서, <11-20> 방향과 평행한 제1 변(31a)과, 제1 변(31a)과 수직인 방향의 제2 변(31b)과, 제1 변(31a)과 제2 변(31b)을 연결하는 제3 변(31c)을 가지며, 제3 변(31c)을 제1 변(31a)의 연장 방향으로 투영한 길이와, 제3 변(31c)을 제2 변(31b)의 연장 방향으로 투영한 길이는 다르도록 잉곳(22)을 가공한다(단계 S5).
다음으로, 도 10 및 도 12에 도시하는 바와 같이, 도 13에 도시하는 잉곳(22)으로부터, 평면 형상이 직사각형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면(31)을 갖는 SiC 기판(30)을 잘라낸다(단계 S3). 본 실시형태에서는, 잉곳(22)의 주요면(31)이 방향(X)에 수직인 방향이기 때문에, 방향(X)에 직교하는 면과 평행한 면을 따라 SiC 기판(30)을 잘라낸다.
이상의 단계 S1, S3, S5를 실시함으로써, 도 10 및 도 11에 도시하는 SiC 기판(30)을 제조할 수 있다.
(변형예)
계속해서, 본 실시형태에서의 SiC 기판(10)의 제조 방법의 변형예에 대해서, 도 5, 도 14 및 도 15를 참조하여 설명한다. 변형예에서의 SiC 기판(30)의 제조 방법은, 전술한 본 실시형태에서의 SiC 기판(30)의 제조 방법과 기본적으로는 동일하지만, 제1∼제3 변(31a, 31b, 31c)을 형성하는 단계 S5와, 잘라내는 단계 S3을 동시에 행한다.
구체적으로는, 먼저, 도 14에 도시하는 바와 같이, 실시형태 1과 마찬가지로, 도 5 및 도 15에 도시하는 바와 같은 SiC 잉곳(22)을 준비한다(단계 S1).
다음으로, 도 14 및 도 15에 도시하는 바와 같이, 제1∼제3 변(31a, 31b, 31c)을 형성한 SiC 기판(30)이 되도록, 도 15에 도시하는 잉곳(22)으로부터 잘라낸다(단계 S3).
이상의 단계 S1, S3을 실시함으로써, 도 10 및 도 11에 도시하는 SiC 기판(30)을 제조할 수 있다.
이상 설명한 바와 같이, 본 실시형태에서의 SiC 기판(30)에 따르면, 주요면(31)은, 제1 변(31a)의 연장 방향으로 투영한 길이(L31a)와 제2 변(31b)의 연장 방향으로 투영한 길이(L31b)가 다른 제3 변(31c)을 갖고 있다. 제3 변(31c)을 제1 변(31a)에 투영한 길이(L31a)가 상대적으로 짧은지 또는 긴지를 결정함으로써, 제1 변(31a)을 특정할 수 있다. 제1 변(31a)은 채널 이동도가 높은 <11-20> 방향을 나타내기 때문에, SiC 기판(30)에 있어서 채널 이동도가 높은 방향을 특정할 수 있다. 즉, 본 실시형태에서의 SiC 기판(30)은, 이동도가 높은 면방위를 명확하게 할 수 있다. 이 때문에, 이 SiC 기판(30)을 이용하여 반도체 디바이스를 제작하면, 이동도가 높은 방향으로 채널을 형성함으로써, 특성을 향상시킨 반도체 디바이스를 제작할 수 있다.
(실시형태 3)
도 16 및 도 17을 참조하여, 본 실시형태에서의 SiC 기판(40)에 대해서 설명한다. 도 16 및 도 17에 도시하는 바와 같이, 본 실시형태에서의 SiC 기판(40)은, 평면 형상이 직사각형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면(41)을 구비한다. 본 실시형태에서는, SiC 기판(30)을 위에서 보았을 때에, 주요면(31)은 사각형이다. 평면 형상은 다른 직사각형이어도 되지만, 주요면(41)의 면적을 크게 하는 관점에서 사각형이 바람직하다.
주요면(41)은, 제1 변(41a)과, 제2 변(41b)과, 표시(마킹)(45)를 갖고 있다. 제1 변(41a)은 <11-20> 방향과 평행하다. 제2 변(41b)은 제1 변(41a)과 수직인 방향이다. 본 실시형태에서, 제2 변(41b)은, 도 3에 도시하는 방향(X)에 평행하다.
제1 변(41a)의 길이와 제2 변(41b)의 길이는 다른 것이 바람직하다. 제1 변(41a)의 길이와 제2 변(41b)의 길이의 대소 관계는 불문하지만, 육안으로 대소 관계를 알 수 있을 정도로 길이가 다른 것이 바람직하다. 이에 따라, 제1 변(41a)을 상대적으로 짧은지 또는 긴지를 결정함으로써, 제1 변(41a)을 용이하게 특정할 수 있다.
표시(45)는, 제1 변(41a)과 제2 변(41b)이 접속되어 이루어지는 코너 근방에 형성되어 있다. 표시(45)는, 레이저 조사 자국, 또는 다이아몬드펜에 의한 흠집인 것이 바람직하다. 이에 따라, 용이하게 표시(45)를 형성할 수 있다. 또한, 표시(45)의 가공 정밀도를 향상시킬 수 있다.
표시(45)는, 사이즈, 개수 등을 <11-20> 방향과 방향(X)에서 차이를 두도록 형성하는 것이 바람직하다. 본 실시형태에서는, <11-20> 방향으로 표시(45)의 개수를 많이 형성하고 있다. 이에 따라, 제1 변(41a)을 보다 용이하게 특정할 수 있다.
또한, 표시(45)는, 상하 좌우가 비대칭인 기호, 번호 등인 것이 바람직하다. 이에 따라, 극성면, 제1 변(41a)의 방향이 어떤 결정축 방향에 대응하고 있는지의 판단이 용이하다.
또한, 표시(45)는, Si면(주요면)측 또는 C면(이면)측 중, 디바이스 프로세스에 이용하는 면과 반대측의 면에 형성하는 것이 바람직하다. SiC는 광 투과성의 성질을 갖고 있기 때문에, 예컨대 이면에 표시(45)를 형성하고, 또한 비투과성의 금속막 등이 형성된 경우라도, 주요면을 연마 가공함으로써, 이면에 형성된 표시(45)를 현미경으로 용이하게 확인할 수 있다.
제1 및 제2 변(41a, 41b)을 포함하는 측면(42, 43)은, 주요면(41)에 대하여 수직인 방향으로 -10°이상 10°이하 기울어진 면인 것이 바람직하고, -5°이상 5°이하 기울어진 면인 것이 보다 바람직하며, 수직인 것이 보다 더 바람직하다. 이 경우, SiC 기판(40)을 취급하기 쉽고, 또한 작업성을 향상시킬 수 있다.
계속해서, 본 실시형태에서의 SiC 기판(40)의 제조 방법에 대해서 도 5, 도 18 내지 도 20을 참조하여 설명한다.
도 5 및 도 18에 도시하는 바와 같이, 먼저, 실시형태 1과 마찬가지로, SiC 잉곳(22)을 준비한다(단계 S1).
다음으로, 평면 형상이 직사각형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면(41)을 갖는 SiC 기판(40)을 잘라낸다.
이 단계에서는, 도 19 및 도 20에 도시하는 바와 같이, <11-20> 방향과 평행한 제1 변(41a)과, 제1 변(41a)과 수직인 방향의 제2 변(41b)을 갖도록 잉곳(22)으로부터 SiC로 이루어지는 기판(47)을 잘라낸다(단계 S2). 그 후, 기판(47)의 주요면(41)에 있어서, 제1 변(41a)과 제2 변(41b)이 접속되어 이루어지는 코너 근방에 표시(45)를 형성한다(단계 S6).
단계 S6에서 표시(45)를 형성하는 방법으로서, 예컨대, 레이저를 조사함으로써 레이저 조사 자국을 형성하는 방법, 또는 다이아몬드펜에 의해 흠집을 형성하는 방법 등을 채용할 수 있다.
이상의 단계 S1, S2, S6을 실시함으로써, 도 16 및 도 17에 도시하는 SiC 기판(40)을 제조할 수 있다.
이상 설명한 바와 같이, 본 실시형태에서의 SiC 기판(40)에 따르면, 주요면(41)은, 제1 변(41a)과 제2 변(41b)이 접속되어 이루어지는 코너 근방에 표시(45)를 갖고 있다. 제1 변(41a)에 대하여 표시(45)를 어느 위치에 형성할지를 결정함으로써, 제1 변(41a)을 특정할 수 있다. 본 실시형태에서는, 제1 변(41a)의 우단(右端)에 표시(45)가 형성되어 있다. 또한, 제1 변(41a)에 평행한 방향으로 형성된 표시(45)의 수가, 제2 변(41b)에 평행한 방향으로 형성된 표시(45)의 수보다 많다. 이렇게 하여, 본 실시형태에서는, 제1 변(41a)을 특정할 수 있다. 제1 변(41a)은 채널 이동도가 높은 <11-20> 방향을 나타내기 때문에, SiC 기판(40)에 있어서 채널 이동도가 높은 방향을 특정할 수 있다. 즉, 본 실시형태에서의 SiC 기판(40)은, 채널 이동도가 높은 면방위를 명확하게 할 수 있다. 이 때문에, 이 SiC 기판(40)을 이용하여 반도체 디바이스를 제작하면, 이동도가 높은 방향으로 채널을 형성함으로써, 특성을 향상시킨 반도체 디바이스를 제작할 수 있다.
실시예
본 실시예에서는, <11-20> 방향을 특정하기 위한 제1 오리엔테이션 플랫, 제3 변, 또는 표시를 형성하는 것의 효과에 대해서 조사하였다.
구체적으로는, <11-20> 방향으로부터 -90°이내의 범위에 채널을 갖는 도 21에 도시하는 종형의 DMOSFET(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)(100)를 각각 제조하였다.
상세하게는, 먼저, SiC 기판(110)으로서, n형이며 폴리타입(polytype)이 4H인 SiC 기판을 준비하였다. SiC 기판(110)의 주요면(111)은, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어져 있었다.
다음으로, SiC 기판(110)의 주요면(111) 상에, CVD법에 의해, SiC 기판(110)보다 고농도의 n형 불순물을 갖는 n형 SiC로 이루어지는 반도체층(112)을 형성하였다. 반도체층(112)의 주요면(112a)은, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어져 있었다.
다음으로, 반도체층(112)을 형성하는 영역 이외의 영역에, 포토리소그래피 및 에칭을 이용하여 패터닝된 산화막을 이온 주입 방지 마스크로서 형성하였다. 그 후, 반도체층(112)의 주요면(112a)에 p형 불순물을 이온 주입하였다. 이에 따라, 반도체층(112)의 주요면(112a) 내에, p형 불순물 확산층(114)을 형성하였다. p형 불순물 확산층(114)은, <11-20> 방향으로 연장되는 스트라이프형으로 하였다.
다음으로, 반도체층(112)의 주요면(112a) 내의 n형 불순물 확산층(115)을 형성하는 영역 이외의 영역에, 포토리소그래피 및 에칭을 이용하여 패터닝된 산화막을 이온 주입 방지 마스크로서 형성하였다. 그 후, p형 불순물 확산층(114)의 주요면 내에, n형 불순물을 이온 주입하였다. 이에 따라, n형 불순물 확산층(115)의 주요면 내에, n형 불순물 확산층(115)을 형성하였다. n형 불순물 확산층(115)은, <11-20> 방향으로 연장되는 스트라이프형으로 하였다.
다음으로, p형 불순물 확산층(114) 및 n형 불순물 확산층(115)을 형성한 후의 반도체층(112)에 대해서, 활성화 어닐링 처리를 행하였다. 활성화 어닐링 처리에서는, 아르곤 가스 분위기 내에서, p형 불순물 확산층(114) 및 n형 불순물 확산층(115)을 형성한 반도체층(112)을 1700℃ 정도의 온도에서 30분 정도 가열하였다. 이에 따라, 상기에서 이온 주입된 p형 불순물 확산층(114) 내의 p형 불순물 및 n형 불순물 확산층(115) 내의 n형 불순물을 활성화하였다.
다음으로, p형 불순물 확산층(114) 및 n형 불순물 확산층(115)의 형성 후의 반도체층(112)의 주요면(112a)의 전체면에 접하는 절연막(113)을 드라이 산화(열산화)에 의해 형성하였다. 드라이 산화에서는, 공기 중에서, 전술한 p형 불순물 확산층(114) 및 n형 불순물 확산층(115)이 형성된 반도체층(112)의 주요면(112a)을 1200℃ 정도의 온도에서 30분 정도 가열하였다.
다음으로, 전술한 절연막(113) 형성 후의 반도체층(112)에 대해서, 질소 어닐링 처리를 행하였다. 질소 어닐링 처리에서는, 일산화질소(NO) 가스 분위기 내에서 전술한 절연막(113) 형성 후의 반도체층(112)을 1100℃ 정도의 온도에서 120분 정도 가열하여 행하였다. 이에 따라, 반도체층(112)과 절연막(113)의 계면으로부터 10 ㎚ 이내의 영역에서의 질소 농도의 최대값을 1×1021 ㎝-3 이상으로 하였다.
또한, 전술한 질소 어닐링 처리 후의 반도체층(112)에 대해서, 아르곤 가스 분위기 내에서 추가적으로 비활성 가스 어닐링 처리를 행하였다. 아르곤 가스 어닐링 처리에서는, 아르곤 가스 분위기 내에서, 전술한 질소 어닐링 처리 후의 반도체층(112)을, 1100℃ 정도의 온도에서 60분 정도 가열하였다.
다음으로, 전술한 바와 같이 형성된 절연막(113)의 일부를 제거하여 절연막(113)의 패터닝을 행하였다. 절연막(113)의 패터닝은, 반도체층(112)의 주요면(112a) 내의 <11-20> 방향으로부터 ±90°의 범위 내에 채널 방향이 포함되도록 각각 형성하였다. 즉, 절연막(113)의 패터닝은, 채널 방향이, 반도체층(112)의 주요면(112a) 내의 <11-20> 방향 -90°로부터 <11-20> 방향 +90°의 범위 내 중 어느 하나의 방향과 평행하게 되도록 각각 행하였다.
또한, 절연막(113)의 일부의 제거는, 이하와 같이 행하였다. 포토리소그래피 및 에칭에 의해 절연막(113)의 제거 부분이 노출되도록 패터닝된 에칭 마스크를 절연막(113)의 주요면 상에 형성하였다. 그 후, 절연막(113)의 노출 부분을 에칭으로 제거함으로써, 도 21에 도시하는 절연막(113)을 형성하였다.
다음으로, 절연막(113)의 제거 부분으로부터 노출된 반도체층(112)의 주요면(112a) 내의 n형 불순물 확산층(115)의 주요면에 접하도록 소스 전극(116)을 형성하였다. 소스 전극(116)은, 전술한 절연막(113)의 에칭 후에 노출된 반도체층(112)의 주요면(112a) 및 전술한 에칭 마스크의 주요면 상에 니켈로 이루어지는 도전막을 스퍼터법에 의해 형성한 후에 전술한 에칭 마스크를 제거함으로써 형성하였다. 즉, 에칭 마스크의 주요면 상에 형성된 도전막이 에칭 마스크와 함께 제거(리프트 오프)되어, 반도체층(112)의 주요면(112a) 상에 형성된 도전막만이 소스 전극(116)으로서 남았다.
또한, 전술한 소스 전극(116) 형성 후의 반도체층(112)에 대해서는, 합금화를 위한 열 처리를 행하였다. 합금화를 위한 열 처리에서는, 아르곤 가스 분위기 내에서, 전술한 소스 전극(116) 형성 후의 반도체층(112)을 950℃ 정도의 온도에서 2분 정도 가열하였다.
다음으로, 절연막(113)의 주요면 상에 게이트 전극(117)을 형성하였다. 게이트 전극(117)은, 이하와 같이 형성하였다. 절연막(113)의 주요면 및 소스 전극(116)의 주요면의 전체면을 각각 덮도록 하여, 포토리소그래피 및 에칭에 의해 게이트 전극(117)의 형성 부분에 개구부를 갖는 레지스트 마스크를 형성하였다. 그 레지스트 마스크의 주요면 및 레지스트 마스크의 개구부로부터 노출되어 있는 절연막(113)의 주요면 상에 알루미늄으로 이루어지는 도전막을 스퍼터법에 의해 형성하였다. 그 후, 전술한 레지스트 마스크를 제거하였다. 즉, 레지스트 마스크의 주요면 상에 형성된 도전막이 레지스트 마스크와 함께 제거(리프트 오프)되어, 절연막(113)의 주요면 상에 형성된 도전막만이 게이트 전극(117)으로서 남았다.
다음으로, SiC 기판(110)의 이면 상에 드레인 전극(118)을 형성하였다. 드레인 전극(118)은, SiC 기판(110)의 이면 상에 니켈로 이루어지는 도전막을 스퍼터법에 의해 형성하였다.
이상의 공정에 의해, <11-20> 방향으로부터 -90°이내의 범위 내에 채널을 갖는 도 21에 도시하는 여러 가지 DMOSFET(100)를 제조하였다. 여러 가지 종류의 채널 방향의 DMOSFET(100)에서의 반도체층(112)의 주요면(112a)({0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어져 있는 결정면) 내에서의 <-2110> 방향에 대한 각도(°)와 채널 이동도(상대값)의 관계를 조사하였다. 그 결과를 도 22에 도시한다.
도 22에서, 세로축은 채널 이동도(상대값)를 나타내고, 가로축은 반도체층(112)의 주요면(112a) 내에서의 <11-20> 방향에 대한 각도(°)를 나타내고 있다. 또한, 도 22의 가로축의 각도(°)는, <11-20> 방향에 대한 기울기의 방향은 불문하기 때문에, 예컨대, 가로축의 -10°는 <11-20> 방향에 대하여 +10°기울어져 있는 방향 및 -10°기울어져 있는 방향 모두를 의미하고 있다.
또한, 도 22의 세로축의 채널 이동도(상대값)는, 반도체층(112)의 주요면(112a) 내의 <11-20> 방향의 채널 이동도를 1로 했을 때의 상대값으로 나타나 있다. 또한, 도 22의 가로축의 각도(°)가 0°인 개소가 반도체층(112)의 주요면(112a) 내에서의 <11-20> 방향을 나타내고 있다.
도 22에 도시하는 바와 같이, 반도체층(112)의 주요면(112a) 내에 있어서 <11-20> 방향에 대한 각도가 0°인 방향(<11-20> 방향)으로 채널 방향이 있는 경우에 가장 채널 이동도가 높아지고, 반도체층(112)의 주요면(112a) 내에서의 <11-20> 방향으로부터의 어긋남이 커짐에 따라 채널 이동도가 저하되어 가는 경향이 있는 것을 알 수 있다.
또한, 도 22에 도시하는 경향은, 반도체층(112)의 주요면(112a)이 {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하의 범위 내에서 기울어져 있는 결정면의 어떤 것에 대해서도 성립한다는 지견을 본 발명자는 얻고 있다.
따라서, 높은 채널 이동도를 실현하는 관점에서는, 채널 방향이, 반도체층(112)의 주요면(112a) 내의 <11-20> 방향이 되는 경우가 가장 바람직하다고 생각된다.
그러나, 도 22에 도시하는 바와 같이, 반도체층(112)의 주요면(112a) 내에서의 <11-20> 방향에 대한 각도가 -10°이상 0°이하인 방향(즉, <11-20> 방향으로 ±10°기울어진 방향)으로 채널 방향이 존재하는 경우에는, 채널 이동도(상대값)가 0.99보다 높아지기 때문에, DMOSFET(100)의 채널 이동도가 다소 변동한 경우라도, 채널 이동도가 크게 저하되는 것은 생각하기 어렵다.
따라서, 반도체층(112)의 주요면(112a) 내에서의 <11-20> 방향으로 ±10°기울어진 범위 내에 채널 방향을 갖도록 DMOSFET(100)를 형성함으로써, 높은 채널 이동도를 재현성 좋게 실현할 수 있는 것을 알 수 있었다.
이러한 채널 이동도가 높은 DMOSFET 등의 반도체 디바이스를 제작하기 위해서는, 반도체층(112)의 주요면(112a) 내에서의 <11-20> 방향을 특정할 필요가 있다. 반도체층(112)의 주요면(112a)은, SiC 기판(110)의 주요면(111)의 결정 방위를 이어받기 때문에, SiC 기판(110)의 주요면(111)에 있어서 <11-20> 방향을 특정할 필요가 있다. 본 발명의 SiC 기판(10, 30, 40)에서는, <11-20> 방향을 특정하기 위한 제1 오리엔테이션 플랫(12), 제3 변(31c), 또는 표시(45)가 각각 형성되어 있다. 이 때문에, 반도체층(112)의 주요면(112a)에 있어서 <11-20> 방향을 특정할 수 있기 때문에, 높은 이동도를 갖도록 채널을 형성할 수 있다.
이상으로부터, 본 실시예에 따르면, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하 기울어진 면 상에 반도체 디바이스를 제작했을 때에, <11-20> 방향으로 -10°이상 10°이하 기울어진 방향의 채널 이동도가 높은 것을 확인할 수 있었다.
또한, <11-20> 방향을 특정하기 위한 제1 오리엔테이션 플랫(12), 제3 변(31c), 또는 표시(45)를 형성한 본 발명의 SiC 기판(10, 30, 40)에 따르면, 채널 이동도가 높은 SiC 반도체를 제작할 수 있는 것을 확인할 수 있었다.
이상과 같이 본 발명의 실시형태 및 실시예에 대해서 설명하였으나, 각 실시형태 및 실시예의 특징을 적절하게 조합하는 것도 당초부터 예정하고 있다. 또한, 이번에 개시된 실시형태 및 실시예는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는 전술한 실시형태가 아니라 청구 범위에 의해 나타나며, 청구 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
10, 30, 40, 110: SiC 기판
11, 21a, 31, 41, 111, 112a: 주요면 12: 제1 오리엔테이션 플랫
13: 제2 오리엔테이션 플랫 21: 하지 기판
22: 잉곳 31a, 41a: 제1 변
31b, 41b: 제2 변 31c: 제3 변
32∼34, 42, 43: 측면 45: 표시
47: 기판 100: DMOSFET
112: 반도체층 113: 절연막
114: p형 불순물 확산층 115: n형 불순물 확산층
116: 소스 전극 117: 게이트 전극
118: 드레인 전극 L12, L13, L31a, L31b: 길이
C1, C2: 평면 X: 방향

Claims (13)

  1. 평면 형상이 원형 또는 타원형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면(11)과,
    <11-20> 방향에 평행한 제1 오리엔테이션 플랫(12)과,
    상기 제1 오리엔테이션 플랫(12)에 교차하는 방향이며, 또한 상기 제1 오리엔테이션 플랫(12)과 길이가 다른 제2 오리엔테이션 플랫(13)을 구비한 탄화규소 기판(10).
  2. 제1항에 있어서, 상기 제2 오리엔테이션 플랫(13)은, 상기 제1 오리엔테이션 플랫(12)과 직교하는 것인 탄화규소 기판(10).
  3. 제1항에 있어서, 상기 제1 및 제2 오리엔테이션 플랫(12, 13)의 측면은, 상기 주요면에 대하여 수직인 방향으로 -10°이상 10°이하 기울어진 면인 것인 탄화규소 기판(10).
  4. 평면 형상이 직사각형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면(31)을 구비한 탄화규소 기판(30)으로서,
    상기 주요면(31)은,
    <11-20> 방향과 평행한 제1 변(31a)과,
    상기 제1 변(31a)과 수직인 방향의 제2 변(31b)과,
    상기 제1 변(31a)과 상기 제2 변(31b)을 연결하는 제3 변(31c)을 가지며,
    상기 제3 변(31c)을 상기 제1 변(31a)의 연장 방향으로 투영한 길이와, 상기 제3 변(31c)을 상기 제2 변(31b)의 연장 방향으로 투영한 길이는 다른 것인 탄화규소 기판(30).
  5. 평면 형상이 직사각형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면(41)을 구비한 탄화규소 기판(40)으로서,
    상기 주요면(41)은,
    <11-20> 방향과 평행한 제1 변(41a)과,
    상기 제1 변(41a)과 수직인 방향의 제2 변(41b)과,
    상기 제1 변(41a)과 상기 제2 변(41b)이 접속되어 이루어지는 코너 근방에 형성된 표시(45)를 갖는 탄화규소 기판(40).
  6. 제5항에 있어서, 상기 표시(45)는, 레이저 조사 자국, 또는 다이아몬드펜에 의한 흠집인 것인 탄화규소 기판(40).
  7. 제5항에 있어서, 상기 제1 변(41a)의 길이와 상기 제2 변(41b)의 길이는 다른 것인 탄화규소 기판(40).
  8. 제5항에 있어서, 상기 제1 및 제2 변(41a, 41b)을 포함하는 측면은, 상기 주요면(41)에 대하여 수직인 방향으로 -10°이상 10°이하 기울어진 면인 것인 탄화규소 기판(40).
  9. 탄화규소 잉곳을 준비하는 공정과,
    평면 형상이 원형 또는 타원형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면을 갖는 탄화규소 기판을 상기 잉곳으로부터 잘라내는 공정과,
    상기 탄화규소 기판에, <11-20> 방향에 평행한 제1 오리엔테이션 플랫(12)과, 상기 제1 오리엔테이션 플랫(12)에 교차하는 방향이며, 또한 상기 제1 오리엔테이션 플랫(12)과 길이가 다른 제2 오리엔테이션 플랫(13)을 형성하는 공정을 포함한 탄화규소 기판(10)의 제조 방법.
  10. 탄화규소 잉곳을 준비하는 공정과,
    상기 잉곳에, <11-20> 방향에 평행한 제1 오리엔테이션 플랫(12)과, 상기 제1 오리엔테이션 플랫(12)에 교차하는 방향이며, 또한 상기 제1 오리엔테이션 플랫(12)과 길이가 다른 제2 오리엔테이션 플랫(13)을 형성하는 공정과,
    상기 제1 및 제2 오리엔테이션 플랫(12, 13)이 형성된 잉곳으로부터, 평면 형상이 원형 또는 타원형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면을 갖는 탄화규소 기판을 잘라내는 공정을 포함한 탄화규소 기판(10)의 제조 방법.
  11. 탄화규소 잉곳을 준비하는 공정과,
    평면 형상이 직사각형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면(31)을 갖는 탄화규소 기판을 잘라내는 공정을 포함하고,
    상기 잘라내는 공정에서, 상기 주요면(31)은, <11-20> 방향과 평행한 제1 변(31a)과, 상기 제1 변(31a)과 수직인 방향의 제2 변(31b)과, 상기 제1 변(31a)과 상기 제2 변(31b)을 연결하는 제3 변(31c)을 가지며, 상기 제3 변(31c)을 상기 제1 변(31a)의 연장 방향으로 투영한 길이와, 상기 제3 변(31c)을 상기 제2 변(31b)의 연장 방향으로 투영한 길이는 다르도록 상기 잉곳으로부터 상기 탄화규소 기판을 잘라내는 탄화규소 기판(30)의 제조 방법.
  12. 탄화규소 잉곳을 준비하는 공정과,
    {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 면에 있어서, <11-20> 방향과 평행한 제1 변(31a)과, 상기 제1 변(31a)과 수직인 방향의 제2 변(31b)과, 상기 제1 변(31a)과 상기 제2 변(31b)을 연결하는 제3 변(31c)을 가지며, 상기 제3 변(31c)을 상기 제1 변(31a)의 연장 방향으로 투영한 길이와, 상기 제3 변(31c)을 상기 제2 변(31b)의 연장 방향으로 투영한 길이는 다르도록 상기 잉곳을 가공하는 공정과,
    상기 잉곳으로부터, 평면 형상이 직사각형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면(31)을 갖는 탄화규소 기판을 잘라내는 공정을 포함한 탄화규소 기판(30)의 제조 방법.
  13. 탄화규소 잉곳을 준비하는 공정과,
    평면 형상이 직사각형이고, {0001}면에 대하여 <1-100> 방향으로 50°이상 65°이하, 또한 <11-20> 방향으로 -10°이상 10°이하 기울어진 주요면(41)을 갖는 탄화규소 기판을 잘라내는 공정을 포함하고,
    상기 잘라내는 공정은,
    <11-20> 방향과 평행한 제1 변(41a)과, 상기 제1 변(41a)과 수직인 방향의 제2 변(41b)을 갖도록 상기 잉곳으로부터 상기 탄화규소 기판을 잘라내는 공정과,
    상기 주요면(41)에 있어서, 상기 제1 변(41a)과 상기 제2 변(41b)이 접속되어 이루어지는 코너 근방에 표시(45)를 형성하는 공정을 포함하는 탄화규소 기판(40)의 제조 방법.
KR1020117000851A 2009-02-18 2010-02-09 탄화규소 기판 및 탄화규소 기판의 제조 방법 KR20110118764A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-035689 2009-02-18
JP2009035689A JP2010192697A (ja) 2009-02-18 2009-02-18 炭化珪素基板および炭化珪素基板の製造方法

Publications (1)

Publication Number Publication Date
KR20110118764A true KR20110118764A (ko) 2011-11-01

Family

ID=42633821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117000851A KR20110118764A (ko) 2009-02-18 2010-02-09 탄화규소 기판 및 탄화규소 기판의 제조 방법

Country Status (8)

Country Link
US (1) US9070567B2 (ko)
EP (1) EP2400527A4 (ko)
JP (1) JP2010192697A (ko)
KR (1) KR20110118764A (ko)
CN (1) CN102171787A (ko)
CA (1) CA2748020A1 (ko)
TW (1) TW201036053A (ko)
WO (1) WO2010095538A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089613A (ja) * 2010-10-18 2012-05-10 Sumitomo Electric Ind Ltd 炭化珪素基板を有する複合基板の製造方法
JP2012089612A (ja) * 2010-10-18 2012-05-10 Sumitomo Electric Ind Ltd 炭化珪素基板を有する複合基板
JP2012089639A (ja) * 2010-10-19 2012-05-10 Sumitomo Electric Ind Ltd 単結晶炭化珪素基板を有する複合基板
JP6119100B2 (ja) * 2012-02-01 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置
JP6930640B2 (ja) * 2017-03-08 2021-09-01 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7352058B2 (ja) * 2017-11-01 2023-09-28 セントラル硝子株式会社 炭化ケイ素単結晶の製造方法
JP6974133B2 (ja) * 2017-11-22 2021-12-01 株式会社ディスコ ＳｉＣインゴットの成型方法
EP3943644A1 (en) * 2020-07-21 2022-01-26 SiCrystal GmbH Sic crystals with an optimal orientation of lattice planes for fissure reduction and method of producing same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US188804A (en) 1877-03-27 Improvement in fringes
JPS6088536U (ja) * 1983-11-24 1985-06-18 住友電気工業株式会社 化合物半導体ウエハ
JPS63228710A (ja) * 1987-03-18 1988-09-22 Toshiba Corp 半導体装置
JPH04113619A (ja) * 1990-09-03 1992-04-15 Mitsubishi Materials Corp ウェーハおよびその製造方法
JPH08222798A (ja) * 1995-02-15 1996-08-30 Mitsubishi Electric Corp 半導体レーザの製造方法
TW565630B (en) * 1999-09-07 2003-12-11 Sixon Inc SiC wafer, SiC semiconductor device and method for manufacturing SiC wafer
JP2002222746A (ja) * 2001-01-23 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体ウェーハ及びその製造方法
JP3580311B1 (ja) * 2003-03-28 2004-10-20 住友電気工業株式会社 表裏識別した矩形窒化物半導体基板
WO2006031641A2 (en) * 2004-09-10 2006-03-23 Cree, Inc. Method of manufacturing carrier wafer and resulting carrier wafer structures
US20060214268A1 (en) 2005-03-25 2006-09-28 Shindengen Electric Manufacturing Co., Ltd. SiC semiconductor device
JP2008098412A (ja) * 2006-10-12 2008-04-24 Nippon Steel Corp 炭化珪素単結晶ウェハ及びその製造方法

Also Published As

Publication number Publication date
CA2748020A1 (en) 2010-08-26
EP2400527A1 (en) 2011-12-28
TW201036053A (en) 2010-10-01
US20110210342A1 (en) 2011-09-01
JP2010192697A (ja) 2010-09-02
CN102171787A (zh) 2011-08-31
EP2400527A4 (en) 2013-05-01
WO2010095538A1 (ja) 2010-08-26
US9070567B2 (en) 2015-06-30

Similar Documents

Publication Publication Date Title
KR20110118764A (ko) 탄화규소 기판 및 탄화규소 기판의 제조 방법
EP2418680A1 (en) Insulated gate bipolar transistor
US8502236B2 (en) Insulated gate field effect transistor
WO2015040966A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR20120014024A (ko) 탄화규소 기판 및 반도체 장치
CN101542739A (zh) 碳化硅半导体器件及其制造方法
JPWO2013031172A1 (ja) ＳｉＣ半導体素子およびその製造方法
US10014376B2 (en) Silicon carbide semiconductor device having a trench with side walls and method for manufacturing same
JP5928335B2 (ja) 炭化珪素基板の製造方法および半導体装置の製造方法
WO2013073293A1 (ja) 半導体装置の製造方法および半導体装置
JP5870672B2 (ja) 半導体装置
JP3944575B2 (ja) 炭化珪素半導体装置
US9647072B2 (en) Silicon carbide semiconductor device
US20160071949A1 (en) Method for manufacturing silicon carbide semiconductor device
US9893177B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
US9698220B2 (en) Semiconductor device
JP2009200335A (ja) 基板、エピタキシャル層付基板および半導体装置
JP2016122697A (ja) 炭化珪素半導体装置およびその製造方法
JP2016154181A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid