JP2010192697A - 炭化珪素基板および炭化珪素基板の製造方法 - Google Patents

炭化珪素基板および炭化珪素基板の製造方法 Download PDF

Info

Publication number
JP2010192697A
JP2010192697A JP2009035689A JP2009035689A JP2010192697A JP 2010192697 A JP2010192697 A JP 2010192697A JP 2009035689 A JP2009035689 A JP 2009035689A JP 2009035689 A JP2009035689 A JP 2009035689A JP 2010192697 A JP2010192697 A JP 2010192697A
Authority
JP
Japan
Prior art keywords
main surface
silicon carbide
plane
orientation flat
carbide substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009035689A
Other languages
English (en)
Inventor
Makoto Sasaki
信 佐々木
Kenryo Masuda
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009035689A priority Critical patent/JP2010192697A/ja
Priority to CN2010800028115A priority patent/CN102171787A/zh
Priority to PCT/JP2010/051854 priority patent/WO2010095538A1/ja
Priority to EP10743665.1A priority patent/EP2400527A4/en
Priority to KR1020117000851A priority patent/KR20110118764A/ko
Priority to CA 2748020 priority patent/CA2748020A1/en
Priority to US13/128,438 priority patent/US9070567B2/en
Priority to TW99104431A priority patent/TW201036053A/zh
Publication of JP2010192697A publication Critical patent/JP2010192697A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/04—Processes

Abstract

【課題】面方位を明確にしたＳｉＣ基板およびＳｉＣ基板の製造方法を提供する。
【解決手段】ＳｉＣ基板は、＜１１−２０＞方向に平行な第１のオリエンテーションフラット１２と、第１のオリエンテーションフラット１２に交差する方向であって、かつ第１のオリエンテーションフラット１２と長さが異なる第２のオリエンテーションフラット１３とを備えている。他のＳｉＣ基板は、平面形状が矩形であり、主面は、＜１１−２０＞方向と平行な第１の辺と、第１の辺と垂直な方向の第２の辺と、第１の辺と第２の辺とを結ぶ第３の辺とを有している。第３の辺から第１の辺の延在方向に投影した長さと、第３の辺から第２の辺の延在方向に投影した長さとは異なる。
【選択図】図２

Description

本発明は、炭化珪素基板および炭化珪素基板の製造方法に関する。
炭化珪素（ＳｉＣ）は、バンドギャップが大きく、また最大絶縁破壊電界および熱伝導率はシリコン（Ｓｉ）と比較して大きい一方、キャリアの移動度はシリコンと同程度に大きく、電子の飽和ドリフト速度および耐圧も大きい。そのため、高効率化、高耐圧化、および大容量化を要求される半導体デバイスへの適用が期待される。
このような半導体デバイスとして、ＳｉＣのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：電界効果トランジスタ）が知られている（たとえば非特許文献１）。非特許文献１には、ＳｉＣ基板の（１１−２０）面上にＭＯＳＦＥＴを作製した場合、＜１−１００＞方向のドレイン電流は＜０００１＞方向のドレイン電流の３倍あることが開示されている。このように、同一面上にＭＯＳＦＥＴを作製しても結晶方位（面方位）が電子の移動度に大きく作用することが知られている。
Hiroshi YANO et al., "High Channel Mobility in Inversion Layer of SiC MOSFETs for Power Switching Transistors", Jpn.J.Appl.Phys.Vol.39 (2000) pp.2008-2011
一般的に、半導体基板には、結晶方位の位置合わせまたは判別を容易にするために、外周の一部にオリエンテーションフラット（Ｏｒｉｅｎｔａｔｉｏｎ Ｆｌａｔ：以下オリフラともいう）が形成されている。上記非特許文献１の（１１−２０）面において＜０００１＞方向を特定するオリフラをＳｉＣ基板に形成することは知られている。
本発明者は、主面の面方位がほぼ｛０３−３８｝であるＳｉＣ基板を半導体デバイスプロセスに用いることに注目している。しかし、主面がほぼ｛０３−３８｝面のＳｉＣ基板にオリフラを形成する方法は知られていない。オリフラを形成しなければ、面方向、極性面などがわかりにくく、想定外の方向に半導体デバイスを作製してしまうおそれがある。
したがって、本発明は、面方位を明確にしたＳｉＣ基板およびＳｉＣ基板の製造方法を提供することである。
本発明者は、｛｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面にオリフラを形成する面方位を特定するために鋭意研究した。その結果、この主面上に半導体デバイスを作製したときに、＜１１−２０＞方向に−１０°以上１０°以下傾いた方向のチャネル移動度が高いことを見い出した。
そこで、本発明の一の局面におけるＳｉＣ基板は、＜１１−２０＞方向に平行な第１のオリエンテーションフラット（第１のオリフラ）と、第１のオリエンテーションフラットに交差する方向であって、かつ第１のオリエンテーションフラットと長さが異なる第２のオリエンテーションフラット（第２のオリフラ）とを備えている。
本発明の一の局面におけるＳｉＣ基板によれば、第１のオリフラと、第２のオリフラとを備えている。この第１のオリフラを相対的に短いまたは長いかを決めることにより、第１のオリフラを特定することができる。第１のオリフラはチャネル移動度が高い＜１１−２０＞方向を示すので、第１のオリフラによりＳｉＣ基板においてチャネル移動度が高い方向を特定することができる。つまり、面方位を明確にすることができる。このように面方位を明確にしたＳｉＣ基板を用いて半導体デバイスを作製すると、移動度の高い方向にチャネルを形成することにより、特性を向上した半導体デバイスを作製することができる。
本発明の一の局面におけるＳｉＣ基板において好ましくは、第２のオリエンテーションフラットは、第１のオリエンテーションフラットと直交する。
これにより、チャネル移動度が高い方向を示す第１のオリフラをより明確にすることができる。
上記一の局面におけるＳｉＣ基板において好ましくは、第１および第２のオリエンテーションフラットの側面は、主面に対して垂直な方向に−１０°以上１０°以下傾いた面である。
これにより、側面は主面とほぼ垂直になるので、扱いやすく、かつ作業性を向上することができる。
本発明の他の局面におけるＳｉＣ基板は、平面形状が矩形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面を備えたＳｉＣ基板である。主面は、＜１１−２０＞方向と平行な第１の辺と、第１の辺と垂直な方向の第２の辺と、第１の辺と第２の辺とを結ぶ第３の辺とを有している。第３の辺を第１の辺の延在方向に投影した長さと、第３の辺を第２の辺の延在方向に投影した長さとは異なる。
本発明の他の局面におけるＳｉＣ基板によれば、主面は、第１の辺の延在方向に投影した長さと第２の辺の延在方向に投影した長さとが異なる第３の辺を有している。第３の辺を第１の辺に投影した長さを相対的に短いまたは長いかを決めることにより、第１の辺を特定することができる。第１の辺はチャネル移動度が高い＜１１−２０＞方向を示すので、ＳｉＣ基板においてチャネル移動度が高い方向を特定することができる。つまり、面方位を明確にすることができる。このように面方位を明確にしたＳｉＣ基板を用いて半導体デバイスを作製すると、移動度の高い方向にチャネルを形成することにより、特性を向上した半導体デバイスを作製することができる。
本発明のさらに他の局面におけるＳｉＣ基板は、平面形状が矩形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面を備えたＳｉＣ基板である。主面は、＜１１−２０＞方向と平行な第１の辺と、第１の辺と垂直な方向の第２の辺と、第１の辺と第２の辺とが接続されてなる角近傍に形成された印とを有する。
本発明のさらに他の局面におけるＳｉＣ基板によれば、主面は、第１の辺と第２の辺とが接続されてなる角近傍に印を有している。これにより、第１の辺に対して印をどの位置に形成するかを決めることにより、第１の辺を特定することができる。第１の辺はチャネル移動度が高い＜１１−２０＞方向を示すので、ＳｉＣ基板においてチャネル移動度が高い方向を特定することができる。つまり、面方位を明確にすることができる。このように面方位を明確にしたＳｉＣ基板を用いて半導体デバイスを作製すると、移動度の高い方向にチャネルを形成することにより、特性を向上した半導体デバイスを作製することができる。
上記さらに他の局面におけるＳｉＣ基板において好ましくは、印は、レーザ照射痕、またはダイヤモンドペンによる傷である。これにより、容易に印を形成することができる。
上記他の局面およびさらに他の局面におけるＳｉＣ基板において好ましくは、第１の辺の長さと第２の辺の長さとは異なる。
これにより、第１の辺を相対的に短いまたは長いかを決めることにより、第１の辺を容易に特定することができる。
上記他の局面およびさらに他の局面におけるＳｉＣ基板において好ましくは、第１および第２の辺を含む側面は、主面に対して垂直な方向に−１０°以上１０°以下傾いた面である。
これにより、側面は主面とほぼ垂直になるので、扱いやすく、かつ作業性を向上することができる。
本発明の一の局面におけるＳｉＣ基板の一の局面における製造方法は、以下の工程を備えている。ＳｉＣインゴットを準備する。平面形状が円形または楕円形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面を有するＳｉＣ基板をインゴットから切り出す。ＳｉＣ基板に、＜１１−２０＞方向に平行な第１のオリエンテーションフラットと、第１のオリエンテーションフラットに交差する方向であって、かつ第１のオリエンテーションフラットと長さが異なる第２のオリエンテーションフラットとを形成する。
また、本発明の一の局面におけるＳｉＣ基板の他の局面における製造方法は、以下の方法を備えている。ＳｉＣインゴットを準備する。インゴットに、＜１１−２０＞方向に平行な第１のオリエンテーションフラットと、第１のオリエンテーションフラットに交差する方向であって、かつ第１のオリエンテーションフラットと長さが異なる第２のオリエンテーションフラットとを形成する。第１および第２のオリエンテーションフラットが形成されたインゴットから、平面形状が円形または楕円形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面を有するＳｉＣ基板を切り出す。
本発明の一の局面におけるＳｉＣ基板の一および他の局面における製造方法によれば、チャネル移動度の高い＜１１−２０＞方向に平行な第１のオリフラと、この第１のオリフラと長さが異なる第２のオリフラとを有するＳｉＣ基板を製造することができる。このため、上述した本発明の一の局面における面方位を明確にしたＳｉＣ基板を製造することができる。
本発明の他の局面におけるＳｉＣ基板の一の局面における製造方法は、以下の工程を備えている。ＳｉＣインゴットを準備する。平面形状が矩形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面を有するＳｉＣ基板を切り出す。切り出す工程では、主面が＜１１−２０＞方向と平行な第１の辺と、第１の辺と垂直な方向の第２の辺と、第１の辺と第２の辺とを結ぶ第３の辺とを有し、第３の辺を第１の辺の延在方向に投影した長さと、第３の辺を第２の辺の延在方向に投影した長さとは異なるようにインゴットからＳｉＣ基板を切り出す。
本発明の他の局面におけるＳｉＣ基板の他の局面における製造方法は、以下の工程を備えている。ＳｉＣインゴットを準備する。｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた面において、＜１１−２０＞方向と平行な第１の辺と、第１の辺と垂直な方向の第２の辺と、第１の辺と第２の辺とを結ぶ第３の辺とを有し、第３の辺を第１の辺の延在方向に投影した長さと、第３の辺を第２の辺の延在方向に投影した長さとは異なるようにインゴットを加工する。インゴットから、平面形状が矩形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面を有するＳｉＣ基板を切り出す。
本発明の他の局面におけるＳｉＣ基板の一および他の局面における製造方法によれば、チャネル移動度の高い＜１１−２０＞方向に平行な第１の辺と、この第１の辺を特定できる第３の辺とを有するＳｉＣ基板を製造することができる。このため、上述した本発明の他の局面における面方位を明確にしたＳｉＣ基板を製造することができる。
上記さらに他の局面におけるＳｉＣ基板の製造方法は、以下の工程を備えている。ＳｉＣインゴットを準備する。平面形状が矩形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面を有するＳｉＣ基板を切り出す。切り出す工程は、＜１１−２０＞方向と平行な第１の辺と、第１の辺と垂直な方向の第２の辺とを有するようにインゴットからＳｉＣ基板を切り出す工程と、主面において、第１の辺と第２の辺とが接続されてなる角近傍に印を形成する工程とを含む。
本発明のさらに他の局面におけるＳｉＣ基板の製造方法によれば、チャネル移動度の高い＜１１−２０＞方向に平行な第１の辺と、この第１の辺を特定でできる印とを有するＳｉＣ基板を製造することができる。このため、上述した本発明のさらに他の局面における面方位を明確にしたＳｉＣ基板を製造することができる。
以上説明したように、本発明のＳｉＣ基板およびＳｉＣ基板の製造方法によれば、面方位を明確にすることができる。
本発明の実施の形態１におけるＳｉＣ基板を概略的に示す斜視図である。 本発明の実施の形態１におけるＳｉＣ基板の平面図およびその側面図を概略的に示す図である。 本発明の実施の形態１におけるＳｉＣ基板の主面の結晶方位を説明するための模式図である。 本発明の実施の形態１におけるＳｉＣ基板の製造方法を示すフローチャートである。 本発明の実施の形態１においてＳｉＣインゴットを形成した状態を概略的に示す側面図である。 本発明の実施の形態１においてインゴットに第１および第２のオリフラを形成した状態を概略的に示す側面図である。 本発明の実施の形態１のＳｉＣ基板の製造方法の変形例１を示すフローチャートである。 本発明の実施の形態１のＳｉＣ基板の製造方法の変形例１においてインゴットからＳｉＣ基板の切り出した状態を概略的に示す平面図である。 本発明の実施の形態１のＳｉＣ基板の製造方法の変形例２におけるインゴットを概略的に示す側面図である。 本発明の実施の形態２におけるＳｉＣ基板を概略的に示す斜視図である。 本発明の実施の形態２におけるＳｉＣ基板の平面図およびその側面図を概略的に示す図である。 本発明の実施の形態２におけるＳｉＣ基板の製造方法を示すフローチャートである。 本発明の実施の形態２においてＳｉＣインゴットに第１〜第３の辺を形成した状態を概略的に示す斜視図である。 本発明の実施の形態２のＳｉＣ基板の製造方法の変形例を示すフローチャートである。 本発明の実施の形態２のＳｉＣ基板の製造方法の変形例のインゴットを概略的に示す平面図である。 本発明の実施の形態３におけるＳｉＣ基板を概略的に示す斜視図である。 本発明の実施の形態３におけるＳｉＣ基板の平面図およびその側面図を概略的に示す図である。 本発明の実施の形態３におけるＳｉＣ基板の製造方法を示すフローチャートである。 本発明の実施の形態３におけるインゴットを概略的に示す平面図である。 本発明の実施の形態３におけるインゴットから切り出した基板を概略的に示す平面図である。 実施例におけるＤＭＯＳＦＥＴを概略的に示す断面図である。 実施例において、＜１１−２０＞方向からの角度と、チャネル移動度との関係を示す図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。また、本明細書中においては、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
（実施の形態１）
図１〜図３を参照して、本発明の一実施の形態のＳｉＣ基板１０を説明する。図１および図２に示すように、ＳｉＣ基板１０は、主面１１と、第１のオリフラ１２と、第２のオリフラ１３とを備えている。
主面１１の平面形状は、円形または楕円形である。なお、主面１１を上から見たときに、第１および第２のオリフラ１２、１３により、円形または楕円形の一部に直線部分が形成されている。このように、「主面１１の平面形状が円形または楕円形」とは、平面形状において円形または楕円形が一部欠けている状態も含む。
主面１１は、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いている。なお、主面１１は、＜１１−２０＞方向に０°傾いた場合、つまり、＜１１−２０＞方向に傾いていない場合も含む。主面１１は｛０３−３８｝面に対して＜１１−２０＞方向に−１０°以上１０°以下傾いていることが好ましい。
ここで、主面１１の面方位について、図３を参照して説明する。主面１１は、＜１１−２０＞方向に−１０°以上１０°以下傾いた方向と方向Ｘとを合成した面である。方向Ｘとは、＜０００１＞方向と＜１−１００＞方向との間にある方向である。つまり、方向Ｘとは、｛０００１｝面と｛１−１００｝面との間の面を示す方向であり、｛０００１｝面に対してαの傾きを有する面を示す方向である。本実施の形態では、αは５０°以上６５°以下である。
｛０３−３８｝面は、｛０００１｝面と｛１−１００｝面との間の面であり、αが約５５°（５４．７°）である。言い換えると、｛０３−３８｝面とは、＜０００１＞軸方向に対して約３５°（３５．３°）の傾斜を有している面である。このため、｛０３−３８｝面は、｛０００１｝面と同様に、Ｓｉが露出している面（Ｓｉ面）と、Ｃ（炭素）が露出している面（Ｃ面）との極性を有している。
図２に示すように、第１のオリフラ１２は、＜１１−２０＞方向に平行である。第２のオリフラ１３は、第１のオリフラ１２に交差する方向であり、第１のオリフラ１２と直交していることが好ましい。本実施の形態では、第２のオリフラ１３は、方向Ｘに平行である。
第１のオリフラ１２の長さＬ１２は、第２のオリフラ１３の長さＬ１３と異なる。本実施の形態では、第１のオリフラ１２の長さＬ１２は第２のオリフラ１３の長さＬ１３よりも大きいが、特にこれに限定されない。つまり、第１のオリフラ１２の長さＬ１２と第２のオリフラ１３の長さＬ１３との大小関係は問わない。第１および第２のオリフラ１２、１３の長さＬ１２、Ｌ１３は、目視で大小関係がわかる程度に長さが違うことが好ましい。
ここで、第１および第２のオリフラ１２、１３の長さＬ１２、Ｌ１３とは、図２に示すように、ＳｉＣ基板１０を上から見たときに、直線となる領域の長さを意味する。
図２に示すように、上が方向Ｘであり、右が＜１１−２０＞方向の場合、第１のオリフラ１２を図２において下側に形成し、かつ第２のオリフラ１３を図２において左側に形成すると、主面１１の極性はＳｉ面側となる。また、第２のオリフラ１３は、（０００１）Ｃ面側に形成される。この場合、（０００１）面に対して主面１１が傾いている方向がわかるため、好ましい。
第１および第２のオリフラ１２、１３の側面は、主面１１に対して垂直な方向に−１０°以上１０°以下傾いた面であることが好ましく、−５°以上５°以下傾いた面であることがより好ましく、垂直であることがより一層好ましい。主面１１が（０３−３８）面である場合には、第１および第２のオリフラ１２、１３の側面は、（０００１）面に対して、＜１−１００＞方向に５４°以上５５°以下傾いた面に直交することが好ましい。この場合、ＳｉＣ基板１０を扱いやすく、かつ作業性を向上することができる。
続いて、図４〜図６を参照して、本実施の形態におけるＳｉＣ基板の製造方法について説明する。
図４および図５に示すように、まず、ＳｉＣインゴット２２を準備する（ステップＳ１）。
ステップＳ１では、たとえば図５に示すように、下地基板２１の主面２１ａ上にＳｉＣインゴット２２を成長する。主面２１ａは、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いている。このため、インゴット２２の成長方向は方向Ｘであり、インゴット２２の成長面は、下地基板２１の主面２１ａと同じになる。
成長方法は特に限定されず、たとえば、ＨＶＰＥ（Hydride Vapor Phase Epitaxy：ハイドライド気相成長）法、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法、ＯＭＶＰＥ（OrganoMetallic Vapor Phase Epitaxy：有機金属気相成長）法、昇華法、ＣＶＤ（Chemical Vapor Deposition：化学蒸着）法などの気相成長法、フラックス法、高窒素圧溶液法などの液相成長法などを採用することができる。
なお、下地基板２１がＳｉＣと異なる組成の場合など、必要に応じて、下地基板２１を除去する。
次に、図４および図６に示すように、インゴット２２に、＜１１−２０＞方向に平行な第１のオリフラ１２と、第１のオリフラ１２に交差する方向であって、かつ第１のオリフラ１２と長さが異なる第２のオリフラ１３とを形成する（ステップＳ２）。ステップＳ２では、第１のオリフラ１２と第２のオリフラ１３とは、直交していることが好ましい。
ステップＳ２において、第１および第２のオリフラ１２、１３は、Ｘ線回折によりそれぞれの方向を特定することにより、形成される。
次に、第１および第２のオリフラ１２、１３が形成されたインゴット２２から、平面形状が円形または楕円形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面１１を有するＳｉＣ基板を切り出す（ステップＳ３）。
ステップＳ３では、第１および第２のオリフラ１２、１３の側面は、主面１１に対して垂直な方向に−１０°以上１０°以下傾いた面であることが好ましく、−５°以上５°以下傾いた面であることがより好ましく、垂直であることがより一層好ましい。
切り出す方法は特に限定されず、ＳｉＣインゴット２２からスライスなどによりＳｉＣ基板１０を切り出す。本実施の形態では、下地基板２１の主面２１ａが方向Ｘに垂直な方向であるので、図５に示す平面Ｃ１と平行な面に沿ってＳｉＣ基板１０を切り出す。
以上のステップＳ１〜Ｓ３を実施することにより、図１および図２に示すＳｉＣ基板１０を製造することができる。なお、ステップＳ２およびステップＳ３は同時に行なっても、別に行なってもよい。
（変形例１）
続いて、本実施の形態におけるＳｉＣ基板１０の製造方法の変形例１について図７および図８を参照して説明する。
まず、図７に示すように、上述した方法と同様に、ＳｉＣインゴット２２を準備する（ステップＳ１）。
次に、図７および図８に示すように、平面形状が円形または楕円形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面１１を有するＳｉＣ基板をインゴット２２から切り出す（ステップＳ３）。
次に、図８のＳｉＣ基板に、＜１１−２０＞方向に平行な第１のオリフラ１２と、第１のオリフラ１２に交差する方向であって、かつ第１のオリフラ１２と長さが異なる第２のオリフラ１３とを形成する（ステップＳ４）。第１および第２のオリフラ１２、１３を形成する方法は特に限定されないが、たとえばスライス加工などにより形成する。
以上のステップＳ１、Ｓ３、Ｓ４を実施することにより、図１および図２に示すＳｉＣ基板１０を製造することができる。
（変形例２）
続いて、本実施の形態におけるＳｉＣ基板１０の製造方法の変形例２について図７および図９を参照して説明する。変形例２は、基本的には変形例１と同様であるが、ＳｉＣインゴット２２を準備する方法が異なっている。
まず、図７および図９に示すように、ＳｉＣインゴット２２を準備する（ステップＳ１）。このステップＳ１では、主面２１ａがたとえば｛０００１｝面である下地基板２１を準備する。この下地基板２１の主面２１ａ上にＳｉＣインゴット２２を成長すると、インゴット２２の成長方向は＜０００１＞方向であり、インゴット２２の成長面は、下地基板２１の主面２１ａと同じになる。
次に、図７および図９に示すように、平面形状が円形または楕円形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面１１を有するＳｉＣ基板をインゴット２２から切り出す（ステップＳ３）。このステップＳ３では、ＳｉＣインゴット２２の成長面が下地基板２１の主面２１ａと同じなので、下地基板２１の主面２１ａと平行にスライスすると、上記主面１１が得られない。このため、変形例２では、上記主面１１が得られるように、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた面と平行な平面Ｃ２に沿ってＳｉＣ基板を切り出す。
次に、変形例１と同様に、ＳｉＣ基板に、＜１１−２０＞方向に平行な第１のオリフラ１２と、第１のオリフラ１２に交差する方向であって、かつ第１のオリフラ１２と長さが異なる第２のオリフラ１３とを形成する（ステップＳ４）。
以上のステップＳ１、Ｓ３、Ｓ４を実施することにより、図１および図２に示すＳｉＣ基板１０を製造することができる。
続いて、本実施の形態におけるＳｉＣ基板１０の効果について説明する。本実施の形態におけるＳｉＣ基板１０は、＜１１−２０＞方向に平行な第１のオリフラ１２と、第１のオリフラ１２に交差する方向であって、かつ第１のオリフラ１２と長さが異なる第２のオリフラ１３とを備えている。
同一面上にＳｉＣ半導体デバイスを作製しても結晶方位（面方位）が電子の移動度に大きく作用することが知られている。本発明者は、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下傾いた面（ＳｉＣ基板１０の主面１１）に着目し、この面上に半導体デバイスを作製したときに、＜１１−２０＞方向に−１０°以上１０°以下傾いた方向のチャネル移動度が高いことを見い出した。
本実施の形態におけるＳｉＣ基板１０によれば、第１のオリフラ１２と、第２のオリフラ１３とを備えている。第１のオリフラ１２を相対的に短いまたは長いかを決めることにより、第１のオリフラ１２を特定することができる。第１のオリフラ１２はチャネル移動度が高い＜１１−２０＞方向を示すので、ＳｉＣ基板１０においてチャネル移動度が高い方向を特定することができる。つまり、本実施の形態におけるＳｉＣ基板１０は、移動度の高い面方位を明確にすることができる。このため、このＳｉＣ基板１０を用いて半導体デバイスを作製すると、＜１１−２０＞方向を特定できるので、半導体デバイスプロセス投入において、ＳｉＣ基板１０のウエハセッティングを容易にできる。したがって、移動度の高い方向にチャネルを形成することにより、特性を向上した半導体デバイスを作製することができる。
なお、加工においても｛０３−３８｝面はＸ線回折で禁制面であるので、基準面としては不適である。しかし、＜１１−２０＞軸は｛０３−３８｝面上にあり、低指数面である（１１−２０）面は基準として使いやすい。さらに、｛０３−３８｝面上にある（１１−２０）面のＸ線回折強度が高いため、加工精度を出すための基準としても使いやすい。
このように、本実施の形態におけるＳｉＣ基板１０は、チャネル移動度の高い方向を明確に特定できるので、たとえばバイポーラトランジスタ、電界効果トランジスタ（ＦＥＴ）、スピンＦＥＴなどの電子素子などに好適に用いることができる。
（実施の形態２）
図１０および図１１を参照して、本実施の形態におけるＳｉＣ基板３０を説明する。図１０および図１１に示すように、ＳｉＣ基板３０は、平面形状が矩形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面３１を備えている。本実施の形態では、ＳｉＣ基板３０を上から見たときに、主面３１は四角形の１つの角に切れ込みが形成された形状である。
主面３１は、第１の辺３１ａと、第２の辺３１ｂと、第３の辺３１ｃとを有している。第１の辺３１ａは、＜１１−２０＞方向と平行である。第２の辺３１ｂは、第１の辺３１ａと垂直な方向である。本実施の形態では、第２の辺３１ｂは、図３に示す方向Ｘに平行である。第３の辺３１ｃは、第１の辺３１ａと第２の辺３１ｂとを結ぶ。
第３の辺３１ｃを第１の辺３１ａの延在方向に投影した長さＬ３１ａと、第３の辺３１ｃを第２の辺３１ｂの延在方向に投影した長さＬ３１ｂとは異なる。言い換えると、長さＬ３１ａは、＜１１−２０＞方向の切れ込み幅であり、長さＬ３１ｂは、方向Ｘの切れ込み幅である。本実施の形態では、長さＬ３１ａは長さＬ３１ｂよりも大きいが、特に限定されない。つまり、長さＬ３１ａと長さＬ３２ａとの大小関係は問わない。長さＬ３１ａと長さＬ３１ｂとは、目視で大小関係がわかる程度に長さが違うことが好ましい。
第１の辺３１ａの長さと第２の辺３１ｂの長さとは異なることが好ましい。この場合、第１の辺３１ａと第２の辺３１ｂとの認定がより容易になる。
第１および第２の辺３１ａ、３１ｂを含む側面３２、３３は、主面３１に対して垂直な方向に−１０°以上１０°以下傾いた面であることが好ましく−５°以上５°以下傾いた面であることがより好ましく、垂直であることがより一層好ましい。また、第３の辺を含む側面３４は、主面３１に対して垂直な方向に−１０°以上１０°以下傾いた面であることが好ましく、垂直であることがより好ましい。この場合、ＳｉＣ基板１０を扱いやすく、かつ作業性を向上することができる。
続いて、本実施の形態におけるＳｉＣ基板３０の製造方法について、図５、図１２および図１３を参照して説明する。
図５および図１２に示すように、まず、実施の形態１と同様に、ＳｉＣインゴット２２を準備する（ステップＳ１）。
次に、図１２および図１３に示すように、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた面において、＜１１−２０＞方向と平行な第１の辺３１ａと、第１の辺３１ａと垂直な方向の第２の辺３１ｂと、第１の辺３１ａと第２の辺３１ｂとを結ぶ第３の辺３１ｃとを有し、第３の辺３１ｃを第１の辺３１ａの延在方向に投影した長さと、第３の辺３１ｃを第２の辺３１ｂの延在方向に投影した長さとは異なるようにインゴット２２を加工する（ステップＳ５）。
次に、図１０および図１２に示すように、図１３に示すインゴット２２から、平面形状が矩形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面３１を有するＳｉＣ基板３０を切り出す（ステップＳ３）。本実施の形態では、インゴット２２の主面３１が方向Ｘに垂直な方向であるので、方向Ｘに直交する面と平行な面に沿ってＳｉＣ基板３０を切り出す。
以上のステップＳ１、Ｓ３、Ｓ５を実施することにより、図１０および図１１に示すＳｉＣ基板３０を製造することができる。
（変形例）
続いて、本実施の形態におけるＳｉＣ基板１０の製造方法の変形例について、図５、図１４および図１５を参照して、説明する。変形例におけるＳｉＣ基板３０の製造方法は、上述した本実施の形態におけるＳｉＣ基板３０の製造方法と基本的には同様であるが、第１〜第３の辺３１ａ、３１ｂ、３１ｃを形成するステップＳ５と、切り出すステップＳ３とを同時に行なう。
具体的には、まず、図１４に示すように、実施の形態１と同様に、図５および図１５に示すようなＳｉＣインゴット２２を準備する（ステップＳ１）。
次に、図１４および図１５に示すように、第１〜第３の辺３１ａ、３１ｂ、３１ｃを形成したＳｉＣ基板３０となるように、図１５に示すインゴット２２から切り出す（ステップＳ３）。
以上のステップＳ１、Ｓ３を実施することにより、図１０および図１１に示すＳｉＣ基板３０を製造することができる。
以上説明したように、本実施の形態におけるＳｉＣ基板３０によれば、主面３１は、第１の辺３１ａの延在方向に投影した長さＬ３１ａと第２の辺３１ｂの延在方向に投影した長さＬ３１ｂとが異なる第３の辺３１ｃを有している。第３の辺３１ｃを第１の辺３１ａに投影した長さＬ３１ａを相対的に短いまたは長いかを決めることにより、第１の辺３１ａを特定することができる。第１の辺３１ａはチャネル移動度が高い＜１１−２０＞方向を示すので、ＳｉＣ基板３０においてチャネル移動度が高い方向を特定することができる。つまり、本実施の形態におけるＳｉＣ基板３０は、移動度の高い面方位を明確にすることができる。このため、このＳｉＣ基板３０を用いて半導体デバイスを作製すると、移動度の高い方向にチャネルを形成することにより、特性を向上した半導体デバイスを作製することができる。
（実施の形態３）
図１６および図１７を参照して、本実施の形態におけるＳｉＣ基板４０について説明する。図１６および図１７に示すように、本実施の形態におけるＳｉＣ基板４０は、平面形状が矩形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面４１を備えている。本実施の形態では、ＳｉＣ基板３０を上から見たときに、主面３１は四角形である。平面形状は他の矩形でもよいが、主面４１の面積を大きくする観点から四角形が好ましい。
主面４１は、第１の辺４１ａと、第２の辺４１ｂと、印（けがき）４５とを有している。第１の辺４１ａは、＜１１−２０＞方向と平行である。第２の辺４１ｂは、第１の辺４１ｂと垂直な方向である。本実施の形態では、第２の辺４１ｂは、図３に示す方向Ｘに平行である。
第１の辺４１ａの長さと第２の辺４１ｂの長さとは異なることが好ましい。第１の辺４１ａの長さと第２の辺４１ｂの長さとの大小関係は問わないが、目視で大小関係がわかる程度に長さが違うことが好ましい。これにより、第１の辺４１ａを相対的に短いまたは長いかを決めることにより、第１の辺４１ａを容易に特定することができる。
印４５は、第１の辺４１ａと第２の辺４１ｂとが接続されてなる角近傍に形成されている。印４５は、レーザ照射痕、またはダイヤモンドペンによる傷であることが好ましい。これにより、容易に印４５を形成することができる。また、印４５の加工精度を向上することができる。
印４５は、サイズ、個数などを＜１１−２０＞方向と方向Ｘとで差を設けるように形成することが好ましい。本実施の形態では、＜１１−２０＞方向に印４５の個数を多く形成している。これにより、第１の辺４１ａをより容易に特定できる。
また、印４５は、上下左右が非対称の記号、番号などであることが好ましい。これにより、極性面、第１の辺４１ａの方向がどの結晶軸方向に対応しているかの判断が容易である。
また、印４５は、Ｓｉ面（主面）側またはＣ面（裏面）側のうち、デバイスプロセスに利用する面と反対側の面に形成することが好ましい。ＳｉＣは光透過性の性質を有しているため、たとえば裏面に印４５を形成し、かつ非透過性の金属膜などが形成された場合であっても、主面の研磨加工をすることで、裏面に形成された印４５を顕微鏡で容易に確認できる。
第１および第２の辺４１ａ、４１ｂを含む側面４２、４３は、主面４１に対して垂直な方向に−１０°以上１０°以下傾いた面であることが好ましく、−５°以上５°以下傾いた面であることがより好ましく、垂直であることがより一層好ましい。この場合、ＳｉＣ基板１０を扱いやすく、かつ作業性を向上することができる。
続いて、本実施の形態におけるＳｉＣ基板４０の製造方法について図５、図１８〜図２０を参照して説明する。
図５および図１８に示すように、まず、実施の形態１と同様に、ＳｉＣインゴット２２を準備する（ステップＳ１）。
次に、平面形状が矩形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面４１を有するＳｉＣ基板４０を切り出す。
このステップでは、図１９および図２０に示すように、＜１１−２０＞方向と平行な第１の辺４１ａと、第１の辺４１ａと垂直な方向の第２の辺４１ｂとを有するようにインゴット２２からＳｉＣよりなる基板４７を切り出す（ステップＳ２）。その後、基板４７の主面４１において、第１の辺４１ａと第２の辺４１ｂとが接続されてなる角近傍に印４５を形成する（ステップＳ６）。
ステップＳ６において印４５を形成する方法として、たとえば、レーザ照射することによりレーザ照射痕を形成する方法、またはダイヤモンドペンにより傷を形成する方法などを採用することができる。
以上のステップＳ１、Ｓ２、Ｓ６を実施することにより、図１６および図１７示すＳｉＣ基板４０を製造することができる。
以上説明したように、本実施の形態におけるＳｉＣ基板４０によれば、主面４１は、第１の辺４１ａと第２の辺４１ｂとが接続されてなる角近傍に印４５を有している。第１の辺４１ａに対して印４５をどの位置に形成するかを決めることにより、第１の辺４１ａを特定することができる。本実施の形態では、第１の辺４１ａの右端に印４５が形成されている。また、第１の辺４１ａに平行な方向に形成された印４５の数が、第２の辺４１ｂに平行な方向に形成された印４５の数よりも多い。このようにして、本実施の形態では、第１の辺４１ａを特定できる。第１の辺４１ａはチャネル移動度が高い＜１１−２０＞方向を示すので、ＳｉＣ基板４０においてチャネル移動度が高い方向を特定することができる。つまり、本実施の形態におけるＳｉＣ基板４０は、チャネル移動度の高い面方位を明確にすることができる。このため、このＳｉＣ基板４０を用いて半導体デバイスを作製すると、移動度の高い方向にチャネルを形成することにより、特性を向上した半導体デバイスを作製することができる。
本実施例では、＜１１−２０＞方向を特定するための第１のオリフラ、第３の辺、または印を形成することの効果について調べた。
具体的には、＜１１−２０＞方向から−９０°以内の範囲にチャネルを有する図２１に示す縦型のＤＭＯＳＦＥＴ（Double Implanted Metal Oxide Semiconductor Field Effect Transistor）１００をそれぞれ製造した。
詳細には、まず、ＳｉＣ基板１１０として、ｎ型でポリタイプが４Ｈ−ＳｉＣ基板を準備した。ＳｉＣ基板１１０の主面１１１は、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いていた。
次に、ＳｉＣ基板１１０の主面１１１上に、ＣＶＤ法により、ＳｉＣ基板１１０よりも高濃度のｎ型不純物を有するｎ型ＳｉＣからなる半導体層１１２を形成した。半導体層１１２の主面１１２ａは、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いていた。
次に、半導体層１１２を形成する領域以外の領域に、フォトリソグラフィおよびエッチングを用いてパターニングされた酸化膜をイオン注入防止マスクとして形成した。その後、半導体層１１２の主面１１２ａにｐ型不純物をイオン注入した。これにより、半導体層１１２の主面１１２ａ内に、ｐ型不純物拡散層１１４を形成した。ｐ型不純物拡散層１１４は、＜１１−２０＞方向に伸びるストライプ状とした。
次に、半導体層１１２の主面１１２ａ内のｎ型不純物拡散層１１５を形成する領域以外の領域に、フォトリソグラフィおよびエッチングを用いてパターニングされた酸化膜をイオン注入防止マスクとして形成した。その後、ｐ型不純物拡散層１１４の主面内に、ｎ型不純物をイオン注入した。これにより、ｎ型不純物拡散層１１５の主面内に、ｎ型不純物拡散層１１５を形成した。ｎ型不純物拡散層１１５は、＜１１−２０＞方向に伸びるストライプ状とした。
次に、ｐ型不純物拡散層１１４およびｎ型不純物拡散層１１５を形成した後の半導体層１１２について、活性化アニール処理を行なった。活性化アニール処理では、アルゴンガスの雰囲気中で、ｐ型不純物拡散層１１４およびｎ型不純物拡散層１１５を形成した半導体層１１２を１７００℃程度の温度で３０分間程度加熱した。これにより、上記でイオン注入されたｐ型不純物拡散層１１４中のｐ型不純物およびｎ型不純物拡散層１１５中のｎ型不純物を活性化した。
次に、ｐ型不純物拡散層１１４およびｎ型不純物拡散層１１５の形成後の半導体層１１２の主面１１２ａの全面に接する絶縁膜１１３をドライ酸化（熱酸化）により形成した。ドライ酸化では、空気中で、上記のｐ型不純物拡散層１１４およびｎ型不純物拡散層１１５が形成された半導体層１１２の主面１１２ａを１２００℃程度の温度で３０分間程度加熱した。
次に、上記の絶縁膜１１３の形成後の半導体層１１２について、窒素アニール処理を行なった。窒素アニール処理では、一酸化窒素（ＮＯ）ガスの雰囲気中で上記の絶縁膜１１３形成後の半導体層１１２を１１００℃程度の温度で１２０分間程度加熱して行なった。これにより、半導体層１１２と絶縁膜１１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値を１×１０21ｃｍ-3以上とした。
また、上記の窒素アニール処理後の半導体層１１２について、アルゴンガスの雰囲気中でさらに不活性ガスアニール処理を行なった。アルゴンガスアニール処理では、アルゴンガスの雰囲気中で、上記の窒素アニール処理後の半導体層１１２を、１１００℃程度の温度で６０分間程度加熱した。
次に、上記のように形成された絶縁膜１１３の一部を除去して絶縁膜１１３のパターニングを行なった。絶縁膜１１３のパターニングは、半導体層１１２の主面１１２ａ内の＜１１−２０＞方向から±９０°の範囲内にチャネル方向が含まれるようにそれぞれ形成した。すなわち、絶縁膜１１３のパターンニングは、チャネル方向が、半導体層１１２の主面１１２ａ内の＜１１−２０＞方向−９０°から＜１１−２０＞方向＋９０°の範囲内のいずれかの方向と平行となるようにそれぞれ行なった。
また、絶縁膜１１３の一部の除去は、以下のように行なった。フォトリソグラフィおよびエッチングにより絶縁膜１１３の除去部分が露出するようにパターンニングされたエッチングマスクを絶縁膜１１３の主面上に形成した。その後、絶縁膜１１３の露出部分をエッチングで除去することにより、図２１に示す絶縁膜１１３を形成した。
次に、絶縁膜１１３の除去部分から露出した半導体層１１２の主面１１２ａ内のｎ型不純物拡散層１１５の主面に接するようにソース電極１１６を形成した。ソース電極１１６は、上記の絶縁膜１１３のエッチング後に露出した半導体層１１２の主面１１２ａおよび上記のエッチングマスクの主面上にニッケルからなる導電膜をスパッタ法により形成した後に上記のエッチングマスクを除去することにより形成した。すなわち、エッチングマスクの主面上に形成された導電膜がエッチングマスクとともに除去（リフトオフ）され、半導体層１１２の主面１１２ａ上に形成された導電膜のみがソース電極１１６として残った。
また、上記のソース電極１１６の形成後の半導体層１１２については、アロイ化のための熱処理を行なった。アロイ化のための熱処理では、アルゴンガスの雰囲気中で、上記のソース電極１１６の形成後の半導体層１１２を９５０℃程度の温度で２分間程度加熱した。
次に、絶縁膜１１３の主面上にゲート電極１１７を形成した。ゲート電極１１７は、以下のようにして形成した。絶縁膜１１３の主面およびソース電極１１６の主面の全面をそれぞれ覆うようにして、フォトリソグラフィおよびエッチングによりゲート電極１１７の形成部分に開口部を有するレジストマスクを形成した。そのレジストマスクの主面およびレジストマスクの開口部から露出している絶縁膜１１３の主面上にアルミニウムからなる導電膜をスパッタ法により形成した。その後、上記のレジストマスクを除去した。すなわち、レジストマスクの主面上に形成された導電膜がレジストマスクとともに除去（リフトオフ）され、絶縁膜１１３の主面上に形成された導電膜のみがゲート電極１１７として残った。
次に、ＳｉＣ基板１１０の裏面上にドレイン電極１１８を形成した。ドレイン電極１１８は、ＳｉＣ基板１１０の裏面上にニッケルからなる導電膜をスパッタ法により形成した。
以上の工程により、＜１１−２０＞方向から−９０°以内の範囲内にチャネルを有する図２１に示す種々のＤＭＯＳＦＥＴ１００を製造した。この種々のチャネル方向のＤＭＯＳＦＥＴ１００における半導体層１１２の主面１１２ａ（｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いている結晶面）内における＜−２１１０＞方向に対する角度（°）とチャネル移動度（相対値）との関係を調べた。その結果を図２２に示す。
図２２において、縦軸はチャネル移動度（相対値）を示し、横軸は半導体層１１２の主面１１２ａ内における＜１１−２０＞方向に対する角度（°）を示している。なお、図２２の横軸の角度（°）は、＜１１−２０＞方向に対する傾きの方向は問わないため、たとえば、横軸の−１０°は＜１１−２０＞方向に対して＋１０°傾いている方向および−１０°傾いている方向のいずれも意味している。
また、図２２の縦軸のチャネル移動度（相対値）は、半導体層１１２の主面１１２ａ内の＜１１−２０＞方向のチャネル移動度を１としたときの相対値で表わされている。また、図２２の横軸の角度（°）の０°の箇所が半導体層１１２の主面１１２ａ内における＜１１−２０＞方向を示している。
図２２に示すように、半導体層１１２の主面１１２ａ内において＜１１−２０＞方向に対する角度が０°の方向（＜１１−２０＞方向）にチャネル方向がある場合に最もチャネル移動度が高くなり、半導体層１１２の主面１１２ａ内における＜１１−２０＞方向からのずれが大きくなるにつれてチャネル移動度が低下していく傾向にあることがわかる。
なお、図２２に示す傾向は、半導体層１１２の主面１１２ａが｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下の範囲内で傾いている結晶面のいずれについても成立するという知見を本発明者は得ている。
したがって、高いチャネル移動度を実現する観点からは、チャネル方向が、半導体層１１２の主面１１２ａ内の＜１１−２０＞方向となる場合が最も好ましいと考えられる。
しかしながら、図２２に示すように、半導体層１１２の主面１１２ａ内における＜１１−２０＞方向に対する角度が−１０°以上０°以下の方向（すなわち、＜１１−２０＞方向に±１０°傾いた方向）にチャネル方向が存在する場合には、チャネル移動度（相対値）が０．９９よりも高くなるため、ＤＭＯＳＦＥＴ１００のチャネル移動度が多少ばらついた場合でも、チャネル移動度が大きく低下することは考えにくい。
したがって、半導体層１１２の主面１１２ａ内における＜１１−２０＞方向に±１０°傾いた範囲内にチャネル方向を有するようにＤＭＯＳＥＴ１００を形成することにより、高いチャネル移動度を再現性良く実現することができることがわかった。
このようなチャネル移動度の高いＤＭＯＳＦＥＴなどの半導体デバイスを作製するためには、半導体層１１２の主面１１２ａ内における＜１１−２０＞方向を特定する必要がある。半導体層１１２の主面１１２ａは、ＳｉＣ基板１１０の主面１１１の結晶方位を引き継ぐことから、ＳｉＣ基板１１０の主面１１１において＜１１−２０＞方向を特定する必要がある。本発明のＳｉＣ基板１０、３０、４０では、＜１１−２０＞方向を特定するための第１のオリフラ１２、第３の辺３１ｃ、または印４５がそれぞれ形成されている。このため、半導体層１１２の主面１１２ａにおいて＜１１−２０＞方向を特定できるので、高い移動度を有するようにチャネルを形成することができる。
以上より、本実施例によれば、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下傾いた面上に半導体デバイスを作製したときに、＜１１−２０＞方向に−１０°以上１０°以下傾いた方向のチャネル移動度が高いことが確認できた。
また、＜１１−２０＞方向を特定するための第１のオリフラ１２、第３の辺３１ｃ、または印４５を形成した本発明のＳｉＣ基板１０、３０、４０によれば、チャネル移動度が高いＳｉＣ半導体を作製することができることが確認できた。
以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０，３０，４０，１１０ ＳｉＣ基板、１１，２１ａ，３１，４１，１１１，１１２ａ 主面、１２ 第１のオリフラ、１３ 第２のオリフラ、２１ 下地基板、２２ インゴット、３１ａ，４１ａ 第１の辺、３１ｂ，４１ｂ 第２の辺、３１ｃ 第３の辺、３２〜３４，４２，４３ 側面、４５ 印、４７ 基板、１００ ＤＯＭＯＳＦＥＴ、１１２ 半導体層、１１３ 絶縁膜、１１４ ｐ型不純物拡散層、１１５ ｎ型不純物拡散層、１１６ ソース電極、１１７ ゲート電極、１１８ ドレイン電極、Ｌ１２，Ｌ１３，Ｌ３１ａ，Ｌ３１ｂ 長さ、Ｃ１，Ｃ２ 平面、Ｘ 方向。

Claims (13)

  1. 平面形状が円形または楕円形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面と、
    ＜１１−２０＞方向に平行な第１のオリエンテーションフラットと、
    前記第１のオリエンテーションフラットに交差する方向であって、かつ前記第１のオリエンテーションフラットと長さが異なる第２のオリエンテーションフラットとを備えた、炭化珪素基板。
  2. 前記第２のオリエンテーションフラットは、前記第１のオリエンテーションフラットと直交する、請求項１に記載の炭化珪素基板。
  3. 前記第１および第２のオリエンテーションフラットの側面は、前記主面に対して垂直な方向に−１０°以上１０°以下傾いた面である、請求項１または２に記載の炭化珪素基板。
  4. 平面形状が矩形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面を備えた炭化珪素基板であって、
    前記主面は、
    ＜１１−２０＞方向と平行な第１の辺と、
    前記第１の辺と垂直な方向の第２の辺と、
    前記第１の辺と前記第２の辺とを結ぶ第３の辺とを有し、
    前記第３の辺を前記第１の辺の延在方向に投影した長さと、前記第３の辺を前記第２の辺の延在方向に投影した長さとは異なる、炭化珪素基板。
  5. 平面形状が矩形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面を備えた炭化珪素基板であって、
    前記主面は、
    ＜１１−２０＞方向と平行な第１の辺と、
    前記第１の辺と垂直な方向の第２の辺と、
    前記第１の辺と前記第２の辺とが接続されてなる角近傍に形成された印とを有する、炭化珪素基板。
  6. 前記印は、レーザ照射痕、またはダイヤモンドペンによる傷である、請求項５に記載の炭化珪素基板。
  7. 前記第１の辺の長さと前記第２の辺の長さとは異なる、請求項５または６のいずれか１項に記載の炭化珪素基板。
  8. 前記第１および第２の辺を含む側面は、前記主面に対して垂直な方向に−１０°以上１０°以下傾いた面である、請求項４〜７のいずれか１項に記載の炭化珪素基板。
  9. 炭化珪素インゴットを準備する工程と、
    平面形状が円形または楕円形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面を有する炭化珪素基板を前記インゴットから切り出す工程と、
    前記炭化珪素基板に、＜１１−２０＞方向に平行な第１のオリエンテーションフラットと、前記第１のオリエンテーションフラットに交差する方向であって、かつ前記第１のオリエンテーションフラットと長さが異なる第２のオリエンテーションフラットとを形成する工程とを備えた、炭化珪素基板の製造方法。
  10. 炭化珪素インゴットを準備する工程と、
    前記インゴットに、＜１１−２０＞方向に平行な第１のオリエンテーションフラットと、前記第１のオリエンテーションフラットに交差する方向であって、かつ前記第１のオリエンテーションフラットと長さが異なる第２のオリエンテーションフラットとを形成する工程と、
    前記第１および第２のオリエンテーションフラットが形成されたインゴットから、平面形状が円形または楕円形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面を有する炭化珪素基板を切り出す工程とを備えた、炭化珪素基板の製造方法。
  11. 炭化珪素インゴットを準備する工程と、
    平面形状が矩形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面を有する炭化珪素基板を切り出す工程とを備え、
    前記切り出す工程では、前記主面は、＜１１−２０＞方向と平行な第１の辺と、前記第１の辺と垂直な方向の第２の辺と、前記第１の辺と前記第２の辺とを結ぶ第３の辺とを有し、前記第３の辺を前記第１の辺の延在方向に投影した長さと、前記第３の辺を前記第２の辺の延在方向に投影した長さとは異なるように前記インゴットから前記炭化珪素基板を切り出す、炭化珪素基板の製造方法。
  12. 炭化珪素インゴットを準備する工程と、
    ｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた面において、＜１１−２０＞方向と平行な第１の辺と、前記第１の辺と垂直な方向の第２の辺と、前記第１の辺と前記第２の辺とを結ぶ第３の辺とを有し、前記第３の辺を前記第１の辺の延在方向に投影した長さと、前記第３の辺を前記第２の辺の延在方向に投影した長さとは異なるように前記インゴットを加工する工程と、
    前記インゴットから、平面形状が矩形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面を有する炭化珪素基板を切り出す工程とを備えた、炭化珪素基板の製造方法。
  13. 炭化珪素インゴットを準備する工程と、
    平面形状が矩形であるとともに、｛０００１｝面に対して＜１−１００＞方向に５０°以上６５°以下で、かつ＜１１−２０＞方向に−１０°以上１０°以下傾いた主面を有する炭化珪素基板を切り出す工程とを備え、
    前記切り出す工程は、
    ＜１１−２０＞方向と平行な第１の辺と、前記第１の辺と垂直な方向の第２の辺とを有するように前記インゴットから前記炭化珪素基板を切り出す工程と、
    前記主面において、前記第１の辺と前記第２の辺とが接続されてなる角近傍に印を形成する工程とを含む、炭化珪素基板の製造方法。
JP2009035689A 2009-02-18 2009-02-18 炭化珪素基板および炭化珪素基板の製造方法 Pending JP2010192697A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2009035689A JP2010192697A (ja) 2009-02-18 2009-02-18 炭化珪素基板および炭化珪素基板の製造方法
CN2010800028115A CN102171787A (zh) 2009-02-18 2010-02-09 碳化硅衬底和制造碳化硅衬底的方法
PCT/JP2010/051854 WO2010095538A1 (ja) 2009-02-18 2010-02-09 炭化珪素基板および炭化珪素基板の製造方法
EP10743665.1A EP2400527A4 (en) 2009-02-18 2010-02-09 SILICON CARBIDE SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF
KR1020117000851A KR20110118764A (ko) 2009-02-18 2010-02-09 탄화규소 기판 및 탄화규소 기판의 제조 방법
CA 2748020 CA2748020A1 (en) 2009-02-18 2010-02-09 Silicon carbide substrate and method of manufacturing silicon carbide substrate
US13/128,438 US9070567B2 (en) 2009-02-18 2010-02-09 Silicon carbide substrate and method of manufacturing silicon carbide substrate
TW99104431A TW201036053A (en) 2009-02-18 2010-02-11 Silicon carbide substrate and method for production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009035689A JP2010192697A (ja) 2009-02-18 2009-02-18 炭化珪素基板および炭化珪素基板の製造方法

Publications (1)

Publication Number Publication Date
JP2010192697A true JP2010192697A (ja) 2010-09-02

Family

ID=42633821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009035689A Pending JP2010192697A (ja) 2009-02-18 2009-02-18 炭化珪素基板および炭化珪素基板の製造方法

Country Status (8)

Country Link
US (1) US9070567B2 (ja)
EP (1) EP2400527A4 (ja)
JP (1) JP2010192697A (ja)
KR (1) KR20110118764A (ja)
CN (1) CN102171787A (ja)
CA (1) CA2748020A1 (ja)
TW (1) TW201036053A (ja)
WO (1) WO2010095538A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053252A1 (ja) * 2010-10-18 2012-04-26 住友電気工業株式会社 炭化珪素基板を有する複合基板
WO2012053254A1 (ja) * 2010-10-18 2012-04-26 住友電気工業株式会社 炭化珪素基板を有する複合基板の製造方法
JP2013162118A (ja) * 2012-02-01 2013-08-19 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2019085328A (ja) * 2017-11-01 2019-06-06 セントラル硝子株式会社 炭化ケイ素単結晶の製造方法
JP2020181994A (ja) * 2017-03-08 2020-11-05 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089639A (ja) * 2010-10-19 2012-05-10 Sumitomo Electric Ind Ltd 単結晶炭化珪素基板を有する複合基板
JP6974133B2 (ja) * 2017-11-22 2021-12-01 株式会社ディスコ ＳｉＣインゴットの成型方法
EP3943644A1 (en) * 2020-07-21 2022-01-26 SiCrystal GmbH Sic crystals with an optimal orientation of lattice planes for fissure reduction and method of producing same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228710A (ja) * 1987-03-18 1988-09-22 Toshiba Corp 半導体装置
JPH04113619A (ja) * 1990-09-03 1992-04-15 Mitsubishi Materials Corp ウェーハおよびその製造方法
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2004319950A (ja) * 2003-03-28 2004-11-11 Sumitomo Electric Ind Ltd 表裏識別した矩形窒化物半導体基板
JP2008098412A (ja) * 2006-10-12 2008-04-24 Nippon Steel Corp 炭化珪素単結晶ウェハ及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US188804A (en) 1877-03-27 Improvement in fringes
JPS6088536U (ja) 1983-11-24 1985-06-18 住友電気工業株式会社 化合物半導体ウエハ
JPH08222798A (ja) * 1995-02-15 1996-08-30 Mitsubishi Electric Corp 半導体レーザの製造方法
JP2002222746A (ja) * 2001-01-23 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体ウェーハ及びその製造方法
WO2006031641A2 (en) 2004-09-10 2006-03-23 Cree, Inc. Method of manufacturing carrier wafer and resulting carrier wafer structures
US20060214268A1 (en) 2005-03-25 2006-09-28 Shindengen Electric Manufacturing Co., Ltd. SiC semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228710A (ja) * 1987-03-18 1988-09-22 Toshiba Corp 半導体装置
JPH04113619A (ja) * 1990-09-03 1992-04-15 Mitsubishi Materials Corp ウェーハおよびその製造方法
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2004319950A (ja) * 2003-03-28 2004-11-11 Sumitomo Electric Ind Ltd 表裏識別した矩形窒化物半導体基板
JP2008098412A (ja) * 2006-10-12 2008-04-24 Nippon Steel Corp 炭化珪素単結晶ウェハ及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053252A1 (ja) * 2010-10-18 2012-04-26 住友電気工業株式会社 炭化珪素基板を有する複合基板
WO2012053254A1 (ja) * 2010-10-18 2012-04-26 住友電気工業株式会社 炭化珪素基板を有する複合基板の製造方法
JP2013162118A (ja) * 2012-02-01 2013-08-19 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2020181994A (ja) * 2017-03-08 2020-11-05 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2019085328A (ja) * 2017-11-01 2019-06-06 セントラル硝子株式会社 炭化ケイ素単結晶の製造方法
KR20200077570A (ko) * 2017-11-01 2020-06-30 샌트랄 글래스 컴퍼니 리미티드 탄화규소 단결정의 제조 방법
US11643748B2 (en) 2017-11-01 2023-05-09 Central Glass Co., Ltd. Silicon carbide single crystal
KR102543044B1 (ko) * 2017-11-01 2023-06-14 샌트랄 글래스 컴퍼니 리미티드 탄화규소 단결정의 제조 방법
JP7352058B2 (ja) 2017-11-01 2023-09-28 セントラル硝子株式会社 炭化ケイ素単結晶の製造方法

Also Published As

Publication number Publication date
KR20110118764A (ko) 2011-11-01
US9070567B2 (en) 2015-06-30
TW201036053A (en) 2010-10-01
EP2400527A1 (en) 2011-12-28
CA2748020A1 (en) 2010-08-26
EP2400527A4 (en) 2013-05-01
WO2010095538A1 (ja) 2010-08-26
US20110210342A1 (en) 2011-09-01
CN102171787A (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
WO2010095538A1 (ja) 炭化珪素基板および炭化珪素基板の製造方法
WO2010116886A1 (ja) 絶縁ゲート型バイポーラトランジスタ
WO2010116887A1 (ja) 絶縁ゲート型電界効果トランジスタ
WO2015040966A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5928335B2 (ja) 炭化珪素基板の製造方法および半導体装置の製造方法
US10014376B2 (en) Silicon carbide semiconductor device having a trench with side walls and method for manufacturing same
WO2013073293A1 (ja) 半導体装置の製造方法および半導体装置
WO2009104299A1 (ja) 半導体装置および半導体装置の製造方法
JP6287193B2 (ja) 炭化珪素半導体装置の製造方法
JP2013053049A (ja) 炭化珪素基板、炭化珪素基板の製造方法、および半導体装置の製造方法
JP2005005578A (ja) 半導体装置およびその製造方法
US9893177B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
US9647072B2 (en) Silicon carbide semiconductor device
JP6658257B2 (ja) 炭化珪素半導体装置
JP6299827B2 (ja) 半導体基板
JP5810893B2 (ja) 半導体基板
JP2009200335A (ja) 基板、エピタキシャル層付基板および半導体装置
JP2011086660A (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP6705670B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP6008030B2 (ja) 半導体基板
JP2015056544A (ja) 炭化珪素半導体装置およびその製造方法
JP5810892B2 (ja) 半導体基板
JP2010093176A (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130910