CN106128953B - 制造半导体器件的方法与含氧相关热施主的半导体器件 - Google Patents

制造半导体器件的方法与含氧相关热施主的半导体器件 Download PDF

Info

Publication number
CN106128953B
CN106128953B CN201610294432.7A CN201610294432A CN106128953B CN 106128953 B CN106128953 B CN 106128953B CN 201610294432 A CN201610294432 A CN 201610294432A CN 106128953 B CN106128953 B CN 106128953B
Authority
CN
China
Prior art keywords
dopant
concentration
oxygen
crystal wafer
semiconductor crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610294432.7A
Other languages
English (en)
Other versions
CN106128953A (zh
Inventor
J·G·拉文
M·杰里纳克
H-J·舒尔策
W·舒斯特德
M·斯塔特穆勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN106128953A publication Critical patent/CN106128953A/zh
Application granted granted Critical
Publication of CN106128953B publication Critical patent/CN106128953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及制造半导体器件的方法与含氧相关热施主的半导体器件。一种制造半导体器件的方法包括确定表示半导体晶圆(100)中的非本征掺杂剂浓度(Dext)和本征氧浓度(Doi)的信息。基于与非本征掺杂剂浓度(Dext)和本征氧浓度(Doi)有关的信息以及与半导体晶圆(100)中的氧相关热施主的生成速率或分解速率有关的信息，确定用于生成或分解氧相关热施主的处理温度梯度(Tproc(t))以补偿目标掺杂剂浓度(Dtarg)与非本征掺杂剂浓度(Dext)之差。

Description

制造半导体器件的方法与含氧相关热施主的半导体器件
技术领域
本发明总体上涉及半导体器件，并且更具体地涉及制造半导体器件的方法与含氧相关热施主的半导体器件。
背景技术
功率半导体器件通常包括阻挡电压横跨其降低的低掺杂漂移区。通常，漂移区源自生长在重掺杂半导体基底上的外延层。外延生长期间的原位掺杂导致外延层内的掺杂剂的高度均匀的分布。由于外延层的生长速率是大约每分钟1μm，所以工艺在漂移区的厚度超过大约200μm并且对于超过2000V的阻挡电压而言厚度更大的情况下很昂贵。因此，用于制造具有高的阻挡能力的半导体器件的半导体晶圆通常通过从局部熔融区生长的硅锭锯割而获得。在悬浮区熔工艺期间，生长硅晶体在硅锭的长度和直径的相对高的同质性的情况下通常合并掺杂剂原子。
期望改善功率半导体器件的制造。
发明内容
这一目的通过独立权利要求的主题来实现。从属权利要求涉及另外的实施例。
根据实施例，一种制造半导体器件的方法包括确定表示半导体晶圆中的非本征掺杂剂和本征氧浓度的信息。基于与非本征掺杂剂浓度和本征氧浓度有关的信息以及半导体晶圆中氧相关热施主的生成速率或分解速率，确定生成或分解氧相关热施主的处理温度梯度以补偿目标掺杂剂浓度与非本征掺杂剂浓度之差。
根据另一实施例，一种半导体器件包括半导体部分，半导体部分包括总掺杂剂浓度在从1E12cm-3到1E17cm-3的范围内的漂移区，其中氧相关热施主与非本征施主和氧相关热施主的总和的比率至少为25％。
本领域技术人员在阅读以下详细描述并且查看附图时将认识到另外的特征和优点。
附图说明
附图被包括以提供对本发明的进一步理解并且被合并在本说明书中并且构成本说明书的部分。附图图示本发明的实施例并且结合描述用于解释本发明的原理。本发明的其他实施例以及意图优点将很容易理解，因为它们通过参考以下详细描述变得更好理解。
图1A是用于图示通过确定与非本征掺杂剂浓度和本征氧浓度有关的信息并且通过借助于在前馈过程中生成OTD(氧相关热施主)补偿目标掺杂剂浓度与非本征掺杂剂浓度之差来制造半导体的方法的示意性框图；
图1B是图示在加热时段为5小时并且本征氧浓度为4E17cm-3的情况下作为加热温度的函数的OTD浓度的示意图；
图2A是用于图示根据实施例的制造半导体器件的方法的示意性框图，方法包括直接在非本征掺杂剂浓度和本征氧浓度的测量之前分解OTD以及直接在形成预定数目的OTD之前测量施主的当前总浓度；
图2B是用于图示根据实施例的制造半导体器件的方法的示意性框图，方法包括直接在非本征掺杂剂浓度和本征氧浓度的测量之前以及直接在形成预定数目的OTD之前分解OTD；
图2C是用于图示根据实施例的制造半导体器件的方法的示意性框图，方法包括在已知的分解速率下分解OTD；
图2D是用于图示根据实施例的制造半导体器件的方法的示意性框图，方法包括在已知的分解速率下分解OTD而没有先前的生成步骤；
图2E是用于图示根据实施例的制造半导体器件的方法的示意性框图，方法基于不同时间点的总掺杂剂浓度的两个测量；
图3A是根据实施例的制造半导体器件的方法的示意性框图，方法包括ODT的氢辅助扩散；
图3B是图示竖直氢和氧相关热施主梯度的示意图；
图4A是根据实施例的具有其中OTD表示总掺杂剂浓度的至少25％的漂移区的功率半导体器件的示意性竖直横截面视图；
图4B是图示根据实施例的图4A的功率半导体器件的竖直掺杂剂分布的示意图，其涉及包含掺杂剂原子的场截止区；
图4C是根据实施例的图4A的功率半导体器件的竖直掺杂剂分布的示意图，其基于OTD的氢辅助的分解；
图5A是表示根据实施例的具有表示漂移区中总掺杂剂浓度的至少25％的OTD的功率半导体二极管的示意性竖直横截面视图；
图5B是根据另外的实施例的具有表示漂移区中总掺杂剂浓度的至少25％的OTD的IGFET(绝缘栅场效应晶体管)的示意性竖直横截面视图；以及
图5C是根据另外的实施例的具有表示漂移区中总掺杂剂浓度的至少25％的OTD的IGBT(绝缘栅双极型晶体管)的示意性竖直横截面视图。
具体实施方式
在以下详细描述中，参考形成说明性具体实施例的部分并且借助于说明性具体实施例来示出的附图，这些实施例中可以实践本发明。应当理解，可以使用其他实施例，并且可以在不偏离本发明的范围的情况下做出结构和逻辑变化。例如，针对一个实施例说明或描述的特征可以用在其他实施例上或者结合其他实施例使用以产生另外的实施例。本发明旨在包括这样的修改和变型。使用具体的语言来描述示例，这不应当被理解为限制所附权利要求的范围。附图没有按比例，而是仅出于说明目的。在不同的附图中，对应的元素被赋以相同的附图标记，除非另外指出。
术语“具有”、“包含”、“包括”、“含有”等是开放式的，这些术语表示所指出的结构、元素或特征的存在，但是不排除另外的元素或特征。冠词“一”、“一个”以及“该”意图包括多个和单个，除非上下文另外清楚地指出。
术语“电连接”描述电连接的元件之间的永久低欧姆连接，例如连接的元件之间的直接接触或者经由金属和/或高度掺杂的半导体实现的低欧姆连接。术语“电耦合”包括被适配用于信号传输的一个或多个中间元件可以被设置在电耦合的元件之间，例如可控以在第一状态下暂时提供低欧姆连接并且在第二状态下提供高欧姆电去耦合的元件。
附图通过在掺杂类型“n”或“p”旁边表示“-”或“+”说明相对掺杂浓度。例如，“n-”表示低于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区的掺杂浓度高于“n”掺杂区。具有相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同的或者不同的绝对掺杂浓度。
图1示出了在不同的处理阶段的半导体晶圆100。半导体晶圆100的材料是晶体半导体材料，例如硅(Si)、碳化硅(SiC)、锗(Ge)、硅锗晶体(SiGe)、氮化镓(GaN)、砷化镓(GaAs)或者任何其他AIIIBV半导体。例如，半导体晶圆100是具有平面正表面101a以及在与正表面101a相对的背面上的支撑表面102a的单晶硅晶圆。半导体晶圆100可以是在没有磁场的情况下在切克劳斯基(Czochralski)工艺中通过锯割从坩埚中的硅熔体提取的晶体硅锭获得的单晶硅切克劳斯基硅(Cz:Si)。根据另一实施例，半导体晶圆是通过在从硅熔体提取硅锭期间施加强的磁场以控制硅熔体中的对流流动而从获得的磁切克劳斯基硅(mCz:Si)。
半导体晶圆100的形状、尺寸和材料兼容基于硅的半导体器件的生产线。例如，硅晶圆100可以具有近似柱形形状，其中硅晶圆100的直径可以至少是150mm，例如200mm(“8英寸”)、300mm(“12”英寸)或450mm(“18英寸”)。作为示例，半导体晶圆100的厚度可以在100μm到若干毫米之间，例如在从500μm到2mm的范围内。
正表面101a的法线定义竖直方向。平行于正表面101a的方向是水平方向。
在生产线中，对半导体晶圆100进行处理序列，以在半导体晶圆100中和上形成电子元件。在合适的处理阶段，获取与非本征掺杂剂浓度Dext和本征氧浓度Doi有关的信息。
非本征掺杂剂浓度Dext是由于施主和受主(例如n型磷(P)和砷(As)原子以及p型硼(B)原子)的总含量而导致的净掺杂剂浓度，并且可以在从0到1E14cm-3的范围内，例如在从5E12cm-3到1E14cm-3的范围内。本征氧浓度Doi是溶解在硅晶体中的间隙氧的浓度。氧含量足够高使得能够形成足够数目的OTD(氧相关热施主)并且其同时足够低以避免氧凝结物(precipitate)的形成。根据实施例，本征氧浓度在从2E17cm-3到6E17cm-3的范围内，例如在从3E17cm-3到5E17cm-3的范围内。
非本征掺杂剂浓度Dext以及本征氧浓度Doi可以彼此独立地直接测量。例如，半导体晶圆100可以被加热高至存在于晶圆的初始状态的OTD在某个时间之后将分解的温度。在可以重新生成OTD的温度下在任何另外的过程之前，可以通过红外光谱学来测量本征氧浓度Doi。同时，非本征掺杂剂浓度Dext可以通过方块电阻测量来确定。
非本征掺杂剂浓度Dext和本征氧浓度Doi可以在用于在半导体晶圆100中形成电子元件的过程序列的开始或者在将半导体晶圆100分为多个相同的半导体裸片(例如通过锯割或激光切割)之前的任何稍后阶段来测量。由于非本征掺杂剂浓度Dext和本征氧浓度Doi沿着硅锭(例如Cz:Si锭)的纵轴变化很小，所以针对许多相邻晶圆，一个半导体晶圆100中这两个参数的测量可以足够具有代表性，并且仅针对每n个半导体晶圆100执行测量，其中n为大于1的整数值，例如大于5或大于9或者大于16。
根据非本征掺杂剂浓度Dext和本征氧浓度Doi，控制单元490确定热处理的处理温度梯度Tproc(t)，其导致预定义数目的OTD使得包括非本征掺杂剂和OTD二者的最终总掺杂剂浓度满足预定条件，例如偏离目标掺杂剂浓度Dtarg不超过13％，不超过8％或者不超过5％。
处理温度梯度Tproc(t)可以是由恒定的处理温度Tproc、施加处理温度Tproc的处理时间tproc以及在施加Tproc之前和之后的下降和拖尾温度斜坡定义的等温梯度。
控制单元490可以通过考虑已知的OTD生成速率以及与OTD的当前含量有关的信息或者替选地假定没有任何OTD来确定处理温度梯度Tproc(t)，例如恒定处理温度Tproc和施加恒定处理温度Tproc的处理时间tproc。根据另一实施例，控制单元490通过考虑半导体晶圆100中的OTD分解速率来确定处理温度梯度Tproc(t)。在硅中形成OTD的有效温度范围是从350℃到大约500℃的范围，例如从400℃到500℃的范围。
可以在获取与非本征掺杂剂浓度Dext以及本征氧浓度Doi有关的信息之后以及在将半导体晶圆100分为多个相同的半导体裸片之前的任何稍后的处理阶段，在加热腔室470中对半导体晶圆100进行热处理。根据实施例，在第一表面上以及在支撑表面上形成金属化层之后执行热处理。热处理可以是专门用于生成期望数目的OTD的专用热处理。
根据其他实施例，热处理可以服务另外的目的，例如用于对注入损伤退火或者用于形成欧姆金属接触。例如，可以将场截止注入的激活与OTD的生成组合。场截止注入的激活温度可以是大约450℃，其中OTD生成速率比较高并且质子的激活仅示出低程度的对时间的依赖性，使得热处理的持续时间可以适配于期望的OTD浓度。
如果热处理基于OTD的生成，则在前的辅助热处理可以将半导体晶圆100加热至氧相关热施主在某个时间之后完全分解的温度。辅助热处理可以在超过500℃的温度下执行，例如在1000℃。热处理的最小持续时间是热处理的温度的函数并且针对大约1000℃的温度可以是10秒并且针对大约500℃的温度可以是至少500分钟，例如至少90分钟或至少30分钟。然后，在350℃到500℃之间的处理温度Tproc通过主要热处理调节期望的浓度。根据实施例，处理温度Tproc在从420到480℃的范围内以实现高的OTD生成速率。
如果热处理基于定义的分解速率，则在前的辅助热处理可以将半导体晶圆100加热至在分解温度以下的温度以生成稳定的最大OTD浓度。例如，辅助热处理可以在420℃执行并且可以持续至少5小时，例如大约10小时。然后，在高于分解温度的处理温度(例如大约480℃)下通过主要热处理调节期望的OTD浓度持续所确定的处理时间tproc。不同于示出对本征氧浓度Doi的强的依赖性的生成速率，分解速率更加独立于本征氧浓度Doi，使得能够更精确地调节期望的OTD浓度。
当将包含本征氧的硅晶体在420℃到480℃之间的温度下加热几小时之后，可以观察施主的形成，其中施主的浓度随着时间增加并且在若干小时之后达到特征最大值。获取最大施主浓度的时间随着氧浓度的减小而增加。在分解温度以上(例如在高于500℃的温度下)的热处理减小施主的数目。当前模型假定在大约420℃的温度以上的热处理开始氧在硅晶体中的凝聚。加热相继地从单体氧到二聚氧到三聚氧到包含五个到八个和更多氧原子的进一步的氧簇而生成氧簇。在各种氧簇之间，存在取决于当前温度的动态平衡。其中一些氧簇是电活性的施主。
在图1A的方法中，前馈控制通过在目标掺杂剂浓度Dtarg与非本征掺杂剂浓度Dext之间的间隙中填充OTD来完成原始背景施主浓度到期望目标施主浓度。前馈控制使得能够在关于原始非本征掺杂剂浓度的比较高的扩展(spread)的情况下使用半导体晶圆100。例如，该方法使得能够使用Cz:Si或mCz:Si，其针对用于高阻挡电压的功率半导体器件的制造沿着轴棒位置呈现非本征掺杂剂浓度的强的梯度，其中功率半导体器件可以在没有外延的情况下来制造。由于非本征掺杂剂浓度和本征氧浓度沿着硅锭的纵轴变化很小，所以仅针对由相同硅锭的远处部分形成的半导体晶圆100来测量这两个值并且来自硅锭的中间部分的半导体晶圆的值可以从测量值进行插值。
在图1B中，梯度602示出了在处理时间tproc为5小时并且本征氧浓度Doi为4E17cm-3的情况下氧相关热施主的浓度DOTD与以开尔文计的加热温度的关系。从梯度602可以推断，对于1E13cm-3的所测量的非本征掺杂剂浓度，650K的温度下持续5小时的热处理生成1E13cm-3的OTD浓度DOTD以获取2E13cm-3的总掺杂剂浓度Dtot。图1B的梯度602以及等时和/或等温退火的其他已知的梯度可以形成中央单元490中的估计过程确定合适的处理温度梯度Tproc(t)的基础。
图2A涉及基于非本征掺杂剂浓度Dext和本征氧浓度Doi的直接测量的实施例。
OTD的分解温度以上(例如500℃以上)的温度下的第一热处理在第一加热腔室410中分解半导体晶圆100中的可能的OTD。因此，第一检查站420处非本征掺杂剂浓度Dext的以下测量不受任何OTD的影响。第一检查站420可以测量非本征掺杂剂浓度Dext和本征氧浓度Doi。然后，可以在生产线430中执行在半导体晶圆100中和上形成电子元件的过程序列。第一或另一第二检查站420可以测量当前总掺杂剂浓度Dtot1，其中当前总掺杂剂浓度Dtot1包括非本征掺杂剂以及在生产线430中执行的过程期间形成的OTD。
基于Dext、Doi、Dtot1和OTD的相关生成速率，控制单元490确定用于生成充足数目的OTD的处理温度梯度Tproc(t)以获取目标掺杂剂浓度Dtarg。
第一或另一加热腔室470向半导体晶圆100施加处理温度梯度Tproc(t)。在加热腔室470中的热处理的结束时，半导体晶圆100包含最终总掺杂剂浓度Dtot，其包括非本征掺杂剂和OTD并且与目标掺杂剂浓度Dtarg偏离不大于13％，例如不大于8％或不大于5％，例如不大于2％。
图2B中图示的方法使用加热腔室470中的辅助热处理代替当前总掺杂剂浓度Dtot1的测量以分解在生产线430中形成电子元件期间可能形成的任何OTD。辅助热处理应用在热施主的分解温度之上的温度，例如在500℃之上的温度。辅助热处理的持续时间是温度的函数。大约500℃的辅助热处理可以持续至少300或100分钟，而1000℃的热处理可以持续小于1分钟并且大于大约10秒。
辅助热处理可以是专门用于分解OTD的专用热处理。根据其他实施例，热处理可以服务另外的目的。例如，用于对注入损伤退火或者用于形成欧姆金属接触的热处理可以分解到那个时间为止可能形成的OTD。根据实施例，用于控制基于诸如BSG(硼硅酸盐玻璃)、PSG(磷硅酸盐玻璃)或BPSG(硼磷硅酸盐玻璃)的硅酸盐玻璃的层间电解质的回流的热处理与辅助热处理一样有效并且分解存在于该时间点的OTD。
虽然前述实施例依赖于与OTD生成速率有关的知识，然而图2C中图示的方法依赖于与分解速率有关的知识。
低于分解温度的温度下在加热腔室470中的辅助热处理生成稳定的最大OTD浓度。例如，可以在420℃执行辅助热处理并且持续至少5小时，例如持续大约10小时。在所确定的处理时间tproc内在分解温度之上的处理温度(例如至少480℃的处理温度)下的随后的主要热处理调节期望的OTD浓度Doi。由于分解速率比生成速率更加独立于本征氧浓度Doi，所以可以更准确地调节期望OTD浓度DOTD以及最终总掺杂剂浓度Dtot。
图2D中的过程不同于图2C的过程之处在于，取代辅助热处理，基于硅酸盐玻璃的层间电解质的回流分解之前可能形成的OTD。
图2E中图示的方法涉及总掺杂剂浓度的两个连续的测量Dtot1、Dtot2，其中在两个测量之间，向半导体晶圆100施加在420℃到470℃的明显的热预算。可以例如在半导体晶圆100通过在半导体晶圆100上形成电子元件的生产线的第一部分431之后，或者例如在施加高于分解温度的温度的处理之后，在生产线的开始在第一检查站421处执行总掺杂剂浓度的第一测量Dtot1。可以在半导体晶圆100经过第二部分132(其可以是用于在半导体晶圆100上形成电子元件的处理序列的最终部分)之后在第一或第二检查站422执行第二总掺杂剂浓度的第二测量Dtot2。
控制单元490接收两个测量结果Dtot1、Dtot2并且还接收与半导体晶圆100已经暴露于在从350℃到500℃或者例如在400℃到480℃之间的温度的时间有关的信息。然后，在生产线432的第二部分期间通过分析OTD浓度与在感兴趣的热范围中的所施加的热预算ΣTB之间的关联，控制单元490具有等同于与非本征掺杂剂浓度Dext和本征氧浓度Doi有关的信息的可用信息以确定用于生成期望数目的OTD的温度梯度Tproc(t)。
图3A的实施例在注入腔室440中包括质子注入并且可以与图2A到2E的过程中的任何过程组合。质子注入可以在生产线430中的处理开始之前直到结束的任何阶段执行。质子注入可以是支持OTD的形成的专用过程或者可以服务另外的目的，例如形成基于HD(氢相关的施主)的掺杂区域，诸如场截止区。质子注入可以通过增加OTD生成速率明显降低处理时间和成本。
注入的氢原子和本征氧原子可以合作以相互帮助扩散到硅晶体中，其中氧原子局部地破坏硅晶格，所生成的晶体晶格缺陷促进氢原子的扩散，并且与硅原子形成复合物的氢原子进而促进氧原子的进一步扩散。在具有增加的氢含量的层中，氢可以平滑本征氧分布的径向变化。
图3B绘制半导体晶圆100中的氢浓度DH和总掺杂剂浓度Dtot与到支撑表面102a的距离d之间的关系。半导体晶圆100中的第一氢分布611是由于源自氢的非电活性氢的短的氢扩散。第一总掺杂剂分布621示出了源自在场截止层178内的氢注入的注入深度周围的氢相关的施主的峰值621a。第一总掺杂剂分布621还示出了与场截止层178相邻的漂移层171的第一部分171a中的高平台621b(其中氢的存在加速了OTD的形成)以及漂移层171的第二部分171b中的低平台621c(其中没有氢)。第二氢分布612是由于可能源自氢注入的非电活性氢的长的氢扩散。第二总掺杂剂分布622示出了更长的高平台622b，其中氢的存在加速了OTD的形成。
图4A图示功率半导体器件500。单晶半导体材料、例如硅形成在正面具有平面第一表面101以及在与正面相对的背面具有平行于第一表面101的平面第二表面102的半导体部分100z。
第一表面101和第二表面102之间的最小距离取决于功率半导体器件500的电压阻挡能力。例如，在功率半导体器件500被规定用于大约1200V的阻挡电压的情况下，第一表面101和第二表面102之间的距离可以在90μm到200μm范围内。与具有更高阻挡能力的功率半导体器件有关的其他实施例可以提供具有高达几百μm的厚度的半导体部分100z。
在平行于第一表面101的平面中，半导体部分100z可以具有边缘长度在几个毫米的范围内的矩形形状或者直径为几厘米的圆形形状。平行于第一表面101的方向是水平方向，并且垂直于第一表面101的方向为竖直方向。
半导体部分100z包括电连接到第一负载端子L1的一个掺杂区域115或者多个第一掺杂区域115。重掺杂接触层129沿着第二表面102形成，并且电连接至第二负载端子L2。
轻掺杂的漂移区121形成具有一个或多个第一掺杂区115的一个或多个pn结pn1。漂移区121中的有效掺杂剂浓度可以是至少1E12cm-3和至多1E17cm-3，通常在1E13cm-3到4E14cm-3的范围内。漂移区121中的掺杂可以对应于半导体部分100z中的初始背景掺杂。漂移区121中施主的至少25％(例如至少50％)是OTD。漂移区121中的另外的施主可以是氢相关的施主或者非本征掺杂剂原子，诸如砷和/或磷原子。
场截止区128可以分离接触层129和漂移区121并且形成具有接触层129的单极同质结或者pn结以及具有漂移区121的单极同质结。场截止区128可以包含基于轻离子(例如质子)和/或非本征掺杂剂原子(诸如磷和砷原子)的注入的HD。
图4B示出了沿着图4A的线B-B的竖直注入分布630。
接触层129可以是n掺杂的或者p掺杂的，或者可以包括两个导电类型的区域。接触层129中沿着第二表面102的掺杂浓度足够高以形成与直接邻接第二表面102的负载电极的欧姆接触。例如，n掺杂接触层129可以具有在从1E18cm-3到1E20cm-3(例如从5E18cm-3到5E19cm-3)的范围内的平均净掺杂剂浓度。接触层129中的主要掺杂剂可以是非本征掺杂剂原子，诸如硼(B)原子、砷(As)原子或磷(P)原子。
在场截止区128中，平均净掺杂剂浓度最多是接触层129中的最大掺杂浓度的10％。例如，作为示例，场截止区128中的平均掺杂剂浓度可以在从1E15cm-3到1E18cm-3(例如从1E16cm-3到5E17cm-3)的范围内。场截止区128的竖直扩展可以在1μm到20μm的范围内，例如在2μm到10μm的范围内。场截止区128中的主要掺杂剂可以是非本征掺杂剂或HD。
在漂移区121中，平均净掺杂剂浓度在从1E12cm-3到1E17cm-3(例如从3E12cm-3到5E15cm-3或者从1E14cm-3到5E15cm-3)的范围内。在漂移区121中，OTD与总掺杂剂之比是至少25％，例如至少50％。漂移区121中的另外的掺杂剂可以是非本征掺杂剂或HD。竖直掺杂剂分布630可以示出沿着接触层129与场截止区128之间的过渡以及场截止区128与漂移区121之间的过渡的台阶。
图4C绘制具有源自氢注入的场截止区128的功率半导体器件中的氢浓度HD和总掺杂剂浓度Dtot与到第二表面102的距离d之间的关系，并且示出了基于OTD的氢辅助扩散的竖直总掺杂剂分布631。例如，如果半导体器件500为半导体开关器件、诸如PT-IGBT(穿通IGBT)并且关断，则阻挡电压横跨其下降的耗尽区逐渐扩展，其中扩展在图的右手侧从pn结pn1开始。
场截止区128避免了耗尽区和逐渐扩展的耗尽区中的电场在后侧或者后部发射极到达d＝0处的电极。当电场扩展到后侧的方向中时，功率半导体器件500可以从接触层129连续地供应电荷载流子以支持外部电流流动。
当非本征掺杂剂原子、诸如砷或磷原子在场截止区128中用作掺杂剂时，非本征掺杂剂原子的扩散属性导致平滑的类高斯掺杂分布。由于移动的电荷载流子的数目是高的，其中场截止区128中的固定的电荷载流子、诸如掺杂剂原子的数目由于更高的发射极效率而是低的，反之亦然，所以随着耗尽区扩展，可用于维持外部电流的自由电荷载流子的数目稳定增加并且这样的PT-IGBT的柔韧性(snappiness)是低的。然而，从后侧注入的掺杂剂原子的向外扩散需要热预算，这可能破坏先前在PT-IGBT的正面形成的掺杂区中的结构和掺杂剂梯度。
替选地，场截止区128可以通过在正面的处理完成之后生成HD来形成。然而，传统的来自后侧的轻离子注入示出了漂移区121的侧部上的陡峭的HD分布过渡，其中这样的陡峭的过渡倾向于恶化开关行为。
根据图4C的实施例，氢扩散到场截止区128中以及漂移区121的邻接的第一部分121a。氢促进了OTD的形成。
图4C示出了OTD的氢辅助的形成可以产生OTD浓度的更平缓的过渡，使得半导体器件500可以在开关过程已经被触发之后的早的时间点逐渐耗散电场。由于耗尽区可以以平滑、不太突变的方式逐渐扩展，所以OTD的氢辅助的形成可以在半导体器件500的给定的总厚度下改善半导体器件500的柔韧性。扩展的耗尽区外部的电荷载流子连续地可用于供应由外部电流元件感应的电流。
OTD的氢辅助的形成使得能够组合在后来的处理阶段的从后侧的场截止区128的形成与接触层129和漂移区121之间的有效的掺杂剂浓度的逐渐过渡。
图5A示出了基于图4A的半导体器件500的具有大于1000mA(例如大于10A或大于100A)的额定正向电流的功率半导体二极管501。第一掺杂区115与正面的第一负载电极310形成欧姆接触。第一负载电极310形成并且电连接至阳极端子A。重掺杂的接触层129与背面的第二负载电极320形成欧姆接触。第二负载电极320形成或者电连接至阴极端子K。
图5B涉及IGFET 502。关于半导体部分100z、漂移区121、场截止区128、接触层129(其作为漏极有效)和竖直掺杂剂分布的细节，参考图4A到4C以及图5A的描述。IGFET 502包括晶体管单元TC，其可以是具有n掺杂的源极区域并且具有形成半导体单元TC的本体区域的第一掺杂区域115的IGFET单元。本体区域分别将源极区域与漂移区121分离。源极区域可以电连接至或耦合至正面的第一负载电极。第一负载电极可以形成或者可以电连接至源极端子S。
晶体管单元TC的栅极可以电连接或者耦合至栅极端子G并且可以通过栅极电介质电容性耦合至本体区域。由于向栅极端子G施加的电压，反型沟道形成在本体区域中并且提供通过晶体管单元TC的电子流，使得在IGFET 502的导通状态下，电子通过晶体管单元TC进入漂移区121。
晶体管单元TC可以是具有布置在半导体部分100z的轮廓外部的横向栅极结构的平面单元，或者具有从第一表面101延伸到半导体部分100z中的沟槽栅极结构的沟槽单元。例如，晶体管单元TC的源极和本体区域可以形成在通过沟槽栅极结构分离的半导体台面中。
图5C涉及IGBT 503、例如具有p型接触层129的PT-IGBT以及电连接至集电极端子C的第二负载电极320。源极和本体区域电连接或耦合至发射极端子E。对于另外的细节，参考图5A的功率半导体二极管501的描述以及图5B的IGFET 502的描述。
虽然本文中已经说明和描述了具体的实施例，然而本领域普通技术人员应当理解，可以用各种替选和/或等同实现来代替所示出和描述的具体实施例构造而没有偏离本发明的范围。本申请意图覆盖本文中所讨论的具体实施例的任何适配或变化。因此，本发明旨在仅受权利要求及其等价方案的限制。

Claims (21)

1.一种制造半导体器件的方法，所述方法包括：
确定表示半导体晶圆(100)中的非本征掺杂剂浓度(Dext)和本征氧浓度(Doi)的信息；
基于与所述非本征掺杂剂浓度(Dext)和所述本征氧浓度(Doi)有关的信息以及所述半导体晶圆(100)中氧相关热施主的生成速率或分解速率，确定用于生成或分解氧相关热施主的处理温度梯度(Tproc(t))以补偿目标掺杂剂浓度(Dtarg)与所述非本征掺杂剂浓度(Dext)之差，其中所述目标掺杂剂浓度(Dtarg)大于所述非本征掺杂剂浓度(Dext)；以及
使所述半导体晶圆(100)经受应用所述处理温度梯度(Tproc(t))的第一热处理。
2.根据权利要求1所述的方法，其中
确定所述本征氧浓度(Doi)包括在分解氧相关热施主的第二热处理之后以及在将所述半导体晶圆(100)加热至超过350℃的温度之前测量所述本征氧含量。
3.根据权利要求1到2中的任一项所述的方法，其中
确定所述非本征掺杂剂浓度(Dext)包括通过将所述半导体晶圆(100)加热至高达高于480℃的温度来分解氧相关热施主并且在分解所述氧相关热施主之后以及在将所述半导体晶圆(100)加热至超过350℃的温度之前测量所述非本征掺杂剂浓度(Dext)。
4.根据权利要求1到2中的任一项所述的方法，其中
确定所述非本征掺杂剂浓度(Dext)和所述本征氧浓度(Doi)包括测量第一总掺杂剂浓度(Dtot1)，然后将所述半导体晶圆(100)加热至高于350℃的温度，在所述加热之后测量第二总掺杂剂浓度(Dtot2)，并且基于所述第一总掺杂剂浓度(Dtot1)和所述第二总掺杂剂浓度(Dtot2)之间的差异以及所述加热的参数来确定所述非本征掺杂剂浓度(Dext)和所述本征氧浓度(Doi)。
5.根据权利要求1到2中的任一项所述的方法，还包括：
测量第一总掺杂剂浓度(Dtot1)并且基于所述第一总掺杂剂浓度(Dtot1)与所述非本征掺杂剂浓度(Dext)之间的差异来确定所述处理温度梯度(Tproc(t))。
6.根据权利要求1到2中的任一项所述的方法，其中
所述处理温度梯度(Tproc(t))基于所述半导体晶圆(100)中氧相关热施主的生成速率来确定。
7.根据权利要求6所述的方法，还包括：
在使所述半导体晶圆(100)经受应用所述处理温度梯度(Tproc(t))的第一热处理之前，在辅助加热过程中分解氧相关热施主。
8.根据权利要求1到2中的任一项所述的方法，其中
所述处理温度梯度(Tproc(t))基于所述半导体晶圆(100)中氧相关热施主的分解速率来确定。
9.根据权利要求8所述的方法，还包括：
在使所述半导体晶圆(100)经受应用所述处理温度梯度(Tproc(t))的第一热处理之前，在辅助加热过程中生成最大浓度的氧相关热施主。
10.根据权利要求1到2中的任一项所述的方法，其中
所述处理温度梯度(Tproc(t))是由恒定的处理温度和施加所述处理温度的处理时间给出的等温过程。
11.根据权利要求1所述的方法，还包括：
在使所述半导体晶圆(100)经受所述第一热处理之前，在所述半导体晶圆(100)的正面处形成层间电介质。
12.根据权利要求1到2中的任一项所述的方法，还包括：
在使所述半导体晶圆(100)经受所述第一热处理之后，从所述半导体晶圆(100)形成多个单独的半导体裸片。
13.根据权利要求1到2中的任一项所述的方法，其中
在所述第一热处理之后，所述半导体晶圆(100)中的施主的至少25％是氧相关热施主。
14.根据权利要求1到2中的任一项所述的方法，还包括：
在所述半导体晶圆(100)中形成晶体管单元(TC)。
15.根据权利要求1到2中的任一项所述的方法，其中
所述本征氧浓度(Doi)在从2E17cm-3到6E17cm-3的范围内。
16.根据权利要求1到2中的任一项所述的方法，还包括：
在生成所述氧相关热施主之前，注入质子以在所述半导体晶圆(100)中形成场截止层(178)。
17.根据权利要求16所述的方法，其中
应用所述处理温度梯度(Tproc(t))的第一热处理还激活所述场截止层(178)的所注入的质子。
18.一种半导体器件，包括：
半导体部分(100z)，包括总掺杂剂浓度在从1E12cm-3到1E17cm-3的范围内的漂移区(121)，其中氧相关热施主与非本征施主和所述氧相关热施主的总和的比率至少为25％。
19.根据权利要求18所述的半导体器件，其中
本征氧相关热施主与非本征施主和所述氧相关热施主的总和的比率至少为50％。
20.根据权利要求18到19中的任一项所述的半导体器件，还包括：
场截止区(128)，形成具有漂移区(121)的单极同质结，所述场截止区(128)主要包含氢相关施主。
21.根据权利要求20所述的半导体器件，其中
所述漂移区(121)包括与所述场截止区(128)直接邻接的第一部分(121a)以及通过所述第一部分(121a)与所述场截止区(128)分离的第二部分(121b)，所述第一部分(121a)比所述第二部分(122a)包含更多的氢以及更多的氧相关热施主。
CN201610294432.7A 2015-05-06 2016-05-05 制造半导体器件的方法与含氧相关热施主的半导体器件 Active CN106128953B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015107085.5A DE102015107085A1 (de) 2015-05-06 2015-05-06 Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
DE102015107085.5 2015-05-06

Publications (2)

Publication Number Publication Date
CN106128953A CN106128953A (zh) 2016-11-16
CN106128953B true CN106128953B (zh) 2019-03-26

Family

ID=57179199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610294432.7A Active CN106128953B (zh) 2015-05-06 2016-05-05 制造半导体器件的方法与含氧相关热施主的半导体器件

Country Status (3)

Country Link
US (2) US9825131B2 (zh)
CN (1) CN106128953B (zh)
DE (1) DE102015107085A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016000170T5 (de) 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107408581B (zh) 2015-09-16 2020-11-06 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6579086B2 (ja) * 2016-11-15 2019-09-25 信越半導体株式会社 デバイス形成方法
WO2020100995A1 (ja) 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
WO2020100997A1 (ja) 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
EP3929336A4 (en) * 2019-02-22 2022-09-14 Mitsubishi Chemical Corporation GAN CRYSTAL AND SUBSTRATE
DE102021115825A1 (de) 2021-06-18 2022-12-22 Infineon Technologies Ag Feldstoppgebiet enthaltende halbleitervorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1879224A2 (en) * 2002-04-10 2008-01-16 MEMC Electronic Materials, Inc. Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
CN103000672A (zh) * 2011-09-15 2013-03-27 英飞凌科技股份有限公司 半导体主体有掺杂材料区域的元器件和生成该区域的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07247197A (ja) * 1994-03-09 1995-09-26 Fujitsu Ltd 半導体装置とその製造方法
US5757063A (en) * 1994-03-25 1998-05-26 Kabushiki Kaisha Toshiba Semiconductor device having an extrinsic gettering film
CN101228301A (zh) * 2005-05-19 2008-07-23 Memc电子材料有限公司 高电阻率硅结构和用于制备该结构的方法
US8263484B2 (en) * 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
US8871670B2 (en) * 2011-01-05 2014-10-28 The Board Of Trustees Of The University Of Illinois Defect engineering in metal oxides via surfaces
FR2974180B1 (fr) 2011-04-15 2013-04-26 Commissariat Energie Atomique Procede de determination de la concentration en oxygene interstitiel.
EP2718962A1 (en) * 2011-06-10 2014-04-16 Massachusetts Institute Of Technology High-concentration active doping in semiconductors and semiconductor devices produced by such doping
US9255029B2 (en) * 2012-04-17 2016-02-09 Guardian Industries Corp. Method of making heat treated coated article using TCO and removable protective film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1879224A2 (en) * 2002-04-10 2008-01-16 MEMC Electronic Materials, Inc. Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
CN103000672A (zh) * 2011-09-15 2013-03-27 英飞凌科技股份有限公司 半导体主体有掺杂材料区域的元器件和生成该区域的方法

Also Published As

Publication number Publication date
CN106128953A (zh) 2016-11-16
US9825131B2 (en) 2017-11-21
US20160329401A1 (en) 2016-11-10
US10192955B2 (en) 2019-01-29
US20180019306A1 (en) 2018-01-18
DE102015107085A1 (de) 2016-11-10

Similar Documents

Publication Publication Date Title
CN106128953B (zh) 制造半导体器件的方法与含氧相关热施主的半导体器件
US10128328B2 (en) Method of manufacturing semiconductor devices and semiconductor device containing hydrogen-related donors
CN105874607B (zh) 半导体装置以及半导体装置的制造方法
US10497801B2 (en) Method of manufacturing a semiconductor device having an undulated profile of net doping in a drift zone
TWI384555B (zh) 改進ＳｉＣ晶質之方法及ＳｉＣ半導體元件
US8361893B2 (en) Semiconductor device and substrate with chalcogen doped region
JP2017228783A5 (zh)
US9887125B2 (en) Method of manufacturing a semiconductor device comprising field stop zone
KR101876579B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
CN104637821B (zh) 超级结器件的制造方法
JP6113298B2 (ja) 半導体装置の製造方法、および、半導体装置
CN106537568A (zh) 半导体装置的制造方法及半导体装置
CN105374884B (zh) 调整在双极半导体器件中的电荷载流子寿命
KR20010007600A (ko) 두꺼운 접합 산화물을 구비한 접합형 웨이퍼 상에 확산배면 층을 제조하는 방법
KR100858154B1 (ko) 웨이퍼 및 웨이퍼 제조 공정
JP2022024094A (ja) 半導体装置
CN107093632A (zh) 半导体器件和用于形成半导体器件的方法
CN106683989A (zh) 沟槽igbt器件及其制造方法
CN103489776B (zh) 一种实现场截止型绝缘栅双极型晶体管的工艺方法
CN108231886B (zh) 制造半导体器件的方法以及半导体器件
US20150294868A1 (en) Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
US9312338B2 (en) Semiconductor device containing chalcogen atoms and method of manufacturing
JP2004241534A (ja) 半導体装置の製造方法
CN104282555B (zh) 一种绝缘栅双极性晶体管的制造方法
US10312133B2 (en) Method of manufacturing silicon on insulator substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant