TWI384555B - 改進ＳｉＣ晶質之方法及ＳｉＣ半導體元件 - Google Patents

改進ＳｉＣ晶質之方法及ＳｉＣ半導體元件 Download PDF

Info

Publication number
TWI384555B
TWI384555B TW095142187A TW95142187A TWI384555B TW I384555 B TWI384555 B TW I384555B TW 095142187 A TW095142187 A TW 095142187A TW 95142187 A TW95142187 A TW 95142187A TW I384555 B TWI384555 B TW I384555B
Authority
TW
Taiwan
Prior art keywords
layer
sic
type
carbon
atoms
Prior art date
Application number
TW095142187A
Other languages
English (en)
Other versions
TW200807559A (en
Inventor
Hidekazu Tsuchida
Liutauras Storasta
Original Assignee
Central Res Inst Elect
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Res Inst Elect filed Critical Central Res Inst Elect
Publication of TW200807559A publication Critical patent/TW200807559A/zh
Application granted granted Critical
Publication of TWI384555B publication Critical patent/TWI384555B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thyristors (AREA)

Description

改進SiC晶質之方法及SiC半導體元件
本發明係關於在SiC晶體層成長之後改進其品質的方法。本發明亦關於藉由實施該方法而製造的半導體元件。
第19圖是顯示在完美4H-SiC晶體(crystal)中Si和C的原子排列的示意圖。半導體的晶體晶格即使在不含任何雜質的情況下也不完美，一些原子空位(vacanry)和間隙原子(interstitial)總是存在，以維持熱力平衡。如第20圖所示，在化合物半導體中的點缺陷(point defect)可分類如下：
a)原子空位：原子自其位置移除的情況。
b)間隙原子：原子佔據與平常不同的位置的情況。在間隙原子與主晶格為相同物種的情況中，稱之為自間隙原子(self-interstitial)。除此之外的情況，稱之為間隙原子雜質(interstitial impurity)。
c)法蘭克對(Frenksl pair)：原子空位位於靠近自間隙原子的情況。
d)反位(antisite)：一個次晶格(sublattice)的原子放在另一個次晶格的情況。
e)雜質：外來原子。
此外，上述缺陷的結合常是有可能的，亦即，雙原子空位或原子空位-雜質複合體。
在單晶的週期被雜質原子或晶體缺陷擾亂的情況中， 不連續的能階被導入能帶隙中。此等能階分成淺能階與深能階。
淺能階中心(shallow level center)通常為施體(donor)或受體(acceptor)雜質。另一方面，相對於淺能階，深能階缺陷係與導電帶及價電帶兩者進行交互作用，且可非常有效的作為載子捕獲中心及再結合中心。在此情況，該等缺陷(defects)稱為電活化(electrically active)，且通常稱為“陷阱(trap)”。即使在非常低的濃度之下，該等缺陷亦可顯著地影響載子生命週期(lifetime)。
儘管品質優異的SiC層目前是可得的，但這些SiC層仍含有作用為載子陷阱的天然固有缺陷(native intrinsic defect)，且會減損材料特性。尤其，隨著成長速度及成長溫度的增加，固有缺陷的濃度也會增加。SiC的高度熱安定性使得藉由熱處理(經由退火而移除(anneal out))來移除這些缺陷通常是困難或不可能的。既然成長速度的增加對成本效益比高的厚層(thick layer)的成長是必要的，找到在該等層中達到低缺陷密度的方法便很重要。
缺陷濃度業已顯示可予以減低，而在晶體成長已經完成(以下稱之為已長成材料(as-grown material))的狀態下，材料的品質藉由高溫熱處理(退火)可提升至一定的程度。然而，在SiC單晶的情況下，由於上述的高度熱安定性，材料品質的提升並不足夠。此外，由於電子、質子或離子照射造成的固有缺陷之一部份可藉由退火而移除，但 該固有缺陷中的另一部份則僅是減少而已，且最低的缺陷濃度通常是藉由原始的已長成材料所決定。
在已長成的(as-grown)SiC層中電活化缺陷已由張氏等人所研究(非專利文獻1)。在此文獻中，在已長成的SiC層中的主要電子陷阱及電洞陷阱是藉由使用深能階過渡光譜儀(Deep Level Transient Spectroscopy(DLTS))及少數載子過渡光譜儀(Minority Carrier Transient Spectroscopy(MCTS))來測定。更具體來說，與Ti及B雜質有關的陷阱、及與電子陷阱有關的Z1/Z2及EH6/7固有缺陷是藉由此等方法測量。此外，該Z1/Z2及EH6/7陷阱顯示出與少數載子生命週期(minority carrier lifetime)成逆相關關係。
依卡文氏(Klein)等人之結論，該Z1/Z2缺陷具有大的電洞捕獲截面積，且主導了n型SiC層中少數載子生命週期的限制(非專利文獻2)。
木本氏(Kimoto)等人曾研究，Z1/Z2中心的濃度相依性(concentration dependency)作為在化學氣相沉積(CVD)成長期間與碳對矽比例的函數(function)。他們表示在富含碳(C-rich)條件下的成長是獲得較低濃度的Z1/Z2中心的關鍵因素(非專利文獻3)。
Storasta等人亦曾研究與碳原子的選擇性置換(selective displacement)有關的深能階(非專利文獻4)。能量低於矽原子置換所需的閥值(threshold)的電子照射，係足以產生Z1/Z2及EH6/7固有缺陷。因此，依 Storasta等人之結論，他們必與和碳原子空位及間隙原子二者之一有關的缺陷(複合體)有關聯。
根來(Negoro)等人研究，藉由對已長成材料中Z1/Z2及EH6/7陷阱進行退火所造成的減少效應(reduction effect)(非專利文獻5)。藉由在1700℃或更高的溫度下退火，Z1/Z2及EH6/7中心的濃度，相較於在已長成磊晶層(epitaxial layer)中的濃度，降低了一位數的量(one order of magnitude)，但不會完全消失。
在SiC元件形成過程中，已知鋁、硼、及氮等經離子植入至表面層內，接著進行高溫熱處理，用以使在表面層中的該等經植入原子電活化，並利用表面層作為元件結構(device structure)。此外，一般認為，在雜質(諸如硼)被離子植入至表面層內，且元件結構之形成係在表面層內藉由退火使雜質電活化的情況中，碳也同時地被離子植入。專利文獻1係關於用於形成作為元件結構的硼之p型層(p-type layer)的技術。在其所揭露的技術中，為了在具有淺能階的矽位置(site)選擇性地導入經活化的硼原子，硼和碳原子同時被離子植入至表面層中，且電活化的硼原子係選擇性地導入至矽原子空位而非碳原子空位，這種導入的選擇性是由於在退火期間，在表面層中，硼原子與矽間隙原子及碳間隙原子競爭擴散之情況下，在表面層中過量碳間隙原子的存在所造成。
然而，已知之此技術的目的是為了使用於形成元件結構而植入至表面層內的雜質，藉由退火而在表面層中變為 電活化。與下文所述的本發明所不同的是，前文所述的技術並未揭示碳間隙原子是導入至已長成的SiC晶體的淺表面層中，該碳間隙原子藉由接下來的退火作用而擴散進入比表面層更深的區域，而使點缺陷消失在晶圓的深部。
專利文獻1：美國專利說明書第6703294號
非專利文獻1：Journal of Applied Physics, Vol. 93, No. 8, pp. 4708-4714, 15 April 2003
非專利文獻2：Applied Physics Letters, 88, 052110, 30 January 2006
非專利文獻3：Applied Physics Letters, Vol. 79, No. 17, pp. 2761-2763, 22 October 2001
非專利文獻4：Applied Physics Letters, Vol. 85, Issue 10, pp. 1716-1718, September 2004
非專利文獻5：Journal of Applied Physics, Vol. 96, No. 9, pp. 4909-4915, 1 November 2004
本發明的目的在提供一種藉由高溫退火而有效減少或排除載子捕獲中心的方法。
此外，本發明另一個目的在提供一種具有較少載子捕獲中心的SiC半導體元件。
茲在此提出，在已長成(as-grown)材料中藉由退火所造成的缺陷之減少效應，可藉由導入過量的碳間隙原子而 增進。在SiC中主要缺陷(major defect)是極為安定的，但該等主要缺陷可藉由捕捉可移動之碳間隙原子(mobile carbon interstitial)而予以退火移除(be annealed out)或變為不活化(be made inactive)。接著，碳間隙原子連同碳原子空位一起消失，或形成非電活化的其他缺陷。本發明亦指出這些過量碳間隙原子本身並不形成電活化缺陷，且不會在能帶隙中產生狀態。
更具體來說，係藉由包括下列額外步驟的方法達成本發明之目的：(a)將諸如碳、矽、氫及氦等原子進行離子植入至位於SiC晶體層邊緣面的表面層內，以將碳間隙原子導入表面層，而形成對於存在於SiC晶層中的缺陷而言為過量的碳間隙原子的來源，以及(b)使已經導入至表面層的碳間隙原子藉由退火擴散至植入層(implanted layer)底下的材料(至塊狀層(bulk layer))，並結合塊狀層中的原子空位及碳間隙原子。
這個技術導致在退火步驟(b)期間擴散至植入層底下的材料中的額外之碳間隙原子得以利用。這些過量的碳間隙原子在退火步驟(b)期間填充原子空位，由此排除該等原子空位或形成其他不作用為優異的再結合中心(recombination center)的缺陷。依此方式，可增進在SiC層中載子的生命週期，其對雙極性元件而言是很重要的。
根據我們在實施本發明較佳具體實例後的量測，來自Z1/Z2及EH6/7的信號已完全消失，因此陷阱已變成電性 不活化。這亦反應在少數載子生命週期的量測。
為了導入過量的碳間隙原子並填充SiC晶層中的原子空位，欲植入至表面層內的原子最佳係使用碳，該碳為可直接導入碳間隙原子且係中性地作用於SiC晶體。然而，即使是在植入任何碳以外的離子的情況中，若植入能量或植入量足夠，構成SiC晶體的碳原子可藉由植入的原子而自其位置剔出，而因此(間接地)，可在SiC的晶體表面層中創造出碳間隙原子。
尤其，由於矽原子、氫原子及氦原子與碳原子類似，於SiC晶體中是中性的，藉由在碳間隙原子導入後進行高溫退火可防止p型或n型摻雜於表面層中。因此，此等原子是較其他原子更為適合。
在植入碳原子、矽原子、氫原子及氦原子以外的情況中，彼等經植入原子係作用為p型或n型的雜質(摻質(dopant))，且在退火之後表面層顯示為高濃度的p型或n型或高電阻。同時，在比表面層更深的區域，藉由高溫退火使得碳間隙原子自表面層中擴散出來，因此能夠減少原子空位。
或者，在照射能量為90keV或更高的電子束的情況下，碳間隙原子亦可導入至表面層中。這是因為，在電子束照射到SiC晶體，且電子束的能量是接近90keV或更高的情況中，構成SiC晶體的碳原子自其原始位置剔出而創造出碳間隙原子。
此外，藉由在氧氣環境(oxygen atmosphere)及在800 ℃或更高的溫度下氧化SiC晶體中的表面層，而將碳間隙原子導入至表面層內也是有可能的。這是因為，在SiC晶體表面層被氧化的情況下，過量的碳間隙原子會主要在氧化層及SiC晶體的界面附近被創造出來。在這樣的情況中，SiC晶體的表面層在低於800℃的溫度下不能以充分的速度氧化。最適合的氧化溫度是在1050℃至1250℃的範圍之間。
更具體來說，根據本發明，係提供一種用於改進SiC晶質之方法，其係藉由排除或極度地減少在已長成SiC晶體層中的載子捕獲中心而達成，該方法包括以下步驟：(a)將某些原子進行離子植入至該SiC晶體層的淺表面層內，以額外地導入碳間隙原子至該表面層內，以及(b)藉由加熱該SiC晶體，使已經額外地導入至該表面層內的該等碳間隙原子自該表面層中擴散出來，進入到深部(塊狀層)，且使該等碳間隙原子和點缺陷結合，藉此使得在該塊狀層中該等電活化的點缺陷變為不活化。
本發明的具體實例進一步包括(c)對已植入原子至其中的該表面層進行蝕刻或機械性移除之步驟。
在本發明另一具體實例中，該步驟(a)係於不對該表面層進行n型或p型摻雜的條件下，藉由離子植入下列原子來進行：尤其是碳原子、矽原子、氫原子、或氦原子。
在本發明另一具體實例中，該步驟(a)和(b)係同時進行。
在本發明另一具體實例中，該步驟(a)是藉由照射具有能量為90keV或更高的電子束來進行。
在本發明另一具體實例中，該步驟(a)是藉由在氧氣環境於800℃或更高的溫度中氧化該表面層來進行。
在本發明另一具體實例中，該步驟(a)復包括依下述方式選擇所要植入的原子的劑量；使所創造的該等碳間隙原子的濃度超過在該塊狀層中該等電活化點缺陷(electrically active point defect)的濃度。
在該步驟(a)中，較佳為原子的離子植入能量是在10keV至10MeV的範圍之內。
在該步驟(a)中，在離子植入期間的該SiC基板的溫度較佳在自10℃至1700℃的範圍，且更佳在20℃至1000℃的範圍。
在該步驟(b)中，退火的溫度較佳在1200℃至2200℃的範圍，且更佳在1400℃至1900℃的範圍。
在本發明的具體實例中，具有磊晶層的SiC晶圓係用在該步驟(a)和(b)中。
在本發明的另一具體實例中，SiC塊晶係用在該步驟(a)和(b)中。
在本發明的另一具體實例中，自SiC塊晶切割的晶圓係用在該步驟(a)和(b)中。
在本發明的另一具體實例中，SiC單晶晶圓係用在該步驟(a)和(b)中，該單晶晶圓是藉由以下製程以磊晶層的形式形成：在使用切割自SiC塊晶的晶圓作為基板而獲得 SiC磊晶層之後，將該基板部分移除。
在本發明另一具體實例中，具有n型及p型磊晶層的任何組合的SiC晶圓係用在該步驟(a)和(b)中。
此外，根據本發明，係提供一種用於改進SiC晶質之方法，其係藉由排除或減少已長成的SiC晶體層中的載子捕獲中心而達成，該方法包括以下步驟：(a)進行碳原子、矽原子、氫原子或氦原子的離子植入至該SiC晶體層的淺表面層內，以額外地導入碳間隙原子至該表面層內，以及(b)從其中已導入有該等碳間隙原子之該表面層的邊緣面向上成長該SiC層，使已導入至該表面層的該等碳間隙原子自該表面層中擴散而進入該成長層中，以及結合該等碳間隙原子和點缺陷，使得在該成長層中的該等電活化點缺陷變為不活化。
在本發明之具體實例中，該步驟(a)復包括依下述方式選擇所要植入的原子的劑量：使該等額外導入的碳間隙原子的濃度超過在該成長層中該等電活化點缺陷的濃度。
在該步驟(a)中，較佳為原子的離子植入能量是在10keV至10MeV的範圍之內。
在該步驟(a)中，該SiC基板在離子植入期間的溫度較佳在10℃至1700℃的範圍，且更佳在20℃至1000℃的範圍。
在本發明的具體實例中，具有磊晶層的SiC晶圓係用在該步驟(a)和(b)中。
在本發明的另一具體實例中，SiC塊晶係用在該步驟(a)及(b)中。
在本發明的另一具體實例中，自SiC塊晶(bulk crystal)切割的晶圓係用在該步驟(a)和(b)中。
在本發明的另一具體實例中，SiC單晶晶圓係用在該步驟(a)和(b)中，該單晶晶圓是藉由以下製程以磊晶層的形式形成：在使用切割自SiC塊晶的晶圓作為基板而獲得SiC磊晶層之後，將該基板部分移除。
在本發明另一具體實例中，具有n型及p型磊晶層的任何組合的SiC晶圓係用在該步驟(a)和(b)中。
在本發明中，上述的碳間隙原子是在步驟(a)藉由離子植入等的方法導入至淺表面層。其中該導入有碳間隙原子的淺表面層的寬度為，例如，自表面算起100nm至2000nm的範圍。上述的碳原子係藉由步驟(b)中的退火而擴散出來，且使得電活化點缺陷變為不活化，該含有碳原子的區域的寬度為，例如，自表面(晶圓的邊緣面)算起10000nm至300000nm(自表面算起10μm至300μm)的範圍。
在本發明的步驟(a)中，除了碳間隙原子外，碳原子空位、矽原子空位、及矽間隙原子亦同時藉由進行離子植入至表面層中而被創造出來。這些碳原子空位、矽原子空位、及矽間隙原子之一部份，係和碳間隙原子同樣地在步驟(b)中自表面層中擴散進入塊狀層。
在塊狀層，除了碳原子空位及其複合缺陷(complex defect)，亦存在有藉由碳間隙原子及其複合缺陷、矽間隙 原子及其複合缺陷或矽原子空位及其複合缺陷所構成的點缺陷，而同時自表面層擴散出來之碳原子空位係與碳間隙原子及其複合缺陷結合，自表面層擴散出來之矽原子空位與矽間隙原子及其複合缺陷結合，自表面層擴散出來之矽間隙原子與矽原子空位及其複合缺陷結合，藉此使在塊狀層中的點缺陷減少。
在一種情況中，在塊狀層中載子的生命週期可由於碳原子空位及其複合缺陷的點缺陷密度而受控制，而在其他情況，在塊狀層中載子的生命週期可由於碳間隙原子及其複合缺陷、矽間隙原子及其複合缺陷、或矽原子空位及其複合缺陷的點缺陷密度而受控制。
在上述前者的情況中，可藉由在步驟(a)導入過量的碳間隙原子，並於接下來的步驟(b)使自表面層中擴散出來的碳間隙原子與在塊狀層中的碳原子空位結合而改進塊狀層的品質。同時，在上述後者的情況，此效應是藉由以下步驟而變得佔主要部分：在步驟(a)中導入過量的碳原子空位、矽原子空位、及矽間隙原子，並在接下來的步驟(b)中使自表面層中擴散出來的碳原子空位與在塊狀層中的碳間隙原子及其複合缺陷結合，使自表面層中擴散出來的矽原子空位與在塊狀層中的矽間隙原子及其複合缺陷結合，及使自表面層中擴散出來的矽間隙原子與在塊狀層中的矽原子空位及其複合缺陷結合。該效應的程度咸認是取決於原始塊狀層的晶質。
此外，藉由在步驟(a)中進行離子植入至表面層內，在 SiC單晶中將引發出很大的應力。在此情況中，藉由在步驟(b)中進行熱處理，已存在於塊狀層中的點缺陷，諸如碳間隙原子、碳原子空位、矽間隙原子和矽原子空位，將因應力鬆弛而移動至表面層中，由此，得減少在塊狀層中已存在的碳間隙原子及其複合缺陷、碳原子空位及其複合缺陷、矽間隙原子及其複合缺陷及矽原子空位及其複合缺陷的密度。
更具體言之，根據本發明，係提供一種用於改進SiC晶質之方法，其係藉由排除或減少已長成SiC晶體層中的載子捕獲中心而達成，該方法包括以下步驟：(a)進行離子植入至該SiC晶體層的淺表面層內，以導入間隙原子及原子空位或應力至該表面層中，以及(b)加熱該SiC晶體，使經導入至該表面層中的該等間隙原子及原子空位自該表面層中擴散出來，進入到塊狀層中，且使該等間隙原子或原子空位與點缺陷結合，或藉由利用已導入至該表面層中的該應力而使在該塊狀層中的該等點缺陷向該表面層遷移，藉此使得在該塊狀層中該等電活化的點缺陷變為不活化或消失。
本發明的具體實例進一步包括(c)對已植入原子至其中的該表面層進行蝕刻或機械性移除之步驟。
在本發明另一具體實例中，在該步驟(a)中所要離子植入的原子為碳原子、矽原子、氫原子或氦原子，該等原子為中性地作用於該SiC晶體。
在本發明另一具體實例中，該步驟(a)和(b)係同時進 行。
在該步驟(a)中，較佳為原子的離子植入能量是在10keV至10MeV的範圍之內。
在該步驟(a)中，該SiC基板在離子植入期間的溫度較佳在10℃至1700℃的範圍，且更佳在20℃至1000℃的範圍。
在該步驟(b)中，退火的溫度較佳在1200℃至2200℃的範圍，且更佳在1400℃至1900℃的範圍。
此外，根據本發明，係提供一種用於改進SiC晶質之方法，其係藉由排除或減少已長成之SiC晶體層中的載子捕獲中心而達成，該方法包括以下步驟：(a)進行碳原子、矽原子、氫原子或氦原子的離子植入至該SiC晶體層的淺表面層內，以導入間隙原子、原子空位及/或應力至該表面層內，以及(b)從已導入該等間隙原子和原子空位或應力至其中之該表面層的邊緣面向上成長該SiC層，使已導入至該表面層的該等間隙原子和原子空位自該表面層中擴散出來而進入該成長層中，以及使該等間隙原子或原子空位與點缺陷結合，或藉由利用已導入至該表面層中的該應力使在該成長層中的該等點缺陷向該表面層移動，藉此使得在該成長層中該等電活化的點缺陷變為不活化或消失。
在該步驟(a)中，較佳為原子的離子植入能量是在10keV至10MeV的範圍之內。
在該步驟(a)中，該SiC基板在離子植入期間的溫度較佳在10℃至1700℃的範圍，且更佳在20℃至1000℃的範圍。
在上述發明中，如前文所述的SiC晶圓等較佳為用於步驟(a)和(b)中，該等晶圓係例如：具有磊晶層的SiC晶圓、SiC塊晶、自SiC塊晶切割出來的晶圓、SiC單晶晶圓(該單晶晶圓是藉由下述製程以磊晶層的形式形成：在使用切割自SiC塊晶的晶圓作為基板而獲得磊晶層之後，將基板部分移除)、以及具有n型及p型磊晶層的任何組合的SiC晶圓。
根據本發明，係提供所有類型的半導體元件，包含用前文所述之方法所製成之二極體、電晶體、絕緣閘極雙極電晶體(IGBT)、金屬氧化物半導體場效電晶體(MOSFET)、及閘流體(thyristor)(包含閘極關斷閘流體(gate turn-off thyristor))。尤其，根據本發明，係提供如下所述之雙極型(bipolar type)SiC半導體元件。在此等雙極型SiC半導體元件中，碳植入層、矽植入層、氫植入層或氦植入層係選擇性地形成在元件中電活化點缺陷的減少特別地有效之區域中。
此碳植入層、矽植入層、氫植入層或氦植入層是藉由在元件的製造過程中應用前文所述的方法所形成的，且藉由碳原子的存在、矽原子的存在、氫原子的存在或氦原子的存在來定義之，而該等原子是已藉由進行離子植入而導入者。此外，碳植入層、矽植入層、氫植入層或氦植入層 係形成於下述區域以外的區域：進行少量載子的注入之p-n界面附近(自p-n界面500nm之內)、或在導電調變層(conductivity modulation layer)內的區域。
此外，此雙極型SiC半導體元件包括一個已經由碳原子、矽原子、氫原子或氦原子的離子植入而導入的碳間隙原子、矽間隙原子、碳原子空位或矽原子空位藉由退火而擴散至導電調變層中，且藉由使碳間隙原子、矽間隙原子、碳原子空位或矽原子空位與在導電調變層中的點缺陷結合，而使電活化點缺陷減少的區域；或者係藉由利用由碳原子、矽原子、氫原子或氦原子的離子植入所導入的應力，經由退火將在導電調變層中的點缺陷向碳植入層、矽植入層、氫植入層或氦植入層移動，而使電活化點缺陷減少的區域。
在較佳具體實例中，雙極型SiC半導體元件包括：將經由碳原子、矽原子、氫原子或氦原子的離子植入所導入的碳間隙原子藉由退火而擴散，且藉由將碳間隙原子與點缺陷結合，而使在導電調變層中點缺陷減少的區域(下文中稱之為碳擴散區域)。
尤其，在具高耐電壓(high withstand voltage)的雙極型半導體元件中，為了限制要注入導電調變層(基極層)的少數載子的量，電子束或氫離子(質子)係照射至少數載子注入至基極層的p-n接合界面附近的區域，在一些情況中，照射至在導電調變層中的區域以故意地增加p-n接合界面附近或導電調變層內之點缺陷的濃度。在這樣的情況 中，在p-n接合處，自p-n接合界面約500nm以內的區域，對少數載子的注入量之程度會有影響。
然而，既然本發明的目的是為了降低或排除在p-n接合界面附近或在導電調變層內的點缺陷，則碳植入層、矽植入層、氫植入層或氦植入層係避免形成在p-n接合界面附近或在導電調變層中的區域。因此，在根據本發明之雙極型半導體元件的碳植入層、矽植入層、氫植入層或氦植入層形成的位置，係與習知雙極型半導體元件的照射或植入電子束或氫原子的位置明顯地不同。
至於本發明的應用實例，根據本發明，一具體實例為：其中碳植入層、矽植入層、氫植入層或氦植入層是避免形成在p-n接合界面附近及導電調變層內的區域，在導電調變層中電活化點缺陷經減少的區域是將已經由碳原子、矽原子、氫原子或氦原子的離子植入而導入之碳間隙原子經由退火而擴散，並結合碳間隙原子與點缺陷而形成，之後電子束或氫原子係照射至p-n接合界面附近的區域或在導電調變層中的區域，以精確地控制少數載子所要注入的量。
作為實例，存在於碳擴散區域且經由退火而將碳間隙子擴散的碳，在該區域中，具有自經離子植入碳原子、矽原子、氫原子或氦原子於其中之表面層朝著經由退火而擴散之方向呈指數函數型下降之型態(profile of exponentially reducing)。在離子植入是實行於SiC基板且磊晶層接著在SiC基板上成長以製造元件的情況中，存在於前文所述的碳擴散區域中且藉由退火而將碳間隙原子 擴散的碳，係具有自基板和磊晶層的界面朝著磊晶層的表面呈指數函數型下降之型態。
在此技藝中具通常技術之人士可適當地選擇用以形成碳植入層、矽植入層、氫植入層或氦植入層的劑量以使元件中電活化點缺陷排除或減少到有效的程度(effective degree)。
更具體來說，根據本發明的雙極型SiC半導體元件包括：n型或p型的SiC基板、及n型或p型的至少一個SiC磊晶層、或n型或p型的至少一個離子植入層；碳植入層、矽植入層、氫植入層或氦植入層，係位在該SiC基板表面附近、在該SiC基板和該SiC磊晶層界面附近、及該SiC磊晶層表面附近的至少一個區域中，但在p-n接合界面附近的區域及導電調變層(基極層)中的區域除外；以及該導電調變層具有電活化點缺陷經減少的區域，該區域具有是藉由碳原子、矽原子、氫原子或氦原子的離子植入而導入的碳間隙原子藉由退火而擴散，且藉由結合該等碳間隙原子和點缺陷而減少該電活化點缺陷。此雙極型SiC半導體元件之較佳具體實例係如下文所述。
(i)一種SiC pn二極體，包括高摻雜p型層、低摻雜n型基極層及高摻雜n型層；復包括：碳植入層、矽植入層、氫植入層或氦植入層，係位在 該高摻雜p型層表面附近的區域及在該高摻雜n型層中的區域之至少一個區域，但p-n接合界面附近的區域及該低摻雜n型基極層中的區域除外；以及電活化點缺陷經減少的區域，係將碳間隙原子藉由退火而擴散，且藉由結合該等碳間隙原子與在該低摻雜n型基極層中之點缺陷而使電活化點缺陷減少的區域，其中，該等碳間隙原子是經由碳原子、矽原子、氫原子或氦原子的離子植入而導入至該低摻雜n型基極層者。
(ii)一種SiC pn二極體，包括高摻雜n型層、低摻雜p型基極層及高摻雜p型層；復包括：碳植入層、矽植入層、氫植入層或氦植入層，係位在該高摻雜n型層表面附近的區域及在該高摻雜p型層中的區域之至少一個區域，但p-n接合界面附近的區域及該低摻雜p型基極層中的區域除外；以及在該低摻雜p型基極層中具備電活化點缺陷經減少的區域，其係藉由將碳間隙原子經由退火而擴散，且藉由結合該等碳間隙原子與該低摻雜p型基極層中之點缺陷而減少該電活化點缺陷之區域，其中，該等碳間隙原子是經由碳原子、矽原子、氫原子或氦原子的離子植入而導入至該低摻雜p型基極層者。
(iii)一種SiC npn電晶體型元件，包括n型射極層、p型基極層及n型集極層；復包括： 碳植入層、矽植入層、氫植入層或氦植入層，係位在該n型射極層表面附近的區域及在該n型集極層中的區域之至少一個區域，但p-n接合界面附近的區域及該p型基極層中的區域除外；以及在該p型基極層中具備電活化點缺陷經減少的區域，其係藉由將碳間隙原子經由退火而擴散，且藉由結合該等碳間隙原子與該p型基極層中之點缺陷而減少該電活化點缺陷的區域，其中，該等碳間隙原子是經由碳原子、矽原子、氫原子或氦原子的離子植入而導入至該p型基極層者。
(iv)一種SiC pnp電晶體型元件，包括p型射極層、n型基極層及p型集極層；復包括：碳植入層、矽植入層、氫植入層或氦植入層，係位在該p型射極層表面附近的區域及在該p型集極層中的區域之至少一個區域，但p-n接合界面附近的區域及該n型基極層中的區域除外；以及在該n型基極層中具備電活化點缺陷經減少之區域，其係藉由將碳間隙原子經由退火而擴散，且藉由結合該等碳間隙原子與該n型基極層中之點缺陷而減少該電活化點缺陷的區域，其中，該等碳間隙原子是經由碳原子、矽原子、氫原子或氦原子的離子植入而導入至該n型基極層者。
(v)一種SiC閘流體型元件(包含閘極關斷型閘流體元件)，包括p型層、n型基極層、p型基極層及n型層；復包括： 碳植入層、矽植入層、氫植入層或氦植入層，係位在該p型層表面附近的區域及在該n型層中的區域之至少一個區域，但p-n接合界面附近的區域、n型基極層中的區域及該p型基極層中的區域除外；以及在該n型基極層及該p型基極層中具備電活化點缺陷經減少之區域，其係藉由將碳間隙原子經由退火而擴散，且藉由結合該等碳間隙原子與該n型基極層及該p型基極層中之點缺陷而減少該電活化點缺陷的區域，其中，該等碳間隙原子是經由碳原子、矽原子、氫原子或氦原子的離子植入而導入n型基極層及該p型基極層者。
(vi)一種SiC閘流體型元件(包含閘極關斷型閘流體元件)，包括n型層、p型基極層、n型基極層及p型層；復包括：碳植入層、矽植入層、氫植入層或氦植入層，係位在該n型層表面附近的區域及在該p型層中的區域之至少一個區域，但p-n接合界面附近的區域、該p型基極層中的區域及該n型基極層中的區域除外；以及該p型基極層及該n型基極層中之具備電活化點缺陷經減少之區域，其係藉由將碳間隙原子經由退火而擴散，且藉由結合該等碳間隙原子與該p型基極層及該n型基極層中之點缺陷而減少該電活化點缺陷的區域，其中，該等碳間隙原子是經由碳原子、矽原子、氫原子或氦原子的離子植入而導入至該p型基極層及該n型基極層者。
(vii)一種SiC IGBT型元件，包括p型層、n型基極 層、p型基極層及n型集極層；復包括：碳植入層、矽植入層、氫植入層或氦植入層，係位在該p型基極層與該n型集極層之界面附近除外之該n型集極層中及在該n型基極層側的該n型基極層表面附近的區域的至少一個區域；以及在該p型基極層中之具備電活化點缺陷經減少的區域，其係藉由將碳間隙原子經藉由退火而擴散，且藉由結合該等碳間隙原子與該p型基極層中之點缺陷而減少該電活化點缺陷的區域，其中，該等碳間隙原子經由碳原子、矽原子、氫原子或氦原子的離子植入而導入至該p型基極層者。
(viii)一種SiC IGBT型元件，包括n型層、p型基極層、n型基極層及p型集極層；復包括：碳植入層、矽植入層、氫植入層或氦植入層，係位在該n型基極層及該p型集極層界面附近除外之該p型集極層中及在該n型基極層的該p型基極層側表面附近的至少一個區域；以及在該n型基極層中具備電活化點缺陷經減少之區域，其係藉由將碳間隙原子經由退火而擴散，且藉由結合該等碳間隙原子與該n型基極層中之點缺陷而減少該電活化點缺陷的區域，其中，該等碳間隙原子是經由碳原子、矽原子、氫原子或氦原子的離子植入而導入至該n型基極層者。
此外，根據本發明另一具體實例的SiC雙極型半導體元件，包括：n型或p型的SiC基板，及至少一個n型或p型的SiC磊晶層、或至少一個n型或p型的離子植入層；碳植入層、矽植入層、氫植入層或氦植入層，係位在該SiC基板表面附近、該SiC基板與該SiC磊晶層之界面附近、及該SiC磊晶層表面附近的至少一個區域，但p-n接合界面附近及導電調變層(基極層)中的區域除外；以及在導電調變層中具備電活化點缺陷經減少的區域，其係藉由將間隙原子和原子空位經由退火而擴散，且藉由結合該等間隙原子或原子空位與電導調變層中的點缺陷而減少該電活化點缺陷的區域，其中，該等間隙原子和原子空位經由碳原子、矽原子、氫原子或氦原子的離子植入而導入至該電導調變層內者；或藉由利用應力而將在導電調變層中的該等點缺陷透過退火而向該碳植入層、該矽植入層、該氫植入層或該氦植入層側移動，使該電活化點缺陷減少，其中，該應力是藉由碳原子、矽原子、氫原子、或氦原子的離子植入而導入者。
本發明之其他優點及較佳特徵係可從下列敘述及附圖而明晰顯示。
根據本發明，載子捕獲中心可藉由高溫退火有效地減少或排除。
此外，由於在碳間隙原子的導入區域和擴散區域中的 載子捕獲中心的濃度係經排除或減少，故根據本發明的SiC半導體元件具有絕佳的元件特性。
本發明的較佳實例將參照附圖詳細描述如下。第1圖是顯示製造SiC層製程的示意圖，其中係利用根據本發明較佳具體實例的方法減少再結合中心。
根據本發明的SiC晶體層中，磊晶層(E)是自SiC基板(S)的表面成長。應用已知的方法，較佳為以化學氣相沉積(CVD)來成長磊晶層(E)。
作為步驟(a)，碳原子(C)是經離子植入至磊晶層(E)的淺表面層(A)內。藉由上述的步驟，導入過量碳間隙原子至表面層(A)之中。
接著，作為步驟(b)，藉由加熱SiC晶體層，使經導入至表面層(A)的碳間隙原子自表面層(A)擴散到磊晶層(E)，該磊晶層(E)是在表面層(A)之下的塊狀層。此時，在步驟(b)的期間，碳間隙原子連同在磊晶層(E)中的碳原子空位一起消失，或形成非電活化的其他缺陷。由此，存在於磊晶層(E)中的電活化點缺陷即經由退火移除或變為不活化。
用於植入碳原子(C)的步驟(a)與使SiC晶體層退火的步驟(b)可同時進行。
此外，已植入碳原子(C)的表面層(A)可經蝕刻或機械方式移除。
藉由上述步驟，可改進磊晶層(E)的品質。
參照第2圖，依步驟的順序來描述上列步驟應用到具有n型SiC磊晶層的基板時的具體例。
(1)首先，藉由已知的方法，較佳為藉由CVD，在SiC晶體基板上成長厚度50μm的n型磊晶層(E)。此長成的(as-grown)磊晶層(E)包含如圖中以空白圓表示的原子空位。在此，磊晶層的厚度一般是由所要獲得的元件的耐受電壓所決定。
(2)之後，離子化碳原子(C)，並使用範圍在10keV至150keV間的加速能量，以及範圍在0.25E12cm-2至1.45E12cm-2的劑量，使碳原子(C)向已加熱至600℃的磊晶層(E)的表面加速。在此，藉由在離子植入期間加熱磊晶層，藉由離子植入而產生在表面層部分的晶體缺陷得以減少。
碳原子(C)係以此方式，經植入到磊晶層(E)內以形成表面層(A)，該表面層(A)是厚度250nm碳間隙原子富含層。在此區域中植入的碳的濃度大致維持在大約1.5E17cm-3。
(3)之後，為了退火，磊晶層(E)在1600℃加熱30分鐘，以使經植入在其中的碳自表面層(A)向外擴散。在退火期間，碳原子(間隙原子)與在表面層(A)下的磊晶層(E)中的點缺陷黏附並結合，以使點缺陷不電活化。由於經植入至表面層(A)的碳比磊晶層(E)中的電活化的缺陷更多，所有的缺陷都可使之不活化。以此方式，在表面層(A)下的磊晶層(E)的電活化點缺陷的濃度會降 低。
(4)在已植入有碳原子(C)的上邊緣表面層(A)含有與植入損傷有關的缺陷。因此，表面層(A)係藉由使用CH4及O2氣體之反應性離子蝕刻(reactive ion etching(RIE))來移除，用以證明植入碳原子(C)推進至表面層(A)下的磊晶層(E)內的影響。欲藉由RIE移除的厚度是在自表面起算400nm的範圍。然而，依其應用方式，表面層(A)可藉其他已知的技術而留下或移除。
(5)之後，若需要，為了使表面平滑化，磊晶層(E)的表面可使用高溫氧進行氧化，以形成厚度接近100nm的SiO2氧化膜，再將該氧化膜移除。
(6)經由上述步驟，可獲得品質改善的SiC樣本。
第3圖是顯示根據本發明的另一較佳具體實例的方法製造再結合中心已減少之SiC層之步驟示意圖。在本具體實例，係使用SiC塊晶(B)作為SiC晶體。該SiC塊晶(B)亦可為自長成的SiC塊晶切割所得的晶圓。
此等SiC塊晶(B)是藉由昇華(sublimation)方法、HTCVD方法等所獲得的塊狀晶體(bulk-like crystal)。SiC晶圓可藉由切割此塊晶成為例如自300μm至400μm範圍的厚度而獲得。在晶體的成長期間形成的電活化點缺陷等係包含於該SiC晶圓中。
作為步驟(a)，碳原子(C)係經離子植入至SiC塊晶(B)的上面側的淺表面層(A)內。藉由上述步驟，過量碳間隙原子即被導入到表面層(A)中。
接著，如步驟(b)，藉由加熱SiC塊晶(B)，使植入至表面層(A)內的碳原子(C)自表面層(A)擴散進入表面層(A)下的SiC塊晶(B)。在退火期間，碳間隙原子連同SiC塊晶(B)中的碳原子空位一起消失，或形成其他非電活化的點缺陷。由此，存在於SiC塊晶(B)中的電活化點缺陷係經退火移除或變為不活化。
用於植入碳原子(C)的步驟(a)與使SiC塊晶(B)退火的步驟(b)可同時進行。
此外，已植入碳原子(C)的表面層(A)可經蝕刻或以機械方式移除。
藉由上述步驟，可改進SiC塊晶(B)的品質。
第4圖是顯示根據本發明的另一較佳具體實例的方法製造再結合中心已減少之SiC層之步驟示意圖。在本具體實例，與第3圖相似，係使用SiC塊晶(B)作為SiC晶體。然而，此情況包含第4圖所顯示的於該SiC塊晶上方存在有任意磊晶層的情況。在第3圖所顯示的具體實例中，碳原子(C)是經離子植入至該SiC塊晶(B)上面側的表面層(A)，且碳間隙原子係藉由退火擴散進入在表面層(A)下方的SiC塊晶(B)。另一方面，在本具體實例中，作為步驟(a)，碳原子(C)是經離子植入至在SiC塊晶(B)下面側的淺表面層(A)。藉由上述步驟，過量的碳間隙原子即被導入至在下面側的表面層(A)。
接著，作為步驟(b)，則藉由加熱SiC塊晶(B)，使植入至表面層(A)的碳原子(C)自表面層(A)擴散進入在表面 層(A)上的SiC塊晶(B)及其上的磊晶層。在退火期間，碳間隙原子連同SiC塊晶(B)中的碳原子空位一起消失，或形成其他非電活化的點缺陷。由此，存在於SiC塊晶(B)及磊晶層內的電活化點缺陷係經退火移除或變為不活化。
在本具體實例中，碳原子(C)經離子植入至SiC塊晶(B)的下面側的表面層(A)，並擴散進入到表面層(A)上方的SiC塊晶(B)及磊晶層。因此，詳言之，在自SiC塊晶(B)的及磊晶層下面附近至其內部的區域，電活化點缺陷可被充分地除去或減少。
第5圖是顯示根據本發明的另一較佳具體實例的方法製造再結合中心已減少之SiC層之步驟示意圖。在本具體實例，與第3圖和第4圖相似，係使用SiC塊晶(B)作為SiC晶體。
作為步驟(a)，碳原子(C)係經離子植入至SiC塊晶(B)的上面側和下面側的淺表面層(A)。藉由上述步驟，過量碳間隙原子即被分別導入至上面側與下面側的表面層(A)內。
接著，作為步驟(b)，係藉由加熱SiC塊晶(B)，使經植入至表面層(A)的碳原子(C)擴散進入表面層(A)內的SiC塊晶(B)內。在退火期間，碳間隙原子連同SiC塊晶(B)中的碳原子空位一起消失，或形成其他非電活化的點缺陷。由此，存在於SiC塊晶(B)中的電活化點缺陷即經退火移除或變為不活化。
在本具體實例中，碳原子(C)係經離子植入至在SiC塊晶(B)兩個面側上的表面層(A)內，並擴散進入到表面層 (A)內部的SiC塊晶(B)。因此，詳言之，在自SiC塊晶(B)的兩個面附近至其內部的區域，電活化點缺陷可被充分地排除或減少。
第6圖是顯示根據本發明的另一較佳具體實例的方法製造再結合中心已減少之SiC層之步驟示意圖。在本具體實例中，作為步驟(a)，碳原子(C)是經離子植入進入SiC塊晶(B)的淺表面層(A)內。藉由上述步驟，過量的碳間隙原子即被導入到表面層(A)內。
接著，作為步驟(b)，使SiC層從已植入碳原子(C)之表面層(A)的邊緣面向上成長，以形成磊晶層(E)。藉由加熱SiC晶體，使植入至表面層(A)的碳原子(C)自表面層(A)擴散進入到磊晶層(E)內。在退火期間，碳間隙原子連同磊晶層(E)內的碳原子空位一起消失，或形成其他非電活化的點缺陷。
在此同時，經植入至表面層(A)內的碳原子(C)亦自表面層(A)擴散進入到與磊晶層(E)相反側的SiC塊晶(B)內。藉由上述步驟，碳間隙原子乃與SiC塊晶(B)內，尤其是表面層(A)附近或內部的區域中之碳原子空位一起消失，或形成其他非電活化的點缺陷。
藉由上述步驟，存在於磊晶層(E)和SiC塊晶(B)內的電活化點缺陷即經退火移除或變為不活化。
在上述步驟(b)中的退火可和在CVD室(chamber)內加熱期間使磊晶層(E)在SiC塊晶(B)上成長的步驟一起進行。
第7圖是顯示根據本發明的另一較佳具體實例的方法製造再結合中心已減少之SiC層之步驟示意圖。在本具體實例中，首先，類似於第1圖，準備自SiC基板(S)表面成長有磊晶層(E)的晶圓。
作為步驟(a)，碳原子(C)係經離子植入進入磊晶層(E)的淺表面層(A)內。藉由上述步驟，過量碳間隙原子即經導入至表面層(A)內。
接著，作為步驟(b)，係使SiC磊晶層(E1)從已植入碳原子(C)之表面層(A)的邊緣面向上成長。藉由加熱SiC晶體，使植入到表面層(A)內的碳原子(C)自表面層(A)擴散進入到磊晶層(E1)。在退火期間，碳間隙原子乃連同磊晶層(E1)中的碳原子空位一起消失，或形成其他非電活化的點缺陷。
在此同時，經植入至表面層(A)的碳原子(C)亦自表面層(A)擴散進入到與磊晶層(E1)相反側的磊晶層(E)。在退火期間，碳間隙原子連同磊晶層(E)中的碳原子空位一起消失，或形成其他非電活化的點缺陷。
作為步驟(c)，碳原子(C)接著離子植入至磊晶層(E1)外側邊緣面的淺表面層(A)中。藉由上述步驟，過量碳間隙原子即被導入到表面層(A)內。
接著，作為步驟(d)，使SiC磊晶層(E2)自已植入有碳原子(C)之表面層(A)的邊緣面向上成長。藉由加熱SiC晶體，使經植入至表面層(A)的碳原子(C)自表面層(A)擴散進入到磊晶層(E2)。在退火期間，碳間隙原子連同磊晶層(E2) 中的碳原子空位一起消失，或形成其他非電活化的點缺陷。
在此同時，經植入至表面層(A)內的碳原子(C)亦自表面層(A)擴散進入到與磊晶層(E2)相反側的磊晶層(E1)。在退火期間，碳間隙原子連同在磊晶層(E1)中的碳原子空位一起消失，或形成其他非電活化的點缺陷。
藉由上述步驟，存在於磊晶層(E)、(E1)和(E2)中的電活化點缺陷，特別是存在於磊晶層(E)和(E1)的界面附近以及存在於磊晶層(E1)和(E2)的界面附近的電活化點缺陷，即經退火移除或變為不活化。
在上述步驟(b)和(d)中的退火，可與在CVD室中加熱期間使磊晶層(E1)或磊晶層(E2)成長的步驟同時進行。
此外，亦可藉由重複前文所述的操作，在磊晶層(E2)上形成新的磊晶層。藉由進行重複的操作n次，進而在磊晶層(E)上形成n層磊晶層。因此，獲得由複數層電活化點缺陷較少的層所構成的磊晶層。
第16圖係圖示兩個SiC晶體樣本的DLTS頻譜(spectra)，其中，該樣本(1)是根據本發明的較佳具體實例所製備的，而該樣本(2)是在與該樣本(1)相同的條件下所製備，但省略步驟(a)。
根據該樣本(1)，來自Z1/Z2的信號已完全消失，因此該陷阱已變為電性不活化。此外，來自EH6/7的信號亦已完全消失，但在此圖中並未顯示。
第17圖係顯示藉由光致發光衰減(photoluminescence decay)而量測少數載子生命週期的 結果，其中該樣本(1)是根據本發明的較佳具體實例所製備的，而該樣本(2)是在與該樣本(1)相同的條件下所製備，但省略步驟(a)。
如圖所示，少數載子生命週期的增加在樣本(1)中是很明顯的。
第18圖係顯示在不同退火溫度下，藉由光致發光衰減而量測少數載子生命週期的結果，其中該樣本(1)是根據本發明的較佳具體實例所製備的，而該樣本(2)是在與該樣本(1)相同的條件下所製備，但省略步驟(a)。退火時間分別為30分鐘。
如該圖所示，在退火時間是30分鐘的情形中，藉由在超過1400℃的溫度退火，少數載子生命週期的增加在樣本(1)中是很明顯的。一般認為，藉由進一步延長退火時間，退火溫度可降低到接近1200℃。退火溫度的上限是接近2200℃，這和SiC的昇華溫度相當。
在上述各具體實施例中所描述的改進SiC晶質的方法可適用至許多種類的SiC半導體元件的製造。尤其，該方法較佳係應用至雙極型SiC半導體元件的製造，其中電活化點缺陷的減少特別地有效。該雙極型SiC半導體元件的較佳具體實施例係如下所述。
第8圖是顯示根據本發明的較佳具體實例的SiC pn二極體之元件結構剖面的示意圖。該SiC pn二極體10係具有高摻雜p型層、低摻雜n型基極層及高摻雜n型層。在其元件結構中的SiC晶體類型、或每一層精確的厚度和 雜質濃度等的適合範圍及其組合，已為此技藝中有通常技術知識之人士所咸知者。
如該圖所示，在該SiC pn二極體10中，低摻雜n型SiC基極層12是藉由磊晶成長法(epitaxial growth method)而形成在高摻雜n型SiC層11上，且高摻雜p型SiC層13是藉由磊晶成長法而形成在低摻雜n型SiC基極層12上。
陽極電極15是形成在高摻雜p型SiC層13之表面上，且陰極電極16是形成在高摻雜n型SiC層11之表面上。數字14代表使電場集中鬆弛以增進耐受電壓特性的電場鬆弛用p型離子植入層。
在該低摻雜n型SiC基極層12中，藉由應用顯示於第1圖至第7圖中的任何方法，將在碳植入層100中的碳間隙原子經由退火而擴散進入到低摻雜n型SiC基極層12內，而形成碳擴散區域200，其中，該碳植入層100是藉由將碳原子(C)離子植入至高摻雜p型SiC層13表面附近的區域或高摻雜n型SiC層11內而形成。
根據該SiC pn二極體10，該碳擴散區域200是在電活化缺陷會影響元件特性之導電調變層中形成，且藉由結合碳間隙原子與點缺陷而減少電活化點缺陷。因此，該SiC pn二極體10具有絕佳的元件特性。
第9圖是顯示根據本發明另一較佳具體實例的SiC pn二極體之元件結構剖面的示意圖。在該SiC pn二極體20中，低摻雜p型SiC基極層22是藉由磊晶成長法而形成在 高摻雜p型SiC層21上，且高摻雜n型SiC層23是藉由磊晶成長法形成在低摻雜p型SiC基極層22上。
陰極電極25是形成在高摻雜n型SiC層23之表面上，且陽極電極26是形成在高摻雜p型SiC層21之表面上。數字24代表使電場集中鬆弛以增進耐受電壓特性的電場鬆弛用n型離子植入層。
在該低摻雜p型SiC基極層22中，藉由應用顯示於第1圖至第7圖中的任何方法，經由將碳植入層100中的碳間隙原子，藉由退火而擴散進入到低摻雜p型SiC基極層22內，形成碳擴散區域200，其中，該碳植入層100是藉由將碳原子(C)離子植入至高摻雜n型SiC層23表面附近的區域或高摻雜p型SiC層21內而形成。
根據該SiC pn二極體20，該碳擴散區域200是形成在電活化缺陷會影響元件特性之導電調變層中，且藉由結合碳間隙原子與點缺陷而減少電活化點缺陷。因此，該SiC pn二極體20具有絕佳的元件特性。
第10圖是顯示根據本發明的較佳具體實例的SiC npn電晶體之元件結構剖面的示意圖。該SiC npn電晶體30具有n型射極層、p型基極層及n型集極層。在元件結構中的該SiC晶體類型、每一層精確的厚度和雜質濃度的適合範圍及其組合，已為此技藝中具有通常技術之人士知識所咸知者。
如該圖所示，在該SiC npn電晶體30中，p型SiC基極層31是藉由磊晶成長法形成在n型SiC集極層32上， 且n型SiC射極層33是藉由磊晶成長法形成在p型SiC基極層31上。
高摻雜p型離子植入層34是形成在p型SiC基極層31的n型SiC射極層33的周圍的表面附近，且閘極電極35是形成在高摻雜p型離子植入層34上。
射極電極36是形成在n型SiC射極層33的表面，且集極電極37是形成在n型SiC集極層32的表面。
在該p型SiC基極層31中，藉由應用顯示於第1圖至第7圖中的任何方法，將在碳植入層100中的碳間隙原子經由退火而擴散進入到p型SiC基極層31內，而形成碳擴散區域200，其中，該碳植入層100是藉由將碳原子(C)經離子植入至n型SiC射極層33的表面附近或至n型SiC集極層32內而形成。
根據該SiC npn電晶體30，該碳擴散區域200是形成在電活化缺陷會影響元件特性之導電調變層中，且藉由結合碳間隙原子與點缺陷而減少電活化點缺陷。因此，該SiC npn電晶體30具有絕佳的元件特性。
第11圖是顯示根據本發明的較佳具體實例的SiC pnp電晶體之元件結構剖面的示意圖。在該SiC pnp電晶體40中，n型SiC基極層41是藉由磊晶成長法形成在p型SiC集極層42上，且p型SiC射極層43是藉由磊晶成長法形成在n型SiC基極層41上。
高摻雜n型離子植入層44是形成在n型SiC基極層41的p型SiC射極層43周圍的表面附近，且閘極電極45 是形成在高摻雜n型離子植入層44上。
射極電極46是形成在p型SiC射極層43的表面，且集極電極47是形成在p型SiC集極層42的表面。
在該n型SiC基極層41中，藉由應用顯示於第1圖至第7圖中的任何方法，將在碳植入層100中的碳間隙原子藉由退火而擴散進入至n型SiC基極層41內，而形成碳擴散的區域200，其中，該碳植入層100是藉由將碳原子(C)離子植入至p型SiC射極層43表面附近或p型SiC集極層42內而形成。
根據該SiC pnp電晶體40，該碳擴散區域200是形成在電活化缺陷會影響元件特性之導電調變層中，且藉由結合碳間隙原子與點缺陷而減少電活化點缺陷。因此，該SiC pnp電晶體40具有絕佳的元件特性。
第12圖是顯示根據本發明的較佳具體實例的SiC閘流體之元件結構剖面的示意圖。該SiC閘流體50具有p型層、n型基極層、p型基極層及n型層的SiC閘極關斷閘流體。在元件結構中的SiC晶體類型、每一層精確的厚度和雜質濃度的合適範圍及其組合，是此技藝中具有通常技術知識之人士所咸知者。
如該圖所示，在該SiC閘流體50中，p型SiC基極層52是藉由磊晶成長法形成在n型SiC層51上，且n型SiC基極層53是藉由磊晶成長法形成在該p型SiC基極層52上，且p型SiC層54是藉由磊晶成長法形成在n型SiC基極層53上。
高摻雜n型離子植入層55是形成在n型SiC基極層53的p型SiC層54周圍的表面附近，且閘極電極56是形成在高摻雜n型離子植入層55上。
陽極電極57是形成在p型SiC層54的表面，且陰極電極58是形成在n型SiC層51的表面上。
在該p型SiC基極層52中及n型SiC基極層53中，藉由應用顯示於第1圖至第7圖中的任何方法，將在碳植入層100中的碳間隙原子經由退火而擴散進入到p型SiC基極層52內及n型SiC基極層53內，而形成碳擴散區域200，其中，該碳植入層100是藉由將碳原子(C)離子植入至p型SiC層54表面附近的區域或n型SiC層51內而形成。
根據該SiC閘流體50，該碳擴散區域200是形成在電活化缺陷會影響元件特性的導電調變層中，且藉由結合碳間隙原子與點缺陷而減少電活化點缺陷。因此，該SiC閘流體50具有絕佳的元件特性。
第13圖是顯示根據本發明的較佳具體實例的SiC閘流體之元件結構剖面的示意圖。在該SiC閘流體60中，n型SiC基極層62是藉由磊晶成長法形成在p型SiC層61上，p型SiC基極層63是藉由磊晶成長法形成在n型SiC基極層62上，且n型SiC層64是藉由磊晶成長法形成在p型SiC基極層63上。
高摻雜p型離子植入層65是形成在p型SiC基極層63的n型SiC層64周圍的表面附近，且閘極電極66是形 成在高摻雜p型離子植入層65上。
陰極電極67是形成在n型SiC層64的表面，且陽極電極68是形成在p型SiC層61的表面。
在該n型SiC基極層62及p型SiC基極層63中，藉由應用顯示於第1圖至第7圖中的任何方法，將在碳植入層100中的碳間隙原子經由退火而擴散進入到n型SiC基極層62內及p型SiC基極層63內，而形成碳擴散區域200，其中，該碳植入層100是藉由將碳原子(C)離子植入至n型SiC層64表面附近的區域或p型SiC層61內而形成。
根據該SiC閘流體60，該碳擴散區域200是形成在電活化缺陷會影響元件特性導電調變層中，且藉由結合碳間隙原子與點缺陷而減少電活化點缺陷。因此，該SiC閘流體60具有絕佳的元件特性。
第14圖是顯示根據本發明的較佳具體實例的SiC IGBT之元件結構剖面的示意圖。該SiC IGBT 70具有p型層、n型基極層、p型基極層及n型集極層。在元件結構中之SiC晶體類型、每一層精確的厚度和雜質濃度的合適範圍及其組合，是在此技藝中具有通常技術知識之人士所咸知者。
如該圖所示，在該SiC IGBT 70中，p型SiC基極層71是藉由磊晶成長法形成在n型SiC集極層72上。
閘極電極75是介著作為閘極絕緣膜的氧化膜78而形成在p型SiC基極層71上。另一方面，n型基極層74是 形成在p型SiC基極層71上部，且射極電極76是形成在n型基極層74上。該n型基極層74是形成在自閘極電極75之下的氧化膜78至射極電極76的範圍間，且p型層73是形成在自n型基極層74內側之氧化膜78至射極電極76間的範圍。
集極電極77是形成在n型SiC集極層72的表面。
在該p型SiC基極層71中，藉由應用顯示於第1圖至第7圖中的任何方法，將在碳植入層100中的碳間隙原子經由退火而擴散進入到p型SiC基極層71內，而形成碳擴散區域200，其中，該碳植入層100是藉由將碳原子(C)離子植入至p型SiC基極層71之n型基極層74側的表面附近的區域或n型SiC集極層72內而形成。
根據該SiC IGBT 70，該碳擴散區域200是形成在電活化缺陷會影響元件特性的導電調變層中，且藉由結合碳間隙原子與點缺陷而減少電活化點缺陷。因此，該SiC IGBT 70具有絕佳的元件特性。
第15圖是顯示根據本發明的較佳具體實例的SiC IGBT之元件結構剖面的示意圖。在該SiC IGBT 80中，n型SiC基極層81是藉由磊晶成長法形成在p型SiC集極層82上。
閘極電極85是介著作為閘極絕緣膜的氧化膜88形成在n型SiC基極層81上。另一方面，p型基極層84是形成在n型SiC基極層81上，且射極電極86是形成在p型基極層84上。該p型基極層84是形成在自閘極電極85 之下的氧化膜88至射極電極86的範圍間，且n型層83是形成在自p型基極層84內側之氧化膜88至射極電極86間的範圍。
集極電極87是形成在p型SiC集極層82的表面。
在該n型SiC基極層81中，藉由應用顯示於第1圖至第7圖中的任何方法，將在碳植入層100中的碳間隙原子經由退火而擴散進入到n型SiC基極層81，而形成碳擴散區域200，其中，該碳植入層100是藉由將碳原子(C)離子植入至n型SiC基極層81之p型基極層84側的表面附近的區域或p型SiC集極層82內而形成。
根據該SiC IGBT 80，該碳擴散區域200是形成在電活化缺陷會影響元件特性的導電調變層中，且藉由結合碳間隙原子與點缺陷而減少電活化點缺陷。因此，該SiC IGBT 80具有絕佳的元件特性。
本發明當然是不以任何方式受限於上述的較佳具體實例，且其許多可能的調整及改變對在此技藝中具有通常技術知識之人士是顯而易知的。
故本發明有可能改進整個SiC層的品質或只改進其中區域的品質。
在本說明書中使用之“層”的定義是要廣泛解釋且包括所有類型的體積擴展(volume extension)及形狀。
在本說明書中使用之“晶體”的用語，意指含跨更大區域之三維的絕佳晶格週期性，亦即，典型多晶結構不包括在內。
10‧‧‧SiC pn二極體
11‧‧‧高摻雜的n型SiC層
12‧‧‧低摻雜的n型SiC基極層
13‧‧‧高摻雜的p型SiC層
14‧‧‧電場鬆弛用p型離子植入層
15‧‧‧陽極電極
16‧‧‧陰極電極
20‧‧‧SiC pn二極體
21‧‧‧高摻雜的p型SiC層
22‧‧‧低摻雜的p型SiC基極層
23‧‧‧高摻雜的n型SiC層
24‧‧‧電場鬆弛用n型離子植入層
25‧‧‧陰極電極
26‧‧‧陽極電極
30‧‧‧SiC npn電晶體
31‧‧‧p型SiC基極層
32‧‧‧n型SiC集極層
33‧‧‧n型SiC射極層
34‧‧‧高摻雜的p型離子植入層
35‧‧‧閘極電極
36‧‧‧射極電極
37‧‧‧集極電極
40‧‧‧SiC pnp電晶體
41‧‧‧n型SiC基極層
42‧‧‧p型SiC集極層
43‧‧‧p型SiC射極層
44‧‧‧高摻雜的n型離子植入層
45‧‧‧閘極電極
46‧‧‧射極電極
47‧‧‧集極電極
50‧‧‧SiC閘流體
51‧‧‧n型SiC層
52‧‧‧p型SiC基極層
53‧‧‧n型SiC基極層
54‧‧‧p型SiC層
55‧‧‧高摻雜n型離子植入層
56‧‧‧閘極電極
57‧‧‧陽極電極
58‧‧‧陰極電極
60‧‧‧SiC閘流體
61‧‧‧p型SiC層
62‧‧‧n型SiC基極層
63‧‧‧p型SiC基極層
64‧‧‧n型SiC層
65‧‧‧高摻雜p型離子植入層
66‧‧‧閘極電極
67‧‧‧陰極電極
68‧‧‧陽極電極
70‧‧‧SiC IGBT
71‧‧‧p型SiC基極層
72‧‧‧n型SiC集極層
73‧‧‧p型層
74‧‧‧n型基極層
75‧‧‧閘極電極
76‧‧‧射極電極
77‧‧‧集極電極
78‧‧‧氧化膜
80‧‧‧SiC IGBT
81‧‧‧n型SiC基極層
82‧‧‧p型SiC集極層
83‧‧‧n型層
84‧‧‧p型基極層
85‧‧‧閘極電極
86‧‧‧射極電極
87‧‧‧集極電極
88‧‧‧氧化膜
100‧‧‧碳植入層
200‧‧‧碳擴散區域
A‧‧‧表面層
B‧‧‧SiC塊晶
C‧‧‧碳原子
E、E1、E2‧‧‧磊晶層
S‧‧‧基板
第1圖是顯示製造SiC層製程的示意圖，其中當利用根據本發明較佳具體實例的方法時，減少再結合中心已減少。
第2-1至2-6圖是顯示製造SiC層製程的示意圖，其中當利用根據本發明較佳具體實例的方法時，再結合中心已減少。
第3圖是顯示製造SiC層製程的示意圖，其中當利用根據本發明的另一較佳具體實例的方法時，再結合中心已減少。
第4圖是顯示製造SiC層製程的示意圖，其中當利用根據本發明的另一較佳具體實例的方法時，再結合中心已減少。
第5圖是顯示製造SiC層製程的示意圖，其中當利用根據本發明的另一較佳具體實例的方法時，再結合中心已減少。
第6圖是顯示製造SiC層製程的示意圖，其中當利用根據本發明的另一較佳具體實例的方法時，再結合中心已減少。
第7圖是顯示製造SiC層製程的示意圖，其中當利用根據本發明的另一較佳具體實例的方法時，再結合中心已減少。
第8圖是顯示根據本發明的較佳具體實例的SiC pn二極體之元件結構剖面的示意圖。
第9圖是顯示根據本發明的另一較佳具體實例的SiC pn二極體之元件結構剖面的示意圖。
第10圖是顯示根據本發明的較佳具體實例的SiC npn電晶體之元件結構剖面的示意圖。
第11圖是顯示根據本發明的較佳具體實例的SiC pnp電晶體之元件結構剖面的示意圖。
第12圖是顯示根據本發明的較佳具體實例的SiC閘流體之元件結構剖面的示意圖。
第13圖是顯示根據本發明的較佳具體實例的SiC閘流體之元件結構剖面的示意圖。
第14圖是顯示根據本發明的較佳具體實例的SiC IGBT之元件結構剖面的示意圖。
第15圖是顯示根據本發明的較佳具體實例的SiC IGBT之元件結構剖面的示意圖。
第16圖係圖示說明兩個SiC晶體樣本的DLTS頻譜，其中該樣本(1)是根據本發明的較佳具體實例所製備的，以及該樣本(2)是在與該樣本(1)相同的條件下所製備，但省略步驟(a)。
第17圖係圖示說明藉由光致發光衰減(photoluminescence decay)量測少數載子生命週期的結果，其中該樣本(1)是根據本發明的較佳具體實例所製備的，以及該樣本(2)是在與該樣本(1)相同的條件下所製備，但省略步驟(a)。
第18圖係圖示說明在退火溫度改變的情況下，藉由光 致發光衰減量測少數載子生命週期的結果，其中該樣本(1)是根據本發明的較佳具體實例所製備的，以及該樣本(2)是在與該樣本(1)相同的條件下所製備，但省略步驟(a)。
第19圖是顯示在完美4H-SiC晶體中Si和C原子排列的示意圖。
第20圖是顯示在4H-SiC晶體中Si和C原子排列以及晶體內包含的各種點缺陷的示意圖。
A‧‧‧表面層
C‧‧‧碳原子
F‧‧‧磊晶層
S‧‧‧基板

Claims (48)

  1. 一種改進SiC晶質的方法，係藉由排除或減少已長成(as-grown)的SiC晶體層中之載子捕獲中心而達成，該方法包括以下步驟：(a)對該SiC晶體層的淺表面層進行離子植入，以將碳間隙原子導入該表面層；以及(b)藉加熱該SiC晶體使經導入至該表面層內的該等碳間隙原子自該表面層擴散進入塊狀層，且使該等碳間隙原子和點缺陷結合，藉此使在該塊狀層中的電活化點缺陷變為不活化。
  2. 如申請專利範圍第1項的方法，其中，復包括將已植入原子至其中的該表面層進行蝕刻或機械性移除之步驟(c)。
  3. 如申請專利範圍第1項的方法，其中，在該步驟(a)中所要離子植入的原子為碳原子、矽原子、氫原子或氦原子，該等原子為中性地作用於該SiC晶體。
  4. 如申請專利範圍第1項的方法，其中，該步驟(a)與(b)係同時進行。
  5. 如申請專利範圍第1項的方法，其中，在該步驟(a)中，係照射具有90keV或更高能量的電子束，以將該等碳間隙原子導入該表面層內。
  6. 如申請專利範圍第1項的方法，其中，在該步驟(a)中，該表面層係在800℃或更高溫度的氧氣環境中氧化，以將該等碳間隙原子導入該表面層內。
  7. 如申請專利範圍第1項的方法，其中，該步驟(a)中復包括依下述方式選擇所要植入的原子劑量：使所產生的碳間隙原子的濃度超過在該塊狀層中之電活化點缺陷的濃度。
  8. 如申請專利範圍第1項的方法，其中，在該步驟(a)中，原子的離子植入能量是在10keV至10MeV的範圍內。
  9. 如申請專利範圍第1項的方法，其中，在該步驟(a)中，在離子植入期間的該SiC晶體的溫度是在10℃至1700℃的範圍內。
  10. 如申請專利範圍第1項的方法，其中，在該步驟(b)中，退火的溫度是在1200℃至2200℃的範圍內。
  11. 如申請專利範圍第1項的方法，其中，該步驟(a)和(b)中係使用具有磊晶層的SiC晶圓。
  12. 如申請專利範圍第1項的方法，其中，該步驟(a)和(b)中係使用SiC塊晶。
  13. 如申請專利範圍第1項的方法，其中，該步驟(a)和(b)中係使用切割自SiC塊晶的晶圓。
  14. 如申請專利範圍第1項的方法，其中，該步驟(a)和(b)中係使用SiC單晶晶圓，該SiC單晶晶圓是藉由以下製程以磊晶層的形式形成：在使用切割自SiC塊晶的晶圓作為基板而獲得SiC磊晶層之後，將該基板部分移除。
  15. 如申請專利範圍第1項的方法，其中，在該步驟(a)和(b)中係使用具有n型及p型磊晶層的任意組合的SiC晶圓。
  16. 一種改進SiC晶質的方法，係藉由排除或減少已長成的SiC晶體層中的載子捕獲中心而達成，該方法包括以下步驟：(a)將碳原子、矽原子、氫原子或氦原子進行離子植入至該SiC晶體層的淺表面層內，以將碳間隙原子導入該表面層內；以及(b)從其中已導入有該等碳間隙原子之該表面層的邊緣面使該SiC層向上成長，使已導入該表面層的該等碳間隙原子自該表面層中擴散進入該成長層，同時使該等碳間隙原子和點缺陷結合，使得在該成長層中的電活化點缺陷變為不活化。
  17. 如申請專利範圍第16項的方法，其中，該步驟(a)復包括依下述方式選擇所要植入的原子劑量：使該等導入的碳間隙原子的濃度超過該成長層中之該等電活化點缺陷的濃度。
  18. 如申請專利範圍第16項的方法，其中，在該步驟(a)中，原子的離子植入能量是在10keV至10MeV的範圍內。
  19. 如申請專利範圍第16項的方法，其中，在該步驟(a)中，在離子植入期間的該SiC晶體的溫度是在10℃至1700℃的範圍內。
  20. 如申請專利範圍第16項的方法，其中，該步驟(a)和(b)中係使用具有磊晶層的SiC晶圓。
  21. 如申請專利範圍第16項的方法，其中，該步驟(a)和(b)中係使用SiC塊晶。
  22. 如申請專利範圍第16項的方法，其中，該步驟(a)和(b)中係使用切割自SiC塊晶的晶圓。
  23. 如申請專利範圍第16項的方法，其中，該步驟(a)和(b)中係使用SiC單晶晶圓，該SiC單晶晶圓是藉由以下製程以磊晶層的形式形成：在使用切割自SiC塊晶的晶圓作為基板而獲得磊晶層之後，將該基板部分移除。
  24. 如申請專利範圍第16項的方法，其中，在該步驟(a)和(b)中係使用具有n型及p型磊晶層的任意組合的SiC晶圓。
  25. 一種改進SiC晶質的方法，係藉由排除或減少已長成的SiC晶體層中的載子捕獲中心而達成，該方法包括以下步驟：(a)對該SiC晶體層的淺表面層內進行離子植入，以將間隙原子和原子空位或應力導入該表面層內；以及(b)藉加熱該SiC晶體，使經導入該表面層中的該等間隙原子及原子空位自該表面層中擴散到塊狀層中，同時使該等間隙原子或原子空位與點缺陷結合，或藉由利用導入至該表面層中的該應力而使在該塊狀層中的該等點缺陷向該表面層側移動，藉以使在該塊狀層中的該等電活化點缺陷變為不活化或消失。
  26. 如申請專利範圍第25項的方法，其中，復包括將已植入原子至其中的該表面層進行蝕刻或機械性移除之步驟(c)。
  27. 如申請專利範圍第25項的方法，其中，在該步驟(a)中所要離子植入的原子是碳原子、矽原子、氫原子或氦原子，該等原子為中性地作用於該SiC晶體。
  28. 如申請專利範圍第25項的方法，其中，該步驟(a)與(b)係同時進行。
  29. 如申請專利範圍第25項的方法，其中，在該步驟(b)中，退火的溫度是在1200℃至2200℃的範圍內。
  30. 一種改進SiC晶質的方法，係藉由排除或減少已長成的SiC晶體層中的載子捕獲中心而達成，該方法包括以下步驟：(a)將碳原子、矽原子、氫原子或氦原子進行離子植入至該SiC晶體層的淺表面層內，以將間隙原子和原子空位或應力導入該表面層內；以及(b)從其中已導入有該等間隙原子和原子空位或應力之該表面層的邊緣面使該SiC層向上成長，使已導入該表面層的該等間隙原子和原子空位自該表面層擴散進入該成長層中，同時使該等間隙原子或原子空位與點缺陷結合，或藉由利用已導入至該表面層的該應力，使在該成長層中的該等點缺陷向該表面層側移動，藉以使在該成長層中的該等電活化點缺陷變為不活化或消失。
  31. 如申請專利範圍第25或30項的方法，其中，在該步驟(a)中，原子的離子植入能量是在10keV至10MeV的範圍內。
  32. 如申請專利範圍第25或30項的方法，其中，在該步驟(a)中，在離子植入期間的該SiC晶體的溫度是在10℃至1700℃的範圍內。
  33. 如申請專利範圍第25或30項的方法，其中，該步驟(a)和(b)中係使用具有磊晶層的SiC晶圓。
  34. 如申請專利範圍第25或30項的方法，其中，該步驟(a)和(b)中係使用SiC塊晶。
  35. 如申請專利範圍第25或30項的方法，其中，該步驟(a)和(b)中係使用切割自SiC塊晶的晶圓。
  36. 如申請專利範圍第25或30項的方法，其中，該步驟(a)和(b)中係使用SiC單晶晶圓，該SiC單晶晶圓是藉由下述製程以磊晶層的形式形成：在使用切割自SiC塊晶的晶圓作為基板而獲得SiC磊晶層之後，將該基板部分移除。
  37. 如申請專利範圍第25或30項的方法，其中，該步驟(a)和(b)中係使用具有n型及p型磊晶層的任意組合的SiC晶圓。
  38. 一種半導體元件，為包含二極體、電晶體、IGBT、MOSFET及閘流體之所有類型，該等半導體元件係使用如申請專利範圍第1項、第16項、第25項或第30項中任一項的方法所製造者。
  39. 一種SiC雙極型半導體元件，包括：n型或p型的SiC基板，及至少一個n型或p型的SiC磊晶層，或至少一個n型或p型的離子植入層； 碳植入層、矽植入層、氫植入層或氦植入層，係位在該SiC基板表面附近、該SiC基板與該SiC磊晶層界面附近、及該SiC磊晶層表面附近的至少一個區域，但p-n接合界面附近及在導電調變層(基極層)的區域除外；以及電活化點缺陷經減少的區域，係位在導電調變層內，該電活化點缺陷減少是藉由使碳原子、矽原子、氫原子或氦原子進行離子植入而導入之碳間隙原子經由退火而擴散至該導電調變層內，以及藉由在該導電調變層中將該等碳間隙原子與點缺陷結合而達成。
  40. 如申請專利範圍第39項的SiC雙極型半導體元件，其中，該SiC雙極型半導體元件是包括高摻雜p型層、低摻雜n型基極層及高摻雜n型層的SiC pn二極體；復包括：碳植入層、矽植入層、氫植入層或氦植入層，係位在該高摻雜p型層表面附近的區域及在該高摻雜n型層中的區域之至少一個區域，但p-n接合界面附近的區域及在該低摻雜n型基極層中的區域除外；以及電活化點缺陷經減少的區域，該電活化點缺陷減少是藉由使碳原子、矽原子、氫原子或氦原子進行離子植入而導入之碳間隙原子經由退火而擴散至低摻雜n型基極層內，以及藉由在該低摻雜n型基極層中將碳間隙原子與點缺陷結合而達成。
  41. 如申請專利範圍第39項的SiC雙極型半導體元件，其 中，該SiC雙極型半導體元件是包括高摻雜n型層、低摻雜p型基極層及高摻雜p型層的SiC pn二極體；復包括：碳植入層、矽植入層、氫植入層或氦植入層，係位在該高摻雜n型層表面附近的區域及在該高摻雜p型層中的區域之至少一個區域，但p-n接合界面附近的區域及在該低摻雜p型基極層中的區域除外；以及電活化點缺陷經減少的區域，該電活化點缺陷之減少是藉由使碳原子、矽原子、氫原子或氦原子進行離子植入而導入低摻雜p型基極層之碳間隙原子經由退火而擴散至低摻雜p型基極層中，且藉由在該低摻雜p型基極層中將該等碳間隙原子與點缺陷結合而達成。
  42. 如申請專利範圍第39項的SiC雙極型半導體元件，其中，該SiC雙極型半導體元件是包括n型射極層、p型基極層及n型集極層的SiC npn電晶體；復包括：碳植入層、矽植入層、氫植入層或氦植入層，係位在該n型射極層表面附近的區域及該n型集極層中的區域之至少一個區域，但p-n接合界面附近及在該p型基極層中的區域除外；以及電活化點缺陷經減少的區域，該電活化點缺陷之減少是藉由使碳原子、矽原子、氫原子或氦原子進行離子植入而導入之碳間隙原子經由退火而擴散至該p型基極層，以及藉由在該p型基極層中將該等碳間隙原子與點缺陷結合而達成。
  43. 如申請專利範圍第39項的SiC雙極型半導體元件，其中，該SiC雙極型半導體元件是包括p型射極層、n型基極層及p型集極層的SiC pnp電晶體；復包括：碳植入層、矽植入層、氫植入層或氦植入層，係位在該p型射極層表面附近的區域及在該p型集極層中的區域之至少一個區域，但p-n接合界面附近的區域及在該n型基極層中的區域除外；以及電活化點缺陷經減少的區域，該電活化點缺陷之減少是藉由使碳原子、矽原子、氫原子或氦原子進行離子植入而導入之碳間隙原子經由退火而擴散至該n型基極層，以及藉由在該n型基極層中將該等碳間隙原子與點缺陷結合而達成。
  44. 如申請專利範圍第39項的SiC雙極型半導體元件，其中，該SiC雙極型半導體元件是包括p型層、n型基極層、p型基極層及n型層的SiC閘流體型元件(包含閘極關斷型閘流體元件)；復包括：碳植入層、矽植入層、氫植入層或氦植入層，係位在該p型層表面附近的區域及在該n型層的區域之至少一個區域，但p-n接合界面附近的區域、該n型基極層中的區域及該p型基極層中的區域除外；以及電活化點缺陷經減少的區域，該電活化點缺陷減少是藉由使碳原子、矽原子、氫原子或氦原子進行離子植入而導入之碳間隙原子而經由退火而擴散至該n型基極層及該p型基極層，以及藉由在該n型基極層及該p 型基極層中將該等碳間隙原子與點缺陷結合而達成。
  45. 如申請專利範圍第39項的SiC雙極型半導體元件，其中，該SiC雙極型半導體元件是包括n型層、p型基極層、n型基極層及p型層的SiC閘流體型元件(包含閘極關斷型閘流體元件)；復包括：碳植入層、矽植入層、氫植入層或氦植入層，係位在該n型層表面附近的區域及在該p型層中的區域之至少一個區域，但p-n接合界面附近的區域、該p型基極層中的區域及該n型基極層中的區域除外；以及電活化點缺陷經減少的區域，該電活化點缺陷減少是藉由使碳原子、矽原子、氫原子或氦原子進行離子植入而導入之碳間隙原子經由退火而擴散至該p型基極層及該n型基極層，以及藉由在該p型基極層及該n型基極層中將該等碳間隙原子與點缺陷結合而達成。
  46. 如申請專利範圍第39項的SiC雙極型半導體元件，其中，該SiC雙極型半導體元件是包括p型層、n型基極層、p型基極層及n型集極層的SiC IGBT型元件；復包括：碳植入層、矽植入層、氫植入層或氦植入層，係位在該p型基極層與該n型集極層界面附近的區域除外的該n型集極層內的區域，及該n型基極層側的該p型基極層表面附近的區域的至少一個區域；以及電活化點缺陷經減少的區域，該電活化點缺陷減少是藉由使碳原子、矽原子、氫原子或氦原子進行離子植 入而導入之碳間隙原子經由退火而擴散至該p型基極層，以及藉由在該p型基極層中將該等碳間隙原子與點缺陷結合而達成。
  47. 如申請專利範圍第39項的SiC雙極型半導體元件，其中，該SiC雙極型半導體元件是包括n型層、p型基極層、n型基極層及p型集極層的SiC IGBT型元件；復包括：碳植入層、矽植入層、氫植入層或氦植入層，係位在該n型基極層與該p型集極層的界面附近的區域除外的該p型集極層中的區域、及在該p型基極層側的該n型基極層表面附近的區域的至少一個區域；以及電活化點缺陷經減少的區域，該電活化點缺陷減少是藉由使碳原子、矽原子、氫原子或氦原子進行離子植入而導入之碳間隙原子經由退火而擴散至該n型基極層，以及藉由在該n型基極層中將該等碳間隙原子與點缺陷結合而達成。
  48. 種SiC雙極型半導體元件，包括：n型或p型的SiC基板；及至少一個n型或p型的SiC磊晶層，或至少一個n型或p型的離子植入層；碳植入層、矽植入層、氫植入層或氦植入層，係位在該SiC基板表面附近、該SiC基板與該SiC磊晶層界面附近、及該SiC磊晶層表面附近的至少一個區域，但p-n接合界面附近的區域及導電調變層(基極層)中 的區域除外；以及在導電調變層中具備電活化點缺陷經減少的區域，該電活化點缺陷減少是藉由使碳原子、矽原子、氫原子或氦原子的離子植入而導入之碳間隙原子與原子空位經由退火而擴散至該導電調變層中，以及藉由在該導電調變層中將該等碳間隙原子或原子空位與點缺陷結合而達成，或者藉由利用應力使該導電調變層中之點缺陷經由退火而向該碳植入層、該矽植入層、該氫植入層或該氦植入層移動而達成，其中，該應力係藉由碳原子、矽原子、氫原子或氦原子的離子植入而導入。
TW095142187A 2006-07-28 2006-11-15 改進ＳｉＣ晶質之方法及ＳｉＣ半導體元件 TWI384555B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006206953 2006-07-28
JP2006237996A JP5155536B2 (ja) 2006-07-28 2006-09-01 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法

Publications (2)

Publication Number Publication Date
TW200807559A TW200807559A (en) 2008-02-01
TWI384555B true TWI384555B (zh) 2013-02-01

Family

ID=38596418

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095142187A TWI384555B (zh) 2006-07-28 2006-11-15 改進ＳｉＣ晶質之方法及ＳｉＣ半導體元件

Country Status (6)

Country Link
US (4) US7737011B2 (zh)
EP (1) EP1883102B1 (zh)
JP (1) JP5155536B2 (zh)
KR (1) KR101287017B1 (zh)
CN (1) CN101114593B (zh)
TW (1) TWI384555B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553714B (zh) * 2013-12-13 2016-10-11 三菱電機股份有限公司 半導體裝置之製造方法

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7895548B2 (en) * 2007-10-26 2011-02-22 Synopsys, Inc. Filler cells for design optimization in a place-and-route system
US20090108408A1 (en) * 2007-10-29 2009-04-30 Synopsys, Inc. Method for Trapping Implant Damage in a Semiconductor Substrate
US9472423B2 (en) * 2007-10-30 2016-10-18 Synopsys, Inc. Method for suppressing lattice defects in a semiconductor substrate
JP5693851B2 (ja) * 2008-02-06 2015-04-01 ローム株式会社 半導体装置
JP2012012227A (ja) * 2010-06-29 2012-01-19 New Japan Radio Co Ltd 結晶欠陥の除去方法
JP5870478B2 (ja) * 2010-09-30 2016-03-01 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5568054B2 (ja) 2011-05-16 2014-08-06 トヨタ自動車株式会社 半導体素子の製造方法
JP6042658B2 (ja) * 2011-09-07 2016-12-14 トヨタ自動車株式会社 ＳｉＣ半導体素子の製造方法
JP5802492B2 (ja) * 2011-09-09 2015-10-28 株式会社東芝 半導体素子及びその製造方法
JP5759393B2 (ja) * 2012-01-12 2015-08-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5615303B2 (ja) * 2012-01-24 2014-10-29 三菱電機株式会社 不純物濃度測定方法および不純物濃度測定装置
JP6032831B2 (ja) * 2012-03-07 2016-11-30 国立研究開発法人産業技術総合研究所 ＳｉＣ半導体装置及びその製造方法
WO2013149661A1 (en) * 2012-04-04 2013-10-10 Fairchild Semiconductor Corporation Sic bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
US10541306B2 (en) * 2012-09-12 2020-01-21 Cree, Inc. Using a carbon vacancy reduction material to increase average carrier lifetime in a silicon carbide semiconductor device
JP2014146748A (ja) * 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
KR102509518B1 (ko) * 2013-03-05 2023-03-14 시안트 테크놀로지스 인코포레이티드 포톤 변조 관리 시스템
JP6376729B2 (ja) * 2013-05-21 2018-08-22 ローム株式会社 半導体装置の製造方法
JP6178181B2 (ja) 2013-09-12 2017-08-09 株式会社東芝 半導体装置及びその製造方法
CN105723499B (zh) * 2013-11-13 2018-11-06 三菱电机株式会社 半导体装置的制造方法以及半导体装置
WO2015129430A1 (ja) * 2014-02-28 2015-09-03 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2015176995A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP6271309B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体基板の製造方法、半導体基板および半導体装置
JP6289952B2 (ja) * 2014-03-19 2018-03-07 株式会社東芝 ＳｉＣエピタキシャル基板の製造方法、半導体装置の製造方法
JP6242724B2 (ja) * 2014-03-20 2017-12-06 株式会社東芝 半導体装置およびその製造方法
JP6271356B2 (ja) 2014-07-07 2018-01-31 株式会社東芝 半導体装置の製造方法
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6208106B2 (ja) * 2014-09-19 2017-10-04 株式会社東芝 半導体装置及びその製造方法
JP2016063190A (ja) * 2014-09-22 2016-04-25 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
DE102014116666B4 (de) * 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
JP2016100455A (ja) * 2014-11-21 2016-05-30 三菱電機株式会社 半導体装置及びその製造方法
JP6415946B2 (ja) * 2014-11-26 2018-10-31 株式会社東芝 半導体装置の製造方法及び半導体装置
CN105762116B (zh) * 2014-12-16 2018-09-18 中芯国际集成电路制造(上海)有限公司 硅衬底、其制作方法及包括其的ipd器件
JP2016127177A (ja) * 2015-01-06 2016-07-11 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法
WO2016159318A1 (ja) * 2015-03-31 2016-10-06 浜松ホトニクス株式会社 半導体装置の製造方法
DE102015111213B4 (de) * 2015-07-10 2023-05-04 Infineon Technologies Ag Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
JP6584253B2 (ja) * 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
US9589802B1 (en) * 2015-12-22 2017-03-07 Varian Semuconductor Equipment Associates, Inc. Damage free enhancement of dopant diffusion into a substrate
CN105551794B (zh) * 2015-12-29 2017-10-10 中国科学院上海硅酸盐研究所 一种SiC基稀磁半导体薄膜及其制备方法
FR3048548B1 (fr) * 2016-03-02 2018-03-02 Soitec Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant
US11058889B1 (en) 2017-04-03 2021-07-13 Xiant Technologies, Inc. Method of using photon modulation for regulation of hormones in mammals
JP6567601B2 (ja) * 2017-06-19 2019-08-28 株式会社東芝 半導体装置
CN107492482B (zh) * 2017-07-18 2019-11-22 李哲洋 一种提高碳化硅外延层载流子寿命的方法
CN109273405B (zh) * 2017-07-18 2021-06-08 上海新昇半导体科技有限公司 一种半导体器件及其制造方法、电子装置
CN109037338B (zh) * 2018-07-12 2021-04-30 中国电子科技集团公司第五十八研究所 一种mosfet功率器件的制备方法
US11127817B2 (en) * 2018-07-13 2021-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of semiconductor device structure by implantation
TWI722502B (zh) * 2018-07-25 2021-03-21 國立清華大學 具有第ｉｖａ族離子佈植的金氧半場效電晶體之結構與製造方法
JP7235318B2 (ja) * 2018-10-16 2023-03-08 山▲東▼天岳先▲進▼科技股▲フン▼有限公司 少量のバナジウムをドーピングした半絶縁炭化ケイ素単結晶、基板、製造方法
CN110106550A (zh) * 2019-05-15 2019-08-09 中国电子科技集团公司第十三研究所 一种外延片的制备方法
CN110164959A (zh) * 2019-05-15 2019-08-23 中国电子科技集团公司第十三研究所 一种衬底及外延片
CN111243941A (zh) * 2020-01-15 2020-06-05 中国科学院半导体研究所 提高碳化硅少子寿命的方法
TW202200498A (zh) * 2020-06-18 2022-01-01 盛新材料科技股份有限公司 半絕緣單晶碳化矽塊材以及粉末
CN111900097B (zh) * 2020-06-28 2022-11-25 北京大学 检测宽禁带半导体中深能级缺陷态的方法
CN111865250B (zh) * 2020-07-10 2021-10-19 中国科学院上海微系统与信息技术研究所 一种poi衬底、高频声波谐振器及其制备方法
JP6903362B1 (ja) * 2021-02-05 2021-07-14 株式会社Ｂｒｉｌｌａｒ 合成宝石用結晶体の製造方法
CN113013260B (zh) * 2021-02-23 2022-08-23 温州大学 一种光敏型SiC异构结多势垒变容二极管
CN113024277B (zh) * 2021-03-03 2022-01-28 西南科技大学 高密度层错的碳化硅材料及其制备方法
EP4095888A1 (en) 2021-05-28 2022-11-30 Hitachi Energy Switzerland AG Semiconductor device having a reduced concentration of carbon vacancies and method for manufacturing a semiconductor device
CN114999900B (zh) * 2022-07-18 2023-08-08 浙江大学杭州国际科创中心 一种提高碳化硅晶圆中少数载流子寿命的方法
CN116387141B (zh) * 2023-06-07 2023-10-13 浙江大学杭州国际科创中心 一种低裂纹碳化硅晶圆制备方法及碳化硅晶圆

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0209257A1 (en) * 1985-06-17 1987-01-21 De Beers Industrial Diamond Division (Proprietary) Limited Ion implantation
US5328855A (en) * 1991-07-25 1994-07-12 Matsushita Electric Industrial Co., Ltd. Formation of semiconductor diamond
EP0750058A2 (en) * 1995-06-23 1996-12-27 De Beers Industrial Diamond Division (Proprietary) Limited Doping of crystalline substrates
US6703294B1 (en) * 1996-10-03 2004-03-09 Cree, Inc. Method for producing a region doped with boron in a SiC-layer
US20040144401A1 (en) * 2001-03-28 2004-07-29 Lee Moon-Hee Method of and apparatus for removing contaminants from surface of a substrate
US20050082542A1 (en) * 2003-10-16 2005-04-21 Sumakeris Joseph J. Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3710203A (en) 1971-11-05 1973-01-09 Fmc Corp High power storage diode
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
EP0717435A1 (en) * 1994-12-01 1996-06-19 AT&T Corp. Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
JP3647515B2 (ja) * 1995-08-28 2005-05-11 株式会社デンソー ｐ型炭化珪素半導体の製造方法
WO1997039476A1 (fr) * 1996-04-18 1997-10-23 Matsushita Electric Industrial Co., Ltd. ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION
US6273950B1 (en) * 1996-04-18 2001-08-14 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
JP3060973B2 (ja) * 1996-12-24 2000-07-10 日本電気株式会社 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP2000068225A (ja) * 1998-08-26 2000-03-03 Japan Atom Energy Res Inst 炭化珪素半導体へのイオン注入方法
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3770014B2 (ja) * 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
EP1192299A1 (en) 1999-05-31 2002-04-03 De Beers Industrial Diamond Division (Proprietary) Limited Doping of crystalline substrates
US6580098B1 (en) * 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP3551909B2 (ja) * 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
ITTO20011129A1 (it) * 2001-12-04 2003-06-04 Infm Istituto Naz Per La Fisi Metodo per la soppressione della diffusione anomala transiente di droganti in silicio.
US20040144301A1 (en) * 2003-01-24 2004-07-29 Neudeck Philip G. Method for growth of bulk crystals by vapor phase epitaxy

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0209257A1 (en) * 1985-06-17 1987-01-21 De Beers Industrial Diamond Division (Proprietary) Limited Ion implantation
US5328855A (en) * 1991-07-25 1994-07-12 Matsushita Electric Industrial Co., Ltd. Formation of semiconductor diamond
EP0750058A2 (en) * 1995-06-23 1996-12-27 De Beers Industrial Diamond Division (Proprietary) Limited Doping of crystalline substrates
US6703294B1 (en) * 1996-10-03 2004-03-09 Cree, Inc. Method for producing a region doped with boron in a SiC-layer
US20040144401A1 (en) * 2001-03-28 2004-07-29 Lee Moon-Hee Method of and apparatus for removing contaminants from surface of a substrate
US20050082542A1 (en) * 2003-10-16 2005-04-21 Sumakeris Joseph J. Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553714B (zh) * 2013-12-13 2016-10-11 三菱電機股份有限公司 半導體裝置之製造方法

Also Published As

Publication number Publication date
US7834362B2 (en) 2010-11-16
TW200807559A (en) 2008-02-01
CN101114593B (zh) 2011-04-13
JP5155536B2 (ja) 2013-03-06
US20100173475A1 (en) 2010-07-08
CN101114593A (zh) 2008-01-30
EP1883102A2 (en) 2008-01-30
US20080026544A1 (en) 2008-01-31
US20090047772A1 (en) 2009-02-19
US7754589B2 (en) 2010-07-13
JP2008053667A (ja) 2008-03-06
US7737011B2 (en) 2010-06-15
KR20080011021A (ko) 2008-01-31
US8815708B2 (en) 2014-08-26
KR101287017B1 (ko) 2013-07-17
US20090039358A1 (en) 2009-02-12
EP1883102B1 (en) 2013-10-02
EP1883102A3 (en) 2009-04-22

Similar Documents

Publication Publication Date Title
TWI384555B (zh) 改進ＳｉＣ晶質之方法及ＳｉＣ半導體元件
Hiyoshi et al. Reduction of deep levels and improvement of carrier lifetime in n-type 4H-SiC by thermal oxidation
JP6237902B2 (ja) 半導体装置および半導体装置の製造方法
US8361893B2 (en) Semiconductor device and substrate with chalcogen doped region
JP2017228783A5 (zh)
JP6169249B2 (ja) 半導体装置および半導体装置の製造方法
JP5528515B2 (ja) ＳｉＣバイポーラ型半導体素子
JP6406452B2 (ja) 半導体装置及びその製造方法
US20150115283A1 (en) Sic bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
US10727311B2 (en) Method for manufacturing a power semiconductor device having a reduced oxygen concentration
US6703294B1 (en) Method for producing a region doped with boron in a SiC-layer
JP6976493B1 (ja) 半導体装置およびその製造方法
JPH09232326A (ja) 半導体装置の製造方法
US20150294868A1 (en) Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
JP5333241B2 (ja) 半導体装置の製造方法
KR102563890B1 (ko) SiC 반도체의 깊은 준위 결함 제거 방법
EP4095888A1 (en) Semiconductor device having a reduced concentration of carbon vacancies and method for manufacturing a semiconductor device
WO2024056185A1 (en) Method for producing a semiconductor body, semiconductor body and power semiconductor device
JP2024080948A (ja) 炭化珪素基板およびそれを用いた炭化珪素半導体装置
JP2001525990A (ja) ＳｉＣからなるｐｎ型ダイオードおよびその製造方法