JP5568054B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP5568054B2
JP5568054B2 JP2011109766A JP2011109766A JP5568054B2 JP 5568054 B2 JP5568054 B2 JP 5568054B2 JP 2011109766 A JP2011109766 A JP 2011109766A JP 2011109766 A JP2011109766 A JP 2011109766A JP 5568054 B2 JP5568054 B2 JP 5568054B2
Authority
JP
Japan
Prior art keywords
gettering
layer
substrate
sic
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011109766A
Other languages
English (en)
Other versions
JP2012243812A (ja
Inventor
克典 旦野
広明 斎藤
章憲 関
恒暢 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto University
Toyota Motor Corp
Original Assignee
Kyoto University
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto University, Toyota Motor Corp filed Critical Kyoto University
Priority to JP2011109766A priority Critical patent/JP5568054B2/ja
Priority to EP12721922.8A priority patent/EP2710629B1/en
Priority to CN201280023671.9A priority patent/CN103534792B/zh
Priority to PCT/IB2012/000875 priority patent/WO2012156792A1/en
Priority to US14/118,095 priority patent/US9508802B2/en
Priority to KR1020137030099A priority patent/KR101522488B1/ko
Publication of JP2012243812A publication Critical patent/JP2012243812A/ja
Application granted granted Critical
Publication of JP5568054B2 publication Critical patent/JP5568054B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide

Description

本発明は、半導体素子の製造方法に関し、より詳しくは、半導体素子を形成するためのSiC基板の不純物をゲッタリングする工程を含む半導体素子の製造方法に関する。
従来、Si等の半導体結晶中では、金属不純物による素子特性の低下を防止するために、イオン注入法、レーザ照射、異質材料皮膜の形成などによって歪領域を形成し、不純物のゲッタリングセンターを形成することが行なわれている。
本発明者は、SiC単結晶に特有の問題として、特に1500℃以上の高温で熱処理を施した場合、結晶中に含まれるかまたは結晶に隣接して存在する金属等の不純物が結晶中を拡散するという問題が発生することを新規に見出した。
実用材料としてのSiC半導体単結晶中には必ず不純物が存在する。特に、溶液法で成長したSiC単結晶は、成長速度の向上や結晶性の改善等のためにSiC溶液中に金属元素を添加することが多い。例えば、特許文献1にはCr添加、特許文献2にはNi添加が記載されており、成長したSiC単結晶中に金属不純物として残留する場合がある。そのような溶液法SiC基板上に素子領域用のエピタキシャル層を形成した場合、SiC基板からエピタキシャル層に金属不純物が拡散すると素子特性を損なう重大な問題を引き起こす。
残留不純物元素のうち、電気的特性や素子特性に影響を及ぼす元素については、結晶中への取り込み量を減らすこと、取り込まれた不純物元素を素子領域外に封じ込めておくことが必要である。この点について、Si結晶の場合は、Na、K、Liなどのアルカリ金属元素、Fe、Cu、Au、Crなどの重金属元素について考慮されている。アルカリ金属元素は特にMOS特性に悪影響を及ぼし、重金属元素はキャリア寿命の短縮やOSF(oxidation stacking fault)欠陥の発生の原因となることが知られている。そのためSi結晶の場合は、結晶中の特定部分(素子領域外)に意図的に形成した歪層により、これらの残留不純物元素をゲッタリング(捕捉・固定)することが知られている。
これに対してSiC結晶の場合は、不純物の拡散係数が極めて小さいため、Si結晶で通常用いられるような熱処理温度(最高で1200℃程度)では熱拡散は実質的に起きないと考えられてきた(非特許文献1)。そのため、SiCでのゲッタリング技術に関する報告は、ほとんど見当たらない。
しかし、本発明者の新規な知見によれば、SiC特有の高温熱処理(1500℃以上)を施すと不純物の拡散係数がSiに対して低いにもかかわらずCr、Ni等の重金属元素でもSiC結晶中を拡散することが判明したため、これらの元素を考慮してSiC結晶についてゲッタリング処理をする必要がある。
特許文献3には、SiC基板やSi基板の所定深さにHeやHのイオンビームを打ち込んでイオン濃縮層を形成し、その後、基板の破壊が起きる限界温度を超えない温度で熱処理を行なうことで、重金属イオンなどの汚染物質をトラップするゲッタリングを行うことが開示されている。しかし、SiCはSiとは異なり、拡散係数に依存せずにイオン拡散が発生し、汚染物質の拡散が起き難く、ゲッタリング後の基板の修復が行なわれにくい。そのため、SiCに特有の課題としてゲッタリングを必要とする基板部位および製造プロセスを適切に絞り込んで、不要な工程を削減することが必要になるという問題がある。しかし、特許文献3にはSiCに対してゲッタリングを行った実施例の記載はなく、前記課題に関する記載や示唆はなされていない。
特許文献4には、撮像素子としての半導体装置において、回路層などの構成物のあるエピタキシャル層の反対側からレーザビームを照射して任意の深さにゲッタリング層を作製することが開示されている。
特許文献5には、重金属のゲッタリングを行なうときに、ゲッタリング層を形成する温度を1100〜1300℃にすることが開示されている。
特許文献6には、半導体基板の裏側にゲッタリング層を形成し、1050℃以上の温度で熱処理を行なうことで、過飽和格子間酸素を拡散させることが開示されている。
特許文献7には、基板上に複数の半導体素子部を作成し、半導体素子の分割部でかつ半導体基板の素子形成部とは逆の側にゲッタリング部位を形成することが開示されている。
しかし、上記従来技術のいずれにも、SiC半導体基板について、特に1500℃以上の熱処理を行なう際に、基板結晶中に存在するかまたは基板結晶外から侵入する不純物金属元素の拡散を前提として、ゲッタリング層の必要性に着目してはいない。
特開2007−261844号公報 特開2009−126770号公報 特開2007−251172号公報 特開2010−098107号公報 特開2006−231430号公報 特開昭58−147126号公報 特開平07−201971号公報
Yu. A. Vodakov and E. N. Mokhov, "Silicon Carbide" 1973 (Univ. South Carolina Press, Columbia, 1974, p. 508)
本発明は、SiC半導体基板の不純物元素を捕捉・固定するためのゲッタリング層の形成を含む半導体素子の製造方法を提供することを目的とする。
上記の目的は、本発明によれば、SiC基板上にSiCエピタキシャル層を形成し、該エピタキシャル層にイオン注入および熱処理を行なって半導体素子を製造する方法において、
上記SiC基板よりも欠陥密度の高いゲッタリング層を形成する工程を含むことを特徴とする半導体素子の製造方法によって達成される。
本発明によれば、SiC基板よりも欠陥密度の高いゲッタリング層を形成するので、不純物元素が優先的にゲッタリング層に捕捉・固定される。
本発明のゲッタリング層は、1500℃以上の高温熱処理を含む製造方法により半導体素子を製造する際に特に有効である。
本発明の望ましい一形態によるゲッタリング層の形成を示す。 本発明の望ましい他の形態によるゲッタリング層の形成を示す。 本発明の望ましい更に他の形態によるゲッタリング層の形成を示す。 本発明のゲッタリング層の形成を適用した種々の例を示す。 比較例1におけるCr密度のプロファイルを示す。 比較例2におけるCr密度のプロファイルを示す。 比較例3におけるCr密度のプロファイルを示す。 実施例1におけるCr密度のプロファイルを示す。 実施例2におけるCr密度のプロファイルを示す。 実施例3におけるCr密度のプロファイルを示す。 実施例4におけるFe密度のプロファイルを示す。 実施例5におけるZn密度のプロファイルを示す。 実施例6におけるTi密度のプロファイルを示す。
本発明の半導体素子の製造方法は、SiC基板上にSiCエピタキシャル層を形成し、該エピタキシャル層に種々のイオン注入および熱処理を行なって半導体素子を製造する際に、上記SiC基板よりも欠陥密度の高いゲッタリング層を形成する工程を含む。
特に、1500℃以上の高温熱処理(酸化、結晶成長を含む)を行う前に、SiC単結晶基板に、希ガスなどの元素を高密度でイオン注入することにより、上記高温熱処理中において結晶中に含まれる重金属等の不純物元素がゲッタリング層に捕捉・固定され、拡散が抑制される。
本発明の望ましい一形態においては、SiC基板にゲッタリング層を形成し、SiC基板中に含まれる不純物が、基板上に形成した素子形成領域を含むエピタキシャル層へ拡散するのを防止する。主として基板厚さ方向の拡散に対処する。
すなわち、基板上に低N(窒素)密度のエピタキシャル成長層すなわち素子形成領域を積層する場合、エピタキシャル成長前に基板表面に希ガス元素のイオンを注入して、ガウス分布、ボックスプロファイルなどのゲッタリング層を形成する。
エピタキシャル成長を行う前に、Hエッチングなどにより基板表面を削除して清浄な新表面を露出させる。したがって、その前に行うゲッタリング層形成のためのイオン注入は、Hエッチングの削除代よりも深くまで行なう必要がある。
また、イオン注入により生成されゲッタリング層を形成する欠陥の密度は、捕捉すべき不純物の密度より高く、かつ、補償欠陥密度(ゲッタリングサイト+非ゲッタリングサイト)が形成する半導体素子のキャリア濃度(例えばN(窒素)密度(n型半導体の場合))を超えないように、注入ドーズ量を制御する必要がある。そうすることで、ゲッタリング用の欠陥導入後も電子移動が確保されるため、SiC基板における導電性の確保がより容易になる。
ゲッタリング層の欠陥密度は、上記SiC基板上における駆動時の電流に基づいて決定される。
図1(1)に示すように、Heなどの希ガスイオンによる基板10のイオン注入領域12あるいは注入イオンが通過した領域14に、点欠陥、転位、積層欠陥などが形成され、これらの欠陥がゲッタリングサイトとして作用し、全体としてゲッタリング層13を構成する。図1(2)に示すように、その後、例えば低N(窒素)濃度のエピタキシャル層16を例えば1500〜1800℃で形成する際に、基板10から拡散する重金属などの不純物を捕捉し、ゲッタリング層13内に固定する。これにより、基板10からエピタキシャル層16への不純物元素の拡散・侵入が防止される。
注入イオンとしては、He、Arなどの希ガスが望ましい。H、Si、C、Geなどの4族元素を用いることもできる。n型半導体基板の場合は、N(窒素)などの5族元素を用いてもよい。3族元素は、導電性を低下させる作用があるので、望ましくない。
イオン注入以外に、ゲッタリング層13を形成する方法としては、電子線照射、中性子線照射など、基板の最表面から欠陥を形成できる方法であればよい。
本発明の方法により形成されたゲッタリング層は、種々の重金属元素を捕捉・固定(ゲッタリングできる。特に、Cr、Ni、Fe、Znなどに対して有効である。
本発明の他の望ましい形態においては、SiC基板上のエピタキシャル層中の半導体素子形成予定領域(以下「素子形成領域」と略称)以外(耐圧保持部以外)の部位にゲッタリング層を形成し、SiC基板中の不純物よりも、むしろ基板の周囲から侵入する不純物が、素子形成領域を含むエピタキシャル層へ拡散するのを防止する。図2に示すように、(1)エピタキシャル層16の素子形成領域18よりも浅い位置にゲッタリング層13を形成して、基板厚さ方向の拡散に対処する場合と(2)エピタキシャル層16の素子形成領域18を水平に取り囲む位置にゲッタリング13を形成して、基板面に平行な方向の拡散に対処する場合とがある。後述するように、Crなどの金属はエピタキシャル層中で非常に拡散し易いので、エピタキシャル接合によるpn接合素子などのように素子領域内でのゲッタリングの虞が無ければ、図2(1)(2)のように表面付近のコンタクト層内やその他の部分(例えば素子分離層など)にゲッタリング層を設けてもよい。
典型的には、1500℃を超える高温で熱処理すると不純物が拡散する。このとき素子形成領域内でゲッタリングが起きると素子特性が変化する虞があるので、素子形成領域以外の部位でゲッタリングを起こす。特に、素子動作時に空乏層が進展する領域を注入イオンや電子などが透過しないようにする必要がある。ゲッタリング層の形成部位が、電流の流れない領域かあるいは電流の流れる領域であるかを問わず、ドーズ量は、電流の流れを著しく阻害しない程度に制御する。
SiCはSiと異なり化合物半導体であるので、注入されたイオンや電子などが結晶を通過する際に生成される結晶欠陥(特に原子空孔などの真性欠陥)が熱的安定であり、1700℃を超える温度で熱処理を施しても回復できない場合さえある。Siでは、複空孔は400℃程度の熱処理で消滅する。したがって、SiCの場合、注入種が素子動作領域を通過すると、素子が設計どおりに動作しない虞がある。
本発明の更にもう一つの望ましい形態においては、図3に示すように、電子線、中性子線、軽いイオンをエピタキシャル層16に照射または注入する際、基板10の上面からではなく裏面から行なうことで、素子形成領域に欠陥を導入することなくゲッタリング層13を形成することができる。図3では素子形成領域18の上に電極20を設けた状態を示す。
図4(1)〜(7)に、本発明の方法を種々の半導体素子に適用した例を示す。図示した以外にも、トランジスタなどの各種素子への適用できる。
以下に、本発明を実施例により更に詳細に説明する。
〔比較例1〕
本発明の効果を確認するために、特別にCr濃度の高い(1017cm−3)SiC基板を溶液法により作製した。この基板上にCVD法によりエピタキシャル層を形成した。得られた試料のCr密度のプロファイルを調べた結果、図5に示すように、基板からエピタキシャル層へCrが拡散しており、その一部が試料表面まで突き抜けている。
〔比較例2〕
比較例1の現象をより簡易的に観察するために、エピタキシャル層の表面にイオン注入によりCrを注入した。図6に示すような深さ400nm、密度1×1017cm−3のボックスプロファイルを形成した。この試料に1780℃、240分の熱処理を施したところ、図7に示すようにCr密度のプロファイルが変化した。これは、注入したCrが拡散したことを意味している。
表1に、熱処理温度と拡散の有無の関係をまとめて示す。1500℃以上の熱処理でCrが拡散することが分かる。
Figure 0005568054
〔比較例3〕
比較例2と同様の実験を市販のSiCウェハを用いて行なった結果、Crの拡散は認められなかった。したがってCrの拡散は、エピタキシャル層には少なく市販ウェハに多い欠陥によるものであることが分かった。
〔実施例1〕
比較例2と同様にエピタキシャル層の表面にCrを注入した試料に、更にArイオンを注入して欠陥を導入した。Arは深さ200nmに密度1×1021cm−3のガウス分布で導入した(エネルギー270keVの単エネルギー注入)。この試料を1780℃で30分熱処理した。その結果、図8に示すように、イオン注入領域(Arの通過領域)ではCrの密度プロファイルは殆ど変化せず、すなわちゲッタリングが起こった。
〔実施例2〕
比較例2と同様にエピタキシャル層の表面にCrを注入した試料に、更にHeイオンを注入して欠陥を導入した。Heは深さ1μmに密度1×1021cm−3のガウス分布で導入した(エネルギー360keVの単エネルギー注入)。この試料を1780℃で30分熱処理した。その結果、図9に示すように、イオン注入領域(Arの通過領域)ではCrの密度プロファイルは殆ど変化せず、すなわちゲッタリングが起こった。
〔実施例3〕
比較例2と同様にエピタキシャル層の表面にCrを注入した試料に、更にHイオンを注入して欠陥を導入した。Hは深さ2.2μmに密度1×1020cm−3のガウス分布で導入した(エネルギー350keVの単エネルギー注入)。この試料を1780℃で30分熱処理した。その結果、図10に示すように、イオン注入領域(Hの通過領域)でCrの密度プロファイルは変化したものの、Crは1×1016cm−3程度の密度でH注入領域に残っており、ゲッタリングは起こっていると考えられる。本実施例では、H注入量が十分でなかったため、捕捉し切れなかったCrが拡散してしまったと考えられる。Hでもゲッタリングが可能であることが分かる。また、電子線や中性子線によってもH注入と同様のゲッタリング効果が理論上期待できる(ただし、注入量は十分に大きくする必要がある。)
〔実施例4〕
エピタキシャル層にFeイオンを注入し、深さ400nm、密度1×1017cm−3のボックスプロファイルを形成した。この試料にHeイオンを実施例2のように注入し、1780℃で30分熱処理した後にFe密度のプロファイルを調べた。その結果、図11(He注入あり)に示すようにボックスプロファイルは維持されており、ゲッタリングが起きた(拡散が抑制された)ことが分かる。
〔比較例4〕
実施例4と同様にFeイオンを注入し、Heイオンは注入しなかった。この場合、図11(He注入なし)に示すようにボックスプロファイルは乱れ、Feが拡散したこと(ゲッタリングが起きなかったこと)が分かる。
〔実施例5〕
エピタキシャル層にZnイオンを注入し、深さ400nm、密度1×1017cm−3のボックスプロファイルを形成した。この試料にHeイオンを実施例2のように注入し、1780℃で30分熱処理した後にZn密度のプロファイルを調べた。その結果、図12に示すようにボックスプロファイルは維持されており、ゲッタリングが起きた(拡散が抑制された)ことが分かる。
〔実施例6〕
エピタキシャル層にTiイオンを注入し、深さ400nm、密度1×1017cm−3のボックスプロファイルを形成した。この試料にArイオンを実施例1のように注入し、1780℃で30分熱処理した後にTi密度のプルファイルを調べた。その結果、図13に示すようにボックスプロファイルは維持されており、ゲッタリングが起きた(拡散が抑制された)ことが分かる。
本発明によれば、SiC半導体基板の不純物元素を捕捉・固定するためのゲッタリング層の形成を含む半導体素子の製造方法が提供される。
10 SiC基板
12 イオン注入領域
13 ゲッタリング層
14 イオン通過領域
16 エピタキシャル層
18 素子形成領域
20 電極

Claims (5)

  1. SiC基板上にSiCエピタキシャル層を形成し、該エピタキシャル層にイオン注入および熱処理を行なって半導体素子を製造する方法において、
    上記SiC基板よりも欠陥密度の高いゲッタリング層を形成する工程と、
    上記ゲッタリング層を形成した後、1500℃以上でゲッタリングする工程と、
    を含むことを特徴とする半導体素子の製造方法。
  2. 請求項1において、上記ゲッタリング層は、エピタキシャル成長前に行なうエッチング除去代よりも深く形成することを特徴とする半導体素子の製造方法。
  3. 請求項1又は2において、上記ゲッタリング層は、上記SiC基板上で半導体素子形成予定領域を避けて形成することを特徴とする半導体素子の製造方法。
  4. 請求項1から3までのいずれか1項において、エピタキシャル成長後に、エピタキシャル層内に、素子形成領域を避けてゲッタリング領域を形成することを特徴とする半導体素子の製造方法。
  5. 請求項1から4までのいずれか1項において、上記ゲッタリング層は、基板下面からの電子線または中性子線の照射によって形成することを特徴とする半導体素子の製造方法。
JP2011109766A 2011-05-16 2011-05-16 半導体素子の製造方法 Expired - Fee Related JP5568054B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011109766A JP5568054B2 (ja) 2011-05-16 2011-05-16 半導体素子の製造方法
EP12721922.8A EP2710629B1 (en) 2011-05-16 2012-05-04 Process for producing semiconductor device
CN201280023671.9A CN103534792B (zh) 2011-05-16 2012-05-04 制造半导体器件的方法和半导体器件
PCT/IB2012/000875 WO2012156792A1 (en) 2011-05-16 2012-05-04 Process for producing semiconductor device and semiconductor device
US14/118,095 US9508802B2 (en) 2011-05-16 2012-05-04 Gettering process for producing semiconductor device
KR1020137030099A KR101522488B1 (ko) 2011-05-16 2012-05-04 반도체 소자의 제조 공정 및 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011109766A JP5568054B2 (ja) 2011-05-16 2011-05-16 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2012243812A JP2012243812A (ja) 2012-12-10
JP5568054B2 true JP5568054B2 (ja) 2014-08-06

Family

ID=46124570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011109766A Expired - Fee Related JP5568054B2 (ja) 2011-05-16 2011-05-16 半導体素子の製造方法

Country Status (6)

Country Link
US (1) US9508802B2 (ja)
EP (1) EP2710629B1 (ja)
JP (1) JP5568054B2 (ja)
KR (1) KR101522488B1 (ja)
CN (1) CN103534792B (ja)
WO (1) WO2012156792A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6042658B2 (ja) 2011-09-07 2016-12-14 トヨタ自動車株式会社 SiC半導体素子の製造方法
CN103872180A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种利用碳离子注入吸杂的方法
JP2016001646A (ja) * 2014-06-11 2016-01-07 ソニー株式会社 固体撮像素子、及びその製造方法
DE102016101670B4 (de) * 2016-01-29 2022-11-03 Infineon Technologies Ag Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
JP6685469B2 (ja) * 2017-03-28 2020-04-22 三菱電機株式会社 炭化珪素基板、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法
WO2019082235A1 (ja) * 2017-10-23 2019-05-02 ウルトラメモリ株式会社 半導体装置及び半導体装置の製造方法
JP7239182B2 (ja) * 2018-10-16 2023-03-14 山▲東▼天岳先▲進▼科技股▲フン▼有限公司 高純度炭化ケイ素単結晶基板及びその製造方法、応用
CN114156383A (zh) * 2021-12-03 2022-03-08 扬州乾照光电有限公司 半导体器件及其制作方法
CN114496733B (zh) * 2022-04-15 2022-07-29 济南晶正电子科技有限公司 一种高电阻率复合衬底、制备方法及电子元器件
CN114999900B (zh) * 2022-07-18 2023-08-08 浙江大学杭州国际科创中心 一种提高碳化硅晶圆中少数载流子寿命的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58134430A (ja) * 1982-02-04 1983-08-10 Nippon Denso Co Ltd 半導体装置の製造方法
JPS58147126A (ja) 1982-02-26 1983-09-01 Toshiba Corp 熱酸化膜形成方法
JPH01196836A (ja) * 1988-02-02 1989-08-08 Fuji Electric Co Ltd 半導体素子の製造方法
JPH0383343A (ja) * 1989-08-28 1991-04-09 Kawasaki Steel Corp 半導体基板のゲッタリング用前処理方法
JP2008109143A (ja) * 1993-03-30 2008-05-08 Sony Corp 半導体基板の製造方法
JPH07201971A (ja) 1993-12-28 1995-08-04 Sony Corp 素子分離構造を改良した半導体装置及びその製造方法、及び半導体基板の製造方法
JPH09255495A (ja) * 1996-03-26 1997-09-30 Hoya Corp 炭化珪素膜及びその形成方法
US5753560A (en) * 1996-10-31 1998-05-19 Motorola, Inc. Method for fabricating a semiconductor device using lateral gettering
US7541614B2 (en) * 2003-03-11 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same
JP4942283B2 (ja) * 2003-05-07 2012-05-30 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法
JP5073163B2 (ja) * 2004-11-17 2012-11-14 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法および撮像装置
JP2006231430A (ja) 2005-02-22 2006-09-07 Tungaloy Corp センタリングドリル及びそれを用いた加工方法
KR100654354B1 (ko) * 2005-07-25 2006-12-08 삼성전자주식회사 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
JP2007261844A (ja) 2006-03-28 2007-10-11 Sumitomo Metal Ind Ltd 炭化珪素単結晶の製造方法
JP4961805B2 (ja) * 2006-04-03 2012-06-27 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5155536B2 (ja) 2006-07-28 2013-03-06 一般財団法人電力中央研究所 SiC結晶の質を向上させる方法およびSiC半導体素子の製造方法
JP2008103605A (ja) * 2006-10-20 2008-05-01 Matsushita Electric Ind Co Ltd エピタキシャル基板、エピタキシャル基板の製造方法、固体撮像素子及び固体撮像素子の製造方法
JP4277926B1 (ja) 2007-11-27 2009-06-10 トヨタ自動車株式会社 炭化珪素単結晶の成長法
JP4935741B2 (ja) * 2008-04-02 2012-05-23 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2010098107A (ja) 2008-10-16 2010-04-30 Sumco Corp 裏面照射型固体撮像素子の製造方法、固体撮像素子用エピタキシャル基板
CN102257190B (zh) * 2009-04-15 2014-04-16 住友电气工业株式会社 衬底、具有薄膜的衬底、半导体器件和半导体器件的制造方法

Also Published As

Publication number Publication date
CN103534792A (zh) 2014-01-22
JP2012243812A (ja) 2012-12-10
EP2710629A1 (en) 2014-03-26
WO2012156792A1 (en) 2012-11-22
CN103534792B (zh) 2017-09-22
US9508802B2 (en) 2016-11-29
KR20140002046A (ko) 2014-01-07
EP2710629B1 (en) 2020-12-16
US20150064882A1 (en) 2015-03-05
KR101522488B1 (ko) 2015-05-21

Similar Documents

Publication Publication Date Title
JP5568054B2 (ja) 半導体素子の製造方法
KR101991882B1 (ko) 반도체 에피택셜 웨이퍼의 제조 방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
CN107452603B (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
TWI515774B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固 體攝影元件的製造方法
TWI652737B (zh) 半導體磊晶晶圓及其製造方法以及固體攝像元件的製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
CN111108583B (zh) 半导体外延晶片及其制造方法、以及固体摄像元件的制造方法
JP6176593B2 (ja) シリコンウェーハの製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP5239460B2 (ja) 半導体デバイス用シリコン単結晶ウェーハ及びその作製法
CN113454756B (zh) 半导体外延晶片及其制造方法
JP6791293B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP4826993B2 (ja) p型シリコン単結晶ウェーハの製造方法
JP6065279B2 (ja) 半導体デバイスの製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140620

R151 Written notification of patent or utility model registration

Ref document number: 5568054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees