WO2015129430A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2015129430A1
WO2015129430A1 PCT/JP2015/053405 JP2015053405W WO2015129430A1 WO 2015129430 A1 WO2015129430 A1 WO 2015129430A1 JP 2015053405 W JP2015053405 W JP 2015053405W WO 2015129430 A1 WO2015129430 A1 WO 2015129430A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
silicon carbide
carbide semiconductor
semiconductor device
carrier trap
Prior art date
Application number
PCT/JP2015/053405
Other languages
English (en)
French (fr)
Inventor
憲治 濱田
三浦　成久
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112015001055.6T priority Critical patent/DE112015001055B4/de
Priority to US15/109,597 priority patent/US9640610B2/en
Priority to CN201580004293.3A priority patent/CN105900221B/zh
Priority to JP2016505129A priority patent/JP6169249B2/ja
Publication of WO2015129430A1 publication Critical patent/WO2015129430A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Definitions

  • the present invention relates to a semiconductor device, and more particularly to a technique for improving electrical characteristics of a semiconductor device.
  • IGBT Insulated Gate Bipolar Transistor
  • FWD Free Wheeling Diode
  • an IGBT and an FWD are formed on the same semiconductor substrate, and a common electrode that functions as an emitter electrode of the IGBT and an anode electrode of the FWD is formed on the front surface side of the substrate.
  • a semiconductor device is disclosed in which a common electrode functioning as a collector electrode of the IGBT and a cathode electrode of the FWD is formed.
  • Such a semiconductor device is called a reverse conduction (RC) -IGBT.
  • the Si substrate generally has a high carrier life (long carrier life), the recovery characteristics of FWD often become a problem even in RC-IGBT. That is, when switching from the IGBT operation (forward direction energization) state to the FWD reverse recovery (recovery) state, the forward current continues to flow until minority carriers accumulated in the semiconductor substrate disappear due to recombination. As a result, switching loss increases.
  • the entire semiconductor substrate that is, the IGBT region and the entire FWD region, is irradiated with radiation such as light ions or electron beams as a carrier lifetime killer, and crystal defects are introduced into the semiconductor substrate.
  • radiation such as light ions or electron beams as a carrier lifetime killer, and crystal defects are introduced into the semiconductor substrate.
  • a carrier lifetime control method for forming a low carrier lifetime layer is used.
  • the crystal defect in the semiconductor substrate becomes the recombination center, the recombination of minority carriers is promoted during the recovery of FWD, and the recovery characteristics can be improved.
  • Patent Document 2 a method for limiting the region where the low carrier lifetime layer is formed to only the FWD region (without introducing a carrier lifetime killer into the IGBT region) has been proposed, and the current carrying capability of the IGBT is reduced. A technique for improving the recovery characteristics of FWD without losing it is disclosed.
  • SiC semiconductors have a wider band gap than Si semiconductors, and SiC semiconductor devices using SiC semiconductors have superior pressure resistance and allowable current density compared to Si semiconductor devices using Si semiconductors. High temperature resistance is also possible, and high temperature operation is possible. Accordingly, SiC semiconductor devices are being developed as next-generation power semiconductor devices.
  • Si substrates used in power semiconductor devices are generally formed using the FZ method (Floating-Zone method: floating zone melting method). Since the Si substrate obtained by this method is very high purity and defect free, a high carrier lifetime of 1 millisecond or more can be obtained. On the other hand, it is very difficult to obtain a SiC substrate having a purity as high as that of the Si substrate, and a general carrier life is only about 1 microsecond. This is presumably because many crystal defects such as impurities, intrinsic defects, dislocations, and stacking faults exist in the SiC substrate, and these become recombination centers and thus a carrier lifetime killer.
  • FZ method floating-Zone method: floating zone melting method
  • the method for forming the low carrier lifetime layer only in the FWD region which is a technique for improving the characteristics of the RC-IGBT using the conventional Si substrate, cannot be applied.
  • RC-IGBT using an SiC substrate has excellent recovery characteristics because there are many carrier lifetime killer, but instead, the current-carrying characteristics of the IGBT are low. There is a trade-off relationship. And since there are many carrier lifetime killer in the crystal in the SiC substrate, there is a problem that “partially introducing the carrier lifetime killer” is not effective as in the Si substrate.
  • the present invention has been made to solve the above-described problems, and an object thereof is to provide a SiC semiconductor device having improved electrical characteristics.
  • a semiconductor device is a semiconductor device having an insulated gate bipolar transistor formed in a second conductivity type silicon carbide semiconductor region, and a diode connected in antiparallel to the insulated gate bipolar transistor, A plurality of the insulated gate bipolar transistors are selectively disposed on an emitter electrode disposed on one main surface of the silicon carbide semiconductor region and an upper layer portion on the one main surface side of the silicon carbide semiconductor region.
  • a first conductivity type base region, a second conductivity type emitter region selectively disposed on an upper layer portion of the base region and electrically connected to the emitter electrode, and the silicon carbide semiconductor A collector region of a first conductivity type disposed in an upper layer portion on the other main surface side of the region, and disposed on the other main surface of the silicon carbide semiconductor region; A collector electrode that is electrically connected to the Kuta region, a gate insulating film disposed so as to be in continuous contact with the silicon carbide semiconductor region, the emitter region, and the base region, and the gate insulating film through the gate insulating film.
  • the carrier trap reduction region is formed in the current-carrying region of the transistor, so that the carrier lifetime in the current-carrying region of the main current of the transistor can be improved, so that the current-carrying capability of the transistor is improved. Can do.
  • FIG. 1 is a cross-sectional view showing a configuration of SiC-RC-IGBT 100 according to the first embodiment of the present invention.
  • FIG. 1 is a partial cross-sectional view of SiC-RC-IGBT 100.
  • the same structure is repeatedly arranged in the active region.
  • the structure of FIG. -It will be called RC-IGBT100.
  • n-type is generally defined as “first conductivity type” and p-type is defined as “second conductivity type”, but the opposite definition may be used.
  • the first conductivity type (n-type) base region 5 is formed in the upper layer portion on one main surface side of the second conductivity type (p-type) drift region 4 (silicon carbide semiconductor region).
  • a plurality of the first conductivity type base contact regions 7 are selectively formed in the upper layer portion of each base region 5.
  • a second conductivity type emitter region 6 is formed in contact with the side surface of the base contact region 7.
  • the emitter region 6 surrounds the base contact region 7, and the emitter region 6 and the base contact region 7 have the same depth from the outermost surface of the drift region 4 of the base region 5 or the base contact region 7. It is formed to be a little deeper.
  • a gate insulating film 9 is selectively formed on the drift region 4, and a gate electrode 10 is formed on the gate insulating film 9. That is, the gate insulating film 9 extends between a part of the emitter region 6 from the upper part of the emitter region 6 to the base region 5 and the drift region 4 between the adjacent base regions 5 to a part of the emitter region 6 of the adjacent base region 5.
  • a gate electrode 10 is provided so as to cover the gate insulating film 9.
  • An interlayer insulating film 12 is formed so as to cover the gate insulating film 9 and the gate electrode 10, and an emitter electrode 8 is formed so as to cover the interlayer insulating film 12.
  • contact holes EC that penetrate the interlayer insulating film 12 in the thickness direction and reach a part of the emitter region 6 and the entire surface of the base contact region 7 in a region other than the region covering the gate electrode 10. Is provided.
  • the contact hole EC is filled with an emitter electrode 8, and the emitter electrode 8 is electrically connected to the emitter region 6 and the base contact region 7.
  • first conductivity type collector region 2 and a second conductivity type cathode region 3 provided so as to be in contact with both side surfaces of the collector region 2. Is formed.
  • a collector electrode 1 is formed so as to cover the collector region 2 and the cathode region 3.
  • a carrier trap reduction region (reduced carrier-trap region) extending in the thickness direction of the drift region 4 is formed in the drift region 4 extending from between the base region 5 serving as an energization region of the main current of the IGBT to the lower side thereof. ) 11 is formed, and its formation region extends over almost the entire thickness of the drift region 4.
  • carrier trap refers to defects and impurities that disturb the regularity of the arrangement of atoms and molecules in a semiconductor, and when these exist, carriers are trapped and movement is hindered.
  • the carrier trap reduction region is a region where carrier traps are reduced. A mechanism for reducing carrier traps will be described later.
  • FIG. 2 is a plan view in the direction of the arrow along the line AA shown in FIG. 1, and the gate electrode 10 and the like of the drift region 4 are not shown.
  • the emitter region 6 surrounds the base contact region 7 having a substantially rectangular outer shape, and the outer periphery thereof is surrounded by the base region 5.
  • a contact hole EC is provided so as to contact the base contact region 7 and a part of the surrounding emitter region 6.
  • FIG. 1 corresponds to a cross section taken along line BB, and is provided along the drift region 4 between the base regions 5 in the arrangement of the plurality of base regions 5 provided in a matrix.
  • the obtained carrier trap reduction region 11 has a mesh shape in plan view.
  • FIG. 2 shows an example in which the base regions 5 are arranged in a grid pattern with a 2 ⁇ 2 matrix on the left and right and up and down, but this is only an example, and the base regions 5 may be arranged in a staggered pattern or a comb shape.
  • the plan view shape of the base region 5 is not limited to a quadrangle, and may be a polygon such as a hexagon.
  • the carrier trap reduction region 11 is formed so as to cover almost the entire thickness of the drift region 4.
  • the present invention is not limited to this and may be a region where the main current of the IGBT is applied.
  • it may be set appropriately in consideration of the trade-off relationship between the recovery characteristic and the energization characteristic.
  • FIGS. 3 to 9 are cross-sectional views sequentially showing manufacturing steps.
  • Drift region 4 is an epitaxial growth layer formed by epitaxial growth on a SiC substrate serving as a support substrate, and can be obtained by removing the SiC substrate after formation.
  • the substrate constituted by the epitaxially grown layer thus obtained is called a “free standing substrate (self-standing substrate)”, and the step of preparing the drift region 4 means the step of preparing such a free standing substrate.
  • the free standing substrate constituted by the drift region 4 may be simply referred to as “SiC substrate”.
  • the first conductivity type (n-type) impurity ion implantation is performed on the upper layer portion on one main surface side of the drift region 4 through an implantation mask patterned in a predetermined shape.
  • a plurality of base regions 5 are selectively formed.
  • ion implantation of a second conductivity type (p-type) impurity is performed on the upper layer portion of each base region 5 through an implantation mask patterned in a predetermined shape, thereby selectively forming the emitter region 6. To do.
  • the base contact region 7 is selectively formed by performing ion implantation of the first conductivity type impurity through an implantation mask patterned into a predetermined shape for each emitter region 6.
  • a photoengraving photoresist or a silicon oxide film can be used as the implantation mask.
  • the formation order of the base region 5, the emitter region 6, and the base contact region 7 is not limited to the above.
  • the base region 5 has an impurity concentration of 1 ⁇ 10 17 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 and a depth of 0.5 to 3 ⁇ m.
  • the emitter region 6 has an impurity concentration of 1 ⁇ 10 18. cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3 , the depth is set to 0.2 to 1 ⁇ m, and the base contact region 7 has an impurity concentration of 1 ⁇ 10 19 cm ⁇ 3 to 1 ⁇ 10 21 cm ⁇ 3 and a depth. Is set to 0.2 to 1 ⁇ m.
  • ion implantation may be performed with a single implantation energy, or may be performed in a stepwise manner, for example, by changing the implantation energy from high energy to low energy.
  • the ion implantation is performed by setting the temperature of the SiC substrate within a range of 10 ° C. to 1000 ° C. Thereby, the effect that the crystal defect (implantation defect) which generate
  • ion implantation of the first conductivity type impurity is performed on the upper layer side of the other main surface side of the drift region 4 through an implantation mask patterned in a predetermined shape, and the collector Region 2 is formed.
  • ion implantation of a second conductivity type impurity is performed on the upper layer portion on the other main surface of the drift region 4 through an implantation mask patterned in a predetermined shape, and a plurality of adjacent layers adjacent to the collector region 2 are obtained.
  • the cathode region 3 is selectively formed. The order of forming the collector region 2 and the cathode region 3 is not limited to the above.
  • the collector region 2 has an impurity concentration of 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 21 cm ⁇ 3 and a depth of 0.2 to 3 ⁇ m
  • the cathode region 3 has an impurity concentration of 1 ⁇ 10 18 cm 3 .
  • cm ⁇ 3 to 1 ⁇ 10 21 cm ⁇ 3 and the depth is set to 0.2 to 3 ⁇ m.
  • nitrogen or phosphorus is used as the first conductivity type impurity to be ion-implanted
  • aluminum or boron is used as the second conductivity type impurity
  • the implantation surface density (dose amount) of implanted ions at the time of ion implantation is 1 ⁇ .
  • the injection energy is set in the range of 10 13 cm ⁇ 2 to 1 ⁇ 10 16 cm ⁇ 2
  • the implantation energy is set in the range of 10 keV to 10 MeV.
  • the collector region 2 is provided so as to correspond to the drift region 4 between the base regions 5, and when the base region 5 is arranged in a lattice shape, the shape in plan view is the same as the drift region 4 between the base regions 5.
  • the cathode region 3 is provided so as to correspond to the base region 5 and has a rectangular shape similar to that of the base region 5.
  • an implantation mask M1 in which a predetermined region between the base regions 5 becomes an opening OP1 is formed on one main surface of the drift region 4 provided with the base region 5 and the like. Then, through the implantation mask M1, ion implantation of ions that induce interstitial carbon (interstitial-carbon-inducing ion implantation) is performed, so that surplus carbon atoms in which surplus interstitial carbon atoms exist are present. The containing region 11a is formed.
  • the interstitial carbon induced ion implantation may be performed with a single implantation energy, or may be performed in a stepwise manner, for example, by changing the implantation energy from high energy to low energy.
  • interstitial carbon induced ion implantation may be performed from the other main surface side of the drift region 4 provided with the collector region 2 or the like, or by alternately performing from both main surface sides of the drift region 4.
  • the surplus carbon atom-containing region 11a may be formed with lower implantation energy.
  • interstitial carbon-induced ions to be implanted examples include carbon, silicon, hydrogen, and helium.
  • the implantation surface density (dose amount) of implanted ions at the time of interstitial carbon-induced ion implantation is 1 ⁇ 10 13 cm ⁇ .
  • the implantation energy is set within the range of 2 to 1 ⁇ 10 16 cm ⁇ 2 and the implantation energy is set within the range of 10 keV to 10 MeV.
  • the interstitial carbon induced ion implantation is performed by setting the temperature of the SiC substrate within a range of 10 ° C. to 1000 ° C.
  • the surplus carbon atom-containing region 11a is formed only in the current-carrying region of the main current of the IGBT (the drift region 4 from between the base region 5 and downward).
  • the implantation energy in the interstitial carbon-induced ion implantation is set to be larger than the implantation energy used in the dopant ion implantation. Thereby, it is possible to form the surplus carbon atom-containing region 11 a that reaches a region deeper than the base region 5, the emitter region 6, and the base contact region 7.
  • the implantation surface density in the interstitial carbon induced ion implantation is set to, for example, 1 ⁇ 10 14 cm ⁇ 2 or more so as to exceed the density of carrier traps existing in the drift region 4, in particular, the current conduction region of the IGBT main current. It is desirable. Thereby, the carrier trap in an electricity supply area
  • the carrier trap reduction region 11 is formed only in the current conduction region of the IGBT main current.
  • the main current supply region includes an intermediate position between adjacent base regions in a cross-sectional view, and refers to from one main surface of the drift region 4 to the interface between the drift region 4 and the collector region 2.
  • the heating temperature of the SiC substrate is set within the range of 1000 ° C. to 2000 ° C., and more preferably within the range of 1400 ° C. to 1800 ° C. Thereby, carrier traps can be reliably reduced.
  • the carrier trap reduction region 11 obtained through the above steps has a carrier trap density in the range of 1 ⁇ 10 9 cm ⁇ 3 to 1 ⁇ 10 13 cm ⁇ 3 .
  • the carrier trap density is in the range of 1 ⁇ 10 11 cm ⁇ 3 to 1 ⁇ 10 15 cm ⁇ 3. It turns out that it is reducing.
  • the carrier trap density can be measured by a method such as DLTS (deep level transient spectroscopy).
  • the carrier lifetime is in the range of 1 microsecond to 1 millisecond.
  • the carrier lifetime is in the range of 1 nanosecond to 1 microsecond, so that it can be seen that the carrier lifetime is long in the carrier trap reduction region 11.
  • the carrier life can be measured by a method such as ⁇ -PCD (microwave photo conductivity decay).
  • Interstitial carbon refers to a carbon atom that exists between lattices, and if a carbon atom is ion-implanted, carbon atoms naturally exist between the lattices.
  • Carbon vacancies (lattice points where the ejected carbon atoms originally existed) are replaced with implanted ions during the heat treatment for activation, so a new carrier lifetime killer is generated. Not.
  • the Si substrate is very high purity and defect-free, a high carrier lifetime of 1 millisecond or more can be obtained. Therefore, in the RC-IGBT using the Si substrate, the defect-free state is obtained.
  • an ion that does not become a dopant such as hydrogen is implanted into a substrate to cause an implantation defect to generate a carrier trap.
  • interstitial carbon is induced by injecting ions that do not serve as dopants into SiC semiconductors in which many carrier life lime killer exists, in other words, a region in which carrier traps are partially reduced is created.
  • the present invention forms a region where carrier life lime is improved.
  • the present invention improves the trade-off relationship between the recovery characteristics and the current-carrying characteristics of SiC-RC-IGBT with the technical idea opposite to that of RC-IGBT using Si substrate.
  • the manufacturing method in which interstitial carbon-induced ions are implanted and the SiC substrate is heated has been described.
  • the thermal oxidation process is performed by thermally oxidizing the SiC substrate.
  • a method of diffusing excess interstitial carbon atoms generated in step 4 into the drift region 4 to form the carrier trap reduction region 11 may be adopted.
  • a method other than thermal oxidation such as CVD (chemical vapor deposition) is used as a mask of an oxide film in which a predetermined region (that is, a region between the base regions 5) on one main surface of the drift region 4 is an opening. Then, the SiC substrate is thermally oxidized to form a thermal oxide film in the opening of the mask. As a result, a thermal oxide film can be selectively formed on the drift region 4 between the base regions 5, and the carrier trap reduction region 11 can be formed in the main current conduction region of the IGBT.
  • CVD chemical vapor deposition
  • a gate insulating film 9 is formed on the entire main surface of one of the drift regions 4 provided with the base region 5 and the like.
  • the thickness of the gate insulating film 9 is set in the range of 10 to 100 nm, for example.
  • the gate insulating film 9 may be an oxide film formed by a CVD method or the like instead of the thermal oxide film.
  • a gate electrode 10 is formed on the gate insulating film 9 by a CVD method or the like.
  • the material of the gate electrode 10 for example, polysilicon is used, and the thickness of the gate electrode 10 is set in a range of 100 nm to 1 ⁇ m, for example.
  • an etching mask patterned in a predetermined shape is formed on the gate electrode 10, and the gate electrode 10 and the gate insulating film 9 are etched using the etching mask, thereby forming the emitter region 6 as shown in FIG.
  • a gate insulating film 9 and a base region 5 are formed so as to cover the base region 5 and the drift region 4 from a part of the upper portion.
  • an interlayer insulating film 12 is formed by CVD or the like on the entire main surface of one of the drift regions 4 provided with the base region 5 and the like, and a predetermined region is opened on the interlayer insulating film 12.
  • An etching mask M2 that becomes the portion OP2 is formed.
  • the opening OP2 of the etching mask M2 has a hole shape so that the base contact region 7 and a region corresponding to a part of the surrounding emitter region 6 are exposed on the bottom surface.
  • the interlayer insulating film 12 is etched using the etching mask M2, the interlayer insulating film 12 corresponding to the opening OP2 of the etching mask M2 is removed, and the emitter region 6 penetrates the interlayer insulating film 12 in the thickness direction. And a contact hole EC reaching the entire surface of the base contact region 7 is formed.
  • the emitter electrode 8 that covers the interlayer insulating film 12 and fills the contact hole EC is formed.
  • the emitter electrode 8 is made of, for example, aluminum, titanium, nickel, gold, silver, copper, or an alloy that combines them, and is formed using an electron beam evaporation method or a sputtering method.
  • the emitter electrode 8 is configured to make ohmic contact with the emitter region 6 and the base contact region 7.
  • the SiC-RC-IGBT 100 in which the emitter electrode 8 and the collector electrode 1 face each other is obtained.
  • the collector electrode 1 is made of, for example, aluminum, titanium, nickel, gold, silver, copper, or an alloy that combines them, and is formed using an electron beam evaporation method or a sputtering method. 3 and ohmic contact.
  • the base region 5, the emitter region 6, the base contact region 7, the collector region 2 and the cathode region 3 are formed by ion implantation is shown. You may form using an etching technique.
  • the carrier trap reduction region 11 is present only in the current-carrying region of the main current of the IGBT (the drift region 4 between the base region 5 and below it). By forming, minority carrier recombination is not reduced during FWD recovery. For this reason, the energization capability of the IGBT can be improved without impairing the recovery characteristics of the FWD.
  • the carrier trap reduction region 11 becomes the carrier energization region, so that low resistance is realized, and carriers are diffused into the drift region when switching to the FWD recovery state. Thus, the recombination is promoted, so that the recovery characteristics are not impaired.
  • FIG. 10 is a cross-sectional view showing a configuration of SiC-RC-IGBT 200 according to the second embodiment of the present invention.
  • FIG. 1 is a partial cross section of the SiC-RC-IGBT 200.
  • the same configuration is repeatedly arranged in the active region.
  • the configuration of FIG. -It will be called RC-IGBT200.
  • a plurality of first conductivity type (n-type) base regions 5 are selectively formed in the upper layer portion on one main surface side of the second conductivity type (p-type) drift region 4.
  • a base contact region 7 of the first conductivity type is selectively formed in the upper layer portion of each base region 5.
  • a second conductivity type emitter region 6 is formed in contact with the side surface of the base contact region 7.
  • the emitter region 6 surrounds the base contact region 7, and the emitter region 6 and the base contact region 7 have the same depth from the outermost surface of the drift region 4 of the base region 5 or the base contact region 7. It is formed to be a little deeper.
  • the emitter region 6 is provided so as to extend to the edge of the base region 5 in the horizontal direction (the direction parallel to the main surface of the SiC substrate).
  • the drift region 4 between the adjacent base regions 5 is provided with a trench TR having a full width in the horizontal direction of the drift region 4, and the inner surface of the trench TR is covered with the gate insulating film 9A.
  • Trench TR is formed to be in contact with the side surfaces of emitter region 6 and base region 5 to reach drift region 4, and the side surfaces of emitter region 6 and base region 5 are in contact with the surface of gate insulating film 9A. Yes.
  • plan view shape of the base region 5 is defined by the trench TR, is rectangular as shown in FIG. 2, and is arranged in a matrix.
  • the trench TR has a mesh shape in plan view like the carrier trap reduction region 11 shown in FIG.
  • the gate electrode 10A is formed so as to fill the trench TR whose inner surface is covered with the gate insulating film 9A.
  • Gate electrode 10A is formed so that a part thereof protrudes from trench TR, interlayer insulating film 12 is formed to cover gate electrode 10A, gate insulating film 9A, and emitter region 6, and covers interlayer insulating film 12
  • the emitter electrode 8 is formed.
  • the interlayer insulating film 12 is provided with a contact hole EC that penetrates the interlayer insulating film 12 in the thickness direction and reaches a part of the emitter region 6 and the entire surface of the base contact region 7.
  • the contact hole EC is filled with an emitter electrode 8, and the emitter electrode 8 is electrically connected to the emitter region 6 and the base contact region 7.
  • the upper surface of the gate electrode 10 ⁇ / b> A may be the same height as the upper surface of the emitter region 6 or may be lower than the upper surface of the emitter region 6.
  • the SiC-RC-IGBT 100 according to the first embodiment described with reference to FIG. 1 is a planar type in which channels are formed horizontally in the vicinity of the main surface of the SiC substrate, whereas the SiC— RC-IGBT 200 is a trench type in which a channel is formed along a trench formed perpendicular to the main surface of the SiC substrate.
  • first conductivity type collector region 2 and a second conductivity type cathode region 3 provided so as to be in contact with both side surfaces of the collector region 2. Is formed.
  • a collector electrode 1 is formed so as to cover the collector region 2 and the cathode region 3.
  • a carrier trap reduction region 11 extending in the thickness direction of the drift region 4 from near the bottom surface of the gate electrode 10 ⁇ / b> A to near the collector region 2. Is formed.
  • the formation region of the carrier trap reduction region 11 is not limited to the above, and may be set as appropriate in consideration of the trade-off relationship between the recovery characteristic and the energization characteristic as long as it is an IGBT energization area.
  • FIGS. 11 to 21 are cross-sectional views sequentially showing manufacturing steps.
  • the drift region 4 is prepared, and then, in the step shown in FIG. 11, the first conductivity type impurity is ion-implanted into the upper layer portion on one main surface side of the drift region 4 to form the entire main surface.
  • a crossing base region 5 is formed.
  • ion implantation of the second conductivity type impurity is performed on the upper layer portion of the base region 5 to form the emitter region 6 over the entire main surface.
  • the base contact region 7 is selectively formed by performing ion implantation of the first conductivity type impurity through the implantation mask patterned in a predetermined shape into the emitter region 6.
  • a photoengraving photoresist or a silicon oxide film can be used as the implantation mask.
  • the formation order of the base region 5, the emitter region 6, and the base contact region 7 is not limited to the above.
  • the impurity concentration and depth of the base region 5, the emitter region 6 and the base contact region 7 are the same as those of the base region 5, the emitter region 6 and the base contact region 7 described in the first embodiment, so that the description thereof is omitted.
  • the first conductivity type impurity is ion-implanted into the upper layer portion on the other main surface side of the drift region 4 through an implantation mask patterned in a predetermined shape, Region 2 is formed.
  • the second conductivity type impurity is ion-implanted into the upper layer portion on the other main surface side of the drift region 4 through an implantation mask patterned in a predetermined shape, and a plurality of adjacent adjacent collector regions 2 are formed.
  • the cathode region 3 is selectively formed. The order of forming the collector region 2 and the cathode region 3 is not limited to the above.
  • the impurity concentration and depth of the collector region 2 and the cathode region 3 are the same as those of the collector region 2 and the cathode region 3 described in the first embodiment, so that the description thereof is omitted.
  • the ion species to be implanted and the implantation surface density (dose amount) of implanted ions at the time of ion implantation are the same as those in the first embodiment, description thereof will be omitted.
  • an etching mask M3 having a predetermined region as an opening OP3 is formed on one main surface of the drift region 4 provided with the base region 5 and the like.
  • the opening OP3 of the etching mask M3 is provided such that the emitter region 6 corresponding to a region that will later become the trench TR is exposed on the bottom surface, and the plan view shape thereof corresponds to the plan view shape of the trench TR.
  • the emitter region 6, the base region 5, and the drift region 4 are etched to form a trench TR that penetrates the emitter region 6 and the base region 5 and reaches the drift region 4.
  • a predetermined region in the trench TR becomes an opening OP4 on one main surface of the drift region 4 provided with the base region 5 and the like.
  • An implantation mask M4 is formed. Then, through the implantation mask M4, interstitial carbon-induced ion implantation is performed to form a surplus carbon atom-containing region 11a where surplus interstitial carbon atoms exist.
  • the interstitial carbon induced ion implantation may be performed with a single implantation energy, or may be performed in a stepwise manner, for example, by changing the implantation energy from high energy to low energy.
  • interstitial carbon induced ion implantation may be performed from the other main surface side of the drift region 4 provided with the collector region 2 or the like, or by alternately performing from both main surface sides of the drift region 4.
  • the surplus carbon atom-containing region 11a may be formed with lower implantation energy.
  • the implantation surface density (dose amount) and implantation energy of the implanted ions are the same as those in the surplus carbon atom-containing region 11a described in the first embodiment, description thereof will be omitted.
  • the carrier trap reduction region 11 is formed only in the main current supply region of the IGBT.
  • the main current supply region includes an intermediate position between adjacent base regions in a cross-sectional view, and extends from the lower portion of trench TR to the interface between drift region 4 and collector region 2.
  • the heating temperature of the SiC substrate is set within the range of 1000 ° C. to 2000 ° C., and more preferably within the range of 1400 ° C. to 1800 ° C.
  • gate insulating film 9A is formed on the entire main surface of one of drift regions 4 provided with base region 5 and the like in the step shown in FIG. .
  • the thickness of the gate insulating film 9A is set, for example, in the range of 10 to 100 nm.
  • the inner surface of the trench TR is also covered with the gate insulating film 9A.
  • the gate insulating film 9A may be an oxide film formed by a CVD method or the like instead of the thermal oxide film.
  • a gate electrode 10A is formed on the gate insulating film 9A by a CVD method or the like.
  • a CVD method for example, polysilicon is used as the material of the gate electrode 10A.
  • the thickness of the gate electrode 10A is set to a thickness that can be embedded in the trench TR, and the gate electrode 10A is also formed above the emitter region 6 and the base contact region 7 via the gate insulating film 9A. .
  • the gate electrode 10A formed above the emitter region 6 and the base contact region 7 is removed by etching or the like so that the gate electrode 10A remains only in the trench TR.
  • an etching mask M5 patterned so as to cover only the upper part of the gate electrode 10A remaining in the trench TR is formed, and the etching mask M5 is used to form the etching mask M5 on the inner surface of the trench TR.
  • the gate insulating film 9A other than the gate insulating film 9A is removed by etching.
  • the step of protruding a part of the gate electrode 10A described above from the trench TR is not an essential step. That is, the upper surface of the gate electrode 10 ⁇ / b> A may be the same height as the upper surface of the emitter region 6 or may be lower than the upper surface of the emitter region 6.
  • the interlayer insulating film 12 may be formed directly after the gate electrode 10A is processed only in the trench TR in the step shown in FIG.
  • an interlayer insulating film 12 is formed by CVD or the like on the entire main surface of one of the drift regions 4 provided with the base region 5 and the like, and a predetermined region is opened on the interlayer insulating film 12.
  • An etching mask M6 that becomes the portion OP6 is formed.
  • the opening OP6 of the etching mask M6 is in the shape of a hole provided such that the base contact region 7 and a region corresponding to a part of the surrounding emitter region 6 are exposed on the bottom surface.
  • the interlayer insulating film 12 is etched using the etching mask M6, the interlayer insulating film 12 corresponding to the opening OP6 of the etching mask M6 is removed, and the emitter region 6 penetrates the interlayer insulating film 12 in the thickness direction. And a contact hole EC reaching the entire surface of the base contact region 7 is formed.
  • the emitter electrode 8 that covers the interlayer insulating film 12 and fills the contact hole EC is formed.
  • the emitter electrode 8 is made of, for example, aluminum, titanium, nickel, gold, silver, copper, or an alloy that combines them, and is formed using an electron beam evaporation method or a sputtering method.
  • the emitter electrode 8 is configured to make ohmic contact with the emitter region 6 and the base contact region 7.
  • the collector electrode 1 is made of, for example, aluminum, titanium, nickel, gold, silver, copper, or an alloy that combines them, and is formed using an electron beam evaporation method or a sputtering method. Configured to make ohmic contact with.
  • the base region 5, the emitter region 6, the base contact region 7, the collector region 2 and the cathode region 3 are formed by ion implantation is shown. You may form using an etching technique.
  • carrier trap reduction region 11 is formed only in the current conduction region of IGBT main current (in drift region 4 below gate electrode 10A).
  • minority carrier recombination is not reduced during FWD recovery.
  • the energization capability of the IGBT can be improved without impairing the recovery characteristics of the FWD.
  • the carrier trap reduction region 11 becomes the carrier energization region, so that low resistance is realized, and carriers are diffused into the drift region when switching to the FWD recovery state. Thus, the recombination is promoted, so that the recovery characteristics are not impaired.
  • FIG. 22 is a cross-sectional view showing a configuration of SiC-RC-IGBT 300 according to the third embodiment of the present invention.
  • FIG. 22 is a partial cross-sectional view of SiC-RC-IGBT 300.
  • the same structure is repeatedly arranged in the active region.
  • the structure of FIG. -It will be called RC-IGBT300.
  • an impurity region containing a second conductivity type impurity at a relatively high concentration in the upper layer portion on one main surface side of the second conductivity type (p type) drift region 4. 13 is provided over the entire main surface.
  • a plurality of first conductivity type (n-type) base regions 5 are selectively formed in the upper layer portion of the impurity region 13, and the first conductivity type base contact region 7 is formed in the upper layer portion of each base region 5. Are selectively formed.
  • a second conductivity type emitter region 6 is formed in contact with the side surface of the base contact region 7.
  • Base region 5 emitter region 6 and base contact region 7 are the same as SiC-RC-IGBT 100 of the first embodiment, and gate insulating film 9, gate electrode 10, interlayer insulating film 12 and emitter electrode 8. Is the same as the SiC-RC-IGBT 100 of the first embodiment.
  • first conductivity type collector region 2 and a second conductivity type cathode region 3 provided so as to be in contact with both side surfaces of the collector region 2. Is formed.
  • a collector electrode 1 is formed so as to cover the collector region 2 and the cathode region 3.
  • Collector region 2, cathode region 3, and collector electrode 1 are the same as those of SiC-RC-IGBT 100 of the first embodiment.
  • the main current conduction region is in drift region 4 below impurity region 13 between base regions 5, and carrier trap reduction region 11 is formed only in the conduction region. In the impurity region 13 of 5, the carrier trap reduction region 11 is not formed.
  • the formation region of the carrier trap reduction region 11 is not limited to the above, and if it is an energization region of the main current of the IGBT, it can be appropriately set in consideration of the trade-off relationship between the recovery characteristic and the energization characteristic. good.
  • SiC-RC-IGBT 300 (Production method)
  • SiC-RC-IGBT 300 shown in FIG. 22 differs from the SiC-RC-IGBT 100 shown in FIG.
  • the manufacturing method is also different from that of the first embodiment in that an impurity region 13 forming step is added. That is, in the first embodiment, after forming the base region 5, the emitter region 6, and the base contact region 7 as described with reference to FIG. 3, the second conductivity type is formed on one main surface of the drift region 4. A step of performing impurity ion implantation to form an impurity region 13 over the entire main surface is added.
  • the implantation surface density (dose amount) during the ion implantation is set to 1 ⁇ 10 11 cm ⁇ 2 to 1 ⁇ 10 14 cm ⁇ 2
  • the implantation energy is set to 10 keV to 10 MeV
  • the impurity concentration is 1 ⁇ 10 15. cm ⁇ 3 to 1 ⁇ 10 18 cm ⁇ 3 and the depth is set to 0.5 to 5 ⁇ m.
  • the ion implantation is performed by setting the temperature of the SiC substrate within a range of 10 ° C. to 1000 ° C.
  • the impurity region 13 is formed after the base region 5 is formed.
  • the base region 5 may be formed after the impurity region 13 is formed.
  • the impurity region 13 is formed by ion implantation.
  • the impurity region 13 may be formed by using an epitaxial growth and etching technique.
  • the collector region 2 and the cathode region 3 are formed in the upper layer portion on the other main surface side of the drift region 4, and then the base region 5 as described with reference to FIG. 5.
  • the surplus carbon atom-containing region is below the impurity region 13 and does not reach the impurity region 13 even when interstitial carbon atoms diffuse into the drift region 4 in the subsequent heat treatment. Form to depth.
  • interstitial carbon-induced ion species the implantation surface density (dose amount) and implantation energy of implanted ions are the same as those in the first embodiment.
  • the dopant atoms are activated and the interstitial carbon atoms are diffused into the drift region 4, and the main current conduction region (impurity region 13 between the base regions 5) of the IGBT is obtained.
  • the carrier trap reduction region 11 is formed only in the main current conduction region of the IGBT.
  • the heating temperature of the SiC substrate is set within the range of 1000 ° C. to 2000 ° C., and more preferably within the range of 1400 ° C. to 1800 ° C.
  • the gate insulating film 9, the gate electrode 10, the interlayer insulating film 12, and the emitter electrode 8 are formed on one main surface of the drift region 4, and the drift is also performed.
  • collector electrode 1 By forming collector electrode 1 on the other main surface of region 4, SiC-RC-IGBT 300 in which emitter electrode 8 and collector electrode 1 face each other is obtained.
  • the carrier trap reduction region is present only in the main current conduction region of IGBT (inside drift region 4 below impurity region 13 between base regions 5).
  • IGBT inside drift region 4 below impurity region 13 between base regions 5.
  • the carrier trap reduction region 11 becomes the carrier energization region, so that low resistance is realized, and carriers are diffused into the drift region when switching to the FWD recovery state. Thus, the recombination is promoted, so that the recovery characteristics are not impaired.
  • the accumulation of carriers is promoted when the IGBT is energized, and further improvement of the energization capability can be expected as compared with the SiC-RC-IGBT 100 of the first embodiment.
  • FIG. 23 is a cross-sectional view showing a configuration of SiC-RC-IGBT 400 according to the fourth embodiment of the present invention.
  • FIG. 23 is a partial cross-sectional view of SiC-RC-IGBT 400.
  • the same structure is repeatedly arranged in the active region.
  • the structure of FIG. -It will be called RC-IGBT400.
  • a carrier trap region 14 having a remarkably short carrier lifetime is formed in the drift region 4 between the cathode region 3 and the base region 5 thereabove.
  • the carrier trap region 14 is formed so as to sandwich the carrier trap reduction region 11 formed above the collector region 2.
  • the carrier trap region 14 includes more carrier traps than the drift region 4 in which the carrier trap region 14 is not provided in the drift region 4 between the cathode region 3 and the base region 5 thereabove.
  • the service life is significantly shortened.
  • FIG. 24 is a diagram showing the carrier life distribution in the cross section along the line XY in FIG.
  • the horizontal axis indicates the position on the XY line
  • the vertical axis indicates the carrier life.
  • the scale on the vertical axis is logarithmic.
  • the region where the carrier trap reduction region 11 is formed functions as an IGBT region and is described as IGBT, and the other region functions as an FWD region and is described as FWD.
  • the distribution in the case where the carrier lifetime in the carrier trap region 14 and the carrier lifetime in the drift region 4 are constant in each region is shown as C1
  • the distribution in the case where each region has a gradient is shown as C2. ing.
  • the carrier lifetime in the carrier trap reduction region 11 is defined as ⁇ A
  • the carrier lifetime in the drift region 4 above the cathode region 3 is defined as ⁇ B
  • the carrier lifetime in the carrier trap region 14 is defined as ⁇ C
  • the relationship between the three is ⁇ A It is desirable that> ⁇ B> ⁇ C.
  • ⁇ C ⁇ 100 ns so that no bipolar current flows in the carrier trap region 14, and it is desirable that ⁇ A> 1 ⁇ s so that conductivity modulation is sufficiently promoted in the current-carrying region of the IGBT, It is desirable that ⁇ B be an intermediate value (several hundred ns) between the two so as not to impair the recovery characteristics of the FWD.
  • bipolar degradation will be described.
  • recombination energy is generated when the minority carriers recombine with the majority carriers.
  • the recombination energy starts from a basal plane defect in the SiC crystal and expands to a stacking fault that is a surface defect. It will be.
  • stacking faults extended stacking faults
  • the bipolar current preferentially flows in the drift region 4 above the cathode region during the FWD reflux operation.
  • a basal plane defect is included in the drift region 4 above the cathode region in a part of the FWD of the SiC-RC-IGBT 400, bipolar degradation of the FWD occurs due to the basal plane defect as a starting point. As the defect expands, the resistance of the FWD increases.
  • the FWD includes other FWD (the basal plane defect is included in the drift region 4 above the cathode region). It becomes extremely high resistance compared to FWD). Therefore, no bipolar current flows through the FWD, and the expansion of stacking faults stops. Therefore, even if an extended stacking fault occurs in the FWD, the resistance of the current conduction region of the main current of the IGBT does not increase.
  • distribution C1 in FIG. 24 the case where the carrier life distribution in each region is constant in the horizontal direction of the substrate has been described as an example. Not limited, for example, as shown as distribution C2 in FIG. 24, considering the trade-off relationship between recovery characteristics and current-carrying characteristics and the expansion of stacking faults, such as providing a gradient in the horizontal direction of the substrate. Set it.
  • SiC-RC-IGBT 400 (Production method)
  • the SiC-RC-IGBT 400 shown in FIG. 23 is different from the SiC-RC-IGBT 100 shown in FIG. 1 in that the carrier trap region 14 is further provided.
  • the carrier trap region 14 is formed by performing electron beam irradiation from one main surface side of the drift region 4, the other main surface side, or both main surface sides.
  • the formation timing may be any timing after the formation step of the carrier trap reduction region 11 described with reference to FIG. 6, but preferably after the formation of the carrier trap reduction region 11, FIG. It forms before forming the gate insulating film 9 shown.
  • the formation conditions are such that the region other than the upper part of the carrier trap region 14 is covered with an irradiation mask, the electron beam dose is 1 ⁇ 10 14 cm ⁇ 2 to 1 ⁇ 10 17 cm ⁇ 2 , and the irradiation energy is 10 keV to 1 MeV. To do.
  • the depth of the carrier trap region 14 in the substrate thickness direction can be adjusted by appropriately selecting the electron beam irradiation energy, and the carrier lifetime of the carrier trap region 14 can be adjusted by appropriately selecting the electron beam irradiation amount. it can.
  • carrier trap region 14 having an extremely short carrier lifetime is provided in drift region 4 between cathode region 3 and base region 5 thereabove. Since the carrier trap region 14 is formed so as to sandwich the carrier trap reduction region 11 formed above the collector region 2, recovery characteristics can be reduced while preventing an increase in device resistance due to bipolar degradation. It is possible to improve the trade-off relationship between the energization characteristics.
  • the support substrate is preferably an SiC substrate containing n-type or p-type impurities (this is a bulk substrate), and the impurity concentration of the support substrate is in the range of 1 ⁇ 10 11 cm ⁇ 3 to 1 ⁇ 10 21 cm ⁇ 2. It is desirable to be.
  • the support substrate may be removed or thinned at an appropriate timing in the manufacturing process of the RC-IGBT.
  • the present invention can be freely combined with each other or can be appropriately modified or omitted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　本発明は、炭化珪素半導体領域に形成されたＩＧＢＴおよびＦＷＤを有する半導体装置であって、ＩＧＢＴは、炭化珪素半導体領域の一方の主面側に形成されたエミッタ電極、ベース領域、エミッタ領域、炭化珪素半導体領域の一方の主面側に形成されたコレクタ領域、コレクタ電極と、炭化珪素半導体領域、エミッタ領域およびベース領域に接するゲート絶縁膜と、ゲート絶縁膜に対向するゲート電極とを備え、ＦＷＤは、エミッタ領域に隣接し、エミッタ電極と電気的に接続されたベースコンタクト領域と、炭化珪素半導体領域の他方の主面側の上層部に配設され、コレクタ領域に隣接して設けられ、コレクタ電極に電気的に接続されたカソード領域とを備え、ＩＧＢＴは、コレクタ領域の上方の炭化珪素半導体領域内の主電流の通電領域に配設された、キャリアトラップがカソード領域の上方の炭化珪素半導体領域内よりも低減されたキャリアトラップ低減領域をさらに備える。

Description

半導体装置および半導体装置の製造方法
　本発明は半導体装置に関し、特に、半導体装置の電気的特性を改善する技術に関する。
　半導体材料として珪素（Ｓｉ）基板を用いた絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）と、ＩＧＢＴに逆並列に接続された還流ダイオード（ＦＷＤ：Free Wheeling Diode）とが、同一の半導体基板内に形成された電力用半導体装置が従来公知となっている。
　例えば、特許文献１では、同一半導体基板にＩＧＢＴとＦＷＤとが形成され、基板の表面側に、ＩＧＢＴのエミッタ電極およびＦＷＤのアノード電極として機能する共通の電極が形成され、基板の裏面側にはＩＧＢＴのコレクタ電極およびＦＷＤのカソード電極として機能する共通の電極が形成された半導体装置が開示されている。このような半導体装置は、逆導通型（ＲＣ（Reverse Conducting））－ＩＧＢＴと呼称されている。
　Ｓｉ基板は一般的に高キャリア寿命（キャリア寿命が長）なので、ＲＣ－ＩＧＢＴにおいても、しばしばＦＷＤのリカバリ特性が問題となる。すなわち、ＩＧＢＴの動作（順方向通電）状態からＦＷＤの逆回復（リカバリ）状態にスイッチングする際に、半導体基板に蓄積している少数キャリアが再結合により消滅するまで順方向電流が流れ続けるために、結果としてスイッチング損失が増大する。
　ＦＷＤのリカバリ特性を向上させる手法として、半導体基板全体、すなわちＩＧＢＴ領域とＦＷＤ領域全体に渡って、キャリアライフタイムキラーとして軽イオンまたは電子線等の放射線を照射し、半導体基板中に結晶欠陥を導入することで、低キャリア寿命層を形成する、キャリア寿命制御法が用いられている。
　この手法により、半導体基板中の結晶欠陥が再結合中心となり、ＦＷＤのリカバリ時に少数キャリアの再結合が促進され、リカバリ特性を改善することができる。
　また、特許文献２によれば、低キャリア寿命層を形成する領域を、ＦＷＤ領域のみに限定する（ＩＧＢＴ領域にはキャリアライフタイムキラーを導入しない）方法が提案されており、ＩＧＢＴの通電能力を損ねることなく、ＦＷＤのリカバリ特性を向上させる技術が開示されている。
特許第４７９１７０４号公報 特開２００８－１９２７３７号公報
　炭化珪素(ＳｉＣ)半導体は、Ｓｉ半導体より広いワイドバンドギャップを有し、ＳｉＣ半導体を用いたＳｉＣ半導体装置は、Ｓｉ半導体を用いたＳｉ半導体装置と比較して、耐圧性に優れ、許容電流密度も高く、また耐熱性も高いため高温動作も可能である。従って、ＳｉＣ半導体装置は、次世代の電力用半導体装置として開発が進められている。
　電力用半導体装置に用いられるＳｉ基板は、一般的にＦＺ法（Floating Zone法：浮遊帯域溶融法）を用いて形成される。本手法により得られるＳｉ基板は、非常に高純度で無欠陥であるため、１ミリ秒以上の高キャリア寿命が得られる。一方で、ＳｉＣ基板についてはＳｉ基板並みに高純度なものを得るのは非常に困難であり、一般的なキャリア寿命は１マイクロ秒程度に過ぎない。これは、ＳｉＣ基板内に不純物や真性欠陥、転位、積層欠陥などの結晶欠陥が多数存在するために、それらが再結合中心、ひいてはキャリアライフタイムキラーとなっているためと考えられている。
　従って、ＳｉＣ基板を用いたＲＣ－ＩＧＢＴにおいては、従来のＳｉ基板を用いたＲＣ－ＩＧＢＴの特性向上手法である、ＦＷＤ領域のみに低キャリア寿命層を形成する方法を適用できない。
　すなわち、ＳｉＣ基板を用いたＲＣ－ＩＧＢＴは、キャリアライフタイムキラーが多く存在するためにリカバリ特性は優れるものの、その代わりにＩＧＢＴの通電特性は低いと言った、リカバリ特性と通電特性との間にトレードオフ関係が存在する。そして、ＳｉＣ基板では、結晶内にキャリアライフタイムキラーが多数存在するため、Ｓｉ基板のように「部分的にキャリアライフタイムキラーを導入」しても効果がないという問題がある。
　本発明は上記のような問題を解決するためになされたものであり、電気的特性を改善したＳｉＣ半導体装置を提供することを目的とする。
　本発明に係る半導体装置は、第２導電型の炭化珪素半導体領域に形成された絶縁ゲート型バイポーラトランジスタと、前記絶縁ゲート型バイポーラトランジスタに逆並列に接続されたダイオードを有する半導体装置であって、前記絶縁ゲート型バイポーラトランジスタは、前記炭化珪素半導体領域の一方の主面上に配設されたエミッタ電極と、前記炭化珪素半導体領域の前記一方の主面側の上層部に選択的に複数配設された第１導電型のベース領域と、前記ベース領域のそれぞれの上層部に選択的に配設され、前記エミッタ電極と電気的に接続された第２導電型のエミッタ領域と、前記炭化珪素半導体領域の他方の主面側の上層部に配設された第１導電型のコレクタ領域と、前記炭化珪素半導体領域の前記他方の主面上に配設され、前記コレクタ領域と電気的に接続されたコレクタ電極と、前記炭化珪素半導体領域、前記エミッタ領域および前記ベース領域に連続して接するように配設されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記炭化珪素半導体領域、前記エミッタ領域および前記ベース領域に対向するように配置されたゲート電極とを備え、前記ダイオードは、前記エミッタ領域に隣接して設けられ、前記エミッタ電極と電気的に接続された第１導電型のベースコンタクト領域と、前記炭化珪素半導体領域の前記他方の主面側の上層部に配設され、前記コレクタ領域に隣接して設けられ、前記コレクタ電極に電気的に接続された第２導電型のカソード領域とを備え、前記絶縁ゲート型バイポーラトランジスタは、前記コレクタ領域の上方の前記炭化珪素半導体領域内の主電流の通電領域に配設された、キャリアトラップが前記カソード領域の上方の前記炭化珪素半導体領域内よりも低減されたキャリアトラップ低減領域をさらに備えている。
　本発明に係る半導体装置によれば、トランジスタの通電領域にキャリアトラップ低減領域が形成されているため、トランジスタの主電流の通電領域におけるキャリアライフタイムを向上できるので、トランジスタの通電能力を向上することができる。
本発明に係る実施の形態１の半導体装置の構成を示す断面図である。 本発明に係る実施の形態１の半導体装置の構成を示す平面図である。 本発明に係る実施の形態１の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態２の半導体装置の構成を示す断面図である。 本発明に係る実施の形態２の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態２の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態２の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態２の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態２の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態２の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態２の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態２の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態２の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態２の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態２の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態３の半導体装置の構成を示す断面図である。 本発明に係る実施の形態４の半導体装置の構成を示す断面図である。 キャリア寿命の分布を示す図である。
　（実施の形態１）
　　（装置構成）
　図１は、本発明に係る実施の形態１のＳｉＣ－ＲＣ－ＩＧＢＴ１００の構成を示す断面図である。なお、図１は、ＳｉＣ－ＲＣ－ＩＧＢＴ１００の一部の断面であり、実際の半導体チップにおいては、同じ構成が活性領域に繰り返して複数配列されているが、便宜的に図１の構成をもってＳｉＣ－ＲＣ－ＩＧＢＴ１００と呼称する。
　なお、以下の記載では、不純物の導電型に関して、ｎ型を「第１導電型」、ｐ型を「第２導電型」として一般的に定義するが、その逆の定義でも構わない。
　図１に示すように、第２導電型（ｐ型）のドリフト領域４（炭化珪素半導体領域）の一方の主面側の上層部には、第１導電型（ｎ型）のベース領域５が選択的に複数形成されており、それぞれのベース領域５の上層部には、第１導電型のベースコンタクト領域７が選択的に形成されている。そして、ベースコンタクト領域７の側面に接して第２導電型のエミッタ領域６が形成されている。
　なお、エミッタ領域６はベースコンタクト領域７を取り囲んでおり、エミッタ領域６およびベースコンタクト領域７は、ベース領域５のドリフト領域４の最表面からの深さが同程度か、あるいはベースコンタクト領域７の方が少し深くなるように形成される。
　ドリフト領域４上には、ゲート絶縁膜９が選択的に形成され、ゲート絶縁膜９上にはゲート電極１０が形成されている。すなわち、ゲート絶縁膜９は、隣り合うベース領域５間において、エミッタ領域６の一部上部からベース領域５上およびドリフト領域４上から、隣り合うベース領域５のエミッタ領域６の一部上部に渡るように設けられ、ゲート絶縁膜９上を覆うようにゲート電極１０が設けられている。
　そして、ゲート絶縁膜９およびゲート電極１０を覆うように層間絶縁膜１２が形成され、層間絶縁膜１２を覆うようにエミッタ電極８が形成されている。層間絶縁膜１２には、ゲート電極１０を覆う領域以外の領域で、層間絶縁膜１２を厚さ方向に貫通してエミッタ領域６の一部およびベースコンタクト領域７の全部の表面に達するコンタクトホールＥＣが設けられている。そして、コンタクトホールＥＣ内にはエミッタ電極８が充填され、エミッタ電極８がエミッタ領域６およびベースコンタクト領域７に電気的に接続されている。
　また、ドリフト領域４の他方の主面側の上層部には、第１導電型のコレクタ領域２と、コレクタ領域２の両側面にそれぞれ接するように設けられた第２導電型のカソード領域３が形成されている。そして、コレクタ領域２およびカソード領域３上を覆うようにコレクタ電極１が形成されている。
　そして、ＩＧＢＴの主電流の通電領域となるベース領域５の間から、その下方にかけてのドリフト領域４内には、ドリフト領域４の厚さ方向に延在するキャリアトラップ低減領域（reduced carrier-trap region）１１が形成されており、その形成領域はドリフト領域４の厚さのほぼ全域に及んでいる。
　ここで、キャリアトラップとは、半導体中で原子や分子の配列の規則性を乱す欠陥や不純物のことを指し、これらが存在すると、キャリアが捕えられて動きが妨げられる。キャリアトラップ低減領域は、キャリアトラップが低減された領域である。なお、キャリアトラップが低減される仕組みについては後に説明する。
　次に、図２を用いてＳｉＣ－ＲＣ－ＩＧＢＴ１００の平面視形状について説明する。なお、図２は、図１に示すＡ－Ａ線での矢視方向の平面図であり、ドリフト領域４のゲート電極１０などは図示されていない。図２に示されるように、外形が略四角形のベースコンタクト領域７の周囲をエミッタ領域６が囲み、さらにその外周はベース領域５によって囲まれている。なお、ベースコンタクト領域７とその周囲のエミッタ領域６の一部に接触するようにコンタクトホールＥＣが設けられているが、コンタクトホールＥＣは見えないので破線で示されている。なお、図２において、Ｂ－Ｂ線での断面に相当するのが図１であり、マトリクス状に設けられた複数のベース領域５の配列において、ベース領域５間のドリフト領域４に沿って設けられたキャリアトラップ低減領域１１は、平面視形状が網目状をなしている。
　なお、図２では、ベース領域５を左右上下に２×２行列で格子状に配列された例を示したが、これは一例であり、千鳥模様状、あるいは櫛形状に配列しても良いし、ベース領域５の平面視形状も四角形に限定されず、六角形などの多角形であっても良い。
　また、上記では、キャリアトラップ低減領域１１の形成領域は、ドリフト領域４の厚さのほぼ全域に及ぶものとして説明したが、これに限定されるものではなく、ＩＧＢＴの主電流の通電領域であればリカバリ特性と通電特性とのトレードオフ関係を考慮して、適宜に設定すれば良い。
　　（製造方法）
　以下、製造工程を順に示す断面図である図３～図９を用いて、ＳｉＣ－ＲＣ－ＩＧＢＴ１００の製造方法について説明する。
　まず、ドリフト領域４を準備する。ドリフト領域４は、支持基板となるＳｉＣ基板上にエピタキシャル成長により形成されたエピタキシャル成長層であり、形成後にＳｉＣ基板を除去することで得ることができる。このようにして得られたエピタキシャル成長層により構成される基板は「フリースタンディング基板（自立基板）」と呼称され、ドリフト領域４を準備する工程は、このようなフリースタンディング基板を準備する工程を意味する。なお、以下ではドリフト領域４で構成されるフリースタンディング基板を、単に「ＳｉＣ基板」と呼称する場合がある。
　次に、図３に示す工程において、ドリフト領域４の一方の主面側の上層部に対して、所定の形状にパターニングされた注入マスクを介して第１導電型（ｎ型）不純物のイオン注入を行い、複数のベース領域５を選択的に形成する。
　次に、それぞれのベース領域５の上層部に対して、所定の形状にパターニングされた注入マスクを介して第２導電型（ｐ型）不純物のイオン注入を行い、エミッタ領域６を選択的に形成する。
　さらに、それぞれのエミッタ領域６に対して所定の形状にパターニングされた注入マスクを介して第１導電型不純物のイオン注入を行い、ベースコンタクト領域７を選択的に形成する。
　注入マスクとしては、例えば写真製版用のフォトレジストまたはシリコン酸化膜を用いることができる。
　なお、ベース領域５、エミッタ領域６およびベースコンタクト領域７の形成順序は上記に限定されない。
　また、ベース領域５は、不純物濃度が１×１０１７ｃｍ－３～１×１０１９ｃｍ－３、深さが０．５～３μｍに設定され、エミッタ領域６は、不純物濃度が１×１０１８ｃｍ－３～１×１０２０ｃｍ－３、深さが０．２～１μｍに設定され、ベースコンタクト領域７は不純物濃度が１×１０１９ｃｍ－３～１×１０２１ｃｍ－３、深さが０．２～１μｍに設定される。
　また、イオン注入は、単一の注入エネルギーで行っても良く、注入エネルギーを段階的に、例えば高エネルギーから低エネルギーに変化させて行っても良い。
　なお、上記イオン注入に際しては、ＳｉＣ基板の温度を１０℃～１０００℃の範囲内に設定して行う。これにより、イオン注入時に発生する結晶欠陥（注入欠陥）をある程度回復できるという効果が得られる。
　次に、図４に示す工程において、ドリフト領域４の他方の主面側の上層部に対して、所定の形状にパターニングされた注入マスクを介して第１導電型不純物のイオン注入を行い、コレクタ領域２を形成する。
　次に、ドリフト領域４の他方の主面上の上層部に対して、所定の形状にパターニングされた注入マスクを介して第２導電型不純物のイオン注入を行い、コレクタ領域２に隣り合う複数のカソード領域３を選択的に形成する。なお、コレクタ領域２およびカソード領域３の形成順序は上記に限定されない。
　また、コレクタ領域２は、不純物濃度が１×１０１８ｃｍ－３～１×１０２１ｃｍ－３、深さが０．２～３μｍに設定され、カソード領域３は、不純物濃度が１×１０１８ｃｍ－３～１×１０２１ｃｍ－３、深さが０．２～３μｍに設定される。
　また、イオン注入される第１導電型不純物としては窒素やリンを用い、第２導電型不純物としてはアルミニウムやボロンを用い、イオン注入時の注入イオンの注入面密度（ドーズ量）は、１×１０１３ｃｍ－２～１×１０１６ｃｍ－２の範囲内に設定され、注入エネルギーは１０ｋｅＶ～１０ＭｅＶの範囲内に設定される。
　なお、コレクタ領域２は、ベース領域５間のドリフト領域４に対応するように設けられており、ベース領域５を格子状に配置する場合は、平面視形状もベース領域５間のドリフト領域４と同様の網目状をなし、カソード領域３は、ベース領域５に対応するように設けられており、平面視形状もベース領域５と同様の四角形状をなす。
　次に、図５に示す工程において、ベース領域５等が設けられたドリフト領域４の一方の主面上に、ベース領域５間の所定の領域が開口部ＯＰ１となった注入マスクＭ１を形成する。そして、注入マスクＭ１を介して、格子間炭素を誘起するイオンのイオン注入（格子間炭素誘起イオン注入：interstitial-carbon-inducing ion implantation）を行って余剰な格子間炭素原子が存在する余剰炭素原子含有領域１１ａを形成する。
　当該格子間炭素誘起イオン注入は、単一の注入エネルギーで行っても良く、注入エネルギーを段階的に、例えば高エネルギーから低エネルギーに変化させて行っても良い。
　また、格子間炭素誘起イオン注入は、コレクタ領域２等が設けられたドリフト領域４の他方の主面側から行っても良く、また、ドリフト領域４の両方の主面側から交互に行うことで、より低い注入エネルギーで余剰炭素原子含有領域１１ａを形成できるようにしても良い。
　注入する格子間炭素誘起イオンとしては、例えば、炭素、珪素、水素、ヘリウムなどが挙げられ、格子間炭素誘起イオン注入時の注入イオンの注入面密度（ドーズ量）は、１×１０１３ｃｍ－２～１×１０１６ｃｍ－２の範囲内に設定され、注入エネルギーは１０ｋｅＶ～１０ＭｅＶの範囲内に設定される。
　なお、格子間炭素誘起イオン注入に際しては、ＳｉＣ基板の温度を１０℃～１０００℃の範囲内に設定して行う。
　ここで重要なことは、余剰炭素原子含有領域１１ａは、ＩＧＢＴの主電流の通電領域（ベース領域５の間から、その下方にかけてのドリフト領域４）のみに形成することである。
　また、格子間炭素誘起イオン注入における注入エネルギーは、ドーパントイオンの注入の際に用いた注入エネルギーよりも大きくする。これにより、ベース領域５、エミッタ領域６およびベースコンタクト領域７よりも深い領域にまで達する、余剰炭素原子含有領域１１ａを形成することができる。
　また、格子間炭素誘起イオン注入における注入面密度は、ドリフト領域４、特に、ＩＧＢＴの主電流の通電領域に存在するキャリアトラップの密度を超えるように、例えば１×１０１４ｃｍ－２以上とすることが望ましい。これにより、通電領域におけるキャリアトラップを確実に低減することができる。
　また、以上の説明では、ベース領域５等の形成のためのドーパントイオンを注入した後に、格子間炭素誘起イオンを注入する例を説明したが、この順序が入れ替わっても良い。
　次に、注入マスクＭ１を除去した後、図６に示す工程において、ＳｉＣ基板を加熱することにより、ドーパント原子が活性化されると共に、格子間炭素原子がドリフト領域４の内部に熱拡散し、ＩＧＢＴの主電流の通電領域（ベース領域５の間から、その下方にかけてのドリフト領域４）に存在する点欠陥と結合して、ＩＧＢＴの主電流の通電領域のみにキャリアトラップ低減領域１１が形成される。ここで、主電流の通電領域とは、断面視で、隣り合うベース領域間の中間位置を含み、ドリフト領域４の一方の主面上から、ドリフト領域４およびコレクタ領域２の界面までを指す。
　この工程でのＳｉＣ基板の加熱温度は、１０００℃～２０００℃の範囲内に設定され、より望ましくは１４００℃～１８００℃の範囲内に設定される。これによりキャリアトラップを確実に低減することができる。
　上記の工程を経て得られたキャリアトラップ低減領域１１は、キャリアトラップの密度が１×１０９ｃｍ－３～１×１０１３ｃｍ－３の範囲内にある。なお、キャリアトラップ低減領域１１以外のドリフト領域４では、キャリアトラップの密度が１×１０１１ｃｍ－３～１×１０１５ｃｍ－３の範囲内にあるので、キャリアトラップ低減領域１１ではキャリアトラップが低減していることが判る。なお、キャリアトラップの密度は例えばＤＬＴＳ（deep level transient spectroscopy）などの方法により計測することができる。
　また、キャリアトラップ低減領域では、キャリア寿命が１マイクロ秒～１ミリ秒の範囲内にある。なお、キャリアトラップ低減領域１１以外のドリフト領域４では、キャリア寿命が１ナノ秒～１マイクロ秒の範囲内にあるので、キャリアトラップ低減領域１１でキャリア寿命が長くなっていることが判る。なお、キャリア寿命は例えばμ-ＰＣＤ（microwave photo conductivity decay）などの方法により計測することができる。
　ここで格子間炭素誘起イオン注入についてさらに説明する。通常、結晶中にイオン注入された原子は、結晶をなす格子の格子点には入らず、格子と格子との間（格子間）に存在することになる。「格子間炭素」とは、格子間に存在する炭素原子を指し、炭素原子をイオン注入すれば、自ずと格子間に炭素原子が存在することになる。
　一方、ＳｉＣ結晶に対してドーパントとはならないイオン（珪素、水素、ヘリウムなど）をイオン注入した場合にも、ＳｉＣ結晶の格子点に存在する炭素原子（珪素に比べて軽い）がはじき出されることで、元々格子点にあった炭素原子が格子間に移動することになる。
　なお、炭素空孔（はじき出された炭素原子が元々存在していた格子点）は、活性化のための熱処理の際に、注入されたイオンで置換されるので、新たなキャリアライフタイムキラーは生成されない。
　先に説明したように、Ｓｉ基板は、非常に高純度で無欠陥であるため、１ミリ秒以上の高キャリア寿命が得られるため、Ｓｉ基板を用いたＲＣ－ＩＧＢＴでは、無欠陥な状態の基板に水素などのドーパントとはならないイオンを注入することで注入欠陥を生じさせてキャリアトラップが生成された状態とすることが知られている。一方で、キャリアライフライムキラーが多数存在するＳｉＣ半導体に、ドーパントとはならないイオンを注入することで格子間炭素を誘起し、部分的にキャリアトラップが低減された領域を作り出す、換言すれば、部分的にキャリアライフライムが向上した領域を形成すると言うのが本発明である。
　すなわち、本発明は、Ｓｉ基板を用いたＲＣ－ＩＧＢＴとは、正反対の技術思想で、ＳｉＣ－ＲＣ－ＩＧＢＴのリカバリ特性と通電特性のトレードオフ関係を改善するものである。
　ここで、再び、製造工程の説明に戻る。上記の説明では、キャリアトラップ低減領域１１を形成するために、格子間炭素誘起イオンを注入し、ＳｉＣ基板を加熱する製造方法を説明したが、ＳｉＣ基板を熱酸化することにより、熱酸化の過程で生じる余剰な格子間炭素原子をドリフト領域４の内部に拡散させ、キャリアトラップ低減領域１１を形成する方法を採っても良い。
　この場合、ドリフト領域４の一方の主面の所定の領域（すなわちベース領域５の間の領域）が開口部となった酸化膜のマスクをＣＶＤ（chemical vapor deposition）法等の熱酸化以外の方法で形成した後、ＳｉＣ基板を熱酸化し、当該マスクの開口部に熱酸化膜を形成する。これにより、ベース領域５の間のドリフト領域４上に選択的に熱酸化膜を形成することができ、ＩＧＢＴの主電流の通電領域にキャリアトラップ低減領域１１を形成することが可能となる。
　次に、ＳｉＣ基板を酸素雰囲気中で熱酸化することで、ベース領域５等が設けられたドリフト領域４の一方の主面上全面にゲート絶縁膜９を形成する。ゲート絶縁膜９の厚さは、例えば１０～１００ｎｍの範囲に設定する。なお、ゲート絶縁膜９には熱酸化膜に代えて、ＣＶＤ法等で形成された酸化膜を用いても良い。
　その後、ゲート絶縁膜９の上に、ＣＶＤ法等によりゲート電極１０を形成する。ゲート電極１０の材料としては、例えばポリシリコンが用いられ、ゲート電極１０の厚さは、例えば１００ｎｍ～１μｍの範囲に設定される。
　その後、ゲート電極１０上に所定の形状にパターニングされたエッチングマスクを形成し、当該エッチングマスクを用いてゲート電極１０およびゲート絶縁膜９をエッチングすることで、図７に示すように、エミッタ領域６の一部上部からベース領域５上およびドリフト領域４上を覆うように設けられたゲート絶縁膜９およびベース領域５が形成される。
　次に、図８に示す工程において、ベース領域５等が設けられたドリフト領域４の一方の主面上全面に、ＣＶＤ法等により層間絶縁膜１２を形成し、その上に所定の領域が開口部ＯＰ２となったエッチングマスクＭ２を形成する。エッチングマスクＭ２の開口部ＯＰ２は、ベースコンタクト領域７と、その周囲のエミッタ領域６の一部に対応する領域上が底面に露出するように設けられたホール状である。
　そして、エッチングマスクＭ２を用いて層間絶縁膜１２のエッチングを行い、エッチングマスクＭ２の開口部ＯＰ２に対応する層間絶縁膜１２を除去し、層間絶縁膜１２を厚さ方向に貫通してエミッタ領域６の一部およびベースコンタクト領域７の全域の表面に達するコンタクトホールＥＣを形成する。
　次に、エッチングマスクＭ２を除去した後、図９に示す工程において、層間絶縁膜１２上を覆うと共に、コンタクトホールＥＣ内を充填するエミッタ電極８を形成する。エミッタ電極８は、例えばアルミニウム、チタン、ニッケル、金、銀、銅など、あるいはそれらを組み合わせた合金で構成され、電子ビーム蒸着法やスパッタ法を用いて形成される。なお、エミッタ電極８は、エミッタ領域６およびベースコンタクト領域７とオーミック接触するように構成される。
　最後に、コレクタ領域２およびカソード領域３上全面にコレクタ電極１を形成することで、図１に示すようにエミッタ電極８とコレクタ電極１とが対向したＳｉＣ－ＲＣ－ＩＧＢＴ１００が得られる。なお、コレクタ電極１は、例えばアルミニウム、チタン、ニッケル、金、銀、銅など、あるいはそれらを組み合わせた合金で構成され、電子ビーム蒸着法やスパッタ法を用いて形成され、コレクタ領域２およびカソード領域３とオーミック接触するように構成される。
　なお、以上の説明においては、ベース領域５、エミッタ領域６、ベースコンタクト領域７、コレクタ領域２およびカソード領域３がイオン注入により形成される例を示したが、これらの一部または全部をエピタキシャル成長およびエッチング技術を用いて形成しても良い。
　以上説明したように、実施の形態１に係るＳｉＣ－ＲＣ－ＩＧＢＴ１００においては、ＩＧＢＴの主電流の通電領域（ベース領域５の間から、その下方にかけてのドリフト領域４）のみにキャリアトラップ低減領域１１を形成することで、ＦＷＤのリカバリ時に少数キャリアの再結合が低減されることがない。このため、ＦＷＤのリカバリ特性を損なわずに、ＩＧＢＴの通電能力を向上することができる。
　すなわち、ＩＧＢＴの動作（順方向通電）状態においては、キャリアトラップ低減領域１１がキャリアの通電領域となるため低抵抗が実現され、ＦＷＤのリカバリ状態にスイッチングする際に、キャリアがドリフト領域に拡散して再結合が促進されるため、リカバリ特性が損なわれることはない。
　（実施の形態２）
　　（装置構成）
　図１０は、本発明に係る実施の形態２のＳｉＣ－ＲＣ－ＩＧＢＴ２００の構成を示す断面図である。なお、図１は、ＳｉＣ－ＲＣ－ＩＧＢＴ２００の一部の断面であり、実際の半導体チップにおいては、同じ構成が活性領域に繰り返して複数配列されているが、便宜的に図１０の構成をもってＳｉＣ－ＲＣ－ＩＧＢＴ２００と呼称する。
　図１０に示すように、第２導電型（ｐ型）のドリフト領域４の一方の主面側の上層部には、第１導電型（ｎ型）のベース領域５が選択的に複数形成されており、それぞれのベース領域５の上層部には、第１導電型のベースコンタクト領域７が選択的に形成されている。そして、ベースコンタクト領域７の側面に接して第２導電型のエミッタ領域６が形成されている。
　なお、エミッタ領域６はベースコンタクト領域７を取り囲んでおり、エミッタ領域６およびベースコンタクト領域７は、ベース領域５のドリフト領域４の最表面からの深さが同程度か、あるいはベースコンタクト領域７の方が少し深くなるように形成される。
　そして、エミッタ領域６はベース領域５の水平方向（ＳｉＣ基板の主面と平行な方向）の端縁部まで延在するように設けられている。なお、隣り合うベース領域５の間のドリフト領域４には、当該ドリフト領域４の水平方向の幅一杯の幅を有するトレンチＴＲが設けられ、トレンチＴＲの内面はゲート絶縁膜９Ａで覆われている。そして、トレンチＴＲは、エミッタ領域６およびベース領域５の側面に接してドリフト領域４内に達するように形成されており、エミッタ領域６およびベース領域５の側面はゲート絶縁膜９Ａの表面に接している。
　なお、ベース領域５の平面視形状はトレンチＴＲによって規定され、図２に示したように四角形状となっており、マトリクス状に配列されている。そしてトレンチＴＲは、図２に示したキャリアトラップ低減領域１１のように平面視形状が網目状をなしている。
　そして、内面がゲート絶縁膜９Ａで覆われたトレンチＴＲ内を埋め込むようにゲート電極１０Ａが形成されている。ゲート電極１０Ａは、その一部がトレンチＴＲ内から突出するように形成され、ゲート電極１０Ａ、ゲート絶縁膜９Ａおよびエミッタ領域６を覆うように層間絶縁膜１２が形成され、層間絶縁膜１２を覆うようにエミッタ電極８が形成されている。層間絶縁膜１２には、層間絶縁膜１２を厚さ方向に貫通してエミッタ領域６の一部およびベースコンタクト領域７の全部の表面に達するコンタクトホールＥＣが設けられている。そして、コンタクトホールＥＣ内にはエミッタ電極８が充填され、エミッタ電極８がエミッタ領域６およびベースコンタクト領域７に電気的に接続されている。
　なお、ゲート電極１０Ａの一部がトレンチＴＲ内から突出している構成は必須ではない。すなわち、ゲート電極１０Ａの上面がエミッタ領域６の上面と同じ高さでも良いし、エミッタ領域６の上面よりも低くなっても良い。
　図１を用いて説明した実施の形態１のＳｉＣ－ＲＣ－ＩＧＢＴ１００が、ＳｉＣ基板の主面表面近傍にチャネルが水平に形成されるプレーナ型であるのに対し、本実施の形態２のＳｉＣ－ＲＣ－ＩＧＢＴ２００は、ＳｉＣ基板の主面に対して垂直に形成されたトレンチに沿ってチャネルが形成されるトレンチ型である。
　また、ドリフト領域４の他方の主面側の上層部には、第１導電型のコレクタ領域２と、コレクタ領域２の両側面にそれぞれ接するように設けられた第２導電型のカソード領域３が形成されている。そして、コレクタ領域２およびカソード領域３上を覆うようにコレクタ電極１が形成されている。
　そして、ＩＧＢＴの通電領域となるゲート電極１０Ａの下方のドリフト領域４内には、ゲート電極１０Ａの底面近傍からコレクタ領域２の近傍にかけてドリフト領域４の厚さ方向に延在するキャリアトラップ低減領域１１が形成されている。
　なお、キャリアトラップ低減領域１１の形成領域は上記に限定されるものではなく、ＩＧＢＴの通電領域であればリカバリ特性と通電特性とのトレードオフ関係を考慮して、適宜に設定すれば良い。
　　（製造方法）
　以下、製造工程を順に示す断面図である図１１～図２１を用いて、ＳｉＣ－ＲＣ－ＩＧＢＴ２００の製造方法について説明する。
　まず、ドリフト領域４を準備し、次に、図１１に示す工程において、ドリフト領域４の一方の主面側の上層部に対して、第１導電型不純物のイオン注入を行い、主面全面に渡るベース領域５を形成する。
　次に、ベース領域５の上層部に対して、第２導電型不純物のイオン注入を行い、主面全面に渡るエミッタ領域６を形成する。
　さらに、エミッタ領域６に対して所定の形状にパターニングされた注入マスクを介して第１導電型不純物のイオン注入を行い、ベースコンタクト領域７を選択的に形成する。
　注入マスクとしては、例えば写真製版用のフォトレジストまたはシリコン酸化膜を用いることができる。
　なお、ベース領域５、エミッタ領域６およびベースコンタクト領域７の形成順序は上記に限定されない。
　また、ベース領域５、エミッタ領域６およびベースコンタクト領域７の不純物濃度および深さは、実施の形態１で説明したベース領域５、エミッタ領域６およびベースコンタクト領域７と同じなので説明は省略する。
　次に、図１２に示す工程において、ドリフト領域４の他方の主面側の上層部に対して、所定の形状にパターニングされた注入マスクを介して第１導電型不純物のイオン注入を行い、コレクタ領域２を形成する。
　次に、ドリフト領域４の他方の主面側の上層部に対して、所定の形状にパターニングされた注入マスクを介して第２導電型不純物のイオン注入を行い、コレクタ領域２に隣り合う複数のカソード領域３を選択的に形成する。なお、コレクタ領域２およびカソード領域３の形成順序は上記に限定されない。
　また、コレクタ領域２およびカソード領域３の不純物濃度および深さは、実施の形態１で説明したコレクタ領域２およびカソード領域３と同じなので説明は省略する。
　また、注入されるイオン種およびイオン注入時の注入イオンの注入面密度（ドーズ量）も実施の形態１と同じなので説明は省略する。
　次に、図１３に示す工程において、ベース領域５等が設けられたドリフト領域４の一方の主面上に、所定の領域が開口部ＯＰ３となったエッチングマスクＭ３を形成する。エッチングマスクＭ３の開口部ＯＰ３は、後にトレンチＴＲとなる領域に対応するエミッタ領域６が底面に露出するように設けられ、その平面視形状はトレンチＴＲの平面視形状に対応している。
　そして、エッチングマスクＭ３を用いて、エミッタ領域６、ベース領域５およびドリフト領域４をエッチングして、エミッタ領域６およびベース領域５を貫通してドリフト領域４内に達するトレンチＴＲを形成する。
　次に、エッチングマスクＭ３を除去した後、図１４に示す工程において、ベース領域５等が設けられたドリフト領域４の一方の主面上に、トレンチＴＲ内の所定の領域が開口部ＯＰ４となった注入マスクＭ４を形成する。そして、注入マスクＭ４を介して、格子間炭素誘起イオン注入を行って余剰な格子間炭素原子が存在する余剰炭素原子含有領域１１ａを形成する。
　当該格子間炭素誘起イオン注入は、単一の注入エネルギーで行っても良く、注入エネルギーを段階的に、例えば高エネルギーから低エネルギーに変化させて行っても良い。
　また、格子間炭素誘起イオン注入は、コレクタ領域２等が設けられたドリフト領域４の他方の主面側から行っても良く、また、ドリフト領域４の両方の主面側から交互に行うことで、より低い注入エネルギーで余剰炭素原子含有領域１１ａを形成できるようにしても良い。
　注入する格子間炭素誘起イオン、注入イオンの注入面密度（ドーズ量）および注入エネルギーは実施の形態１で説明した余剰炭素原子含有領域１１ａと同じなので説明は省略する。
　次に、注入マスクＭ４を除去した後、図１５に示す工程において、ＳｉＣ基板を加熱することにより、ドーパント原子が活性化されると共に、格子間炭素原子がドリフト領域４の内部に拡散し、ＩＧＢＴの主電流の通電領域（ゲート電極１０Ａの下方のドリフト領域４内）に存在する点欠陥と結合して、ＩＧＢＴの主電流の通電領域のみにキャリアトラップ低減領域１１が形成される。ここで、主電流の通電領域とは、断面視で、隣り合うベース領域間の中間位置を含み、トレンチＴＲの下部から、ドリフト領域４およびコレクタ領域２の界面までを指す。
　この工程でのＳｉＣ基板の加熱温度は、１０００℃～２０００℃の範囲内に設定され、より望ましくは１４００℃～１８００℃の範囲内に設定される。
　次に、ＳｉＣ基板を酸素雰囲気中で熱酸化することで、図１６に示す工程において、ベース領域５等が設けられたドリフト領域４の一方の主面上全面に、ゲート絶縁膜９Ａを形成する。ゲート絶縁膜９Ａの厚さは、例えば１０～１００ｎｍの範囲に設定する。これにより、トレンチＴＲの内面もゲート絶縁膜９Ａで覆われる。なお、ゲート絶縁膜９Ａには熱酸化膜に代えて、ＣＶＤ法等で形成された酸化膜を用いても良い。
　その後、ゲート絶縁膜９Ａの上に、ＣＶＤ法等によりゲート電極１０Ａを形成する。ゲート電極１０Ａの材料としては、例えばポリシリコンが用いられる。なお、ゲート電極１０Ａの厚さは、トレンチＴＲ内を埋め込むことができる厚さに設定され、ゲート絶縁膜９Ａを介してエミッタ領域６およびベースコンタクト領域７の上方にもゲート電極１０Ａが形成される。
　その後、図１７に示す工程において、エミッタ領域６およびベースコンタクト領域７の上方に形成されたゲート電極１０Ａをエッチング等により除去し、ゲート電極１０ＡがトレンチＴＲ内のみに残るようにする。
　次に、図１８に示す工程において、トレンチＴＲ内に残るゲート電極１０Ａの上部のみを覆うようにパターニングされたエッチングマスクＭ５を形成し、エッチングマスクＭ５を用いて、トレンチＴＲの内面に形成されたゲート絶縁膜９Ａ以外のゲート絶縁膜９Ａをエッチングにより除去する。
　この工程により、図１９に示すように、トレンチＴＲからゲート電極１０Ａは、その一部がトレンチＴＲ内から突出する。
　なお、上述したゲート電極１０Ａの一部をトレンチＴＲ内から突出させる工程は必須の工程ではない。すなわち、ゲート電極１０Ａの上面がエミッタ領域６の上面と同じ高さでも良いし、エミッタ領域６の上面よりも低くなっても良い。また、図１７に示す工程でゲート電極１０ＡがトレンチＴＲ内のみに残るように加工した後は、層間絶縁膜１２を直接形成しても良い。
　次に、図２０に示す工程において、ベース領域５等が設けられたドリフト領域４の一方の主面上全面に、ＣＶＤ法等により層間絶縁膜１２を形成し、その上に所定の領域が開口部ＯＰ６となったエッチングマスクＭ６を形成する。エッチングマスクＭ６の開口部ＯＰ６は、ベースコンタクト領域７と、その周囲のエミッタ領域６の一部に対応する領域上が底面に露出するように設けられたホール状である。
　そして、エッチングマスクＭ６を用いて層間絶縁膜１２のエッチングを行い、エッチングマスクＭ６の開口部ＯＰ６に対応する層間絶縁膜１２を除去し、層間絶縁膜１２を厚さ方向に貫通してエミッタ領域６の一部およびベースコンタクト領域７の全域の表面に達するコンタクトホールＥＣを形成する。
　次に、エッチングマスクＭ６を除去した後、図２１に示す工程において、層間絶縁膜１２上を覆うと共に、コンタクトホールＥＣ内を充填するエミッタ電極８を形成する。エミッタ電極８は、例えばアルミニウム、チタン、ニッケル、金、銀、銅あるいはそれらを組み合わせた合金などで構成され、電子ビーム蒸着法やスパッタ法を用いて形成される。なお、エミッタ電極８は、エミッタ領域６およびベースコンタクト領域７とオーミック接触するように構成される。
　最後に、コレクタ領域２およびカソード領域３上全面にコレクタ電極１を形成することで、図１０に示すようにエミッタ電極８とコレクタ電極１とが対向したＳｉＣ－ＲＣ－ＩＧＢＴ２００が得られる。なお、コレクタ電極１は、例えばアルミニウム、チタン、ニッケル、金、銀、銅あるいはそれらを組み合わせた合金などで構成され、電子ビーム蒸着法やスパッタ法を用いて形成され、コレクタ領域２およびカソード領域３とオーミック接触するように構成される。
　なお、以上の説明においては、ベース領域５、エミッタ領域６、ベースコンタクト領域７、コレクタ領域２およびカソード領域３がイオン注入により形成される例を示したが、これらの一部または全部をエピタキシャル成長およびエッチング技術を用いて形成しても良い。
　以上説明したように、実施の形態２に係るＳｉＣ－ＲＣ－ＩＧＢＴ２００においては、ＩＧＢＴの主電流の通電領域（ゲート電極１０Ａの下方のドリフト領域４内）のみにキャリアトラップ低減領域１１を形成することで、ＦＷＤのリカバリ時に少数キャリアの再結合が低減されることがない。このため、ＦＷＤのリカバリ特性を損なわずに、ＩＧＢＴの通電能力を向上することができる。
　すなわち、ＩＧＢＴの動作（順方向通電）状態においては、キャリアトラップ低減領域１１がキャリアの通電領域となるため低抵抗が実現され、ＦＷＤのリカバリ状態にスイッチングする際に、キャリアがドリフト領域に拡散して再結合が促進されるため、リカバリ特性が損なわれることはない。
　（実施の形態３）
　　（装置構成）
　図２２は、本発明に係る実施の形態３のＳｉＣ－ＲＣ－ＩＧＢＴ３００の構成を示す断面図である。なお、図２２は、ＳｉＣ－ＲＣ－ＩＧＢＴ３００の一部の断面であり、実際の半導体チップにおいては、同じ構成が活性領域に繰り返して複数配列されているが、便宜的に図２２の構成をもってＳｉＣ－ＲＣ－ＩＧＢＴ３００と呼称する。
　図２２に示すＳｉＣ－ＲＣ－ＩＧＢＴ３００においては、第２導電型（ｐ型）のドリフト領域４の一方の主面側の上層部に、第２導電型の不純物を比較的高濃度に含む不純物領域１３が主面全面に渡るように設けられている。
　そして、不純物領域１３の上層部に、第１導電型（ｎ型）のベース領域５が選択的に複数形成され、それぞれのベース領域５の上層部には、第１導電型のベースコンタクト領域７が選択的に形成されている。そして、ベースコンタクト領域７の側面に接して第２導電型のエミッタ領域６が形成されている。
　なお、ベース領域５、エミッタ領域６およびベースコンタクト領域７は、実施の形態１のＳｉＣ－ＲＣ－ＩＧＢＴ１００と同じであり、また、ゲート絶縁膜９、ゲート電極１０、層間絶縁膜１２およびエミッタ電極８も実施の形態１のＳｉＣ－ＲＣ－ＩＧＢＴ１００と同じである。
　また、ドリフト領域４の他方の主面側の上層部には、第１導電型のコレクタ領域２と、コレクタ領域２の両側面にそれぞれ接するように設けられた第２導電型のカソード領域３が形成されている。そして、コレクタ領域２およびカソード領域３上を覆うようにコレクタ電極１が形成されている。なお、コレクタ領域２、カソード領域３およびコレクタ電極１は、実施の形態１のＳｉＣ－ＲＣ－ＩＧＢＴ１００と同じである。
　ＳｉＣ－ＲＣ－ＩＧＢＴ３００においては、主電流の通電領域はベース領域５の間の不純物領域１３下方のドリフト領域４内であり、当該通電領域にのみキャリアトラップ低減領域１１が形成されており、ベース領域５の不純物領域１３にはキャリアトラップ低減領域１１は形成されていない。
　なお、キャリアトラップ低減領域１１の形成領域は上記に限定されるものではなく、ＩＧＢＴの主電流の通電領域であればリカバリ特性と通電特性とのトレードオフ関係を考慮して、適宜に設定すれば良い。
　　（製造方法）
　以下、ＳｉＣ－ＲＣ－ＩＧＢＴ３００の製造方法について説明する。上述したように図２２に示すＳｉＣ－ＲＣ－ＩＧＢＴ３００は、図１に示すＳｉＣ－ＲＣ－ＩＧＢＴ１００に対して、不純物領域１３をさらに有している点で異なっている。
　従って製造方法も不純物領域１３の形成工程が追加された点で実施の形態１とは異なっている。すなわち、実施の形態１において、図３を用いて説明したようにベース領域５、エミッタ領域６およびベースコンタクト領域７を形成した後、ドリフト領域４の一方の主面に対して第２導電型の不純物のイオン注入を行い、主面の全面に渡る不純物領域１３を形成する工程が追加される。
　このイオン注入時の注入面密度（ドーズ量）は、１×１０１１ｃｍ－２～１×１０１４ｃｍ－２に設定され、注入エネルギーは１０ｋｅＶ～１０ＭｅＶに設定され、不純物濃度が１×１０１５ｃｍ－３～１×１０１８ｃｍ－３、深さが０．５～５μｍに設定される。
　なお、上記イオン注入に際しては、ＳｉＣ基板の温度を１０℃～１０００℃の範囲内に設定して行う。
　なお、上記ではベース領域５等を形成した後に不純物領域１３を形成するものとして説明したが、不純物領域１３を形成した後にベース領域５等を形成しても良い。
　また、上記では不純物領域１３がイオン注入により形成される例を示したが、不純物領域１３をエピタキシャル成長およびエッチング技術を用いて形成しても良い。
　その後、図４を用いて説明したように、ドリフト領域４の他方の主面側の上層部にコレクタ領域２およびカソード領域３を形成した後、図５を用いて説明したように、ベース領域５等が設けられたドリフト領域４の一方の主面上に、ベース領域５間の所定の領域が開口部となった注入マスクを形成し、当該注入マスクを介して、格子間炭素誘起イオン注入を行って余剰炭素原子含有領域を形成する。この場合、実施の形態３では、余剰炭素原子含有領域は、不純物領域１３の下方であって、後の熱処理で格子間炭素原子がドリフト領域４の内部に拡散した場合でも不純物領域１３に達しない深さに形成する。
　なお、格子間炭素誘起イオン種、注入イオンの注入面密度（ドーズ量）および注入エネルギーは実施の形態１と同じである。
　その後、ＳｉＣ基板を加熱することにより、ドーパント原子が活性化されると共に、格子間炭素原子がドリフト領域４の内部に拡散し、ＩＧＢＴの主電流の通電領域（ベース領域５の間の不純物領域１３下方のドリフト領域４内）に存在する点欠陥と結合して、ＩＧＢＴの主電流の通電領域のみにキャリアトラップ低減領域１１が形成される。
　この工程でのＳｉＣ基板の加熱温度は、１０００℃～２０００℃の範囲内に設定され、より望ましくは１４００℃～１８００℃の範囲内に設定される。
　その後は、図７～図９を用いて説明したように、ドリフト領域４の一方の主面上にゲート絶縁膜９、ゲート電極１０、層間絶縁膜１２およびエミッタ電極８を形成し、また、ドリフト領域４の他方の主面上にコレクタ電極１を形成することで、エミッタ電極８とコレクタ電極１とが対向したＳｉＣ－ＲＣ－ＩＧＢＴ３００が得られる。
　以上説明したように、実施の形態３に係るＳｉＣ－ＲＣ－ＩＧＢＴ３００においては、ＩＧＢＴの主電流の通電領域（ベース領域５の間の不純物領域１３下方のドリフト領域４内）のみにキャリアトラップ低減領域１１を形成することで、ＦＷＤのリカバリ時に少数キャリアの再結合が低減されることがない。このため、ＦＷＤのリカバリ特性を損なわずに、ＩＧＢＴの通電能力を向上することができる。
　すなわち、ＩＧＢＴの動作（順方向通電）状態においては、キャリアトラップ低減領域１１がキャリアの通電領域となるため低抵抗が実現され、ＦＷＤのリカバリ状態にスイッチングする際に、キャリアがドリフト領域に拡散して再結合が促進されるため、リカバリ特性が損なわれることはない。
　また、不純物領域１３を設けることで、ＩＧＢＴの通電時にキャリアの蓄積が促進され、実施の形態１のＳｉＣ－ＲＣ－ＩＧＢＴ１００に比べて、通電能力のさらなる向上が期待できる。
　（実施の形態４）
　　（装置構成）
　図２３は、本発明に係る実施の形態４のＳｉＣ－ＲＣ－ＩＧＢＴ４００の構成を示す断面図である。なお、図２３は、ＳｉＣ－ＲＣ－ＩＧＢＴ４００の一部の断面であり、実際の半導体チップにおいては、同じ構成が活性領域に繰り返して複数配列されているが、便宜的に図２３の構成をもってＳｉＣ－ＲＣ－ＩＧＢＴ４００と呼称する。
　図２３に示すＳｉＣ－ＲＣ－ＩＧＢＴ４００においては、カソード領域３と、その上方のベース領域５との間のドリフト領域４に、キャリア寿命が著しく短いキャリアトラップ領域１４が形成されている。なお、キャリアトラップ領域１４はコレクタ領域２の上方に形成されたキャリアトラップ低減領域１１を間に挟むように形成されている。
　キャリアトラップ領域１４は、カソード領域３と、その上方のベース領域５との間のドリフト領域４のうち、キャリアトラップ領域１４が設けられていないドリフト領域４よりも多くのキャリアトラップを含むことでキャリア寿命が著しく短くなっている。
　図２４は、図２３のＸ－Ｙ線での断面におけるキャリア寿命の分布を示す図である。図２４において、横軸はＸ－Ｙ線上の位置を示し、縦軸にはキャリア寿命を示している。なお、縦軸のスケールは対数である。
　図２４では、キャリアトラップ低減領域１１が形成されている領域はＩＧＢＴ領域として機能するのでＩＧＢＴと記載し、それ以外の領域はＦＷＤ領域として機能するのでＦＷＤと記載している。また、図２４においては、キャリアトラップ領域１４におけるキャリア寿命とドリフト領域４におけるキャリア寿命を、各領域で一定にする場合の分布をＣ１として示し、各領域で勾配を有する場合の分布をＣ２として示している。
　図２４において、キャリアトラップ低減領域１１におけるキャリア寿命をτＡ、カソード領域３の上方のドリフト領域４におけるキャリア寿命をτＢ、キャリアトラップ領域１４におけるキャリア寿命をτＣと定義した場合、３者の関係はτＡ＞τＢ＞τＣとすることが望ましい。τＡ＞τＢとすることで、ＦＷＤのリカバリ特性を損なわずに、ＩＧＢＴの通電能力を向上することができる。さらに、τＣを最も小さくしているので、バイポーラ劣化（後に詳述）による素子抵抗増大を最小限に防ぐことができる。
　具体的には、キャリアトラップ領域１４でバイポーラ電流が流れないようτＣ＜１００ｎｓとすることが望ましく、ＩＧＢＴの通電領域では伝導度変調が十分に促進されるようにτＡ＞１μｓとすることが望ましく、ＦＷＤのリカバリ特性を損ねないようτＢは、両者の中間の値（数百ｎｓ）とすることが望ましい。
　以下に、バイポーラ劣化について説明する。一般的に、ｐｎダイオードに少数キャリアが注入される（バイポーラ電流が流れる）と、少数キャリアが多数キャリアと再結合する際に再結合エネルギーが生じる。ＳｉＣ結晶のように、多くの結晶欠陥を内在する半導体で少数キャリアの再結合が生じた場合、その再結合エネルギーによりＳｉＣ結晶中の基底面欠陥などが起点となり、面欠陥である積層欠陥に拡張されてしまう。この積層欠陥（拡張積層欠陥：extended stacking faults）は抵抗として作用し、電流の流れを阻害するため、結果的に素子抵抗の増大を招く。この問題をバイポーラ劣化と称する。
　本実施の形態４では、τＢ＞τＣとしているので、ＦＷＤの還流動作時には、バイポーラ電流はカソード領域の上方のドリフト領域４を優先的に流れる。ここで、仮にＳｉＣ－ＲＣ－ＩＧＢＴ４００の一部のＦＷＤにおいて、カソード領域の上方のドリフト領域４に基底面欠陥が含まれている場合、その基底面欠陥を起点としてＦＷＤのバイポーラ劣化が生じ、積層欠陥の拡張に伴いＦＷＤの抵抗が増大する。
　この拡張積層欠陥が、隣り合うキャリアトラップ領域１４に達すると、キャリアトラップ領域１４のキャリア寿命は著しく短いので、当該ＦＷＤは、その他のＦＷＤ（カソード領域の上方のドリフト領域４に基底面欠陥が含まれていないＦＷＤ）に比べて極めて高抵抗となる。そのため、当該ＦＷＤにはバイポーラ電流が流れず、積層欠陥の拡張が停止する。従って、ＦＷＤにおいて拡張積層欠陥が生じても、ＩＧＢＴの主電流の通電領域の抵抗は増大しない。
　逆に、キャリアトラップ領域１４を形成しない場合は、ＦＷＤにおいて生じた積層欠陥の拡張が停止しないため、その拡張が完了する（ドリフト領域４の一方の主面ないしベース領域５の下部に達する）まで、バイポーラ劣化が際限なく進行する。
　また、以上の説明では、図２４に分布Ｃ１として示されるように、各領域におけるキャリア寿命の分布が基板水平方向で一定である場合を例に採って説明したが、キャリア寿命の分布は上記に限定されるものではなく、例えば、図２４に分布Ｃ２として示されるように、基板水平方向に勾配をつけるなど、リカバリ特性と通電特性のトレードオフ関係および積層欠陥の拡張を考慮して、適宜に設定すれば良い。
　　（製造方法）
　以下、ＳｉＣ－ＲＣ－ＩＧＢＴ４００の製造方法について説明する。上述したように図２３に示すＳｉＣ－ＲＣ－ＩＧＢＴ４００は、図１に示すＳｉＣ－ＲＣ－ＩＧＢＴ１００に対して、キャリアトラップ領域１４をさらに有している点で異なっている。
　キャリアトラップ領域１４は、ドリフト領域４の一方の主面側、または他方の主面側、または両主面側から電子線照射を実施することで形成される。
　形成のタイミングは、図６を用いて説明したキャリアトラップ低減領域１１の形成工程の後であればどのタイミングで形成しても良いが、望ましくはキャリアトラップ低減領域１１を形成した後、図７に示すゲート絶縁膜９を形成する前に形成する。
　形成条件としては、キャリアトラップ領域１４の形成領域の上方以外を照射マスクで覆い、電子線の照射量は１×１０１４ｃｍ－２～１×１０１７ｃｍ－２、照射エネルギーは１０ｋｅＶ～１ＭｅＶとする。
　また、キャリアトラップ領域１４の基板厚み方向の深さは、電子線の照射エネルギーを適宜選択することで調整でき、キャリアトラップ領域１４のキャリア寿命は、電子線の照射量を適宜選択することで調整できる。
　以上説明したように、実施の形態４に係るＳｉＣ－ＲＣ－ＩＧＢＴ４００においては、カソード領域３と、その上方のベース領域５との間のドリフト領域４に、キャリア寿命が著しく短いキャリアトラップ領域１４が形成され、キャリアトラップ領域１４はコレクタ領域２の上方に形成されたキャリアトラップ低減領域１１を間に挟むように形成されているので、バイポーラ劣化による素子抵抗増大を最小限に防ぎつつ、リカバリ特性と通電特性のトレードオフ関係を向上することができる。
　（変形例）
　以上説明した実施の形態１～４では、ドリフト領域４で構成されるＳｉＣ基板を用いてＲＣ－ＩＧＢＴを製造する方法について説明したが、支持基板上にドリフト領域４が形成された基板を用いてＲＣ－ＩＧＢＴを製造しても良い。
　支持基板としてはｎ型またはｐ型の不純物を含むＳｉＣ基板（これはバルク基板）が望ましく、支持基板の不純物濃度は、１×１０１１ｃｍ－３～１×１０２１ｃｍ－２の範囲内にあることが望ましい。
　なお、支持基板は、ＲＣ－ＩＧＢＴの製造工程において、適宜なタイミングで除去または薄板化しても良い。
　また、実施の形態１～４では、半導体装置としてＳｉＣ－ＲＣ－ＩＧＢＴに本発明を適用した例を挙げたが、その他に、各種の逆導通型バイポーラデバイス（サイリスタ、ＧＴＯ（Gate Turn-Off Thyristor）など）についても本発明を適用することで、電気的特性を改善することができる。
　なお、ＳｉＣの結晶型や導電型、各不純物領域の具体的な厚さおよび不純物濃度などの好適な数値範囲は、当業者によく知られているものであり、本発明の実施の形態１～３で述べたこれらの数値は、適宜に変更が可能である。
　この発明は詳細に説明されたが、上記した説明は、全ての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
　また、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (14)

  1. 　第２導電型の炭化珪素半導体領域（４）に形成された絶縁ゲート型バイポーラトランジスタと、前記絶縁ゲート型バイポーラトランジスタに逆並列に接続されたダイオードを有する半導体装置であって、
    　前記絶縁ゲート型バイポーラトランジスタは、
    　前記炭化珪素半導体領域の一方の主面上に配設されたエミッタ電極（８）と、
    　前記炭化珪素半導体領域の前記一方の主面側の上層部に選択的に複数配設された第１導電型のベース領域（５）と、
    　前記ベース領域のそれぞれの上層部に選択的に配設され、前記エミッタ電極と電気的に接続された第２導電型のエミッタ領域（６）と、
    　前記炭化珪素半導体領域の他方の主面側の上層部に配設された第１導電型のコレクタ領域（２）と、
    　前記炭化珪素半導体領域の前記他方の主面上に配設され、前記コレクタ領域と電気的に接続されたコレクタ電極（１）と、
    　前記炭化珪素半導体領域、前記エミッタ領域および前記ベース領域に連続して接するように配設されたゲート絶縁膜（９）と、
    　前記ゲート絶縁膜を介して前記炭化珪素半導体領域、前記エミッタ領域および前記ベース領域に対向するように配置されたゲート電極（１０）と、を備え、
    　前記ダイオードは、
    　前記エミッタ領域に隣接して設けられ、前記エミッタ電極と電気的に接続された第１導電型のベースコンタクト領域（７）と、
      前記炭化珪素半導体領域の前記他方の主面側の上層部に配設され、前記コレクタ領域に隣接して設けられ、前記コレクタ電極に電気的に接続された第２導電型のカソード領域（３）と、を備え、
    　前記絶縁ゲート型バイポーラトランジスタは、
    　前記コレクタ領域の上方の前記炭化珪素半導体領域内の主電流の通電領域に配設された、キャリアトラップが前記カソード領域の上方の前記炭化珪素半導体領域内よりも低減されたキャリアトラップ低減領域（１１）を、さらに備える、半導体装置。
  2. 　前記キャリアトラップ低減領域は、炭素、珪素、水素およびヘリウムの少なくとも一つをイオン注入して形成される、請求項１記載の半導体装置。
  3. 　前記キャリアトラップ低減領域は、
    　隣り合う前記ベース領域の間から前記コレクタ領域の上方にかけての前記炭化珪素半導体領域内に設けられる、請求項１または請求項２記載の半導体装置。
  4. 　前記ゲート絶縁膜（９Ａ）は、
    　隣り合う前記ベース領域の間の前記炭化珪素半導体領域の前記一方の主面から前記炭化珪素半導体領域内に達するように設けられたトレンチ（ＴＲ）の内面を覆うように設けられ、
    　前記ゲート電極（１０Ａ）は、
    　内面が前記ゲート絶縁膜で覆われた前記トレンチ内を埋め込むように設けられ、
    　前記キャリアトラップ低減領域は、
    　前記トレンチの下方から前記コレクタ領域の上方にかけての前記炭化珪素半導体領域内に設けられる、請求項１または請求項２記載の半導体装置。
  5. 　前記炭化珪素半導体領域の前記一方の主面側の上層部に前記一方の主面全面に渡るように設けられた、第２導電型の不純物を比較的高濃度に含む不純物領域（１３）をさらに備え、
    　前記不純物領域は、前記ベース領域および前記エミッタ領域を包含する深さを有し、
    　前記キャリアトラップ低減領域は、
    　隣り合う前記ベース領域の間の前記不純物領域の下方から前記コレクタ領域の上方にかけての記炭化珪素半導体領域内に設けられる、請求項１または請求項２記載の半導体装置。
  6. 　前記半導体装置は、
    　前記カソード領域と、その上方の前記ベース領域との間の前記炭化珪素半導体領域に設けられたキャリアトラップ領域（１４）をさらに備え、
    　前記キャリアトラップ領域は、前記キャリアトラップ領域が設けられていない前記炭化珪素半導体領域よりも多くのキャリアトラップを含む、請求項１または請求項２記載の半導体装置。
  7. 　前記キャリアトラップ低減領域は、
    　前記キャリアトラップの密度が１×１０９ｃｍ－３～１×１０１３ｃｍ－３の範囲内にあり、
    　前記キャリアトラップ低減領域以外の前記炭化珪素半導体領域は、
    　前記キャリアトラップの密度が１×１０１１ｃｍ－３～１×１０１５ｃｍ－３の範囲内にある、請求項１または請求項２記載の半導体装置。
  8. 　前記キャリアトラップ低減領域は、
    　キャリア寿命が１マイクロ秒～１ミリ秒の範囲内にあり、
    　前記キャリアトラップ低減領域以外の前記炭化珪素半導体領域は、
    　キャリア寿命が１ナノ秒～１マイクロ秒の範囲内にある、請求項１または請求項２記載の半導体装置。
  9. 　前記キャリアトラップ低減領域は、炭素、珪素、水素およびヘリウムのいずれかの原子の注入面密度が、１×１０１３ｃｍ－２～１×１０１６ｃｍ－２の範囲内にある、請求項２記載の半導体装置。
  10. 　請求項１記載の半導体装置の製造方法であって、
    　（ａ）前記炭化珪素半導体領域の、前記絶縁ゲート型バイポーラトランジスタの主電流の通電領域に、格子間炭素を誘起するイオンのイオン注入を行って余剰な格子間炭素原子が存在する余剰炭素原子含有領域（１１ａ）を形成する工程と、
    　（ｂ）前記工程（ａ）の後、前記格子間炭素原子を熱拡散させて、前記通電領域にキャリアトラップが低減されたキャリアトラップ低減領域（１１）を形成する工程と、を備える半導体装置の製造方法。
  11. 　前記工程（ａ）は、
    　前記格子間炭素を誘起するイオンの注入面密度を、
    　前記炭化珪素半導体領域におけるキャリアトラップの密度を超えるように選択する工程を含む、請求項１０記載の半導体装置の製造方法。
  12. 　前記工程（ｂ）は、
    　前記炭化珪素半導体領域の温度を１０００℃～２０００℃の範囲内に設定して前記格子間炭素原子を熱拡散させる工程を含む、請求項１０記載の半導体装置の製造方法。
  13. 　請求項１記載の半導体装置の製造方法であって、
    　前記絶縁ゲート型バイポーラトランジスタの主電流の通電領域に対応する前記炭化珪素半導体領域の主面上に選択的に熱酸化膜を形成することで、熱酸化の過程で生じる余剰な格子間炭素原子を前記炭化珪素半導体領域に拡散させて、
    　前記コレクタ領域の上方の前記炭化珪素半導体領域内の前記主電流の通電領域に、キャリアトラップが前記カソード領域の上方の前記炭化珪素半導体領域内よりも低減されたキャリアトラップ低減領域（１１）を形成する工程を備える半導体装置の製造方法。
  14. 　前記炭化珪素半導体領域の主面から選択的に電子線照射を行い、前記カソード領域と、その上方の前記ベース領域との間の前記炭化珪素半導体領域にキャリアトラップ領域を形成する工程をさらに備え、
    　前記キャリアトラップ領域は、前記キャリアトラップ領域が設けられていない前記炭化珪素半導体領域よりも多くのキャリアトラップを含む、請求項１０または請求項１３記載の半導体装置の製造方法。
PCT/JP2015/053405 2014-02-28 2015-02-06 半導体装置および半導体装置の製造方法 WO2015129430A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112015001055.6T DE112015001055B4 (de) 2014-02-28 2015-02-06 Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
US15/109,597 US9640610B2 (en) 2014-02-28 2015-02-06 Semiconductor device and method of manufacturing semiconductor device
CN201580004293.3A CN105900221B (zh) 2014-02-28 2015-02-06 半导体装置以及半导体装置的制造方法
JP2016505129A JP6169249B2 (ja) 2014-02-28 2015-02-06 半導体装置および半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-037760 2014-02-28
JP2014037760 2014-02-28

Publications (1)

Publication Number Publication Date
WO2015129430A1 true WO2015129430A1 (ja) 2015-09-03

Family

ID=54008756

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/053405 WO2015129430A1 (ja) 2014-02-28 2015-02-06 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9640610B2 (ja)
JP (1) JP6169249B2 (ja)
CN (1) CN105900221B (ja)
DE (1) DE112015001055B4 (ja)
WO (1) WO2015129430A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018133377A (ja) * 2017-02-13 2018-08-23 富士電機株式会社 半導体装置および半導体装置の製造方法
US10516017B2 (en) * 2016-07-19 2019-12-24 Mitsubishi Electric Corporation Semiconductor device, and manufacturing method for same
WO2021009801A1 (ja) * 2019-07-12 2021-01-21 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
JP2021019157A (ja) * 2019-07-23 2021-02-15 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPWO2020026401A1 (ja) * 2018-08-02 2021-02-15 三菱電機株式会社 ワイドバンドギャップ半導体装置、および、電力変換装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6319453B2 (ja) * 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7106881B2 (ja) * 2018-02-09 2022-07-27 株式会社デンソー 炭化珪素基板および炭化珪素半導体装置
DE102018133433B4 (de) * 2018-12-21 2023-07-06 Infineon Technologies Ag Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE102019118803A1 (de) * 2019-07-11 2021-01-14 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
EP3852138B1 (en) * 2020-01-20 2023-11-08 Infineon Technologies Austria AG An electronic module comprising a semiconductor package connected to a fluid heatsink
DE102022124385A1 (de) 2022-09-22 2024-03-28 Infineon Technologies Ag Feldeffekttransistor mit randabschlussbereich
CN115295612B (zh) * 2022-09-29 2023-01-10 深圳芯能半导体技术有限公司 一种单边沟道rc-igbt器件及其制备方法、芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317751A (ja) * 2004-04-28 2005-11-10 Mitsubishi Electric Corp 逆導通型半導体素子とその製造方法
JP2008053667A (ja) * 2006-07-28 2008-03-06 Central Res Inst Of Electric Power Ind ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP2013125763A (ja) * 2011-12-13 2013-06-24 Toyota Motor Corp スイッチング素子とその製造方法
JP2014017325A (ja) * 2012-07-06 2014-01-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5528515B2 (ja) 2006-07-28 2014-06-25 一般財団法人電力中央研究所 ＳｉＣバイポーラ型半導体素子
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
DE112011105681B4 (de) * 2011-09-28 2015-10-15 Toyota Jidosha Kabushiki Kaisha Verfahren zur Herstellung einer Halbleitervorrichtung
US9337185B2 (en) * 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317751A (ja) * 2004-04-28 2005-11-10 Mitsubishi Electric Corp 逆導通型半導体素子とその製造方法
JP2008053667A (ja) * 2006-07-28 2008-03-06 Central Res Inst Of Electric Power Ind ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP2013125763A (ja) * 2011-12-13 2013-06-24 Toyota Motor Corp スイッチング素子とその製造方法
JP2014017325A (ja) * 2012-07-06 2014-01-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516017B2 (en) * 2016-07-19 2019-12-24 Mitsubishi Electric Corporation Semiconductor device, and manufacturing method for same
JP2018133377A (ja) * 2017-02-13 2018-08-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JPWO2020026401A1 (ja) * 2018-08-02 2021-02-15 三菱電機株式会社 ワイドバンドギャップ半導体装置、および、電力変換装置
WO2021009801A1 (ja) * 2019-07-12 2021-01-21 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
JPWO2021009801A1 (ja) * 2019-07-12 2021-12-02 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
JP7134358B2 (ja) 2019-07-12 2022-09-09 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
JP2021019157A (ja) * 2019-07-23 2021-02-15 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7419695B2 (ja) 2019-07-23 2024-01-23 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20160336390A1 (en) 2016-11-17
CN105900221A (zh) 2016-08-24
US9640610B2 (en) 2017-05-02
DE112015001055B4 (de) 2020-11-26
JPWO2015129430A1 (ja) 2017-03-30
DE112015001055T5 (de) 2016-12-01
JP6169249B2 (ja) 2017-07-26
CN105900221B (zh) 2019-01-22

Similar Documents

Publication Publication Date Title
JP6169249B2 (ja) 半導体装置および半導体装置の製造方法
JP6237902B2 (ja) 半導体装置および半導体装置の製造方法
JP4919700B2 (ja) 半導体装置及びその製造方法
JP6111572B2 (ja) 半導体装置および半導体装置の製造方法
JP6078961B2 (ja) 半導体装置の製造方法
JP3684962B2 (ja) 半導体装置の製造方法
JP5641055B2 (ja) 半導体装置およびその製造方法
JP6547724B2 (ja) 半導体装置の製造方法
JP2004247545A (ja) 半導体装置及びその製造方法
JP6406452B2 (ja) 半導体装置及びその製造方法
JP2009055063A (ja) ゲートターンオフサイリスタ
US10516017B2 (en) Semiconductor device, and manufacturing method for same
JP5326217B2 (ja) 半導体装置およびその製造方法
JP7403386B2 (ja) 半導体装置
JP7134358B2 (ja) 半導体装置、および、半導体装置の製造方法
JP2015149346A (ja) 半導体装置の製造方法および半導体装置
JP2003282575A (ja) 半導体装置およびその製造方法
JP6639739B2 (ja) 半導体装置
JP5333241B2 (ja) 半導体装置の製造方法
JP5707765B2 (ja) 半導体装置の製造方法
JP2003264288A (ja) 半導体装置
WO2023233802A1 (ja) 半導体装置の製造方法
JP2023062606A (ja) 半導体装置および半導体装置の製造方法
JP2022124784A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15755810

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016505129

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15109597

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112015001055

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15755810

Country of ref document: EP

Kind code of ref document: A1