KR20080011021A - ＳｉＣ 결정의 질을 향상시키는 방법 및 ＳｉＣ 반도체소자 - Google Patents

ＳｉＣ 결정의 질을 향상시키는 방법 및 ＳｉＣ 반도체소자 Download PDF

Info

Publication number
KR20080011021A
KR20080011021A KR1020060113058A KR20060113058A KR20080011021A KR 20080011021 A KR20080011021 A KR 20080011021A KR 1020060113058 A KR1020060113058 A KR 1020060113058A KR 20060113058 A KR20060113058 A KR 20060113058A KR 20080011021 A KR20080011021 A KR 20080011021A
Authority
KR
South Korea
Prior art keywords
layer
sic
type
atoms
carbon atoms
Prior art date
Application number
KR1020060113058A
Other languages
English (en)
Other versions
KR101287017B1 (ko
Inventor
히데카즈 쯔치다
리우타우라스 스토라스타
Original Assignee
자이단호징 덴료쿠추오켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 자이단호징 덴료쿠추오켄큐쇼 filed Critical 자이단호징 덴료쿠추오켄큐쇼
Publication of KR20080011021A publication Critical patent/KR20080011021A/ko
Application granted granted Critical
Publication of KR101287017B1 publication Critical patent/KR101287017B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thyristors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

고온 어닐링에 의해, 캐리어 포획 중심을 효과적으로 감소 또는 제거하는 SiC 층의 질을 향상시키는 방법, 및 그 방법에 의해 제작된 SiC 반도체 소자를 제공한다. (a) 최초의 SiC 결정층(E)에 있어서의 얕은 표면층(A)에 탄소원자(C), 규소원자, 수소원자, 또는 헬륨 원자를 이온 주입하고, 주입 표면층에 여분의 격자간 탄소원자를 도입하는 공정과, (b) 해당 층을 가열함으로써, 주입 표면층(A)으로부터 벌크층(E)으로 격자간 탄소원자(C)를 확산시킴과 동시에, 벌크층에 있어서 전기적으로 활성인 점결함을 불활성화하는 공정을 포함하는, 일부 캐리어 포획 중심을 제거 또는 감소시킴으로써 SiC 층의 질을 향상시키는 방법 및 그 방법에 의해 제작된 반도체 소자. 상기 공정 후, 표면층(A)을 에칭하거나 또는 기계적으로 제거해도 좋다.

Description

ＳｉＣ 결정의 질을 향상시키는 방법 및 ＳｉＣ 반도체 소자{Method for Improving the Quality of an SiC Crystal and an SiC Semiconductor Device}
도 1은 본 발명의 바람직한 실시예에 있어서의 방법을 이용하여, 재결합 중심이 감소된 SiC 층을 제작하는 공정을 개략적으로 나타낸 도면이다.
도 2는 본 발명의 바람직한 실시예에 있어서의 방법을 이용하여, 재결합 중심이 감소된 SiC 층을 제작하는 공정을 개략적으로 나타낸 도면이다.
도 3은 본 발명의 바람직한 다른 실시예에 있어서의 방법을 이용하여, 재결합 중심이 감소된 SiC 층을 제작하는 공정을 개략적으로 나타낸 도면이다.
도 4는 본 발명의 바람직한 다른 실시예에 있어서의 방법을 이용하여, 재결합 중심이 감소된 SiC 층을 제작하는 공정을 개략적으로 나타낸 도면이다.
도 5는 본 발명의 바람직한 다른 실시예에 있어서의 방법을 이용하여, 재결합 중심이 감소된 SiC 층을 제작하는 공정을 개략적으로 나타낸 도면이다.
도 6은 본 발명의 바람직한 다른 실시예에 있어서의 방법을 이용하여, 재결합 중심이 감소된 SiC 층을 제작하는 공정을 개략적으로 나타낸 도면이다.
도 7은 본 발명의 바람직한 다른 실시예에 있어서의 방법을 이용하여, 재결합 중심이 감소된 SiC 층을 제작하는 공정을 개략적으로 나타낸 도면이다.
도 8은 본 발명의 바람직한 실시예에 있어서의 SiC pn 다이오드 소자구조의 단면을 개략적으로 나타낸 도면이다.
도 9는 본 발명의 바람직한 실시예에 있어서의 SiC pn 다이오드 소자구조의 단면을 개략적으로 나타낸 도면이다.
도 10은 본 발명의 바람직한 실시예에 있어서의 SiC npn 트랜지스터 소자구조의 단면을 개략적으로 나타낸 도면이다.
도 11은 본 발명의 바람직한 실시예에 있어서의 SiC pnp 트랜지스터 소자구조의 단면을 개략적으로 나타낸 도면이다.
도 12는 본 발명의 바람직한 실시예에 있어서의 SiC 사이리스터 소자구조의 단면을 개략적으로 나타낸 도면이다.
도 13은 본 발명의 바람직한 실시예에 있어서의 SiC 사이리스터 소자구조의 단면을 개략적으로 나타낸 도면이다.
도 14는 본 발명의 바람직한 실시예에 있어서의 SiC IGBT 소자구조의 단면을 개략적으로 나타낸 도면이다.
도 15는 본 발명의 바람직한 실시예에 있어서의 SiC IGBT 소자구조의 단면을 개략적으로 나타낸 도면이다.
도 16은 2개의 SiC 결정시료의 DLTS 스펙트럼을 나타낸다. 여기서, 시료(1)은 본 발명의 바람직한 태양(態樣)에 의해 제작된 것이고, 시료(2)는 공정(a)를 생략한 것 이외는 시료(1)과 동일 조건에서 제작된 것이다.
도 17은 포토루미네선스 감쇠에 의한 소수 캐리어 라이프타임의 측정결과를 나타낸다. 여기서, 시료(1)은 본 발명의 바람직한 태양에 의해 제작된 것이고, 시 료(2)는 공정(a)를 생략한 것 이외는 시료(1)과 동일 조건에서 제작된 것이다.
도 18은 어닐링 온도를 변화시킨 경우에 있어서의 포토루미네선스 감쇠에 의한 소수 캐리어 라이프타임의 측정결과를 나타낸다. 여기서, 시료(1)은 본 발명의 바람직한 태양에 의해 제작된 것이고, 시료(2)는 공정(a)를 생략한 것 이외는 시료(1)과 동일 조건에서 제작된 것이다.
도 19는 완전한 4H-SiC 결정에 있어서의 Si 원자 및 C 원자의 배열을 개략적으로 나타낸 도면이다.
도 20은 4H-SiC 결정에 있어서의 Si 원자 및 C 원자의 배열과, 그것에 포함되는 각종 점(点)결함을 개략적으로 나타낸 도면이다.
♣도면의 주요부분에 대한 부호의 설명♣
10:SiC pn 다이오드 11:고농도 n형 SiC 층
12:저농도 n형 SiC 베이스층 13:고농도 p형 SiC 층
14:전계완화 p형 이온 주입층 15:애노드 전극
16:캐소드 전극 20:SiC pn 다이오드
21:고농도 p형 SiC 층 22:저농도 p형 SiC 베이스층
23:고농도 n형 SiC 층 24:전계완화 n형 이온 주입층
25:캐소드 전극 26:애노드 전극
30:SiC npn 트랜지스터 31:p형 SiC 베이스층
32:n형 SiC 콜렉터층 33:n형 SiC 이미터층
34:고농도 p형 이온 주입층 35:게이트 전극
36:이미터 전극 37:콜렉터 전극
40:SiC pnp 트랜지스터 41:n형 SiC 베이스층
42:p형 SiC 콜렉터층 43:p형 SiC 이미터층
44:고농도 n형 이온 주입층 45:게이트 전극
46:이미터 전극 47:콜렉터 전극
50:SiC 사이리스터 51:n형 SiC 층
52:p형 SiC 베이스층 53:n형 SiC 베이스층
54:p형 SiC층 55:고농도 n형 이온 주입층
56:게이트 전극 57:애노드 전극
58:캐소드 전극 60:SiC 사이리스터
61:p형 SiC 층 62:n형 SiC 베이스층
63:p형 SiC 베이스층 64:n형 SiC층
65:고농도 p형 이온 주입층 66:게이트 전극
67:캐소드 전극 68:애노드 전극
70: SiC IGBT 71:p형 SiC 베이스층
72:n형 SiC 콜렉터층 73:p형층
74:n형 베이스층 75:게이트 전극
76:이미터 전극 77:콜렉터 전극
78:산화막 80: SiC IGBT
81:n형 SiC 베이스층 82:p형 SiC 콜렉터층
83:n형층 84:p형 베이스층
85:게이트 전극 86:이미터 전극
87:콜렉터 전극 88:산화막
100:탄소 주입층 200:탄소 확산영역
A:표면층 B:SiC 벌크 결정
C:탄소원자 E, E1, E2:에피택셜층
S:기판
본 발명은 성장 후의 SiC 결정층의 질을 개선하는 방법에 관한 것이다. 본 발명은 또, 그와 같은 방법을 실행함으로써 제조된 반도체 소자에 관한 것이다.
도 19는 완전한 4H-SiC 결정에 있어서의 Si 원자 및 C원자의 배열을 개략적으로 나타낸 도면이다. 그러나 반도체의 결정격자는, 어떤 불순물도 포함하지 않는다 해도 완전하지는 않으며, 임의 양의 원자공공과 격자간 원자가 항상 존재하고, 열역학적 평형을 유지하고 있다. 도 20에도 도시한 바와 같이, 화합물 반도체 중에 있어서의 점결함은 다음과 같이 분류할 수 있다.
a) 원자공공(vacansy):원자가 격자점으로부터 제거된 것.
b) 격자간 원자(interstitial):원자가 원자점에서 벗어난 사이트를 점유한 것. 격자간 원자가 호스트 격자와 동종인 경우, 자기 격자간 원자(self-interstitial)라고 부르며, 그렇지 않은 경우에는 격자간 불순물 원자(interstitial impurity)라고 부른다.
c) 프렝켈 쌍(Frenkel pair):원자공공이 자기 격자간 원자 근처에 위치하고 있는 것.
d) 안티사이트(antisite):하나의 부격자에 있어서의 원자가 다른 부격자에 배치된 것.
e) 불순물:외부 원자에 의한 것.
덧붙여서, 상기 결함이 관련된 것도 종종 일어날 수 있다. 즉, 복원자공공(di-vacancy)이나, 원자공공-불순물 복합체(vacancy-impurity complexes)이다.
단결정의 주기성이 불순물 원자 또는 결정 결함에 의해 흩트러졌을 때, 밴드 갭에는 불연속 에너지 레벨이 도입된다. 이들 레벨은 얕은 레벨과 깊은 레벨로 나뉘어진다.
얕은 레벨의 중심은, 통상 도너 또는 억셉터 분순물이다. 한편, 얕은 준위와는 대조적으로, 얕은 준위의 결함은, 전도대 및 가전자대의 쌍방과 상호작용하고, 포획 및 재결합의 중심으로서 매우 효율적일 수 있다. 이 경우, 이들 결함은, 전기적으로 활성이라고 부르며, 종종 "트랩"이라고도 언급한다. 이것은 매우 낮은 농도에서조차, 캐리어 라이프타임에 크게 영향을 준다.
현재는 양질의 SiC 층을 이용할 수 있도록 되어 있으나, 그들은 캐리어 트랩으로서 작용하여 재료 특성을 저하시키는 고유(진성)결함을 더 포함하고 있다. 특 히, 고유결함의 농도는 성장속도 및 성장온도의 증가와 함께 증가한다. SiC의 높은 열안정성은 통상, 이들 결함을 열처리에 의해서 제거(어닐 아웃)하는 것을 곤란 또는 불가능하게 한다. 성장속도의 증가는 비용 대 효과가 높은 두꺼운 층을 성장시키기 위해서 필요하므로, 이들 층에 있어서 낮은 결함밀도를 달성하는 방법을 찾아내는 것이 중요하다.
고온 열처리(어닐링)에 의해 결함농도를 감소시켜서, 결정성장 종료상태인 재료(이하, 애즈 그로운 재료라고 칭한다. 애즈 그로운은 as-grown의 뜻)의 질을 어느 정도 향상시킬 수 있다. 그러나, SiC 단결정인 경우에는, 상술한 높은 열안정성에 기인해서, 그 향상은 충분하지가 않다. 게다가, 전자, 프로톤, 또는 이온 조사에 의해 생성된 일부 진성결함은 어닐링에 의해 제거할 수 있으나, 그 일부는 감소할뿐이며, 가장 낮은 결함 농도는 통상, 원래의 애즈 그로운 재료에 의해 결정된다.
애즈 그로운 SiC 층에 있어서의 전기적으로 활성인 결함은, Zhang들에 의해 연구되어 있다(비특허문헌 1). 해당 문헌에 있어서, 애즈 그로운 SiC 층에 있어서의 주된 전자 트랩 및 정공 트랩은, 깊은 준위 과도 분광법(Deep Level Transient Spectroscopy:DLTS) 및 소수 캐리어 과도 분광법(Minority Carrier Transient Spectroscopy:MCTS)을 이용함으로써 결정된다. 즉, Ti 및 B 불순물에 관련된 트랩 및 전자 트랩에 관련된 Z1/Z2 및 EH6/7 진성결함이 이들 방법에 의해 측정된다. 또, Z1/Z2 및 EH6/7 트랩은 소수 캐리어 라이프타임에 대해서 역의 상관을 보인다.
Klein들은 Z1/Z2 결함이 정공을 위한 큰 포획 단면적을 갖고, n형 SiC 층에 있어서의 소수 캐리어 라이프타임의 제한에 지배적이라고 결론을 내렸다(비특허문헌 2).
Kimoto들은 CVD 성장 동안에 있어서의 실리콘에 대한 탄소 비율의 함수로서, Z1/Z2 중심의 농도 의존성을 연구하였다. 그들은 C-풍부한 조건에서의 성장이, 낮은 Z1/Z2 중심의 농도를 얻기 위해서 키가 되는 요인임을 보였다(비특허문헌 3).
탄소원자의 선택적인 치환에 관련된 깊은 준위는, Storasta들에 의해 연구되었다(비특허문헌 4). 실리콘 원자의 치환을 위한 임계값을 하회하는 에너지에서의 전자조사가, Z1/Z2 및 EH6/7 진성결함을 생성하기에 충분하였다. 따라서, 그들은 탄소원자공공 또는 격자간 원자의 어느 것에 관련된 결함(복수체)에 관련되어 있다고 결론지었다.
애즈 그로운 재료에 있어서의 Z1/Z2 및 EH6/7 트랩의 어닐링에 의한 저감효과는, Negoro들에 의해 조사되었다(비특허문헌 5). 1700℃ 이상의 온도에서 어닐링함으로써, Z1/Z2 및 EH6/7 중심의 농도는, 애즈 그로운 에피택셜층에 있어서의 그것에 비해서 한자리수의 오더로 낮아졌으나, 완전하게 소멸되지는 않았다.
또, SiC 소자의 형성과정에서, 알루미늄, 브롬, 질소 등을 표면층에 이온 주입하고, 그들 주입원자를 해당 표면층 내에서 전기적으로 활성화시키고, 해당 표면층을 소자구조로서 이용할 목적으로 고온 열처리를 행하는 것이 알려져 있다. 또, 브롬 등의 불순물을 표면층에 이온 주입하고, 해당 표면층 내에서 불순물을 어닐링에 의해 전기적으로 활성화시켜서 소자구조를 형성할 때에, 탄소를 동시에 이온 주입하는 것이 제안되어 있다. 특허문헌 1은 소자구조로서 이용하는 브롬의 p형층을 형성하기 위한 기술에 관한 것이다. 여기에 개시된 기술에서는, 활성화된 브롬을 얕은 에너지 레벨을 갖는 실리콘 사이트에 선택적으로 도입하기 위해서, 브롬과 함께 탄소를 표면층에 이온 주입하고, 어닐링 시에, 해당 표면층 내에서 브롬이 격자간 실리콘 및 격자간 탄소와 경합해서 확산될 때에, 해당 표면층 내에서의 여분의 격자간 탄소의 존재에 의해, 전기적으로 활성화된 브롬이 탄소홀은 아니고 규소홀 에 선택적으로 도입되도록 하고 있다.
그러나, 이미 알려져 있는 바와 같은 기술은, 소자구조의 형성을 위해서 표면층에 주입한 불순물을 어닐링에 의해서 해당 표면층 내에서 전기적으로 활성화시키는 것을 목적으로 한 것으로, 아래에 설명하는 본 발명과 같이, 애즈 그로운 SiC 결정의 얕은 표면층에 격자간 탄소원자를 도입하고, 그 후의 어닐링에 의해서 격자간 탄소원자를 해당 표면층보다도 깊은 영역으로 확산시키고, 그 웨이퍼의 깊은 부분에 있어서의 점결함을 소멸시키는 것을 결코 시사한 것은 아니다.
[특허문헌 1] 미국특허 제6,703,294호 명세서
[비특허문헌 1] Journal of Applied Physics, Vol. 93, No. 8, pp. 4708-4714, 15 April 2003
[비특허문헌 2] Applied Physics Letters, 88, 052110, 30 January 2006
[비특허문헌 3] Applied Physics Letters, Vol. 79, No. 17, pp. 2761-2763, 22 October 2001
[비특허문헌 4] Applied Physics Letters, Vol. 85, Issue 10, pp. 1716-1718, September 2004
[비특허문헌 5] Journal of Applied Physics, Vol. 96, No. 9, pp. 4909-4915, 1 November 2004
본 발명은 고온 어닐링에 의해, 캐리어 포획 중심을 효과적으로 감소 또는 제거하는 방법을 제공하는 것을 목적으로 한다.
또, 본 발명은 캐리어 포획 중심이 적은 SiC 반도체 소자를 제공하는 것을 목적으로 한다.
우리들은 여분의 격자간 탄소원자의 도입에 의해, 애즈 그로운 재료 중의 결함 어닐링에 의한 저감효과를 향상시킬 수 있는 것을 제안한다. SiC에 있어서의 주된 결함은 극히 안정적이지만, 이동 가능한 격자간 탄소원자를 포획함으로써, 어닐 아웃 또는 불활성화할 수 있다. 격자간 탄소원자는 그 후, 탄소원자공공과 함께 소멸되고, 또한, 전기적으로 활성은 아닌 다른 결함을 형성한다. 우리들은 또, 이들 여분의 격자간 탄소원자 자체는, 전기적으로 활성인 결함을 형성하지 않고, 밴드 갭 중에 상태를 생성하지 않는 것을 시사한다.
즉 본 발명의 목적은, SiC 결정층 중에 존재하는 결함에 대해서 여분의 격자간 탄소원자 원(原)을 형성하기 위해서, 해당 SiC 결정층의 표면에 있어서의 표면층에, 탄소원자나 규소원자, 수소원자, 헬륨원자를 비롯한 원자를 이온 주입하고, 그 표면층에 격자간 탄소원자를 도입하는 추가의 공정(a)와, 표면층에 도입된 격자간 탄소원자를 주입층 하방의 재료 중(벌크층 중)으로 확산시키고, 또 벌크층 중의 원자공공과 격자간 탄소원자를 결합시키는 추가의 공정(b)를 갖는 방법에 의해 달성된다.
이 기술에 의하면, 어닐공정(b) 동안에 있어서, 주입층 하방의 재료 중으로 확산되는 추가의 격자간 탄소원자의 이용을 가능하게 한다. 이들 여분의 격자간 탄소원자는, 어닐공정(b)의 기간 중에 원자공공을 채우고, 이것에 의해 그들을 제거하거나, 또는 양호한 재결합 중심으로서 작용하지 않는 다른 결함을 형성한다. 이와 같이 해서, 바이폴라 소자에서 중요한 SiC 층 중의 캐리어 라이프타임을 향상시킬 수 있다.
본 발명의 바람직한 실시예를 적용한 후, 우리들의 측정에 의하면, Z1/Z2 및 EH6/7로부터의 시그널은 완전히 소멸되며, 따라서, 트랩은 전기적으로 불활성화되었다. 이것은, 소수 캐리어 라이프타임의 측정에도 반영된다.
여분의 격자간 탄소원자를 도입해서 SiC 결정층 중의 원자공공을 채우기 위해서 표면층에 주입하는 원자로서는, 격자간 탄소원자를 직접 도입하는 것이 가능하며, 또 SiC 결정에 대해서 중성적으로 작용하는 탄소가 가장 바람직하다. 그러나, 탄소 이외의 임의의 이온을 주입한 경우에 있어서도, 그 주입 에너지나 주입량이 충분하면, 주입 원자에 의해서 SiC 결정을 구성하는 탄소원자를 격자점으로부터 튕겨 날려보낼 수 있어, 결과로서(간접적으로) SiC 결정의 표면층에 격자간 탄소원자를 생성할 수 있다.
그 중에서도, 규소원자, 수소원자, 헬륨원자는 탄소원자와 마찬가지로, SiC 결정 중에서 중성적이므로, 격자간 탄소원자를 도입한 후의 고온 어닐 처리에 의해 서, 표면층에 p형 또는 n형 도핑이 실시되는 것을 막을 수 있어, 다른 종류의 원자보다도 적합하다.
탄소원자, 규소원자, 수소원자, 헬륨원자 이외의 원자를 주입한 경우에는, 이들 주입원자가 p형, n형 중 어느 하나의 불순물(도펀트)로서 작용하고, 어닐 후에 표면층이 고농도의 p형, n형, 또는 고저항을 보이게 되지만, 표면층보다 깊은 영역에서는, 고온 어닐 처리에 의해서 표면층부터 격자간 탄소원자가 확산됨으로써, 원자공공을 저감할 수 있다.
또한, 90keV 이상의 에너지를 갖는 원자선을 조사할 경우에도, 표면층에 격자간 탄소를 도입하는 것이 가능하다. 이것은, 전자선을 SiC 결정에 조사할 때에, 그 전자선의 에너지가 약 90keV 이상인 경우에, SiC 결정을 구성하는 탄소원자가, 원래의 격자점에서 튕겨 날아올라, 격자산 탄소가 생성되는 것에 의한 것이다.
게다가, 800℃ 이상의 산소 분위기 중에서, SiC 결정의 표면층을 산화시킴으로써도, 표면 층에 격자간 탄소를 도입하는 것이 가능하다. 이것은 SiC 결정의 표면층이 산화될 때에, 주로 산화층 SiC 결정의 계면 부근에 과잉의 격자간 탄소원자가 생성되는 것에 의한 것이다. 이 경우, 800℃ 이하에서는 SiC 결정의 표면층을 충분한 속도로 산화할 수 없다. 가장 적당한 산화온도는 1050℃~1250℃ 정도이다.
즉 본 발명에 의하면, 애즈 그로운 SiC 결정층에 있어서의 캐리어 포획 중심을 제거 또는 대폭 감소시킴으로써, SiC 결정의 질을 향상시키는 방법으로서,
(a) SiC 결정층에 있어서의 얕은 표면층에, 어떤 원자를 이온 주입함으로써 격자간 탄소원자를 추가 도입하는 공정과,
(b) SiC 결정을 가열함으로써, 표면층에 추가 도입된 격자간 탄소원자를 그 표면층으로부터 깊은 부분(벌크층)으로 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 벌크층에 있어서 전기적으로 활성인 점결함을 불활성화하는 공정을 포함하는 SiC 결정의 질을 향상시키는 방법이 제안된다.
본 발명에 있어서의 하나의 태양에서는, (c) 원자가 주입된 표면층을 에칭하거나 또는 기계적으로 제거하는 공정을 더 포함한다.
본 발명에 있어서의 다른 태양에서는, 공정(a)는 특히 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 선택해서 이온 주입함으로써, 표면층에 n형 또는 p형 도핑이 실시되지 않는 상태로 행해진다.
본 발명에 있어서의 다른 태양에서는, 공정(a)와 공정(b)가 동시에 행해진다.
본 발명에 있어서의 다른 태양에서는, 공정(a)는 90keV 이상의 에너지를 갖는 전자선을 조사함으로써 행해진다.
본 발명에 있어서의 다른 태양에서는, 공정(a)는 800℃ 이상의 산소 분위기 중에서, 표면층을 산화함으로써 행해진다.
본 발명에 있어서의 다른 태양에서는, 공정(a)는 추가로, 생성된 격자간 탄소원자의 농도가 벌크층에 있어서 전기적으로 활성인 점결함의 농도를 넘도록 주입 원자의 도즈(dose)량을 선택하는 것을 포함한다.
공정(a)에 있어서, 원자의 이온 주입 에너지는 10keV~10MeV의 범위 내에 있는 것이 바람직하다.
공정(a)에 있어서, 이온 주입시에 있어서의 SiC 기재(基材)의 온도는 10~1700℃의 범위 내에 있는 것이 바람직하고, 보다 바람직하게는 20℃~1000℃의 범위 내에 있는 것이다.
공정(b)에 있어서, 어닐링 온도는 1200~2200℃의 범위 내에 있는 것이 바람직하고, 보다 바람직하게는 1400~1900℃의 범위 내에 있는 것이다.
본 발명에 있어서의 하나의 태양에서는, 공정(a) 및 공정(b)에 있어서, 에피택셜층을 갖는 SiC 웨이퍼가 사용된다.
본 발명에 있어서의 다른 태양에서는, 공정(a) 및 공정(b)에 있어서, SiC 벌크 결정이 사용된다.
본 발명에 있어서의 다른 태양에서는, 공정(a) 및 공정(b)에 있어서, SiC 벌크 결정을 슬라이스한 웨이퍼가 사용된다.
본 발명에 있어서의 다른 태양에서는, 공정(a) 및 공정(b)에 있어서, SiC 벌크 결정을 슬라이스한 웨이퍼를 기판으로 하여 SiC 에피택셜층을 얻은 후에, 기판 부분을 제거하여, 에피택셜층 단체(單體)로 한 SiC 단결정 웨이퍼가 사용된다.
본 발명에 있어서의 다른 태양에서는, 공정(a) 및 공정(b)에 있어서, n형 및 p형 에피택셜층의 임의의 조합을 갖는 SiC 웨이퍼가 사용된다.
또 본 발명에 의하면, 애즈 그로운 SiC 결정층에 있어서의 캐리어 포획 중심을 제거 또는 감소시킴으로써, SiC 결정의 질을 향상시키는 방법으로서,
(a) SiC 결정층에 있어서의 얕은 표면층에, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써, 그 표면층에 격자간 탄소원자를 추가 도입하 는 공정과,
(b) 격자간 탄소원자가 도입된 표면층의 표면으로부터 위로 SiC 층을 성장시키고, 표면층에 도입된 격자간 탄소원자를 그 표면층으로부터 이 성장층으로 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 그 성장층에 있어서의 전기적으로 활성인 점결함을 불활성화하는 공정을 포함하는 SiC 결정의 질을 향상시키는 방법이 제공된다.
본 발명에 있어서의 하나의 태양에서는, 공정(a)는 추가로, 추가 도입되는 격자간 탄소원자의 농도가 성장층에 있어서의 전기적으로 활성인 점결함의 농도를 넘도록 주입 원자의 도즈량을 선택하는 것을 포함한다.
공정(a)에 있어서, 원자의 이온 주입 에너지는 10keV~10MeV의 범위 내에 있는 것이 바람직하다.
공정(a)에 있어서, 이온 주입시에 있어서의 SiC 기재의 온도는 10~1700℃의 범위 내에 있는 것이 바람직하고, 보다 바람직하게는 20℃~1000℃의 범위 내에 있는 것이다.
본 발명에 있어서의 하나의 태양에서는, 공정(a) 및 공정(b)에 있어서, 에피택셜층을 갖는 SiC 웨이퍼가 사용된다.
본 발명에 있어서의 다른 태양에서는, 공정(a) 및 공정(b)에 있어서, SiC 벌크 결정이 사용된다.
본 발명에 있어서의 다른 태양에서는, 공정(a) 및 공정(b)에 있어서, SiC 벌크 결정을 슬라이스한 웨이퍼가 사용된다.
본 발명에 있어서의 다른 태양에서는, 공정(a) 및 공정(b)에 있어서, SiC 벌크 결정을 슬라이스한 웨이퍼를 기판으로 하여 SiC 에피택셜층을 얻은 후에, 기판 부분을 제거하여, 에피택셜층 단체로 한 SiC 단결정 웨이퍼가 사용된다.
본 발명에 있어서의 다른 태양에서는, 공정(a) 및 공정(b)에 있어서, n형 및 p형 에피택셜층의 임의의 조합을 갖는 SiC 웨이퍼가 사용된다.
본 발명에 있어서, 공정(a)에서 이온 주입 등에 의해 격자간 탄소원자가 도입되는 얕은 표면층의 폭은, 가령, 표면으로부터 100㎚~2000㎚까지의 범위 내이다. 공정(b)의 어닐링에 의해 확산되고, 전기적으로 활성인 점결함을 불활성화한 탄소원자가 존재하는 영역의 폭은, 가령, 표면(웨이퍼 표면)으로부터 10000~300000㎚(표면으로부터 10㎛~300㎛)까지의 범위 내이다.
본 발명의 공정(a)에 있어서는, 표면층에 이온 주입을 행함으로써, 그 표면층 중에는 격자간 탄소 이외에, 탄소홀, 규소홀, 및 격자간 규소도 동시에 생성된다. 이들 탄소홀, 규소홀, 및 격자간 규소의 일부는, 격자간 탄소와 마찬가지로, 공정(b)에 있어서, 그 표면층으로부터 벌크층 중으로 확산된다.
벌크층 중에는 탄소홀 및 그 복합결함 이외에, 격자간 탄소 및 그 복합결함, 격자간 규소 및 그 복합결함, 규소홀 및 그 복합결함으로 구성되는 점결함이 존재하고 있으나, 표면층으로부터 확산된 탄소홀은 벌크층 내의 격자간 탄소 및 그 복합결함과, 표면층으로부터 확산된 규소홀은 벌크층 내의 격자간 규소 및 복합결함과, 표면층으로부터 확산된 격자간 규소는 벌크층 내의 규소홀 및 그 복합결함과 결합함으로써, 벌크층 중의 점결함이 저감된다.
벌크층의 캐리어 라이프타임은, 탄소홀 및 그 복합결함의 점결함 밀도에 의해서 제한되어 있는 경우도 있으나, 격자간 탄소 및 그 복합결함, 격자간 규소 및 그 복합결함, 규소홀 및 그 복합결함의 점결함 밀도에 의해서 제한되어 있는 경우도 있다. 전자의 경우에는, 공정(a)에 있어서 여분의 격자간 탄소를 도입하고, 이어서 행해지는 공정(b)에 있어서 표면층으로부터 확산된 격자간 탄소와 벌크층 내의 탄소홀을 결합시킴으로써, 벌크층의 품질향상이 도모되지만, 후자의 경우에는 공정(a)에 있어서 여분의 탄소홀, 규소홀, 및 격자간 규소를 도입하고, 이어서 행해지는 공정(b)에 있어서 표면층으로부터 확산된 탄소홀과 벌크층 내의 격자간 탄소 및 그 복합결함, 표면층으로부터 확산된 규소홀과 벌크층 내의 격자간 규소 및 그 복합결함, 표면층으로부터 확산된 격자간 규소와 벌크층 내의 규소홀 및 그 복합결함을 결합하는 것에 의한 효과의 쪽이 우선적으로 된다. 이 효과의 정도는, 원래의 벌크층의 결정품질에 의한 것으로 생각된다.
또한, 공정(a)에 있어서 표면층에 이온 주입을 행함으로써, SiC 단결정 중에 강한 스트레스가 생긴다. 이 경우, 공정(b)의 열처리에 의해서, 벌크층 중에 존재하고 있던 격자간 탄소, 탄소홀, 격자간 규소, 규소홀 등의 점결함이, 그 스트레스를 완화하기 위해서 표면층 내를 향해서 이동하고, 이것에 의해 벌크층 내에 존재하고 있던 격자간 탄소 및 그 복합결함, 탄소홀 및 그 복합결함, 격자간 규소 및 그 복합결함, 규소홀 및 그 복합결함의 밀도가 저감된다.
즉 본 발명에 의하면, 결정성장 종료상태(애즈 그로운)의 SiC 결정층에 있어서의 캐리어 포획 중심을 제거 또는 감소시킴으로써, SiC 결정의 질을 향상시키는 방법으로서,
(a) SiC 결정층에 있어서의 얕은 표면층에 이온 주입을 행하고, 표면층에 격자간 원자 및 원자공공, 또는 스트레스를 도입하는 공정과,
(b) SiC 결정을 가열함으로써, 표면층에 도입된 격자간 원자 또는 원자공공을 그 표면층으로부터 벌크층으로 확산시킴과 동시에, 격자간 원자 또는 원자공공과 점결함을 결합시키고, 혹은 표면층에 도입된 스트레스를 이용해서 벌크층 중의 점결함을 표면층 측으로 이동시킴으로써, 벌크층에 있어서 전기적으로 활성인 점결함을 불활성화 또는 소멸시키는 공정을 포함하는 SiC 결정의 질을 향상시키는 방법이 제공된다.
본 발명에 있어서의 하나의 태양에서는, (c) 원자가 주입된 표면층을 에칭하거나 또는 기계적으로 제거하는 공정을 더 포함한다.
본 발명에 있어서의 다른 태양에서는, 공정(a)에 있어서, 이온 주입하는 원자가 SiC 결정에 대해서 중성적으로 작용하는 탄소원자, 규소원자, 수소원자, 또는 헬륨원자이다.
본 발명에 있어서의 다른 태양에서는, 공정(a)와 공정(b)가 동시에 행해진다.
공정(a)에 있어서, 원자의 이온 주입 에너지는 10keV~10MeV의 범위 내에 있는 것이 바람직하다.
공정(a)에 있어서, 이온 주입시에 있어서의 SiC 기재의 온도는 10~1700℃의 범위 내에 있는 것이 바람직하고, 보다 바람직하게는 20℃~1000℃의 범위 내에 있 는 것이다.
공정(b)에 있어서, 어닐링 온도는 1200~2200℃의 범위 내에 있는 것이 바람직하다.
또 본 발명에 의하면, 결정성장 종료상태(애즈 그로운)의 SiC 결정층에 있어서의 캐리어 포획 중심을 제거 또는 감소시킴으로써, SiC 결정의 질을 향상시키는 방법으로서,
(a) SiC 결정층에 있어서의 얕은 표면층에, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써, 그 표면층에 격자간 원자, 원자공공, 및/또는 스트레스를 도입하는 공정과,
(b) 격자간 원자 및 원자공공, 또는 스트레스가 도입된 표면층의 표면으로부터 위로 SiC 층을 성장시키고, 표면층에 도입된 격자간 탄소원자 또는 원자공공을 그 표면층으로부터 이 성장층으로 확산시킴과 동시에, 격자간 원자 또는 원자공공과 점결함을 결합시키고, 또는 표면층에 도입된 스트레스를 이용하여 그 성장층 중의 점결함을 표면층 측으로 이동시킴으로써, 그 표면층에 있어서의 전기적으로 활성인 점결함을 불활성화 또는 소멸시키는 공정을 포함하는 SiC 결정의 질을 향상시키는 방법이 제공된다.
공정(a)에 있어서, 원자의 이온 주입 에너지는 10keV~10MeV의 범위 내에 있는 것이 바람직하다.
공정(a)에 있어서, 이온 주입시에 있어서의 SiC 결정의 온도가 10~1700℃의 범위 내에 있는 것이 바람직하다.
이상의 본 발명에 있어서도, 상술한 SiC 웨이퍼 등, 즉, 에피택셜층을 갖는 SiC 웨이퍼, SiC 벌크 결정, SiC 벌크 결정을 슬라이스한 웨이퍼, SiC 웨이퍼 결정을 슬라이스한 웨이퍼를 기판으로 하여 SiC 에피택셜층을 얻은 후에, 기판부분을 제거하고, 에픽택셜층 단체로 한 SiC 단결정 웨이퍼, 또는 n형 및 p형의 에피택셜층의 임의의 조합을 갖는 SiC 웨이퍼가, 공정(a) 및 공정(b)에 있어서 적절히 사용된다.
또 본 발명에 의하면, 상기의 방법을 이용하여 제조된 다이오드, 트랜지스터, IGBT(Insulated Gage Bipolar Transistor), MOSFET(Metal Oxide Semiconductor Field Effect Transistor), 사이리스터(게이트 턴오프형 사이리스터를 포함함) 등을 포함하는 모든 형태의 반도체 소자가 제공된다. 특히 본 발명에 의하면, 이하의 바이폴라형 SiC 반도체 소자가 제공된다. 이들 바이폴라형 SiC 반도체 소자는 소자 내에 있어서의 전기적으로 활성인 점결함의 저감이 특히 유효한 영역에 선택적으로, 탄소 주입층, 규소 주입층, 수소 주입층 또는 헬륨 주입층을 형성한 것이다.
이 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층은 소자의 제조 프로세스에 있어서, 상기 방법을 적용함으로써 형성된 것으로, 이온 주입함으로써 도입된 탄소원자, 규소원자, 수소원자, 또는 헬륨원자가 존재함으로써 규정된다. 또, 탄소 주입층, 규소 주입층, 수소 주입층 또는 헬륨 주입층은 소수 캐리어의 주입을 행하는 pn 계면 근방(pn 계면부터 500㎚ 이내)이나, 전도도 변조층 내를 피해서 형성된다.
또한, 이 바이폴라형 SiC 반도체 소자는, 탄소원자, 규소원자, 수소원자, 또 는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소, 격자간 규소, 탄소홀, 또는 규소홀을 어닐링에 의해 전도도 변조층 내로 확산시킴과 동시에, 격자간 탄소, 격자간 규소, 탄소홀, 또는 규소홀과 점결함을 결합시키고, 또는 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 스트레스를 이용하여 전도도 변조층 내의 점결함을 어닐링에 의해 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층 측으로 이동시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 전도도 변조층 내에 갖고 있다.
바람직한 태양에서는, 이 바이폴라형 SiC 반도체 소자는, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소를 어닐링에 의해 확산시킴과 동시에, 격자간 탄소와 점결함을 결합시킴으로써, 점결함이 저감된 영역(이하, 「탄소 확산영역」이라고도 한다.)을 전도도 변조층 내에 갖고 있다.
특히 고내전압의 바이폴라형 반도체 소자에서는, 전도도 변조층(베이스층)으로의 소수 캐리어의 주입량을 제한하기 위해서, 베이스층으로 소수 캐리어를 주입하는 pn 접합계면 부근이나 전도도 변조층 내에 전자선이나 수소원자(프로톤 이온)을 조사하여, pn 접합계면 부근이나 전도도 변조층 내의 점결함 농도를 고의적으로 증가시키는 경우가 있다. 여기서, pn 접합에 있어서, 소수 캐리어의 주입량의 대소에 영향을 주는 것은, pn 접합계면부터 약 500㎚ 이내이다.
그러나 본 발명에 있어서는, pn 접합계면 부근이나 전도도 변조층 내의 점결함을 저감 또는 삭제하는 것을 목적으로 하고 있기 때문에, 탄소 주입량, 규소 주 입량, 수소 주입량 또는 헬륨 주입량은 pn 접합계면 부근이나 전도도 변조층 내를 피해서 형성된다. 이 때문에, 본 발명의 바이폴라형 반도체 소자에 있어서의 탄소 주입층, 규소 주입층, 수소 주입층 또는 헬륨 주입층의 형성위치는, 종래의 바이폴라형 반도체 소자에 있어서의 전자선이나 수소원자의 조사, 주입위치와는 명확하게 다르다.
또, 본 발명의 응용예로서, 본 발명에 의거해서 pn 접합계면 부근이나 전도도 변조층 내를 피해서 탄소 주입층, 규소 주입층, 수소 주입층 또는 헬륨 주입층을 형성하고, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 전도도 변조층 내에 형성한 후에, 소수 캐리어 주입량을 정밀도 높게 제어하기 위해서 pn 접합계면 부근이나 전도도 변조층 내에 전자선이나 수소원자를 조사하는 형태도 고려한다.
일 예로서, 이 탄소 확산영역에 존재하는 격자간 탄소원자를 어닐링에 의해 확산시킨 탄소는, 해당 영역에 있어서, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입한 표면층으로부터, 어닐링에 의해 확산되는 방향을 향해서 지수함수적으로 감소되도록 하는 프로파일을 갖고 있다. SiC 기판에 이온 주입하고, 그 후 에피택셜층을 그 위에 성장시켜서 소자를 제작한 경우에, 상기 탄소 확산영역에 존재하는 격자간 탄소원자를 어닐링에 의해 확산시킨 탄소는, 기판과 에피택셜층의 계면으로부터 에피택셜 층의 표면을 향해서 지수함수적으로 감소되도록 하는 프로 파일을 갖고 있다.
소자 내에 있어서의 전기적으로 활성인 점결함을 제거 또는 유효한 정도까지 저감시키기 위한, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층의 형성을 위해서 적용되는 도즈량은, 당업자라면 적당히 선택할 수 있을 것이다.
즉, 본 발명의 바이폴라형 SiC 반도체 소자는, n형 또는 p형 SiC 기판과, n형 또는 p형 중 하나 이상의 SiC 에피택셜층, 또는 n형 또는 p형 중 하나 이상의 이온 주입층을 갖고,
pn 접합계면 부근 및 전도도 변조량(베이스층) 내를 제외한 SiC 기판 표면 부근, SiC 기판과 SiC 에피택셜층의 계면 부근, 및 SiC 에피택셜층의 표면 부근 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 전도도 변조층 내에 갖는다. 이와 같은 바이폴라형 SiC 반도체 소자에 있어서의 바람직한 태양으로서는, 아래의 것을 들 수 있다.
(i) 고농도 p형층, 저농도 n형 베이스층, 및 고농도 n형층을 갖는 SiC pn 다이오드로서,
pn 접합계면 부근 및 저농도 n형 베이스층 내를 제외한 고농도 p형층의 표면 부근, 및 고농도 n형층 내 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬 륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 저농도 n형 베이스층 내에 갖는 SiC pn 다이오드.
(ⅱ) 고농도 n형층, 저농도 p형 베이스층, 및 고농도 p형층을 갖는 SiC pn 다이오드로서,
pn 접합계면 부근 및 저농도 p형 베이스층 내를 제외한 고농도 n형층의 표면 부근, 및 고농도 p형층 내 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 저농도 p형 베이스층 내에 갖는 SiC pn 다이오드.
(ⅲ) n형 이미터층, p형 베이스층, 및 n형 콜렉터층을 갖는 SiC npn 트랜지스터형 소자로서,
pn 접합계면 부근 및 p형 베이스층 내를 제외한 n형 이미터층의 표면 부근, 및 n형 콜렉터층 내 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 p형 베이스층 내에 갖는 SiC npn 트랜지스터형 소자.
(ⅳ) p형 이미터층, n형 베이스층, 및 p형 콜렉터층을 갖는 SiC pnp 트랜지 스터형 소자로서,
pn 접합계면 부근 및 n형 베이스층 내를 제외한 p형 이미터층의 표면 부근, 및 p형 콜렉터층 내 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 n형 베이스층 내에 갖는 SiC pnp 트랜지스터형 소자.
(ⅴ) p형층, n형 베이스층, p형 베이스층, 및 n형층을 갖는 SiC 사이리스터형 소자(게이트 턴오프형 사이리스터 소자를 포함함)로서,
pn 접합계면 부근, 및 n형 베이스층 내, 및 p형 베이스층 내를 제외한 p형층의 표면 부근, 및 n형층 내 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 n형 베이스층 내, 및 p형 베이스층 내에 갖는 SiC 사이리스터형 소자.
(ⅵ) n형층, p형 베이스층, n형 베이스층, 및 p형층을 갖는 SiC 사이리스터형 소자(게이트 턴오프형 사이리스터 소자를 포함함)로서,
pn 접합계면 부근, 및 p형 베이스층 내, 및 n형 베이스층 내를 제외한 n형층의 표면 부근, 및 p형층 내 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수 소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 p형 베이스층 내, 및 n형 베이스층 내에 갖는 SiC 사이리스터형 소자.
(ⅶ) p형층, n형 베이스층, p형 베이스층, 및 n형 콜렉터층을 갖는 SiC IGBT형 소자로서,
p형 베이스층과 n형 콜렉터층의 계면 부근을 제외한 n형 콜렉터층 내, 및 p형 베이스층의 n형 베이스층 측의 표면 부근 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 p형 베이스층에 갖는 SiC IGBT형 소자.
(ⅷ) n형층, p형 베이스층, n형 베이스층, 및 p형 콜렉터층을 갖는 SiC IGBT형 소자로서,
n형 베이스층과 p형 콜렉터층의 계면 부근을 제외한 p형 콜렉터층 내, 및 n형 베이스층의 p형 베이스층 측의 표면 부근 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 n형 베이스층에 갖는 SiC IGBT형 소자.
또, 본 발명의 다른 태양에 있어서의 바이폴라형 SiC 반도체 소자는, n형 또는 p형 SiC 기판과, n형 또는 p형 중 하나 이상의 SiC 에피택셜층, 또는 n형 또는 p형 중 하나 이상의 이온 주입층을 갖고,
pn 접합계면 부근 및 전도도 변조층(베이스층) 내를 제외한 SiC 기판 표면 부근, SiC 기판과 SiC 에피택셜층의 계면 부근, 및 SiC 에피택셜층의 표면 부근 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고,
또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 원자 및 원자공공을 어닐링에 의해 전도도 변조층 내로 확산시킴과 동시에, 격자간 탄소원자 또는 원자공공과 점결함을 결합시키고, 또는, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 스트레스를 이용하여 전도도 변조층 내의 점결함을 어닐링에 의해 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층 측으로 이동시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 전도도 변조층 내에 갖는다.
본 발명에 있어서의 추가적인 이점 및 바람직한 특징은, 아래의 설명에 의해서 명확하게 될 것이다.
이하, 첨부도면을 참조하면서 본 발명의 바람직한 실시예에 대해서 설명한다. 도 1은, 본 발명의 바람직한 실시예에 있어서의 방법을 이용하여, 재결합 중심이 감소된 SiC 층을 제작하는 공정을 개략적으로 나타낸 도면이다.
본 실시예에 있어서의 SiC 결정층은, SiC 기판(S)의 표면으로부터 에피택셜층(E)을 성장시킨 것이다. 에피택셜층(E)의 성장에는, 공지의 방법이 적용되며, 바람직하게는 화학기상증착(CVD)이 적용된다.
이 에피택셜층(E)의 얕은 표면층(A)에, 공정(a)로서, 탄소원자(C)를 이온 주입한다. 이것에 의해, 표면층(A)에는 여분의 격자간 탄소원자가 도입된다.
다음에, 공정(b)로서, SiC 결정층을 가열함으로써, 표면층(A)에 도입된 격자간 탄소원자(C)를, 표면층(A)으로부터, 그 아래의 벌크층인 에피택셜층(E)으로 확산시킨다. 이 때, 공정(b)의 기간 중에, 격자간 탄소원자는 에피택셜층(E) 내에 있는 탄소원자공공과 함께 소멸되고, 또는, 전기적으로 활성은 아닌 다른 결함을 형성한다. 그 결과, 에피택셜층(E)에 존재하는 전기적으로 활성인 점결함은 어닐 아웃 또는 불활성화된다.
탄소원자(C)를 주입하는 공정(a)와, SiC 결정층을 어닐링하는 공정(b)는 동시에 행해도 된다.
또, 탄소원자(C)가 주입된 표면층(A)은, 에칭하거나 또는 기계적으로 제거해도 된다.
이와 같이 해서, 에피택셜층(E)의 질이 향상된다.
이하, 도 2를 참조하면서, 상기 공정을 n형 SiC 에피택셜층을 갖는 기판에 적용한 경우의 구체적인 일 예에 대해서, 공정순으로 설명한다.
(1) 처음에, 공지의 방법, 바람직하게는 CVD에 의해, SiC 결정 기판 상에 두께 50㎛의 n형 에피택셜층(E)을 성장시킨다. 이 애즈 그로운 애피택셜층(E)은, 동 일 도면에 윤곽원으로 나타낸 바와 같이, 원자공공을 포함하고 있다. 여기서, 에피택셜층의 두께는 통상, 얻고자 하는 소자의 내전압에 의해서 결정되는 것이다.
(2) 그 후, 탄소원자(C)가 이온화되고, 10keV~150keV의 가속 에너지를 이용하여, 0.25E12cm-2~1.45E12cm-2의 도즈량으로, 600℃로 가열된 에피택셜층(E)의 표면을 향해서 가속된다. 여기서, 이온 주입시에 에피택셜층을 가열함으로써, 표면층 부분에 이온 주입에 의해서 생성되는 결정결함을 저감할 수 있다.
탄소원자(C)는, 이와 같이 해서 에피택셜층(E)에 주입되어, 두께 250㎚의 격자간 탄소원자 리치(rich)층인 표면층(A)을 형성한다. 이 영역에 있어서의 주입 탄소의 농도는, 1.5E17cm-3의 부근에서 거의 일정하다.
(3) 그 후, 에피택셜층(E)은 어닐링을 위해서 1600℃에서 30분간 가열되고, 이것에 의해, 그곳에 주입된 탄소는 표면층(A) 밖으로 확산된다. 탄소원자(격자간 원자)는, 이 어닐링 기간 중에, 표면층(A)의 하방에 있는 에피택셜층(E) 내의 점결함에 부착되어 결합됨으로써, 그들을 전기적으로 불활성으로 한다. 표면층(A)에는 여분의 탄소가 주입되어 있기 때문에, 모든 결함을 불활성화할 수 있다. 이와 같이 해서, 표면층(A) 아래의 에피택셜층(E)은, 감소된 전기적으로 활성인 점결함의 농도를 갖게 된다.
(4) 탄소원자(C)를 주입한 상단의 표면층(A)은, 주입 손상에 관련된 결함을 포함하고 있다. 그러므로, 표면층(A) 아래의 에피택셜층(E)으로의 주입 탄소원자(C)의 추진 영향을 실증하기 위해서, 표면층(A)은 CH4 및 O2 가스에 의한 반응성 이온 에칭(RIE)에 의해 제거된다. RIE에 의해 제거하는 두께는 표면으로부터 400㎚의 범위이다. 그러나, 표면층(A)은 응용에 따라서, 잔존시켜 두어도 되며, 또 알려져 있는 다른 기술에 의해 제거해도 된다.
(5) 그 후, 필요에 따라서, 표면의 평활화를 도모하기 위해서, 고온 산소에 의해 에피택셜층(E)의 표면을 산화함으로써, 두께 100㎚ 정도의 SiO2 산화막을 형성하고, 다음에 이 산화막을 제거해도 된다.
(6) 이상의 공정을 거쳐서, 질이 향상된 SiC 시료가 얻어진다.
도 3은 본 발명의 다른 바람직한 실시예에 있어서의 방법을 이용하여, 재결합 중심이 감소된 SiC 층을 제작하는 공정을 개략적으로 나타낸 도면이다. 본 실시예에서는, SiC 결정으로서, SiC 벌크 결정(B)을 사용하고 있다. 이 SiC 벌크 결정(B)은, 애즈 그로운 SiC 벌크 결정을 슬라이스한 웨이퍼라도 된다.
이와 같은 SiC 벌크 결정(B)은, 승화법, HTCVD법 등에 의해 얻어진 벌크 형상의 결정이며, 이와 같은 결정을, 가령 300~400㎛ 정도의 두께로 슬라이스함으로써, SiC 웨이퍼가 얻어진다. 이들의 내부에는 결정의 성장시 등에 형성된 전기적으로 활성인 점결함이 포함되어 있다.
이 SiC 벌크 결정(B)에 있어서의 상면측의 얕은 표면층(A)에, 공정(a)로서, 탄소원자(C)를 이온 주입한다. 이것에 의해, 표면층(A)에는 여분의 격자간 탄소원자가 도입된다.
다음에, 공정(b)로서, SiC 벌크 결정(B)을 가열함으로써, 표면층(A)에 주입 된 탄소원자(C)를, 표면층(A)으로부터, 그 아래의 SiC 벌크 결정(B)으로 확산시킨다. 이 어닐링 기간 중에, 격자간 탄소원자는, SiC 벌크 결정(B) 내에 있는 탄소원자공공과 함께 소멸되고, 또는 전기적으로 활성은 아닌 다른 결함을 형성한다. 그 결과, SiC 벌크 결정(B)에 존재하는 전기적으로 활성인 점결함은 어닐 아웃 또는 불활성화된다.
탄소원자(C)를 주입하는 공정(a)와, SiC 벌크 결정(B)을 어닐링하는 공정(b)는, 동시에 행해도 된다.
또, 탄소원자(C)가 주입된 표면층(A)은, 에칭하거나 또는 기계적으로 제거해도 된다.
이와 같이 해서, SiC 벌크 결정(B)의 질이 향상된다.
도 4는 본 발명의 바람직한 실시예에 있어서의 방법을 이용하여, 재결합 중심이 감소된 SiC 층을 제작하는 공정을 개략적으로 나타낸 도면이다. 본 실시예에서는 도 3과 마찬가지로, SiC 결정으로서, SiC 벌크 결정(B)을 사용하고 있다. 단, 이 경우에는, 도 4에 있어서의 SiC 벌크 결정의 상방에, 임의의 에피택셜층이 존재할 경우를 포함하는 것으로 한다. 도 3의 실시예에서는 SiC 벌크 결정(B)의 상면측 표면층(A)에 탄소원자(C)를 이온 주입하고 어닐링에 의해 그 하방의 SiC 벌크 결정(B)으로 결자간 탄소원자를 확산시켰으나, 본 실시예에서는 SiC 벌크 결정(B)에 있어서의 하면측 얕은 표면층(A)에 여분의 격자간 탄소원자가 도입된다.
다음에, 공정(b)로서, SiC 벌크 결정(B)을 가열함으로써, 표면층(A)에 주입된 탄소원자(C)를, 표면층(A)으로부터, 그 위의 SiC 벌크 결정(B) 및 그 위의 에피 택셜층으로 확산시킨다. 이 어닐링 기간 중에, 격자간 탄소원자는 SiC 벌크 결정(B) 내에 있는 탄소원자공공과 함께 소멸되거나, 또는 전기적으로 활성은 아닌 다른 결함을 형성한다. 그 결과, SiC 벌크 결정(B) 및 에피택셜층에 존재하는 전기적으로 활성인 점결함은 어닐 아웃 또는 불활성화된다.
본 실시예에서는, SiC 벌크 결정(B)에 있어서의 하면측 표면층(A)에 탄소원자(C)를 주입하고 그 상방의 SiC 벌크 결정(B) 및 에피택셜층으로 확산시키도록 하였으므로, 특히 SiC 벌크 결정(B) 및 에피택셜층에 있어서의 하면 근방으로부터 그 내측방향에 이르는 영역의 전기적으로 활성인 점결함을 충분히 제거 또는 감소시킬 수 있다.
도 5는 본 발명의 다른 바람직한 실시예에 있어서의 방법을 이용하여, 재결합 중심이 감소된 SiC 층을 제작하는 공정을 개략적으로 나타낸 도면이다. 본 실시예에서는, 도 3 및 도 4와 마찬가지로, SiC 결정으로서 SiC 벌크 결정(B)을 사용하고 있다.
본 실시예에서는, SiC 벌크 결정(B)에 있어서의 상면측 및 하면측에 있어서의 표면이 얕은 표면층(A)에, 공정(a)로서, 탄소원자(C)를 이온 주입한다. 이것에 의해, 양 측면의 표면층(A)에는 각각, 여분의 격자간 탄소원자가 도입된다.
다음에, 공정(b)로서, SiC 벌크 결정(B)을 가열함으로써, 각각의 표면층(A)에 주입된 탄소원자(C)를, 그 안쪽의 SiC 벌크 결정(B)으로 확산시킨다. 이 어닐링 기간 중에, 격자간 탄소원자는 SiC 벌크 결정(B) 내에 있는 탄소원자공공과 함께 소멸되거나, 또는 전기적으로 활성은 아닌 다른 결함을 형성한다. 그 결과, SiC 벌 크 결정(B)에 존재하는 전기적으로 활성인 점결함은 어닐 아웃 또는 불활성화된다.
본 실시예에서는 SiC 벌크 결정(B)에 있어서의 양면 측의 표면층(A)에 탄소원자(C)를 주입하고, 그 안쪽의 SiC 벌크 결정(B)으로 확산시키도록 하였으므로, 특히, SiC 벌크 결정(B)에 있어서의 양면 근방으로부터 그 안쪽에 이르는 영역의 전기적으로 활성인 점결함을 충분히 제거 또는 감소시킬 수 있다.
도 6은 본 발명의 다른 바람직한 실시예에 있어서의 방법을 이용하여, 재결합 중심이 감소된 SiC 층을 제작하는 공정을 개략적으로 나타낸 도면이다. 본 실시예에서는, 공정(a)로서, SiC 벌크 결정(B)의 얕은 표면층(A)에 탄소원자(C)를 이온 주입한다. 이것에 의해, 표면층(A)에는 여분의 격자간 탄소원자가 도입된다.
다음에, 공정(b)로서, 탄소원자(C)가 주입된 표면층(A)의 표면으로부터 위로 SiC 층을 성장시켜, 에피택셜층(E)을 형성한다. 그리고, SiC 결정을 가열함으로써, 표면층(A)에 주입된 탄소원자(C)를 표면층(C)으로부터 에피택셜층(E)으로 확산시킨다. 이 어닐링 기간 중에, 격자간 탄소원자는 에피택셜층(E) 내에 있는 탄소원자공공과 함께 소멸되거나, 또는 전기적으로 활성은 아닌 다른 결함을 형성한다.
이와 동시에, 표면층(A)에 주입된 탄소원자(C)는, 표면층(A)으로부터 에피택셜층(E)과는 반대측의 SiC 벌크 결정(B)에도 확산된다. 그에 의해, 격자간 탄소원자는 SiC 벌크 결정(B) 내, 특히 표면층(A)의 근방 및 그 안쪽에 있는 탄소원자공공과 함께 소멸되거나, 또는 전기적으로 활성은 아닌 다른 결함을 형성한다.
이와 같이 해서, 에피택셜층(E) 및 SiC 벌크 결정(B)에 존재하는 전기적으로 활성인 점결함은 어닐 아웃 또는 불활성화된다.
상기에 있어서, 공정(b)에 있어서의 어닐링은, CVD 챔버 내에서의 가열 하에 SiC 벌크 결정(B) 상에 에피택셜층(E)을 성장시키는 공정과 동시에 행할 수 있다.
도 7은 본 발명의 바람직한 실시예에 있어서의 방법을 이용하여, 재결합 중심이 감소된 SiC 층을 제작하는 공정을 개략적으로 나타낸 도면이다. 본 실시에에서는 처음으로, 도 1과 마찬가지로, SiC 기판(S)의 표면으로부터 에피택셜층(E)을 성장시킨 웨이퍼를 준비한다.
이 에피택셜층(E)의 얕은 표면층(A)에, 공정(a)로서, 탄소원자(C)를 이온 주입한다. 그에 의해, 표면층(A)에는 여분의 격자간 탄소원자가 도입된다.
다음에, 공정(b)로서, 탄소원자(C)가 주입된 표면층(A)의 표면으로부터 위로 SiC 에피택셜층(E1)을 성장시킨다. 그리고, SiC 결정을 가열함으로써, 표면층(A)에 주입된 탄소원자(C)를, 표면층(A)으로부터 에피택셜층(E1)으로 확산시킨다. 이 어닐 기간 중에 격자간 탄소원자는, 에피택셜층(E1) 내에 있는 탄소원자공공과 함께 소멸되거나, 또는 전기적으로 활성은 아닌 다른 결함을 형성한다.
그와 동시에, 표면층(A)에 주입된 탄소원자(C)는 표면층(A)으로부터 에피택셜층(E1)과는 반대측의 에피택셜층(E)에도 확산된다. 이 어닐링 기간 중에, 격자간 탄소원자는 에피택셜층(E) 내에 있는 탄소원자공공과 함께 소멸되거나, 또는 전기적으로 활성은 아닌 다른 결함을 형성한다.
다음에, 공정(c)로서, 에피택셜층(E1)의 외측 표면에 있어서의 얕은 표면층(A)에, 탄소원자(C)를 이온 주입한다. 그에 의해, 표면층(A)에는 여분의 격자간 탄소원자가 도입된다.
다음에, 공정(d)로서, 탄소원자(C)가 주입된 표면층(A)의 표면으로부터 위로 SiC 에피택셜층(E2)를 성장시킨다. 그리고, SiC 결정을 가열함으로써, 표면층(A)에 주입된 탄소원자(C)를, 표면층(A)으로부터 에피택셜층(E2)으로 확산시킨다. 이 어닐링 기간 중에 격자간 탄소원자는, 에피택셜층(E2) 내에 있는 탄소원자공공과 함께 소멸되거나, 또는 전기적으로 활성은 아닌 다른 결함을 형성한다.
그와 동시에, 표면층(A)에 주입된 탄소원자(C)는 표면층(A)으로부터 에피택셜층(E2)과는 반대측의 에피택셜층(E1)에도 확산된다. 이 어닐링 기간 중에, 격자간 탄소원자는 에피택셜층(E1) 내에 있는 탄소원자공공과 함께 소멸되거나, 또는 전기적으로 활성은 아닌 다른 결함을 형성한다.
이와 같이 해서, 에피택셜층(E), (E1) 및 (E2)에 있는 전기적으로 활성인 점결함, 특히, 에피택셜층(E)과 에피택셜층(E1)의 경계면 부근 및 에피택셜층(E1)과 에피택셜층(E2)의 경계면 부근에 있어서의 전기적으로 활성인 점결함은 어닐 아웃 또는 불활성화된다.
상기에 있어서, 공정(b) 및 고정(d)에 있어서의 어닐링은, CVD 챔버 내에서의 가열 하에 에피택셜층(E1) 또는 에피택셜층(E2)을 성장시키는 공정과 동시에 행할 수 있다.
또, 에피택셜층(E2) 상에, 상기와 같은 조작을 반복하면서 새로운 에피택셜층을 형성해 가고, n회의 반복을 행하면, 에피택셜층(E) 상에는 n층의 에피택셜층이 추가로 형성됨으로써, 전기적으로 활성인 점결함이 적은 복층의 에피택셜층이 얻어진다.
도 16은 2개의 SiC 결정 시료의 DLTS 스펙트럼을 나타낸다. 여기서, 시료(1)은 본 발명의 바람직한 태양에 의해 제작된 것이고, 시료(2)는 공정(a)를 생략한 것 이외는 시료(1)과 도일 조건에서 제작된 것이다.
시료(1)에서는 Z1/Z2로부터의 시그널이 완전히 소멸되며, 따라서, 트랩은 전기적으로 불활성화 하였다. 도시하지는 않았으나, EH6/7로부터의 시그널도 완전히 소멸되었다.
도 17은 포토루미네선스 감쇠에 의한 소수 캐리어 라이프타임의 측정결과를 나타낸다. 여기서, 시료(1)은 본 발명의 바람직한 태양에 의해 제작된 것이고, 시료(2)는 공정(a)를 생략한 것 이외는 시료(1)과 동일 조건에서 제작된 것이다.
동일 도면에 나타낸 바와 같이, 시료(1)에서는, 소수 캐리어 라이프타임은 분명히 향상되었다.
도 18은 어닐링 온도를 변화시킨 경우에 있어서의 포토루미네선스 감쇠에 의한 소수 캐리어 라이프타임의 측정결과를 나타낸다. 여기서, 시료(1)은 본 발명의 바람직한 태양에 의해 제작된 것이고, 시료(2)는 공정(a)를 생략한 것 이외는 시료(1)과 동일 조건에서 제작된 것이다. 어닐링 시간은 각각 30분이다.
동일 도면에 나타낸 바와 같이, 어닐링 시간이 30분간인 경우에 있어서는, 1400℃ 이상의 어닐링에 의해서, 시료(1)에서는 소수 캐리어 라이프타임은 분명히 향상되었다. 어닐링 시간을 더욱 길게 함으로써, 1200℃ 정도까지는 어닐링 온도를 저감시킬 수 있는 것이라고 생각된다. 어닐링 온도의 상한은, SiC의 승화온도에 상당하는 2200℃ 정도가 된다.
이상의 각 실시예에서 도시한 SiC 결정의 질의 향상방법은, 각종 SiC 반도체 소자의 제조에 적용된다. 특히, 전기적으로 활성인 점결함의 저감이 특히 유효한 바이폴라형 SiC 반도체 소자의 제조에 바람직하게 적용된다. 이와 같은 바이폴라형 SiC 반도체 소자에 있어서의 바람직한 실시예를 아래에 나타낸다.
도 8은 본 발명의 바람직한 실시예에 있어서의 SiC pn 다이오드 소자구조의 단면을 개략적으로 나타낸 도면이다. 이 SiC pn 다이오드(10)는 고농도 p형층, 저농도 n형 베이스층, 및 고농도 n형층을 갖는 것으로, 그 소자구조에 있어서의 SiC 결정형과, 각 층의 구체적인 두께 및 불순물 농도 등의 적절한 수치범위 및 그 조합은, 당업자에게 잘 알려져 있는 것이다.
동일 도면에 도시된 바와 같이, SiC pn 다이오드(10)는 고농도 n형 SiC 층(11) 상에, 에피택셜 성장법에 의해 저농도 n형 SiC 베이스층(12)이 형성되고, 그 위에, 에피택셜 성장법에 의해 고농도 p형 SiC 층(13)이 형성되어 있다.
고농도 p형 SiC 층(13)의 표면에는 애노드 전극(15)이 형성된다. 고순도 n형 SiC 층(11)의 표면에는 캐소드 전극(16)이 형성되어 있다. 14는, 전계 집중을 완화하여 내전압성을 향상시키기 위한 전계완화 p형 이온 주입층이다.
저농도 n형 SiC 베이스층(12)내에는, 도 1~도 7에 나타낸 어느 하나의 방법을 적용함으로써, 고농도 p형 SiC 층(13)의 표면 부근, 혹은 고순도 n형 SiC 층(11) 내에 탄소원자(C)를 이온 주입하여 형성된 탄소 주입층(100)내의 격자간 탄소를 어닐링에 의해 저농도 n형 SiC 베이스층(12)내로 확산시킴으로써, 탄소 확산영역(200)이 형성되어 있다.
이와 같은 SiC pn 다이오드(10)에 의하면, 전기적으로 활성인 결함이 소자특성에 영향을 주는 전도도 변조층 내에, 탄소 확산영역(200)을 형성하고, 격자간 탄소와 점결함을 결합시킴으로써 전기적으로 활성인 점결함을 저감시켰으므로, 소자특성이 양호하다.
도 9는 본 발명의 바람직한 다른 실시예에 있어서의 SiC pn 다이오드 소자구조의 단면을 개략적으로 나타낸 도면이다. 이 SiC pn 다이오드(20)는, 고농도 p형 SiC 층(21) 상에 에피택셜 성장법에 의해 저농도 p형 SiC 베이스층(22)이 형성되고, 그 위에, 에피택셜 성정법에 의해 고농도 n형 SiC 층(23)이 형성되어 있다.
고농도 n형 SiC 층(23)의 표면에는 캐소드 전극(25)이 형성되고, 고농도 p형 SiC 층(21)의 표면에는 애노드 전극(26)이 형성되어 있다. 24는, 전계 집중을 완화하여 내압성을 향상시키기 위한 전계완화 n형 이온 주입층이다.
저농도 p형 SiC 베이스층(22) 내에는, 도 1~도 7에 나타낸 어느 하나의 방법을 적용함으로써, 고농도 n형 SiC 층(23)의 표면 부근, 혹은 고순도 p형 SiC 층(21) 내에 탄소원자(C)를 이온 주입하여 형성된 탄소 주입층(100)내의 격자간 탄소를 어닐링에 의해 저농도 p형 SiC 베이스층(22)내로 확산시킴으로써, 탄소 확산영역(200)이 형성되어 있다.
이와 같은 SiC pn 다이오드(20)에 의하면, 전기적으로 활성인 결함이 소자특성에 영향을 주는 전도도 변조층 내에, 탄소 확산영역(200)을 형성하고, 격자간 탄소와 점결함을 결합시킴으로써 전기적으로 활성인 점결함을 저감시켰으므로, 소자특성이 양호하다.
도 10은 본 발명의 바람직한 다른 실시예에 있어서의 SiC npn 트랜지스터 소자구조의 단면을 개략적으로 나타낸 도면이다. 이 SiC npn 트랜지스터(30)는, 고농도 n형 이미터 층 p형 베이스층, 및 n형 콜렉터층을 갖는 것으로, 그 소자구조에 있어서의 SiC 결정형과, 각 층의 구체적인 두께 및 불순물 농도 등의 적절한 수치범위 및 그 조합은, 당업자에게 잘 알려져 있는 것이다.
동일 도면에 도시된 바와 같이, SiC npn 트랜지스터(30)는 n형 SiC 콜렉터층(32) 상에, 에피택셜 성장법에 의해 p형 SiC 베이스층(31)이 형성되고, 그 위에, 에피택셜 성장법에 의해 n형 SiC 이미터층(33)이 형성되어 있다.
p형 SiC 베이스층(31)의 표면에 있어서의 n형 SiC 이미터층(33)의 주위 표면 부근에는, 고농도 p형 이온 주입층(34)이 형성되고, 그 위에 게이트 전극(35)이 형성되어 있다.
n형 SiC 이미터층(33)의 표면에는 이미터 전극(36)이 형성되고, n형 SiC 콜렉터층(32)의 표면에는 콜렉터 전극(37)이 형성되어 있다.
p형 SiC 베이스층(31) 내에는, 도 1~도 7에 나타낸 어느 하나의 방법을 적용함으로써, n형 SiC 이미터층(33)의 표면 부근, 혹은 n형 SiC 콜렉터층(32) 내에 탄소원자(C)를 이온 주입하여 형성된 탄소 주입층(100) 내의 격자간 탄소를 어닐링에 의해 p형 SiC 베이스층(31) 내로 확산시킴으로써 탄소 확산영역(200)이 형성되어 있다.
이와 같은 SiC npn 트랜지스터(30)에 의하면, 전기적으로 활성인 결함이 소자특성에 영향을 주는 전도도 변조층 내에 탄소 확산영역(200)을 형성하고, 격자간 탄소와 점결함을 결합시킴으로써 전기적으로 활성인 점결함을 저감시켰으므로, 소자특성이 양호하다.
도 11은 본 발명의 바람직한 다른 실시예에 있어서의 SiC pnp 트랜지스터 소자구조의 단면을 개략적으로 나타낸 도면이다. 이 SiC pnp 트랜지스터(40)는, p형 SiC 콜렉터층(42) 상에, 에피택셜 성장법에 의해 n형 SiC 베이스층(41)이 형성되고, 그 위에, 에피택셜 성장법에 의해 p형 SiC 이미터층(43)이 형성되어 있다.
n형 SiC 베이스층(41)의 표면에 있어서의 p형 SiC 이미터층(43)의 주위 표면 부근에는, 고농도 n형 이온 주입층(44)이 형성되고, 그 위에 게이트 전극(45)이 형성되어 있다.
p형 SiC 이미터층(43)의 표면에는 이미터 전극(46)이 형성되고, p형 SiC 콜렉터층(42)의 표면에는 콜렉터 전극(47)이 형성되어 있다.
n형 SiC 베이스층(41) 내에는, 도 1~도 7에 나타낸 어느 하나의 방법을 적용함으로써, p형 SiC 이미터층(43)의 표면 부근, 혹은 p형 SiC 콜렉터층(42) 내에 탄소원자(C)를 이온 주입하여 형성된 탄소 주입층(100) 내의 격자간 탄소를 어닐링에 의해 n형 SiC 베이스층(41) 내로 확산시킴으로써 탄소 확산영역(200)이 형성되어 있다.
이와 같은 SiC pnp 트랜지스터(40)에 의하면, 전기적으로 활성인 결함이 소자특성에 영향을 주는 전도도 변조층 내에 탄소 확산영역(200)을 형성하고, 격자간 탄소와 점결함을 결합시킴으로써 전기적으로 활성인 점결함을 저감시켰으므로, 소자특성이 양호하다.
도 12는 본 발명의 바람직한 다른 실시예에 있어서의 SiC 사이리스터 소자구조의 단면을 개략적으로 나타낸 도면이다. 이 SiC 사이리스터(50)는, p형층, n형 베이스층, p형 베이스층, 및 n형층을 갖는 SiC 게이트 턴오프형 사이리스터로서, 그 소자구조에 있어서의 SiC 결정형과, 각 층의 구체적인 두께 및 불순물 농도 등의 적절한 수치범위 및 그 조합은, 당업자에게 잘 알려져 있는 것이다.
동일 도면에 도시된 바와 같이, SiC 사이리스터(50)는 n형 SiC 층(51) 상에, 에피택셜 성장법에 의해 p형 SiC 베이스층(52)이 형성되고, 그 위에, 에피택셜 성장법에 의해 n형 SiC 베이스층(53)이 형성되고, 그 위에, 에피택셜 성장법에 의해 p형 SiC 층(54)이 형성되어 있다.
n형 SiC 베이스층(53)에 있어서의 p형 SiC 층(54)의 주위 표면 부근에는, 고농도 n형 이온 주입층(55)이 형성되고, 그 위에 게이트 전극(56)이 형성되어 있다.
p형 SiC 층(54)의 표면에는 애노드 전극(57)이 형성되고, n형 SiC 층(51)의 표면에는 캐소드 전극(58)이 형성되어 있다.
p형 SiC 베이스층(52) 내, 및 n형 SiC 베이스층(53) 내에는, 도 1~도 7에 나타낸 어느 하나의 방법을 적용함으로써, p형 SiC 층(54)의 표면 부근, 혹은 n형 SiC 층(51) 내에 탄소원자(C)를 이온 주입하여 형성된 탄소 주입층(100) 내의 격자간 탄소를 어닐링에 의해 p형 SiC 베이스층(52) 내, 및 n형 SiC 베이스층(53) 내로 확산시킴으로써 탄소 확산영역(200)이 형성되어 있다.
이와 같은 SiC 사이리스터(50)에 의하면, 전기적으로 활성인 결함이 소자특성에 영향을 주는 전도도 변조층 내에 탄소 확산영역(200)을 형성하고, 격자간 탄 소와 점결함을 결합시킴으로써 전기적으로 활성인 점결함을 저감시켰으므로, 소자특성이 양호하다.
도 13은 본 발명의 바람직한 다른 실시예에 있어서의 SiC 사이리스터 소자구조의 단면을 개략적으로 나타낸 도면이다. 이 SiC 사이리스터(60)는, p형 SiC 층(61) 상에, 에피택셜 성장법에 의해 n형 SiC 베이스층(62)이 형성되고, 그 위에, 에피택셜 성장법에 의해 p형 SiC 베이스층(63)이 형성되고, 그 위에, 에피택셜 성장법에 의해 n형 SiC 층(64)이 형성되어 있다.
p형 SiC 베이스층(63)에 있어서의 n형 SiC 층(64)의 주위 표면 부근에는, 고농도 p형 이온 주입층(65)이 형성되고, 그 위에 게이트 전극(66)이 형성되어 있다.
n형 SiC 층(64)의 표면에는 캐소드 전극(67)이 형성되고, p형 SiC 층(61)의 표면에는 애노드 전극(68)이 형성되어 있다.
n형 SiC 베이스층(62) 내, 및 p형 SiC 베이스층(63) 내에는, 도 1~도 7에 나타낸 어느 하나의 방법을 적용함으로써, n형 SiC 층(64)의 표면 부근, 혹은 p형 SiC 층(61) 내에 탄소원자(C)를 이온 주입하여 형성된 탄소 주입층(100) 내의 격자간 탄소를 어닐링에 의해 n형 SiC 베이스층(62) 내, 및 p형 SiC 베이스층(63) 내로 확산시킴으로써 탄소 확산영역(200)이 형성되어 있다.
이와 같은 SiC 사이리스터(60)에 의하면, 전기적으로 활성인 결함이 소자특성에 영향을 주는 전도도 변조층 내에 탄소 확산영역(200)을 형성하고, 격자간 탄소와 점결함을 결합시킴으로써 전기적으로 활성인 점결함을 저감시켰으므로, 소자특성이 양호하다.
도 14는 본 발명의 바람직한 다른 실시예에 있어서의 SiC IGBT 소자구조의 단면을 개략적으로 나타낸 도면이다. 이 SiC IGBT(70)는, p형층, n형 베이스층, p형 베이스층, 및 n형 콜렉터층을 갖는 것으로, 그 소자구조에 있어서의 SiC 결정형과, 각 층의 구체적인 두께 및 불순물 농도 등의 적절한 수치범위 및 그 조합은, 당업자에게 잘 알려져 있는 것이다.
동일 도면에 도시된 바와 같이, SiC IGBT(70)는 n형 SiC 콜렉터층(72) 상에, 에피택셜 성장법에 의해 p형 SiC 베이스층(71)이 형성되어 있다.
p형 SiC 베이스층(71) 상에는, 게이트 절연막으로서의 산화막(78)을 개재하여 게이트 전극(75)이 형성되어 있다. 한편, p형 SiC 베이스층(71) 상부에는 n형 베이스층(74)이 형성되고, 그 위에 이미터층(76)이 형성되어 있다. n형 베이스층(74)은 게이트 전극(75) 아래의 산화막(78)으로부터 이미터 전극(76)까지의 범위에 형성되어 있고, 추가로 n형 베이스층(74) 내측에 있어서의 산화막(78)으로부터 이미터 전극(76)까지의 범위에는 p형층(73)이 형성되어 있다.
또, n형 SiC 콜렉터층(72)의 표면에는, 콜렉터 전극(77)이 형성되어 있다.
p형 SiC 베이스층(71) 내에는, 도 1~도 7에 나타낸 어느 하나의 방법을 적용함으로써, p형 SiC 베이스층(71)의 n형 베이스층(74) 측의 표면 부근, 혹은 n형 SiC 콜렉터층(72) 내에 탄소원자(C)를 이온 주입하여 형성된 탄소 주입층(100) 내의 격자간 탄소를 어닐링에 의해 p형 SiC 베이스층(71) 내로 확산시킴으로써 탄소 확산영역(200)이 형성되어 있다.
이와 같은 SiC IGBT(70)에 의하면, 전기적으로 활성인 결함이 소자특성에 영 향을 주는 전도도 변조층 내에 탄소 확산영역(200)을 형성하고, 격자간 탄소와 점결함을 결합시킴으로써 전기적으로 활성인 점결함을 저감시켰으므로, 소자특성이 양호하다.
도 15는 본 발명의 바람직한 다른 실시예에 있어서의 SiC IGBT 소자구조의 단면을 개략적으로 나타낸 도면이다. 이 SiC IGBT(80)는, p형 SiC 콜렉터층(82) 상에, 에피택셜 성장법에 의해 n형 SiC 베이스층(81)이 형성되어 있다.
n형 SiC 베이스층(81) 상에는, 게이트 절연막으로서의 산화막(88)을 개재하여 게이트 전극(85)이 형성되어 있다. 한편, n형 SiC 베이스층(81) 상부에는 p형 베이스층(84)이 형성되고, 그 위에 이미터층(86)이 형성되어 있다. p형 베이스층(84)은 게이트 전극(85) 아래의 산화막(88)으로부터 이미터 전극(86)까지의 범위에 형성되어 있고, 추가로, p형 베이스층(84) 내측에 있어서의 산화막(88)으로부터 이미터 전극(86)까지의 범위에는 n형층(83)이 형성되어 있다.
또, p형 SiC 콜렉터층(82)의 표면에는, 콜렉터 전극(87)이 형성되어 있다.
n형 SiC 베이스층(81) 내에는, 도 1~도 7에 나타낸 어느 하나의 방법을 적용함으로써, n형 SiC 베이스층(81)의 p형 베이스층(84) 측의 표면 부근, 혹은 p형 SiC 콜렉터층(82) 내에 탄소원자(C)를 이온 주입하여 형성된 탄소 주입층(100) 내의 격자간 탄소를 어닐링에 의해 n형 SiC 베이스층(81) 내로 확산시킴으로써 탄소 확산영역(200)이 형성되어 있다.
이와 같은 SiC IGBT(80)에 의하면, 전기적으로 활성인 결함이 소자특성에 영향을 주는 전도도 변조층 내에 탄소 확산영역(200)을 형성하고, 격자간 탄소와 점 결함을 결합시킴으로써 전기적으로 활성인 점결함을 저감시켰으므로, 소자특성이 양호하다.
이상으로 본 발명의 바람직한 실시예에 관해서 설명하였으나, 본 발명은 결코 이들로 한정되는 것은 아니며, 많은 가능한 수정, 변경이 당업자에게 명백할 것이다.
본 발명에 있어서는, SiC 층 전체의 질을 향상시키는 것도, 또는 그 일부만의 질을 향상시키는 것도 가능하다.
본 명세서에 있어서의 "층"이란 정의는 넓게 해석되며, 모든 종류의 체적 연장 및 형상을 포함한다.
본 명세서에 있어서의 "결정"이란 용어는 큰 영역에 이르는 3차원에 있어서의 양호한 격자의 주기성을 의미한다. 즉, 전형적인 다결정 구조는 제외된다.
본 발명의 방법에 의하면, 고온 어닐링에 의해 캐리어 포획 중심이 효과적으로 감소 또는 제거된다.
또, 본 발명의 SiC 반도체 소자는, 격자간 탄소원자의 도입영역 및 확산영역에 있어서 캐리어 포획 중심의 농도가 제거 또는 감소되어 있으므로, 양호한 소자 특성을 갖고 있다.

Claims (48)

  1. 결정성장 종료상태(애즈 그로운, as-grown)인 SiC 결정층에 있어서의 캐리어 포획 중심을 제거 또는 감소시킴으로써, SiC 결정의 질을 향상시키는 방법으로서,
    (a) SiC 결정층에 있어서의 얕은 표면층에 이온 주입을 행하고, 표면층에 격자간 탄소원자를 도입하는 공정과,
    (b) SiC 결정을 가열함으로써, 표면층에 도입된 격자간 탄소원자를 상기 표면층으로부터 벌크층으로 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 벌크층에 있어서 전기적으로 활성인 점결함을 불활성화하는 공정을 포함하는 SiC 결정의 질을 향상시키는 방법.
  2. 제 1항에 있어서, (c) 원자가 주입된 표면층을 에칭하거나 또는 기계적으로 제거하는 공정을 더 포함하는 방법.
  3. 제 1항에 있어서, 공정(a)에 있어서, 이온 주입하는 원자가 SiC 결정에 대해서 중성적으로 작용하는 탄소원자, 규소원자, 수소원자, 또는 헬륨원자인 방법.
  4. 제 1항에 있어서, 공정(a)와 공정(b)를 동시에 행하는 것을 특징으로 하는 방법.
  5. 제 1항에 있어서, 공정(a)에 있어서, 90keV 이상의 에너지를 갖는 전자선을 조사함으로써, 표면층에 격자간 탄소원자를 도입하는 방법.
  6. 제 1항에 있어서, 공정(a)에 있어서, 800℃ 이상의 산소 분위기 중에서, 표면층을 산화함으로써, 표면층에 격자간 탄소원자를 도입하는 방법.
  7. 제 1항에 있어서, 공정(a)는 추가로, 생성된 격자간 탄소원자의 농도가 벌크층에 있어서 전기적으로 활성인 점결함의 농도를 넘도록 주입 원자의 도즈(dose)량을 선택하는 것을 포함하는 방법.
  8. 제 1항에 있어서, 공정(a)에 있어서, 원자의 이온 주입 에너지는 10keV~10MeV의 범위 내에 있는 것을 특징으로 하는 방법.
  9. 제 1항에 있어서, 공정(a)에 있어서, 이온 주입시에 있어서의 SiC 결정의 온도는 10~1700℃의 범위 내에 있는 것을 특징으로 하는 방법.
  10. 제 1항에 있어서, 공정(b)에 있어서, 어닐링 온도는 1200~2200℃의 범위 내에 있는 것을 특징으로 하는 방법.
  11. 제 1항에 있어서, 공정(a) 및 공정(b)에 있어서, 에피택셜층을 갖는 SiC 웨 이퍼를 사용하는 것을 특징으로 하는 방법.
  12. 제 1항에 있어서, 공정(a) 및 공정(b)에 있어서, SiC 벌크 결정을 사용하는 것을 특징으로 하는 방법.
  13. 제 1항에 있어서, 공정(a) 및 공정(b)에 있어서, SiC 벌크 결정을 슬라이스한 웨이퍼를 사용하는 것을 특징으로 하는 방법.
  14. 제 1항에 있어서, 공정(a) 및 공정(b)에 있어서, SiC 벌크 결정을 슬라이스한 웨이퍼를 기판으로 하여 SiC 에피택셜층을 얻은 후에, 기판 부분을 제거하여, 에피택셜층 단체(單體)로 한 SiC 단결정 웨이퍼를 사용하는 것을 특징으로 하는 방법.
  15. 제 1항에 있어서, 공정(a) 및 공정(b)에 있어서, n형 및 p형 에피택셜층의 임의의 조합을 갖는 SiC 웨이퍼를 사용하는 것을 특징으로 하는 방법.
  16. 결정성장 종료상태(애즈 그로운)인 SiC 결정층에 있어서의 캐리어 포획 중심을 제거 또는 감소시킴으로써, SiC 결정의 질을 향상시키는 방법으로서,
    (a) SiC 결정층에 있어서의 얕은 표면층에, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써, 상기 표면층에 격자간 탄소원자를 도입하는 공정과,
    (b) 격자간 탄소원자가 도입된 표면층의 단면으로부터 위로 SiC 층을 성장시키고, 표면층에 도입된 격자간 탄소원자를 상기 표면층으로부터 이 성장층으로 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 상기 성장층에 있어서의 전기적으로 활성인 점결함을 불활성화하는 공정을 포함하는, SiC 결정의 질을 향상시키는 방법.
  17. 제 16항에 있어서, 공정(a)는 추가로, 도입된 격자간 탄소원자의 농도가 성장층에 있어서의 전기적으로 활성인 점결함의 농도를 넘도록 주입 원자의 도즈량을 선택하는 것을 포함하는 방법.
  18. 제 16항에 있어서, 공정(a)에 있어서, 원자의 이온 주입 에너지는 10keV~10MeV의 범위 내에 있는 것을 특징으로 하는 방법.
  19. 제 16항에 있어서, 공정(a)에 있어서, 이온 주입시에 있어서의 SiC 결정의 온도는 10~1700℃의 범위 내에 있는 것을 특징으로 하는 방법.
  20. 제 16항에 있어서, 공정(a) 및 공정(b)에 있어서, 에피택셜층을 갖는 SiC 웨이퍼를 사용하는 것을 특징으로 하는 방법.
  21. 제 16항에 있어서, 공정(a) 및 공정(b)에 있어서, SiC 벌크 결정을 사용하는 것을 특징으로 하는 방법.
  22. 제 16항에 있어서, 공정(a) 및 공정(b)에 있어서, SiC 벌크 결정을 슬라이스한 웨이퍼를 사용하는 것을 특징으로 하는 방법.
  23. 제 16항에 있어서, 공정(a) 및 공정(b)에 있어서, SiC 벌크 결정을 슬라이스한 웨이퍼를 기판으로 하여 SiC 에피택셜층을 얻은 후에, 기판 부분을 제거하여, 에피택셜층 단체로 한 SiC 단결정 웨이퍼를 사용하는 것을 특징으로 하는 방법.
  24. 제 16항에 있어서, 공정(a) 및 공정(b)에 있어서, n형 및 p형 에피택셜층의 임의의 조합을 갖는 SiC 웨이퍼를 사용하는 것을 특징으로 하는 방법.
  25. 결정성장 종료상태(애즈 그로운)인 SiC 결정층에 있어서의 캐리어 포획 중심을 제거 또는 감소시킴으로써, SiC 결정의 질을 향상시키는 방법으로서,
    (a) SiC 결정층에 있어서의 얕은 표면층에 이온 주입을 행하고, 표면층에 격자간 원자 및 원자공공, 또는 스트레스를 도입하는 공정과,
    (b) SiC 결정을 가열함으로써, 표면층에 도입된 격자간 원자 또는 원자공공을 상기 표면층으로부터 벌크층으로 확산시킴과 동시에, 격자간 원자 또는 원자공공과 점결함을 결합시키고, 혹은 표면층에 도입된 스트레스를 이용해서 벌크층 중 의 점결함을 표면층 측으로 이동시킴으로써, 벌크층에 있어서 전기적으로 활성인 점결함을 불활성화 또는 소멸시키는 공정을 포함하는 SiC 결정의 질을 향상시키는 방법.
  26. 제 25항에 있어서, (c) 원자가 주입된 표면층을 에칭하거나 또는 기계적으로 제거하는 공정을 더 포함하는 방법.
  27. 제 25항에 있어서, 공정(a)에 있어서, 이온 주입하는 원자가 SiC 결정에 대해서 중성적으로 작용하는 탄소원자, 규소원자, 수소원자, 또는 헬륨원자인 방법.
  28. 제 25항에 있어서, 공정(a)와 공정(b)를 동시에 행하는 것을 특징으로 하는 방법.
  29. 제 25항에 있어서, 공정(b)에 있어서, 어닐링 온도는 1200~2200℃의 범위 내에 있는 것을 특징으로 하는 방법.
  30. 결정성장 종료상태(애즈 그로운)인 SiC 결정층에 있어서의 캐리어 포획 중심을 제거 또는 감소시킴으로써, SiC 결정의 질을 향상시키는 방법으로서,
    (a) SiC 결정층에 있어서의 얕은 표면층에, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써, 상기 표면층에 격자간 원자 및 원자공공, 또 는 스트레스를 도입하는 공정과,
    (b) 격자간 원자 및 원자공공, 또는 스트레스가 도입된 표면층의 단면으로부터 위로 SiC 층을 성장시키고, 표면층에 도입된 격자간 원자 또는 원자공공을 상기 표면층으로부터 이 성장층으로 확산시킴과 동시에, 격자간 원자 또는 원자공공과 점결함을 결합시키고, 또는 표면층에 도입된 스트레스를 이용하여 상기 성장층 중의 점결함을 표면층 측으로 이동시킴으로써, 상기 성장층에 있어서의 전기적으로 활성인 점결함을 불활성화 또는 소멸시키는 공정을 포함하는 SiC 결정의 질을 향상시키는 방법.
  31. 제 25항 또는 제 30항에 있어서, 공정(a)에 있어서, 원자의 이온 주입 에너지는 10keV~10MeV의 범위 내에 있는 것을 특징으로 하는 방법.
  32. 제 25항 또는 제 30항에 있어서, 공정(a)에 있어서, 이온 주입시에 있어서의 SiC 결정의 온도는 10~1700℃의 범위 내에 있는 것을 특징으로 하는 방법.
  33. 제 25항 또는 제 30항에 있어서, 공정(a) 및 공정(b)에 있어서, 에피택셜층을 갖는 SiC 웨이퍼를 사용하는 것을 특징으로 하는 방법.
  34. 제 25항 또는 제 30항에 있어서, 공정(a) 및 공정(b)에 있어서, SiC 벌크 결정을 사용하는 것을 특징으로 하는 방법.
  35. 제 25항 또는 제 30항에 있어서, 공정(a) 및 공정(b)에 있어서, SiC 벌크 결정을 슬라이스한 웨이퍼를 사용하는 것을 특징으로 하는 방법.
  36. 제 25항 또는 제 30항에 있어서, 공정(a) 및 공정(b)에 있어서, SiC 벌크 결정을 슬라이스한 웨이퍼를 기판으로 하여 SiC 에피택셜층을 얻은 후에, 기판 부분을 제거하여, 에피택셜층 단체로 한 SiC 단결정 웨이퍼를 사용하는 것을 특징으로 하는 방법.
  37. 제 25항 또는 제 30항에 있어서, 공정(a) 및 공정(b)에 있어서, n형 및 p형 에피택셜층의 임의의 조합을 갖는 SiC 웨이퍼를 사용하는 것을 특징으로 하는 방법.
  38. 제 1항, 제 16항, 제 25항, 또는 제 30항 중 어느 한 항에 의한 방법을 사용하여 제조된, 다이오드, 트랜지스터, IGBT, MOSFET, 사이리스터 등을 포함하는 모든 형태의 반도체 소자.
  39. n형 또는 p형 SiC 기판과, n형 또는 p형 중 하나 이상의 SiC 에피택셜층, 또는 n형 또는 p형 중 하나 이상의 이온 주입층을 갖고,
    pn 접합계면 부근 및 전도도 변조층(베이스층) 내를 제외한 SiC 기판 표면 부근, SiC 기판과 SiC 에피택셜층의 계면 부근, 및 SiC 에피택셜층의 표면 부근 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 전도도변조층 내로 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 전도도 변조층 내에 갖는 SiC 바이폴라형 반도체 소자.
  40. 제 39항에 있어서, 상기 SiC 바이폴라형 반도체 소자는, 고농도 p형층, 저농도 n형 베이스층, 및 고농도 n형층을 갖는 SiC pn 다이오드이고,
    pn 접합계면 부근 및 저농도 n형 베이스층 내를 제외한 고농도 p형층의 표면 부근, 및 고농도 n형층 내 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 저농도 n형 베이스 층내로 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 저농도 n형 베이스층 내에 갖는 SiC 바이폴라형 반도체 소자.
  41. 제 39항에 있어서, 상기 SiC 바이폴라형 반도체 소자는, 고농도 n형층, 저농도 p형 베이스층, 및 고농도 p형층을 갖는 SiC pn 다이오드이고,
    pn 접합계면 부근 및 저농도 p형 베이스층 내를 제외한 고농도 n형층의 표면 부근, 및 고농도 p형층 내 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 저농도 p형 베이스층 내로 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 저농도 p형 베이스층 내에 갖는 SiC 바이폴라형 반도체 소자.
  42. 제 39항에 있어서, 상기 SiC 바이폴라형 반도체 소자는, n형 이미터층, p형 베이스층, 및 n형 콜렉터층을 갖는 SiC npn 트랜지스터형 소자이고,
    pn 접합계면 부근 및 p형 베이스층 내를 제외한 n형 이미터층의 표면 부근, 및 n형 콜렉터층 내 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 p형 베이스층 내로 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 p형 베이스층 내에 갖는 SiC 바이폴라형 반도체 소자.
  43. 제 39항에 있어서, 상기 SiC 바이폴라형 반도체 소자는, p형 이미터층, n형 베이스층, 및 p형 콜렉터층을 갖는 SiC pnp 트랜지스터형 소자이고,
    pn 접합계면 부근 및 n형 베이스층 내를 제외한 p형 이미터층의 표면 부근, 및 p형 콜렉터층 내 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입 층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 n형 베이스층 내로 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 n형 베이스층 내에 갖는 SiC 바이폴라형 반도체 소자.
  44. 제 39항에 있어서, 상기 SiC 바이폴라형 반도체 소자는, p형층, n형 베이스층, p형 베이스층, 및 n형층을 갖는 SiC 사이리스터형 소자(게이트 턴오프형 사이리스터 소자를 포함함)이고,
    pn 접합계면 부근, n형 베이스층 내, 및 p형 베이스층 내를 제외한 p형층의 표면 부근, 및 n형층 내 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 n형 베이스층 내, 및 p형 베이스층 내로 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 n형 베이스층 내, 및 p형 베이스층에 갖는 SiC 바이폴라형 반도체 소자.
  45. 제 39항에 있어서, 상기 SiC 바이폴라형 반도체 소자는, n형층, p형 베이스층, n형 베이스층, 및 p형층을 갖는 SiC 사이리스터형 소자(게이트 턴오프형 사이리스터 소자를 포함함)이고,
    pn 접합계면 부근, p형 베이스층 내, 및 n형 베이스층 내를 제외한 n형층의 표면 부근, 및 p형층 내 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 p형 베이스층 내, 및 n형 베이스층 내로 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 p형 베이스층 내, 및 n형 베이스층 내에 갖는 SiC 바이폴라형 반도체 소자.
  46. 제 39항에 있어서, 상기 SiC 바이폴라형 반도체 소자는, p형층, n형 베이스층, p형 베이스층, 및 n형 콜렉터층을 갖는 SiC IGBT형 소자이고,
    p형 베이스층과 n형 콜렉터층의 계면 부근을 제외한 n형 콜렉터층 내, 및 p형 베이스층의 n형 베이스층 측의 표면 부근 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 p형 베이스층내로 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 p형 베이스층 내에 갖는 SiC 바이폴라형 반도체 소자.
  47. 제 39항에 있어서, 상기 SiC 바이폴라형 반도체 소자는, n형층, p형 베이스층, n형 베이스층, 및 p형 콜렉터층을 갖는 SiC IGBT형 소자이고,
    n형 베이스층과 p형 콜렉터층의 계면 부근을 제외한 p형 콜렉터층 내, 및 n 형 베이스층의 p형 베이스층 측의 표면 부근 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고, 또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 탄소원자를 어닐링에 의해 n형 베이스층내로 확산시킴과 동시에, 격자간 탄소원자와 점결함을 결합시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 n형 베이스층에 갖는 SiC 바이폴라형 반도체 소자.
  48. n형 또는 p형 SiC 기판과, n형 또는 p형 중 하나 이상의 SiC 에피택셜층, 또는 n형 또는 p형 중 하나 이상의 이온 주입층을 갖고,
    pn 접합계면 부근 및 전도도 변조층(베이스층) 내를 제외한 SiC 기판 표면 부근, SiC 기판과 SiC 에피택셜층의 계면 부근, 및 SiC 에피택셜층의 표면 부근 중 하나 이상의 영역에, 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층을 갖고,
    또, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 격자간 원자 및 원자공공을 어닐링에 의해 전도도 변조층 내로 확산시킴과 동시에, 격자간 원자 또는 원자공공과 점결함을 결합시키고, 또는, 탄소원자, 규소원자, 수소원자, 또는 헬륨원자를 이온 주입함으로써 도입된 스트레스를 이용하여 전도도 변조층 내의 점결함을 어닐링에 의해 탄소 주입층, 규소 주입층, 수소 주입층, 또는 헬륨 주입층 측으로 이동시킴으로써, 전기적으로 활성인 점결함이 저감된 영역을 전도도 변조층 내에 갖는 SiC 바이폴라형 반도체 소자.
KR1020060113058A 2006-07-28 2006-11-15 ＳｉＣ 결정의 질을 향상시키는 방법 및 ＳｉＣ 반도체소자 KR101287017B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00206953 2006-07-28
JP2006206953 2006-07-28
JP2006237996A JP5155536B2 (ja) 2006-07-28 2006-09-01 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
JPJP-P-2006-00237996 2006-09-01

Publications (2)

Publication Number Publication Date
KR20080011021A true KR20080011021A (ko) 2008-01-31
KR101287017B1 KR101287017B1 (ko) 2013-07-17

Family

ID=38596418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060113058A KR101287017B1 (ko) 2006-07-28 2006-11-15 ＳｉＣ 결정의 질을 향상시키는 방법 및 ＳｉＣ 반도체소자

Country Status (6)

Country Link
US (4) US7737011B2 (ko)
EP (1) EP1883102B1 (ko)
JP (1) JP5155536B2 (ko)
KR (1) KR101287017B1 (ko)
CN (1) CN101114593B (ko)
TW (1) TWI384555B (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7895548B2 (en) * 2007-10-26 2011-02-22 Synopsys, Inc. Filler cells for design optimization in a place-and-route system
US20090108408A1 (en) * 2007-10-29 2009-04-30 Synopsys, Inc. Method for Trapping Implant Damage in a Semiconductor Substrate
US9472423B2 (en) * 2007-10-30 2016-10-18 Synopsys, Inc. Method for suppressing lattice defects in a semiconductor substrate
CN101939843B (zh) * 2008-02-06 2012-09-26 罗姆股份有限公司 半导体装置
JP2012012227A (ja) * 2010-06-29 2012-01-19 New Japan Radio Co Ltd 結晶欠陥の除去方法
JP5870478B2 (ja) * 2010-09-30 2016-03-01 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5568054B2 (ja) * 2011-05-16 2014-08-06 トヨタ自動車株式会社 半導体素子の製造方法
JP6042658B2 (ja) * 2011-09-07 2016-12-14 トヨタ自動車株式会社 ＳｉＣ半導体素子の製造方法
JP5802492B2 (ja) 2011-09-09 2015-10-28 株式会社東芝 半導体素子及びその製造方法
JP5759393B2 (ja) 2012-01-12 2015-08-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5615303B2 (ja) * 2012-01-24 2014-10-29 三菱電機株式会社 不純物濃度測定方法および不純物濃度測定装置
JP6032831B2 (ja) * 2012-03-07 2016-11-30 国立研究開発法人産業技術総合研究所 ＳｉＣ半導体装置及びその製造方法
US9590047B2 (en) * 2012-04-04 2017-03-07 Fairchild Semiconductor Corporation SiC bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
US10541306B2 (en) * 2012-09-12 2020-01-21 Cree, Inc. Using a carbon vacancy reduction material to increase average carrier lifetime in a silicon carbide semiconductor device
JP2014146748A (ja) * 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
WO2014138262A1 (en) * 2013-03-05 2014-09-12 Xiant Technologies, Inc. Photon modulation management system
JP6376729B2 (ja) * 2013-05-21 2018-08-22 ローム株式会社 半導体装置の製造方法
JP6178181B2 (ja) 2013-09-12 2017-08-09 株式会社東芝 半導体装置及びその製造方法
CN105723499B (zh) * 2013-11-13 2018-11-06 三菱电机株式会社 半导体装置的制造方法以及半导体装置
EP3082167B1 (en) * 2013-12-13 2021-02-17 Mitsubishi Electric Corporation Semiconductor device manufacturing method
CN105900221B (zh) * 2014-02-28 2019-01-22 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP2015176995A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP6271309B2 (ja) 2014-03-19 2018-01-31 株式会社東芝 半導体基板の製造方法、半導体基板および半導体装置
JP6289952B2 (ja) * 2014-03-19 2018-03-07 株式会社東芝 ＳｉＣエピタキシャル基板の製造方法、半導体装置の製造方法
JP6242724B2 (ja) 2014-03-20 2017-12-06 株式会社東芝 半導体装置およびその製造方法
JP6271356B2 (ja) 2014-07-07 2018-01-31 株式会社東芝 半導体装置の製造方法
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6208106B2 (ja) * 2014-09-19 2017-10-04 株式会社東芝 半導体装置及びその製造方法
JP2016063190A (ja) * 2014-09-22 2016-04-25 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
DE102014116666B4 (de) * 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
JP2016100455A (ja) * 2014-11-21 2016-05-30 三菱電機株式会社 半導体装置及びその製造方法
JP6415946B2 (ja) * 2014-11-26 2018-10-31 株式会社東芝 半導体装置の製造方法及び半導体装置
CN105762116B (zh) * 2014-12-16 2018-09-18 中芯国际集成电路制造(上海)有限公司 硅衬底、其制作方法及包括其的ipd器件
JP2016127177A (ja) * 2015-01-06 2016-07-11 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法
EP3279924B1 (en) * 2015-03-31 2021-11-17 Hamamatsu Photonics K.K. Semiconductor device manufacturing method
DE102015111213B4 (de) 2015-07-10 2023-05-04 Infineon Technologies Ag Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
JP6584253B2 (ja) * 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
US9589802B1 (en) * 2015-12-22 2017-03-07 Varian Semuconductor Equipment Associates, Inc. Damage free enhancement of dopant diffusion into a substrate
CN105551794B (zh) * 2015-12-29 2017-10-10 中国科学院上海硅酸盐研究所 一种SiC基稀磁半导体薄膜及其制备方法
FR3048548B1 (fr) * 2016-03-02 2018-03-02 Soitec Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant
US11058889B1 (en) 2017-04-03 2021-07-13 Xiant Technologies, Inc. Method of using photon modulation for regulation of hormones in mammals
JP6567601B2 (ja) * 2017-06-19 2019-08-28 株式会社東芝 半導体装置
CN107492482B (zh) * 2017-07-18 2019-11-22 李哲洋 一种提高碳化硅外延层载流子寿命的方法
CN109273405B (zh) * 2017-07-18 2021-06-08 上海新昇半导体科技有限公司 一种半导体器件及其制造方法、电子装置
CN109037338B (zh) * 2018-07-12 2021-04-30 中国电子科技集团公司第五十八研究所 一种mosfet功率器件的制备方法
US11127817B2 (en) * 2018-07-13 2021-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of semiconductor device structure by implantation
TWI722502B (zh) * 2018-07-25 2021-03-21 國立清華大學 具有第ｉｖａ族離子佈植的金氧半場效電晶體之結構與製造方法
JP7235318B2 (ja) * 2018-10-16 2023-03-08 山▲東▼天岳先▲進▼科技股▲フン▼有限公司 少量のバナジウムをドーピングした半絶縁炭化ケイ素単結晶、基板、製造方法
CN110164959A (zh) * 2019-05-15 2019-08-23 中国电子科技集团公司第十三研究所 一种衬底及外延片
CN110106550A (zh) * 2019-05-15 2019-08-09 中国电子科技集团公司第十三研究所 一种外延片的制备方法
CN111243941A (zh) * 2020-01-15 2020-06-05 中国科学院半导体研究所 提高碳化硅少子寿命的方法
TW202200498A (zh) * 2020-06-18 2022-01-01 盛新材料科技股份有限公司 半絕緣單晶碳化矽塊材以及粉末
CN111900097B (zh) * 2020-06-28 2022-11-25 北京大学 检测宽禁带半导体中深能级缺陷态的方法
CN111865250B (zh) * 2020-07-10 2021-10-19 中国科学院上海微系统与信息技术研究所 一种poi衬底、高频声波谐振器及其制备方法
JP6903362B1 (ja) 2021-02-05 2021-07-14 株式会社Ｂｒｉｌｌａｒ 合成宝石用結晶体の製造方法
CN113013260B (zh) * 2021-02-23 2022-08-23 温州大学 一种光敏型SiC异构结多势垒变容二极管
CN113024277B (zh) * 2021-03-03 2022-01-28 西南科技大学 高密度层错的碳化硅材料及其制备方法
EP4095888A1 (en) 2021-05-28 2022-11-30 Hitachi Energy Switzerland AG Semiconductor device having a reduced concentration of carbon vacancies and method for manufacturing a semiconductor device
CN114999900B (zh) * 2022-07-18 2023-08-08 浙江大学杭州国际科创中心 一种提高碳化硅晶圆中少数载流子寿命的方法
CN116387141B (zh) * 2023-06-07 2023-10-13 浙江大学杭州国际科创中心 一种低裂纹碳化硅晶圆制备方法及碳化硅晶圆

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3710203A (en) 1971-11-05 1973-01-09 Fmc Corp High power storage diode
IL79107A (en) 1985-06-17 1989-03-31 De Beers Ind Diamond Ion implantation in crystalline substrate
US5328855A (en) 1991-07-25 1994-07-12 Matsushita Electric Industrial Co., Ltd. Formation of semiconductor diamond
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
EP0717435A1 (en) * 1994-12-01 1996-06-19 AT&T Corp. Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
JPH09106958A (ja) * 1995-06-23 1997-04-22 De Beers Ind Diamond Div Ltd 結晶基体のドーピング
JP3647515B2 (ja) * 1995-08-28 2005-05-11 株式会社デンソー ｐ型炭化珪素半導体の製造方法
US6273950B1 (en) * 1996-04-18 2001-08-14 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
EP0845803A4 (en) * 1996-04-18 2002-03-27 Matsushita Electric Ind Co Ltd SiC ELEMENT AND PROCESS FOR PRODUCING THE SAME
SE9603608D0 (sv) * 1996-10-03 1996-10-03 Abb Research Ltd A method for producing a region doped with boron in a SiC-layer
JP3060973B2 (ja) * 1996-12-24 2000-07-10 日本電気株式会社 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP2000068225A (ja) * 1998-08-26 2000-03-03 Japan Atom Energy Res Inst 炭化珪素半導体へのイオン注入方法
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3770014B2 (ja) * 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
JP2003500866A (ja) * 1999-05-31 2003-01-07 デ ビアス インダストリアル ダイアモンズ （プロプライエタリイ）リミテッド 結晶質基体へのドーピング
US6580098B1 (en) * 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP3551909B2 (ja) * 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
KR100421038B1 (ko) * 2001-03-28 2004-03-03 삼성전자주식회사 표면으로부터 오염물을 제거하는 세정 장비 및 이를이용한 세정 방법
ITTO20011129A1 (it) * 2001-12-04 2003-06-04 Infm Istituto Naz Per La Fisi Metodo per la soppressione della diffusione anomala transiente di droganti in silicio.
US20040144301A1 (en) * 2003-01-24 2004-07-29 Neudeck Philip G. Method for growth of bulk crystals by vapor phase epitaxy
US6974720B2 (en) 2003-10-16 2005-12-13 Cree, Inc. Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby

Also Published As

Publication number Publication date
JP5155536B2 (ja) 2013-03-06
TWI384555B (zh) 2013-02-01
US20100173475A1 (en) 2010-07-08
US7754589B2 (en) 2010-07-13
CN101114593A (zh) 2008-01-30
KR101287017B1 (ko) 2013-07-17
US7834362B2 (en) 2010-11-16
US20090047772A1 (en) 2009-02-19
CN101114593B (zh) 2011-04-13
EP1883102A2 (en) 2008-01-30
EP1883102B1 (en) 2013-10-02
TW200807559A (en) 2008-02-01
US20080026544A1 (en) 2008-01-31
US20090039358A1 (en) 2009-02-12
US8815708B2 (en) 2014-08-26
US7737011B2 (en) 2010-06-15
JP2008053667A (ja) 2008-03-06
EP1883102A3 (en) 2009-04-22

Similar Documents

Publication Publication Date Title
KR101287017B1 (ko) ＳｉＣ 결정의 질을 향상시키는 방법 및 ＳｉＣ 반도체소자
CN103943672B (zh) 处理含氧半导体晶片的方法及半导体元件
US6610572B1 (en) Semiconductor device and method for manufacturing the same
US8361893B2 (en) Semiconductor device and substrate with chalcogen doped region
US20160307993A1 (en) Semiconductor device and method of manufacturing semiconductor device
WO2007055352A1 (ja) 半導体装置およびその製造方法
JP5528515B2 (ja) ＳｉＣバイポーラ型半導体素子
US10134832B2 (en) Semiconductor device and method of manufacturing the same
JP2024055914A (ja) 炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法
JP5326217B2 (ja) 半導体装置およびその製造方法
JP6639739B2 (ja) 半導体装置
JP2006294772A (ja) 半導体装置の製造方法
US20230395394A1 (en) Methods for Forming a Semiconductor Device Having a Second Semiconductor Layer on a First Semiconductor Layer
JP2022124784A (ja) 半導体装置およびその製造方法
CN114447098A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7