DE102015111213B4 - Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement - Google Patents

Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement Download PDF

Info

Publication number
DE102015111213B4
DE102015111213B4 DE102015111213.2A DE102015111213A DE102015111213B4 DE 102015111213 B4 DE102015111213 B4 DE 102015111213B4 DE 102015111213 A DE102015111213 A DE 102015111213A DE 102015111213 B4 DE102015111213 B4 DE 102015111213B4
Authority
DE
Germany
Prior art keywords
region
semiconductor
semiconductor device
junction
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015111213.2A
Other languages
English (en)
Other versions
DE102015111213A1 (de
Inventor
Jens Peter Konrath
Hans-Joachim Schulze
Roland Rupp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015111213.2A priority Critical patent/DE102015111213B4/de
Priority to US15/205,811 priority patent/US9905655B2/en
Priority to CN201610534208.0A priority patent/CN106340450A/zh
Publication of DE102015111213A1 publication Critical patent/DE102015111213A1/de
Application granted granted Critical
Publication of DE102015111213B4 publication Critical patent/DE102015111213B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Abstract

Verfahren zur Erzeugung eines Halbleiterbauelements, das aufweist:Erzeugen von Kristalldefekten (PD), an denen eine Rekombination von Ladungsträgern auftreten kann, in einem ersten Halbleitergebiet (11) in einem SiC-Halbleiterkörper (100) durch Einbringen nicht-dotierender Teilchen in den Halbleiterkörper; undErzeugen eines zweiten Halbleitergebiets (12) derart, dass zwischen dem ersten Halbleitergebiet (11) und dem zweiten Halbleitergebiet (12) ein pn-Übergang vorliegt.

Description

  • Diese Offenbarung betrifft allgemein ein Verfahren zum Verringern einer bipolaren Degradation bei einem Siliziumkarbid-(SiC)-Halbleiterbauelement, und ein SiC-Halbleiterbauelement.
  • Da sie geringe Schaltverluste bei hohen Spannungssperrfähigkeiten bieten, werden Halbleiterbauelemente aus Siliziumkarbid (SiC) bei Leistungselektronikanwendungen wie beispielsweise Leistungswandlern und Antriebsanwendungen immer populärer. SiC existiert in einer Vielzahl verschiedener kristalliner Formen. Hauptsächliche Polytypen von SiC sind 4H-SiC, 6H-SiC und 3C-SiC. SiC vom 4H- oder 6H-Polytyp wird bei der Herstellung von Halbleiterbauelementen bevorzugt.
  • SiC vom 4H- oder 6H-Polytyp ist thermodynamisch metastabil. Daher kann Energie, die mit der Rekombination von Elektronen und Löchern in einem Halbleiterbauelement verbunden ist, Gebiete eines SiC-Kristalls vom 4H- oder 6H-Polytyp dazu veranlassen, sich in den thermodynamisch stabilen 3C-Polytyp umzuwandeln. Insbesondere kann dieser Effekt bei Kristalldefekten in dem 4H- oder 6H-Polytyp-Kristall wie beispielsweise Basalebenenversetzungen oder Stapelfehlern auftreten. Eine Rekombination von Elektronen und Löchern bei derartigen Kristalldefekten kann an jenen Defekten eine Umwandlung vom 4H- oder 6H-Polytyp-SiC in das 3C-Polytyp-SiC bewirken, und sie kann bewirken, dass sich das Defektgebiet ausbreitet. Ein großes Defektgebiet kann jedoch die Bauelementeigenschaften wie beispielsweise den Einschaltwiderstand und den Leckstrom verschlechtern. Da eine derartige Degradation auf einer Rekombination von bipolaren Ladungsträgern, das heißt Elektronen und Löchern, basiert und ihre Lebensdauer beeinträchtigt, kann sie als bipolare Degradation bezeichnet werden.
  • Die US 2003 / 0 154 912 A1 beschreibt ein Verfahren zum Herstellen eines einen pn-Übergang aufweisenden Silizium-Halbleiterbauelements. Bei diesem Verfahren wird die mittlere freie Weglänge von Ladungsträgern in einem Abschnitt eines Halbleitergebiets, das an den pn-Übergang angrenzt, eingestellt durch Erzeugen von Kristalldefekten in diesem Abschnitt. Die Kristalldefekte werden durch Einbringen nicht-dotierender Partikel erzeugt.
  • Die DE 10 2008 027 521 A1 beschreibt ein Verfahren zum Herstellen einer Halbleiterschicht auf einem Sauerstoff enthaltenden Halbleitersubstrat. Bei diesem Verfahren werden in dem Halbleitersubstrat Kristalldefekte erzeugt und das Halbleitersubstrat wird einem Temperaturprozess unterzogen. Durch den Temperaturprozess lagert sich Sauerstoff an den Kristalldefekten an, wodurch sich die Konzentration an interstitiellem Sauerstoff in dem Halbleitersubstrat verringert. Nach dem Temperaturprozess wird die Halbleiterschicht epitaktisch auf dem Halbleitersubstrat abgeschieden.
  • Die US 7 737 011 B2 beschreibt ein Verfahren zur Reduzierung von Kohlenstoff-Leerstellen in einem SiC-Halbleiterkörper. Hierzu werden Kohlenstoffionen in eine Epitaxieschicht implantiert, die dort Interstitials bilden. In einem anschließenden Diffusionsprozess diffundiert der Kohlenstoff weiter in den Halbleiterkörper, wodurch Leerstellen aufgefüllt werden. Alternativ zur Implantation von Kohlenstoffionen können Siliziumionen, Protonen oder Heliumionen implantiert werden, die Kohlenstoffatome aus dem Kristallgitter stoßen und auf diese Weise Kohlenstoff- Interstitials bilden, die in dem weiteren Verfahrensschritt diffundieren.
  • Die Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung eines SiC-Halbleiterbauelements zur Verfügung zu stellen, das eine bipolare Degradation verhindert oder zumindest verringert und ein entsprechendes SiC-Halbleiterbauelement zur Verfügung zu stellen.
  • Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 und ein Halbleiterbauelement nach Anspruch 17 gelöst.
  • Eine Ausgestaltung betrifft ein Verfahren zum Erzeugen eines Halbleiterbauelements. Das Verfahren weist das Erzeugen von Kristalldefekten in einem ersten Halbleitergebiet in einem SiC-Halbleiterkörper durch Einbringen nicht-dotierender Teilchen in den Halbleiterkörper auf. Das Verfahren umfasst außerdem das Erzeugen eines zweiten Halbleitergebiets derart, dass zwischen dem ersten Halbleitergebiet und dem zweiten Halbleitergebiet ein pn-Übergang vorliegt.
  • Eine Ausgestaltung betrifft ein Halbleiterbauelement. Das Halbleiterbauelement weist in einem SiC-Halbleiterkörper einen pn-Übergang zwischen einem ersten Halbleitergebiet und einem zweiten Halbleitergebiet auf. Das Halbleitergebiet weist außerdem ein Defektgebiet mit Kristalldefekten auf, die durch Einbringen von Teilchen in den Halbleiterkörper in das erste Halbleitergebiet hervorgerufen werden.
  • Nachfolgend werden Beispiele unter Bezugnahme auf die Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur die zum Verständnis dieser Prinzipien erforderlichen Aspekte dargestellt sind. Die Zeichnungen sind nicht maßstäblich. In den Zeichnungen bezeichnen dieselben Bezugszeichen gleiche Merkmale.
    • 1 veranschaulicht ein Ausführungsbeispiel eines Verfahrens zur Erzeugung von Defekten in einem SiC-Halbleiterkörper, der einen pn-Übergang aufweist;
    • 2 veranschaulicht ein Ausführungsbeispiel eines Verfahrens zur Erzeugung eines pn-Übergangs;
    • 3 veranschaulicht ein weiteres Ausführungsbeispiel eines Verfahrens zur Erzeugung eines pn-Übergangs;
    • 4 zeigt einen Graphen, der eine Recoil-Verteilung veranschaulicht, wenn Protonen in einen SiC-Halbleiterkörper implantiert werden;
    • 5 zeigt einen Graphen, der eine Recoil-Verteilung veranschaulicht, wenn Heliumionen in einen SiC-Halbleiterkörper implantiert werden;
    • 6 zeigt einen Graphen, der eine Recoil-Verteilung veranschaulicht, wenn Stickstoffionen in einen SiC-Halbleiterkörper implantiert werden;
    • 7 zeigt eine vertikale Querschnittsansicht einer Diode;
    • 8 zeigt eine vertikale Querschnittsansicht eines MOS-Transistors;
    • 9 veranschaulicht ein Verfahren, das das epitaktische Wachsen von SiC in der Anwesenheit von Germanium (Ge) umfasst; und
    • 10 zeigt schematisch Germaniumkonzentrationen bei einem epitaktisch gewachsenen Halbleitergebiet gemäß drei Ausführungsbeispielen.
  • In der nachfolgenden ausführlichen Beschreibung wird Bezug genommen auf die begleitenden Zeichnungen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen anhand der Darstellung konkreter Ausführungsbeispiele, wie die Erfindung umgesetzt werden kann. Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben.
  • 1 veranschaulicht ein Ausführungsbeispiel eines Verfahrens zur Erzeugung eines Siliziumkarbid-(SiC)-Halbleiterbauelements. 1 zeigt eine vertikale Querschnittsansicht eines Halbleiterkörpers 100 eines Halbleiterbauelements während einer Schrittsequenz des Verfahrens. Das Halbleiterbauelement weist einen pn-Übergang zwischen einem ersten Halbleitergebiet 11 von einem ersten Dotierungstyp (Leitfähigkeitstyp) und einem zum ersten Dotierungstyp komplementären zweiten Dotierungstyp (Leitfähigkeitstyp) auf. Zumindest das erste und zweite Halbleitergebiet 11, 12 des Halbleiterkörpers 100 bestehen aus SiC. Gemäß einem Ausführungsbeispiel ist das SiC ein SiC vom 4H-Polytyp (4H-SiC) oder vom 6H-Polytyp (6H-SiC).
  • Der Halbleiterkörper 100 kann Defekte wie beispielsweise Basalebenenversetzungen oder Stapelfehler aufweisen. Beim Betrieb des Halbleiterbauelements, das heißt, wenn zwischen dem ersten Halbleitergebiet 11 und dem zweiten Halbleitergebiet 12 eine Spannung derart angelegt wird, dass der pn-Übergang in Vorwärtsrichtung vorgespannt ist, können an jenen Defekten Elektronen und Löcher rekombinieren. Die mit einer derartigen Rekombination verbundene Energie wird in dem Halbleiterkristall dissipiert. Insbesondere in einem Gebiet, in dem jene Defekte lokalisiert sind, kann die dissipierte Energie bewirken, dass sich der SiC-Kristall teilweise in 3C-SiC umwandelt, welches ein thermodynamisch stabilerer SiC-Polytyp ist als 4H-SiC oder 6H-SiC. Allerdings vergrößert eine derartige teilweise Umwandlung die Größe eines Defektgebiets und/oder die Anzahl von Defektgebieten in dem Halbleiterkristall. Dies kann zu einer Degradation wie beispielsweise einem erhöhten elektrischen Widerstand und einem erhöhten Leckstrom jener Halbleitergebiete führen, was äußerst unerwünscht ist.
  • Um mit der Umwandlung von 4H-SiC oder 6H-SiC verbundene Degradationsdefekte zu verhindern oder zumindest zu verringern, weist das Verfahren das Erzeugen von Kristalldefekten PD in zumindest einem von dem ersten Halbleitergebiet 11 und dem zweiten Halbleitergebiet 12 auf. Bei dem in 1 gezeigten Ausführungsbeispiel werden jene Kristalldefekte PD in dem ersten Halbleitergebiet 11 erzeugt. Gemäß einem Ausführungsbeispiel enthalten diese Kristalldefekte Punktdefekte oder Komplexe mit mehreren Punktdefekten. Beispiele von Komplexen mit mehreren Punktdefekten umfassen, ohne hierauf beschränkt zu sein, Doppelleerstellen oder Komplexe mit mehreren Leerstellen und zumindest einem zusätzlichen Verunreinigungsatom (engl.: „impurity atom“) wie beispielsweise Stickstoff, Sauerstoff oder Vanadium. Jene Kristalldefekte können, im Gegensatz zu eindimensionalen oder zweidimensionalen Kristalldefekten wie beispielsweise Stapelfehlern oder Basalebenenversetzungen, als nulldimensionale Kristalldefekte bezeichnet werden.
  • Das Erzeugen jener Kristalldefekte umfasst das Implantieren nicht-dotierender Teilchen über eine erste Oberfläche 101 in den Halbleiterkörper 100. Beispiele jener in den Halbleiterkörper 100 implantierten, nicht-dotierenden Teilchen umfassen Protonen, Edelgasionen, Schwermetallionen und Ionen der Gruppe IV. „Ionen der Gruppe IV“ sind Ionen, die aus der Gruppe IV (Titangruppe) des Periodensystems ausgewählt sind. Beispielsweise umfassen Edelgasionen Heliumionen, und Schwermetallionen umfassen eine Sorte von Platinionen, Goldionen und Vanadiumionen.
  • Das Erzeugen der Punktdefekte in zumindest einem von dem ersten Halbleitergebiet 11 und dem zweiten Halbleitergebiet 12 umfasst außerdem einen Ausheilprozess, um die Defekte PD zu stabilisieren. Gemäß einem Ausführungsbeispiel kann eine Temperatur bei dem Ausheilprozess ausgewählt werden aus einem Bereich zwischen 1100 °C und 1900 °C insbesondere zwischen 1500 °C und 1800 °C
  • Die in zumindest einem von dem ersten Halbleitergebiet 11 und dem zweiten Halbleitergebiet 12 erzeugten Defekte PD besitzen zwei Effekte. Erstens tritt an jenen Defekten PD eine Rekombination von Ladungsträgern (Elektronen und Löchern) auf, so dass an anderen Kristalldefekten wie beispielsweise Basalebenenversetzungen oder Stapelfehlern weniger Ladungsträger rekombinieren. Die Umwandlung von 4H-SiC in 3C-SiC bringt eine Ausweitung von Stapelfehlern oder Basalebenenversetzungen aufgrund von Energie mit sich, die mit der Rekombination von Ladungsträgern an jenen Defekten verbunden ist. Da es sich bei den Defekten PD um nulldimensionale Defekte handelt, können sie nicht die Grundlage bilden für eine Ausweitung derartiger Stapelfehler oder Basalebenenversetzungen, so dass eine Rekombination von Ladungsträgern an jenen Defekten PD nicht kritisch ist, wenn es zu der Ausweitung von Stapelfehlern oder Basalebenenversetzungen kommt. Zweitens können jene Punktdefekte als Barrieren wirken, die verhindern, dass sich andere Kristalldefekte (Basalebenenversetzungen, Stapelfehler) in den Halbleiterkörper 100 ausbreiten.
  • Gemäß einem Ausführungsbeispiel werden die Kristalldefekte derart erzeugt, dass das erste Halbleitergebiet 11 ein Gebiet aufweist, in dem eine Defektkonzentration zwischen 1E16 cm-3 und 1E21 cm-3, insbesondere zwischen 1E17 cm-3 und 1E20 cm-3, vorliegt. Dieses Gebiet wird nachfolgend als Defektgebiet bezeichnet. In einer Richtung senkrecht zu dem pn-Übergang, die bei dem in 1 gezeigten Ausführungsbeispiel einer Richtung x senkrecht zu der ersten Oberfläche 101 entspricht, weist das erste Halbleitergebiet 11 eine Länge d auf. Gemäß einem Ausführungsbeispiel beträgt eine Abmessung des Defektgebiets in der Richtung x zumindest 10 % der Länge d. In einer Richtung senkrecht zu der Richtung x kann die Abmessung des Defektgebiets davon abhängen, wie das Defektgebiet erzeugt wird. Beispiele werden nachfolgend erläutert.
  • Gemäß einem Ausführungsbeispiel ist das Defektgebiet von dem pn-Übergang beabstandet. Gemäß einem Ausführungsbeispiel beträgt ein Abstand zwischen dem pn-Übergang und diesem Gebiet wenigstens 50 % von d (0,5 d), wenigstens 66 % von d (0,66 d), oder sogar wenigstens 75 % von d (0,75 d). Gemäß einem Ausführungsbeispiel werden die Defekte so erzeugt, dass ein Maximum der Defektkonzentration wenigstens 50 % von d (0,5 d), wenigstens 66 % von d (0,66 d), oder sogar wenigstens 75% von d (0,75 d) beabstandet ist.
  • Zur Erzeugung des pn-Übergangs zwischen dem ersten Halbleitergebiet 11 und dem zweiten Halbleitergebiet 12 können unterschiedliche Verfahren eingesetzt werden. Gemäß einem in den 2A-2B gezeigten Ausführungsbeispiel umfasst das Verfahren das Erzeugen des ersten Halbleitergebiets 11 (siehe 2A) und das epitaktische Wachsen einer Halbleiterschicht, die das zweite Halbleitergebiet 12 bildet, auf dem ersten Halbleitergebiet 11 (siehe 2B). Das Erzeugen des ersten Halbleitergebiets 11 kann das epitaktische Wachsen einer Halbleiterschicht, die das erste Halbleitergebiet 11 bildet, auf einem Substrat 13 (in den 2A und 2B anhand gepunkteter Linien gezeigt) umfassen.
  • Gemäß einem weiteren, in den 3A-3B gezeigten Ausführungsbeispiel umfasst das Verfahren das Bereitstellen einer Halbleiterschicht 11' (siehe 3A), und das Einbringen von Dotierstoffatomen über eine erste Oberfläche 101 in diese Halbleiterschicht 11'. Wenn die Dotierstoffatome implantiert werden, wie dies schematisch in 3B dargestellt ist, umfasst das Verfahren weiterhin einen Ausheilprozess, bei dem die implantierten Dotierstoffatome elektrisch aktiviert werden. Das Implantieren der Dotierstoffatome umfasst optional die Verwendung einer Implantationsmaske 200, die bestimmte Abschnitte der ersten Oberfläche 101 abdeckt und die nur jene Abschnitte unbedeckt lässt, in die Dotierstoffatome implantiert werden sollen. Das Einbringen der Dotierstoffatome kann das Implantieren der Dotierstoffatome umfassen, wobei mehrere Implantationsschritte bei unterschiedlichen Implantationsenergien eingesetzt werden können, um in der dotierten Halbleiterschicht 11' ein gewünschtes Dotierungsprofil zu erhalten. Das Bereitstellen der in 3A gezeigten Halbleiterschicht 11' kann einen Epitaxieprozess umfassen, bei dem die Halbleiterschicht 11' auf einem Halbleitersubstrat 13 (in den 3A und 3B anhand gepunkteter Linien gezeigt) gewachsen wird.
  • Gemäß einem weiteren Ausführungsbeispiel handelt es sich bei dem in 2A gezeigten ersten Gebiet 11 um ein Halbleitersubstrat, auf dem das zweite Halbleitergebiet 12 in einem Epitaxieprozess erzeugt wird. Entsprechend kann es sich bei der in 3A gezeigten Schicht 11' um ein Halbleitersubstrat handeln, in das Dotierstoffatome unter Ausbildung der zweiten Halbleitergebiete 12 implantiert werden.
  • Gemäß einem weiteren Ausführungsbeispiel handelt es sich bei dem ersten Halbleitergebiet 11 um ein Halbleitergebiet von einem Typ n, und bei dem zweiten Halbleitergebiet 12 handelt es sich um ein Halbleitergebiet von einem Typ p. Beispielsweise ist die Dotierungskonzentration des ersten Halbleitergebiets 11 ausgewählt aus einem Bereich zwischen 1E14 cm-3 und 5E16 cm-3, und die Dotierungskonzentration des zweiten Halbleitergebiets 12 ist ausgewählt aus einem Bereich zwischen 1E17 cm-3 und 1E20 cm-3.
  • Die Punktdefekte PD können vor oder nach der Erzeugung des pn-Übergangs in dem Halbleiterkörper 100 erzeugt werden. Beispielsweise können die Defekte PD bei dem in den 2A-2B gezeigten Verfahren in dem ersten Halbleitergebiet 11 erzeugt werden, bevor oder nachdem das zweite Halbleitergebiet 12 erzeugt wird. Bei dem Verfahren gemäß den 3A-3B können die Defekte PD in der Halbleiterschicht 11' erzeugt werden, bevor oder nachdem das zweite Halbleitergebiet 12 erzeugt wird. Gemäß noch einem anderen Ausführungsbeispiel werden die Defekte PD in dem ersten Gebiet 11 erzeugt, nachdem ein Abschnitt des ersten Gebiets 11 in einem Epitaxieprozess erzeugt wurde und bevor das erste Gebiet 11 vollständig durch einen weiteren Epitaxieprozess vervollständigt wurde.
  • Bezug nehmend auf die obige Erläuterung können unterschiedliche Arten von nicht-dotierenden Teilchen verwendet werden, um die Punktdefekte PD in dem Halbleiterkörper 100 zu erzeugen. Gemäß einem Ausführungsbeispiel werden die Defekte PD in dem Halbleiterkörper 100 unter Verwendung von Teilchen von nur einer dieser Arten erzeugt. Gemäß einem weiteren Ausführungsbeispiel werden unterschiedliche Arten von Teilchen verwendet, um die Punktdefekte in dem Halbleiterkörper 100 zu erzeugen.
  • Die 4-6 veranschaulichen die Recoil-Verteilung (engl.: „recoil distribution“) unterschiedlicher Arten von Teilchen, wenn diese in einen SiC-Halbleiterkörper implantiert werden. Die Recoil-Verteilung veranschaulicht die Anzahl von Kollisionen eines implantierten Teilchens mit Siliziumatomen und Kohlenstoffatomen in dem Halbleiterkörper in unterschiedlichen Tiefen x des Halbleiterkörpers. In den 4-6 bezeichnet RSi die Anzahl von Kollisionen mit Siliziumatomen und RC bezeichnet die Anzahl von Kollisionen mit Kohlenstoffatomen in dem SiC-Kristallgitter. RMAX_Si bezeichnet die maximale Anzahl von Kollisionen mit Siliziumatomen.
  • In den 4-6 ist x der Abstand zwischen der Oberfläche, in die die Teilchen implantiert werden, und der Position in dem Halbleiterkörper, an der die Kollision auftritt. x0 bezeichnet die Position der Oberfläche, und xMAX bezeichnet die Position, bei der die maximale Anzahl von Kollisionen auftritt. 4 zeigt die Recoil-Verteilung von implantierten Protonen, 5 zeigt die Recoil-Verteilung von implantierten Heliumionen, und 6 zeigt die Recoil-Verteilung von implantierten Stickstoffionen. Wie anhand der 4-6 zu erkennen ist, unterscheiden sich die Recoil-Verteilungen im Hinblick auf die maximale Anzahl von Kollisionen mit Siliziumatomen (RMAX_Si) und Kohlenstoffatomen, und sie unterscheiden sich auch im Hinblick auf die Verteilung jener Kollisionen zwischen der Oberfläche (in den 4-6 mit x0 bezeichnet) und der Position xmax, an der die meisten Kollisionen auftreten. Im Fall von Protonen und Heliumionen sind die Kollisionen hauptsächlich in dem Gebiet von xMAX konzentriert, wohingegen im Fall von Bor- und Stickstoffionen eine signifikante Anzahl von Kollisionen zwischen der Oberfläche bei x0 und xMAX auftritt. Wenn beispielsweise Teilchen mit einer Implantationsenergie von 1 MeV implantiert werden, sind die Positionen xMAX, an der die meisten Kollisionen auftreten, und die Anzahl RMAX_Si von Kollisionen mit Siliziumatomen wie folgt:
    • Protonen: x MAX = 10,8  Mikrometer , R MAX_Si = 15 E4
      Figure DE102015111213B4_0001
    • Heliumionen: x MAX = 2,3  Mikrometer , R MAX_Si = 35 E5
      Figure DE102015111213B4_0002
    • Stickstoffionen: x MAX = 0,95  Mikrometer , R MAX_Si = 20 E6
      Figure DE102015111213B4_0003
  • Die Verteilung von Defekten, die man in dem Halbleiterkörper erhält, wenn Teilchen des unter Bezugnahme auf die 4-6 erläuterten Typs implantiert werden, ist ähnlich der Recoil-Verteilung. Insbesondere entspricht bei einer vorgegebenen Implantationsenergie die Position in dem Halbleiterkörper 100, an der die Defektverteilung ihr Maximum besitzt, im Wesentlichen der in den 4-6 gezeigten Position xMAX. Wie den 4-6 zu entnehmen ist, kann die Defektverteilung in dem Halbleiterkörper 100 dadurch eingestellt werden, dass die Art von Teilchen und die Implantationsenergie geeignet gewählt werden, wobei eine Erhöhung der Implantationsenergie die Form der Recoil-Verteilung nicht wesentlich ändert, jedoch die Position xMAX, an der das Maximum der Recoil-Verteilung auftritt, sich tiefer in den Halbleiterkörper verschiebt. Gemäß einem weiteren Ausführungsbeispiel werden Teilchen eines Typs mit verschiedenen Implantationsenergien implantiert. Gemäß einem weiteren Ausführungsbeispiel werden unterschiedliche Teilchen implantiert.
  • 7 zeigt eine vertikale Querschnittsansicht einer Diode, die mit einer in 1 gezeigten Halbleiterstruktur implementiert ist. Bei dieser Diode bildet das erste Halbleitergebiet 11 ein Basisgebiet, und das zweite Halbleitergebiet 12 bildet ein erstes Emittergebiet 12 der Diode. Außerdem weist die Diode ein zweites Emittergebiet 13 vom selben Dotierungstyp wie das Basisgebiet 11 auf. Dieses Emittergebiet 13 kann dadurch erzeugt werden, dass Dotierstoffatome über eine Oberfläche in den Halbleiterkörper 100 implantiert werden, sowie dadurch, dass die Dotierstoffatome in einem Ausheilprozess aktiviert werden. Alternativ ist das zweite Halbleitergebiet 13 durch ein Halbleitersubstrat gebildet, auf dem das erste Halbleitergebiet 11, wie unter Bezugnahme auf die 2A-2B und 3A-3B erläutert, in einem Epitaxieprozess erzeugt wird. Eine Dotierungskonzentration des zweiten Emittergebiets 13 kann im gleichen Bereich wie die oben erläuterte Dotierungskonzentration des ersten Emittergebiets 12 liegen. Das heißt, die Dotierungskonzentration des zweiten Emittergebiets kann aus einem Bereich zwischen 1E17 cm-3 und 1E20 cm-3 ausgewählt werden. Bei der in 7 gezeigten Diode bildet das erste Emittergebiet 12 eine Anode A oder ist mit einer solchen verbunden, und das zweite Emittergebiet 13 bildet eine Kathode K oder ist mit einer solchen verbunden.
  • 8 zeigt eine vertikale Querschnittsansicht eines Transistors, der mit einer in 1 gezeigten Halbleiterstruktur implementiert ist. Bei diesem Transistor bildet das erste Halbleitergebiet 11 ein Driftgebiet, und das zweite Halbleitergebiet 12 bildet ein Bodygebiet. Weiterhin weist der Transistor ein Sourcegebiet 14 auf, das an das Bodygebiet angrenzt, und ein Draingebiet 13, wobei das Driftgebiet 11 zwischen dem Draingebiet 13 und dem Bodygebiet 12 angeordnet ist. Das Draingebiet 13 kann unter Verwendung eines der unter Bezugnahme auf 7 erläuterten Verfahren erzeugt werden, um das zweite Emittergebiet 13 zu erzeugen. Das Erzeugen des Sourcegebiets 14 kann das Implantieren von Dotierstoffatomen in das Bodygebiet 12 und das Aktivieren der implantierten Dotierstoffatome umfassen. Alternativ kann das Erzeugen des Sourcegebiets 14 das epitaktische Wachsen einer Halbleiterschicht auf dem Bodygebiet 12 umfassen.
  • Bezug nehmend auf 8 weist der Transistor ferner eine Gateelektrode 21 auf, die zu dem Bodygebiet 12 benachbart und durch ein Gatedielektrikum 22 dielektrisch gegenüber dem Bodygebiet 12 isoliert ist. Bezug nehmend auf 8 kann die Gateelektrode mehrere Gateelektrodenabschnitte aufweisen, die mit einem Gateknoten verbunden sind. Bei dem in 8 gezeigten Ausführungsbeispiel sind die Gateelektrodenabschnitte in Gräben angeordnet, die sich von dem Sourcegebiet 14 durch das Bodygebiet 12 in das Driftgebiet 11 erstrecken. Hierbei handelt es sich allerdings lediglich um ein Beispiel. Die Gateelektrode kann auch als planare Elektrode über einer Oberfläche des Halbleiterkörpers 100 implementiert werden.
  • Bezug nehmend auf 8 sind die Sourcegebiete 14 und die Bodygebiete 12 mit einem Sourceknoten S verbunden, und das Draingebiet 13 ist mit einem Drainknoten verbunden. Jene Verbindungen sind in 8 nur schematisch dargestellt. Bei dem in 8 gezeigten MOSFET bildet der pn-Übergang zwischen dem Bodygebiet 12 und dem Driftgebiet 11 die sogenannte Bodydiode des Transistors. Die Dotierungskonzentration des Bodygebiets 12 und des Draingebiets 11 kann aus demselben Bereich gewählt werden, wie er vorangehend unter Bezugnahme auf das erste Emittergebiet 12 und das zweite Emittergebiet 13 erläutert wurde. Die Dotierungskonzentration des Driftgebiets 11 kann aus demselben Bereich gewählt werden, wie er vorangehend unter Bezugnahme auf das Basisgebiet erläutert wurde.
  • Der in 8 gezeigte Transistor kann als Transistor vom Typ n oder als Transistor vom Typ p implementiert werden. Bei einem Transistor vom Typ n handelt es sich bei dem Sourcegebiet 14 und dem Driftgebiet 11 um Halbleitergebiete vom Typ n, während es sich bei dem Bodygebiet 12 um ein Halbleitergebiet vom Typ p handelt. Bei einem Transistor vom Typ p handelt es sich bei dem Sourcegebiet 14 und dem Driftgebiet 11 um Halbleitergebiete vom Typ p, während es sich bei dem Bodygebiet 12 um ein Halbleitergebiet vom Typ n handelt. Weiterhin kann der Transistor als MOSFET oder als IGBT implementiert sein. Bei einem MOSFET besitzt das Draingebiet 13 denselben Dotierungstyp wie das Sourcegebiet 14. Bei einem IGBT ist der Dotierungstyp des Draingebiets 13 komplementär zum Dotierungstyp des Sourcegebiets 14. Ein IGBT kann als rückwärtsleitender (RC)-IGBT implementiert sein. In diesem Fall kann es ein oder mehr Halbleitergebiete 15 von einem zum Dotierungstyp des Draingebiets 13 komplementären Dotierungstyp geben, die elektrisch mit dem Drainknoten D gekoppelt sind und sich durch das Draingebiet 13 in das Driftgebiet 11 erstrecken.
  • Die in 1 gezeigte Struktur mit dem pn-Übergang zwischen dem ersten Halbleitergebiet 11 und dem zweiten Halbleitergebiet 12 und dem zumindest in dem ersten Halbleitergebiet 11 erzeugten Defekten ist nicht darauf beschränkt, dass sie, wie in 7 gezeigt, bei einer Diode implementiert wird, oder, wie in 8 gezeigt, bei einem MOSFET oder IGBT, sondern sie kann bei einem beliebigen Halbleiterbauelement implementiert werden, das einen pn-Übergang aufweist, der bei bestimmten Betriebsarten des Bauelements in Vorwärtsrichtung vorgespannt wird. Beispiele für andere Halbleiterbauelemente, in die die Struktur implementiert werden kann, weisen, ohne hierauf beschränkt zu sein, Thyristoren, Bipolartransistoren (BJTs), Sperrschicht-Feldeffekttransistoren (JFETs), etc. auf.
  • 9 veranschaulicht ein weiteres Ausführungsbeispiel eines Verfahrens, das das erste Halbleitergebiet 11 und Kristalldefekte in dem ersten Halbleitergebiet 11 erzeugt. Bei diesem Verfahren weist das erste Halbleitergebiet 11 eine auf ein Halbleitersubstrat gewachsene Epitaxieschicht auf. Bei diesem Epitaxieprozess wird den Silizium und Kohlenstoff enthaltenden Vorprodukten (engl.: „precursor“) ein Germanium (Ge) enthaltendes Vorprodukt zugefügt, um Germanium in das SiC-Kristallgitter einzubauen. Beispiele für Ge enthaltende Vorprodukte umfassen, ohne hierauf beschränkt zu sein, GeCl4, GeCl3H, GeCl2H2, GeH4, und DiMAGeCl (Dimethylaminogermaniumtrichlorid). Letzteres enthält, zusätzlich zu Ge, Kohlenstoff (C). Beispielsweise kann es sich bei dem Kohlenstoff enthaltenden Vorprodukt um Propan handeln, und bei dem Silizium enthaltenden Vorprodukt um Silan.
  • Bei dem auf diese Weise erzeugten ersten Halbleitergebiet 11 sind in dem SiC-Kristallgitter an einigen Stellen Germaniumatome anstelle von Siliziumatomen enthalten. Da Germaniumatome größer sind als Siliziumatome, bewirkt der Einbau von Germaniumatomen in das Kristallgitter Spannungen in dem SiC-Kristallgitter. Außerdem wirkt jedes der Germaniumatome als Punktdefekt. Dies ist der Fall aufgrund der Tatsache, dass Germaniumatome größer sind als Siliziumatome. Jene durch den Einbau von Ge in das SiC-Kristallgitter gebildeten Defekte verringern die Tendenz von ein- oder zweidimensionalen Kristalldefekten wie beispielsweise Basalebenenversetzungen und Stapelfehlern, sich auszubreiten.
  • Die Konzentration von Ge-Atomen in dem SiC-Kristallgitter und die Verteilung der Ge-Atome kann durch Einstellung der Parameter bei dem Epitaxieprozess eingestellt werden. Gemäß einem Ausführungsbeispiel wird das erste Halbleitergebiet 11 so erzeugt, dass es eine Ge-Konzentration aufweist, die aus einem Bereich zwischen 1E17 cm-3 und 1E20 cm-3 gewählt ist. Gemäß einem Ausführungsbeispiel variiert die Ge-Konzentration innerhalb des ersten Halbleitergebiets 11 in der Richtung, in der die Epitaxieschicht gewachsen wird, das heißt, in der vertikalen Richtung des Halbleiterkörper 100. Dies lässt sich dadurch erreichen, dass die Menge des Ge enthaltenden Vorprodukts über den Epitaxieprozess variiert wird. Gemäß einem Ausführungsbeispiel wird das erste Halbleitergebiet 11 derart erzeugt, dass in dem ersten Halbleitergebiet 11 nahe einer Grenzfläche mit dem Substrat eine erste Ge-Konzentration vorliegt, und dass sich die Ge-Konzentration hin zu dem pn-Übergang (in 9 nicht gezeigt) verringert. Insbesondere kann das erste Halbleitergebiet derart erzeugt werden, dass sich die Ge-Konzentration von der ersten Konzentration an der Grenzfläche im Wesentlichen kontinuierlich oder stufenweise auf eine zweite Konzentration an einer Position, die sich näher an dem pn-Übergang befindet als an der Grenzfläche, verringert. Gemäß einem Ausführungsbeispiel sind die erste und zweite Konzentration ausgewählt aus dem oben erwähnten Bereich. Gemäß einem Ausführungsbeispiel ist die Position mit der zweiten Ge-Konzentration von dem pn-Übergang beabstandet, und das erste Halbleitergebiet 11 weist einen zu dem pn-Übergang benachbarten Abschnitt im Wesentlichen ohne Ge auf.
  • 10 veranschaulicht schematisch drei verschiedene Ge-Dotierungsszenarien. Insbesondere zeigt 10 die Ge-Konzentration in dem ersten Halbleitergebiet in der vertikalen Richtung des Halbleiterkörpers 100. Diese vertikale Richtung entspricht der in den 1 und 9 gezeigten Richtung x. In 10 bezeichnet x0 die Position des pn-Übergangs bei dem fertig gestellten Bauelement, und x1 bezeichnet die Position der Grenzfläche zwischen dem ersten Halbleitergebiet 11 und dem Substrat 13.
  • In 10 veranschaulicht die Kurve 201 ein Szenario, bei dem sich die Ge-Konzentration in Richtung des pn-Übergangs (Position x0) kontinuierlich verringert, Kurve 202 veranschaulicht ein Szenario, bei dem sich die Ge-Konzentration hin zu dem pn-Übergang (Position x0) stufenweise verringert, und Kurve 203 veranschaulicht ein Szenario, bei dem die Ge-Konzentration benachbart zudem pn-Übergang (Position x0) im Wesentlichen Null ist. In 10 bezeichnet NGB-MAX die erste Konzentration und NGB-MIN bezeichnet die zweite Konzentration.
  • Auf oder in dem bei diesem Verfahren erzeugten ersten Gebiet 11 kann ein zweites Gebiet, das mit dem ersten Gebiet 11 einen pn-Übergang bildet, gemäß einem der vorangehend unter Bezugnahme auf die 2B und 3B erläuterten Verfahren erzeugt werden.
  • Anstelle Ge-Atome während des epitaktischen Kristallwachstums in den Halbleiterkörper einzubringen, können Ge-Atome mit einem Verfahren, wie es unter Bezugnahme auf 1 erläutert wurde, in den Halbleiterkörper implantiert werden. Bei diesem Verfahren ersetzen Ge-Atome Si-Atome in dem SiC-Kristallgitter, wobei die ersetzten Si-Atome als Zwischengitteratome in dem Kristallgitter verbleiben. Jene Zwischengitteratome wirken, zusätzlich zu den Ge-Atomen, als Punktdefekte.
  • Bei einem Halbleiterbauelement mit einem pn-Übergang, können, wie oben erläutert, die Defekte PD, die durch die Implantation nicht-dotierender Teilchen oder durch den Einbau von Ge-Atomen während des Kristallwachstums erzeugt werden, einen Anstieg einer Vorwärtsspannung des pn-Übergangs, welche die Spannung ist, die an den pn-Übergang angelegt werden muss, um einen vorgegebenen Strom durch den pn-Übergang zu treiben, bewirken. Allerdings sorgen diese Defekte für eine Langzeitstabilität der Vorwärtsspannung, da sie ein- oder zweidimensionale Kristalldefekte daran hindern, sich auszubreiten.

Claims (36)

  1. Verfahren zur Erzeugung eines Halbleiterbauelements, das aufweist: Erzeugen von Kristalldefekten (PD), an denen eine Rekombination von Ladungsträgern auftreten kann, in einem ersten Halbleitergebiet (11) in einem SiC-Halbleiterkörper (100) durch Einbringen nicht-dotierender Teilchen in den Halbleiterkörper; und Erzeugen eines zweiten Halbleitergebiets (12) derart, dass zwischen dem ersten Halbleitergebiet (11) und dem zweiten Halbleitergebiet (12) ein pn-Übergang vorliegt.
  2. Verfahren gemäß Anspruch 1, wobei die Kristalldefekte (PD) zumindest eines von Folgendem aufweisen: Punktdefekte; und Komplexe mit mehreren Punktdefekten.
  3. Verfahren gemäß Anspruch 1 oder 2, wobei das Erzeugen der Kristalldefekte (PD) das Erzeugen der Kristalldefekte (PD) derart umfasst, dass in dem ersten Halbleitergebiet (11) ein Defektgebiet vorliegt, wobei eine Konzentration der Kristalldefekte (PD) in dem Defektgebiet zwischen 1E16 cm-3 und 1E21 cm-3 liegt.
  4. Verfahren gemäß einem der Ansprüche 1-3, wobei das Einbringen der nicht-dotierenden Teilchen das Implantieren der nicht-dotierenden Teilchen über eine erste Oberfläche (101) in den Halbleiterkörper (100) umfasst.
  5. Verfahren gemäß Anspruch 4, wobei die Teilchen zumindest einen Teilchentyp aufweisen, der ausgewählt ist aus einer Gruppe, die besteht aus: Protonen; Edelgasionen; Ionen der Gruppe IV; und Schwermetallionen.
  6. Verfahren gemäß Anspruch 5, wobei die Edelgasionen Heliumionen umfassen.
  7. Verfahren gemäß Anspruch 5, wobei die Schwermetallionen ausgewählt sind aus der Gruppe, die besteht aus: Platinionen; Goldionen; und Vanadiumionen.
  8. Verfahren gemäß einem der Ansprüche 4-7, wobei das Implantieren der nicht-dotierenden Teilchen über die erste Oberfläche (101) in den Halbleiterkörper (100) das Implantieren der Teilchen mit zumindest zwei unterschiedlichen Implantationsenergien umfasst.
  9. Verfahren gemäß einem der Ansprüche 1-3, wobei das Einbringen der nicht-dotierenden Teilchen das Einbringen der Teilchen während eines epitaktischen Wachsens des ersten Halbleitergebiets (11) umfasst.
  10. Verfahren gemäß Anspruch 9, wobei die nicht-dotierenden Teilchen Germaniumatome aufweisen.
  11. Verfahren gemäß einem der Ansprüche 1-10, wobei der Halbleiterkörper SiC von einem der Polytypen 4H und 6H aufweist.
  12. Verfahren gemäß einem der Ansprüche 1-11, wobei das erste Halbleitergebiet (11) in einer dem pn-Übergang abgewandten Richtung eine Länge aufweist, wobei das Erzeugen der Kristalldefekte (PD) das Erzeugen eines Maximums einer Kristalldefektkonzentration in dem ersten Halbleitergebiet (11) umfasst, und wobei das Erzeugen des Maximums das Erzeugen des Maximums derart umfasst, dass ein kürzester Abstand zwischen dem pn-Übergang und einer Position des Maximums wenigstens 50 % der Länge beträgt.
  13. Verfahren gemäß Anspruch 12, wobei das Erzeugen des Maximums das Erzeugen des Maximums derart umfasst, dass ein kürzester Abstand zwischen dem pn-Übergang und einer Position des Maximums zumindest 66 % der Länge oder zumindest 75 % der Länge umfasst.
  14. Verfahren gemäß einem der Ansprüche 2-11, wobei das erste Halbleitergebiet (11) in einer dem pn-Übergang abgewandten Richtung eine Länge aufweist, wobei das Erzeugen des Defektgebiets das Erzeugen des Defektgebiets derart umfasst, dass ein kürzester Abstand zwischen dem pn-Übergang und dem Defektgebiet zumindest 50 % der Länge beträgt.
  15. Verfahren gemäß einem der Ansprüche 2 bis 14, wobei das erste Halbleitergebiet in einer dem pn-Übergang abgewandten Richtung eine Länge aufweist, und wobei das Erzeugen des Defektgebiets das Erzeugen des Defektgebiets derart umfasst, dass eine Abmessung des Defektgebiets in der von dem pn-Übergang abgewandten Richtung zumindest 10 % der Länge beträgt.
  16. Verfahren gemäß einem der Ansprüche 1-15, wobei das Erzeugen der Kristalldefekte (PD) das Erzeugen eines Defektgebiets in dem ersten Halbleitergebiets umfasst, in dem eine Minoritätsladungsträgerlebensdauer geringer ist als eine Mikrosekunde.
  17. Halbleiterbauelement, das aufweist: in einem SiC-Halbleiterkörper (100) einen pn-Übergang zwischen einem ersten Halbleitergebiet (11) und einem zweiten Halbleitergebiet (12); Kristalldefekte, an denen eine Rekombination von Ladungsträgern auftreten kann, in dem ersten Halbleitergebiet (11), die dadurch bedingt sind, dass Teilchen in den Halbleiterkörper eingebracht sind.
  18. Halbleiterbauelement gemäß Anspruch 17, wobei die Kristalldefekte zumindest eines von Folgendem aufweisen: Punktdefekte; und Komplexe mit mehreren Punktdefekten.
  19. Halbleiterbauelement gemäß Anspruch 17 oder 18, das ein Defektgebiet aufweist, das die Kristalldefekte (PD) aufweist, wobei eine Konzentration der Kristalldefekte in dem Defektgebiet zwischen 1E16 cm-3 und 1E21 cm-3 liegt.
  20. Halbleiterbauelement gemäß einem der Ansprüche 17-19, wobei die Kristalldefekte (PD) durch Implantieren der nicht-dotierenden Teilchen über eine erste Oberfläche in den Halbleiterkörper bedingt sind.
  21. Halbleiterbauelement gemäß Anspruch 20, wobei die nicht-dotierenden Teilchen zumindest einen Typ von Teilchen aufweisen, die ausgewählt sind aus einer Gruppe, die besteht aus: Protonen; Edelgasionen; Ionen der Gruppe IV; und Schwermetallionen.
  22. Halbleiterbauelement gemäß Anspruch 21, wobei die Edelgasionen Heliumionen aufweisen.
  23. Halbleiterbauelement gemäß Anspruch 21, wobei die Schwermetallionen ausgewählt sind aus der Gruppe, die besteht aus: Platinionen; Goldionen; und Vanadiumionen.
  24. Halbleiterbauelement gemäß einem der Ansprüche 17-19, wobei die Kristalldefekte (PD) durch Einbringen der Teilchen während eines epitaktischen Wachsens des ersten Halbleitergebiets bedingt sind.
  25. Halbleiterbauelement gemäß Anspruch 24, wobei die nicht-dotierenden Teilchen Germaniumatome aufweisen.
  26. Halbleiterbauelement gemäß einem der Ansprüche 17-25, wobei das erste Halbleitergebiet (11) in einer dem pn-Übergang abgewandten Richtung eine Länge aufweist, wobei in dem ersten Halbleitergebiet (11) ein Maximum einer Kristalldefektkonzentration vorliegt, und wobei ein kürzester Abstand zwischen dem pn-Übergang und einer Stelle des Maximums wenigstens 50 % der Länge beträgt.
  27. Halbleiterbauelement gemäß Anspruch 26, wobei ein kürzester Abstand zwischen dem pn-Übergang und einer Stelle des Maximums wenigstens 66% der Länge oder wenigstens 75 % der Länge beträgt.
  28. Halbleiterbauelement gemäß einem der Ansprüche 19-27, wobei das erste Halbleitergebiet (11) in einer dem pn-Übergang abgewandten Richtung eine Länge aufweist, und wobei ein kürzester Abstand zwischen dem pn-Übergang und dem Defektgebiet wenigstens 50 % der Länge beträgt.
  29. Halbleiterbauelement gemäß einem der Ansprüche 19-28, wobei das erste Halbleitergebiet (11) in einer dem pn-Übergang abgewandten Richtung eine Länge aufweist, und wobei eine Abmessung des Defektgebiets in der dem pn-Übergang abgewandten Richtung wenigstens 10 % der Länge beträgt.
  30. Halbleiterbauelement gemäß einem der Ansprüche 19-29, wobei eine Minoritätsladungsträgerlebensdauer in dem Defektgebiet in dem ersten Halbleitergebiet (11) kleiner ist als eine Mikrosekunde.
  31. Halbleiterbauelement gemäß einem der Ansprüche 17-30, wobei das Halbleiterbauelement eine Bipolardiode ist, die ein Basisgebiet als das erste Halbleitergebiet (11) und ein Emittergebiet als das zweite Halbleitergebiet (12) aufweist.
  32. Halbleiterbauelement gemäß Anspruch 31, das außerdem ein zweites Emittergebiet (13) aufweist, das denselben Dotierungstyp wie das Basisgebiet (11) aufweist und das an das Basisgebiet (11) angrenzt.
  33. Halbleiterbauelement gemäß einem der Ansprüche 17-30, wobei das Halbleiterbauelement ein MOS-Transistorbauelement ist, das ein Driftgebiet als das erste Halbleitergebiet (11) und ein Bodygebiet als das zweite Halbleitergebiet (12) aufweist.
  34. Halbleiterbauelement gemäß Anspruch 33, das ferner aufweist: ein Draingebiet (13); und eine Gateelektrode (21), die zu dem Bodygebiet (12) benachbart und durch ein Gatedielektrikum (22) dielektrisch gegenüber dem Bodygebiet (12) isoliert ist.
  35. Halbleiterbauelement gemäß einem der Ansprüche 33 oder 34, wobei der MOS-Transistor einer der folgenden ist: ein MOSFET; und ein IGBT.
  36. Halbleiterbauelement gemäß einem der Ansprüche 17-35, wobei der Halbleiterkörper SiC von einem der Polytypen 4H und 6H aufweist.
DE102015111213.2A 2015-07-10 2015-07-10 Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement Active DE102015111213B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015111213.2A DE102015111213B4 (de) 2015-07-10 2015-07-10 Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
US15/205,811 US9905655B2 (en) 2015-07-10 2016-07-08 Method for reducing bipolar degradation in an SIC semiconductor device and semiconductor device
CN201610534208.0A CN106340450A (zh) 2015-07-10 2016-07-08 用于降低sic半导体器件的双极退化的方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015111213.2A DE102015111213B4 (de) 2015-07-10 2015-07-10 Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102015111213A1 DE102015111213A1 (de) 2017-01-12
DE102015111213B4 true DE102015111213B4 (de) 2023-05-04

Family

ID=57583908

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015111213.2A Active DE102015111213B4 (de) 2015-07-10 2015-07-10 Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement

Country Status (3)

Country Link
US (1) US9905655B2 (de)
CN (1) CN106340450A (de)
DE (1) DE102015111213B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6903931B2 (ja) * 2017-02-13 2021-07-14 富士電機株式会社 半導体装置および半導体装置の製造方法
US10186586B1 (en) 2017-09-26 2019-01-22 Sanken Electric Co., Ltd. Semiconductor device and method for forming the semiconductor device
DE102017127169B4 (de) * 2017-11-17 2022-01-27 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements
JP7052322B2 (ja) 2017-11-28 2022-04-12 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102018133433B4 (de) * 2018-12-21 2023-07-06 Infineon Technologies Ag Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE102019118803A1 (de) * 2019-07-11 2021-01-14 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19725150A1 (de) 1996-06-14 1997-12-18 Applied Materials Inc Ionenimplantationsverfahren
DE19640311A1 (de) 1996-09-30 1998-04-02 Eupec Gmbh & Co Kg Halbleiterbauelement mit Lateralwiderstand
US20030154912A1 (en) 2000-09-29 2003-08-21 Veli Kartal Method of producing a body of semiconductor material having a reduced mean free path length
DE60205369T2 (de) 2001-05-25 2006-05-24 Cree, Inc. Halbisolierendes siliciumcarbid ohne vanadiumdominanz
US20060267104A1 (en) 2004-12-23 2006-11-30 Infineon Technologies Ag Thyristor with integrated resistance and method for producing it
US20070120181A1 (en) 2005-11-09 2007-05-31 Infineon Technologies Ag Power IGBT with increased robustness
DE102006002903A1 (de) 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
US20070240633A1 (en) 2002-06-24 2007-10-18 Leonard Robert T One hundred millimeter single crystal silicon carbide wafer
DE102006035630A1 (de) 2006-07-31 2008-02-07 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterbauelements
DE102008027521A1 (de) 2008-06-10 2009-12-17 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
US7737011B2 (en) 2006-07-28 2010-06-15 Central Research Institute Of Electric Power Industry Method for improving the quality of an SiC crystal and an SiC semiconductor device
US20130341674A1 (en) 2012-06-21 2013-12-26 Infineon Technologies Ag Reverse Conducting IGBT
DE102014108279A1 (de) 2013-06-21 2014-12-24 Infineon Technologies Austria Ag Halbleitervorrichtung mit rekombinationszentren und herstellungsverfahren

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007085387A1 (de) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
JP5843114B2 (ja) * 2011-02-15 2016-01-13 有限会社ワイ・システムズ キャリア寿命の測定方法および測定装置
US8587025B1 (en) * 2012-07-03 2013-11-19 Infineon Technologies Ag Method for forming laterally varying doping concentrations and a semiconductor device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19725150A1 (de) 1996-06-14 1997-12-18 Applied Materials Inc Ionenimplantationsverfahren
DE19640311A1 (de) 1996-09-30 1998-04-02 Eupec Gmbh & Co Kg Halbleiterbauelement mit Lateralwiderstand
US20030154912A1 (en) 2000-09-29 2003-08-21 Veli Kartal Method of producing a body of semiconductor material having a reduced mean free path length
DE60205369T2 (de) 2001-05-25 2006-05-24 Cree, Inc. Halbisolierendes siliciumcarbid ohne vanadiumdominanz
US20070240633A1 (en) 2002-06-24 2007-10-18 Leonard Robert T One hundred millimeter single crystal silicon carbide wafer
US20060267104A1 (en) 2004-12-23 2006-11-30 Infineon Technologies Ag Thyristor with integrated resistance and method for producing it
US20070120181A1 (en) 2005-11-09 2007-05-31 Infineon Technologies Ag Power IGBT with increased robustness
DE102006002903A1 (de) 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
US7737011B2 (en) 2006-07-28 2010-06-15 Central Research Institute Of Electric Power Industry Method for improving the quality of an SiC crystal and an SiC semiconductor device
DE102006035630A1 (de) 2006-07-31 2008-02-07 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterbauelements
DE102008027521A1 (de) 2008-06-10 2009-12-17 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
US20130341674A1 (en) 2012-06-21 2013-12-26 Infineon Technologies Ag Reverse Conducting IGBT
DE102014108279A1 (de) 2013-06-21 2014-12-24 Infineon Technologies Austria Ag Halbleitervorrichtung mit rekombinationszentren und herstellungsverfahren

Also Published As

Publication number Publication date
CN106340450A (zh) 2017-01-18
US20170012102A1 (en) 2017-01-12
US9905655B2 (en) 2018-02-27
DE102015111213A1 (de) 2017-01-12

Similar Documents

Publication Publication Date Title
DE102015111213B4 (de) Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE102007020039B4 (de) Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
DE102009033313A1 (de) Reduzierte Prozessempfindlichkeit von Elektroden-Halbleiter-Gleichrichtern
DE102014101951B4 (de) Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung
DE112015001055B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102015115723A1 (de) Weich schaltendes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112015003483T5 (de) Halbleitervorrichtung-herstellungsverfahren und halbleitervorrichtung
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102017131354A1 (de) Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE102015216064A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Siliziumkarbid-Epitaxiesubstrat und Siliziumkarbid-Halbleitervorrichtung
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112012000615T5 (de) SiC-Bipolartransistor mit überwachsenem Emitter
DE112006001791T5 (de) Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile
DE102019114312A1 (de) Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
DE102015109545A1 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE112014003518T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102014109643B4 (de) Bipolartransistor und verfahren zum herstellen eines bipolartransistors
DE102022114411A1 (de) Verfahren zur herstellung von ohmschen kontakten auf einem siliciumcarbid(sic)-substrat, verfahren zur herstellung einer halbleitervorrichtung, und halbleitervorrichtung
DE102016122787B4 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102018133433B4 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102015017473

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative