CN110106550A - 一种外延片的制备方法 - Google Patents

一种外延片的制备方法 Download PDF

Info

Publication number
CN110106550A
CN110106550A CN201910403135.5A CN201910403135A CN110106550A CN 110106550 A CN110106550 A CN 110106550A CN 201910403135 A CN201910403135 A CN 201910403135A CN 110106550 A CN110106550 A CN 110106550A
Authority
CN
China
Prior art keywords
atom
epitaxial
preparation
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910403135.5A
Other languages
English (en)
Inventor
李佳
芦伟立
郭艳敏
冯志红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201910403135.5A priority Critical patent/CN110106550A/zh
Publication of CN110106550A publication Critical patent/CN110106550A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及半导体技术领域，具体公开一种外延片的制备方法。所述制备方法包括：将包含预设原子的衬底置于反应腔内；在包含预设原子的衬底上生长多层外延层，获得外延片；其中，在生长至少一层外延层时，所述反应腔内的温度为预设温度，所述衬底中的预设原子在预设温度下扩散到外延层中，所述预设温度为900‑2200℃。本申请采用包含预设原子的衬底，且通过控制在生长过程中反应腔的温度，使得预设的原子在外延时能扩散到外延材料中，解决在氮化镓外延生长过程如何有效降低背景载流子的浓度和在碳化硅外延生长中载流子寿命短的问题。

Description

一种外延片的制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种外延片的制备方法。
背景技术
以GaN、SiC为代表的第三代半导体材料具有大的带隙、高的击穿电场、高的电子饱和漂移速度、强的抗辐照能力等优点，不但解决了白光照明问题，而且适合研制高温、高功率器件和特殊环境下工作的各类电子器件，其优异的性能能够满足现代电子技术对高温、高频、高功率和抗辐射等方面的要求。
高频大功率GaN外延材料需要先生长一层GaN缓冲层，再生长一层AlGaN，最后形成GaN HEMT外延材料，但是为了形成高阻GaN缓冲层，需要在GaN缓冲层中掺入碳或者铁，而Fe掺杂，由于Fe源存在记忆效应，在外延生长过程中会影响沟道和势垒生长，同时Fe掺杂源会对反应腔室产生污染；C掺杂，一般需要在低温低压下生长GaN材料才能实现较高浓度的C掺杂，但是在低温低压下生长的GaN材料的衬底质量会变差。因此如何有效提升GaN材料质量的同时有效降低背景载流子浓度是高质量高阻GaN外延生长研究的关键。
碳化硅外延材料在同质外延过程中会形成碳空位点缺陷，引入深能级缺陷，这种深能级缺陷会成为载流子的复合中心，造成载流子寿命过短。
发明内容
针对上述问题，本发明提供一种外延片的制备方法，以解决在氮化镓外延片生长过程如何有效降低背景载流子的浓度和在碳化硅外延片生长中载流子寿命短的问题。
本发明实施例提供一种外延片的制备方法，包括：
将包含预设原子的衬底置于反应腔内；
在包含预设原子的衬底上生长多层外延层，获得外延片；其中，在生长至少一层外延层时，所述反应腔内的温度为预设温度，所述衬底中的预设原子在预设温度下扩散到外延层中，所述预设温度为900-2200℃。
可选的，应用于制备氮化镓外延片时，所述预设温度为900-1600℃。
可选的，应用于制备氮化镓外延片时，所述预设温度为1100-1200℃。
可选的，所述多层外延层包括：成核层和位于所述成核层上的多层氮化镓外延材料层，其中，所述成核层的厚度为0.01-500nm，所述成核层为AlN或GaN。
可选的，所述多层外延层包括：多层氮化镓外延材料层。
可选的，应用于制备氮化镓外延片时，所述预设原子为碳原子或铁原子中的至少一种，且所述预设原子的浓度为1e11-1e18cm-3，所述预设原子的深度大于或等于0.6μm。
可选的，应用于制备碳化硅外延片时，所述多层外延层包括：多层碳化硅外延材料层，所述预设温度为1000-2200℃。
可选的，应用于制备碳化硅外延片时，所述预设温度为1500-1650℃。
可选的，应用于制备碳化硅外延片时，在包含预设原子的衬底上生长多层外延层之前，还包括：对包含预设原子的衬底进行退火；
可选的，应用于制备碳化硅外延片时，在获得外延片之后，还包括：对获得的外延片进行再退火。
可选的，应用于制备碳化硅外延片时，所述预设原子为碳原子或硅原子中的至少一种，且所述预设原子的浓度为1e11-1e18cm-3，所述预设原子的深度大于或等于0.6μm。
本申请采用包含碳原子、硅原子或碳硅混合原子的衬底，预设原子不仅不影响衬底本身的导电类型和掺杂浓度，也不影响后续外延层的导电类型和掺杂浓度，且通过控制在生长过程中反应腔的温度，使得预设的原子在外延时能扩散到外延材料层中，能够填补碳化硅外延材料中的碳空位，减少深能级缺陷，提高少子寿命，有效的降低外延材料中的碳空位密度，提高载流子寿命。
本申请采用包含碳原子、铁原子或铁碳混合原子的衬底，通过控制在生长过程中反应腔的温度，使得预设原子会扩散到GaN缓冲层中，形成高阻GaN缓冲层，为生长高频大功率GaN外延材料提供保障和基础。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的衬底示意图；
图2是本发明实施例提供的在生长时，衬底中的预设原子扩散进外延材料中示意图；
图3是本实施例提供的氮化镓外延材料示意图；
其中，100、衬底；200、预设原子层；300、预设原子；400、外延层；500、成核层。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图和具体实施方式对本发明作进一步详细的说明。
一个实施例中，参见图1-2，本实施例提供一种外延片的制备方法，包括：
将包含预设原子300的衬底100置于反应腔内；
在包含预设原子300的衬底100上生长多层外延层400，获得外延片；其中，在生长至少一层外延层时，所述反应腔内的温度为预设温度，所述衬底100中的预设原子在预设温度下扩散到外延层中，所述预设温度为900-2200℃。
在900-2200℃的预设温度下，预设原子300扩散到外延层400中，生长得到高阻氮化镓外延片或高频大功率氮化镓外延片或高载流子寿命的碳化硅外延片。
一个实施例中，参见图2，本实施例提供一种氮化镓外延片的制备方法，所述预设温度为900-1600℃，使得衬底100中的预设原子300扩散到外延层400中。
一个实施例中，参见图2，本实施例提供一种氮化镓外延片的制备方法，所述预设温度为1100-1200℃，使得衬底100中的预设原子300扩散到外延层400中。
一个实施例中，参见图3，本实施例提供一种氮化镓外延片的制备方法，所述多层外延层包括：成核层500和位于所述成核层上的多层氮化镓外延材料层，其中，所述成核层的厚度为0.01-500nm，所述成核层为AlN或GaN。
一个实施例中，参见图2，本实施例提供一种氮化镓外延片的制备方法，所述多层外延层包括：多层氮化镓外延材料层，即直接在包含预设原子200的衬底100上生长氮化镓外延层400。
一个实施例中，参见图1，本实施例提供一种氮化镓外延片的制备方法，其衬底100包含的预设原子200为碳原子或铁原子中的至少一种，所述预设原子200的浓度为1e11-1e18cm-3，所述预设原子200的深度大于或等于0.6μm。
其采用的衬底100为碳化硅晶体材料、硅、蓝宝石或氮化镓，其中所述碳化硅单晶材料的晶型为6H或4H；所述碳化硅单晶材料的导电类型为n型或p型；所述碳化硅单晶材料为正晶向、偏向<11-20>方向8度、偏向<11-20>方向4度或偏向<11-20>方向2度的碳化硅(0001)单晶材料。
控制衬底100中注入原子的深度和浓度，能够保证在外延时原子能够充分扩散到外延材料中，过多会造成原子浪费，过少存在原子太少，对外延材料的性能优化不充分的问题。
在导电衬底100注入原子，并控制原子的浓度和深度，能保证在外延过程中原子能顺利扩散到外延材料中，填补外延材料中的碳空位，减少深能级缺陷，提高少子寿命，若是原子浓度过高，不仅造成原子浪费，且衬底中多余的原子会对反应腔室产生污染。
在半绝缘100衬底上注入原子，并控制原子的浓度和深度，能保证在外延过程中原子能顺利扩散到外延材料中，若是原子浓度过高，不仅造成原子浪费，且衬底中多余的原子会对反应腔室产生污染，也会影响沟道和势垒生长。
一个实施例中，参见图2，本实施例提供一种碳化硅外延片的制备方法，所述多层外延层包括：多层碳化硅外延材料层，所述预设温度为1000-2200℃，使得衬底100中的预设原子300扩散到外延层400中。
一个实施例中，参见图2，本实施例提供一种碳化硅外延片的制备方法，所述预设温度为1500-1650℃，使得衬底100中的预设原子300扩散到外延材层400中。
一个实施例中，本实施例提供一种碳化硅外延片的制备方法，在包含预设原子200的衬底100上生长多层外延层之前，还包括：对包含预设原子200的衬底100进行退火。
一个实施例中，本实施例提供一种碳化硅外延片的制备方法，在获得外延片之后，还包括：对获得的外延片进行再退火。
直接在包含预设原子200的衬底100上生长碳化硅外延层，根据需要外延层400可以再进行退火，也可以不再进行进行退火。
一个实施例中，参见图1，本实施例提供一种碳化硅外延片的制备方法，其衬底100包含的预设原子200为碳原子或硅原子中的至少一种，所述预设原子200的浓度为1e11-1e18cm-3，所述预设原子200的深度大于或等于0.6μm。
其采用的衬底100为碳化硅晶体材料，其中所述碳化硅单晶材料的晶型为6H或4H；所述碳化硅单晶材料的导电类型为n型或p型；所述碳化硅单晶材料为正晶向、偏向<11-20>方向8度、偏向<11-20>方向4度或偏向<11-20>方向2度的碳化硅(0001)单晶材料。
控制衬底100中注入原子的深度和浓度，能够保证在外延时原子能够充分扩散到外延材料中，过多会造成原子浪费，过少存在原子太少，对外延材料的性能优化不充分的问题。
在导电衬底100注入原子，并控制原子的浓度和深度，能保证在外延过程中原子能顺利扩散到外延材料中，填补外延材料中的碳空位，减少深能级缺陷，提高少子寿命，若是原子浓度过高，不仅造成原子浪费，且衬底中多余的原子会对反应腔室产生污染。
一个实施例中，上述任意外延材料的生长方法中，所述预设原子200采用离子注入工艺从所述衬底100的表面注入到所述衬底100中。
离子注入工艺可以增加在形成所述衬底100的切磨抛工艺中，如可以在形成衬底100的切工艺之后，进行离子注入，然后再进行磨和抛光工艺；或者在形成衬底100的磨工艺之后，进行离子注入，再进行抛光工艺，这样可以避免离子注入对衬底100的表面损伤。
离子注入工艺也可以在衬底100上直接进行，然后再根据需要进行磨或者抛光工艺。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换或改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种外延片的制备方法，其特征在于，包括：
将包含预设原子的衬底置于反应腔内；
在包含预设原子的衬底上生长多层外延层，获得外延片；其中，在生长至少一层外延层时，所述反应腔内的温度为预设温度，所述衬底中的预设原子在预设温度下扩散到外延层中，所述预设温度为900-2200℃。
2.如权利要求1所述的外延片的制备方法，其特征在于：应用于制备氮化镓外延片时，所述预设温度为900-1600℃。
3.如权利要求2所述的外延片的制备方法，其特征在于：所述预设温度为1100-1200℃。
4.如权利要求2所述的外延片的制备方法，其特征在于：
所述多层外延层包括：成核层和位于所述成核层上的多层氮化镓外延材料层，其中，所述成核层的厚度为0.01-500nm，所述成核层为AlN或GaN；或
所述多层外延层包括：多层氮化镓外延材料层。
5.如权利要求2-4任一项所述的外延片的制备方法，其特征在于：所述预设原子为碳原子或铁原子中的至少一种，且所述预设原子的浓度为1e11-1e18cm-3，所述预设原子的深度大于或等于0.6μm。
6.如权利要求1所述的外延片的制备方法，其特征在于：应用于制备碳化硅外延片时，所述多层外延层包括：多层碳化硅外延材料层，所述预设温度为1000-2200℃。
7.如权利要求6所述的外延片的制备方法，其特征在于：所述预设温度为1500-1650℃。
8.如权利要求6所述的外延片的制备方法，其特征在于，在包含预设原子的衬底上生长多层外延层之前，还包括：对包含预设原子的衬底进行退火；
和/或，
在获得外延片之后，还包括：对获得的外延片进行再退火。
9.如权利要求6-8任一项所述的外延片的制备方法，其特征在于：所述预设原子为碳原子或硅原子中的至少一种，且所述预设原子的浓度为1e11-1e18cm-3，所述预设原子的深度大于或等于0.6μm。
CN201910403135.5A 2019-05-15 2019-05-15 一种外延片的制备方法 Pending CN110106550A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910403135.5A CN110106550A (zh) 2019-05-15 2019-05-15 一种外延片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910403135.5A CN110106550A (zh) 2019-05-15 2019-05-15 一种外延片的制备方法

Publications (1)

Publication Number Publication Date
CN110106550A true CN110106550A (zh) 2019-08-09

Family

ID=67490219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910403135.5A Pending CN110106550A (zh) 2019-05-15 2019-05-15 一种外延片的制备方法

Country Status (1)

Country Link
CN (1) CN110106550A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111146075A (zh) * 2019-12-18 2020-05-12 中国电子科技集团公司第十三研究所 一种提高碳化硅外延片载流子寿命的方法
CN114999900A (zh) * 2022-07-18 2022-09-02 浙江大学杭州国际科创中心 一种提高碳化硅晶圆中少数载流子寿命的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114593A (zh) * 2006-07-28 2008-01-30 财团法人电力中央研究所 提高SiC晶体质量的方法和SiC半导体器件
US20140070230A1 (en) * 2012-09-12 2014-03-13 Cree, Inc. Using a carbon vacancy reduction material to increase average carrier lifetime in a silicon carbide semiconductor device
WO2015072210A1 (ja) * 2013-11-13 2015-05-21 三菱電機株式会社 半導体装置の製造方法
CN104882381A (zh) * 2014-02-28 2015-09-02 朗姆研究公司 用于对3-d ic晶体管的鳍形沟道区进行掺杂的覆盖ald膜

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114593A (zh) * 2006-07-28 2008-01-30 财团法人电力中央研究所 提高SiC晶体质量的方法和SiC半导体器件
US20140070230A1 (en) * 2012-09-12 2014-03-13 Cree, Inc. Using a carbon vacancy reduction material to increase average carrier lifetime in a silicon carbide semiconductor device
WO2015072210A1 (ja) * 2013-11-13 2015-05-21 三菱電機株式会社 半導体装置の製造方法
CN104882381A (zh) * 2014-02-28 2015-09-02 朗姆研究公司 用于对3-d ic晶体管的鳍形沟道区进行掺杂的覆盖ald膜

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111146075A (zh) * 2019-12-18 2020-05-12 中国电子科技集团公司第十三研究所 一种提高碳化硅外延片载流子寿命的方法
CN114999900A (zh) * 2022-07-18 2022-09-02 浙江大学杭州国际科创中心 一种提高碳化硅晶圆中少数载流子寿命的方法
CN114999900B (zh) * 2022-07-18 2023-08-08 浙江大学杭州国际科创中心 一种提高碳化硅晶圆中少数载流子寿命的方法

Similar Documents

Publication Publication Date Title
KR100853991B1 (ko) 바이폴라형 반도체 장치 및 그의 제조방법
JP5285202B2 (ja) バイポーラ型半導体装置およびその製造方法
CN108352306B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
EP2192211B1 (en) Stable Power Devices on Low-Angle Off-Cut Silicon Carbide Crystals
JP4185215B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
US20160254148A1 (en) Silicon carbide semiconductor device and manufacturing method for same
KR20220020817A (ko) 갈륨 질화물 고전자이동도 전계효과 트랜지스터의 계면 열저항 감소를 위한 에피택셜 성장 방법
EP4254506A2 (en) Mix doping of a semi-insulating group iii nitride
KR100877771B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
EP1933386A1 (en) Process for producing silicon carbide semiconductor device
JP3443379B2 (ja) 半導体膜の成長方法及び半導体装置の製造方法
JP6729416B2 (ja) 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
US20210005517A1 (en) Reusable wide bandgap semiconductor substrate
KR100887384B1 (ko) 고주파 다이오드 및 그 제조방법
CN110106550A (zh) 一种外延片的制备方法
EP3501033A1 (en) Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
KR102136000B1 (ko) 에피택셜 탄화 규소 단결정 웨이퍼의 제조 방법 및 에피택셜 탄화 규소 단결정 웨이퍼
CN110164959A (zh) 一种衬底及外延片
US20180082898A1 (en) Methods for Splitting Semiconductor Devices and Semiconductor Device
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
CN213459745U (zh) 高电子迁移率晶体管外延结构及高电子迁移率晶体管
Chen et al. Terrace Engineering of the Buffer Layer: Laying the Foundation of Thick GaN Drift Layer on Si Substrates
JP2024001751A (ja) 窒化物半導体ウェーハ、及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190809

RJ01 Rejection of invention patent application after publication