JP2001525990A - SiCからなるpn型ダイオードおよびその製造方法 - Google Patents

SiCからなるpn型ダイオードおよびその製造方法

Info

Publication number
JP2001525990A
JP2001525990A JP54910798A JP54910798A JP2001525990A JP 2001525990 A JP2001525990 A JP 2001525990A JP 54910798 A JP54910798 A JP 54910798A JP 54910798 A JP54910798 A JP 54910798A JP 2001525990 A JP2001525990 A JP 2001525990A
Authority
JP
Japan
Prior art keywords
layer
drift layer
impurity
grid
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP54910798A
Other languages
English (en)
Inventor
ロットナー,クルト
ショナー,アドルフ
バコウスキ,ミエテク
Original Assignee
エービービー リサーチ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from SE9701724A external-priority patent/SE9701724D0/xx
Application filed by エービービー リサーチ リミテッド filed Critical エービービー リサーチ リミテッド
Publication of JP2001525990A publication Critical patent/JP2001525990A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 SiCからなるpn型ダイオードが、高いイオン化エネルギを有する第1の不純物によってドーピングされた第1のエミッタ層部分(9,11)と、グリッドとして設計された第2の部分(7)とを有し、該第2の部分が、上方から垂直にドリフト層と前記第1のエミッタ層部分との間の接合部を通過して延び、かつ、前記ドリフト層によって横方向に相互に離隔されるグリッド部分を有し、該グリッド部分の下端から一定の垂直方向距離の位置に、これらのグリッド部分に隣接する前記第1のエミッタ層部分と前記ドリフト層とによってpn接合を構成している。前記デバイスの異なるパラメータは、ブロッキング状態において前記ドリフト層の空乏が、前記グリッド部分の間に連続した空乏領域を形成することを可能とし、それによって、前記pn接合における高い電場を遮蔽し、これによって、pn接合が高い電場に晒されることがないように選択される。

Description

【発明の詳細な説明】 SiCからなるpn型ダイオードおよびその製造方法 発明の技術分野および従来技術 この発明は、SiCからなる以下の層、すなわち、高濃度にドーピングされた n型基板層、低濃度にドーピングされたn型ドリフト層、および、ドーピングさ れたp型エミッタ層を、その記述の順序で上に重ねたpn型ダイオード、並びに 、そのようなダイオードの製造方法に関するものである。 SiCは、優れた物理的特性を有する。すなわち、高い熱的安定性により、S iCから製造されたデバイスは、高い温度、すなわち1000Kまでの温度で動 作することができ、高い熱伝導性により、SiCデバイスは高い空間密度で配置 することができ、絶縁破壊電圧は、Siにおけるよりも約10倍高い。これらの 特性により、SiCは、デバイスのブロッキング状態において高い電圧が生ずる 条件下で動作する高電力デバイス用の材料として非常に適している。しかしなが ら、ほとんどのドーピング用の不純物のSiC内における拡散率は非常に低く、 そのために、SiCからなるpn型ダイオードの前記p型エミッタ層を形成する には、注入技術を使用することが望まれる。このことは、この注入にSiC内で 比較的高い拡散率を有する不純物が使用され、それによって、pn接合が注入損 傷から空間的に分離されているのでない限り、ダイオードのpn接合が、この注 入によってデバイスの損傷された領域に設けられることを意味している。損傷し た領域内にpn接合を配置することは、高い漏れ電流を生じ、それによって、ダ イオードの逆方向特性が悪化することになる。しかしながら、順方向電圧降下を 低くし、それによって、デバイスの良好な順方向特性を得るように、低いイオン 化エネルギを有する不純物で、エミッタ層をドーピングすることも望まれている 。これら2つの要求される特性を組み合わせたSiC用のアクセプタの候補は存 在しない。 発明の概要 この発明の目的は、良好な逆方向特性と良好な順方向電圧降下とを組み合わせ ることにより、上述した問題を解決するダイオード、およびその製造方法を提供 することである。 この目的は、エミッタ層が、低いイオン化エネルギを有する第1の不純物によ って高濃度にドーピングされた第1の部分と、グリッドとして設計された第2の 部分とを具備し、該第2の部分が、ドリフト層と前記第1の部分との間の接合を 上方から垂直に通過して延びる複数のグリッド部分を有し、これらのグリッド部 分が、該グリッド部分の下端から一定の垂直方向距離をあけた位置において、こ れらのグリッド部分に隣接する前記第1の部分と前記ドリフト層とによってpn 接合を構成するためのドリフト層領域によって、横方向に相互に離隔されており 、前記ドリフト層および前記グリッド部分のドーピング濃度、前記pn接合の位 置に対する前記グリッド部分の深さ、および、前記グリッド部分どうしの間の横 方向距離は、ブロッキング状態におけるドリフト層の空乏が、グリッド部分どう しの間に連続した空乏領域を形成することを可能にし、それによって、前記第1 のエミッタ層と前記ドリフト層とにより形成されたpn接合における高い電場を 遮蔽し、pn接合が高い電場に晒されないように選択された、ダイオードを提供 することにより達成される。 前記2つの部分からなるエミッタ層を構成することにより、低いイオン化エネ ルギを有し、それによって高いエミッタ効率を有する前記第1の不純物が、ダイ オードの順方向伝導特性を決定し、高い電流密度において、低い順方向電圧降下 を生じる一方、前記グリッド部分によって構成された前記エミッタ層の第2の部 分が、前記グリッド部分間の体積を絞って、前記第1のエミッタ層部分と前記ド リフト層とによって構成され、注入によってデバイスが損傷を受けた前記pn接 合において電場が低くなることを保証し、それによって、漏れ電流を大幅に低減 することができる。したがって、そのようなダイオードは、順方向伝導状態のみ ならずブロッキング状態においても優れた特性を有する。 この発明の好ましい態様によれば、前記第2の部分は、第1の部分の前記第1 の不純物よりも、SiC内での拡散率が高い第2の不純物でドーピングされてい る。このことは、前記ドリフト層内に、前記第1の不純物よりも前記第2の不純 物を深く拡散させることにより、前記グリッド部分を形成することを可能にする アニーリ ング段階に先行する注入により、ダイオードのエミッタ構造を形成することがで きることを意味している。このように、低いイオン化エネルギを有する前記第1 の不純物によって、ダイオードの順方向状態における高いエミッタ効率を生じさ せる利益を得ることができ、さらに、ダイオードが逆方向にバイアスをかけられ たときに注入損傷から空間的に離れたpn接合を得ることができる。したがって 、前記第2の不純物として、ダイオードの逆方向特性をさらに改善する、高いイ オン化エネルギを有する不純物を使用することができ、この発明のさらに好まし い態様はこの特徴に基づいている。 この発明の他の好ましい態様によれば、前記第2の部分は、SiC層に深刻な 損傷を与えることなく、SiC層内に深く注入される不純物でドーピングされて いる。また、この態様は、ブロッキング状態において、注入により損傷を受けた 領域から離れた領域で、高い電場を維持することを可能とし、順方向状態での高 い電流密度において低い順方向電圧降下を得ることができる。 この発明の他の好ましい態様によれば、ダイオードは、前記エミッタ層の前記 第1の部分に少なくとも部分的に、上方からエッチングされたトレンチを具備し 、前記グリッド部分は、前記トレンチの底部に形成されている。これにより、p n接合と前記エミッタ部分の下端部との間に大きな垂直方向距離を得ることがで き、デバイスのブロッキング状態において、pn接合を前記第1のエミッタ層部 分から離隔状態に保持することを容易にすることができる。 この発明の他の好ましい態様によれば、エミッタ層の前記第1の部分は、アル ミニウムによってドーピングされている。アルミニウムは、高い電流密度におい ても、前記エミッタ層の前記第1の部分のための不純物として非常に良好に適合 する、低いイオン化エネルギと、高いエミッタ効率とを有している。 この発明の他の好ましい態様によれば、エミッタ層の前記第2の部分は、ホウ 素でドーピングされている。ホウ素は、注入後のアニーリング段階により前記グ リッド部分を形成するのに好適な、比較的高いSiC内拡散率を有しており、特 に高い電流密度において比較的悪いエミッタ効率に帰結する高いイオン化エネル ギを有し、エミッタ層全体をドープするための不純物としては、あまり好適でな い。 エミッタ層の前記第1の部分の不純物としてのアルミニウムと、前記エミッタ 層 の第2の部分の不純物としてのホウ素との組み合わせにより、非常に魅力的なp n型ダイオードが構成される。そのようなダイオードにおいて、順方向伝導特性 は、アルミニウムの高いエミッタ効率によって決定される。逆方向電圧を増大さ せると、ホウ素でドーピングされたグリッド部分が、一層、デバイスの逆方向特 性を決定する、均一にドーピングされた層のように機能し、注入損傷が存在する アルミニウムpn接合において電場を低く維持する。順方向伝導モードにおいて は、ホウ素によりドーピングされたグリッド部分は、高い電流密度において、そ のエミッタ効率が減少し始めるまでは追加のエミッタ領域として機能するが、ア ルミニウムによってドーピングされたエミッタ層部分は、なおも機能しており、 低い順方向電圧降下を維持する。そのような構造を有するダイオードは、アルミ ニウムとホウ素のSiC内における拡散率の相違のために、アニーリング段階に 先行する注入によって容易に製造することができる。 また、この発明の目的は、 1) 高濃度にドーピングされたSiCからなるn型基板層の上に、SiCから なる低濃度にドーピングされたn型ドリフト層をエピタキシャル成長させるステ ップと、 2) 低イオン化エネルギを有する第1の不純物で高濃度にドーピングされた第 1のp型のエミッタ層を前記ドリフト層の上に設けるステップと、 3) 横方向に間隔をあけた領域において、前記ドリフト層内に第2のp型不純 物を導入し、第2のエミッタ層のグリッド部分であって、その下端が、それらの 間を離隔する前記第1のエミッタ層部分と前記ドリフト層とにより構成されるp n接合から一定の垂直方向距離をあけて配されるグリッド部分を前記ドリフト層 内に形成するステップとを具備し、 前記ドリフト層および前記グリッド部分のドーピング濃度、前記pn接合の位 置に対する前記グリッド部分の深さ、および、前記グリッド部分間の横方向距離 を、ブロッキング状態におけるドリフト層の空乏が、グリッド部分間に連続した 空乏領域を形成することができ、それによって、前記pn接合における高い電場 を遮蔽して該pn接合が高い電場に晒されないように選択する、 SiC内にpn型ダイオードを製造する方法を提供することにより達成される。 このようにして、目標とする特性を有し、かつ、上述した発明の異なる好まし い態様によるダイオードである、SiCからなるpn型ダイオードを製造するこ とが可能となる。 この発明の他の好ましい態様によれば、この方法は、前記第1のエミッタ層部 分が、ステップ2)において、低イオン化エネルギを有する前記不純物を、ステ ップ1)において成長した前記ドリフト層内に注入することにより設けられ、ス テップ3)において、SiC内で高い拡散率を有する第2の不純物が、ステップ 1)において成長したドリフト層内に、相互に横方向に間隔をあけた領域内に注 入することによって導入され、ステップ3)が、前記pn接合から一定垂直方向 距離において前記第2のエミッタ層部分を形成するために、前記第2の不純物が 前記第1の不純物よりも前記ドリフト層内部に拡散するような高い温度で、注入 された領域をアニーリングすることをも含むことを特徴としている。 このようにして、SiC内において高い拡散率を有する不純物をドリフト層内 に注入することにより、それに続くアニーリングステップによって好ましいグリ ッド構造を形成することができ、それによって、ダイオードのブロッキング状態 におけるpn接合を注入損傷から空間的に十分に離すことができる。 この発明の他の好ましい態様によれば、前記方法は、さらに、 4) ステップ3)が実施される前に前記第2のエミッタ層部分が形成されるべ き位置に、前記ドリフト層内に上方からトレンチをエッチングして形成し、前記 ステップ3)において、前記第2の不純物が、前記グリッドを形成する前記エミ ッタ層部分を形成するために、前記トレンチの少なくとも底部に導入されるステ ップを具備している。 「トレンチ」は、この明細書中では、広く解釈され、線のような細長い形態の みならず、点のように窪んだ形態を有していてもよい。 前記第2の不純物の前記トレンチ底部への導入に先行するこのエッチングステ ップは、グリッド部分の下端と、前記第1のエミッタ層部分との間の大きな垂直 方向距離を得ることを可能にしている。 この発明のさらに好ましい特徴および利点は、以下の説明および他の従属請求 項から明らかになる。 図面の簡単な説明 例として引用されたこの発明の好ましい実施形態の詳細な説明に続く、以下の 添付図面を参照する。 これらの図において、 図1〜3は、図3に示されたこの発明の第1の好ましい実施形態に係るSiC からなるpn型ダイオードの製造方法に使用されるいくつかのステップを示して おり、 図4は、この発明の第2の好ましい実施形態に係るダイオードを概略的に示し ており、 図5は、低いブロッキング電圧が印加されたブロッキングモードにおける図3 に係るダイオードの上側部分を非常に概略的に示しており、空乏領域がpn接合 を第1のエミッタ層部分から離隔していることが示されており、 図6は、高いブロッキング電圧が印加されたダイオードの、図5に対応する図 面であり、 図7は、この発明の第3の好ましい実施形態に係るダイオードの一部を概略的 に示す拡大図である。 発明の好ましい実施形態の詳細な説明 まず第1に、図面に示された別々のデバイスにおける領域の相対的な寸法は、 図面を明確にするために選択されただけのものであって、全く異なっていてもよ く、マスキングやデマスキングのような、この発明とともには行わない他の多く の従来の処理ステップは、図面から省略されていることを指摘しておく。 図1には、好ましくは、化学気相堆積(CVD)技術を使用することにより、 高濃度にドーピングされたn型基板層1と低濃度にドーピングされたn型ドリフ ト層2とが、相互に上下にエピタキシャル成長されたものが示されている。前記 基板層1に対して良好なオーム接触を形成する接触層3が、基板層1に設けられ ている。さらに、より高い注入エネルギを使用することによって得られた若干低 いドーピング濃度の層5の上に、高濃度にドーピングされたp++層4を製造す るために、ア ルミニウムが、2つのステップにおいてドリフト層2内に注入される。 図示しないマスクが、その後、線または点または他の任意の形状に孔によって かたどられ、その後、ホウ素によってドーピングされる横方向に間隔をあけた領 域6を形成するために、ホウ素イオンが、層4,5内に、これらの孔を通して注 入される。 その後、間に配されるアルミニウムがドーピングされた領域によって形成され た第1のエミッタ層部分の下側境界8から垂直方向に十分に離れた下端を有する グリッド部分7を形成するために、ホウ素をドリフト層内に拡散させる、約13 00〜1700℃の高温で、アニーリングステップが実行される。ここで、ホウ 素は高い注入エネルギを使用することによって最初からアルミニウムよりも深く 注入されてもよいことを強調しておく。前記第1のエミッタ層部分は、接触層1 0への良好なオーム接触を行う1020cm-3程度のドーピング濃度を有する、高 濃度にドーピングされた副接触部9と、その下方に配置され、約1019cm-3の ドーピング濃度を有する他の副接触部11とを有している。これら副接触部9, 11によって形成された第1のエミッタ層部分の厚さは、0.5〜1μmの範囲 でよいが、前記グリッド部分7は、前記接触層10から測定して約2μmの深さ を有していてもよい。 2つの隣接するグリッド部分間の間隔は、2〜3μm程度でよく、前記グリッド 部分7におけるドーピング濃度は、一般には、5×1017〜5×1018cm-3で よい。 図3に示されたものと機能に関して同様の、この発明の第2の好ましい実施形 態によるダイオードは、図4に示されており、図3に示されたものと唯一相違し ているのは、前記接触層10に良好にオーム接触する前記第1のエミッタ層部分 の前記副接触部が、注入による第2のエミッタ層部分11およびグリッド部分7 の形成後の、CVDによるアルミニウムをドーピングされた層の再成長ステップ により形成されることである。前記接触層10は省略されてもよい。 上記において説明され、図3および図4に示された形式のダイオードの機能を 以下に説明する。このダイオードは、JBS(ショットキーバリア接合ダイオー ド)の機能と同様の挙動を有する。デバイスの順方向伝導状態において、その特 性は、第1のエミッタ層部分9,11におけるアルミニウムの高いエミッタ効率 によって決定され、ホウ素をドーピングされたグリッド部分7は、高電流密度に おいて、こ れらの比率のエミッタ効率が減少し始めるまで、追加のエミッタ領域として機能 する。しかしながら、アルミニウムをドーピングされたエミッタ層部分は、依然 として機能しており、低い順方向電圧降下を維持している。アルミニウムのエミ ッタ効率は、高電流密度においても、ホウ素の約2倍高い。デバイスがブロッキ ングモードにあるときには、グリッド部分7の間に配されているドリフト層の領 域12は、空乏化され、そのために、電場は、アルミニウム−pn接合において 低く保持される。したがって、電場は、構造の品質が高い場合には高く、品質が 低く、ブロッキングモードにおいて低い漏れ電流を生ずる場合には低い。ブロッ キング電圧は、図5においては低く、p型のドーピングされたグリッド部分が、 デバイスの逆方向特性を決定するブロッキング電圧を増大させたときに、均一な 層とほとんど同様に機能することが示されている。 図7には、エッチング処理、好ましくは、ドライエッチング(RIE)により 、上方からドリフト層内に、正確には、少なくとも部分的に前記第1のエミッタ 層部分15内に、前記グリッド部分が形成されるべき位置に、トレンチ14が食 刻される方法が示されている。これらのトレンチは、線または点でよい。この場 合に、グリッド部分7は、各グリッド部分の下端16と、それらに隣接配置され ている前記第1のエミッタ層部分の境界8との間に比較的大きな垂直方向距離を 得るために、前記第2の不純物、好ましくはホウ素の、トレンチの底部への注入 およびその後の、ドリフト層への不純物のさらなる拡散のためのアニーリングス テップの実行とにより生成される。その後、接触層10は、従来の方法で設けら れてもよい。もちろん、その方法は、ここでは説明されていない、マスキング、 パターニングおよびデマスキングのような他のステップを含んでいても良い。図 7は、ダイオードの一部のみを示しており、この場合にも、グリッド部分は、横 方向に間隔をあけて配置されている。 この発明は、上述した実施形態に限定されるものではなく、多くの変更が可能 であることは、この発明の基本的な概念を逸脱することなく、当業者に明らかで ある。 請求の範囲に言及された層の数は、最小数であり、デバイス内にさらに多くの 層を配置すること、または、任意の層をデバイス内において異なる領域の選択的 なドーピングによって複数の層に分割することは発明の範囲内の事項である。特 に、ド リフト層を、エミッタ層領域に特に低いドーピング濃度の部分を近接させる等、 異なるドーピング濃度のサブレイヤによって構成して、そこでのドリフト層の空 乏化を促進してもよい。 「基板層」は、この明細書において、上述した層の陰極に最も近接する層とし て解釈され、この分野におけるこの語の厳密な意味における基板層、すなわち、 成長が開始される層である必要はない。現実の基板層は、いずれかの層でよく、 多くの場合、最も厚い層であり、ドリフト層であってもよい。請求の範囲および 明細書中における、「基板層…相互に上下にエピタキシャル成長」の定義は、基 板ディスクの上面における成長により、エピタキシャル成長が開始される場合を も含んでいる。しかしながら、その基板がエピタキシャル成長する必要はない。 請求の範囲に記載された方法は、言及された順序に相互の上に配置された層の 成長に制限されないものと解釈され、これらの層の他の順序による成長も発明の 範囲に含まれる。例えば、ドリフト層から開始して、いわゆる基板層および陰極 を最後に成長させる方法でもよい。 エピタキシャル成長、好ましくは、グリッド部分を形成するための第2の不純 物の注入後の再成長によって、第1のエミッタ層部分全体を製造することも可能 であるが、最初に前記第1のエミッタ層部分を成長させ、その後、第2の不純物 の注入またはグリッド部分の形成を行うこともできる。 方法の発明の従属請求項における「2)前記ドリフト層の上面に設け…」は、 もちろん、図に示される場合のように、ドリフト層の領域が第1のエミッタ層部 分を横方向に取り囲んでいる場合をも含んでいる。

Claims (1)

  1. 【特許請求の範囲】 1. SiCからなる層、すなわち、 高濃度にドーピングされたn型の基板層(1)、 低濃度にドーピングされたn型のドリフト層(2)、および、 ドーピングされたp型エミッタ層(7,9,11,15)を、この順序で相互の 上に配してなるpn型ダイオードであって、 前記エミッタ層が、低イオン化エネルギを有する第1の不純物で高濃度にドー ピングされた第1の部分(9,11,15)と、前記ドリフト層と前記第1の部 分との間の接合部を通過して上方から垂直に延びる複数の部分を有するグリッド として設計された第2の部分(7)とを具備し、 該第2の部分(7)が、前記隣接するグリッド部分の間において、該グリッド 部分の下端から一定の垂直方向の距離をあけた位置に、前記第1の部分と前記ド リフト層とによりpn接合(8)を形成するために、ドリフト層領域(12)に より相互に横方向に離隔され、 前記ドリフト層および前記グリッド部分のドーピング濃度、前記pn接合の位 置に対する前記グリッド部分の深さ、および、前記グリッド部分間の横方向距離 が、ブロッキング状態において、ドリフト層の空乏が、前記グリッド部分間に連 続した空乏領域(13)を形成することができ、それによって、前記pn接合に おける高い電場を遮蔽し、該pn接合が高い電場に晒されないように選択される ことを特徴とするダイオード。 2. 前記第2の部分(7)が、前記第1の部分の前記第1の不純物よりも、S iC内で高い拡散率を有する不純物によってドーピングされていることを特徴と する請求項1記載のダイオード。 3. 前記第2の部分が、前記SiC層に過度の損傷を与えることなく該SiC 層内に深く注入される不純物によってドーピングされていることを特徴とする請 求項1または請求項2記載のダイオード。 4. 前記第2の部分(7)の不純物が、高いイオン化エネルギを有しているこ とを特徴とする請求項1から請求項3のいずれかに記載のダイオード。 5. 前記エミッタ層の前記第1の部分(9,11,15)内に少なくとも部分 的に上方からエッチングされたトレンチ(14)を具備し、前記グリッド部分( 7)が、前記トレンチの底部に形成されていることを特徴とする請求項1から請 求項4のいずれかに記載のダイオード。 6. 前記エミッタ層の前記第1の部分(9,11,15)が、アルミニウムに よってドーピングされていることを特徴とする請求項1から請求項5のいずれか に記載のダイオード。 7. 前記エミッタ層の前記第2の部分(7)が、ホウ素によってドーピングさ れていることを特徴とする請求項1から請求項6のいずれかに記載のダイオード 。 8. SiCからなるpn型ダイオードの製造方法であって、 1) SiCからなる高濃度にドーピングされたn型基板層(1)の上面に、S iCからなる低濃度にドーピングされたn型ドリフト層(2)をエピタキシャル 成長させるステップと、 2) 前記ドリフト層の上面に、低いイオン化エネルギを有する第1の不純物で 高濃度にドーピングされたp型の第1のエミッタ層部分(9,11,15)を設 けるステップと、 3) 前記ドリフト層内に第2のエミッタ層部分(7)を形成するために、横方 向に間隔をあけた複数の領域において、第2のp型不純物を前記ドリフト層内に 導入し、前記第2のエミッタ層部分(7)の下端(16)を、それらを離隔する 第1のエミッタ層部分と前記ドリフト層とによりそれらの間に形成されるpn接 合から一定の垂直方向距離をあけた位置に形成するステップとを具備し、 前記ドリフト層および前記グリッド部分のドーピング濃度、前記pn接合の位 置 に対する前記グリッド部分の深さ、および、前記グリッド部分間の横方向距離を 、ブロッキング状態において、ドリフト層の空乏が、前記グリッド部分の間に連 続した空乏領域を形成することができ、それによって、前記pn接合における高 い電場を遮蔽して該pn接合が高い電場に晒されないように選択することを特徴 とする方法。 9. 前記第1のエミッタ層部分(9,11,15)が、前記ステップ2)にお いて、低イオン化エネルギを有する前記不純物を、前記ステップ1)において成 長したドリフト層内に注入することにより設けられ、前記ステップ3)において 、SiC内で高い拡散率を有する第2の不純物が、前記ステップ1)において成 長したドリフト層内に注入されることによって、相互に横方向に離間された領域 に導入され、前記ステップ3)が、前記pn接合から一定の垂直方向距離におい て前記第2のエミッタ層部分を形成するために、前記第1の不純物よりも深く前 記ドリフト層内に前記第2の不純物を拡散させるような高い温度で、前記注入さ れた領域のアニーリングを行うことをも含んでいることを特徴とする請求項8記 載の方法。 10. 前記方法が、さらに、 4) ステップ3)を実行する前に前記第2のエミッタ層部分(7)が形成され るべき位置に、前記ドリフト層内に上方からトレンチ(14)をエッチングし、 ステップ3)において、前記第2の不純物が、グリッドを形成する前記エミッタ 層部分(7)を形成するために、前記トレンチの少なくとも底部に導入されるス テップを具備することを特徴とする請求項8記載の方法。 11. ステップ3)における導入が、前記第2の不純物を横方向に間隔をあけ た複数箇所において前記ドリフト層内に注入することにより実行され、前記ステ ップ3)の後に、前記注入された領域をアニーリングするステップが続き、前記 ステップ2)において、前記第1のエミッタ層部分が、前記第2のエミッタ層部 分およびそれらの間に配置された前記ドリフト層の上に、エピタキシャル成長さ せることにより設けられることを特徴とする請求項8記載の方法。 12. 前記第1のエミッタ層部分(9)が、前記ステップ2)において、前記 ドリフト層上にエピタキシャル成長させることにより設けられ、SiC内におい て高い拡散率を有する前記第2の不純物が、前記ステップ3)において、前記第 1のエミッタ層部分内の横方向に間隔をあけた複数の位置に注入することによっ て導入され、この注入の後に、前記第2の不純物を前記pn接合から垂直方向に 深くドリフト層内に拡散させるために、前記注入領域をアニーリングするステッ プが続くことを特徴とする請求項8記載の方法。 13. 前記ステップ3)によって導入された前記第2の不純物が、高いイオン 化エネルギを有することを特徴とする請求項8から請求項12のいずれかに記載 の方法。 14. 前記ステップ3)において導入された前記第2の不純物が、ホウ素であ ることを特徴とする請求項8から請求項13のいずれかに記載の方法。 15. 前記第1の不純物がアルミニウムであることを特徴とする請求項8から 請求項14記載のいずれかに記載の方法。
JP54910798A 1997-05-09 1998-02-12 SiCからなるpn型ダイオードおよびその製造方法 Pending JP2001525990A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9701724A SE9701724D0 (sv) 1997-05-09 1997-05-09 A pn-diode of SiC and a method for production thereof
SE9701724-8 1997-05-09
PCT/SE1998/000239 WO1998052232A1 (en) 1997-05-09 1998-02-12 A PN-DIODE OF SiC AND A METHOD FOR PRODUCTION THEREOF

Publications (1)

Publication Number Publication Date
JP2001525990A true JP2001525990A (ja) 2001-12-11

Family

ID=20406870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54910798A Pending JP2001525990A (ja) 1997-05-09 1998-02-12 SiCからなるpn型ダイオードおよびその製造方法

Country Status (2)

Country Link
EP (1) EP0980589A1 (ja)
JP (1) JP2001525990A (ja)

Also Published As

Publication number Publication date
EP0980589A1 (en) 2000-02-23

Similar Documents

Publication Publication Date Title
US6083814A (en) Method for producing a pn-junction for a semiconductor device of SiC
US5851908A (en) Method for introduction of an impurity dopant in SiC, a semiconductor device formed by the method and a use of highly doped amorphous layer as a source for dopant diffusion into SiC
US5710059A (en) Method for producing a semiconductor device having a semiconductor layer of SiC by implanting
US7358565B2 (en) Semiconductor device having improved insulated gate bipolar transistor and method for manufacturing the same
TWI384555B (zh) 改進SiC晶質之方法及SiC半導體元件
US8975136B2 (en) Manufacturing a super junction semiconductor device
EP1026749A1 (en) Semiconductor device and method for fabricating the same
US9029944B2 (en) Super junction semiconductor device comprising implanted zones
US20160276497A1 (en) Semiconductor device and manufacturing method thereof
US20240105783A1 (en) Method for manufacturing a grid
US5705406A (en) Method for producing a semiconductor device having semiconductor layers of SiC by the use of an ion-implantation technique
US5902117A (en) PN-diode of SiC and a method for production thereof
JP6961088B2 (ja) 半導体装置及び半導体装置の製造方法
CN108231886B (zh) 制造半导体器件的方法以及半导体器件
JP4048856B2 (ja) 半導体装置の製造方法
JP7332543B2 (ja) 半導体装置
US9722040B2 (en) Method for manufacturing an insulated gate bipolar transistor
JP2006186040A (ja) 半導体装置及びその製造方法
JP2001525990A (ja) SiCからなるpn型ダイオードおよびその製造方法
JP4530432B2 (ja) 注入工程を使用してSiC半導体層を有する半導体デバイスを製造する方法
US10312133B2 (en) Method of manufacturing silicon on insulator substrate
JP2006173255A (ja) 半導体装置及びその製造方法
JP4691224B2 (ja) 注入ステップを使用して半導体デバイスを製造する方法およびこの方法により製造されるデバイス
JP2024060938A (ja) 炭化珪素ウェハおよびそれを用いた炭化珪素半導体装置
JP2001508946A (ja) SiCを使用したショットキー・ダイオードとその製造方法