CN104282555B - 一种绝缘栅双极性晶体管的制造方法 - Google Patents
一种绝缘栅双极性晶体管的制造方法 Download PDFInfo
- Publication number
- CN104282555B CN104282555B CN201310289822.1A CN201310289822A CN104282555B CN 104282555 B CN104282555 B CN 104282555B CN 201310289822 A CN201310289822 A CN 201310289822A CN 104282555 B CN104282555 B CN 104282555B
- Authority
- CN
- China
- Prior art keywords
- interarea
- semiconductor substrate
- insulated gate
- gate bipolar
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000002347 injection Methods 0.000 claims description 19
- 239000007924 injection Substances 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 3
- 238000009825 accumulation Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 238000009751 slip forming Methods 0.000 claims 2
- 230000008569 process Effects 0.000 abstract description 6
- 238000009826 distribution Methods 0.000 description 10
- 238000000137 annealing Methods 0.000 description 6
- 239000000872 buffer Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000006173 Good's buffer Substances 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种绝缘栅双极性晶体管的制造方法，包括，提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面；在所述半导体衬底的第一主面形成第一导电类型的离子注入层；在所述半导体衬底的第一主面外延形成第一导电类型的漂移区；将所述离子注入层形成场终止层；基于所述漂移区形成所述绝缘栅双极性晶体管的第一主面结构；自所述半导体衬底的第二主面开始减薄所述半导体衬底直到露出所述场终止层；在形成有所述场终止层的所述半导体衬底的第二主面继续形成所述绝缘栅双极性晶体管的剩余第二主面结构。本发明不需要专用设备，现有NPT生产设备就可以完成整个流程。
Description
技术领域
本发明属于功率半导体器件技术领域，涉及绝缘栅双极性晶体管（IGBT），尤其是场终止型绝缘栅双极性晶体管（FS-IGBT）的制备方法。
背景技术
IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）是在VDMOS（Vertical Double-diffused MOSFET，垂直双扩散场效应晶体管）的基础上改进成的新器件，IGBT的纵向结构己从最初的PT型（Punch Through，穿通型）单一结构发展到了现在成熟的NPT型（Non-Punch Through，非穿通型）、FS型（Field-Stop，场终止型），在沟道结构上主要有Planer（平面型）和Trench（沟槽型）。
FS-IGBT（场截止型绝缘栅双极性晶体管）同时具有PT-IGBT（穿通型绝缘栅双极性晶体管）和NPT-IGBT（非穿通型绝缘栅双极性晶体管）的优点。FS-IGBT利用N型场截止层使得电场分布由NPT型的三角形分布转为了类梯形分布，缩短了器件的厚度，大幅降低了器件的导通压降和损耗。但这给工艺增加了难度，目前FS结构的IGBT制造主要采用的高能注入、激光退火、硅片键合、多次外延等方法来实现。高能注入，需要专用设备，甚至需要多次注入；激光退火需要专用的设备，目前国内没有成熟技术；硅片键合的方法同样需要专用的设备；多次外延成本较高，同样产能也会降低。上述方法生产成本较高，同NPT-IGBT生产设备相比，需要增加额外的设备投入。
现有技术中，FS-IGBT工艺流程如图7，N+缓冲层弥补了NPT-IGBT具有较厚耐压层N-区的不足之处。PT结构中，N-基区与P+发射区之间有一个N+区缓冲层，该层的N型掺杂浓度较N-基区高得多，其间的电场呈直角梯形分布，基区厚度较薄，但其电阻温度系数不理想，不利于多芯片并联的自均流效应的实现。FS型结构中的缓冲层掺杂浓度比PT型结构缓冲层N+浓度低，但比基区N-浓度高，于是电场在其间的分布呈斜角梯形分布，基区可以明显减薄，却还能保留正电阻温度系数的特征。当然，这样的制作难度增大了。因为FS-IGBT的缓冲层是靠离子注入，然后退火形成的，在这之前表面的金属-氧化物-半导体场效应晶体管（metal-oxide-semiconductor field effect transistor，简称“MOSFET”）结构都已做完，如果离子注入后退火时间过长，温度过高，势必会导致表面MOSFET结构中各p-n结结深发生变化，且已做成的表面MOSFET结构的铝层限制了退火温度必须控制在500°C以下。所以，考虑到这点，FS-IGBT的N+缓冲层一般只能作到几微米至几十微米左右。但用如此薄的缓冲层做强电场中止层是很不安全的，所以制作时候对工艺要求较高。
同时，现有技术FS结构的IGBT制造主要采用高能注入、激光退火、硅片键合、多次外延等方法来实现，也有通过扩散和推阱然后再生长外延层实现FS结构的方法。但是形成的FS层的浓度分布并不理想，浓度分布不是FS结构需要的理想分布。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。
鉴于上述和/或现有IGBT的制造方法中存在的问题，提出了本发明。
因此，本发明的目的是提出一种IGBT的制造方法，该方法采用注入、外延、推阱的简单方法实现buffer层浓度分布，本方法不需要专用设备，现有NPT生产设备就可以完成整个流程。
为解决上述技术问题，本发明提供了如下技术方案：一种绝缘栅双极性晶体管的制造方法，包括，提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面；在所述半导体衬底的第一主面形成第一导电类型的离子注入层；在所述半导体衬底的第一主面外延形成第一导电类型的漂移区；将所述离子注入层形成场终止层；基于所述漂移区形成所述绝缘栅双极性晶体管的第一主面结构；自所述半导体衬底的第二主面开始减薄所述半导体衬底直到露出所述场终止层；在形成有所述场终止层的所述半导体衬底的第二主面继续形成所述绝缘栅双极性晶体管的剩余第二主面结构。
作为本发明所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：所述将所述离子注入层形成场终止层是在900℃～1300℃的条件下，高温推阱100～3000min。
作为本发明所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：所述基于所述漂移区形成所述绝缘栅双极性晶体管的第一主面结构包括：在形成有所述基区的所述半导体衬底的第一主面上形成栅氧层；在所述栅氧层上积淀形成多晶硅层；有选择的在所述栅氧层和所述多晶硅层上经过光刻、刻蚀工艺制得有源区注入窗口，自所述有源区注入窗口向所述基区注入第一导电类型的杂质以形成有源区；在刻蚀有注入窗口的多晶硅层上形成介质层；在所述介质层上有选择的光刻、刻蚀出与所述有源区和所述基区相通的接触孔；在所述介质层上形成金属层以形成所述绝缘栅双极性晶体管的第一电极。
作为本发明所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：所述在形成有所述场终止层的所述半导体衬底的第二主面继续形成所述绝缘栅双极性晶体管的剩余第二主面结构包括：自所述半导体衬底的第二主面向所述场终止层注入第二导电类型的杂质以形成注入区；在所述注入区上形成金属层以形成所述绝缘栅双极性晶体管的第二电极。
作为本发明所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：第一导电类型为N型，第二导电类型为P型，所述有源区为N+有源区，所述注入区为P+集电极区，第一电极为发射极，第二电极为集电极。
作为本发明所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：通过光刻、离子注入、扩散、高温推阱、激活等工艺在所述半导体衬底的第一主面有选择的形成第二导电类型的基区。
作为本发明所述绝缘栅双极性晶体管的制造方法的一种优选方案，其中：在所述半导体衬底的第一主面形成第一导电类型的离子注入层包括：在所述半导体衬底的第一主面进行第一导电类型的离子注入；在800℃～1200℃的条件下低温推阱10min～60min形成离子注入层。
本发明提供了一种绝缘栅双极性晶体管的制造方法，与现有技术相比，该方法先进行离子的注入和低温推阱形成离子注入层，而后外延生成漂移区再高温推阱形成FS-IGBT所需的场终止层。相对于目前制作FS-IGBT的工艺，本发明采用注入、外延、推阱的简单方法实现buffer层的结构，不需要专用设备，以现有NPT-IGBT生产设备就可以完成整个流程，buffer层厚度浓度均较理想，减薄控制也较容易，形成FS结构IGBT。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1至图6为发明一个实施例中各个制造工序得到绝缘栅双极性晶体管的纵剖面示意图；
图7是现有技术制造FS-IGBT的过程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，现有技术的FS-IGBT采用高能注入，需要专用设备，甚至需要多次注入；激光退火需要专用的设备，目前国内没有成熟技术；硅片键合的方法同样需要专用的设备；多次外延成本较高，同样产能也会降低。上述方法生产成本较高，同NPT-IGBT生产相比，产能低、需要增加额外的设备投入，甚至引入薄片流通的风险。也有通过扩散和推阱然后再生长外延层实现FS结构的方法。但是此种方法浓度分布不理想，控制减薄厚度存在难度。为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明第一实施方式以硅片为半导体衬底，涉及一种制作FS-IGBT器件的方法，具体流程如图1所示。
需要说明的是，本实施例中的半导体衬底可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。此外，半导体衬底还可以包括其它的材料，例如外延层或掩埋层的多层结构。虽然在此描述了可以形成半导体衬底的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。
如图1所示，第一步，提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面。在本实施方式中，具体地说，首选N-型衬底101硅片，N-掺杂浓度和厚度根据所需要的IGBT特性选择，例如击穿电压越高，N-的掺杂浓度要求越低，厚度要求越厚。
第二步，参见图2，在所述半导体衬底（本实施例采用N-型衬底101）的第一主面形成第一导电类型的离子注入层。具体为，首先在衬底上先做N型杂质注入。N型杂质可以选择低扩散速率或高扩散速率注入，选用低扩散速率的N型杂质用于FS调整峰值浓度，保证推阱之后峰值浓度达到需要值；而选用高扩散速率的N型杂质可以得到较低的前段浓度梯度，以及较深的结深。同样在调整浓度分布的时候可以使用相反类型的P型杂质用于补偿N型杂质，这样更有利于得到需要的浓度梯度。在本实施例中，离子注入的能量为40KeV～200KeV，剂量例如为1E11/cm2～1E16/cm2。
注入之后做低温推阱。注入后的推阱，减小表面掺杂浓度，修复注入带来的晶格缺陷，优化掺杂表面对外延的影响。选择较低温度的原因是避免杂质向内部过多扩散，避免需要扩散至外延层的杂质总量减少及峰值浓度降低，导致推阱后不能形成需要的buffer层。具体是在800℃～1200℃的条件下低温推阱10min～60min，形成离子注入层201。
第三步，其实分成了先后两步完成，首先在所述半导体衬底的第一主面外延形成第一导电类型的漂移区301，而后通过在900℃～1300℃的条件下高温推阱100min～3000min，将所述离子注入层201形成场终止层302。先生长N-型外延，然后作业高温推阱。先作业外延步骤利用自扩现象推阱，然后再进行高温推阱，高温推阱杂质会双向扩散，在N-外延层上形成需要的缓边杂质分布，低浓度梯度和较高的峰值浓度正是形成良好Buffer层的关键。该方法区别于一般扩散推阱外延方法的好处是，若采用先推阱后外延的方法会带来扩散后N-外延层这边FS层浓度梯度较大，与要求的低浓度梯度的FS层有较明显的差别。
第四步，基于所述漂移区301采用正常IGBT工艺流程形成所述IGBT的第一主面结构。
图4中示意出了一种平面IGBT的第一主面结构。所述IGBT的第一主面结构包括：在所述漂移区301的上表面上有选择的形成的P型基区(P-body)401，在所述P型基区401内有选择的形成的N型发射极区402，位于所述漂移区301的上表面上的栅氧化层403，在所述栅极氧化层403上形成的多晶硅栅极404(G)，覆盖所述栅极氧化层403和多晶硅栅极404的介质层405，以及与所述P型基区401和所述N型发射极区402电性接触的正面金属电极406(即发射极E)。
图4中只是示意性的示出了正面金属电极406，事实上，正面金属电极406可能会覆盖整个介质层405。此外，所述IGBT的正面结构还可能包括形成于正面金属电极406外侧的钝化层(未示出)，比如二氧化硅和氮化硅等介质。
在其他实施例中，也可以制造沟槽型IGBT，所述沟槽型IGBT的正面结构与图4中的IGBT的正面结构并不相同，不过现有技术中已经公开了很多沟槽型IGBT，这里就不再重复描述了。需要知晓的是，从本发明的某个角度来说，本发明并不特别关心IGBT的具体正面结构，只要有正面结构并且能形成可以使用的IGBT器件即可。
从另一个角度来讲，有关IGBT的第一主面结构的具体制造工艺也不属于本发明的重点，其可以采用现有的各种制造工艺制造而成，因此为了突出本发明的重点，有关IGBT的第一主面结构的具体制造工艺在本文中并未被详细描述。
第五步，如图5所示，自所述N-型衬底101的第二主面开始减薄所述N-型衬底101直到露出所述场终止层302，对场终止层302的背面进行P型杂质的离子注入，形成P型重掺杂集电区501。离子注入的P型杂质例如为硼(B)、二氟化硼(BF2)等P型杂质。离子注入的能量例如为100KeV～300KeV，剂量例如为1E12/cm2～1E16/cm2。退火激活时，退火温度选在300℃～600℃之间，退火时间小于2小时，以保证较大激活率前提下背面集电区501扩散较慢，对集电区501和场终止层302形成的PN结深影响较小。
第六步，参见图6，在所述集电区501外侧通过采用溅射或蒸发的方式制得背面金属电极(集电极C)601，该背面金属电极601与所述集电区501电性接触。
所属领域内的普通技术人员应该能够理解的是，本发明的特点或目的之一在于：首先完成IGBT的背面的相互间隔的P型集电极区和N型通道的制作，之后在外延漂移区15上制备IGBT的正面结构，在正面结构完成后仅需要做减薄和背面金属化步骤，这样对薄片流通能力没有特殊要求，更不需要双面曝光机设备。
应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (7)
1.一种绝缘栅双极性晶体管的制造方法，其特征在于：包括，
提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面；
在所述半导体衬底的第一主面形成第一导电类型的离子注入层；
在所述半导体衬底的第一主面外延形成第一导电类型的漂移区；
高温推阱基于所述离子注入层形成场终止层；
基于所述漂移区形成所述绝缘栅双极性晶体管的第一主面结构；
自所述半导体衬底的第二主面开始减薄所述半导体衬底直到露出所述场终止层；
在形成有所述场终止层的所述半导体衬底的第二主面继续形成所述绝缘栅双极性晶体管的剩余第二主面结构。
2.根据权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：将所述离子注入层形成场终止层是在900℃～1300℃的条件下，高温推阱100～3000min。
3.根据权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：
所述基于所述漂移区形成所述绝缘栅双极性晶体管的第一主面结构包括：
在形成有基区的所述半导体衬底的第一主面上形成栅氧层；
在所述栅氧层上积淀形成多晶硅层；
有选择的在所述栅氧层和所述多晶硅层上经过光刻、刻蚀工艺制得有源区注入窗口，自所述有源区注入窗口向所述基区注入第一导电类型的杂质以形成有源区；
在刻蚀有注入窗口的多晶硅层上形成介质层；
在所述介质层上有选择的光刻、刻蚀出与所述有源区和所述基区相通的接触孔；
在所述介质层上形成金属层以形成所述绝缘栅双极性晶体管的第一电极。
4.根据权利要求3所述的绝缘栅双极性晶体管的制造方法，其特征在于：
在形成有所述场终止层的所述半导体衬底的第二主面继续形成所述绝缘栅双极性晶体管的剩余第二主面结构包括：
自所述半导体衬底的第二主面向所述场终止层注入第二导电类型的杂质以形成注入区；
在所述注入区上形成金属层以形成所述绝缘栅双极性晶体管的第二电极。
5.根据权利要求4所述的绝缘栅双极性晶体管的制造方法，其特征在于：
第一导电类型为N型，第二导电类型为P型，
所述有源区为N+有源区，所述注入区为P+集电极区，第一电极为发射极，第二电极为集电极。
6.根据权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：通过光刻、离子注入、扩散、高温推阱、激活等工艺在所述半导体衬底的第一主面有选择的形成第二导电类型的基区。
7.根据权利要求1所述的绝缘栅双极性晶体管的制造方法，其特征在于：在所述半导体衬底的第一主面形成第一导电类型的离子注入层包括：
在所述半导体衬底的第一主面进行第一导电类型的离子注入；
在800℃～1200℃的条件下低温推阱10min～60min形成离子注入层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310289822.1A CN104282555B (zh) | 2013-07-11 | 2013-07-11 | 一种绝缘栅双极性晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310289822.1A CN104282555B (zh) | 2013-07-11 | 2013-07-11 | 一种绝缘栅双极性晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104282555A CN104282555A (zh) | 2015-01-14 |
| CN104282555B true CN104282555B (zh) | 2017-03-15 |
Family
ID=52257336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310289822.1A Active CN104282555B (zh) | 2013-07-11 | 2013-07-11 | 一种绝缘栅双极性晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104282555B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122741B (zh) * | 2016-11-29 | 2021-07-02 | 上海微电子装备（集团）股份有限公司 | 一种扩散片退火工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012136848A1 (en) * | 2011-04-06 | 2012-10-11 | Abb Technology Ag | Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device |
| CN102741982A (zh) * | 2010-02-04 | 2012-10-17 | 富士电机株式会社 | 用于制造半导体器件的方法和用于制造半导体器件的装置 |
| CN102800591A (zh) * | 2012-08-31 | 2012-11-28 | 电子科技大学 | 一种fs-igbt器件的制备方法 |
| CN102956448A (zh) * | 2011-08-11 | 2013-03-06 | 英飞凌科技奥地利有限公司 | 用于制造半导体装置的方法和半导体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7645659B2 (en) * | 2005-11-30 | 2010-01-12 | Fairchild Korea Semiconductor, Ltd. | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same |
-
2013
- 2013-07-11 CN CN201310289822.1A patent/CN104282555B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102741982A (zh) * | 2010-02-04 | 2012-10-17 | 富士电机株式会社 | 用于制造半导体器件的方法和用于制造半导体器件的装置 |
| WO2012136848A1 (en) * | 2011-04-06 | 2012-10-11 | Abb Technology Ag | Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device |
| CN102956448A (zh) * | 2011-08-11 | 2013-03-06 | 英飞凌科技奥地利有限公司 | 用于制造半导体装置的方法和半导体装置 |
| CN102800591A (zh) * | 2012-08-31 | 2012-11-28 | 电子科技大学 | 一种fs-igbt器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104282555A (zh) | 2015-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9722020B2 (en) | Super junction semiconductor device having columnar super junction regions extending into a drift layer | |
| US10861931B2 (en) | Power semiconductor devices having gate trenches and buried edge terminations and related methods | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| KR101876579B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| JP2003101022A (ja) | 電力用半導体素子 | |
| CN102414805B (zh) | 二极管 | |
| KR100858154B1 (ko) | 웨이퍼 및 웨이퍼 제조 공정 | |
| JP2009283818A (ja) | 半導体装置およびその製造方法 | |
| CN106683989A (zh) | 沟槽igbt器件及其制造方法 | |
| KR101315699B1 (ko) | 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법 | |
| US20160211258A1 (en) | Reverse-Conducting Gated-Base Bipolar-Conduction Devices and Methods with Reduced Risk of Warping | |
| KR20130119873A (ko) | 파워 소자 및 그 제조방법 | |
| CN106057876B (zh) | 具有反向续流能力的igbt及其制造方法 | |
| CN107004578A (zh) | 用于制造包括薄半导体晶圆的半导体器件的方法 | |
| CN102420134B (zh) | 结合超级结穿通型沟槽igbt器件制造方法 | |
| CN104282555B (zh) | 一种绝缘栅双极性晶体管的制造方法 | |
| CN104347403B (zh) | 一种绝缘栅双极性晶体管的制造方法 | |
| CN105826195A (zh) | 一种超结功率器件及其制作方法 | |
| CN103811545B (zh) | 一种改善扩散区域形貌的功率器件及其制造方法 | |
| CN110416079A (zh) | 沟槽栅igbt芯片的制作方法 | |
| CN106257630B (zh) | 射频rf ldmos器件的制造方法 | |
| JPH08274351A (ja) | 誘電体分離半導体装置およびその製造方法 | |
| US9029250B2 (en) | Method for producing semiconductor regions including impurities | |
| CN114256340A (zh) | 一种绝缘栅双极晶体管 | |
| JP6392305B2 (ja) | 半導体デバイスを形成する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171114 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee before: Wuxi CSMC Semiconductor Co., Ltd. |