CN109103247A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109103247A
CN109103247A CN201810635534.XA CN201810635534A CN109103247A CN 109103247 A CN109103247 A CN 109103247A CN 201810635534 A CN201810635534 A CN 201810635534A CN 109103247 A CN109103247 A CN 109103247A
Authority
CN
China
Prior art keywords
semiconductor device
buffer layer
interarea
manufacturing
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810635534.XA
Other languages
English (en)
Other versions
CN109103247B (zh
Inventor
铃木健司
金田充
西康
西康一
中村胜光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109103247A publication Critical patent/CN109103247A/zh
Application granted granted Critical
Publication of CN109103247B publication Critical patent/CN109103247B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明的目的在于，提供能够防止发生电压及电流的振荡的半导体装置及其制造方法。本发明涉及的半导体装置具有：n型硅衬底(1)；以及第一n型缓冲层(8)，其形成于n型硅衬底(1)的背面内，具有从背面起的深度不同的多个质子的浓度的峰值，对于第一n型缓冲层(8)，从存在于靠近背面的位置的峰值朝向n型硅衬底(1)的表面的质子的浓度的梯度，小于从存在于远离背面的位置的峰值朝向表面的质子的浓度的梯度。

Description

半导体装置及其制造方法
技术领域
本发明涉及绝缘栅型双极晶体管(下面，称作IGBT)或二极管等半导体装置及其制造方法。
背景技术
从节省能量的观点出发，在通用逆变器及AC伺服等领域，在用于进行三相电动机的可变速控制的功率模块等中使用IGBT或二极管。为了减少逆变器损耗，对于IGBT或二极管，要求低通断损耗及接通电压的器件。
接通电压多半是耐压保持所需的厚的n型基极层的电阻导致的，为了降低该电阻，将晶片变薄是有效的。但是，如果将晶片变薄，如果施加集电极电压，则耗尽层到达晶片的背面，产生耐压的下降或泄漏电流的增大。因此，通常在IGBT的集电极侧或二极管的阴极侧，通过离子注入机形成比衬底浓度高且浅的n+型缓冲层。在这里，衬底浓度是指衬底所包含的杂质浓度。
但是，伴随着制造技术的技术革新，由于晶片的厚度已变薄至能够确保耐压的厚度附近，就浅的n+型缓冲层而言，在IGBT或二极管进行通断动作时，由电源电压+L*di/dt决定的浪涌电压被施加于集电极-发射极间或阴极-阳极间，如果从表面侧扩张的耗尽层到达背面侧，则载流子枯竭，发生电压及电流的振荡。如果发生振荡，则产生放射噪声，对周围的电子仪器带来不良影响。
另一方面，通过在背面侧形成浓度低且30μm左右的深的n+型缓冲层，从而即使在通断时对集电极或阴极施加大的电压，也能够缓和地阻止耗尽层。其结果，能够通过防止背面侧的载流子的枯竭，使它们滞留，从而防止急剧的电压的上升。
在通过磷(P)扩散而形成30μm左右的深的n+型缓冲层的情况下，即使是如1100℃这样的高温热处理也需要大于或等于24小时，因此批量生产性低。此外，存在使用回旋加速器或范德格拉夫等加速器的方法(例如，参照专利文献1)。例如，在以8MeV的加速电压对硅衬底照射质子的情况下，射程是约480μm，半值宽度成为约20μm。为了对射程的位置进行调整，不直接将质子打入硅，而是穿过吸收器打入，由此能够使照射能量减速，在硅的表面附近形成宽的质子的峰值。之后，通过以350℃～450℃实施1小时～5小时的热处理，从而能够将质子激活而形成n型区域。但是，由于放射线的问题，需要由1m～4m的厚的混凝土遮蔽体将加速器本体包围，在通常的半导体工厂不能容易地使用。
近年来，伴随着注入机的技术开发的发展，能够通过使用将一般的离子注入机改造后的质子注入机进行多次质子注入，从而形成30μm左右的缓冲层(例如，参照专利文献2)。
专利文献1：日本特开2013-138172号公报
专利文献2：国际公开第2016/147264号
通过进行多次质子注入而形成的缓冲层具有多个质子的浓度的峰值。这样的缓冲层是深的缓冲层，但存在各峰值处的浓度分布不成为宽的形状的问题。特别地，在质子注入时的加速电压小的低能量侧，峰值的半值宽度小，因此存在峰值的浓度梯度变得急剧，不能缓和地阻止耗尽层的问题。具体地说，缓冲层的浓度梯度变得急剧，在IGBT截止时或二极管恢复时，从表面延伸的耗尽层在背面侧的缓冲层急剧地停止，从而有可能产生电压及电流的振荡。
发明内容
本发明就是为了解决上述问题而提出的，其目的在于提供能够防止发生电压及电流的振荡的半导体装置及其制造方法。
为了解决上述的课题，本发明涉及的半导体装置具有：半导体衬底；以及第一缓冲层，其形成于半导体衬底的一个主面内，具有从一个主面起的深度不同的多个质子的浓度的峰值，对于第一缓冲层，从存在于靠近一个主面的位置的峰值朝向半导体衬底的另一主面的质子的浓度的梯度，小于从存在于远离一个主面的位置的峰值朝向另一主面的质子的浓度的梯度。
另外，本发明涉及的半导体装置的制造方法通过使用离子注入机，以小于或等于1.5MeV的不同的加速电压且不同的注入角度进行多次离子注入而形成第一缓冲层。
发明的效果
根据本发明，半导体装置具有：半导体衬底；以及第一缓冲层，其形成于半导体衬底的一个主面内，具有从一个主面起的深度不同的多个质子的浓度的峰值，对于第一缓冲层，从存在于靠近一个主面的位置的峰值朝向半导体衬底的另一主面的质子的浓度的梯度，小于从存在于远离一个主面的位置的峰值朝向另一主面的质子的浓度的梯度，因此能够防止发生电压及电流的振荡。
另外，半导体装置的制造方法通过使用离子注入机，以小于或等于1.5MeV的不同的加速电压且不同的注入角度进行多次离子注入而形成第一缓冲层，因此能够防止发生电压及电流的振荡。
附图说明
图1是表示本发明的实施方式1涉及的半导体装置的结构的一个例子的剖视图。
图2是表示本发明的实施方式1涉及的半导体装置的浓度分布的一个例子的图。
图3是表示本发明的实施方式1涉及的半导体装置的缓冲层处的浓度梯度的一个例子的图。
图4是表示本发明的实施方式1涉及的半导体装置的制造工序的一个例子的剖视图。
图5是表示本发明的实施方式1涉及的半导体装置的制造工序的一个例子的剖视图。
图6是表示本发明的实施方式1涉及的半导体装置的制造工序的一个例子的剖视图。
图7是表示本发明的实施方式1涉及的半导体装置的制造工序的一个例子的剖视图。
图8是表示本发明的实施方式1涉及的半导体装置的制造工序的一个例子的剖视图。
图9是表示本发明的实施方式1涉及的半导体装置的制造工序的一个例子的剖视图。
图10是表示本发明的实施方式1涉及的半导体装置的制造工序的一个例子的剖视图。
图11是表示本发明的实施方式1涉及的半导体装置的制造工序的一个例子的剖视图。
图12是表示本发明的实施方式1涉及的半导体装置的结构的一个例子的剖视图。
图13是表示本发明的实施方式2涉及的半导体装置的结构的一个例子的剖视图。
图14是表示本发明的实施方式2涉及的半导体装置的浓度分布的一个例子的图。
图15是表示本发明的实施方式2涉及的半导体装置的缓冲层处的半值宽度的一个例子的图。
图16是表示本发明的实施方式2涉及的半导体装置的结构的一个例子的剖视图。
图17是表示本发明的实施方式3涉及的半导体装置的结构的一个例子的剖视图。
图18是表示本发明的实施方式3涉及的半导体装置的浓度分布的一个例子的图。
图19是表示本发明的实施方式3涉及的半导体装置的结构的一个例子的剖视图。
图20是表示在器件模拟中通过耐压1200V等级的IGBT进行的L负载通断的截止波形的一个例子的图。
图21是表示前提技术涉及的半导体装置的结构的一个例子的剖视图。
图22是表示前提技术涉及的半导体装置的结构的一个例子的剖视图。
图23是表示前提技术涉及的半导体装置的浓度分布的一个例子的图。
图24是表示前提技术涉及的半导体装置的浓度分布的一个例子的图。
标号的说明
1n型硅衬底，2p型基极层，3n+型发射极层，4p+型层，5沟槽栅极，6层间绝缘膜，7发射极电极，8第一n型缓冲层，9第二n型缓冲层，10集电极层，11集电极电极，12p型阳极层，13阳极电极，14第三n型缓冲层，15阴极层，16阴极电极，17第一n型缓冲层，18第一n型缓冲层，19第一n型缓冲层。
具体实施方式
下面，基于附图对本发明的实施方式进行说明。
<前提技术>
对作为本发明的前提的技术即前提技术进行说明。
如上所述，就具有浅的n+型缓冲层的IGBT或二极管而言，存在产生电压及电流的振荡的问题。另一方面，就具有由磷扩散形成的30μm左右的深的n+型缓冲层的IGBT或二极管而言，能够防止电压及电流的振荡。
图20是表示在器件模拟中通过耐压1200V等级的IGBT进行的、由磷形成的n+型缓冲层的深度是2μm和30μm的L负载通断的截止波形的图。通断条件是Vce＝900V、Ic＝150A。如图20所示，在n+型缓冲层的深度是2μm的情况下波形振荡，但在n+型缓冲层的深度是30μm的情况下未产生振荡。
图21是表示前提技术涉及的半导体装置的结构的一个例子的剖视图。图21所示的半导体装置是IGBT。
如图21所示，在作为半导体衬底的n型硅衬底1的表面内形成有p型基极层2。在p型基极层2的表面内形成有n+型发射极层3及p+型层4。在将p型基极层2及n+型发射极层3贯通的沟槽内，隔着栅极绝缘膜形成有沟槽栅极5。即，n型硅衬底1包含p型基极层2、n+型发射极层3、p+型层4、及沟槽栅极5。
在沟槽栅极5之上形成有层间绝缘膜6。发射极电极7形成为覆盖n型硅衬底1的表面及层间绝缘膜6。发射极电极7与p+型层4电连接。
在n型硅衬底1的背面内形成有第一n型缓冲层19、第二n型缓冲层9、及集电极层10。即，n型硅衬底1包含第一n型缓冲层19、第二n型缓冲层9、及集电极层10。在集电极层10之上形成有集电极电极11。集电极电极11与集电极层10电连接。为了对来自背面的空穴的供给进行调整而降低泄漏电流，形成有第二n型缓冲层9。但是，在第一n型缓冲层19也能够通过对浓度进行最优化而对泄漏电流进行调整。因此，不必须形成第二n型缓冲层9。
图22是表示前提技术涉及的半导体装置的结构的一个例子的剖视图。图22所示的半导体装置是二极管。
如图22所示，在n型硅衬底1的表面内形成有p型阳极层12。即，n型硅衬底1包含p型阳极层12。在p型阳极层12之上形成有阳极电极13。阳极电极13与p型阳极层12电连接。
在n型硅衬底1的背面内形成有第一n型缓冲层19、第三n型缓冲层14、及阴极层15。即，n型硅衬底1包含第一n型缓冲层19、第三n型缓冲层14、及阴极层15。
在阴极层15之上形成有阴极电极16。阴极电极16与阴极层15电连接。为了与阴极电极16进行欧姆接触，阴极层15是高浓度的n型阴极层。但是，通过使第三n型缓冲层14的n型成为高浓度，从而能够使第三n型缓冲层14兼有阴极层15的作用。因此，不必须形成阴极层15。
图23是表示图21所示的半导体装置的浓度分布的一个例子的图。图24是表示图22所示的半导体装置的浓度分布的一个例子的图。
在图23、24中，实线示出了通过多次质子注入形成第一n型缓冲层19的情况的浓度分布。第一n型缓冲层19是具有3个浓度的峰值的构造。这样，在下面将通过多次质子注入形成的第一n型缓冲层19的构造称作“缓冲构造A”。此外，标注于实线的虚线示出了浓度梯度及半值宽度。
在图23、24中，虚线示出了通过长时间热处理使磷扩散而形成第一n型缓冲层19的情况，或通过使用回旋加速器以8MeV左右的高加速能量穿过吸收器注入质子而形成第一n型缓冲层19的情况的浓度分布。这样，在下面将通过由长时间的热处理对磷进行扩散而形成的第一n型缓冲层19，或通过使用回旋加速器以8MeV左右的高加速能量经过吸收器对质子进行注入而形成的第一n型缓冲层19的构造称作“缓冲构造B”。
深的缓冲层能够在IGBT或二极管断开时，通过缓和地阻止耗尽层的延伸而防止振荡。因此，优选靠近表面侧的浓度低，朝向背面侧浓度逐渐缓慢地变高的缓冲构造B。但是，如上所述，在使用缓冲构造B的情况下，存在批量生产性低，或不容易进行使用等问题。
另一方面，缓冲构造A存在各峰值处的浓度分布不会成为宽的形状的问题。这是因为，为了将质子n型施主化，需要被注入的氢原子及在注入时形成的晶体缺陷，如果进行热处理，则在从峰值起背面侧的质子通过的区域中质子扩散，从而浓度分布的形状变得比较宽，但在从峰值起的表面侧，虽然氢被不断脱去，但由于晶体缺陷少，因此质子几乎不扩散，浓度梯度变得急剧。特别地，在质子注入时的加速电压小的低能量侧，由于峰值的半值宽度小，因此浓度梯度变得急剧，不能缓和地阻止耗尽层，有可能产生电压及电流的振荡。因此，优选使浓度梯度变得尽可能地缓和。
本发明就是为了解决上述问题而提出的，下面详细地进行说明。
<实施方式1>
<结构>
图1是表示本发明的实施方式1涉及的半导体装置的结构的一个例子的剖视图。图1所示的半导体装置是IGBT。本实施方式1涉及的半导体装置在第一n型缓冲层8的构造具有特征。其他的结构与图21所示的前提技术涉及的半导体装置相同，因此在这里省略详细的说明。
图2是表示图1所示的半导体装置的浓度分布的一个例子的图。如图2所示，第一n型缓冲层8是具有3个浓度的峰值的构造。在第一n型缓冲层8处，从存在于靠近n型硅衬底1的一个主面即背面的位置的峰值朝向n型硅衬底1的另一主面即表面的浓度的梯度，小于从存在于远离背面的位置的峰值朝向另一主面的质子的浓度的梯度。此外，图中标注的虚线示出了浓度梯度。
图3是表示第一n型缓冲层8的各峰值处的浓度梯度的一个例子的图。在图3中，虚线示出了图23所示的前提技术涉及的缓冲构造A的各峰值处的浓度梯度。实线示出了具有本实施方式1涉及的第一n型缓冲层8的缓冲构造的各峰值处的浓度梯度。此外，浓度梯度是通过浓度的峰值位置与从该峰值位置朝向表面侧浓度不断下降时的最小浓度的位置之间的斜率求出的。
如图3所示，就前提技术涉及的缓冲构造A而言，通过高加速能量而形成了深的缓冲层，因此缓冲层越深，浓度梯度越缓和。另一方面，就具有本实施方式1涉及的第一n型缓冲层8的缓冲构造而言，浓度梯度整体上缓和，即使是深的位置浓度梯度也不变。另外，浓度梯度整体上小于或等于2.0E14cm3/μm。
为了抑制电压及电流的振荡，优选随着从背面侧远离，第一n型缓冲层8处的各峰值的浓度不断下降，另外，优选第一n型缓冲层8的深度大于或等于20μm。
<制造方法>
图4～11是表示本实施方式1涉及的半导体装置即IGBT的制造工序的一个例子的图。
如图4所示，在n型硅衬底1的表面侧通过通常的表面工艺形成IGBT的表面构造。图4示出了IGBT的表面工艺完成的时刻，晶片的厚度是700μm左右，与裸晶片大致相同。接下来，如图5所示，通过磨床或湿蚀刻将n型硅衬底1的背面侧研磨至希望的厚度。将该状态的n型硅衬底1的背面称作n型硅衬底1的一个主面。另外，将与该一个主面相对的n型硅衬底1的主面称作n型硅衬底1的另一主面。
接下来，如图6所示，使用一般的离子注入机，在n型硅衬底1的背面以最大1500keV的不同的加速电压对质子进行多次注入。质子的射程在500keV是6μm，在1500keV是30μm左右。在质子注入时通过将注入角度变大，从而能够将缓冲层的深度变浅，将半值宽度变大，且将浓度梯度变缓。例如，如果将加速电压设为1500keV，且将注入角度设为60°而进行质子注入，则质子的注入深度相对于注入角度0°而成为cos60°＝0.5倍深度的15μm，能够形成浓度梯度缓和的缓冲层。这样，通过对注入质子时的加速电压及注入角度进行调整，从而即使是使用一般的离子注入机注入质子，也能形成如通过磷扩散而形成的缓冲层这样或如通过使用回旋加速器注入质子而形成的缓冲层这样的具有缓和的浓度梯度的缓冲层。在本实施方式1中，通过对注入质子时的加速电压及注入角度进行调整，从而形成具有如图2所示的浓度分布的第一n型缓冲层8。
此外，作为对质子的射程及半值宽度进行控制的其他的方法，存在下述方法，即，不像以上那样改变注入角度，而是隔着阻挡层或金属制掩模等吸收器即遮蔽物，使用离子注入机以小于或等于1.5MeV的不同的加速电压对n型硅衬底1的背面进行多次离子注入。根据该方法，能够对质子的射程进行调整，能够在n型硅衬底1的背面侧的浅的区域形成犹如高加速电压形成的半值宽度大的缓冲层。
接下来，如图7所示，以350℃～450℃左右的炉内退火进行质子的激活，形成第一n型缓冲层8。接下来，如图8所示，以加速电压小于或等于1MeV将磷注入至n型硅衬底1的背面侧的浅的区域。此外，在图8中，示出了作为杂质而注入磷的情况，但也可以由砷(As)取代磷。接下来，如图9所示，通过激光退火进行磷的激活，形成第二n型缓冲层9。通过形成第二n型缓冲层9，从而能够防止泄漏电流的增大。
接下来，如图10所示，在n型硅衬底1的背面注入硼(B)。接下来，如图11所示，通过激光退火进行硼的激活，形成集电极层10。
此外，上述的质子注入、炉内退火、磷及硼的注入、及激光退火的各处理的顺序，只要在注入后实施退火就不限定于上述的顺序，选择制造上的简便方法即可。
之后，在n型硅衬底1的背面之上，通过溅射法形成Al/Ti/Ni/Au或AlSi/Ti/Ni/Au等的集电极电极11。最后，为了降低n型硅衬底1与集电极电极11的接触电阻而进行热处理。此时，也可以兼做质子的激活的热处理。在该情况下，不需要用于使上述质子激活的热处理。经过上述的各工序，图1所示的IGBT完成。
综上所述，根据本实施方式1，如图2所示，第一n型缓冲层8具有下述缓冲构造，即，从存在于靠近n型硅衬底1的一个主面即背面侧的位置的峰值朝向n型硅衬底1的另一主面即表面侧的浓度梯度，小于从存在于远离背面侧的位置的峰值朝向另一主面的质子的浓度梯度。因此，IGBT截止时的耗尽层的延伸变缓，能够防止电压及电流的振荡。即，能够使IGBT的截止振荡耐量提高。另外，通过离子注入机注入的质子的浓度的峰值处的半值宽度小，因此通过使第一n型缓冲层8处的浓度的峰值成为大于或等于3个，从而能够形成整体上具有宽的浓度分布的第一n型缓冲层8。
此外，以上对IGBT进行了说明，通过将二极管的缓冲层也设为与IGBT的缓冲层相同的结构，从而得到与上面相同的效果。图12是表示本实施方式1涉及的二极管的结构的一个例子的剖视图。本实施方式1涉及的二极管在第一n型缓冲层8的构造具有特征。其他的结构与图22所示的前提技术涉及的二极管相同。
二极管中的第一n型缓冲层8的构造与上述的IGBT中的第一n型缓冲层8的构造相同。即，二极管中的第一n型缓冲层8，具有如图2所示的缓冲构造。另外，二极管的制造方法与上述的IGBT的制造方法相同，IGBT的集电极层10成为二极管的第三n型缓冲层或阴极层15，IGBT的集电极电极11成为二极管的阴极电极16。通过设为这样的结构，从而二极管恢复时的耗尽层的延伸变缓，能够防止电压及电流的振荡。即，能够使二极管的恢复振荡耐量提高。
<实施方式2>
图13是表示本发明的实施方式2涉及的半导体装置的结构的一个例子的剖视图。图13所示的半导体装置是IGBT。本实施方式2涉及的半导体装置在第一n型缓冲层17的构造具有特征。其他的结构及制造方法与实施方式1相同，因此在这里省略详细的说明。
图14是表示图13所示的半导体装置的浓度分布的一个例子的图。如图14所示，第一n型缓冲层17是具有3个浓度的峰值的构造。在第一n型缓冲层17处，存在于靠近n型硅衬底1的一个主面即背面的位置的峰值的半值宽度大于存在于远离背面的位置的峰值的半值宽度。此外，图中标注的虚线示出了半值宽度。
图15是表示第一n型缓冲层17的各峰值处的半值宽度的一个例子的图。在图15中，虚线示出了图23所示的前提技术涉及的缓冲构造A的各峰值处的半值宽度。实线示出了具有本实施方式2涉及的第一n型缓冲层17的缓冲构造的各峰值处的半值宽度。
如图15所示，就前提技术涉及的缓冲构造A而言，通过高加速能量形成了深的缓冲层，因此缓冲层越深，半值宽度越大。另一方面，就具有本实施方式2涉及的第一n型缓冲层17的缓冲构造而言，即使在第一n型缓冲层17的深的位置，半值宽度也未变大。另外，各峰值处的半值宽度全部大于或等于1.0μm。
综上所述，根据本实施方式2，如图14所示，第一n型缓冲层17具有下述缓冲构造，即，存在于靠近n型硅衬底1的一个主面即背面的位置的峰值的半值宽度，大于存在于远离背面的位置的峰值的半值宽度。因此，IGBT截止时的耗尽层的延伸变缓，能够防止电压及电流的振荡。即，能够使IGBT的截止振荡耐量提高。
此外，上面对IGBT进行了说明，通过将二极管的缓冲层也设为与IGBT的缓冲层相同的结构，从而得到与上述相同的效果。图16是表示本实施方式2涉及的二极管的结构的一个例子的剖视图。本实施方式2涉及的二极管在第一n型缓冲层17的构造具有特征。其他的结构及制造方法与实施方式1涉及的二极管相同。
二极管中的第一n型缓冲层17的构造与上述的IGBT中的第一n型缓冲层17的构造相同。即，二极管中的第一n型缓冲层17具有如图14所示的缓冲构造。通过设为这样的结构，从而二极管恢复时的耗尽层的延伸变缓，能够防止电压及电流的振荡。即，能够使二极管的恢复振荡耐量提高。
<实施方式3>
图17是表示本发明的实施方式3涉及的半导体装置的结构的一个例子的剖视图。图17所示的半导体装置是IGBT。本实施方式3涉及的半导体装置在第一n型缓冲层18的构造具有特征。其他的结构及制造方法与实施方式1或实施方式2相同，因此在这里省略详细的说明。
图18是表示图17所示的半导体装置的浓度分布的一个例子的图。质子通过进行350℃～450℃左右的热处理，从而扩散而施主化。但是，在该热处理不充分的情况下，质子不扩散至n型硅衬底1的背面的最外表面，晶体缺陷残留。如图18所示，可以想到如果在SR(Spreading Resistance)分布曲线中存在小于或等于n型硅衬底1的浓度的区域，则在该区域残存有晶体缺陷。晶体缺陷存在泄露增大等缺点，但通过适当地残留而能够成为接通电压高且截止损耗低的高速规格的IGBT。
综上所述，根据本实施方式3，在基于实施方式1或实施方式2的效果的基础上，如图18所示，通过将第一n型缓冲层18设为具有晶体缺陷的构造，从而能够成为接通电压高且截止损耗低的高速规格的IGBT。
此外，上面对IGBT进行了说明，通过将二极管的缓冲层也设为与IGBT的缓冲层相同的结构，从而得到与上述相同的效果。图19是表示本实施方式3涉及的二极管的结构的一个例子的剖视图。本实施方式3涉及的二极管在第一n型缓冲层18的构造具有特征。其他的结构及制造方法与实施方式1或实施方式2涉及的二极管相同。
二极管中的第一n型缓冲层18的构造与上述的IGBT中的第一n型缓冲层18的构造相同。即，二极管中的第一n型缓冲层18具有如图18所示的缓冲构造。通过设为这样的结构，从而能够在基于实施方式1或实施方式2的效果的基础上，成为恢复损耗低的高速规格的二极管。
此外，本发明可以在其发明的范围内，将各实施方式自由地进行组合，或对各实施方式进行适当的变形、省略。

Claims (24)

1.一种半导体装置，其特征在于，具有：
半导体衬底；以及
第一缓冲层，其形成于所述半导体衬底的一个主面内，具有从所述一个主面起的深度不同的多个质子的浓度的峰值，
对于所述第一缓冲层，从存在于靠近所述一个主面的位置的所述峰值朝向所述半导体衬底的另一主面的所述质子的浓度的梯度，小于从存在于远离所述一个主面的位置的所述峰值朝向所述另一主面的所述质子的浓度的梯度。
2.根据权利要求1所述的半导体装置，其特征在于，
从各所述峰值朝向所述另一主面的所述质子的浓度的梯度小于或等于2.0E14cm3/μm。
3.根据权利要求1所述的半导体装置，其特征在于，
对于所述第一缓冲层，最靠近所述一个主面侧的区域的所述质子的浓度小于或等于所述半导体衬底的杂质浓度。
4.根据权利要求1所述的半导体装置，其特征在于，
对于所述第一缓冲层，各所述质子的浓度的峰值从所述一个主面朝向所述半导体衬底的另一主面而变小。
5.根据权利要求1所述的半导体装置，其特征在于，
所述第一缓冲层具有大于或等于3个各所述质子的浓度的峰值。
6.根据权利要求1所述的半导体装置，其特征在于，
对于所述第一缓冲层，从所述一个主面起的深度大于或等于20μm。
7.根据权利要求1所述的半导体装置，其特征在于，
还具有第二缓冲层，该第二缓冲层形成于所述第一缓冲层的所述一个主面侧。
8.根据权利要求7所述的半导体装置，其特征在于，
所述第二缓冲层的杂质是磷或砷。
9.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置是绝缘栅型双极晶体管或二极管。
10.一种半导体装置的制造方法，其是权利要求1所述的半导体装置的制造方法，
该半导体装置的制造方法的特征在于，
所述第一缓冲层是通过使用离子注入机，以小于或等于1.5MeV的不同的加速电压且不同的注入角度进行多次离子注入而形成的。
11.一种半导体装置的制造方法，其是权利要求1所述的半导体装置的制造方法，
该半导体装置的制造方法的特征在于，
所述第一缓冲层是通过隔着将所述半导体衬底的所述一个主面内的应形成所述第一缓冲层的区域遮蔽的遮蔽物，使用离子注入机以小于或等于1.5MeV的不同的加速电压进行多次离子注入而形成的。
12.一种半导体装置的制造方法，其是权利要求8所述的半导体装置的制造方法，
该半导体装置的制造方法的特征在于，
所述第一缓冲层是通过由炉内退火使所述质子激活而形成的，
所述第二缓冲层是通过由激光退火使所述磷或所述砷激活而形成的。
13.一种半导体装置，其特征在于，具有：
半导体衬底；
第一缓冲层，其形成于所述半导体衬底的一个主面内，具有从所述一个主面起的深度不同的多个质子的浓度的峰值，
对于所述第一缓冲层，存在于靠近所述一个主面的位置的所述峰值的半值宽度，大于存在于远离所述一个主面的位置的所述峰值的半值宽度。
14.根据权利要求13所述的半导体装置，其特征在于，
各所述峰值的半值宽度大于或等于1.0μm。
15.根据权利要求13所述的半导体装置，其特征在于，
对于所述第一缓冲层，最靠近所述一个主面侧的区域的所述质子的浓度小于或等于所述半导体衬底的杂质浓度。
16.根据权利要求13所述的半导体装置，其特征在于，
对于所述第一缓冲层，各所述质子的浓度的峰值从所述一个主面朝向所述半导体衬底的另一主面而变小。
17.根据权利要求13所述的半导体装置，其特征在于，
所述第一缓冲层具有大于或等于3个各所述质子的浓度的峰值。
18.根据权利要求13所述的半导体装置，其特征在于，
对于所述第一缓冲层，从所述一个主面起的深度大于或等于20μm。
19.根据权利要求13所述的半导体装置，其特征在于，
还具有第二缓冲层，该第二缓冲层形成于所述第一缓冲层的所述一个主面侧。
20.根据权利要求19所述的半导体装置，其特征在于，
所述第二缓冲层的杂质是磷或砷。
21.根据权利要求13所述的半导体装置，其特征在于，
所述半导体装置是绝缘栅型双极晶体管或二极管。
22.一种半导体装置的制造方法，其是权利要求13所述的半导体装置的制造方法，
该半导体装置的制造方法的特征在于，
所述第一缓冲层是通过使用离子注入机，以小于或等于1.5MeV的不同的加速电压且不同的注入角度进行多次离子注入而形成的。
23.一种半导体装置的制造方法，其是权利要求13所述的半导体装置的制造方法，
该半导体装置的制造方法的特征在于，
所述第一缓冲层是通过隔着将所述半导体衬底的所述一个主面内的应形成所述第一缓冲层的区域遮蔽的遮蔽物，使用离子注入机以小于或等于1.5MeV的不同的加速电压进行多次离子注入而形成的。
24.一种半导体装置的制造方法，其是权利要求20所述的半导体装置的制造方法，
该半导体装置的制造方法的特征在于，
所述第一缓冲层是通过由炉内退火使所述质子激活而形成的，
所述第二缓冲层是通过由激光退火使所述磷或所述砷激活而形成的。
CN201810635534.XA 2017-06-20 2018-06-20 半导体装置及其制造方法 Active CN109103247B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017120399A JP6661575B2 (ja) 2017-06-20 2017-06-20 半導体装置およびその製造方法
JP2017-120399 2017-06-20

Publications (2)

Publication Number Publication Date
CN109103247A true CN109103247A (zh) 2018-12-28
CN109103247B CN109103247B (zh) 2021-11-23

Family

ID=64457895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810635534.XA Active CN109103247B (zh) 2017-06-20 2018-06-20 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US10263102B2 (zh)
JP (1) JP6661575B2 (zh)
CN (1) CN109103247B (zh)
DE (1) DE102018205274B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078963A (zh) * 2020-08-20 2022-02-22 三菱电机株式会社 半导体装置及半导体装置的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113875016A (zh) * 2019-12-17 2021-12-31 富士电机株式会社 半导体装置
US11476330B2 (en) 2020-10-22 2022-10-18 Applied Materials, Inc. System and technique for creating implanted regions using multiple tilt angles
JP7415913B2 (ja) 2020-12-28 2024-01-17 三菱電機株式会社 半導体装置及びその製造方法
US11694897B2 (en) * 2021-06-16 2023-07-04 Applied Materials, Inc. Backside wafer dopant activation
US20220415656A1 (en) * 2021-06-25 2022-12-29 Applied Materials, Inc. Backside wafer dopant activation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439172A (zh) * 2000-05-05 2003-08-27 国际整流器公司 用于穿通非外延型绝缘栅双极型晶体管的缓冲区的氢注入
CN103534811A (zh) * 2011-05-18 2014-01-22 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2014049620A (ja) * 2012-08-31 2014-03-17 Denso Corp 半導体装置の製造方法
CN105283962A (zh) * 2013-06-12 2016-01-27 三菱电机株式会社 半导体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3885598B2 (ja) * 2001-02-09 2007-02-21 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP5228282B2 (ja) * 2006-03-28 2013-07-03 トヨタ自動車株式会社 電力用半導体装置及びその製造方法
JP5150953B2 (ja) 2008-01-23 2013-02-27 三菱電機株式会社 半導体装置
US8766413B2 (en) 2009-11-02 2014-07-01 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5609087B2 (ja) 2009-12-04 2014-10-22 富士電機株式会社 内燃機関点火装置用半導体装置
WO2013073623A1 (ja) * 2011-11-15 2013-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5817686B2 (ja) 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
EP2793266B1 (en) * 2011-12-15 2020-11-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device
JP5735077B2 (ja) 2013-10-09 2015-06-17 株式会社東芝 半導体装置の製造方法
JP2015201476A (ja) * 2014-04-04 2015-11-12 三菱電機株式会社 半導体装置およびその製造方法
JP6519649B2 (ja) 2015-03-13 2019-05-29 三菱電機株式会社 半導体装置及びその製造方法
JPWO2016203545A1 (ja) 2015-06-16 2017-11-24 三菱電機株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439172A (zh) * 2000-05-05 2003-08-27 国际整流器公司 用于穿通非外延型绝缘栅双极型晶体管的缓冲区的氢注入
CN103534811A (zh) * 2011-05-18 2014-01-22 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2014049620A (ja) * 2012-08-31 2014-03-17 Denso Corp 半導体装置の製造方法
CN105283962A (zh) * 2013-06-12 2016-01-27 三菱电机株式会社 半导体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078963A (zh) * 2020-08-20 2022-02-22 三菱电机株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
US20180366566A1 (en) 2018-12-20
DE102018205274B4 (de) 2022-07-14
US10263102B2 (en) 2019-04-16
JP6661575B2 (ja) 2020-03-11
JP2019009148A (ja) 2019-01-17
DE102018205274A1 (de) 2018-12-20
CN109103247B (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
CN109103247A (zh) 半导体装置及其制造方法
CN103946983B (zh) 半导体装置和半导体装置的制造方法
CN104620391B (zh) 半导体装置及其制造方法
JP6428945B2 (ja) 半導体装置および半導体装置の製造方法
CN103986447B (zh) 双极半导体开关及其制造方法
CN106463528B (zh) 碳化硅半导体装置的制造方法
CN105552115B (zh) 半导体器件以及用于制造半导体器件的方法
CN107431087A (zh) 半导体装置及其制造方法
CN106463503A (zh) 半导体装置
CN109075213A (zh) 半导体装置
CN103890920A (zh) 半导体装置以及半导体装置的制造方法
CN105280485B (zh) 制造包括场停止区的半导体器件的方法
CN103946985A (zh) 半导体装置及半导体装置的制造方法
JP2006344977A (ja) 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
CN104145326A (zh) 半导体装置的制造方法
JP2008091853A (ja) 半導体装置およびその製造方法
US9704980B2 (en) Insulated gate bipolar transistor and method for manufacturing same
CN103531632B (zh) 包括边缘区域的半导体器件和制造半导体器件的方法
CN105702746A (zh) 一种快恢复二极管及其制作方法
CN104425259A (zh) 反向导通绝缘栅双极型晶体管制造方法
CN104716039B (zh) 提高igbt性能的背面工艺制作方法
CN105830220B (zh) 半导体装置的制造方法
CN107275395A (zh) 半导体装置及其制造方法
CN105321809B (zh) 降低杂质浓度的方法、半导体器件及制造其的方法
US11444157B2 (en) Semiconductor device including first and second buffer layers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant