JP2014049620A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014049620A
JP2014049620A JP2012191626A JP2012191626A JP2014049620A JP 2014049620 A JP2014049620 A JP 2014049620A JP 2012191626 A JP2012191626 A JP 2012191626A JP 2012191626 A JP2012191626 A JP 2012191626A JP 2014049620 A JP2014049620 A JP 2014049620A
Authority
JP
Japan
Prior art keywords
stage
ion implantation
angle
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012191626A
Other languages
English (en)
Inventor
Atsushi Sugimura
温 杉村
Hideya Inagaki
秀哉 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012191626A priority Critical patent/JP2014049620A/ja
Publication of JP2014049620A publication Critical patent/JP2014049620A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】不純物層を形成する際に確実にチャネリングさせられ、狙い深さの不純物濃度を所望の濃度にできるようにする。
【解決手段】半導体基板を搭載するステージ20を回転させつつ、その傾斜角度θ1を−0.5°≦θ1≦0.5°に変化させながらイオン注入する。これにより、FS層2を形成するためのn型不純物を確実にチャネリングさせられる。したがって、半導体基板の結晶方位のバラツキやイオン注入装置毎の機械精度のバラツキがあっても、狙い深さの不純物濃度を所望の濃度にすることが可能となる。
【選択図】図1

Description

本発明は、半導体結晶の隙間を通ってイオンが深く注入されるようにチャネリングさせて不純物層を形成する半導体装置の製造方法に関する。例えば、FS(フィールドストップ)構造を有するIGBT(絶縁ゲート型電界効果トランジスタ)を備えた半導体装置の製造方法に適用すると好適である。
従来より、インバータ等において、FS構造を有するIGBTを備えた半導体装置が用いられている。FS構造を有するIGBTにおいて、FS層は深い方が良好な特性を得ることができることが知られている。このため、FS層をより深くするために、拡散係数の大きいセレン(Se)や硫黄(S)を用いることが提案されているが、汚染などの影響が考えられるため、イオン注入装置として専用装置を用意しなければならなず、設備投資のためにコスト大となる。
これらの問題を解消するために、特許文献1において、通常のイオン注入プロセスで用いる装置を用い、Si結晶方位に対して垂直に注入するというチャネリング方法が開示されている。このように、Si結晶方位に対して垂直に注入することで、Si結晶の隙間を通ってイオンが注入され、チャネリングさせられるため、汚染などの影響の心配がない不純物を用いてより深い位置までイオン注入することが可能となる。
特開2005−340465号公報
しかしながら、イオン注入対象となるSiウェハの結晶方位の傾きや、イオン注入装置毎の機械精度のバラツキ、つまりSiウェハの搭載面のバラツキなどにより、ウェハ面内、もしくは、ウェハ間で注入深さにバラツキが生じる。このため、注入したい狙い深さよりも浅く形成されるウェハが形成されることが懸念される。
例えば、イオン注入方向に対してイオン注入対象となるSiウェハのSiC結晶方位が垂直にならず、角度がばらついた際には、図6に示すように、その角度(チルト(°))に応じてイオン注入の注入深さが変化する。そして、その角度が大きくなるほど、注入深さが浅くなるということが判った。
ウェハの結晶方位はSiウェハに対して最大約0.3°ばらつくことが確認されており、イオン注入装置も機械精度から最大約0.2°ばらつくことが確認されている。このため、ウェハの結晶方位のバラツキと装置の機械精度のバラツキの両方で最大0.5°イオン注入角度がばらつく。Si結晶方位に対するイオン注入角度のずれ(チルト)が大きくなると、図6に示すように角度ばらつきがない場合と比較してイオン注入深さが大きく低下する。具体的には、図7に示すようにイオン注入角度のずれ(以下、ずれ角θという)が0°のときの濃度プロファイルが理想的な状態であるとすると、狙い深さの位置から所定深さ浅くなった位置まで所望の濃度のプロファイルとなる。ところが、ずれ角θが0.3°、0.5°になるとチャネリングさせられず、ずれ角θが0°のときと比較して、より浅い位置まで薄い濃度で不純物が拡散したプロファイルとなる。つまり、狙い深さの位置では不純物濃度が低くなり、FS層が浅く形成されたような状態となってしまう。このため、半導体装置の特性として所望の特性を得ることができなくなる可能性がある。
本発明は上記点に鑑みて、不純物層を形成する際に確実にチャネリングさせられ、狙い深さの不純物濃度を所望の濃度にすることができる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、不純物層(2)を形成する工程として、イオン注入装置内に備えられたステージ(20)の上に半導体基板(1)を搭載したのち、ステージの回転軸(21)を中心として該ステージを回転させつつ、ステージの全周において、ステージの回転軸から径方向に延びる直線と当該直線を水平面上に投影した直線とのなす傾斜角度θ1を変化させながら、イオンを注入することで不純物層を形成することを特徴としている。
このように、ステージを回転させつつ、その傾斜角度θ1を変化させながらイオン注入することにより、不純物層を形成するための不純物を確実にチャネリングさせられる。これにより、半導体基板の結晶方位のバラツキやイオン注入装置毎の機械精度のバラツキがあっても、狙い深さの不純物濃度を所望の濃度にすることが可能となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
本発明の第1実施形態にかかる半導体装置の製造方法により製造された半導体装置の断面構成を示す図である。 半導体装置の製造に用いられるイオン注入装置の内部を示した図である。 ステージ20の傾斜角度θ1の変化の様子を示した図である。 (a)は、半導体基板を構成するSiの結晶構造を簡易的に示した斜視図、(b)は、(a)の結晶構造を上方から見た図、(c)は、ステージ20が傾斜させた場合において、矢印方向をステージ20の傾斜方向とした場合にSiの結晶構造を上方から見た様子を示した図である。 ステージ20を回転させつつ傾斜角度θ1を変化させたときの様子を示した図である。 チルトとイオン注入の注入深さとの関係を示したグラフである。 深さと濃度プロファイルとの関係を示した図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態について説明する。図1に示すように、本実施形態の半導体装置は、例えば厚さ125μm、n型不純物濃度が7.1×1013cm-3とされたn-型ドリフト層1を構成する半導体基板(Siウェハ)に対してIGBT100を備えた構成とされている。IGBT100が備えられるIGBT形成領域がセル領域とされ、図示していないが、セル領域の外周部に外周耐圧領域などが備えられことで半導体装置が構成されている。
セル領域におけるIGBT形成領域などにおいて、n-型ドリフト層1の裏面側における当該n-型ドリフト層1の表層部には、n型層によって構成されるFS(フィールドストップ)層2が形成されている。FS層2は、例えば拡散深さ2.5μm以上、n型不純物濃度が2×1016cm-3とされている。このFS層2の表層部に、コレクタ領域に相当するp+型不純物領域3が形成されている。
+型不純物領域3は、ボロン等のp型不純物が注入されて形成され、例えば拡散深さ0.5μm、p型不純物濃度が5×1017〜1×1019cm-3(例えば1×1018cm-3)にて構成されている。
また、IGBT形成領域においては、n-型ドリフト層1の表層部に、例えば厚さ1.5μmとされたp型領域4が形成されている。このp型領域4を貫通してn-型ドリフト層1まで達するように複数個のトレンチ6が形成されており、このトレンチ6によってp型領域4が複数個に分離されている。具体的には、トレンチ6は複数個所定のピッチ(間隔)で形成されており、図1の奥行き方向(紙面垂直方向)において各トレンチ6が平行に延設されたストライプ構造、もしくは並行に延設されたのちその先端部において引き回されることで環状構造とされている。環状構造とされる場合、例えば各トレンチ6が構成する環状構造は複数本ずつを1組として多重リング構造が構成される。
隣接するトレンチ6によってp型領域4が複数に分割された状態となるが、その一部は、チャネル領域を構成するチャネルp型領域4aとなり、このチャネルp型領域4aの表層部に、エミッタ領域に相当するn+型不純物領域5が形成されている。そして、トレンチ6によって仕切られるp型領域4のうち、n+型不純物領域5が形成されたチャネルp型領域4aはチャネルが形成されることでIGBT動作がさせられるIGBT動作部となる。また、p型領域4のうちのn+型不純物領域5が形成されない残りの部分は間引き部となり、アノードp型領域4bとして、IGBT動作ではなくダイオード動作させられることになる。
また、チャネルp型領域4aの表層部、具体的にはチャネルp型領域4aの両側に配置されたn+型不純物領域5の間には、高濃度なボディp型領域4cが形成されている。このため、IGBT動作部ではp型領域4のp型不純物濃度の表面濃度が高濃度とされている。例えば、ボディp型領域4cは、例えば厚さが1.5μm、p型不純物濃度の表面濃度が4×1019cm-3とされている。
+型不純物領域5は、n-型ドリフト層1よりも高不純物濃度で構成され、p型領域4内において終端しており、かつ、トレンチ6の側面に接するように配置されている。より詳しくは、トレンチ6の長手方向に沿って棒状に延設され、トレンチ6の先端よりも内側で終端した構造とされている。
トレンチ6は、例えば深さ3.0〜6.0μmとされている。上述したように、トレンチ6は、所定のピッチで配置されており、IGBT動作部では隣り合うトレンチ6のピッチが35μm以下とされ、ダイオード動作させられる間引き部では隣り合うトレンチ6のピッチが5μm以上とさている。
また、各トレンチ6内は、各トレンチ6の内壁表面を覆うように形成されたゲート絶縁膜7と、このゲート絶縁膜7の表面に形成されたドープトPoly−Si等により構成されるゲート電極8とにより埋め込まれている。ゲート電極8は、図1とは別断面において互いに電気的に接続され、同電位のゲート電圧が印加されるようになっている。
さらに、n+型不純物領域5およびチャネルp型領域4aは、層間絶縁膜9に形成されたコンタクトホールを通じてエミッタ電極に相当する上部電極10と電気的に接続されており、図示しないが、上部電極10や配線などを保護するように保護膜が形成されている。そして、p+型不純物領域3の裏面側に下部電極11が形成されることにより、IGBT100が構成されている。
以上のような構造により、本実施形態にかかるFS構造を有するIGBT100を備えた半導体装置が構成されている。このように構成されるIGBT100を備えた半導体装置は、基本的には従来と同様の方法により製造されるが、FS層2の製造工程のみ従来の製造方法から変更している。したがって、ここでは半導体装置の製造方法のうちのFS層2の製造工程について詳細に説明する。
本実施形態のFS層2の製造工程は、イオン注入装置を用いて汚染などの影響が心配ないn型不純物(例えばリン(P)もしくは砒素(As))をイオン注入することにより行う。このとき、n-型ドリフト層1を構成する半導体基板内での結晶方位のバラツキやイオン注入装置毎の機械精度のバラツキ(半導体基板を設置するステージの傾き)により、イオン注入方向に対してSi結晶方位が垂直にならないことがある。このイオン注入のずれ角θにより、チャネリングさせられず、狙い深さの位置では不純物濃度が低くなり、FS層2が浅く形成されたような状態となってしまう。
このため、本実施形態では、半導体基板内でのSi結晶方位のバラツキやイオン注入装置毎の機械精度のバラツキがあったとしても、チャネリングさせられるイオン注入装置を用いてFS層2を形成するためのイオン注入を行う。具体的には、図2に示すように、ステージ20が中心軸(回転軸)21を中心として回転させられ、かつ、ステージ20の傾斜角度θ1も変化させられるイオン注入装置を用いる。
ステージ20の傾斜角度θ1とは、ステージ20の中心軸21から径方向に延びる直線と、その直線を水平面上に投影した直線とのなす角度(これら両直線に対する法線方向から見たときの角度)を意味している。このステージ20の傾斜角度θ1がステージ20の外縁部の全周において、−0.5°≦θ1≦0.5°に変化させられるようにしてある。例えば、傾斜角度θ1を変化させるための支持棒22をステージ20の裏面において中心軸21からずらした位置に配置し、支持棒22もステージ20の中心軸21を中心として回転させられるようにしておく。また、支持棒22の先端位置が中心軸21の先端位置よりも若干高くなるようにしておき、かつ、ステージ20の中心軸21の高さは変化せず、ステージ20が中心軸21の先端において揺動可能となるようにしておく。そして、支持棒22の回転周期をステージ20の回転周期と異ならせるようにする。
このようにすれば、支持棒22が位置している位置の傾斜角度θ1が0.5°、中心軸21を挟んで支持棒22と反対側の位置の傾斜角度θ1が−0.5°となり、これら各位置の間の傾斜角度θ1が−0.5°<θ1<0.5°となるようにできる。そして、支持棒22の回転周期をステージ20の回転周期と異ならせていれば、ステージ20の外縁部の全周において傾斜角度θ1を−0.5°≦θ1≦0.5°に変化させることが可能となる。
このような状態で、FS層2を形成するためのn型不純物を上方からイオン注入する。これにより、図3に示すように、ステージ20上に配置された半導体基板も、ステージ20と同様、中心軸21を中心として回転させられつつ、傾斜角度θ1を−0.5°≦θ1≦0.5°に変化させながらイオン注入することができる。これにより、半導体基板の結晶方位のバラツキやイオン注入装置毎の機械精度のバラツキがあっても、FS層2を形成するためのn型不純物を確実にチャネリングさせられ、狙い深さの不純物濃度を所望の濃度にすることが可能となる。この理由について、図4および図5を用いて具体的に説明する。
まず、半導体基板を構成するSiの結晶構造にバラツキがなく、理想的な状態である場合において、イオン注入装置に機械精度のバラツキが有り、ずれ角θが存在している場合について説明する。ここではステージ20の傾斜角度θ1が可変になっていないような、従来と同様の場合を想定して説明する。
図4(a)は、半導体基板を構成するSiの結晶構造を簡易的に示した斜視図であり、図4(b)は、図4(a)の結晶構造を上方から見た図、図4(c)は、ステージ20が傾斜させた場合において、矢印方向をステージ20の傾斜方向とした場合にSiの結晶構造を上方から見た様子を示した図である。なお、通常、Siはダイヤモンド構造をしているが、ここでは判り易くするために立方体の頂点にのみSi原子を配置した構造で示してある。
仮に、図4(b)に示すように理想的な結晶構造になっている場合、イオン注入装置に機械精度のバラツキが無ければ原子間(格子間)を通じてイオンが深くまで注入され、チャネリングさせられる。しかしながら、イオン注入装置に機械精度のバラツキが有り、ずれ角θが存在していると、図4(c)に示すように上下に並んでいる格子が傾斜方向にずれて並ぶことになる。このため、格子が傾斜方向にずれて並んでいる位置では、注入されるイオンが格子に衝突し、深くまで注入されず、チャネリングされない。このため、チャネリングされるようにするには、図4(b)に示されるような状態においてイオン注入が行われることが重要である。
これに対して、本実施形態の場合、ステージ20が中心軸21を中心として回転させられ、かつ、ステージ20の傾斜角度θ1も変化させられるイオン注入装置を用いるようにしている。このため、半導体基板を構成するSiの結晶構造の角度をステージ20の傾斜角度θ1に応じて徐々に変えられ、かつ、ステージ20を回転させていることから、半導体基板の傾斜角度を全周においてステージ20の傾斜角度θ1と同様に変化させられる。図5(a)〜(e)は、ステージ20を回転させつつ傾斜角度θ1を変化させたときの様子を示した図である。図5(a)〜(e)において、各図中の左側はステージ20の回転および傾斜角度θ1とSiの結晶構造の様子を示してあり、右側は真上から見た結晶構造の様子を示してある。
例えば、図5(a)に示すように、イオン注入のスタート位置において、例えばステージ20の傾斜角度θ1が0.5°となっており、この角度の場合に真上からみた結晶構造が図4(b)と同様理想的な状態であったとする。この場合、上方から見たときに、上下に並ぶ各原子(格子)がすべて同じ位置に重なった配置になることから、Si結晶方位に対して垂直に注入され、チャネリングされることになる。
次に、図5(b)に示すように、ステージ20を45度回転させたときに、例えばステージ20の傾斜角度θ1が−0.5°となっており、この角度の場合に真上からみた結晶構造は上下に並んでいる格子が傾斜方向にずれて並んでいたとする。このように、格子が傾斜方向にずれて並んでいる位置では、注入されるイオンが格子に衝突し、深くまで注入されず、チャネリングされない。
続いて、図5(c)、(d)に示すように、ステージ20を90度もしくは135度回転させたときに、例えばステージ20の傾斜角度θ1が0.1°、0.5°となっており、この角度の場合にも真上からみた結晶構造は上下に並んでいる格子が傾斜方向にずれて並んでいたとする。この場合にも、注入されるイオンが格子に衝突し、深くまで注入されず、チャネリングされない。
そして、図5(e)に示すように、ステージ20を180度回転させたときに、例えばステージ20の傾斜角度θ1が0°となっており、この角度の場合に真上からみた結晶構造が図4(b)と同様理想的な状態に再び戻ったとする。その場合には、再びSi結晶方位に対して垂直に注入され、チャネリングされることになる。
このように、半導体基板を搭載するステージ20を回転させつつ、その傾斜角度θ1を−0.5°≦θ1≦0.5°に変化させながらイオン注入することにより、FS層2を形成するためのn型不純物を確実にチャネリングさせられる。これにより、半導体基板の結晶方位のバラツキやイオン注入装置毎の機械精度のバラツキがあっても、狙い深さの不純物濃度を所望の濃度にすることが可能となる。
(他の実施形態)
上記実施形態では、半導体結晶の隙間を通ってイオンが深く注入されるようにチャネリングて形成する不純物層としてFS層2を例に挙げた。しかしながら、これは単なる一例を示したに過ぎず、不純物をチャネリングさせるイオン注入(チャネリングインプラ)を用いて、所定深さの不純物層を形成するような他の素子を有する半導体装置に対して、本発明を適用することができる。
また、上記実施形態では、不純物層としてのFS層2を形成する際のイオン注入時のステージ20の傾斜角度θ1の変化量を、−0.5°≦θ1≦0.5°とした。これは、イオン注入装置毎の機械精度のバラツキによるイオン注入角度のずれと、半導体基板を構成するn-型ドリフト層1の結晶方位の傾きによるイオン注入角度のずれを足した角度に基づいて、傾斜角度θ1の変化量を設定したためである。このため、イオン注入装置毎の機械精度のバラツキによるイオン注入角度のずれと、半導体基板を構成するn-型ドリフト層1の結晶方位の傾きによるイオン注入角度のずれに応じて、ステージ20の傾斜角度θ1の変化量を設定すれば良い。
1 n-型ドリフト層
2 FS層
3 p+型不純物領域
4 p型領域
5 n+型不純物領域
8 ゲート電極
10 上部電極
11 下部電極
20 ステージ
21 中心軸
22 支持棒

Claims (3)

  1. 半導体基板(1)を構成する半導体結晶の隙間を通ってイオンを所定深さに注入させるようにチャネリングさせて不純物層(2)を形成する工程を有する半導体装置の製造方法であって、
    前記不純物層を形成する工程では、イオン注入装置内に備えられたステージ(20)の上に前記半導体基板を搭載したのち、前記ステージの回転軸を中心として該ステージを回転させつつ、前記ステージの全周において、前記ステージの前記回転軸から径方向に延びる直線と当該直線を水平面上に投影した直線とのなす傾斜角度θ1を変化させながら、前記イオンを注入することで前記不純物層を形成することを特徴とする半導体装置の製造方法。
  2. 前記不純物層を形成する工程では、前記イオン注入装置毎の機械精度のバラツキによるイオン注入角度のずれと、前記半導体基板を構成する結晶方位の傾きによるイオン注入角度のずれを足した角度に基づいて、前記傾斜角度θ1の変化量を設定することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記不純物層を形成する工程では、前記傾斜角度θ1を、−0.5°≦θ1≦0.5°に変化させることを特徴とする請求項1または2に記載の半導体装置の製造方法。
JP2012191626A 2012-08-31 2012-08-31 半導体装置の製造方法 Pending JP2014049620A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012191626A JP2014049620A (ja) 2012-08-31 2012-08-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012191626A JP2014049620A (ja) 2012-08-31 2012-08-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014049620A true JP2014049620A (ja) 2014-03-17

Family

ID=50608982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012191626A Pending JP2014049620A (ja) 2012-08-31 2012-08-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2014049620A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017139440A (ja) * 2016-02-01 2017-08-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN109103247A (zh) * 2017-06-20 2018-12-28 三菱电机株式会社 半导体装置及其制造方法
US10381192B2 (en) 2017-09-04 2019-08-13 Toshiba Memory Corporation Ion implantation apparatus and ion implantation method
US10483390B2 (en) 2017-06-02 2019-11-19 Fuji Electric Co., Ltd. Insulated gate semiconductor device and method of manufacturing same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62131579A (ja) * 1985-12-03 1987-06-13 Nec Corp 縦型電界効果トランジスタの製造方法
JPS63109166A (ja) * 1986-10-23 1988-05-13 イオネツクス/エツチイ−アイ コ−ポレ−シヨン イオンインプランテ−ション装置
JPH05152238A (ja) * 1991-12-02 1993-06-18 Sharp Corp 半導体装置の製造方法
JPH07122515A (ja) * 1993-10-27 1995-05-12 Nippondenso Co Ltd 半導体の処理方法
JPH07249394A (ja) * 1994-03-14 1995-09-26 Hitachi Ltd イオン注入方法及び装置
JP2003031798A (ja) * 2001-07-12 2003-01-31 Nec Corp 半導体装置の製造方法
JP2003142024A (ja) * 2001-08-16 2003-05-16 Samsung Electronics Co Ltd イオン注入装置における回転軸と回転体との連結システム
JP2004260132A (ja) * 2003-02-05 2004-09-16 Nec Electronics Corp 半導体装置の製造方法
JP2005285518A (ja) * 2004-03-29 2005-10-13 Toshiba Corp イオン注入装置およびイオン注入方法
JP2005340465A (ja) * 2004-05-26 2005-12-08 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2006324630A (ja) * 2005-05-18 2006-11-30 Hynix Semiconductor Inc 半導体素子の製造のためのイオン注入方法及びこれを用いた傾斜型接合形成方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62131579A (ja) * 1985-12-03 1987-06-13 Nec Corp 縦型電界効果トランジスタの製造方法
JPS63109166A (ja) * 1986-10-23 1988-05-13 イオネツクス/エツチイ−アイ コ−ポレ−シヨン イオンインプランテ−ション装置
JPH05152238A (ja) * 1991-12-02 1993-06-18 Sharp Corp 半導体装置の製造方法
JPH07122515A (ja) * 1993-10-27 1995-05-12 Nippondenso Co Ltd 半導体の処理方法
JPH07249394A (ja) * 1994-03-14 1995-09-26 Hitachi Ltd イオン注入方法及び装置
JP2003031798A (ja) * 2001-07-12 2003-01-31 Nec Corp 半導体装置の製造方法
JP2003142024A (ja) * 2001-08-16 2003-05-16 Samsung Electronics Co Ltd イオン注入装置における回転軸と回転体との連結システム
JP2004260132A (ja) * 2003-02-05 2004-09-16 Nec Electronics Corp 半導体装置の製造方法
JP2005285518A (ja) * 2004-03-29 2005-10-13 Toshiba Corp イオン注入装置およびイオン注入方法
JP2005340465A (ja) * 2004-05-26 2005-12-08 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2006324630A (ja) * 2005-05-18 2006-11-30 Hynix Semiconductor Inc 半導体素子の製造のためのイオン注入方法及びこれを用いた傾斜型接合形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017139440A (ja) * 2016-02-01 2017-08-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10483390B2 (en) 2017-06-02 2019-11-19 Fuji Electric Co., Ltd. Insulated gate semiconductor device and method of manufacturing same
US10777677B2 (en) 2017-06-02 2020-09-15 Fuji Electric Co., Ltd. Insulated gate semiconductor device and method of manufacturing same
CN109103247A (zh) * 2017-06-20 2018-12-28 三菱电机株式会社 半导体装置及其制造方法
JP2019009148A (ja) * 2017-06-20 2019-01-17 三菱電機株式会社 半導体装置およびその製造方法
CN109103247B (zh) * 2017-06-20 2021-11-23 三菱电机株式会社 半导体装置及其制造方法
US10381192B2 (en) 2017-09-04 2019-08-13 Toshiba Memory Corporation Ion implantation apparatus and ion implantation method

Similar Documents

Publication Publication Date Title
JP5551213B2 (ja) 半導体装置の製造方法
JP6365165B2 (ja) 半導体装置の製造方法
JP5298565B2 (ja) 半導体装置およびその製造方法
JP2009004668A (ja) 半導体装置
JP2008227441A (ja) 半導体装置およびその製造方法
WO2021029285A1 (ja) 半導体装置
TWI580051B (zh) 用於高壓mosfet的處理方法和結構
JP5583846B2 (ja) 半導体装置
JP2014049620A (ja) 半導体装置の製造方法
JP2007311669A (ja) 半導体装置及びその製造方法
JP2024024105A (ja) 半導体装置
JP2005183458A (ja) 半導体装置の製造方法及びその製造装置
TW201511135A (zh) 半導體裝置之製造方法
JP2011233806A (ja) 絶縁ゲート型半導体装置及びその製造方法
JP2006140250A (ja) 半導体装置及びその製造方法
KR101844708B1 (ko) 반도체 장치의 제조 방법
JP2015222787A (ja) イオン注入方法および半導体装置の製造方法
JPH10303140A (ja) 絶縁ゲート電界効果トランジスタの製造方法
JP6070333B2 (ja) 半導体装置の製造方法
JP2010165978A (ja) 半導体装置およびその製造方法
US10727105B2 (en) Semiconductor device and manufacturing method therefor
JP2011176157A (ja) 半導体装置の製造方法
CN102412306B (zh) 沟槽栅结型场效应晶体管及其制作方法
JP2010141339A (ja) 半導体装置を製造するための方法
JP2017055102A (ja) トレンチゲート型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161115