CN105552115B - 半导体器件以及用于制造半导体器件的方法 - Google Patents

半导体器件以及用于制造半导体器件的方法 Download PDF

Info

Publication number
CN105552115B
CN105552115B CN201510906782.XA CN201510906782A CN105552115B CN 105552115 B CN105552115 B CN 105552115B CN 201510906782 A CN201510906782 A CN 201510906782A CN 105552115 B CN105552115 B CN 105552115B
Authority
CN
China
Prior art keywords
layer
drift layer
main surface
drift
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510906782.XA
Other languages
English (en)
Other versions
CN105552115A (zh
Inventor
根本道生
吉村尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Kyodo Co Ltd
Original Assignee
Fuji Kyodo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Kyodo Co Ltd filed Critical Fuji Kyodo Co Ltd
Publication of CN105552115A publication Critical patent/CN105552115A/zh
Application granted granted Critical
Publication of CN105552115B publication Critical patent/CN105552115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/885—Esaki diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Abstract

在n‑漂移层(1)的一个主表面上形成p阳极层(2)。在n‑漂移层(1)的另一主表面上形成杂质浓度大于n‑漂移层(1)的n+阴极层(3)。在p阳极层(2)的表面上形成阳极电极(4)。在n+阴极层(3)的表面上形成阴极电极(5)。在n‑漂移层(1)中形成净掺杂浓度大于晶片的体杂质浓度且小于n+阴极层(3)的体杂质浓度的n型宽缓冲区(6)。n‑漂移层(1)的电阻率ρ0相对于额定电压V0满足0.12V0≤ρ0≤0.25V0。宽缓冲区(6)的净掺杂浓度总量大于或等于4.8×1011原子/cm2且小于或等于1.0×1012原子/cm2。

Description

半导体器件以及用于制造半导体器件的方法
本申请是发明名称为“半导体器件以及用于制造半导体器件的方法”、国际申请日为2010年11月2日、申请号为201080049553.6(国际申请号为PCT/JP2010/069528)的发明专利申请的分案申请。
技术领域
本发明涉及以高速操作并具有低损耗和软恢复特性的半导体器件(诸如二极管或绝缘栅双极晶体管(IGBT))、以及用于制造该半导体器件的方法。
背景技术
功率半导体器件用于具有高效率和低功耗的功率转换器件(诸如转换器和逆变器)，并且对于控制旋转电机或伺服电机是必不可少的。功率控制器件要求低损耗、低功耗、高速操作、高效率、以及没有环境问题(即，对外界没有不利影响)的特性。为了满足具有低损耗和高效率的功率控制器件的需求，已提出了具有宽缓冲结构的二极管作为用于功率控制器件的经改进类型的二极管。宽缓冲结构是指其中n-漂移层的杂质浓度分布在n-漂移层的中心部分附近具有峰值(局部最大值)且具有包括杂质浓度分布倾斜以朝着阳极和阴极的方向下降的区域的宽缓冲区的结构。
具有宽缓冲结构的二极管允许降低相关技术的发射极注入效率、以及在高速操作(例如，载流子频率：大于或等于5kHz)中实现软恢复特性和防振荡效果，该实现在使用期限分布控制技术中是难以达到的。
已提出了使用氢致供体(hydrogen-induced donor)的方法作为制造具有宽缓冲结构的二极管的方法。在该方法中，浮区(FZ)体晶片用质子(氢离子，H+)照射以使质子H+到达通过一般的n型掺杂元素(磷或砷)离子注入法难以达到的n-漂移层的深度、由此形成晶格缺陷，并且随后进行热处理。在该方法中，用质子的照射以及热处理使得供体(例如，称为氢致供体或与氢相缔合的供体)通过包括质子H+的缺陷络合物在晶片中的质子H+的射程Rp附近形成(例如，参见以下专利文献1(段落0020和0021)和以下专利文献2(摘要))。另外，已提出了其中氧被引入晶片且与氢致供体组合、由此形成高浓度宽缓冲区的方法(例如，参见以下专利文献3(段落0011))。
一般而言，对于硅(Si)功率半导体，从经济的角度使用比外延晶片便宜的FZ晶片来制造IGBT或二极管。另外，已知用中子束照射硅晶片以使用核嬗变将硅转换成作为稳定同位素的磷(P)、由此在晶片(在下文中称为中子照射晶片)中形成作为杂质的磷的方法在晶片中均匀地分布杂质时是有效的。中子照射晶片(例如，6英寸的晶片)的电阻率变化约为±8％。
作为形成中子照射晶片的方法，已提出了通过用质子H+的照射以及热处理来将质子H+改变成供体、并将浓度大于中子照射之前的晶片的供体注入n基区(n-漂移层)的方法(例如，参见以下专利文献4)。
引用列表
专利文献
专利文献1：日本专利申请特许公开(JP-A)No.2003-318412
专利文献2：国际公开册No.WO2007/055352
专利文献3：JP-A No.2007-266233
专利文献4：JP-A No.2008-91853
发明的公开内容
本发明要解决的问题
然而，在根据相关技术的通过离子注入或热扩散来引入混合有原材料气体的杂质元素(气体掺杂)的FZ晶片中，电阻率变化大于中子照射晶片的电阻率变化，并且约为6英寸晶片中的±12％。大的电阻率变化直接影响击穿电压的变化。因此，重新检查击穿电压变化的下降是必要的。在具有非穿通结构的半导体器件的情况下，半导体器件的击穿电压VB(V)可由以下表达式1表示。
[表达式1]
VB＝W2/(0.29ρ0)
在表达式1中，W是耗尽层的宽度(μm)，而ρ0是硅晶片的电阻率(体电阻率)。在上述表达式1中，例如，在使用气体掺杂的FZ晶片制造的具有非穿通结构的半导体器件中，当电阻率ρ0的变化为±12％时，击穿电压VB的变化也是12％。除了击穿电压以外，开关特性的变化也是12％。当开关特性的变化为大于或等于12％时，保证对该器件的操作可能出现问题。将开关特性的变化减小到小于或等于12％的方法之一将电阻率变化减小到小于12％。例如，如上所述，为了减小电阻率变化，使用其电阻率通过将电阻率变化减小到小于±12％的中子照射来控制的中子照射晶片是有效的。
然而，当体电阻率通过中子照射来调节时，需要原子反应堆，而建立和维护原子反应堆需要巨额的成本。因此，一个半导体制造公司拥有原子反应堆在经济上不可行。有必要请求具有原子反应堆的外部机构来调节体电阻率。然而，存在少数外部机构，包括国外机构。对车内或工业功率半导体的需求增加，并且只有外部机构处理功率半导体是困难的。另外，处理成本高。因此，找到能够可靠地减小或解决半导体器件的击穿电压变化或开关特性变化的方法作为除使用中子照射的方法以外的方法是合乎需要的。
当半导体器件使用气体掺杂的FZ晶片而不使用中子照射晶片来制造时，随着晶片的直径变成大于6英寸，晶片电阻率的变化增大。因此，在技术上难以将电阻率变化减小到小于±12％。另外，当使用切克劳斯基(CZ)晶片来制造半导体器件时，制造最初是均匀的且具有高电阻率的n型晶片是困难的。因此，使用CZ晶片将电阻率变化减小到小于±12％是困难的。因此，提供即使当FZ晶片的电阻率变化大于或等于±12％时对击穿电压变化影响也较小的具有新颖器件结构的半导体器件、以及制造该半导体器件的方法是合乎需要的。
作为去除击穿电压变化的方法，专利文献3公开了使用离子注入来引入质子且在500℃下进行热处理以使质子扩散到整个n-漂移层、由此控制n-漂移层的杂质浓度的方法。然而，实际上，由于已获取指示在高于或等于550℃的温度下去除与氢相缔合的供体的数据，因此控制宽范围(诸如，整个n-漂移层)内的杂质浓度是困难的。具体而言，控制具有高击穿电压的半导体器件所需的低浓度n-漂移层的杂质浓度是极为困难的。因此，当制造具有高击穿电压的半导体器件时，即使当应用专利文献3中公开的技术时获取减小击穿电压变化的效果也是困难的。
为了解决上述问题已作出本发明，并且本发明的目的在于，提供能够减小击穿电压的变化和开关特性的变化的半导体器件、以及制造半导体器件的方法。另外，本发明的目的在于，提供能够降低制造成本的半导体器件、以及制造半导体器件的方法。
用于解决问题的手段
为了解决上述问题且实现本发明的目的，根据本发明的一方面，提供了一种半导体器件，该半导体器件包括：第一导电型的第一半导体层；设置在第一半导体层的一个主表面上且杂质浓度大于第一半导体层的第二导电型的第二半导体层；设置在第一半导体层的另一主表面上且杂质浓度大于第一半导体层的第一导电型的第三半导体层；以及设置在第一半导体层中且杂质浓度大于第一半导体层、并且杂质浓度分布的局部最大值小于第二半导体层和第三半导体层的杂质浓度的第一导电型的宽缓冲区。宽缓冲区的净掺杂浓度总量大于或等于4.8×1011原子/cm2且小于或等于1.0×1012原子/cm2。第一半导体层的电阻率ρ0(Ωcm)相对于额定电压V0(V)满足0.12V0≤ρ0≤0.25V0。
宽缓冲区的净掺杂浓度总量可大于或等于5.2×1011原子/cm2且小于或等于1.0×1012原子/cm2，而第一半导体层的电阻率ρ0相对于额定电压V0(V)可满足0.133V0≤ρ0≤0.25V0。
多个宽缓冲区可设置在第一半导体层中。
多个宽缓冲区的宽度之和与第一半导体层的宽度的比率γ、当施加了电平与击穿电压相等的反向偏压时的多个宽缓冲区的电场强度的下降之和与临界电场强度的比率η、以及成为第一半导体层的衬底的供体浓度的测量值与标准值的偏移比α可满足4α(γ/η)/[(2-α)(2+α)]<α。
第一半导体层可以是FZ硅衬底。
为了解决上述问题且实现本发明的目的，根据本发明的另一方面，提供了一种半导体器件，该半导体器件包括：第一导电型的漂移层；设置在漂移层的一个主表面上且杂质浓度大于漂移层的第二导电型的基极层；设置在漂移层的一个主表面上以与基极层接触且杂质浓度大于基极层的第一导电型的发射极层；与漂移层、基极层、以及发射极层接触的绝缘膜；隔着绝缘膜与漂移层、基极层、以及发射极层相邻的栅电极；设置在漂移层的另一主表面上且杂质浓度大于漂移层的第二导电型的集电极层；以及设置在漂移层中且杂质浓度大于漂移层、并且杂质浓度分布的局部最大值小于基极层和集电极层的杂质浓度的第一导电型的宽缓冲区。宽缓冲区的净掺杂浓度总量大于或等于4.8×1011原子/cm2且小于或等于1.0×1012原子/cm2，而漂移层的电阻率ρ0(Ωcm)相对于额定电压V0(V)满足0.12V0≤ρ0≤0.25V0。
宽缓冲区的净掺杂浓度总量可大于或等于5.2×1011原子/cm2且小于或等于1.0×1012原子/cm2，而漂移层的电阻率ρ0(Ωcm)相对于额定电压V0(V)可满足0.133V0≤ρ0≤0.25V0。
多个宽缓冲区可设置在漂移层中。
多个宽缓冲区的宽度之和与漂移层的宽度的比率γ、当施加了电平与击穿电压相等的反向偏压时的多个宽缓冲区的电场强度的下降之和与临界电场强度的比率η、以及成为漂移层的衬底的供体浓度的测量值与标准值的偏移比α可满足4α(γ/η)/[(2-α)(2+α)]<α。
根据上述方面的半导体器件还可包括在衬底的一个主表面上与漂移层或宽缓冲区接触、并且在另一主表面上与集电极层接触的第一导电型场阻断层。
根据上述方面的半导体器件还可包括与衬底的一个主表面侧上的漂移层或宽缓冲区接触、并且在另一主表面上与集电极层接触的第一导电型场阻断层。漂移层、宽缓冲区、以及场阻断层的净掺杂浓度总量可大于或等于1.2×1012原子/cm2且小于或等于2.0×1012原子/cm2。
漂移层可以是FZ硅衬底。
为了解决上述问题且实现本发明的目的，根据本发明的再一方面，提供了一种制造半导体器件的方法，该半导体器件包括：第一导电型的第一半导体层；设置在第一半导体层的一个主表面上且杂质浓度大于第一半导体层的第二导电型的第二半导体层；设置在第一半导体层的另一主表面上且杂质浓度大于第一半导体层的第一导电型的第三半导体层；以及设置在插在第二半导体层和第三半导体层之间的第一半导体层中且杂质浓度大于第一半导体层、并且杂质浓度分布的局部最大值小于第二半导体层和第三半导体层的杂质浓度的第一导电型的宽缓冲区。该方法包括：在第一半导体层的一个主表面上形成第二半导体层的第一形成步骤；以及在到第一半导体层的投影射程内用氢离子照射第一半导体层上的第二半导体层、并且在大于或等于300℃且小于或等于550℃的温度下进行热处理、由此在第一半导体层中形成宽缓冲区的第二形成步骤。在第二形成步骤中，在第一半导体层中形成总净掺杂浓度大于或等于4.8×1011原子/cm2且小于或等于1.0×1012原子/cm2的宽缓冲区，而第一半导体层的电阻率ρ0相对于额定电压V0(V)满足0.12V0≤ρ0≤0.25V0。
根据上述方面的制造半导体器件的方法还可包括：在第一形成步骤之前，在高于或等于1000℃的温度下在氧化气氛中进行热处理以将氧引入第一半导体层的引入步骤。
在引入步骤中，可将浓度大于或等于1×1016原子/cm3的氧引入第一半导体层。
为了解决上述问题且实现本发明的目的，根据本发明的又一方面，提供了一种制造半导体器件的方法，该半导体器件包括：第一导电型的第一半导体层；设置在第一半导体层的一个主表面上且杂质浓度大于第一半导体层的第二导电型的第二半导体层；设置在第一半导体层的另一主表面上且杂质浓度大于第一半导体层的第一导电型的第三半导体层；以及设置在第一半导体层中且杂质浓度大于第一半导体层、并且杂质浓度分布的局部最大值小于第二半导体层和第三半导体层的杂质浓度的第一导电型的宽缓冲区。该方法包括在到第一半导体层的比将通过后续步骤形成的第三半导体层的位置深的部分的投影射程内用氢离子照射第一半导体层的另一主表面、并且在大于或等于300℃且小于或等于550℃的温度下进行热处理、由此在第一半导体层中形成宽缓冲区的第二形成步骤。在第二形成步骤中，在第一半导体层中形成总净掺杂浓度大于或等于4.8×1011原子/cm2且小于或等于1.0×1012原子/cm2的宽缓冲区，而第一半导体层的电阻率ρ0相对于额定电压V0(V)满足0.12V0≤ρ0≤0.25V0。
根据上述方面的制造半导体器件的方法还可包括在第一形成步骤之前，在高于或等于1000℃的温度下在氧化气氛中进行热处理以将氧引入第一半导体层的引入步骤。
在引入步骤中，可将浓度大于或等于1×1016原子/cm3的氧引入第一半导体层。
在第二形成步骤中，可通过用氢离子的照射来形成氢致供体、由此形成宽缓冲区。
第一半导体层可以是FZ硅衬底。
根据本发明，宽缓冲区设置在电阻率ρ0(Ωcm)相对于额定电压V0(V)满足0.12V0≤ρ0≤0.25V0的第一半导体层(漂移层)中。宽缓冲区的净掺杂浓度总量大于或等于4.8×1011原子/cm2且小于或等于1.0×1012原子/cm2。以此方式，即使当第一半导体层的电阻率的变化约为±12％时，也有可能减小半导体器件的击穿电压根据第一半导体层的电阻率的变化而改变的范围。另外，有可能减小半导体器件的开关特性根据第一半导体层的电阻率的变化而改变的范围。
另外，当在漂移层中形成多个宽缓冲区时，可精细地控制空间电荷区在开关期间的扩展。
在第一半导体层的一个主表面上形成第二半导体层(阳极/基极层)之后，在到比在后续工艺中形成的第二半导体层或第三半导体层深的部分的投影射程内用氢离子照射第一半导体层的该一主表面或另一主表面，并且在大于或等于300℃且小于或等于550℃的温度下进行热处理。以此方式，在上述条件下在第一半导体层(漂移层)中形成宽缓冲区。在此情况下，第一半导体层的电阻率ρ0(Ωcm)相对于额定电压V0(V)满足上述条件。以此方式，即使当第一半导体层的电阻率的变化约为±12％时，也有可能减小半导体器件的击穿电压根据第一半导体层的电阻率的变化而改变的范围。另外，有可能减小半导体器件的开关特性根据第一半导体层的电阻率的变化而改变的范围。
另外，在第二形成步骤中用氢离子照射衬底时，可防止宽缓冲区中的电子和空穴迁移率的减小。
在本发明中，可使用FZ晶片以低成本制造具有宽缓冲结构的半导体器件。
发明效果
根据本发明，可获取减小击穿电压的变化和开关特性的变化的效果。另外，可获取降低制造成本的效果。
附图简述
[图1]图1是示出根据第一实施例的半导体器件的结构和净掺杂浓度分布的示图。
[图2]图2是示出制造根据第一实施例的半导体器件的工艺的示图。
[图3]图3是示出制造根据第一实施例的半导体器件的工艺的示图。
[图4]图4是示出半导体器件的体电阻率和击穿电压之间的关系的特性图。
[图5]图5是示出半导体器件的体电阻率和击穿电压的变化宽度之间的关系的特性图。
[图6]图6是示出根据相关技术的半导体器件的结构和净掺杂浓度分布的示图。
[图7]图7是示出根据第二实施例的半导体器件的结构和净掺杂浓度分布的示图。
[图8]图8是示出根据第三实施例的半导体器件的结构和净掺杂浓度分布的示图。
[图9]图9是示出制造根据第三实施例的半导体器件的工艺的示图。
[图10]图10是示出制造根据第三实施例的半导体器件的工艺的另一示例的示图。
[图11]图11是示出制造根据第三实施例的半导体器件的工艺的另一示例的示图。
[图12]图12是示出制造根据第三实施例的半导体器件的工艺的另一示例的示图。
[图13]图13是示出根据第四实施例的半导体器件的结构和净掺杂浓度分布的示图。
[图14]图14是示出当施加反向偏压时漂移层的净掺杂浓度分布和内部电场强度分布之间的关系的特性图。
用于实现本发明的最佳模式
在下文中，将参考附图详细描述根据本发明的示例性实施例的半导体器件及其制造方法。本发明不限于以下实施例，只要不背离本发明的精神和范围。在以下描述中，一种导电类型是n型，而另一导电类型是p型。然而，即使类型被颠倒也获取相同的效果。
(第一实施例)
在下文中将描述其中用质子离子(H+)照射硅晶片且在n-漂移层中形成宽缓冲结构以控制硅晶片中的n-漂移层的杂质浓度的二极管、以及制造二极管的方法。
图1是示出根据第一实施例的半导体器件的结构和净掺杂浓度分布的示图。如在图1中的半导体器件的截面图(纸面的上侧)中所示，在n型半导体衬底(晶片)上形成根据第一实施例的二极管。晶片的体电阻率为ρ0(Ωcm)。在晶片的一个主表面上形成p阳极层2。在晶片的另一主表面上形成n+阴极层3。半导体衬底插在p阳极层2(第二半导体层)和n+阴极层3(第三半导体层)之间的部分(第一半导体层)是n-漂移层1。在p阳极层2的表面上形成阳极电极4。在n+阴极层3的表面上形成阴极电极5。
在图1中，如在示出距阳极电极4的距离和净掺杂浓度(log)之间的关系的特性图(纸面的下侧)中所示，n-漂移层1的净掺杂浓度具有其中在n-漂移层1的中间附近为峰值且根据特定梯度朝着p阳极层2和n+阴极层3下降的山状分布曲线，并且存在其中净掺杂浓度高于n-漂移层1的净掺杂浓度的丘状区域。n型丘状区域被称为宽缓冲区6。宽缓冲区6的杂质浓度分布的局部最大值小于n+阴极层3和p阳极层2的杂质浓度。即，宽缓冲区6设置在n-漂移层1中，并且其净掺杂浓度大于晶片的体杂质浓度且小于n+阴极层3和p阳极层2的杂质浓度。
根据本发明的二极管的结构具有以下两个要点：半导体衬底(晶片)的体电阻率ρ0(Ωcm)相对于二极管的额定电压V0(V)满足以下表达式2；以及宽缓冲区6的有效剂量(同一层的净掺杂浓度总量)大于或等于4.8×1011原子/cm2且小于或等于1.0×1012原子/cm2。
[表达式2]
0.12V0≤ρ0≤0.25V0
图2和3是示出制造根据第一实施例的半导体器件的工艺的示图。可通过用质子H+11进行照射(参见图2(c)和3(c)))、以及对包括在其一个主表面上形成的p阳极层2和阳极电极4的晶片进行热处理，从阳极电极形成宽缓冲区6。接下来，将参考图2和3详细描述制造根据第一实施例的半导体器件的工艺。在本实施例中，例如，将描述制造具有图1所示的尺寸和净掺杂浓度的二极管(额定电压：V0＝1200V；以及额定电流：150A)的情况。
图2(a)至2(g)按顺序示出二极管的主要制造工艺。首先，制备电阻率为144Ωcm至300Ωcm(例如，150Ωcm(磷浓度：2.0×1013原子/cm3)且厚度约为500μm的FZ晶片10作为晶片(半导体衬底)。FZ晶片10被用作第一半导体层。在下文中，FZ晶片10的杂质浓度被称为体浓度，而其电阻率被称为体电阻率(图2(a))。当电阻率大于1Ωcm时，电阻率ρ(Ωcm)和供体浓度N(原子/cm3)之间的关系由ρ＝4.596×1015/N表示。
然后，执行标准二极管制造工艺以形成将作为第二半导体层的p阳极层2，从而边缘端接结构部分在FZ晶片10的一个主表面上包括保护环(未示出)、绝缘膜12、以及阳极电极4。p阳极层2的杂质浓度为例如5×1016原子/cm3，而其距表面的结深度为例如3μm。另外，阳极电极4由诸如包括约1wt％的硅的铝硅(AlSi)之类的铝合金(在下文中称为Al-Si(1％))制成(图2(b))。
然后，用通过回旋加速器加速的质子H+11照射阳极电极4的表面。此时，回旋加速器的加速电压为例如7.9MeV，而质子H+11的剂量为例如2.0×1012原子/cm2。另外，使用铝吸收器(未示出)，并且调节该铝吸收器的厚度以用质子H+11通过铝吸收器照射FZ晶片10，以使质子H+11距FZ晶片10的表面的射程为60μm。在图2(c)中，因用H+11照射而在FZ晶片中产生的晶体缺陷13由X表示(图2(c))。
然后，例如，在350℃下在氮气气氛(其可包括氢)中进行热处理达1小时以弥补晶体缺陷13。以此方式，形成n型高浓度区以从距晶片的表面60μm的深度扩展到约±20μm。高浓度区是宽缓冲区6(在两条虚线内)(图2(d))。
然后，对FZ晶片10的另一主表面(FZ晶片10的后表面)进行研磨和湿法蚀刻30以使FZ晶片10具有期望的厚度。在此阶段，当额定电压V0为1200V时，FZ晶片10的厚度通常在100μm至160μm的范围内。在第一实施例中，在此阶段，FZ晶片10的厚度为120μm(图2(e))。
然后，将诸如磷离子之类的n型杂质离子注入进行研磨和湿法蚀刻30的FZ晶片10的表面(后表面)。在此情况下，加速电压为例如50keV，而磷的剂量为例如1×1015原子/cm2(杂质浓度：1×1019原子/cm3)(图2(f))。然后，例如，YAG二次谐波激光器使用双脉冲法将激光束发射到离子注入表面。注入的n型杂质离子(诸如注入的磷离子)通过激光照射来电激活，并且形成将作为n+阴极层3的第三半导体层(图2(g))。
双脉冲法使得来自多个激光照射器件的多个脉冲激光束连续地照射到每一激光束照射区域，这些脉冲激光束的照射时序彼此偏离预定延迟时间。在JP-A-2005-223301中公开了双脉冲法。当激光束通过双脉冲法来照射时，每一激光束照射区域的总能量密度为例如3J/cm2。另外，双脉冲延迟时间为例如300nsec(毫微秒)。
最后，金属材料按铝、钛、镍和金的次序沉积在n+阴极层3的表面上以形成与n+阴极层3的表面欧姆接触的阴极电极5。以此方式，完成二极管。FZ晶片10中的p阳极层2和n+阴极层3之间的半导体衬底的部分处于n-漂移层1中。图2(g)的右侧上所示的特性图(g-1)是与图2(g)所示的二极管的截面图相对应的净掺杂浓度分布曲线。
另外，优选在二极管制造工艺开始之前增加以下制造工艺。首先，虽然在附图中未示出，但是将磷硅酸盐玻璃施加到图2(a)所示的FZ晶片10上，并且通过推阱(drive-in)工艺在1300℃下从晶片的两个表面扩散和引入磷和氧达10小时。然后，刮掉晶片的一个主表面上的磷扩散层，并且随后将其镜面抛光。然后，只在1300℃下将与固溶度相对应的最大剂量为1×1018原子/cm3的氧引入晶片的另一主表面(例如，后表面)，由此形成其中磷扩散层的杂质浓度(表面浓度：1×1020原子/cm3；而深度：约80μm)大于晶片的浓度的晶片。然后，使用该晶片来进行二极管制造工艺(图2(b)之后的工艺)。优选增加上述工艺的原因如下。如专利文献3所公开的，在晶片的后表面上形成且杂质浓度大于晶片的浓度的磷扩散层作为用于吸收诸如重金属之类的杂质的层，并且来自阳极层的表面的氧浓度到宽缓冲区的净掺杂浓度的峰值(在下文中称为峰值浓度)(即，质子H+的射程Rp)增大，这允许防止宽缓冲区中的电子和空穴的迁移率因用质子H+11照射而下降。
当使用包含低浓度氧的晶片(诸如使用多晶硅作为原材料的FZ晶片)时，可在高于或等于1000℃的温度下在包含氧的气氛中执行推阱工艺或热氧化工艺。原因在于，氧在硅衬底中通过热处理来渗透和扩散，并且晶片的氧浓度增大。在此情况下，氧分布的浓度大于或等于1×1016原子/cm3且小于或等于1×1017原子/cm3，该浓度是通过二次离子质谱(SIMS)测量来检测的足够高的杂质浓度，并且可获取与防止宽缓冲区中的电子和空穴的迁移率下降相同的效果。通过在高于或等于1300℃的温度下的热处理，氧浓度可大于或等于1×1018原子/cm3。然而，当氧浓度大于上述值时，可能生成氧沉积或氧致缺陷。因此，优选氧浓度小于或等于1×1018原子/cm3。即，优选来自阳极层的表面的氧浓度到宽缓冲区的峰值浓度(即，质子H+的射程Rp)大于或等于1×1016原子/cm3且小于或等于1×1018原子/cm3。
另外，包括当通过用质子H+照射晶片来将氢引入晶片时形成的空穴的复合缺陷与通过所引入氧的供体一起在其中主电流在半导体器件中流动的有源部分、以及边缘端接结构部分中形成。同样，紧邻边缘端接结构部分下方形成杂质浓度大于n型晶片的浓度的磷扩散层。因此，晶片的电阻率增大，并且紧邻边缘端接结构部分下方的杂质浓度增大，这导致当将反向偏压施加到主pn结时扩展的耗尽层的等电位线密度增大。以此方式，有可能减少通过绝缘膜的外部电荷引起的击穿电压对边缘端接结构部分的表面的影响。另外，当紧邻边缘端接结构部分下方的缺陷密度增大时，其附近的使用期限减小。因此，有可能防止电流或残余载流子在通电时、以及在反向恢复期间集中在有源部分和边缘端接结构部分之间的边界上。
除了氢(H+)离子以外，锂离子(Li+)或氧离子(O-)被所照射的充电粒子(离子)变成n型供体。然而，锂离子或氧离子的质量大于氢离子的质量，并且用相同的能量获取足够宽的射程是困难的。因此，当离子必须注入距晶片的表面约60μm的深度时，氢离子(H+)是最优选的。
图4是示出半导体器件的体电阻率和击穿电压之间的关系的特性图。图6是示出根据相关技术的半导体器件的结构和净掺杂浓度分布的示图。图4示出其中宽缓冲区设置在n-漂移层1中的根据本发明的二极管(图1的主要部件截面图中所示的二极管；在下文中称为示例)、其中宽缓冲区设置在n-漂移层1中的根据相关技术的二极管(第一常规示例)、以及包括不包含宽缓冲区且具有平坦的掺杂浓度分布(其在图4中描述为平坦的浓度分布)的n-漂移层1的根据相关技术的二极管(在下文中称为第二常规示例)。给出根据第一和第二常规示例的二极管作为比较示例。n-漂移层1的厚度为120μm(如图1所示，严格而言，通过120μm减去p阳极层2和n+阴极层3的厚度而获取的n-漂移层1的厚度为116.5μm。然而，为了便于说明，n-漂移层1的厚度被描述为120μm)。
对于其中宽缓冲区6设置在n-漂移层1中的二极管(根据该示例和第一常规示例)，当以各种方式改变宽缓冲区6的有效剂量时，即，当宽缓冲区6的有效剂量为1.0×1011原子/cm2、2.5×1011原子/cm2、4.0×1011原子/cm2、4.8×1011原子/cm2、5.0×1011原子/cm2、5.2×1011原子/cm2、5.7×1011原子/cm2、以及6.0×1011原子/cm2时，表示半导体器件的击穿电压相对于晶片(衬底)的电阻率(水平轴)的改变。在该示例中，宽缓冲区6的有效剂量大于或等于4.8×1011原子/cm2。对于其中n-漂移层1具有平坦的掺杂浓度分布的根据相关技术的二极管(第二常规示例)，当包括厚度为120μm的n-漂移层1的晶片的电阻率改变时，击穿电压值由名称为“根据相关技术的平坦的浓度分布”的曲线表示。
首先，在根据相关技术的平坦的掺杂浓度分布中，在n-漂移层的厚度恒定(120μm)的条件下，当电阻率增大时，击穿电压增大并会聚在恒定值上。一般而言，当设计器件时，根据击穿电压、通电时的损耗、以及开关特性之间的平衡来选择n-漂移层的厚度和电阻率。例如，n-漂移层的厚度相对于额定电压V0(V)约为0.1V0(μm)。另外，衬底的额定电压V0(V)和典型电阻率ρ0(Ωcm)由以下表达式3根据经验表示。
[表达式3]
ρ0＝0.045V0
例如，衬底的典型电阻率ρ0(Ωcm)在600V的额定电压V0处约为27Ωcm、在1200V的额定电压V0处约为54Ωcm、在1700V的额定电压V0处约为77Ωcm、在3300V的额定电压V0处约为149Ωcm、在4500V的额定电压V0处约为203Ωcm、而在6500V的额定电压V0处约为293Ωcm。另外，具体地，在大于或等于1700V的高额定电压处，可根据操作公差将衬底的典型电阻率ρ0(Ωcm)设为比上述值大1.5倍。为了在开关期间抑制高过充电压，衬底的典型电阻率ρ0(Ωcm)可减小到上述值的80％。
在1200V的额定电压V0处，所制造的器件具有高实际击穿电压，其中边界在额定电压上约为20％。例如，在1200V的额定电压V0处，实际击穿电压被设为1400V。在此情况下，如从图4可见，在由平坦的浓度分布表示的根据相关技术的二极管中，在实际击穿电压为1400V时衬底的电阻率为46Ωcm。类似地，如从图4可见，在其中宽缓冲区的有效剂量为1×1011原子/cm2、2.5×1011原子/cm2、4×1011原子/cm2、4.8×1011原子/cm2、5.0×1011原子/cm2、5.2×1011原子/cm2、5.7×1011原子/cm2、以及6×1011原子/cm2的二极管中，在实际击穿电压为1400V时电阻率值分别为55Ωcm、68Ωcm、100Ωcm、144Ωcm、150Ωcm、160Ωm、200Ωcm、以及250Ωcm。
如图4所示，根据晶片的电阻率，晶片的电阻率的变化范围(在下文中称为电阻率变化范围)被强烈地反映到半导体器件的击穿电压的变化范围。即，当晶片的电阻率在给定宽度范围(在下文中称为电阻率变化宽度)内变化时，电阻率变化宽度与半导体器件的击穿电压的变化宽度(在下文中称为击穿电压变化宽度)直接相关。在第二常规示例的情况下，例如，在击穿电压为1400V时电阻率为46Ωcm。在约30Ωcm至约80Ωcm的范围内(包括46Ωcm的电阻率值)，击穿电压值变化较大。例如，当电阻率变化为46Ωcm±12％(约41Ωcm至52Ωcm)时，与电阻率变化范围相对应的击穿电压的变化范围(在下文中称为击穿电压变化范围)为从约1290V至1480V。即，相对于1385V的中值，击穿电压变化范围与约13.7％的击穿电压变化宽度相对应。击穿电压变化宽度必须是市场所需的较小值，例如，小于或等于5％。因此，为了满足市场所需的击穿电压变化宽度，电阻率变化宽度必须进一步减小。然而，如上所述，具有晶片制造商保证的高电阻率(例如，大于或等于20Ωcm)的FZ晶片的电阻率变化宽度范围在气体掺杂中小于或等于±12％(变化宽度：24％)，而在中子照射晶片中小于或等于±8％(变化宽度：16％)。即使在中子照射晶片中，击穿电压变化宽度显著大于容许值。
在第一常规示例(包括根据相关技术的宽缓冲结构的二极管)中，在有效剂量为2.5×1011原子/cm2的宽缓冲二极管的情况下，在击穿电压为1400V(额定电压V0＝1200V)时电阻率约为68Ωcm，如图4所示(参见图4中的A)。当电阻率的变化为±12％时，电阻率变化范围为从约60Ωcm到76Ωcm。如从图4可见，与60Ωcm至76Ωcm的电阻率变化范围相对应的击穿电压变化范围为从1320V至1460V。相对于1390V的中值，击穿电压变化范围与约10.1％的击穿电压变化宽度相对应。击穿电压变化宽度小于第一常规示例中的13.7％的击穿电压变化宽度，而大于市场所需的5％的击穿电压变化宽度。因此，击穿电压变化宽度仍然不够。类似地，在有效剂量为4.0×1011原子/cm2的宽缓冲二极管的情况下，如从图4可见，在击穿电压为1400V(额定电压V0＝1200V)时电阻率约为100Ωcm。与±12％的电阻率变化相对应的击穿电压变化范围为从1340V到1430V，并且击穿电压变化宽度约为6.5％。因此，还未满足市场所需的小于或等于5％的击穿电压变化宽度。
另一方面，在该示例(具有根据本发明的宽缓冲结构的二极管)中，在其中宽缓冲区的有效剂量为4.8×1011原子/cm2的宽缓冲二极管的情况下，如从图4可见(参见图4中的B)，在击穿电压为1400V时电阻率为144Ωcm。当电阻率的变化为±12％时，电阻率变化范围为从约126.7Ωcm到161.3Ωcm。与该电阻率变化范围相对应的击穿电压变化范围为从1363V到1425V。即，相对于1394V的中值，击穿电压变化宽度为4.4％。在其中有效剂量为5.0×1011原子/cm2、5.7×1011原子/cm2、以及6.0×1011原子/cm2的宽缓冲二极管中，类似地，如从图4可见，与1400V的击穿电压相对应的电阻率值为150Ωcm、200Ωcm、以及250Ωcm。当电阻率的变化为12％时，电阻率变化范围为从132Ωcm至168Ωcm、从176Ωcm至114Ωcm、以及从220Ωcm至280Ωcm。与电阻率变化范围相对应的击穿电压变化范围按顺序为从1371V至1431V、从1378V至1422V、以及从1380V至1415V。即，击穿电压变化宽度按顺序相对于1401V的中值为4.3％、相对于1400V的中值为3.1％、并且相对于1397V的中值为2.5％。因此，击穿电压变化宽度减小到略大于2％至略大于4％的范围。因此，在所有示例中，满足市场所需的5％的击穿电压变化宽度。
图5是示出半导体器件的体电阻率和击穿电压变化宽度之间的关系的特性图。在图5中示出图4所示的体电阻率和半导体器件的击穿电压变化宽度(％)之间的关系。即，如参考图4所描述的，选择宽缓冲区的有效剂量以使实际击穿电压相对于给定体电阻率值为1400V，并且在垂直轴上绘制根据每一体电阻率为12％时的击穿电压变化范围计算的击穿电压变化宽度(％)(水平轴指示体电阻率(Ωcm))。
在具有46Ωcm的体电阻率且不包括宽缓冲区的根据相关技术的二极管(第二常规示例)中，击穿电压变化宽度为13.7％(它是较大值)，而未满足市场所需的击穿电压变化宽度。即使在其中宽缓冲区设置在漂移层中的结构(第一常规示例)中，当体电阻率为较小值55Ωcm、68Ωcm、以及100Ωcm时，击穿电压变化宽度约为大于5.0％的11.5％、10.1％、以及6.5％，而未满足市场所需的击穿电压变化宽度。因此，在本发明中不包括该结构。当宽缓冲区设置在漂移层中、但有效剂量过大(例如，有效剂量大于1.0×1012原子/cm2)时，与1400V的击穿电压相对应的体电阻率大于300Ωcm。因此，在本发明中不包括该结构。将在下文中描述原因。
相反，在其中宽缓冲区设置在漂移层中的根据本发明的二极管(示例)中，击穿电压变化宽度在144Ωcm的体电阻率处为4.4％、在150Ωcm的体电阻率处为4.3％、在160Ωcm的体电阻率处为4.0％、在200Ωcm的体电阻率处为3.1％、并且在250Ωcm的体电阻率处为2.5％。即，半导体器件的击穿电压变化宽度减小到市场所需的小于或等于5.0％。如从图4可见，与144Ωcm、150Ωcm、160Ωcm、200Ωcm、以及250Ωcm的体电阻率相对应的宽缓冲区的有效剂量分别为4.8×1011原子/cm2、5.0×1011原子/cm2、5.2×1011原子/cm2、5.7×1011原子/cm2、以及6.0×1011原子/cm2。因此，如从图4可见，根据本发明的宽缓冲区的有效剂量大于或等于4.8×1011原子/cm2且小于或等于6.0×1011原子/cm2。可确认，即使当宽缓冲区的有效剂量增大到1.0×1012原子/cm2时，击穿电压变化宽度进一步减小，并且体电阻率小于或等于300Ωcm。
即，在根据本发明的半导体器件中，在其中有效剂量大于或等于4.8×1011原子/cm2且小于或等于1.0×1012原子/cm2的宽缓冲结构中，击穿电压变化宽度可减小到小于或等于未设置宽缓冲区的根据相关技术的二极管中的击穿电压变化宽度的三分之一。在宽缓冲结构中，有效剂量更优选地大于或等于5.0×1011原子/cm2且小于或等于1.0×1012原子/cm2，并且最优选地大于或等于5.2×1011原子/cm2且小于或等于1.0×1012原子/cm2，这能够使半导体器件的击穿电压变化宽度可靠地减小到小于或等于4％。
具体而言，当体电阻率大于或等于144Ωcm时，半导体器件的击穿电压变化宽度不取决于体电阻率。当然，击穿电压变化宽度还包括参数的变化，诸如n-漂移层的厚度、或根据形成宽缓冲区的有效剂量。然而，通过组合对晶片的背面研磨和蚀刻，漂移层厚度的变化可小于或等于3％，并且通过控制质子H+的注入和退火温度，有效剂量可小于或等于1％。在确定击穿电压变化宽度的因素中，最重要的因素是电阻率变化宽度。因此，通过减小击穿电压变化宽度所获取的效果较大。
在本发明中，在除额定电压V0＝1200V以外的额定电压处，击穿电压变化宽度可减小。这是因为不管额定电压如何整个漂移层的总掺杂浓度(剂量)是恒定的(小于或等于约1.2×1012原子/cm2)。在1200V的额定电压V0处，当体电阻率大于或等于144Ωcm时，击穿电压变化宽度小于或等于市场所需的小于或等于5％。数值“144”与约12％(≈144/1200×100％)的数值“1200”的额定电压相对应。如图5所示，当体电阻率大于或等于与约12％的数值“1200”的额定电压相对应的150Ωcm时，击穿电压变化宽度进一步减小。当晶片的体电阻率大于或等于与13.3％的数值“1200”的额定电压相对应的160Ωcm时，击穿电压变化宽度小于或等于4％，该值当然小于市场所需的5％的击穿电压变化宽度。类似地，当额定电压V0为600V时，体电阻率为72Ωcm(0.12V0＝0.12×600＝72)。因此，在大于或等于72Ωcm的体电阻率处，击穿电压变化宽度小于或等于5％。类似地，可确认，在1700V的额定电压V0和大于或等于204Ωcm的体电阻率、3300V的额定电压V0和大于或等于396Ωcm的体电阻率、以及4500V的额定电压V0和大于或等于540Ωcm的体电阻率处，击穿电压变化宽度减小到小于或等于5％。因此，必要条件是根据本发明的半导体器件的体电阻率(即，半导体衬底的电阻率ρ0)满足以下表达式4。
[表达式4]
ρ0≥0.12V0
当电阻率ρ0优选大于或等于0.125V0，更优选大于或等于0.133V0时，击穿电压变化宽度能可靠地减小到小于或等于5％。
当电阻率ρ0大于必要值时，一般而言，载流子的耗尽在开关期间加速，并且开关波形有可能振荡。例如，可确认，当在1200V的额定电压V0处体电阻率大于或等于300Ωcm时，即使在具有其中宽缓冲区设置在漂移层中的根据本发明的宽缓冲结构的二极管中，由于在反向恢复期间载流子的耗尽，也产生振荡现象。此外，发现当体电阻率太高时，振荡现象通常在其他额定电压处产生。该现象的重要因素是整个n-漂移层的总掺杂浓度(剂量)。这是因为在反向恢复期间空间电荷区的扩展根据泊松方程取决于总掺杂浓度(剂量)，并且由此所扫出载流子的总数也由总掺杂浓度确定。因此，可确认，当体电阻率在1200V的额定电压V0处大于300Ωcm、体电阻率在600V的额定电压V0处大于150Ωcm、体电阻率在1700V的额定电压V0处大于425Ωcm、体电阻率在3300V的额定电压V0处大于825Ωcm、并且体电阻率在4500V的额定电压V0处大于1125Ωcm时，产生相同的振荡现象。在额定电压V0和体电阻率ρ0之间建立关系ρ0≤0.25V0。因此，体电阻率ρ0必须满足以下表达式5。
[表达式5]
ρ0≤0.25V0
根据本发明的宽缓冲结构的要点在于，宽缓冲区在n-漂移层的一部分中形成，并且与具有衬底浓度(体杂质浓度)的一部分、或其净掺杂浓度小于衬底浓度的一部分接触。以此方式，击穿电压可无关于体浓度来确定。因此，击穿电压变化宽度可减小。在其中宽缓冲区分布在整个n-漂移层上的结构中，对杂质浓度和击穿电压的控制只取决于离子注入和驱动。因此，当额定电压改变时(具体地，当击穿电压增大时)，氢致供体分布在n-漂移层中大于或等于100μm的宽泛范围内，并且其杂质浓度必须降低。当前，实际上很难获取n-漂移层的上述浓度分布。
相反，在本发明中，可在体电阻率ρ0的基础上确定主额定电压V0。实际击穿电压通过将氢致供体的杂质浓度与体净掺杂浓度(即，电阻率)相加来确定。因此，无论半导体器件的击穿电压如何都可应用本发明，并且在与氢相缔合的供体的有效剂量具有相对较小误差的情况下，本发明可减小电阻率变化宽度对击穿电压变化宽度的影响。以此方式，可容易地制造具有小击穿电压变化宽度的二极管。
在图2(c)中，用质子H+11照射前表面(阳极电极)。然而，如图2(c)所示，可用质子H+11照射后表面(阴极电极)。图3所示的方法的其他工艺与图2所示的制造方法的工艺相同。即，图2和图3之间的差异在于工艺(c)。
如上所述，根据第一实施例的半导体器件，宽缓冲区6设置在n-漂移层1中，该n-漂移层是其体电阻率ρ0(Ωcm)相对于额定电压V0(V)满足表达式2的衬底。宽缓冲区6的净掺杂浓度的总量在上述范围内。以此方式，即使当体电阻率的变化约为±12％时，二极管的击穿电压相对于体电阻率的变化而改变的范围也可减小。另外，半导体器件的开关特性相对于体电阻率的变化而改变的范围可减小。因此，击穿电压的变化和开关特性的变化可减小。
另外，根据制造根据第一实施例的半导体器件的方法，在FZ晶片10的一个主表面(n-漂移层1)上形成p阳极层2之后，在到比将在后续工艺中形成的p阳极层2或n+阴极层3深的部分的投影射程内用H+11照射FZ晶片10的前表面或后表面，并且在大于或等于300℃且小于或等于550℃的温度下进行热处理。以此方式，在上述条件下在n-漂移层1中形成宽缓冲区6。在此情况下，FZ晶片10的电阻率(体电阻率)ρ0相对于额定电压V0满足上述条件。以此方式，即使当体FZ晶片10的电阻率的变化约为±12％时，半导体器件的击穿电压相对于FZ晶片10的电阻率的变化而改变的范围也可减小。另外，半导体器件的开关特性相对于FZ晶片10的电阻率的变化而改变的范围可减小。因此，击穿电压的变化和开关特性的变化可减小。
在用质子H+11照射以形成宽缓冲区6之前，在上述条件下将氧引入FZ晶片10。以此方式，当用质子H+11照射晶片时，可防止宽缓冲区6中的电子和空穴的迁移率下降。
另外，使用FZ晶片10允许以低成本制造具有宽缓冲结构的二极管。以此方式，可降低制造成本。
(第二实施例)
图7是示出根据第二实施例的半导体器件的结构和净掺杂浓度分布的示图。根据第一实施例的多个宽缓冲区6可设置在n-漂移层1中。
在第二实施例中，如图7所示，形成多个宽缓冲区6(图7中的三个宽缓冲区)。由此，多个宽缓冲区6允许精细地控制空间电荷区在开关期间的扩展。在形成有多个宽缓冲区的结构中，当额定电压V0为1200V时，优选体电阻率大于或等于144Ωcm，其与第一实施例中的体电阻率相同。另外，当形成有多个宽缓冲区6时，与形成有一个宽缓冲区的结构相比，容易根据宽缓冲区数量形成具有高杂质浓度的宽缓冲区。因此，与形成有一个宽缓冲区的结构相比，在开关期间或当维持电源电压时，空间电荷区的电场强度的下降可能较大。因此，半导体器件的击穿电压减小。因此，体电阻率可进一步增大，并且优选体电阻率大于或等于0.15V0。体电阻率的上限为0.25V0，其与以上所述的相同。其他结构和第一实施例的结构相同。
接下来，描述其中形成有多个宽缓冲区的结构的操作和效果。图14是示出当施加反向偏压时漂移层的净掺杂浓度分布和内部电场强度分布之间的关系的特性图。在图14中，在包括具有平坦浓度分布的漂移层的根据相关技术的二极管、以及包括设置有多个宽缓冲区的漂移层的根据本发明的二极管中，当施加反向偏压时，漂移层的净掺杂浓度分布与内部电场强度分布相对应。图14(a)和14(b)是示出当施加电平与击穿电压相等的反向偏压且电场强度的最大值变成临界电场强度EC(约2.5×105V/cm)以在具有平坦浓度分布的根据相关技术的二极管中导致雪崩击穿时电场强度分布((a))和供体浓度分布((b))的示图。图14(c)和14(d)是示出当施加有电平与击穿电压相等的反向偏压且在具有多个宽缓冲区的根据本发明的二极管中电场强度的最大值变成临界电场强度EC时电场强度分布((c))和供体浓度分布((d))的图表。在两个二极管中，假设FZ体晶片的供体浓度的标准值为N0，而FZ体晶片的供体浓度的测量值为(1+α)N0(或(1-α)N0，α>0)。替换地，当执行一系列元件形成工艺时，被处理成同时流动的单元的大量FZ体晶片(例如，50个FZ体晶片)中的FZ体晶片的供体浓度的测量值的标准偏差可以是(1+α)N0(或(1-α)N0，α>0)。即，假设供体浓度的变化率为±α(α>0)。
在本实施例中，例如，使用已知的扩展电阻仿形(profiling)法或C-V法作为测量晶片的供体浓度的方法。在图14(a)和14(c)中，为了便于说明，示出其中当施加电平与击穿电压相同的电压时耗尽层未到达n型阴极层的所谓的非穿通类型。然而，可使用其中耗尽层到达n型阴极层的穿通类型。在此情况下，类似于非穿通类型，建立以下讨论。
对于根据相关技术的二极管，当在电场强度E在距pn结的深度x0处为0的边界条件下求解泊松方程时，电压值(击穿电压值)Φ0在供体浓度为N0时为Φ0＝-(1/2)x0EC。当电场强度在作为边界条件的位置x±处为0时，击穿电压值的最大值和最小值Φ±在体供体浓度变化(1±α)N0时为Φ±＝Φ0/(1±α/2)。因此，击穿电压值的变化率ΔΦ/Φ0为4α/{(2-α)(2+α)}(其中ΔΦ＝Φ--Φ+)。
在包括多个宽缓冲区的根据本发明的二极管中，严格而言，当求解泊松方程时，泊松方程的值被复杂化。因此，在本实施例中，使用简单的方法来计算电压值的变化率ΔΦ/Φ0。首先，如图14(d)所示，假设形成浓度为体供体浓度N0的β倍且宽度为W0的n个宽缓冲区。另外，假设宽缓冲区的杂质浓度理想地分布，并且杂质浓度没有变化。假设β大于1。在图14(c)中，由于每一宽缓冲区的电场强度的梯度大小为另一宽缓冲区的大小的β倍，因此发生大于体部分(浓度N0)的电场强度的下降ΔE。当电场强度的“下降”连续地发生n次时，其中未发生电场强度的“下降”的部分(即，体部分而非宽缓冲区)的总长度相对于漂移层的总宽度Wd的比率γ为(Wd-nW0)/Wd。由于满足n≥2且0<W0<Wd，因此γ大于或等于0且小于或等于1。另一方面，减小n倍的电场强度ΔE相对于相同电场强度的最大值EC的比率η为ΣiΔEi/EC＝qβN0nW0/(ECε0εSi)(其中q为基本电荷，ε0为真空的电容率，而εSi为硅的相对电容率)。η大于或等于0且小于或等于1。即，假设当设置多个宽缓冲区时电压值的变化率是通过从具有平坦浓度分布的根据相关技术的二极管的变化率去除不受体浓度变化影响的宽缓冲区的贡献、以及在宽缓冲区中电场强度“下降”的部分的贡献而获取的值。在该假设的基础上，电压值的变化率ΔΦ/Φ0通过具有平坦浓度分布的根据相关技术的二极管中的相同比率乘以因子(γ/η)来获取。因此，建立ΔΦ/v0＝4α(γ/η)/{(2-α)(2+α)}。当α大于0％且小于或等于12％时，ΔΦ/v0在该范围内可接近4α/{(2-α)(2+α)}≈α，并且建立ΔΦ/Φ0≈α(γ/η)。随着宽缓冲区的总数n增大，γ减小。因此，电压值的变化宽度ΔΦ/Φ0减小。另外，随着宽缓冲区的浓度大于体浓度N0(即，β增大)或宽缓冲区的数量n增大，电场强度“下降”的比率η增大。另外，随着宽缓冲区的宽度W0增大，η增大。因此，随着具有高浓度和大宽度的缓冲区的数量增大，理论上，电压(击穿电压)的变化率ΔΦ/Φ0减小。
例如，对于标准值为N0＝2 x 1013原子/cm3的FZ体晶片，假设N0的变化率α为12％、所形成的宽缓冲区的数量n为3、宽度W0为6μm、并且宽缓冲区的浓度相对于N0的倍数β为10。在此情况下，由于η为2.19且γ为0.85，因此击穿电压的变化率ΔΦ/Φ0为显著小于α的0.047(4.7％)，并且可满足市场所需的5％的击穿电压变化宽度。因此，当形成多个宽缓冲区以满足以下表达式6的条件时，有可能将击穿电压值的变化率ΔΦ/Φ0减小到小于优选的FZ体晶片的变化率。
[表达式6]
4α(γ/η)/{(2-α)(2+α)}<α
另外，当形成多个宽缓冲区以满足4α(γ/η)/{(2-α)(2+α)}≤0.05时，有可能可靠地将击穿电压值的变化率ΔΦ/Φ0减小到小于优选的FZ体晶片的变化率。
上述考虑是理想的。例如，当β(宽缓冲区的浓度相对于体浓度N0的倍数)太大或当n(宽缓冲区的数量)太大时，电场强度的总“下降”增大，并且难以获取足够的击穿电压。当β只是充分地接近1的值时，在电场强度的“下降”ΔE和体电场强度的下降之间不存在大的差异，并且宽缓冲区的效果降低，这使得防止击穿电压变化变得困难。因此，β、W0、以及n必须在击穿电压、击穿电压的变化、以及防止反向恢复振荡的效果的基础上确定。另外，每一宽缓冲区的形状接近通过质子照射的高斯分布。指示高斯分布扩散的半宽度与W0相对应，并且取决于质子加速能量。当通过用质子照射来形成宽缓冲区时，例如，要考虑供体浓度在给定宽缓冲区上积分，并且该积分值被半宽度平均。即，由于电场强度的“下降”ΔE由宽缓冲区的积分值的总和(有效剂量)确定，因此它不明显地取决于宽缓冲区的形状(该形状是矩形或高斯分布)之间的差异。因此，选择β、W0、以及n以实际上确定每一宽缓冲区的总积分浓度。另外，在不取决于额定电压的情况下建立上述表达式6。原因如下。临界电场强度Ec对根据额定电压而确定的体晶片的浓度的依赖性较弱，并且要考虑依赖性为基本恒定的值。另外，电场强度的“下降”ΔE不取决于每一宽缓冲区的浓度或体晶片的浓度，但取决于每一宽缓冲区的浓度或体晶片的浓度的积分值(总浓度或有效剂量)。
与第一实施例中一样，多个宽缓冲区6(图7)的有效剂量之和可大于或等于4.8×1011原子/cm2且小于或等于1.0×1012原子/cm2。在第二实施例中，当三个宽缓冲区6具有图7所示的峰值浓度和半宽度时，宽缓冲区的积分浓度按距阳极电极4的距离递增的次序为4×1011原子/cm2(峰值浓度为2×1014原子/cm3，而半宽度为20μm)、3×1011原子/cm2(峰值浓度为3×1014原子/cm3，而半宽度为10μm)、2×1011原子/cm2(峰值浓度为4×1014原子/cm3，而半宽度为5μm)，并且积分浓度之和为9×1011原子/cm2。
优选宽缓冲区6的数量大于或等于2且小于或等于5以满足上述有效剂量。当额定电压大于或等于3300V时，漂移区的总厚度大于或等于300μm，并且该厚度有足够的裕量。因此，如果有必要，宽缓冲区的数量可大于或等于5。另外，如上所述，在宽缓冲区的积分浓度之和恒定的情况下，每一宽缓冲区的形状或位置改变，击穿电压的变化率未改变与形状或位置的改变相对应的值。另外，最接近阳极电极的宽缓冲区距阳极电极的深度被设为大于Wd/2，由此确保在漂移层中pn结附近具有低杂质浓度(高电阻)的区域。以此方式，有可能防止pn结附近的电场强度在反向恢复期间或在宇宙射线入射时增大。替换地，从漂移层的中间位置起接近阴极电极的宽缓冲区的数量可大于从该中间位置起接近阳极电极的宽缓冲区的数量(包括0)。在此情况下，优选获取相同效果。
即使当形成有多个宽缓冲区6时，也可用质子照射前表面或后表面以形成每一宽缓冲区6。在二极管的情况下，对于至少最接近阳极层的宽缓冲区6，优选用质子照射阳极层2的表面，由此将质子透射区或质子阻断区的载流子寿命值减小到小于体的载流子寿命值。
如上所述，根据第二实施例，有可能获取与第一实施例相同的效果。由于在n-漂移层1中形成有多个宽缓冲区6，因此有可能在开关期间精细地调节空间电荷区的扩展。
(第三实施例)
图8是示出根据第三实施例的半导体器件的结构和净掺杂浓度分布的示图。根据第一和第二实施例的半导体器件的结构可应用于IGBT。
如在图8中的半导体器件的截面图(纸面的上侧)中所示，在根据第三实施例的IGBT中，在n型半导体衬底(晶片)的前表面(一个主表面)上形成p基极层22。在晶片的后表面(另一主表面)上形成p集电极层28。半导体衬底的在p基极层22和p集电极层28之间的部分是n-漂移层21。体电阻率ρ0(Ωcm)与第一实施例中的体电阻率相同。即，体电阻率在由上述表达式2表示的范围内或在上述优选范围内。在p基极层22的表面上形成发射电极24。在p集电极层28的表面上形成集电电极25。在晶片的前表面中形成沟槽以通过p基极层22到达n-漂移层21，并且在沟槽的内壁上形成栅绝缘膜31。栅电极27通过栅绝缘膜31埋入沟槽中。在p基极层22中形成n发射极层29。发射电极24使p基极层22与n发射极层29电连接。另外，发射电极24通过栅绝缘膜31和栅电极27上形成的层间绝缘膜32与栅电极27绝缘。
在图8中，如在示出距发射电极24的距离和净掺杂浓度(log)之间的关系的特性图(纸面的下侧)中所示，n-漂移层21的净掺杂浓度基本上在n-漂移层21的中间附近具有峰值，并且倾斜以朝着p基极层22和p集电极层28下降。即，在n-漂移层21中形成杂质浓度大于n-漂移层21且净掺杂浓度小于p基极层22和p集电极层28的n型宽缓冲区26。宽缓冲区26的有效剂量(同一层的净掺杂浓度的总量)大于或等于4.8×1011原子/cm2且小于或等于1.0×1012原子/cm2、或在上述优选范围内，该有效剂量与根据第一实施例的二极管中的有效剂量相同。通过用来自集电电极25的质子H+11照射包括p基极层22和发射电极24的晶片、以及对晶片进行热处理来形成宽缓冲区26。图8示出具有沟槽栅结构的IGBT，但是可使用具有平面栅结构的IGBT。
由于p集电极层28在IGBT的后表面上形成，因此将少数载流子注入后表面。因此，在截止期间，有必要防止所注入的少数载流子通过电荷中性区到达空间电荷区。另外，当施加与击穿电压相对应的电压时，优选确保未耗尽的电荷中性区在距后表面约5μm至约20μm的范围内，以防止雪崩击穿。因此，优选将宽缓冲区26的净掺杂浓度分布的峰值设置成自n-漂移层21的中心的深度偏向于集电电极25以可靠地防止耗尽层，由此确保上述电荷中性区。
接下来，将详细描述制造根据第三实施例的IGBT的工艺。图9是示出制造根据第三实施例的半导体器件的工艺的示图。图10至12是示出制造根据第三实施例的半导体器件的工艺的另一示例的示图。例如，将描述制造具有图8所示的尺寸和净掺杂浓度的IGBT(额定电压：V0＝1200V；以及额定电流：150A)的情况。
将参考图9(a)至9(i)描述制造根据第三实施例的IGBT的方法的示例。首先，制备体电阻率为144Ωcm至300Ωcm(例如，150Ωcm(磷浓度：2.0×1013原子/cm3)且厚度约为500μm的FZ晶片10作为晶片(半导体衬底)。FZ晶片10被称为第一半导体层(图9(a))。如在第一实施例中所述的，预先通过推阱工艺在室温(例如，20℃)下将浓度高于固溶度的氧扩散并引入FZ晶片10。
然后，通过标准IGBT制造工艺在FZ晶片10的一个主表面上形成p基极层22、包括保护环(未示出)的边缘端接结构部分、沟槽、该沟槽中的栅绝缘膜31、栅电极27、n发射极层29、以及层间绝缘膜32(图9(b))。p基极层22的杂质浓度为例如2×1017原子/cm3，而其距表面的结深度为例如3μm。n发射极层29的杂质浓度为例如1×1020原子/cm3，而其距表面的结深度为例如0.5μm。栅电极27可由例如多晶制成。
然后，用通过回旋加速器加速的质子H+11照射FZ晶片10的前表面、即另一主表面(稍后将在其上形成集电电极25)(图9(c))。此时，回旋加速器的加速电压为例如7.9MeV，而质子H+11的剂量为例如1.0×1014原子/cm2。另外，铝吸收器用于调节质子H+11的厚度以使其距硅衬底的表面为90μm。当FZ晶片10的厚度为例如500μm时，调节质子H+11的厚度以使质子H+11的射程为410μm。该射程可通过使用静电加速器的加速电压来调节。在此情况下，加速电压为7.5MeV。在图9(c)中，因用H+11照射而在FZ晶片10中产生的晶体缺陷13由X表示。
然后，例如，在500℃下在氮气气氛(其可包括氢)中进行热处理达5小时以弥补晶体缺陷13。以此方式，在距晶片的后表面30μm的深度之前和之后形成n型高浓度区。通过高浓度区形成期望的宽缓冲区26(图9(d))。
然后，形成发射电极24以与n发射极层29接触。另外，在包括保护环的边缘端接结构部分上形成保护膜(未示出)(图9(e))。发射电极24由例如Al-Si(1％)制成，并且保护膜是例如聚酰亚胺或氮化硅(SiN)膜。
然后，对FZ晶片10的后表面进行研磨和湿法蚀刻30以将FZ晶片10的厚度减小到期望值(图9(f))。在此阶段，当额定电压为V0为1200V时，FZ晶片10的厚度通常在100μm至160μm的范围内。在第三实施例中(图9)，在此阶段，FZ晶片10的厚度为120μm。
然后，用诸如质子H+或磷+15之类的n型杂质照射进行研磨和湿法蚀刻30的FZ晶片10的FZ晶片表面(后表面)，这将形成n场阻断层23。剂量被设置成激活(其将在下文中间进行描述)之后的杂质浓度为例如2×1016原子/cm3(FIG.9(g))。然后，通过离子注入来引入将形成p集电极层28的p型杂质，诸如硼+14(图9(h))。此时，加速电压为例如50keV，而剂量被设置成激活之后的杂质浓度为3×1017原子/cm3。n场阻断层23的有效剂量被设为包括宽缓冲区26且满足上述有效剂量条件的范围。
然后，进行激光退火以电激活离子注入表面，由此形成p集电极层28。为了执行激活，可进行炉内退火而非激光退火。在炉内退火的情况下，例如，在450℃下在氮气气氛(其可包括氢)中进行热处理达5小时以执行激活。
最后，金属材料按例如Al-Si(1％)、钛、镍和金的次序沉积在p集电极层28的表面上以形成与p集电极层28的表面欧姆接触的集电电极25。以此方式，完成IGBT(图9(i))。
接下来，将描述对第三实施例的变体。将参考图10(a)至10(h)描述对制造图9所示的IGBT的方法(在下文中称为第一制造方法)的变体(在下文中称为第二制造方法)。第二制造方法与图9所示的第一制造方法的不同之处在于，在形成发射电极24和保护膜之后进行用质子H+11的照射(参见图9(c))，以及对FZ晶片10的后表面进行研磨和湿法蚀刻30。当用质子H+照射之后发射电极24和边缘端接结构部分的保护膜的耐热温度高于热处理温度时，图10所示的第二制造方法是有效的。
具体地，从制备FZ晶片10到形成作为元件表面结构的MOS栅极和边缘端接结构部分的工艺与图9(a)和9(b)所示的工艺相同。然后，形成发射电极24、以及由聚酰亚胺制成的保护膜(未示出)(图10(b))。然后，对FZ晶片10的后表面进行研磨和湿法蚀刻30以将FZ晶片10的厚度减小到期望值(图10(c))。然后，用质子H+11照射晶片的后表面(FIG.10(d))，并且进行热处理(FIG.10(e))。在用质子H+照射期间，将质子H+11的射程调节成在通过照射加速器的加速电压的上限范围内。另外，当质子H+距后表面的射程在静电加速器中被设为30μm时，加速能量为1.5MeV。替换地，可使用回旋加速器，并且可通过铝吸收器来调节该射程。图10(f)之后的工艺与第一制造方法中图9(g)之后的工艺相同。当通过第二制造方法来形成IGBT时，有可能减少FZ晶片10的厚度减小之后的工艺的数量，并且由此减少缺陷，诸如因处理薄晶片而破坏该晶片。
接下来，将参考图11(a)至11(i)描述图9所示的第一制造方法的第一变体(在下文中称为第三制造方法)。第三制造方法与图9所示的第一制造方法的不同之处在于，在图9中后表面的研磨和湿法蚀刻30(图9(f))和形成发射电极24的工艺(图9(e))被颠倒(参见图11(e)和11(f))。其他工艺与图9所示的第一制造方法中的工艺相同。当用质子H+11照射之后的热处理温度高于发射电极24的耐热温度时，根据第三实施例的IGBT可通过图11所示的第三制造方法来制造。
接下来，将参考图12(a)至12(g)描述图10所示的第二制造方法的变体(在下文中称为第四制造方法)。第四制造方法与图10所示的第二制造方法的不同之处在于，不执行图10(f)所示的引入邻近p集电极层28的n场阻断层的工艺，以及具有通过宽缓冲区26来阻断耗尽层的扩展以使耗尽层不到达p集电极层的结构的IGBT。以此方式，有可能只通过调节晶片的后表面上的p集电极层28的浓度和引入深度来改进空穴的注入效率。其他工艺与图10所示的第二制造方法中的工艺相同。
在第三实施例中，已描述了具有沟槽栅结构的IGBT。然而，本发明可应用于具有平面栅结构的IGBT。
如上所述，根据第二实施例，在IGBT中，有可能获取与第一实施例相同的效果。
(第四实施例)
图13是示出根据第四实施例的半导体器件的结构和净掺杂浓度分布的示图。根据第三实施例的多个宽缓冲区26可设置在n-漂移层21中。
在第四实施例中，如图13所示，形成多个宽缓冲区26(图13中的三个宽缓冲区)。由此，当设置多个宽缓冲区26时，有可能精细地控制空间电荷区在开关期间的扩展。在形成有多个宽缓冲区的结构中，当额定电压V0为1200V时，优选体电阻率大于或等于144Ωcm，其与第一实施例中的体电阻率相同。另外，当形成有多个宽缓冲区26时，与形成有一个宽缓冲区的结构相比，容易根据宽缓冲区数量形成具有高杂质浓度的宽缓冲区。因此，与形成有一个宽缓冲区的结构相比，在开关期间或当维持电源电压时，空间电荷区的电场强度的下降可能较大。因此，半导体器件的击穿电压减小。因此，体电阻率可进一步增大，并且优选体电阻率大于或等于0.15V0。体电阻率的上限为0.25V0，其与以上所述的相同。其他结构和第三实施例的结构相同。
如在第一实施例中所示，多个宽缓冲区26的有效剂量之和可大于或等于4.8×1011原子/cm2且小于或等于1.0×1012原子/cm2。在第四实施例中，当三个宽缓冲区26具有图13所示的峰值浓度和半宽度时，最接近发射电极24的第一宽缓冲区具有4×1014原子/cm3的峰值浓度和10μm的半宽度，第二宽缓冲区具有1.5×1015原子/cm3的峰值浓度和5μm的半宽度，而离发射电极24最远的第三宽缓冲区3.5×1015原子/cm3的峰值浓度和3μm的半宽度。宽缓冲区26的积分浓度按距发射电极24的距离递增的次序为2×1011原子/cm2、3×1011原子/cm2、以及4×1011原子/cm2，并且积分浓度之和为8×1011原子/cm2。另外，n场阻断层23的峰值浓度基本上为1.0×1012原子/cm2，并且n型层(n-漂移层21、宽缓冲区26、以及n场阻断层23)的有效剂量之和(积分浓度)为1.8×1012原子/cm2。
IGBT必须被设计成：当栅极导通时，在IV输出波形中不发生骤回(snapback)现象(其中由于极小量电流，一旦没有电导率调制就在集电电极和发射电极之间发生大的电压降并且电压降因电导率调制而快速地减小的负电阻现象，这导致电流流动)。因此，三个n型层的积分浓度之和可超过2.0×1012原子/cm2。耗尽层在截止状态中不应当到达p集电极层28。因此，三个n型层的积分浓度之和必须大于1.2×1012原子/cm2。为此，三个n型层的积分浓度之和可大于或等于1.2×1012原子/cm2且小于或等于2.0×1012原子/cm2。另外，只在与p集电极层28接触的n场阻断层23中满足积分浓度的范围。在此情况下，可引入磷来形成n场阻断层23，或者可引入质子H+来形成n场阻断层23。当在所有三个n型层中满足积分浓度的范围时，作为少数载流子的空穴在栅极导通时从p集电极层平滑地注入，并且可稳定地获取击穿电压。
在IGBT的情况下，其中设置有多个宽缓冲区的结构的操作和效果基本上与根据第二实施例的二极管的操作和效果相同。即，当FZ体晶片的供体浓度的变化率为±α(α>0)、除宽缓冲区以外的体部分的总长度的比率为γ、并且在宽缓冲区中减小n倍的电场强度ΔE相对于临界电场强度EC的比率为η时，优选形成多个宽缓冲区来满足条件4α(γ/η)/{(2-α)(2+α)}<α。如在第三实施例中所述的，在IGBT中，为了在后表面上形成p集电极层28，将少数载流子注入后表面。因此，优选确保未耗尽的电荷中性区在距后表面5μm至20μm的范围。优选将宽缓冲区26的净掺杂浓度分布的峰值设置成自n-漂移层21的中心的深度偏向于集电电极25以可靠地防止耗尽层，由此确保上述电荷中性区。即，当形成多个宽缓冲区26以自漂移层的中心偏向于集电电极时，在同一区域中可发生优选的电场强度的“下降”ΔE(参见图14(c))。具体地，从漂移层的中间位置起接近集电电极的宽缓冲区的数量可大于从中间位置起接近发射电极的宽缓冲区的数量(包括0)。
在第四实施例中，当形成有多个宽缓冲区26时，优选用质子H+来照射FZ晶片10的后表面(其上形成有p集电极层28的一侧)。原因在于，当照射晶片的前表面时，在栅氧化膜和硅之间的界面中发生晶体缺陷，并且该晶体缺陷可能影响栅极的电压特性。另外，当捕获电平(trapping level)在p基极层22附近保留时，在导通状态中载流子分布改变，并且导通电压和截止损耗之间的折衷特性可能恶化。
如上所述，根据第四实施例，有可能获取与第一至第三实施例相同的效果。
在根据第三和第四实施例的IGBT中已描述了n型场阻断层。然而，n型场阻断层可应用于根据第一和第二实施例的二极管。即，可通过注入磷或用质子H+照射而在n+阴极层3和n-漂移层1之间形成n场阻断层，以使其具有比n+阴极层3小的杂质浓度并邻近n+阴极层3。
如上所述，根据本发明，有可能用精确控制的工艺来实现二极管或IGBT具有小的击穿电压变化宽度、显著比根据相关技术的产品小的截止损耗、以及软开关特性。因此，有可能设置具有低的电损耗且考虑了环境问题的IGBT或智能功率模块(IPM)。另外，在诸如使用具有上述特性的IGBT模块的PWM逆变器之类的功率转换器件中，有可能防止过压击穿或EMI的发生、以及减少热损失。例如，存在以下功率转换器件。转换器逆变器电路可高效地控制例如感应电机或伺服电机，并且广泛地用于工业或电子铁路。功率因数改进电路(PFC电路)控制正弦波形的AC输入电流以改进波形，并且用于开关电源。另外，当在根据本发明的IGBT芯片的截面中形成p型绝缘层以形成反向阻断IGBT时，反向阻断IGBT可用于矩阵转换器。由于矩阵转换器不需要DC链接电容器，因此它可用于需要诸如升降机之类的小转换器件的装置。当本发明应用于反向阻断IGBT时，n场阻断层被配置成具有比第三实施例中的浓度小的杂质浓度(例如，2×1016原子/cm3)、或者跳过该n场阻断层，并且一个或多个宽缓冲区的浓度调节成使前向阻断状态中的耗尽层不到达p集电极层。根据该结构，当耗尽层在反向阻断状态中从p集电极层和漂移层之间的pn结扩展时，有可能防止pn结的电场强度集中，并且将反向击穿电压和前向击穿电压维持在相同的量级。
工业实用性
如上所述，对于用于例如功率转换器件(诸如转换器或逆变器)的功率半导体器件，根据本发明的半导体器件、以及制造半导体器件的方法是有用的。
字母或数字附图标记的说明
1、21 n-漂移层
2 p阳极层
3 n+阴极层
4 阳极电极
5 阴极电极
6、26 宽缓冲区
10 FZ晶片
11 质子H+
12 绝缘膜
13 晶体缺陷
14 硼+
15 磷+
22 p基极层
23 n场阻断层
24 发射电极
25 集电电极
27 栅电极
28 p集电极层
29 n发射极层
30 研磨和湿法蚀刻
31 栅绝缘膜
32 层间绝缘膜

Claims (9)

1.一种半导体器件，包括：
第一导电型的漂移层；
设置在所述漂移层的一个主表面上且杂质浓度大于所述漂移层的第二导电型的阳极层；
设置在所述漂移层的另一主表面上且杂质浓度大于所述漂移层的第一导电型的阴极层；以及
与所述阴极层分离地设置在所述漂移层中且杂质浓度大于所述漂移层的第一导电型的宽缓冲层，且该宽缓冲层具有山状的杂质浓度分布，该杂质浓度分布的局部最大值小于所述阳极层和所述阴极层的杂质浓度，且以该局部最大值为峰值，在深度方向上具有高低差，
所述宽缓冲层在自所述另一主表面起的不同深度处设有三个以上，
所述三个以上宽缓冲层中使电场强度相对于临界电场强度下降的多个宽缓冲层的总积分浓度为5.2×1011原子/cm2，
自所述漂移层的中心的深度的位置偏向于所述另一主表面的一侧，至少包括一个所述宽缓冲层，
自所述漂移层的中心的深度的位置偏向于所述一个主表面的一侧，至少包括一个所述宽缓冲层，
所述漂移层的电阻率ρ0相对于额定电压V0满足0.12V0≤ρ0，这里的0.12的单位为Ωcm/V。
2.一种半导体器件，包括：
第一导电型的漂移层；
设置在所述漂移层的一个主表面上且杂质浓度大于所述漂移层的第二导电型的基极层；
设置在所述漂移层的所述一个主表面上以与所述基极层接触且杂质浓度大于所述基极层的第一导电型的发射极层；
与所述漂移层、所述基极层、以及所述发射极层接触的绝缘膜；
隔着所述绝缘膜与所述漂移层、所述基极层、以及所述发射极层相邻的栅电极；
设置在所述漂移层的另一主表面上且杂质浓度大于所述漂移层的第二导电型的集电极层；以及
与所述集电极层分离地设置在所述漂移层中且杂质浓度大于所述漂移层的第一导电型的宽缓冲层，且该宽缓冲层具有山状的杂质浓度分布，该杂质浓度分布的局部最大值小于所述基极层和所述集电极层的杂质浓度，且以该局部最大值为峰值，在深度方向上具有高低差，
所述宽缓冲层在自所述另一主表面起的不同深度处设有三个以上，
所述三个以上宽缓冲层中使电场强度相对于临界电场强度下降的多个宽缓冲层的总积分浓度为5.2×1011原子/cm2，
自所述漂移层的中心的深度的位置偏向于所述另一主表面的一侧，至少包括一个所述宽缓冲层，
自所述漂移层的中心的深度的位置偏向于所述一个主表面的一侧，至少包括一个所述宽缓冲层，
所述漂移层的电阻率ρ0相对于额定电压V0满足0.12V0≤ρ0，这里的0.12的单位为Ωcm/V。
3.如权利要求1或2所述的半导体器件，其特征在于，
所述电场强度相对于临界磁场强度的下降量是施加了与击穿电压相同值的电压时相应的电场强度的下降量。
4.如权利要求1或2所述的半导体器件，其特征在于，
自所述漂移层的中心的深度的位置偏向于所述另一主表面的一侧的所述宽缓冲层的个数要多于自所述漂移层的中心的深度的位置偏向于所述一个主表面的一侧的所述宽缓冲层的个数。
5.一种半导体器件，包括：
第一导电型的漂移层；
设置在所述漂移层的一个主表面上且杂质浓度大于所述漂移层的第二导电型的阳极层；
设置在所述漂移层的另一主表面上且杂质浓度大于所述漂移层的第一导电型的阴极层；以及
设置在所述漂移层中且杂质浓度大于所述漂移层的第一导电型的宽缓冲层，且该宽缓冲层具有山状的杂质浓度分布，该杂质浓度分布的局部最大值小于所述阳极层和所述阴极层的杂质浓度，且以该局部最大值为峰值，在深度方向上具有高低差，
所述宽缓冲层在自所述另一主表面起的不同深度处设有三个以上，
所述三个以上宽缓冲层的总积分浓度为4.8×1011原子/cm2,
所述漂移层的电阻率ρ0相对于额定电压V0满足0.12V0≤ρ0，这里的0.12的单位为Ωcm/V。
6.一种半导体器件，包括：
第一导电型的漂移层；
设置在所述漂移层的一个主表面上且杂质浓度大于所述漂移层的第二导电型的基极层；
设置在所述漂移层的所述一个主表面上以与所述基极层接触且杂质浓度大于所述基极层的第一导电型的发射极层；
与所述漂移层、所述基极层、以及所述发射极层接触的绝缘膜；
隔着所述绝缘膜与所述漂移层、所述基极层、以及所述发射极层相邻的栅电极；
设置在所述漂移层的另一主表面上且杂质浓度大于所述漂移层的第二导电型的集电极层；以及
设置在所述漂移层中且杂质浓度大于所述漂移层的第一导电型的宽缓冲层，且该宽缓冲层具有山状的杂质浓度分布，该杂质浓度分布的局部最大值小于所述基极层和所述集电极层的杂质浓度，且以该局部最大值为峰值，在深度方向上具有高低差，
所述宽缓冲层在自所述另一主表面起的不同深度处设有三个以上，
所述三个以上宽缓冲层的总积分浓度为4.8×1011原子/cm2,
所述漂移层的电阻率ρ0相对于额定电压V0满足0.12V0≤ρ0，这里的0.12的单位为Ωcm/V。
7.如权利要求5或6所述的半导体器件，其特征在于，
自所述漂移层的中心的深度的位置偏向于所述另一主表面的一侧，至少包括一个所述宽缓冲层，
自所述漂移层的中心的深度的位置偏向于所述一个主表面的一侧，至少包括一个所述宽缓冲层。
8.如权利要求5或6所述的半导体器件，其特征在于，
自所述漂移层的中心的深度的位置偏向于所述另一主表面的一侧的所述宽缓冲层的个数要多于自所述漂移层的中心的深度的位置偏向于所述一个主表面的一侧的所述宽缓冲层的个数。
9.如权利要求5或6所述的半导体器件，其特征在于，
所述漂移层由硅衬底构成，
所述宽缓冲层是氢致供体，
所述第一导电型为n型，所述第二导电型为p型。
CN201510906782.XA 2009-11-02 2010-11-02 半导体器件以及用于制造半导体器件的方法 Active CN105552115B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009251944 2009-11-02
JP2009-251944 2009-11-02
CN201080049553.6A CN102687277B (zh) 2009-11-02 2010-11-02 半导体器件以及用于制造半导体器件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080049553.6A Division CN102687277B (zh) 2009-11-02 2010-11-02 半导体器件以及用于制造半导体器件的方法

Publications (2)

Publication Number Publication Date
CN105552115A CN105552115A (zh) 2016-05-04
CN105552115B true CN105552115B (zh) 2019-10-29

Family

ID=43922208

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080049553.6A Active CN102687277B (zh) 2009-11-02 2010-11-02 半导体器件以及用于制造半导体器件的方法
CN201510906782.XA Active CN105552115B (zh) 2009-11-02 2010-11-02 半导体器件以及用于制造半导体器件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201080049553.6A Active CN102687277B (zh) 2009-11-02 2010-11-02 半导体器件以及用于制造半导体器件的方法

Country Status (6)

Country Link
US (7) US8766413B2 (zh)
JP (6) JP5569532B2 (zh)
KR (1) KR101794182B1 (zh)
CN (2) CN102687277B (zh)
DE (1) DE112010004241B4 (zh)
WO (1) WO2011052787A1 (zh)

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687277B (zh) * 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP5523901B2 (ja) * 2010-04-02 2014-06-18 株式会社豊田中央研究所 Ｐｉｎダイオード
EP2654084B1 (en) * 2010-12-17 2019-09-25 Fuji Electric Co. Ltd. Method of manufacturing a semiconductor device
CN106128946B (zh) 2011-05-18 2019-03-08 富士电机株式会社 半导体装置及半导体装置的制造方法
EP2535940B1 (en) * 2011-06-14 2013-08-21 ABB Technology AG Bipolar diode and method for manufacturing the same
EP2551910B1 (en) * 2011-07-28 2020-05-06 STMicroelectronics S.r.l. Insulated gate semiconductor device with optimized breakdown voltage and manufacturing method thereof
US8836066B1 (en) * 2011-09-23 2014-09-16 Rockwell Collins, Inc. Avalanche photodiode configured for an image sensor
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP5733417B2 (ja) 2011-11-15 2015-06-10 富士電機株式会社 半導体装置および半導体装置の製造方法
CN103946983B (zh) 2011-12-15 2017-05-31 富士电机株式会社 半导体装置和半导体装置的制造方法
EP2800143B1 (en) * 2011-12-28 2020-04-08 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
CN103199107B (zh) * 2012-01-06 2016-02-10 上海华虹宏力半导体制造有限公司 半导体器件及制造方法
JP5741716B2 (ja) 2012-01-19 2015-07-01 富士電機株式会社 半導体装置およびその製造方法
JP6020553B2 (ja) * 2012-03-19 2016-11-02 富士電機株式会社 半導体装置の製造方法
EP2793251B1 (en) * 2012-03-19 2019-05-08 Fuji Electric Co., Ltd. Production method for semiconductor device
JP5754545B2 (ja) * 2012-03-23 2015-07-29 富士電機株式会社 半導体装置および半導体装置の製造方法
KR101982737B1 (ko) * 2012-03-30 2019-05-27 후지 덴키 가부시키가이샤 반도체 장치의 제조방법
EP2793268B1 (en) * 2012-03-30 2020-06-03 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
US8987787B2 (en) * 2012-04-10 2015-03-24 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same
US10181513B2 (en) * 2012-04-24 2019-01-15 Semiconductor Components Industries, Llc Power device configured to reduce electromagnetic interference (EMI) noise
US9685335B2 (en) 2012-04-24 2017-06-20 Fairchild Korea Semiconductor Ltd. Power device including a field stop layer
US20130277793A1 (en) 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
WO2013179761A1 (ja) * 2012-06-01 2013-12-05 富士電機株式会社 半導体装置
JP6102092B2 (ja) * 2012-06-22 2017-03-29 サンケン電気株式会社 半導体装置及びその製造方法
DE102012020785B4 (de) * 2012-10-23 2014-11-06 Infineon Technologies Ag Erhöhung der Dotierungseffizienz bei Protonenbestrahlung
CN104620391B (zh) * 2012-10-23 2017-09-19 富士电机株式会社 半导体装置及其制造方法
US9263271B2 (en) * 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device
CN103035693B (zh) * 2012-11-06 2016-02-10 上海华虹宏力半导体制造有限公司 场截止型绝缘栅双极晶体管及其制造方法
JP6143440B2 (ja) * 2012-11-22 2017-06-07 住重試験検査株式会社 半導体装置の製造方法及び基板処理システム
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
US9627517B2 (en) * 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor
EP2980856B1 (en) * 2013-03-25 2020-07-22 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN107768427A (zh) * 2013-06-12 2018-03-06 三菱电机株式会社 半导体装置
JP6037012B2 (ja) * 2013-06-26 2016-11-30 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105765726A (zh) * 2013-12-10 2016-07-13 株式会社爱发科 绝缘栅双极晶体管及其制造方法
CN104716040B (zh) * 2013-12-13 2017-08-08 上海华虹宏力半导体制造有限公司 有效降低功耗的igbt器件的制作方法
WO2015093190A1 (ja) * 2013-12-16 2015-06-25 富士電機株式会社 半導体装置および半導体装置の製造方法
CN103730356A (zh) * 2013-12-31 2014-04-16 上海集成电路研发中心有限公司 功率半导体器件背面制造方法
KR102360695B1 (ko) 2014-01-23 2022-02-08 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
JP6098540B2 (ja) * 2014-02-10 2017-03-22 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6287407B2 (ja) * 2014-03-19 2018-03-07 サンケン電気株式会社 半導体装置
CN105428404B (zh) * 2014-06-17 2021-02-19 快捷韩国半导体有限公司 功率器件及其制造方法
JP2016042498A (ja) * 2014-08-13 2016-03-31 キヤノン株式会社 インプリント装置および物品製造方法
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
WO2016042954A1 (ja) * 2014-09-17 2016-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
CN106062960B (zh) * 2014-09-30 2019-12-10 富士电机株式会社 半导体装置及半导体装置的制造方法
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6269858B2 (ja) * 2014-11-17 2018-01-31 富士電機株式会社 炭化珪素半導体装置の製造方法
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
JP6650463B2 (ja) 2014-11-18 2020-02-19 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
EP4170705A3 (en) 2014-11-18 2023-10-18 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
EP4120320A1 (en) 2015-03-03 2023-01-18 GlobalWafers Co., Ltd. Charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
WO2016147264A1 (ja) 2015-03-13 2016-09-22 三菱電機株式会社 半導体装置及びその製造方法
US10290533B2 (en) 2015-03-17 2019-05-14 Globalwafers Co., Ltd. Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
JP6268117B2 (ja) * 2015-03-27 2018-01-24 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換システム
DE102015208097B4 (de) 2015-04-30 2022-03-31 Infineon Technologies Ag Herstellen einer Halbleitervorrichtung durch Epitaxie
US20180151709A1 (en) * 2015-06-01 2018-05-31 Hitachi, Ltd. Semiconductor device, substrate and electrical power conversion device
US10304722B2 (en) 2015-06-01 2019-05-28 Globalwafers Co., Ltd. Method of manufacturing semiconductor-on-insulator
US10332782B2 (en) 2015-06-01 2019-06-25 Globalwafers Co., Ltd. Method of manufacturing silicon germanium-on-insulator
DE112016000168T5 (de) * 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung
DE102015114177A1 (de) 2015-08-26 2017-03-02 Infineon Technologies Ag Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers
CN107408581B (zh) * 2015-09-16 2020-11-06 富士电机株式会社 半导体装置及半导体装置的制造方法
CN106558616B (zh) * 2015-09-24 2019-11-12 丰田合成株式会社 纵型场效应晶体管以及电力转换装置
WO2017087393A1 (en) 2015-11-20 2017-05-26 Sunedison Semiconductor Limited Manufacturing method of smoothing a semiconductor surface
US10415154B2 (en) * 2015-12-02 2019-09-17 Mitsubishi Electric Corporation Silicon carbide epitaxial substrate and silicon carbide semiconductor device
DE112015007246T5 (de) 2015-12-28 2018-09-20 Mitsubishi Electric Corporation Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
JP6676988B2 (ja) 2016-01-29 2020-04-08 株式会社デンソー 半導体装置
WO2017142849A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
WO2017142704A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
JP6610768B2 (ja) 2016-02-23 2019-11-27 富士電機株式会社 半導体装置
WO2017155805A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
US11848227B2 (en) 2016-03-07 2023-12-19 Globalwafers Co., Ltd. Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
WO2017155808A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
US10573550B2 (en) 2016-03-07 2020-02-25 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
JP6508099B2 (ja) * 2016-03-18 2019-05-08 三菱電機株式会社 半導体素子
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
US20180145130A1 (en) * 2016-05-17 2018-05-24 Littelfuse, Inc. Igbt with improved reverse blocking capability
EP3995608A1 (en) 2016-06-08 2022-05-11 GlobalWafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102016114389B3 (de) 2016-08-03 2017-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung
JP6724993B2 (ja) * 2016-08-12 2020-07-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6678549B2 (ja) 2016-09-27 2020-04-08 株式会社 日立パワーデバイス 半導体装置およびその製造方法、並びに電力変換システム
JP6733739B2 (ja) * 2016-10-17 2020-08-05 富士電機株式会社 半導体装置
CN115763496A (zh) 2016-10-26 2023-03-07 环球晶圆股份有限公司 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底
JP6784148B2 (ja) * 2016-11-10 2020-11-11 三菱電機株式会社 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法
US10468295B2 (en) 2016-12-05 2019-11-05 GlobalWafers Co. Ltd. High resistivity silicon-on-insulator structure and method of manufacture thereof
EP3562978B1 (en) 2016-12-28 2021-03-10 Sunedison Semiconductor Limited Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield
JP6661575B2 (ja) 2017-06-20 2020-03-11 三菱電機株式会社 半導体装置およびその製造方法
US20190006461A1 (en) * 2017-06-29 2019-01-03 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device incorporating epitaxial layer field stop zone
CN107507870A (zh) * 2017-07-06 2017-12-22 全球能源互联网研究院有限公司 二极管
WO2019013904A1 (en) 2017-07-14 2019-01-17 Globalwafers Co., Ltd. METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE ON INSULATION
JP7073681B2 (ja) * 2017-11-07 2022-05-24 富士電機株式会社 半導体装置の製造方法および半導体装置
DE102017131354A1 (de) * 2017-12-27 2019-06-27 Infineon Technologies Ag Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
JP6873937B2 (ja) * 2018-02-20 2021-05-19 株式会社東芝 半導体装置
CN112655083A (zh) 2018-04-27 2021-04-13 环球晶圆股份有限公司 促进从半导体施体衬底的层转移的光辅助薄片形成
EP4210092A1 (en) 2018-06-08 2023-07-12 GlobalWafers Co., Ltd. Method for transfer of a thin layer of silicon
JP6964566B2 (ja) * 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
CN111886682A (zh) 2018-10-18 2020-11-03 富士电机株式会社 半导体装置及制造方法
JP7024688B2 (ja) * 2018-11-07 2022-02-24 株式会社デンソー 半導体装置
DE102018132236B4 (de) * 2018-12-14 2023-04-27 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
JP6903799B2 (ja) * 2019-03-07 2021-07-14 ローム株式会社 スイッチング素子
JP2020188168A (ja) * 2019-05-15 2020-11-19 トヨタ自動車株式会社 絶縁ゲート型バイポーラトランジスタ
WO2021029285A1 (ja) * 2019-08-09 2021-02-18 富士電機株式会社 半導体装置
US11233158B2 (en) * 2019-08-16 2022-01-25 Semiconductor Components Industries, Llc Semiconductor power device and method for manufacture
EP3920209A4 (en) * 2019-09-11 2022-05-11 Fuji Electric Co., Ltd. SEMICONDUCTOR DEVICE AND METHOD OF FABRICATION
DE112020001043T5 (de) * 2019-10-11 2021-12-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
CN113767477A (zh) 2019-10-17 2021-12-07 富士电机株式会社 半导体装置和半导体装置的制造方法
US20210116888A1 (en) * 2019-10-21 2021-04-22 Semiconductor Components Industries, Llc Systems and methods for system optimization and/or failure detection
JP2021086949A (ja) * 2019-11-28 2021-06-03 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
JP7297654B2 (ja) * 2019-12-11 2023-06-26 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
DE112021000082T5 (de) * 2020-03-04 2022-04-21 Fuji Electric Co., Ltd. Halbleitervorrichtung, verfahren zur herstellung einer halbleitervorrichtung und leistungsumwandlungsvorrichtung mit einer halbleitervorrichtung
JP7334849B2 (ja) * 2020-03-17 2023-08-29 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
CN113471273A (zh) * 2020-03-31 2021-10-01 比亚迪半导体股份有限公司 绝缘栅双极型晶体管及制备方法、电子设备
JP7264100B2 (ja) * 2020-04-02 2023-04-25 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
DE102020118404A1 (de) * 2020-07-13 2022-01-13 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
JP2020182009A (ja) * 2020-08-12 2020-11-05 三菱電機株式会社 半導体装置およびその製造方法
JP7374054B2 (ja) 2020-08-20 2023-11-06 三菱電機株式会社 半導体装置
CN112599587B (zh) * 2020-12-08 2022-04-29 清华大学 一种具有缓冲层结构的半导体器件
CN116978937A (zh) 2021-02-07 2023-10-31 华为技术有限公司 半导体器件及相关模块、电路、制备方法
CN113206013A (zh) * 2021-04-27 2021-08-03 上海积塔半导体有限公司 具有背面缓冲层结构的igbt器件及其制备方法
CN113517333A (zh) * 2021-06-07 2021-10-19 西安电子科技大学 一种具有超结结构的mosfet器件及其制备方法
CN113644123A (zh) * 2021-06-28 2021-11-12 华为技术有限公司 半导体器件及相关芯片和制备方法
CN115472668A (zh) * 2022-05-05 2022-12-13 安世半导体科技(上海)有限公司 半导体器件及其制造方法
JP2023172669A (ja) 2022-05-24 2023-12-06 三菱電機株式会社 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494223A (zh) * 2008-01-23 2009-07-29 富士电机电子技术株式会社 半导体器件及其制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58216473A (ja) * 1982-06-11 1983-12-16 Hitachi Ltd ダイオ−ド
JPH08125200A (ja) * 1994-10-25 1996-05-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
JP2000223720A (ja) * 1999-01-29 2000-08-11 Meidensha Corp 半導体素子およびライフタイム制御方法
US6482681B1 (en) * 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP3951738B2 (ja) * 2001-02-23 2007-08-01 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
DE10207522B4 (de) 2001-02-23 2018-08-02 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
JP4539011B2 (ja) 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
JP4000927B2 (ja) * 2002-07-03 2007-10-31 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP4590880B2 (ja) 2003-06-24 2010-12-01 富士電機システムズ株式会社 半導体素子の製造方法
DE102004030268B4 (de) 2003-06-24 2013-02-21 Fuji Electric Co., Ltd Verfahren zum Herstellen eines Halbleiterelements
DE102005041335B4 (de) 2004-08-31 2007-05-24 Infineon Technologies Ag Randstruktur und Verfahren zur Herstellung einer Randstruktur für ein Leistungshalbleiterbauelement
DE102004047749B4 (de) 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
US7728409B2 (en) * 2005-11-10 2010-06-01 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing the same
JP5272299B2 (ja) * 2005-11-10 2013-08-28 富士電機株式会社 半導体装置およびその製造方法
CN101305470B (zh) * 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
WO2007085387A1 (de) 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
JP5228282B2 (ja) 2006-03-28 2013-07-03 トヨタ自動車株式会社 電力用半導体装置及びその製造方法
US7538412B2 (en) 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
US7989888B2 (en) 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
JP5396689B2 (ja) 2006-09-07 2014-01-22 富士電機株式会社 半導体装置およびその製造方法
EP2045844A1 (en) * 2007-10-03 2009-04-08 ABB Technology AG Semiconductor Module
JP5374883B2 (ja) 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP4743447B2 (ja) * 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置
JP4929304B2 (ja) 2009-03-13 2012-05-09 株式会社東芝 半導体装置
CN102687277B (zh) 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP5925991B2 (ja) 2010-05-26 2016-05-25 三菱電機株式会社 半導体装置
CN103946983B (zh) * 2011-12-15 2017-05-31 富士电机株式会社 半导体装置和半导体装置的制造方法
EP2980856B1 (en) 2013-03-25 2020-07-22 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494223A (zh) * 2008-01-23 2009-07-29 富士电机电子技术株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20150303248A1 (en) 2015-10-22
JP5569532B2 (ja) 2014-08-13
CN105552115A (zh) 2016-05-04
JP7147891B2 (ja) 2022-10-05
JP5900521B2 (ja) 2016-04-06
KR20120104537A (ko) 2012-09-21
US10847608B2 (en) 2020-11-24
JP6515990B2 (ja) 2019-05-22
CN104716174A (zh) 2015-06-17
JPWO2011052787A1 (ja) 2013-03-21
US10868111B2 (en) 2020-12-15
JP2021093541A (ja) 2021-06-17
DE112010004241B4 (de) 2022-09-01
JP6264382B2 (ja) 2018-01-24
US20180350902A1 (en) 2018-12-06
US20160111489A1 (en) 2016-04-21
US20210091175A1 (en) 2021-03-25
JP2019106544A (ja) 2019-06-27
DE112010004241T5 (de) 2013-05-08
US10043865B2 (en) 2018-08-07
CN102687277A (zh) 2012-09-19
WO2011052787A1 (ja) 2011-05-05
US9070658B2 (en) 2015-06-30
JP6844635B2 (ja) 2021-03-17
JP2014099643A (ja) 2014-05-29
US20200219971A1 (en) 2020-07-09
US9252209B2 (en) 2016-02-02
US10998398B2 (en) 2021-05-04
US8766413B2 (en) 2014-07-01
CN102687277B (zh) 2016-01-20
JP2018078314A (ja) 2018-05-17
US20120267681A1 (en) 2012-10-25
JP2016076731A (ja) 2016-05-12
US20140284657A1 (en) 2014-09-25
KR101794182B1 (ko) 2017-11-06

Similar Documents

Publication Publication Date Title
CN105552115B (zh) 半导体器件以及用于制造半导体器件的方法
US10651269B2 (en) Semiconductor device and method for producing semiconductor device
US20180350901A1 (en) Semiconductor device and method for producing semiconductor device
CN104145326A (zh) 半导体装置的制造方法
CN104716174B (zh) 半导体器件以及用于制造半导体器件的方法
Zuchuan et al. Technical Research on High Power Silicon Carbide Schottky Barrier Diode

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant