JP6269858B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6269858B2
JP6269858B2 JP2016560177A JP2016560177A JP6269858B2 JP 6269858 B2 JP6269858 B2 JP 6269858B2 JP 2016560177 A JP2016560177 A JP 2016560177A JP 2016560177 A JP2016560177 A JP 2016560177A JP 6269858 B2 JP6269858 B2 JP 6269858B2
Authority
JP
Japan
Prior art keywords
type
silicon carbide
semiconductor device
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016560177A
Other languages
English (en)
Other versions
JPWO2016080288A1 (ja
Inventor
秀直 栗林
秀直 栗林
正行 宮崎
正行 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2016080288A1 publication Critical patent/JPWO2016080288A1/ja
Application granted granted Critical
Publication of JP6269858B2 publication Critical patent/JP6269858B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

この発明は、炭化珪素半導体装置の製造方法に関する。
電力用半導体装置として、４００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、３３００Ｖあるいはそれ以上の耐圧を有するシリコン（Ｓｉ）製のダイオードやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）等の半導体装置がある。これらの半導体装置は、コンバーターやインバーター等の電力変換装置に用いられている。このような電力用半導体装置は、低損失、高効率および高破壊耐量という良好な電気的特性および低コストが求められている。
この電力用半導体装置の製造方法としては、次のような方法が提案されている。まず、ｎ-型ドリフト層となるｎ-型半導体基板のおもて面側に拡散領域やＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造などのおもて面素子構造を形成する。次に、ｎ-型半導体基板を裏面側から研削していき、製品厚さの位置まで薄くする。次に、ｎ-型半導体基板の研削後の裏面からプロトンを注入した後に熱処理することで、ｎ-型半導体基板に注入された水素（Ｈ）原子とｎ-型半導体基板中の複数の点欠陥などからなる複合欠陥によるドナーを生成してｎ型拡散層を形成する。このｎ-型半導体基板よりもドーピング濃度の高いｎ型拡散層がｎ型フィールドストップ（ＦＳ：Ｆｉｅｌｄ Ｓｔｏｐ）層である。この水素原子を含む複合欠陥によるドナーは、水素誘起ドナーと呼ばれる。
近年では、シリコン半導体よりも優れた特性指標（ＦＯＭ：Ｆｉｇｕｒｅ ｏｆ Ｍｅｒｉｔ）を示す炭化珪素（ＳｉＣ）半導体を用いた半導体装置（以下、炭化珪素半導体装置とする）の開発が盛んである。特に１０ｋＶ以上の定格電圧とする場合、シリコン半導体を用いた半導体装置（以下、シリコン半導体装置とする）では、耐圧保持および導通特性に影響するｎ-型ドリフト層の厚さを１０００μｍ近い厚さとする必要があり、高速動作に限界がある。それに対して、炭化珪素半導体装置では、ｎ-型ドリフト層の厚さを１００μｍ程度まで薄くすることができる。そのため、１０ｋＶ以上の用途（例えば高電圧直流送発電等）では、炭化珪素半導体装置を作製（製造）することが極めて有効である。また、６ｋＶ以上の定格電圧とする場合、炭化珪素半導体装置をバイポーラ動作（荷電キャリアとして電子および正孔の両方が関与）させる必要がある。このように高い定格電圧では、低損失と電流・電圧波形の発振抑制との観点から、炭化珪素半導体装置においてもシリコン半導体装置と同様に、ｎ型フィールドストップ層によるドーピング濃度の改善が必要である。
プロトン注入によってｎ型フィールドストップ層を形成する方法について、プロトン注入領域のキャリア（電子・正孔）移動度が低下することに関する技術が提案されている（例えば、下記特許文献１参照。）。また、ｎ型フィールドストップ層を形成する方法に関し、プロトン注入後の熱処理について、プロトン注入時に生成された結晶欠陥を回復させるための熱処理条件が開示されている（例えば、下記特許文献２参照。）。また、ｎ型フィールドストップ層を備えたＩＧＢＴを製造する方法として、プロトン注入およびアニール（熱処理）によってｎ型フィールドストップ層を形成した後、イオン注入およびレーザーアニールによってコレクタ層を形成する方法が提案されている（例えば、下記特許文献３参照。）。下記特許文献３では、プロトン注入後に行うアニールによってプロトンのドーピング濃度を回復させている。
また、ｎ型フィールドストップ層を形成する別の方法として、プロトン注入後、プロトンをドナー化するためのアニール（以下、プロトンアニールとする）前に、電子線やレーザーを用いてプロトンの外方拡散を生じさせない程度に低い温度で半導体基板を局所的に加熱して欠陥を回復させることによってプロトンのドーピング濃度を高くする方法が提案されている（例えば、下記特許文献４参照。）。また、別の方法として、あらかじめ酸素（Ｏ）原子をシリコン基板に導入し、シリコン基板のおもて面からプロトンを注入した後に水素雰囲気でプロトンアニールし、その後、シリコン基板を裏面側から研削して薄くし、研削後の裏面にリン（Ｐ）をイオン注入した後にＹＡＧレーザーによるアニールを行う方法が提案されている（例えば、下記特許文献５参照。）。下記特許文献５では、シリコン基板への酸素の導入によりプロトン注入領域のキャリア移動度の低下を抑制している。
また、別の方法として、基板裏面からプロトンを注入した後、基板裏面からＹＡＧレーザーとＣＷ（Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ）レーザーとを照射してプロトンアニールすることで、ｎ型フィールドストップ層（プロトンのドナー生成によるｎ型拡散層）を形成する方法が提案されている（例えば、下記特許文献６参照。）。別の方法として、ｎ-型ドリフト層とｐ型コレクタ層との間に、ｎ-型ドリフト層よりも高ドーピング濃度のｎ型フィールドストップ層と、ｎ型フィールドストップ層よりも低ドーピング濃度でかつｎ-型ドリフト層のドーピング濃度以上のｎ型のディスオーダー低減領域と、の２層を対とするｎ型中間層を、少なくとも１つ形成する方法が提案されている（例えば、下記特許文献７参照。）。また、ｎ型フィールドストップ層を形成する方法に関し、シリコン基板にプロトンを注入してプロトンアニールした後にさらにレーザーアニールすることや、シリコン基板を炭化珪素基板としてもよいことが開示されている（例えば、下記特許文献８参照。）。また、炭化珪素基板と裏面電極との密着性を良くする方法が提案されている（例えば、下記特許文献９参照。）。
米国特許出願公開第２００５／０１１６２４９号明細書 米国特許出願公開第２００６／０２８６７５３号明細書 特開２００１−１６０５５９号公報 特開２００９−９９７０５号公報 再公表２００７−５５３５２号公報 特開２００９−１７６８９２号公報 国際公開第２０１３／１０８９１１号 米国特許出願公開第２０１４／０１５１８５８号明細書 特開２０１２−２４８７２９号公報
しかしながら、上記特許文献１〜８に記載の技術では、次の問題が生じる。上記特許文献１では、プロトン注入によって半導体基板に導入される欠陥の残留（キャリア（電子・正孔）移動度の低下）について記載されているが、基板裏面近傍に結晶欠陥層が存在するため、漏れ電流の増加等の特性不良が発生するという問題がある。上記特許文献２に記載の熱処理条件では、プロトン注入時に生成された結晶欠陥が多い場合に結晶欠陥を十分に回復させることができず、欠陥が残留したままとなる。このため、上記特許文献２においても、裏面近傍に存在する結晶欠陥層によって、漏れ電流の増加等の特性不良が発生するという問題がある。
上記特許文献３には、プロトン注入によって導入される欠陥について記載されていない。このため、上記特許文献３においても、結晶欠陥層によって漏れ電流の増加等の特性不良が発生するという問題がある。上記特許文献４では、プロトンアニール前に欠陥を回復させるため、欠陥を回復させるための熱処理温度をプロトンの外方拡散温度未満にしなければならないなどの制約があり、結晶欠陥層が残る虞がある。このため、漏れ電流の増加不良等が発生するという問題がある。上記特許文献５では、半導体基板の、プロトン注入面（おもて面）とレーザー照射面（裏面）とが異なるため、プロトン注入面からプロトン通過領域にわたって生じた欠陥を、レーザーアニールによって効果的に回復させることができない虞がある。
上記特許文献６では、基板裏面から３０μｍまで欠陥を回復させているが、基板裏面から３０μｍを超える深さの欠陥を回復させる場合、レーザー照射面近傍に欠陥が残るという問題がある。また、異なる波長のレーザーを組み合わせたとしても、レーザー照射面から深さ方向に温度分布が生じるため、所定深さで安定的にドナーを形成することと、レーザー照射面近傍の欠陥を回復させることとを両立させることは難しい。さらに、異なる２つの波長のレーザーを照射するには、それぞれ別個にレーザー光源と照射設備が必要となり、コスト増は避けられない。上記特許文献７，８には、炭化珪素基板にプロトンを注入したときに水素誘起ドナーがどのように形成されるかについて記載されていない。
この発明は、上述した従来技術による問題点を解消するため、電気的特性不良が生じることを安定して回避することができる炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、不純物導入工程、第１〜３形成工程、プロトン注入工程、電極形成工程を含み、次の特徴を有する。前記不純物導入工程では、炭化珪素からなるｎ型半導体基板の一方の主面からｐ型またはｎ型の不純物を導入する。前記第１形成工程では、前記不純物を活性化させて、前記ｎ型半導体基板の内部にｐ型またはｎ型の拡散層を形成する。前記プロトン注入工程では、前記ｎ型半導体基板の一方の主面から前記不純物の導入位置よりも深い位置にプロトンを注入する。前記第２形成工程では、前記プロトンをドナー化することで水素誘起ドナーを形成し、前記ｎ型半導体基板の一方の主面から前記拡散層よりも深い位置にｎ型フィールドストップ層を形成する。前記第３形成工程では、前記ｎ型半導体基板の一方の主面から前記プロトンの飛程までのプロトン通過領域に生成された結晶欠陥を低減させてｎ型結晶欠陥低減領域を形成する。前記電極形成工程では、前記ｎ型半導体基板の他方の主面上に電極を形成する。前記電極形成工程の前に、前記プロトン注入工程を行う。同一の加熱工程により前記第２形成工程および前記第３形成工程を行う。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記電極形成工程は、前記電極を４００℃以上５００℃以下の温度で加熱して焼結することを特徴とする。また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、炭化珪素半導体装置を、前記不純物導入工程、前記第１形成工程、前記プロトン注入工程および前記加熱工程の順に行うことによって製造することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記加熱工程では、前記ｎ型半導体基板の全体を加熱することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記加熱工程では、炉アニールによって前記ｎ型半導体基板の全体を加熱することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、同一の前記加熱工程により前記第１形成工程、前記第２形成工程および前記第３形成工程を行うことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、炭化珪素半導体装置を、前記不純物導入工程、前記プロトン注入工程および前記加熱工程の順に行うことによって製造することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記加熱工程では、前記プロトン通過領域を加熱することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記加熱工程では、前記ｎ型半導体基板の一方の主面からレーザー光を照射するレーザーアニールによって前記プロトン通過領域を加熱することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ｎ型半導体基板の一方の主面に、前記ｎ型半導体基板とのオーミックコンタクトを形成する金属膜を形成する第４形成工程をさらに含む。そして、前記第１形成工程では、前記ｎ型半導体基板の一方の主面からレーザー光を照射するレーザーアニールによって前記不純物を活性化させる。前記第１形成工程より後に前記第４形成工程を行うことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記加熱工程より後に前記第４形成工程を行うことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ｎ型半導体基板の一方の主面に、前記ｎ型半導体基板とのオーミックコンタクトを形成する金属膜を形成する第４形成工程をさらに含む。前記加熱工程より後に前記第４形成工程を行うことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記加熱工程の温度は、前記オーミックコンタクトを形成するための熱処理温度より高いことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記加熱工程の温度は、９００℃以上１３００℃以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記加熱工程の温度は、１０００℃以上１２００℃以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記加熱工程の温度は、１１００℃以上であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記不純物導入工程の前に、前記ｎ型半導体基板の他方の主面側に、絶縁ゲート型バイポーラトランジスタのおもて面素子構造を形成する工程をさらに行う。前記不純物導入工程では、ｐ型の前記不純物を導入する。前記第１形成工程では、ｐ型コレクタ層となるｐ型の前記拡散層を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記不純物導入工程の前に、前記ｎ型半導体基板の他方の主面側に、ダイオードのおもて面素子構造を形成する工程をさらに行う。前記不純物導入工程では、ｎ型の前記不純物を導入する。前記第１形成工程では、ｎ型カソード層となるｎ型の前記拡散層を形成することを特徴とする。
上述した発明によれば、同一の加熱工程で、水素誘起ドナーを形成してｎ型フィールドストップ層を形成することができるとともに、プロトン通過領域に生成した結晶欠陥を低減させることができる。
本発明にかかる炭化珪素半導体装置の製造方法によれば、キャリア移動度の低下や、損失の増加、導通抵抗の増加、漏れ電流の増加などの電気的特性不良が生じることを安定して回避することができるため、所定の電気的特性を有する安価な炭化珪素半導体装置を歩留りよく提供することができるという効果を奏する。
図１は、実施の形態１にかかる炭化珪素半導体装置の製造方法によって作製された半導体装置の構造を示す説明図である。 図２は、実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。 図３Ａは、実施の形態２にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。 図３Ｂは、実施の形態３にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。 図４は、実施の形態３にかかる炭化珪素半導体装置の別の一例を示す説明図である。 図５は、一般的なＩＧＢＴの電圧波形が振動を始める閾値電圧について示す特性図である。 図６は、一般的なＩＧＢＴのターンオフ発振波形を示す特性図である。 図７は、本発明にかかる半導体装置において空乏層が最初に達するＦＳ（フィールドストップ）層の位置条件を示す図表である。 図８は、実施の形態３にかかる炭化珪素半導体装置の別の一例を示す説明図である。 図９は、実施の形態５にかかる炭化珪素半導体装置の構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度（高ドーピング濃度）および低不純物濃度（低ドーピング濃度）であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる炭化珪素（ＳｉＣ）半導体装置の製造方法により作製された炭化珪素半導体装置の一例としてプレーナゲート型ＩＧＢＴ（以下、ＳｉＣ−ＩＧＢＴとする）の構造について説明する。図１は、実施の形態１にかかる炭化珪素半導体装置の製造方法によって作製された半導体装置の構造を示す説明図である。図１（ａ）にはＳｉＣ−ＩＧＢＴ１００の要部断面図を示し、図１（ｂ）にはｎ+型フィールドストップ層３付近のドーピング濃度プロファイルを示す。図１に示すように、実施の形態１にかかる炭化珪素半導体装置は、ｎ-型ドリフト層１となるｎ-型炭化珪素基板（半導体チップ）１１のおもて面１１ａ側に、ｐ型ベース領域２２、ｎ+型エミッタ領域２、ゲート絶縁膜２３およびゲート電極２４からなるＭＯＳゲート構造を備える。
具体的には、ｎ-型炭化珪素基板１１のおもて面１１ａの表面層には、ｐ型ベース領域２２が選択的に設けられている。ｐ型ベース領域２２の内部には、ｎ+型エミッタ領域２が選択的に設けられている。ｐ型ベース領域２２の、ｎ+型エミッタ領域２とｎ-型ドリフト層１とに挟まれた部分の表面上には、ゲート絶縁膜２３を介してゲート電極２４が設けられている。エミッタ電極２５は、ｐ型ベース領域２２およびｎ+型エミッタ領域２に接するとともに、層間絶縁膜２８によってゲート電極２４と電気的に絶縁されている。ｎ-型炭化珪素基板１１の裏面１１ｂの表面層には、ｎ+型フィールドストップ層３およびｐ型コレクタ層（拡散層）４が設けられている。
ｎ+型フィールドストップ層３は、ｎ-型炭化珪素基板１１に注入（以下、まとめてプロトン注入とする）１６したプロトン（Ｈ+）やデュートロン（二重水素イオン）等の水素イオンをドナー化させてなるｎ型拡散層である。ｎ+型フィールドストップ層３は、ｎ-型炭化珪素基板１１のドーピング濃度よりも高いドーピング濃度のピーク（極大）１９を有し、当該ドーピング濃度のピーク１９からコレクタ側およびエミッタ側に向って減少する山なりのドーピング濃度プロファイル１２を有する。ｎ+型フィールドストップ層３は、異なる深さで２つ以上設けられていてもよい。ｐ型コレクタ層４は、ｎ-型炭化珪素基板１１の裏面１１ｂからｎ+型フィールドストップ層３よりも浅い位置に設けられている。
ｎ+型フィールドストップ層３とｐ型コレクタ層４との間には、ｎ型ディスオーダー低減領域（ｎ型結晶欠陥低減領域）１８が設けられている。また、ｎ+型フィールドストップ層３を２つ以上設ける場合には、深さ方向に隣り合うｎ+型フィールドストップ層３の間にも、ｎ型ディスオーダー低減領域１８が設けられている。ｎ型ディスオーダー低減領域１８とは、後述するｎ+型フィールドストップ層３を形成するためのプロトン注入１６により結晶状態が乱れて生じた欠陥（ディスオーダー）を低減させた領域である。このようにｎ型ディスオーダー低減領域１８が設けられる理由は、次のとおりである。
ｎ+型フィールドストップ層３のドーピング濃度がピーク１９となる位置（以下、ピーク位置とする）には、水素（Ｈ）原子が十分存在するので、ディスオーダーは十分少ない。一方、隣り合うｎ+型フィールドストップ層３の間の領域、またはｎ+型フィールドストップ層３とｐ型コレクタ層４との間の領域は、ｎ+型フィールドストップ層３のピーク位置から離れるため、水素原子がピーク位置程十分ではなく、ディスオーダーが残留した領域となる。よって、ｎ型ディスオーダー低減領域１８は、隣り合うｎ+型フィールドストップ層３の間の領域、またはｎ+型フィールドストップ層３とｐ型コレクタ層４との間の領域となる。
なお、水素原子によりドナー化した領域においては、例えば、ＶＯＨ欠陥、またはＶＯＨ欠陥を含む複合欠陥が電子を供給するドナーになってもよい。ＶＯＨ欠陥とは、空孔（Ｖ）、ｎ-型炭化珪素基板１１中に存在する酸素（Ｏ）原子、および、ｎ-型炭化珪素基板１１に注入された水素原子が結合した結晶欠陥である。本明細書では、このＶＯＨ欠陥、またはＶＯＨ欠陥を含む複合欠陥を、簡単に水素誘起ドナーと呼ぶ。
ｎ型ディスオーダー低減領域１８は、ｎ+型フィールドストップ層３およびｐ型コレクタ層４に接する。ｎ型ディスオーダー低減領域１８のドーピング濃度は、ｎ+型フィールドストップ層３のピーク位置のドーピング濃度よりも低く、かつｎ-型ドリフト層１のドーピング濃度とほぼ等しいかそれ以上であってもよい。以下、１つのｎ+型フィールドストップ層３とプロトン注入面側に隣接する１つのｎ型ディスオーダー低減領域１８との対をｎ型中間層２７とする。
ｎ-型炭化珪素基板１１の、ｐ型ベース領域２２、ｎ+型エミッタ領域２、ｎ+型フィールドストップ層３、ｐ型コレクタ層４およびｎ型ディスオーダー低減領域１８以外の部分がｎ-型ドリフト層１である。ｎ-型ドリフト層１は、主電流が流れ、主耐圧を維持する機能を有する。コレクタ電極（不図示）は、ｐ型コレクタ層４に接する。コレクタ電極は、ｎ-型炭化珪素基板１１の裏面１１ｂに順に積層したバリアメタル層および裏面電極で構成される。
バリアメタル層は、例えば、裏面電極との密着性が高く、かつｎ-型炭化珪素基板１１とのオーミックコンタクトを形成可能な金属からなる。具体的には、バリアメタル層は、例えば、ニッケル（Ｎｉ）膜およびチタン（Ｔｉ）膜を順次堆積した金属積層膜、または、ニッケルおよびチタンを含む金属膜であってもよい。裏面電極は、例えば、アルミニウム（Ａｌ）またはアルミニウムシリコン（Ａｌ−Ｓｉ）合金を含む金属層であってもよい。
次に、実施の形態１にかかる炭化珪素半導体装置の製造方法について、図１，２を参照しながら説明する。図２は、実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。まず、ｎ-型炭化珪素基板１１（半導体ウェハ）のおもて面１１ａ側に、ｐ型ベース領域２２、ｎ+型エミッタ領域２、ゲート絶縁膜２３およびゲート電極２４からなるＭＯＳゲート構造や層間絶縁膜２８など、基板おもて面側の各部を形成する（ステップＳ１）。次に、層間絶縁膜２８にｐ型ベース領域２２およびｎ+型エミッタ領域２を露出するコンタクトホールを形成する（ステップＳ２）。
次に、ｎ-型炭化珪素基板１１を裏面側から例えば化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などを用いて研削・研磨（バックグラインド）し、製品厚さまで薄くする（ステップＳ３）。製品厚さとは、所定耐圧との関係で決まる所定厚さである。次に、ｎ-型炭化珪素基板１１の研削後の裏面（以下、単に裏面とする）１１ｂから、後述するプロトン注入１６におけるプロトンの飛程（Ｒｐ）１７よりも浅い位置に例えばボロン（Ｂ）やアルミニウムなどのｐ型不純物のイオン注入を行う（ステップＳ４）。
次に、ｎ-型炭化珪素基板１１の、ｐ型不純物の裏面１１ｂからレーザーを照射し（レーザーアニール）、ステップＳ４にて注入されたｐ型不純物を活性化させてｐ型コレクタ層４を形成する（ステップＳ５）。 次に、ｎ-型炭化珪素基板１１の裏面１１ｂに、Ｎｉ膜およびＴｉ膜を順次堆積してバリアメタル層（以下、裏面バリアメタル（不図示）とする）を形成する（ステップＳ６）。裏面バリアメタルを構成するＮｉ膜やＴｉ膜等の堆積は、例えばスパッタリング法でもよい。次に、裏面バリアメタルのシンター（熱処理）を行い、裏面バリアメタルとｎ-型炭化珪素基板１１とのオーミックコンタクトを形成する（ステップＳ７）。裏面バリアメタルのシンターの温度は、例えば、１３００℃以上であってもよい。
上記のように、実施の形態１においては、ｎ-型炭化珪素基板１１の裏面１１ｂの研削後にｐ型不純物を注入し、かつレーザーアニールでｐ型不純物を活性化させてから、裏面バリアメタルの形成およびシンターを行うことが特徴である。こうすることで、ステップＳ５のレーザーアニールにおいて裏面バリアメタルによってレーザーが反射されることなく、ｎ-型炭化珪素基板１１のｐ型不純物を注入した領域にレーザー光の焦点を合わせることが可能となる。ステップＳ５のレーザーアニールは、例えばＹＡＧレーザー（好ましくは第２高調波）を用いてもよい。これにより、ｎ-型炭化珪素基板１１のｐ型不純物を注入した箇所の辺りのみの温度を例えば２０００℃程度に昇温させることができる。
また、ステップＳ５のレーザーアニールにおいては、例えば５００℃以上２０００℃以下程度の温度で行ってもよい。レーザー光のパルス幅（半値幅）は、例えば３００ｎｓ以上８００ｎｓ以下程度の範囲であってもよい。また、ｎ-型炭化珪素基板１１内の同一箇所に複数回照射されるように、複数回（複数発）のレーザー照射を行ってもよい。ｎ-型炭化珪素基板１１の、レーザー照射箇所における温度は例えば２０００℃程度にまで上昇するが、昇温時間が極めて短時間であるため、素子特性に悪影響が及ぶことはない。
次に、図１（ａ）に示すように、ｎ-型炭化珪素基板１１の裏面１１ｂ側からプロトンやデュートロン等の水素イオン注入１６（以下、まとめてプロトン注入１６と呼ぶ）を行う（ステップＳ８）。このプロトン注入１６では、ｎ-型炭化珪素基板１１の裏面１１ｂの裏面バリアメタルおよびｐ型コレクタ層４を通過させて、ｎ-型炭化珪素基板１１の裏面１１ｂからｐ型コレクタ層４よりも深い位置に水素イオンを注入する。ステップＳ８においては、プロトン注入１６の照射エネルギーを種々選択することで、プロトンの飛程１７に応じた所定の深さに水素イオンを局在させる。以下、ｎ-型炭化珪素基板１１に注入する水素イオンをプロトンとした場合を例に説明する。
次に、炉アニールによりｎ-型炭化珪素基板１１全体を加熱して、ｎ-型炭化珪素基板１１中のプロトンをドナー化させることによりｎ+型フィールドストップ層３を形成する（ステップＳ９）。炉アニールの温度は、裏面バリアメタルのシンター温度よりも低い範囲で、例えば５００℃以上１５００℃以下程度であってもよい。ｎ-型炭化珪素基板１１内での水素誘起ドナーの活性化率は、炉アニールの温度を９００℃以上１３００℃以下程度としたときに最も高いことが発明者らによって確認されている。この温度範囲はシリコン（Ｓｉ）基板を用いた場合よりも高い温度である。より好ましくは、炉アニールの温度は１０００℃以上１２００℃以下程度がよい。さらに好ましくは１１００℃以上１２００℃以下程度であることがよい。
炉アニールとは、一定の温度に維持された例えば電気炉などの恒温炉に半導体ウェハ（ｎ-型炭化珪素基板１１）を挿入して熱処理することであり、ウェハ全体が加熱される熱処理である。この炉アニールは例えば可能であれば１５００℃以下程度の温度で、１時間以上１０時間以下程度行うことがよい。その理由は、炉アニールの温度を１５００℃よりも高くした場合、プロトン注入１６によって導入された水素原子が拡散する他、プロトンによるドナー生成で必要となる結晶欠陥量が不足し、ドナー生成率が低下してしまうからである。この炉アニール（プロトンアニール）を少なくとも１５００℃以下にすることによって、プロトンのドナー化が促進される。
また、この炉アニールによって、プロトンの通過領域（以下、プロトン通過領域とする）１４に残留した結晶欠陥（ディスオーダー）が低減され、ｎ型ディスオーダー低減領域１８が形成される。具体的には、プロトン注入１６時にプロトン通過領域１４に形成された空孔、複空孔を主体とする点欠陥とダングリングボンド、転位等の各ディスオーダーの密度が、炉アニールによって低下する。これらのディスオーダーはキャリアの散乱原因であるため、キャリア移動度低下の原因となる。プロトンの注入１６や通過により、プロトン通過領域１４のキャリア移動度は、完全結晶状態である（キャリアの散乱原因がない）場合のキャリア移動度に対して１０％以下の値に減少する。炉アニールを施してディスオーダーを低減させることで、プロトン通過領域１４のキャリア移動度を、完全結晶状態である場合のキャリア移動度の３０％以上１００％以下に増加させることができる。ｎ型ディスオーダー低減領域１８のキャリア移動度は、完全結晶状態である場合のキャリア移動度の３０％以上１００％以下程度であってもよい。
また、ステップＳ９においては、炉アニール後にプロトン通過領域１４に残留するディスオーダーを低減させて、ｎ-型炭化珪素基板１１の結晶性をさらに回復させてもよい。この場合、炉アニール後に、例えばレーザーアニールによって、ｎ-型炭化珪素基板１１の裏面１１ｂからプロトンの飛程１７以内の深さまでの領域を加熱してもよい。
このように、上述したステップＳ８，Ｓ９においては、ｎ-型炭化珪素基板１１の裏面１１ｂからｐ型コレクタ層４より深い位置に、ｎ-型炭化珪素基板１１よりもドーピング濃度の高いｎ+型フィールドストップ層３を形成する。ｎ+型フィールドストップ層３は、ｎ-型炭化珪素基板１１の裏面１１ｂからプロトン注入１６し、炉アニール処理によって適度に結晶欠陥を残しプロトンのドナー化を行うことで形成することができる。ｎ-型炭化珪素基板１１の、ｎ+型フィールドストップ層３からｐ型ベース領域２２までの間の部分が、主電流が流れ、かつ主耐圧を維持するｎ-型ドリフト層１となる。
次に、コンタクトホールを埋め込むように金属層を堆積し、おもて面電極としてエミッタ電極２５を形成する（ステップＳ１０）。この場合、エミッタ電極２５はアルミニウムまたはアルミニウムシリコン合金を含む金属層であってもよく、エミッタ電極２５のシンター温度は例えば４００℃〜５００℃であってもよい。次に、ｎ-型炭化珪素基板１１のおもて面１１ａ上に表面保護膜（不図示）を形成する（ステップＳ１１）。
次に、例えば真空スパッタなどにより、ｎ-型炭化珪素基板１１の裏面１１ｂに金属層を堆積し、ｐ型コレクタ層４に電気的に接続する裏面電極（不図示）を形成する（ステップＳ１２）。裏面電極は、ステップＳ６およびステップＳ７で形成した裏面バリアメタルに接するように形成する。裏面電極は、アルミニウムまたはアルミニウムシリコン合金を含んでもよい。裏面バリアメタルおよび裏面電極はコレクタ電極として機能する。ステップＳ１２の裏面電極形成後に、必要に応じてメタルアニール（裏面電極のシンター）を行ってもよい。その後、半導体ウェハをチップ状に切断（ダイシング）することで、図１に示すＳｉＣ−ＩＧＢＴ１００が完成する。
上述したように、プロトンのドナー化のための炉アニールを行うことで、プロトン注入１６時に生じた結晶欠陥が低減される。したがって、ステップＳ９の炉アニールは、ドナー生成およびｎ-型炭化珪素基板１１の結晶性の回復のためには極めて有効な方法である。
以上、説明したように、実施の形態１によれば、プロトン注入後、炉アニールにより、水素誘起ドナーを形成してｎ型フィールドストップ層を形成することができるとともに、プロトン通過領域に生成されたディスオーダーを低減させることができる。したがって、キャリア移動度の低下や、損失の増加、導通抵抗の増加、ディスオーダー発生箇所における漏れ電流の増加などの電気的特性不良が生じることを安定して回避することができる。これによって、所定の電気的特性を有する安価な炭化珪素半導体装置を歩留りよく提供することができる。また、実施の形態１によれば、裏面バリアメタルを形成する前にｐ型不純物を活性化させるためのレーザーアニールを行うため、裏面バリアメタルによりレーザーが反射されることがない。このため、ｐ型不純物を活性化させるためのレーザーアニールを所定の温度で行うことができる。
（実施の形態２）
次に、実施の形態２にかかる炭化珪素半導体装置の製造方法について説明する。図３Ａは、実施の形態２にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。実施の形態２にかかる炭化珪素半導体装置の製造方法が実施の形態１にかかる炭化珪素半導体装置の製造方法と異なる点は、裏面バリアメタルの形成および裏面バリアメタルのシンターの対を、プロトン注入１６および炉アニールの対と入れ替えた点である。
具体的には、実施の形態１と同様に、おもて面側の各部の形成からレーザーアニールまでの工程（ステップＳ２１〜Ｓ２５）を順に行った後、プロトン注入１６、炉アニール、裏面バリアメタルの形成および裏面バリアメタルのシンターの各工程（ステップＳ２６〜Ｓ２９）を順に行う。プロトン注入１６、炉アニール、裏面バリアメタルの形成および裏面バリアメタルのシンターの方法および条件は、それぞれ実施の形態１のステップＳ８，Ｓ９，Ｓ６，Ｓ７（図２参照）と同様である。この場合、ステップＳ２７の炉アニールの温度は、ステップＳ２９の裏面バリアメタルのシンター温度より高くてもよい。例えば裏面バリアメタルのシンター温度が１１００℃以下といった場合、炉アニールは１１００℃以上である。その後、実施の形態１と同様に、おもて面電極の形成以降の工程（ステップＳ３０〜Ｓ３２）を順に行うことで、図１に示すＳｉＣ−ＩＧＢＴ１００が完成する。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。
（実施の形態３）
次に、実施の形態３にかかる炭化珪素半導体装置の製造方法について説明する。図３Ｂは、実施の形態３にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。実施の形態３にかかる炭化珪素半導体装置の製造方法が実施の形態２にかかる炭化珪素半導体装置の製造方法と異なる点は、レーザーアニールを、プロトン注入１６後で、かつ裏面バリアメタルの形成前に行う点である。
具体的には、実施の形態１と同様に、おもて面側の各部の形成からｐ型不純物のイオン注入までの工程を順に行う（ステップＳ４１〜Ｓ４４）。次に、プロトン注入１６を行う（ステップＳ４５）。プロトン注入１６の方法および条件は、実施の形態１のステップＳ８（図２参照）と同様である。ステップＳ４４のｐ型不純物の注入と、ステップＳ４５のプロトン注入１６とを入れ替えてもよい。
次に、炉アニールを行う（ステップＳ４６）。次に、レーザーアニールを行う（ステップＳ４７）。炉アニールおよびレーザーアニールの方法および条件は、それぞれ実施の形態１のステップＳ９，Ｓ５（図２参照）と同様である。このとき、ステップＳ４６の炉アニールにおいては、プロトン注入１６によるプロトン通過領域１４に生じた結晶欠陥層１５（ディスオーダー）を低減（ｎ型ディスオーダー低減領域１８を形成）してｎ-型炭化珪素基板１１の結晶性を回復させるとともに、プロトンをドナー化してｎ+型フィールドストップ層３を形成する。この炉アニールにより、例えば、ｎ-型炭化珪素基板１１の裏面１１ｂから比較的深い部分におけるディスオーダーの低減およびプロトンのドナー化が可能である。
ステップＳ４７のレーザーアニールにおいては、ディスオーダーをさらに低減してｎ-型炭化珪素基板１１の結晶性をさらに回復するとともに、プロトンのドナー化をさらに促進し、かつｐ型不純物を活性化してｐ型コレクタ層４を形成する。このレーザーアニールにより、例えば、ｎ-型炭化珪素基板１１の裏面１１ｂから比較的浅い部分におけるディスオーダーの低減およびプロトンのドナー化が可能である。すなわち、炉アニールおよびレーザーアニールの２回のアニールにより、ｎ-型炭化珪素基板１１の結晶性を所定状態まで回復させるとともに、ｎ+型フィールドストップ層３の所定のドーピング濃度プロファイルを実現する。
ステップＳ４６の炉アニールおよびステップＳ４７のレーザーアニールの温度は、後述するステップＳ４９の裏面バリアメタルのシンター温度より高くてもよい。また、ステップＳ４６の炉アニールを省略し、ステップＳ４７のレーザーアニールのみを行ってもよい。この場合、ステップＳ４７のレーザーアニールのみで、ｎ-型炭化珪素基板１１の結晶性を所定状態まで回復させるとともに、プロトンをドナー化して所定のドーピング濃度プロファイルのｎ+型フィールドストップ層３を形成し、かつｐ型不純物を活性化してｐ型コレクタ層４を形成すればよい。
次に、裏面バリアメタルの形成および裏面バリアメタルのシンターを順に行う（ステップＳ４８，Ｓ４９）。裏面バリアメタルの形成および裏面バリアメタルのシンターの方法および条件は、それぞれ実施の形態１のステップＳ６，Ｓ７（図２参照）と同様である。その後、実施の形態１と同様に、おもて面電極の形成以降の工程（ステップＳ５０〜Ｓ５２）を順に行うことで、図１に示すＳｉＣ−ＩＧＢＴ１００が完成する。
このようにレーザーアニールをプロトン注入１６後に行えば、水素誘起ドナーを形成（または水素誘起ドナーの活性化率が向上）するだけでなく、ディスオーダーも低減される。特に、シリコン基板を用いた場合と異なり、炭化珪素基板ではレーザーアニールにより、レーザー照射面から深い位置の水素原子も活性化することができることが発明者らによって確認されている。
レーザーアニールの有無（レーザーアニールあり、なし）によるｎ+型フィールドストップ層３付近のドーピング濃度プロファイル１２，１３の違いについて検証した結果を図１（ｂ）に示す。まず、上述した実施の形態３にかかる炭化珪素半導体装置の製造方法にしたがって、プロトン注入１６および炉アニール後に、レーザーアニールによってｎ-型炭化珪素基板１１の結晶性を回復させたＳｉＣ−ＩＧＢＴ１００を作製した（レーザーアニールあり：以下、実施例とする）。実施例のドーピング濃度プロファイル１２は、炉アニールによって残留した結晶欠陥をレーザーアニールによって低減させた後の濃度プロファイルである。比較として、プロトン注入１６および炉アニール後に、レーザーアニールを行わずに結晶欠陥を残留させたＳｉＣ−ＩＧＢＴ（レーザーアニールなし：以下、比較例とする）のドーピング濃度プロファイル１３を点線で示す。
図１（ｂ）に示すように、比較例のドーピング濃度プロファイル１３では、実施例のドーピング濃度プロファイル１２におけるプロトン通過領域１４に相当する領域に、結晶欠陥層１５が広がっている。この結晶欠陥層１５が残存することにより、比較例では、結晶欠陥層１５が残存する領域において電子移動度および正孔移動度が低下してｎ-型炭化珪素基板１１が高抵抗層となる。また、結晶欠陥層１５が残存する領域において漏れ電流が増加する。図１（ｂ）には、結晶欠陥層１５が残存することによって形成される高抵抗層（初期のｎ-型炭化珪素基板１１よりも高抵抗な層）はドーピング濃度の低下として表している。また、電子移動度と正孔移動度とを一定として扱い、ｎ-型炭化珪素基板１１中の抵抗の上昇をドーピング濃度の低下として表している。そのため、図１（ｂ）においてドーピング濃度の落ち込み量は結晶欠陥量を示している。
比較例のドーピング濃度プロファイル１３では、ｎ+型フィールドストップ層３が形成される手前（プロトン通過領域１４）でｎ-型炭化珪素基板１１のドーピング濃度が低くなっている。そのため、プロトン通過領域１４に結晶欠陥層１５が形成されていることがわかる。なお、ドーピング濃度はＳＳＲＭ（Ｓｃａｎｎｉｎｇ Ｓｐｒｅａｄｉｎｇ Ｒｅｓｉｓｔａｎｃｅ Ｍｅａｓｕｒｅｍｅｎｔ：走査型広がり抵抗測定）法で実測した比抵抗値から算出した値であり、正孔移動度と電子移動度とが一定であると仮定して算出した値である。すなわち、結晶欠陥が存在すると再結合によるドーピング濃度の低下と、電子移動度および正孔移動度の低下と、が生じるが、電子移動度および正孔移動度の低下分を全てドーピング濃度の低下分に含めて表す。このドーピング濃度Ｎ（／ｃｍ3）と比抵抗Ｒ（Ω・ｃｍ）との関係はＲ＝１／μ・ｑ・Ｎで表される。μは移動度（ｃｍ2／Ｖ・ｓ）、ｑは電荷（１．６×１０-19クーロン）である。
一方、本発明においては、ｎ-型炭化珪素基板１１の裏面１１ｂ側のプロトン通過領域１４に存在する結晶欠陥層１５をレーザーアニールで低減させてｎ-型炭化珪素基板１１の結晶性を回復させる。このため、実施例のドーピング濃度プロファイル１２には、プロトン通過領域１４でのドーピング濃度の落ち込みが生じない。これにより、漏れ電流などの電気的特性が改善される。
また、上述したステップＳ４５において、加速エネルギーの異なる複数回のプロトン注入１６を行い、基板裏面から異なる深さに複数段のｎ+型フィールドストップ層３を形成してもよい。複数段のｎ+型フィールドストップ層３を備えたＳｉＣ−ＩＧＢＴ１００の断面構造を図４や図８に示す。また、ＳｉＣ−ＩＧＢＴ１００にトレンチゲート構造を適用してもよい。一般的なトレンチゲート構造を備えたＳｉＣ−ＩＧＢＴ１００の断面構造を図８に示す。図４，８は、実施の形態３にかかる炭化珪素半導体装置の別の一例を示す説明図である。図４（ａ）には複数段のｎ+型フィールドストップ層３を簡略化して示し、図４（ｂ）には図４（ａ）の複数段のｎ+型フィールドストップ層３のドーピング濃度分布を示している。図８（ａ）にはトレンチゲート型のＳｉＣ−ＩＧＢＴ１００の断面構造を示し、図８（ｂ）には図８（ａ）の炭化珪素半導体部のネットドーピング濃度分布を示している。
図４に示すＳｉＣ−ＩＧＢＴ１００の、ｎ+型フィールドストップ層３以外の構成は、図１に示すＳｉＣ−ＩＧＢＴ１００と同様である。図８に示すＳｉＣ−ＩＧＢＴ１００の、ｎ+型フィールドストップ層３およびトレンチ構造以外の構成は、図１に示すＳｉＣ−ＩＧＢＴ１００と同様である。図８において符号２９はｐ型ベース領域２２とｎ-型ドリフト層１との間のｐｎ接合であり、符号３３はコレクタ電極である。図４，８に示すように、複数段のｎ+型フィールドストップ層３を形成した場合、１つのｎ+型フィールドストップ層３と、ｎ+型フィールドストップ層３のプロトン注入面側に隣接する１つのｎ型ディスオーダー低減領域１８とを一対とするｎ型中間層２７が複数形成される。
図８において、符号３２は、ｎ+型フィールドストップ層３よりもドーピング濃度が高く、かつｐ型コレクタ層４よりもドーピング濃度の低いリークストップ層である。リークストップ層３２は、ｐ型コレクタ層４とｎ+型フィールドストップ層３との間に形成される。このリークストップ層３２は、例えば、ｐ型コレクタ層４を形成するためのｐ型不純物の注入に続けて、リン（Ｐ）などのｎ型不純物のイオン注入を行うことによって形成すればよい。すなわち、ステップＳ４６の炉アニールの前に、リークストップ層３２を形成するためのｎ型不純物の注入を行い、その後の炉アニールやレーザーアニール（ステップＳ４７）により当該ｎ型不純物を活性化させればよい。リークストップ層３２を形成するためのｎ型不純物の注入、ｐ型コレクタ層４を形成するためのｐ型不純物の注入、およびプロトン注入１６の順序は入れ替え可能である。図１に示すＳｉＣ−ＩＧＢＴ１００および後述する図９に示すＳｉＣ−ＩＧＢＴ１００においても、ｐ型コレクタ層４とｎ+型フィールドストップ層３との間にリークストップ層３２を形成してもよい。
また、図４，８に示すＳｉＣ−ＩＧＢＴ１００は、実施の形態１，２にかかる半導体装置の製造方法を適用して作製してもよい。すなわち、実施の形態１のステップＳ８（図２参照）や、実施の形態１のステップＳ２６（図３Ａ参照）において、加速エネルギーの異なる複数回のプロトン注入１６を行ってもよい。
以上、説明したように、実施の形態３によれば、実施の形態１，２と同様の効果を得ることができる。また、実施の形態３によれば、プロトン注入後に行うレーザーアニールによりプロトン通過領域のディスオーダーを低減させることができるため、電気的特性不良が生じることをさらに安定して回避することができる。また、実施の形態３によれば、レーザーアニールにおいて、ディスオーダーを低減させるとともに、ｎ型フィールドストップ層およびｐ型コレクタ層を形成することができる。
（実施の形態４）
次に、実施の形態４として、複数段のプロトン注入によって形成される複数段のｎ+型フィールドストップ層のうち、１段目のｎ+型フィールドストップ層のドーピング濃度のピーク（以下、プロトンピークとする）の好ましい位置について、一般的なＩＧＢＴを例に説明する。図５は、一般的なＩＧＢＴの電圧波形が振動を始める閾値電圧について示す特性図である。図６は、一般的なＩＧＢＴのターンオフ発振波形を示す特性図である。図７は、本発明にかかる半導体装置において空乏層が最初に達するＦＳ（フィールドストップ）層の位置条件を示す図表である。１段目のｎ+型フィールドストップ層とは、ｎ-型炭化珪素基板の裏面から最も深い位置（最もｐ型ベース領域側）に形成されたｎ+型フィールドストップ層である。他のｎ+型フィールドストップ層は、１段目のｎ+型フィールドストップ層からｎ-型炭化珪素基板の裏面側に向う方向に２段目、３段目、・・・ｎ段目とする。プロトンピークの位置とは、ｎ+型フィールドストップ層のドーピング濃度のピーク（プロトンピーク）の、ｎ-型炭化珪素基板の裏面からの深さである。
図６に示すように、コレクタ電流が定格電流の１／１０以下の場合、蓄積キャリアが少ないために、ターンオフが終わる手前でターンオフ波形が発振することがある。例えば、コレクタ電流をある値に固定して、異なる電源電圧ＶCCにてＩＧＢＴをターンオフさせる。このとき、電源電圧ＶCCがある所定の値を超えると、コレクタ・エミッタ間電圧波形において、通常のオーバーシュート電圧のピーク値を超えた後に、付加的なオーバーシュートが発生するようになる。そして、この付加的なオーバーシュート（電圧）がトリガーとなり、以降の電圧波形が振動する。電源電圧ＶCCがこの所定の値をさらに超えると、付加的なオーバーシュート電圧がさらに増加し、以降の電圧波形の振動の振幅も増加する。このように、電圧波形が振動を始める閾値電圧を発振開始閾値ＶRROと呼ぶ。この発振開始閾値ＶRROが高いほど、ＩＧＢＴはターンオフ時にターンオフ波形が発振しないことを示すので好ましい。
発振開始閾値ＶRROは、複数段のｎ+型フィールドストップ層のうち、ｐ型ベース領域とｎ-型ドリフト層との間のｐｎ接合からｎ-型ドリフト層に広がる空乏層（厳密には、正孔が存在するため、空間電荷領域）が最初に達する１段目（最もｐ型ベース領域側）のｎ+型フィールドストップ層のプロトンピークの位置に依存する。その理由は、次のとおりである。ターンオフ時に空乏層がｐ型ベース領域とｎ-型ドリフト層との間のｐｎ接合からｎ-型ドリフト層に広がるときに、空乏層端が１段目（最もｐ型ベース領域側）のｎ+型フィールドストップ層に達することで空乏層の広がりが抑制され、蓄積キャリアの掃き出しが弱まる。その結果、キャリアの枯渇が抑制され、ターンオフ波形の発振が抑制される。
ターンオフ時の空乏層は、ｐ型ベース領域とｎ-型ドリフト層との間のｐｎ接合からコレクタ電極に向かって深さ方向に沿って広がる。このため、空乏層が最初に達するｎ+型フィールドストップ層は、ｐ型ベース領域とｎ-型ドリフト層との間のｐｎ接合に最も近いｎ+型フィールドストップ層となる。そこで、ｎ-型炭化珪素基板の厚さ（エミッタ電極とコレクタ電極とに挟まれた半導体部の厚さ）をＷ０、空乏層が最初に達するｎ+型フィールドストップ層のプロトンピークの位置の、コレクタ電極とｎ-型炭化珪素基板との界面からの深さ（以下、ｎ-型炭化珪素基板の裏面からの距離とする）をＸとする。ここで、距離指標Ｌを導入する。距離指標Ｌは、下記の（１）式で表される。
Figure 0006269858
上記（１）式に示す距離指標Ｌは、ターンオフ時に、増加するコレクタ・エミッタ間電圧ＶCEが電源電圧ＶCCに一致するときに、ｐ型ベース領域とｎ-型ドリフト層との間のｐｎ接合からｎ-型ドリフト層に広がる空乏層（正しくは空間電荷領域）の端部（空乏層端）の、当該ｐｎ接合からの距離を示す指標である。平方根の内部の分数の中で、分母はターンオフ時の空間電荷領域（空乏層）の空間電荷密度を示している。周知のポアソン方程式は、ｄｉｖＥ＝ρ／εで表される。Ｅは電界強度であり、ρは空間電荷密度である。空間電荷密度ρは、ρ＝ｑ（ｐ−ｎ＋Ｎd−Ｎa）で表される。ｑは電荷素量、ｐは正孔濃度、ｎは電子濃度、Ｎdはドナー濃度、Ｎaはアクセプタ濃度、εSは半導体の誘電率である。特にドナー濃度Ｎdは、ｎ-型ドリフト層を深さ方向に積分し、積分した区間の距離で割った平均濃度とする。例えば、上述した図８（ｂ）に示すＳｉＣ−ＩＧＢＴ１００や後述する図９（ｂ）に示すＳｉＣ−ダイオードにおいて、ネットドーピング濃度とは、Ｎd−Ｎaの正味のドーピング濃度のことであり、図９（ｂ）の横軸はＮd−Ｎaの絶対値で示している。
この空間電荷密度ρは、ターンオフ時に空間電荷領域（空乏層）を駆け抜ける正孔濃度ｐと、ｎ-型ドリフト層の平均的なドナー濃度Ｎdと、で記述される。電子濃度は正孔濃度ｐおよびドナー濃度Ｎdに比べて無視することができるほど低く、アクセプタは存在しない。このため、空間電荷密度ρは、ρ≒ｑ（ｐ＋Ｎd）と表すことができる。このときの正孔濃度ｐは、ＩＧＢＴの遮断電流によって決まり、特に素子の定格電流密度が通電している状況を想定するため、ｐ＝ＪF／（ｑｖsat）で表される。ＪFは素子の定格電流密度、ｖsatはキャリアの速度が所定の電界強度で飽和した飽和速度である。
上記ポアソン方程式を距離ｘで２回積分し、電圧ＶとしてＥ＝−ｇｒａｄＶ（周知の電界Ｅと電圧Ｖとの関係）であるため、境界条件を適当にとれば、電圧Ｖは、Ｖ＝（１／２）（ρ／ε）ｘ2となる。この電圧Ｖを、例えば定格電圧Ｖrateの１／４〜１／２としたときに得られる空間電荷領域の長さｘを、距離指標Ｌとしている。その理由は、インバーター等の実機では、電圧Ｖとなる動作電圧（電源電圧）を、定格電圧の１／４〜半値程度（例えば１／４）とするためである。ｎ+型フィールドストップ層は、ドーピング濃度をｎ-型ドリフト層よりも高濃度とすることで、ターンオフ時に広がる空間電荷領域の伸びを、ｎ+型フィールドストップ層において広がり難くする機能を有する。ＩＧＢＴのコレクタ電流がＭＯＳゲートのオフにより遮断電流から減少を始めるときに、空乏層が最初に達するｎ+型フィールドストップ層のプロトンピークの位置が、ちょうどこの空間電荷領域の長さにあれば、蓄積キャリアがｎ-型ドリフト層に残存した状態で、空間電荷領域の伸びを抑制することができるため、残存キャリアの掃出しが抑制される。
実際のターンオフ動作は、例えばＩＧＢＴモジュールを周知のＰＷＭインバーターでモーター駆動するときには、電源電圧や遮断電流が固定ではなく可変であることが多い。このため、電源電圧や遮断電流が可変である場合、空乏層が最初に達するｎ+型フィールドストップ層のプロトンピークの好ましい位置に、ある程度の幅を持たせる必要がある。発明者らが鋭意研究を重ねた結果、空乏層が最初に達するｎ+型フィールドストップ層のプロトンピークの、基板裏面からの距離Ｘは、図７に示す図表のようになる。図７には、定格電圧が１２００Ｖ〜４５０００Ｖのそれぞれにおいて、最初に空乏層が到達するｎ+型フィールドストップ層のプロトンピークの、基板裏面からの距離Ｘを示している。ここで、Ｘ＝Ｗ０−γＬとおき、γは係数である。このγを、０．３〜１．５まで変化させたときのＸを示している。
図７に示すように、異なる定格電圧を有する各素子（ＩＧＢＴ）は、定格電圧よりも１０％程度高い耐圧を確保した安全設計とする。そして、オン電圧やターンオフ損失がそれぞれ十分低くなるように、ｎ-型炭化珪素基板の総厚（研削等によって薄くした後の仕上がり時の製品厚さ）とし、ｎ-型ドリフト層を平均的な比抵抗とする。平均的とは、ｎ+型フィールドストップ層を含めたｎ-型ドリフト層全体の平均ドーピング濃度および比抵抗である。定格電圧によって、定格電流密度も図７に示す典型値となる。定格電流密度は、定格電圧と定格電流密度との積によって決まるエネルギー密度がおよそ一定の値となるように設定され、ほぼ図７に示す値となる。これらの値を用いて上記（１）式に従い距離指標Ｌを計算すると、図７に示す値となる。最初に空乏層端が到達するｎ+型フィールドストップ層のプロトンピークの、基板の裏面からの距離Ｘは、この距離指標Ｌに対して係数γを０．３〜１．５とした値をｎ-型炭化珪素基板の厚さＷ０から引いた値となる。
これら距離指標Ｌおよびｎ-型炭化珪素基板の厚さＷ０の値に対して、ターンオフ波形の発振が十分に抑制されるような、最初に空乏層端が到達するｎ+型フィールドストップ層のプロトンピークの、基板裏面からの距離Ｘを定める係数γは、次のようになる。具体的には、図５に示すように、係数γに対する発振開始閾値ＶRROの依存性を、典型的ないくつかの定格電圧Ｖrate（１７００Ｖ、１３０００Ｖ、４５０００Ｖ）について示したグラフである。図５の縦軸は、発振開始閾値ＶRROを定格電圧Ｖrateで規格化している（＝ＶRRO／Ｖrate）。例示した３つの定格電圧ともに、係数γが１．６以下で発振開始閾値ＶRROを急激に高くすることができることが分かる。
上述したように、インバーター等の実機では、電圧Ｖとなる動作電圧（電源電圧ＶCC）を定格電圧Ｖrateの半値程度とするため、電源電圧ＶCCを定格電圧Ｖrateの半値とするときには、少なくともＩＧＢＴのターンオフ波形が発振しないようにしなければならない。すなわち、発振開始閾値ＶRROを定格電圧Ｖrateで規格化した値は０．５以上とする必要がある（ＶRRO／Ｖrate≧０．５）。図５に示す結果から、発振開始閾値ＶRROを定格電圧Ｖrateで規格化した値（ＶRRO／Ｖrate）が０．５以上となるのは、係数γが０．２以上１．５以下であるため、少なくとも係数γを０．２〜１．５とすることが好ましい。
また、図示しない１７００Ｖ〜１３０００Ｖの間（３３００Ｖや６５００Ｖなど）、１３０００Ｖ〜４５０００Ｖの間（２６０００Ｖ，３３０００Ｖなど）、および４５０００Ｖ以上のいずれの定格電圧Ｖrateにおいても、この図５に例示した３つの定格電圧Ｖrateからは大きく逸脱せず、ほぼ同様の特性曲線が得られる。このため、図示しない定格電圧Ｖrateにおいても図５に例示した３つの定格電圧Ｖrateと同様の依存性（係数γに対する発振開始閾値ＶRROの値）を示す。したがって、図５に示す特性曲線から、係数γが０．７〜１．４である場合において（０．７≦γ≦１．４）、いずれの定格電圧Ｖrateであっても発振開始閾値ＶRROを十分高くすることができることがわかる。
例えば、係数γを０．７よりも小さくした場合（γ＜０．７）、発振開始閾値ＶRROは定格電圧Ｖrateのおよそ８０％以上であるものの、ｎ+型フィールドストップ層がｐ型ベース領域に近くなるため、素子のアバランシェ耐圧が定格電圧Ｖrateよりも小さくなる虞がある。そのため、係数γは０．７以上であることが好ましい（γ≧０．７）。また、係数γを１．４よりも大きくした場合（γ＞１．４）、発振開始閾値ＶRROは約７０％から急速に減少し、ターンオフ波形の発振が生じやすくなる。したがって、係数γは１．４以下であることが好ましい（γ≦１．４）。より好ましくは、係数γを０．８〜１．３とする（０．８≦γ≦１．３）、さらに好ましくは係数γを０．９〜１．２（０．９≦γ≦１．２）とすることで、素子のアバランシェ耐圧を定格電圧Ｖrateよりも十分高くしつつ、発振開始閾値ＶRROを最も高くすることができる。
図５に示す本発明の特性曲線において重要な点は、発振開始閾値ＶRROを十分高くすることができる係数γの範囲が、いずれの定格電圧Ｖrateにおいてもほぼ同じ（例えば０．７≦γ≦１．４）点である。係数γの好適な範囲がいずれの定格電圧Ｖrateにおいてもほぼ同じとなる理由は、次の通りである。空乏層が最初に到達するｎ+型フィールドストップ層のプロトンピークの、基板裏面からの距離Ｘの範囲は、Ｗ０−Ｌ（すなわちγ＝１．０）を略中心に含むように設定することが最も効果的である。このようにγ＝１．０を含むことが最も効果的であるのは、パワー密度（定格電圧Ｖrateと定格電流密度との積）が略一定（例えば０．８×１０6ＶＡ／ｃｍ2〜３．０×１０6ＶＡ／ｃｍ2）となることに起因する。すなわち、ターンオフ等のスイッチング時に、素子の電圧が定格電圧Ｖrate相当になったときに、基板裏面から空間層までの距離（深さ）は上記（１）式で示す距離指標Ｌ程度となる。この距離指標Ｌの位置に基板裏面から最も深い１段目のｎ+型フィールドストップ層のプロトンピークがあれば（すなわち係数γが約１．０）、スイッチング時のターンオフ波形の発振を抑制することができる。そして、パワー密度が略一定であるため、距離指標Ｌは定格電圧Ｖrateに比例するようになる。これにより、いずれの定格電圧Ｖrateにおいても、空乏層が最初に到達するｎ+型フィールドストップ層のプロトンピークの、基板裏面からの距離Ｘの範囲をγ＝１．０を略中心に含む範囲とすれば、発振開始閾値ＶRROを十分に高くすることができ、スイッチング時のターンオフ波形の発振抑制効果を最も大きくすることができる。
以上より、最初に空乏層が到達するｎ+型フィールドストップ層のプロトンピークの、基板裏面からの距離Ｘを上記範囲とすることで、ターンオフ時に蓄積キャリアを十分残存させることができ、ターンオフ時のターンオフ波形の発振現象を抑制することができる。したがって、いずれの定格電圧Ｖrateにおいても、最初に空乏層が到達するｎ+型フィールドストップ層のピークの、基板裏面からの距離Ｘは、距離指標Ｌの係数γを上述した範囲とすることがよい。これにより、ターンオフ時のターンオフ波形の発振現象を効果的に抑制することができる。
また、図７では、定格電圧Ｖrateが１７００Ｖ以上である場合において、上述したように基板裏面から最も深い１段目のｎ+型フィールドストップ層のプロトンピークの、基板裏面からの距離Ｘをγ＝１程度とする場合、距離指標Ｌはいずれの定格電圧においても２０μｍより深いことがわかる。すなわち１段目のｎ+型フィールドストップ層を形成するためのプロトンの飛程Ｒｐを基板裏面から１５μｍよりも深く、好ましくは２０μｍ以上とする理由は、まさにこのターンオフ波形の発振抑制効果を最も高くするためである。
以上、説明したように、実施の形態４によれば、実施の形態１〜３と同様の効果を得ることができる。
（実施の形態５）
次に、実施の形態５にかかる炭化珪素半導体装置の構造について説明する。図９は、実施の形態５にかかる炭化珪素半導体装置の構造を示す断面図である。図９（ａ）にはダイオード（以下、ＳｉＣ−ダイオードとする）の断面構造を示し、図９（ｂ）には図９（ａ）の炭化珪素半導体部のネットドーピング濃度分布を示す。実施の形態５にかかる炭化珪素半導体装置は、実施の形態１をＳｉＣ−ダイオードに適用した一例である。この場合、実施の形態４にかかる炭化珪素半導体装置の製造方法は、実施の形態１にかかる炭化珪素半導体装置の製造方法のプロセスフロー（図２）のステップＳ１、Ｓ４，Ｓ５，Ｓ１０，Ｓ１２において、次の処理を行えばよい。おもて面側の各部の形成（ステップＳ１）においてｐ型アノード層５２を形成する。ｐ型不純物のイオン注入（ステップＳ４）に代えて、例えばリン、窒素（Ｎ）または砒素（Ａｓ）のイオン注入によりｎ+型カソード層（拡散層）５３を形成する。
レーザーアニール（ステップＳ５）において、ステップＳ４において導入したｎ型不純物を活性化させる。おもて面電極の形成（ステップＳ１０）においてアノード電極５１を形成する。裏面電極の形成（ステップＳ１２）において、カソード電極５４となる裏面電極を形成する。実施の形態５にかかる炭化珪素半導体装置の製造方法のステップＳ２，Ｓ３，Ｓ６〜Ｓ９，Ｓ１１の各工程は、実施の形態１と同様である。ｎ+型フィールドストップ層３の、基板裏面からの位置やドーピング濃度等は、実施の形態１と同様に適宜調整される。また、一対のｎ+型フィールドストップ層３およびｎ型ディスオーダー低減領域１８からなるｎ型中間層２７は、１つ配置してもよいし、複数配置してもよい。図９には、ｎ型中間層２７を複数配置した場合を示す。ｎ型中間層２７を複数配置する場合、１段目のｎ+型フィールドストップ層３のプロトンピークの好ましい位置は実施の形態３と同様である。また、実施の形態５に実施の形態２，３を適用してもよい。
以上、説明したように、実施の形態５によれば、実施の形態１〜４と同様の効果を得ることができる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した各実施の形態では、ｎ-型炭化珪素基板に注入する水素イオンをプロトンとしているが、これに限らず、二重水素イオンや三重水素イオンであってもよい。二重水素（2Ｈ）イオンおよび三重水素（3Ｈ）イオンは、中性子による質量の増加によってプロトンよりも飛程が短くなる。このため、ｎ-型炭化珪素基板の裏面から深い位置にｎ型中間層を形成するには、ｎ-型炭化珪素基板に注入する水素イオンとしてプロトンを用いることが好ましい。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、コンバーター、インバーターなどの電力変換装置などに使用されるパワー半導体装置に有用であり、特にフィールドストップ層を有するダイオードおよびＩＧＢＴなどの炭化珪素半導体装置に適している。
１ ｎ-型ドリフト層
２ ｎ+型エミッタ領域
３ ｎ+型フィールドストップ層
３ａ ｎ+型フィールドストップ層のコレクタ側の端部
４ ｐ型コレクタ層
１１ ｎ-型炭化珪素基板
１１ａ ｎ-型炭化珪素基板のおもて面
１１ｂ ｎ-型炭化珪素基板の裏面
１２ レーザーアニールありの場合のドーピング濃度プロファイル
１３ レーザーアニールなしの場合のドーピング濃度プロファイル
１４ プロトン通過領域
１５ レーザーアニールなしの場合にプロトン通過領域に残留する結晶欠陥層
１６ プロトン注入
１７ プロトンの飛程
１８ ｎ型ディスオーダー低減領域
２２ ｐ型ベース領域
２３ ゲート絶縁膜
２４ ゲート電極
２５ エミッタ電極
２７ ｎ型中間層
２８ 層間絶縁膜
１００ ＳｉＣ−ＩＧＢＴ

Claims (16)

  1. 炭化珪素からなるｎ型半導体基板の一方の主面からｐ型またはｎ型の不純物を導入する不純物導入工程と、
    前記不純物を活性化させて、前記ｎ型半導体基板の内部にｐ型またはｎ型の拡散層を形成する第１形成工程と、
    前記ｎ型半導体基板の一方の主面から前記不純物の導入位置よりも深い位置にプロトンを注入するプロトン注入工程と、
    前記プロトンをドナー化することで水素誘起ドナーを形成し、前記ｎ型半導体基板の一方の主面から前記拡散層よりも深い位置にｎ型フィールドストップ層を形成する第２形成工程と、
    前記ｎ型半導体基板の一方の主面から前記プロトンの飛程までのプロトン通過領域に生成された結晶欠陥を低減させてｎ型結晶欠陥低減領域を形成する第３形成工程と、
    前記ｎ型半導体基板の他方の主面上に電極を形成する電極形成工程と、
    を含み、
    前記電極形成工程の前に、前記プロトン注入工程を行い、
    同一の加熱工程により前記第２形成工程および前記第３形成工程を行い、
    前記加熱工程の温度は、９００℃以上１３００℃以下であることを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記電極形成工程は、前記電極を４００℃以上５００℃以下の温度で加熱して焼結することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 炭化珪素半導体装置を、前記不純物導入工程、前記第１形成工程、前記プロトン注入工程および前記加熱工程の順に行うことによって製造することを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
  4. 前記加熱工程では、前記ｎ型半導体基板の全体を加熱することを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  5. 前記加熱工程では、炉アニールによって前記ｎ型半導体基板の全体を加熱することを特徴とする請求項４に記載の炭化珪素半導体装置の製造方法。
  6. 同一の前記加熱工程により前記第１形成工程、前記第２形成工程および前記第３形成工程を行うことを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
  7. 炭化珪素半導体装置を、前記不純物導入工程、前記プロトン注入工程および前記加熱工程の順に行うことによって製造することを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
  8. 前記加熱工程では、前記プロトン通過領域を加熱することを特徴とする請求項１、２、６または７に記載の炭化珪素半導体装置の製造方法。
  9. 前記ｎ型半導体基板の一方の主面に、前記ｎ型半導体基板とのオーミックコンタクトを形成する金属膜を形成する第４形成工程をさらに含み、
    前記第１形成工程では、前記ｎ型半導体基板の一方の主面からレーザー光を照射するレーザーアニールによって前記不純物を活性化させ、
    前記第１形成工程より後に前記第４形成工程を行うことを特徴とする請求項１〜５のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  10. 前記加熱工程より後に前記第４形成工程を行うことを特徴とする請求項９に記載の炭化珪素半導体装置の製造方法。
  11. 前記ｎ型半導体基板の一方の主面に、前記ｎ型半導体基板とのオーミックコンタクトを形成する金属膜を形成する第４形成工程をさらに含み、
    前記加熱工程より後に前記第４形成工程を行うことを特徴とする請求項１、２、６、７または８に記載の炭化珪素半導体装置の製造方法。
  12. 前記加熱工程の温度は、前記オーミックコンタクトを形成するための熱処理温度より高いことを特徴とする請求項１０または１１に記載の炭化珪素半導体装置の製造方法。
  13. 前記加熱工程の温度は、１０００℃以上１２００℃以下であることを特徴とする請求項１〜１２のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  14. 前記加熱工程の温度は、１１００℃以上であることを特徴とする請求項１３に記載の炭化珪素半導体装置の製造方法。
  15. 前記不純物導入工程の前に、前記ｎ型半導体基板の他方の主面側に、絶縁ゲート型バイポーラトランジスタのおもて面素子構造を形成する工程をさらに含み、
    前記不純物導入工程では、ｐ型の前記不純物を導入し、
    前記第１形成工程では、ｐ型コレクタ層となるｐ型の前記拡散層を形成することを特徴とする請求項１〜１４のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  16. 前記不純物導入工程の前に、前記ｎ型半導体基板の他方の主面側に、ダイオードのおもて面素子構造を形成する工程をさらに含み、
    前記不純物導入工程では、ｎ型の前記不純物を導入し、
    前記第１形成工程では、ｎ型カソード層となるｎ型の前記拡散層を形成することを特徴とする請求項１〜１４のいずれか一つに記載の炭化珪素半導体装置の製造方法。
JP2016560177A 2014-11-17 2015-11-12 炭化珪素半導体装置の製造方法 Active JP6269858B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014232711 2014-11-17
JP2014232711 2014-11-17
PCT/JP2015/081907 WO2016080288A1 (ja) 2014-11-17 2015-11-12 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2016080288A1 JPWO2016080288A1 (ja) 2017-04-27
JP6269858B2 true JP6269858B2 (ja) 2018-01-31

Family

ID=56013829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016560177A Active JP6269858B2 (ja) 2014-11-17 2015-11-12 炭化珪素半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9941362B2 (ja)
JP (1) JP6269858B2 (ja)
CN (1) CN106463528B (ja)
WO (1) WO2016080288A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
US10497570B2 (en) * 2015-06-16 2019-12-03 Mitsubishi Electric Corporation Method for manufacturing semiconductor device having buffer layer
DE112016002106T5 (de) 2015-12-18 2018-03-08 Fuji Electric Co., Ltd. Siliciumcarbid-halbleitersubstrat, verfahren zum herstellen eines siliciumcarbid-halbleitersubstrats, halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
CN109075042B (zh) * 2016-04-27 2023-11-14 住友重机械工业株式会社 激光退火方法及激光退火装置
CN108604594B (zh) 2016-08-12 2021-10-08 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6784148B2 (ja) * 2016-11-10 2020-11-11 三菱電機株式会社 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法
JP6937864B2 (ja) * 2016-12-27 2021-09-22 三菱電機株式会社 半導体装置の製造方法
JP7052322B2 (ja) * 2017-11-28 2022-04-12 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7143085B2 (ja) * 2018-01-31 2022-09-28 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
CN110660658B (zh) * 2018-06-28 2022-02-18 上海先进半导体制造有限公司 Vdmos及其制造方法
JP7181845B2 (ja) * 2019-09-05 2022-12-01 株式会社東芝 半導体装置の製造方法
CN113471273A (zh) * 2020-03-31 2021-10-01 比亚迪半导体股份有限公司 绝缘栅双极型晶体管及制备方法、电子设备
CN113206013A (zh) * 2021-04-27 2021-08-03 上海积塔半导体有限公司 具有背面缓冲层结构的igbt器件及其制备方法
CN113644123A (zh) * 2021-06-28 2021-11-12 华为技术有限公司 半导体器件及相关芯片和制备方法
CN113658849A (zh) * 2021-07-06 2021-11-16 华为技术有限公司 复合衬底及其制备方法、半导体器件、电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3684962B2 (ja) 1999-12-01 2005-08-17 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP3871607B2 (ja) 2001-12-14 2007-01-24 松下電器産業株式会社 半導体素子およびその製造方法
DE10349582B4 (de) 2003-10-24 2008-09-25 Infineon Technologies Ag Halbleiterdiode sowie dafür geeignetes Herstellungsverfahren
JP4699812B2 (ja) 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
DE102005026408B3 (de) 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
JP5104314B2 (ja) 2005-11-14 2012-12-19 富士電機株式会社 半導体装置およびその製造方法
JP5203667B2 (ja) 2007-10-16 2013-06-05 トヨタ自動車株式会社 半導体装置の製造方法
JP5365009B2 (ja) 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5569532B2 (ja) * 2009-11-02 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6099298B2 (ja) 2011-05-30 2017-03-22 富士電機株式会社 ＳｉＣ半導体デバイス及びその製造方法
CN103946985B (zh) * 2011-12-28 2017-06-23 富士电机株式会社 半导体装置及半导体装置的制造方法
CN103999225B (zh) * 2012-01-19 2017-02-22 富士电机株式会社 半导体装置及其制造方法
DE102012020785B4 (de) 2012-10-23 2014-11-06 Infineon Technologies Ag Erhöhung der Dotierungseffizienz bei Protonenbestrahlung
US9029944B2 (en) * 2013-02-18 2015-05-12 Infineon Technologies Austria Ag Super junction semiconductor device comprising implanted zones
US9312135B2 (en) * 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
JP2015201476A (ja) * 2014-04-04 2015-11-12 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2016080288A1 (ja) 2016-05-26
CN106463528B (zh) 2019-10-11
CN106463528A (zh) 2017-02-22
US20170047408A1 (en) 2017-02-16
JPWO2016080288A1 (ja) 2017-04-27
US9941362B2 (en) 2018-04-10

Similar Documents

Publication Publication Date Title
JP6269858B2 (ja) 炭化珪素半導体装置の製造方法
JP6269776B2 (ja) 半導体装置の製造方法
JP5741716B2 (ja) 半導体装置およびその製造方法
JP6460153B2 (ja) 半導体装置の製造方法
JP5880690B2 (ja) 半導体装置の製造方法
JP6020553B2 (ja) 半導体装置の製造方法
CN107195544B (zh) 半导体装置的制造方法
JPWO2013073623A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20161101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171218

R150 Certificate of patent or registration of utility model

Ref document number: 6269858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250