JP5900521B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5900521B2
JP5900521B2 JP2014008160A JP2014008160A JP5900521B2 JP 5900521 B2 JP5900521 B2 JP 5900521B2 JP 2014008160 A JP2014008160 A JP 2014008160A JP 2014008160 A JP2014008160 A JP 2014008160A JP 5900521 B2 JP5900521 B2 JP 5900521B2
Authority
JP
Japan
Prior art keywords
layer
conductivity type
broad buffer
semiconductor layer
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014008160A
Other languages
English (en)
Other versions
JP2014099643A (ja
Inventor
根本　道生
道生 根本
吉村　尚
尚 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014008160A priority Critical patent/JP5900521B2/ja
Publication of JP2014099643A publication Critical patent/JP2014099643A/ja
Application granted granted Critical
Publication of JP5900521B2 publication Critical patent/JP5900521B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/885—Esaki diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Description

この発明は、高速・低損失であるだけでなく、ソフトリカバリー特性をも兼ね備えたダイオードまたはＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の半導体装置に関する。
電力用半導体装置の用途は、高効率で省電力なコンバータ・インバータ等の電力変換装置であり、回転モータやサーボモータの制御に不可欠である。このような電力制御装置は、低損失で省電力であり、また高速、高効率であり、さらに環境に優しい、すなわち周囲に対して悪影響を及ぼさないという特性が要求されている。このような電力制御装置の低損失、高効率化への要求に対して、この装置に用いられるダイオードの改良案として、ブロードバッファ構造を有するダイオードが提案されている。ブロードバッファ構造とは、ｎ-ドリフト層の不純物濃度分布が、ブロードバッファ領域の中間付近にピーク（極大値）を有し、かつアノードおよびカソード方向に向かって傾きをもって減少する領域を含むブロードバッファ領域を有する構造のことである。
このブロードバッファ構造を備えるダイオードでは、従来のエミッタ注入効率を下げるとともに、ライフタイム分布の制御技術では困難であるような高速動作（例えば、キャリア周波数：５ｋＨｚ以上）でのソフトリカバリー特性および発振抑制効果を実現することができる。
ブロードバッファ構造のダイオードを作製する方法として、水素誘起ドナーを用いる方法が提案されている。ＦＺ（フローティングゾーン）バルクウエハにプロトン（水素イオン、Ｈ+）を照射して、通常のｎ型ドーピング元素（リン、砒素）のイオン注入法では困難な程度の、ｎ-ドリフト層の深い距離にまでプロトンＨ+を到達させて格子欠陥を形成し、熱処理を行う。このプロトン照射と熱処理によって、ウエハ内部のプロトンＨ+の飛程Ｒｐの近傍で、プロトンＨ+を含む複合的な格子欠陥（Ｄｅｆｅｃｔ ｃｏｍｐｌｅｘ）によるドナー（水素誘起ドナー、水素関連ドナーなどと呼ばれる）を形成する方法である（例えば、下記特許文献１（段落００２０、００２１）および下記特許文献２（要約）参照）。さらに、ウエハ内に酸素を導入し、水素誘起ドナーに対してさらに酸素を複合させることにより、高濃度のブロードバッファ領域を形成する方法についても提案されている（例えば、下記特許文献３（段落００１１）参照）。
シリコン（Ｓｉ）のパワー半導体では、経済的観点からエピタキシャルウエハよりも低コストのＦＺウエハを使用してＩＧＢＴやダイオードを製造する方法が既に一般的になっている。また、シリコンウエハに中性子線を照射してシリコンを安定同位元素であるリン（Ｐ）に核変換することにより、ウエハ内に不純物としてのリンを形成する方法が、ウエハ（以下、中性子照射ウエハとする）内に不純物を均一に分布することができるという観点で優れていることが知られている。中性子照射ウエハの比抵抗ばらつきは、直径６インチウエハで±８％程度である。
中性子照射ウエハを形成する方法として、プロトンＨ+の照射と熱処理によりプロトンＨ+をドナー化して、中性子照射前のウエハより高濃度のドナーをｎベース領域（ｎ-ドリフト層）に導入する方法が提案されている（例えば、下記特許文献４参照）。
特開２００３−３１８４１２号公報 国際公開第２００７／０５５３５２パンフレット 特開２００７−２６６２３３号公報 特開２００８−９１８５３号公報
しかしながら、原料ガス中に混入された不純物元素をイオン注入や熱拡散によってウエハに導入（ガスドープ）した従来のＦＺウエハの場合、中性子照射ウエハよりも比抵抗のばらつきが大きく、６インチウエハで±１２％程度となる。このような比抵抗の大きなばらつきは、耐圧のばらつきに直接影響する。このため、さらなる耐圧ばらつきの低減を検討する必要がある。半導体装置の耐圧ＶB（Ｖ）は、ノンパンチスルー構造の半導体装置の場合、次の（１）式で表すことができる。
ＶB＝Ｗ2／（０．２９ρ0） ・・・（１）
ここで、Ｗは空乏層幅（μｍ）、ρ0はシリコンウエハの比抵抗（バルク比抵抗）である。上記（１）式では、例えば、ガスドープしたＦＺウエハを用いて作製されたノンパンチスルー構造の半導体装置において、比抵抗ρ0が±１２％ばらつくと、耐圧ＶBも１２％ばらつくことを示している。さらに、耐圧だけでなく、スイッチング特性も同程度ばらつく。スイッチング特性が１２％以上ばらつくことはデバイスの動作保証の上で問題となるレベルである。スイッチング特性のばらつきを１２％以下に抑える一つの方法は、比抵抗のばらつきを±１２％より低くすることである。そのためには、例えば、前述のように比抵抗のばらつきが±１２％より小さい中性子照射により比抵抗が制御された中性子照射ウエハを用いることが有効である。
しかしながら、中性子照射によってバルク比抵抗を調整する場合、原子炉が必要となるが、原子炉を保有するには莫大な費用がかかる。このため、一半導体製造企業が保有することは経済的に現実的ではない。したがって、原子炉を保有する外部機関への依頼が必要となるが、そのような外部機関は海外含めて数箇所しかない。パワー半導体は車載用や産業用はじめ需要が増加しており、とてもこれらの外部機関のみでは処理することが困難になってきている。また、その処理コストも高いことから、中性子照射による方法以外の方法で、半導体装置の耐圧のばらつきや、スイッチング特性のばらつきを、確実にしかも安価に低減または解消する方法を見つけ出すことが望まれている。
中性子照射ウエハを用いずに、ガスドープしたＦＺウエハを用いて半導体装置を作製する場合、ウエハの直径が６インチ以上に大きくなればなるほどウエハの比抵抗のばらつきも大きくなる方向にあるので、上述した比抵抗のばらつきを±１２％よりも小さくすることは技術的にいっそう困難である。また、ＣＺ（チョクラルスキー）ウエハを用いて半導体装置を作製する場合、そもそも均一で、かつ高い比抵抗を有するｎ型ウエハを製造することが難しい。このため、ＣＺウエハを用いて、比抵抗のばらつきを±１２％よりも小さくすることは難しい。したがって、ＦＺウエハの比抵抗ばらつきが、前述のように、たとえ±１２％程度またはそれ以上存在していても、耐圧ばらつきへの影響の少ない新たなデバイス構造を有する半導体装置およびその製造方法が望まれる。
耐圧のばらつきを解消する方法については、上述した特許文献３の記載のように、プロトンをイオン注入にて導入し、５００℃の熱処理でｎ-ドリフト層全体に拡散させて、その不純物濃度を制御する方法が知られている。しかしながら、実際には、水素関連ドナーは５５０℃以上でほぼ消滅するというデータが得られていることから、ｎ-ドリフト層全体のような広い範囲にわたって不純物濃度を制御することは難しく、特に、高耐圧の半導体装置に必要な低濃度のｎ-ドリフト層内における不純物濃度を制御することは極めて難しい。このため、高耐圧の半導体装置を作製するに際し、上述した特許文献３を適用したとしても、耐圧のばらつきを低減する効果を奏することは難しい。
この発明は、上述した従来技術による問題点を解消するため、耐圧のばらつきおよびスイッチング特性のばらつきを低減することができる半導体装置を提供することを目的とする。また、製造コストを低減することができる半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、第１導電型の第１半導体層の一方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第２導電型の第２半導体層と、前記第１半導体層の他方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第１導電型の第３半導体層と、前記第１半導体層の内部に設けられた、該第１半導体層よりも不純物濃度が高く、極大値が前記第２半導体層および前記第３半導体層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型のブロードバッファ層と、を備え、前記第１半導体層の比抵抗ρ0（Ωｃｍ）は定格電圧Ｖ0（Ｖ）に対して、０．１３３Ｖ0≦ρ0を満たし、前記第１半導体層はシリコンであり、前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、第１導電型のドリフト層と、前記ドリフト層の一方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のベース層と、前記ドリフト層の一方の主面側に、前記ベース層と接して設けられた、該ベース層よりも不純物濃度の高い第１導電型のエミッタ層と、前記ドリフト層、前記ベース層および前記エミッタ層に接する絶縁膜と、前記絶縁膜を介して、前記ドリフト層、前記ベース層および前記エミッタ層と隣り合うゲート電極と、前記ドリフト層の他方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のコレクタ層と、前記ドリフト層の内部に設けられた、該ドリフト層よりも不純物濃度が高く、極大値が前記ベース層およびコレクタ層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型のブロードバッファ層と、を備え、前記ドリフト層の比抵抗ρ0（Ωｃｍ）が定格電圧Ｖ0（Ｖ）に対して、０．１３３Ｖ0≦ρ0を満たし、前記ドリフト層はシリコンであり、前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする。また、本発明にかかる半導体装置は、上述した発明において、前記ブロードバッファ層の不純物濃度の前記ピークは、前記ドリフト層の中心の深さよりも前記コレクタ層側に位置することを特徴とする。また、本発明にかかる半導体装置は、上述した発明において、前記ブロードバッファ層は、他方の主面から異なる深さに複数配置されており、０．１５Ｖ 0 ≦ρ 0 を満たすことを特徴とする。また、本発明にかかる半導体装置は、上述した発明において、前記ブロードバッファ層は、他方の主面から異なる深さに複数配置されており、前記第１半導体層の中心の深さとなる位置から前記第３半導体層に近い側の前記ブロードバッファ層の個数は、前記第１半導体層の中心の深さとなる位置から前記第２半導体層に近い側の前記ブロードバッファ層の個数よりも多いことを特徴とする。また、本発明にかかる半導体装置は、上述した発明において、前記ブロードバッファ層は、他方の主面から異なる深さに複数配置されており、前記ドリフト層の中心の深さとなる位置から前記コレクタ層に近い側の前記ブロードバッファ層の個数は、前記ドリフト層の中心の深さとなる位置から前記エミッタ層に近い側の前記ブロードバッファ層の個数よりも多いことを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、第１導電型の第１半導体層の一方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第２導電型の第２半導体層と、前記第１半導体層の他方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第１導電型の第３半導体層と、前記第１半導体層の内部に設けられた、該第１半導体層よりも不純物濃度が高く、極大値が前記第２半導体層および前記第３半導体層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型の複数のブロードバッファ層と、を備え、前記複数のブロードバッファ層は、他方の主面から異なる深さに配置されており、前記第１半導体層の厚さに対して前記複数のブロードバッファ層が占める厚さの合計値の割合γと、耐圧と同じ値の逆電圧の印加に応じた電界強度の前記複数のブロードバッファ層における目減り分の合計値が臨界電界強度に対して占める割合ηと、前記第１半導体層となる基板のドナー濃度の規格値に対する測定値のずれの割合αが、４α（γ／η）／［（２−α）（２＋α）］＜αを満たし、前記第１半導体層はシリコンであり、前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、第１導電型のドリフト層と、前記ドリフト層の一方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のベース層と、前記ドリフト層の一方の主面側に、前記ベース層と接して設けられた、該ベース層よりも不純物濃度の高い第１導電型のエミッタ層と、前記ドリフト層、前記ベース層および前記エミッタ層に接する絶縁膜と、前記絶縁膜を介して、前記ドリフト層、前記ベース層および前記エミッタ層と隣り合うゲート電極と、前記ドリフト層の他方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のコレクタ層と、前記ドリフト層の内部に設けられた、該ドリフト層よりも不純物濃度が高く、極大値が前記ベース層およびコレクタ層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型の複数のブロードバッファ層と、を備え、前記複数のブロードバッファ層は、他方の主面から異なる深さに配置されており、前記ドリフト層の厚さに対して前記複数のブロードバッファ層が占める厚さの合計値の割合γと、耐圧と同じ値の逆電圧の印加に応じた電界強度の前記複数のブロードバッファ層における目減り分の合計値が臨界電界強度に対して占める割合ηと、前記ドリフト層となる基板のドナー濃度の規格値に対する測定値のずれの割合αが、４α（γ／η）／［（２−α）（２＋α）］＜αを満たし、前記ドリフト層はシリコンであり、前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、第１導電型の第１半導体層と、前記第１半導体層の一方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第２導電型の第２半導体層と、前記第１半導体層の他方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第１導電型の第３半導体層と、前記第１半導体層の内部に設けられた、該第１半導体層よりも不純物濃度が高く、極大値が前記第２半導体層および前記第３半導体層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型の複数のブロードバッファ層と、を備え、前記複数のブロードバッファ層は、他方の主面から異なる深さに配置されており、前記ブロードバッファ層は水素誘起ドナーにより形成され、前記第３半導体層に含まれる不純物がリンであり、前記第１半導体層はシリコンであり、前記第１導電型はｎ型であり、前記第２導電型はｐ型であり、前記第１半導体層の中心の深さとなる位置から前記第３半導体層に近い側の前記ブロードバッファ層の個数は、前記第１半導体層の中心の深さとなる位置から前記第２半導体層に近い側の前記ブロードバッファ層の個数よりも多いことを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、第１導電型のドリフト層と、前記ドリフト層の一方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のベース層と、前記ドリフト層の一方の主面側に、前記ベース層と接して設けられた、該ベース層よりも不純物濃度の高い第１導電型のエミッタ層と、前記ドリフト層、前記ベース層および前記エミッタ層に接する絶縁膜と、前記絶縁膜を介して、前記ドリフト層、前記ベース層および前記エミッタ層と隣り合うゲート電極と、前記ドリフト層の他方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のコレクタ層と、前記ドリフト層と前記コレクタ層との間に設けられ、他方の主面側で該コレクタ層に隣接する、該コレクタ層よりも不純物濃度の低い第１導電型のフィールドストップ層と、前記ドリフト層の内部に設けられた、該ドリフト層よりも不純物濃度が高く、極大値が前記ベース層および前記コレクタ層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型の複数のブロードバッファ層と、を備え、前記複数のブロードバッファ層は、他方の主面から異なる深さに配置されており、前記ブロードバッファ層は水素誘起ドナーにより形成され、前記フィールドストップ層に含まれる不純物がリンであり、前記ドリフト層はシリコンであり、前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする。
また、本発明にかかる半導体装置は、上述した発明において、前記ドリフト層の中心の深さとなる位置から前記コレクタ層に近い側の前記ブロードバッファ層の個数は、前記ドリフト層の中心の深さとなる位置から前記エミッタ層に近い側の前記ブロードバッファ層の個数よりも多いことを特徴とする。また、本発明にかかる半導体装置は、上述した発明において、前記複数のブロードバッファ層の不純物濃度分布の幅は、他方の主面側から一方の主面側に向かって広くなることを特徴とする。
また、本発明にかかる半導体装置は、上述した発明において、前記ブロードバッファ層は、３つ以上配置されており、隣り合う前記ブロードバッファ層において、それぞれの不純物濃度が前記極大値となる位置の間隔は、他方の主面側から一方の主面側に向かって広くなることを特徴とする。
また、本発明にかかる半導体装置は、上述した発明において、耐圧と同じ値の逆電圧の印加に応じて一方の主面側から広がる空乏層端は、前記第３半導体層から離間することを特徴とする。
また、本発明にかかる半導体装置は、上述した発明において、耐圧と同じ値の逆電圧の印加に応じて一方の主面側から広がる空乏層端は、前記コレクタ層から離間することを特徴とする。
上述した本発明よれば、比抵抗ρ0（Ωｃｍ）が定格電圧Ｖ0（Ｖ）に対して０．１２Ｖ0≦ρ0を満たす第１半導体層（ドリフト層）に、ブロードバッファ層を設けている。これにより、第１半導体層の比抵抗のばらつきが±１２％程度あったとしても、半導体装置の耐圧が、第１半導体層の比抵抗のばらつきに応じて変化する範囲を小さくすることができる。また、半導体装置のスイッチング特性が、第１半導体層の比抵抗のばらつきに応じて変化する範囲も小さくすることができる。
また、ドリフト層の内部にブロードバッファ層を複数個形成することで、スイッチング時の空間電荷領域の拡がり方をより細かく制御することができる。
また、上記第１半導体層の一方の主面側に、第２半導体層（アノード・ベース層）を形成した後、第１半導体層の一方の主面側または他方の主面側から、第２半導体層または後の工程で形成される第３半導体層（カソード・コレクタ層）より深い箇所に達する飛程距離で水素イオンを照射し、３００℃以上５５０℃以下の熱処理を行う。これにより、第１半導体層（ドリフト層）の内部に、上述した条件のブロードバッファ層を形成することができる。このとき、第１半導体層の比抵抗ρ0（Ωｃｍ）は定格電圧Ｖ0（Ｖ）に対して上記条件を満たす。これにより、第１半導体層の比抵抗のばらつきが±１２％程度あったとしても、半導体装置の耐圧が、第１半導体層の比抵抗のばらつきに応じて変化する範囲を小さくすることができる。また、半導体装置のスイッチング特性が、第１半導体層の比抵抗のばらつきに応じて変化する範囲も小さくすることができる。
また、第２の形成工程において、基板に水素イオンを照射した際の、ブロードバッファ層内での電子および正孔の移動度の低下を抑えることができる。
上述した発明では、ＦＺウエハを用いてブロードバッファ構造の半導体装置を安価に製造することができる。
本発明によれば、耐圧のばらつきおよびスイッチング特性のばらつきを低減することができるという効果を奏する。また、製造コストを低減することができるという効果を奏する。
図１は、実施の形態１にかかる半導体装置の構成、ネットドーピング濃度分布を示す図である。 図２は、実施の形態１にかかる半導体装置の製造プロセスを示す図である。 図３は、実施の形態１にかかる半導体装置の製造プロセスを示す図である。 図４は、バルク比抵抗と半導体装置の耐圧との関係について示す特性図である。 図５は、バルク比抵抗と半導体装置の耐圧ばらつき幅との関係を示す特性図である。 図６は、従来の半導体装置の構成、ネットドーピング濃度分布を示す図である。 図７は、実施の形態２にかかる半導体装置の構成、ネットドーピング濃度分布を示す図である。 図８は、実施の形態３にかかる半導体装置の構成、ネットドーピング濃度分布を示す図である。 図９は、実施の形態３にかかる半導体装置の製造プロセスを示す図である。 図１０は、実施の形態３にかかる半導体装置の製造プロセスの別の一例を示す図である。 図１１は、実施の形態３にかかる半導体装置の製造プロセスの別の一例を示す図である。 図１２は、実施の形態３にかかる半導体装置の製造プロセスの別の一例を示す図である。 図１３は、実施の形態４にかかる半導体装置の構成、ネットドーピング濃度分布を示す図である。 図１４は、ドリフト層のネットドーピング濃度分布および逆電圧を印加したときの内部の電界強度分布の関係を示す特性図である。
以下、本発明にかかる半導体装置の実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。以下の説明では、前記の一導電型をｎ型、他導電型をｐ型とするが、逆の極性でも得られる効果は同じである。
（実施の形態１）
シリコンウエハのｎ-ドリフト層の不純物濃度を制御するために、シリコンウエハにプロトンイオン（Ｈ+）を照射して、ｎ-ドリフト層中にブロードバッファ構造を形成したダイオードおよびその製造方法について説明する。
図１は、実施の形態１にかかる半導体装置の構成、ネットドーピング濃度分布を示す図である。図１において半導体装置の断面図（紙面上側）に示すように、実施の形態１にかかるダイオードは、ｎ型の半導体基板（ウエハ）に形成されている。ウエハのバルクの比抵抗はρ0（Ωｃｍ）である。このウエハの一方の主面側に、ｐアノード層２が形成されている。また、ウエハの他方の主面側には、ｎ+カソード層３が形成されている。ｐアノード層２（第２半導体層）とｎ+カソード層３（第３半導体層）とに挟まれる半導体基板の部分（第１半導体層）がｎ-ドリフト層１である。ｐアノード層２の表面にはアノード電極４が形成されている。ｎ+カソード層３の表面には、カソード電極５が形成されている。
また、図１において、アノード電極４からの距離−ネットドーピング濃度（ｌｏｇ）の特性図に示すように（紙面下側）、ｎ-ドリフト層１のネットドーピング濃度は、ｎ-ドリフト層１のほぼ中間付近にピークを有し、ｐアノード層２およびｎ+カソード層３に向かって、傾きをもって減少している、山型でｎ-ドリフト層１よりも濃度の高いマウンド状の領域が形成されている。このｎ型のマウンド状の領域を、ブロードバッファ領域６と呼ぶ。ブロードバッファ領域６の不純物濃度分布の極大値は、ｎ+カソード層３およびｐアノード層２の不純物濃度よりも低い。すなわち、ブロードバッファ領域６は、ｎ-ドリフト層１の内部に設けられた、ウエハのバルクの不純物濃度よりも高く、かつｎ+カソード層３およびｐアノード層２よりも低いネットドーピング濃度を有する領域である。
このダイオードの構成に関して、本発明にかかる重要な点は、半導体基板（ウエハ）のバルクの比抵抗ρ0（Ωｃｍ）が、このダイオードの定格電圧Ｖ0（Ｖ）に対して、次の（２）式を満たすこと、およびブロードバッファ領域６の実効ドーズ量（同層におけるネットドーピング濃度の総量）が、４．８×１０11ａｔｏｍｓ／ｃｍ2以上１．０×１０12ａｔｏｍｓ／ｃｍ2以下の範囲にあること、の２点である。
０．１２Ｖ0≦ρ0≦０．２５Ｖ0 ・・・（２）
図２，３は、実施の形態１にかかる半導体装置の製造プロセスを示す図である。ブロードバッファ領域６は、ウエハの一方の主面側にｐアノード層２とアノード電極４を備えたウエハへの、アノード電極側からのプロトンＨ+１１（図２（ｃ）、図３（ｃ）参照）の照射と熱処理によって形成することができる。以下、実施の形態１にかかる半導体装置の製造プロセスについて、図２、図３を参照して詳細に説明する。ここでは、一例として、図１に例示した寸法およびネットドーピング濃度のダイオード（定格電圧：Ｖ0＝１２００Ｖ、定格電流：１５０Ａ）を製造する場合について説明する。
図２（ａ）〜図２（ｇ）では、ダイオードの主要な製造工程を順に示す。まず、ウエハ（半導体基板）として、比抵抗が１４４Ωｃｍ〜３００Ωｃｍ、例えば、１５０Ωｃｍ（リン濃度２．０×１０13ａｔｏｍｓ／ｃｍ3）で、厚さ５００μｍ程度のＦＺウエハ１０を用意する。このＦＺウエハ１０を第１半導体層とする。以下、ＦＺウエハ１０自体の不純物濃度をバルク濃度、その比抵抗をバルク比抵抗と、それぞれ呼ぶことにする（図２（ａ））。なお、比抵抗ρ（Ωｃｍ）とドナー濃度Ｎ（ａｔｏｍｓ／ｃｍ3）の関係は、比抵抗が１Ωｃｍよりも高い場合において、ρ＝４．５９６×１０15／Ｎと表される。
次いで、標準的なダイオードの製造プロセスによって、ＦＺウエハ１０の一方の主面側に、第２半導体層となるｐアノード層２、図示しないガードリングを含む周辺耐圧構造部、絶縁膜１２およびアノード電極４をそれぞれ形成する。ｐアノード層２の不純物濃度は、例えば、５×１０16ａｔｏｍｓ／ｃｍ3であり、その接合深さは表面から、例えば、３μｍである。また、アノード電極４の材料は、例えば、シリコン濃度が１ｗｔ％程度のアルミニウムシリコン（ＡｌＳｉ）などのアルミニウム合金（以下、Ａｌ−Ｓｉ（１％）とする）である（図２（ｂ））。
次いで、アノード電極４側の表面から、サイクロトロンにより加速されたプロトンＨ+１１を照射する。その際、サイクロトロンの加速電圧は、例えば、７．９ＭｅＶであり、プロトンＨ+１１のドーズ量は、例えば、２．０×１０12ａｔｏｍｓ／ｃｍ2である。また、アルミアブソーバー（図示せず）を用い、アルミアブソーバーの厚さを調節してアルミアブソーバーを介してＦＺウエハ１０にプロトンＨ+１１を照射することで、プロトンＨ+１１の飛程がＦＺウエハ１０表面から６０μｍとなるようにする。図２（ｃ）において、プロトンＨ+１１の照射によりＦＺウエハ内に生じた結晶欠陥１３を×印で示す（図２（ｃ））。
次いで、例えば、３５０℃で１時間の熱処理を窒素雰囲気で行い（水素を含んでいても構わない）、結晶欠陥１３を回復させる。それによって、ウエハ表面から６０μｍの深さのところを中心としてその前後に２０μｍ程度拡がるｎ型の高濃度領域が形成される。この高濃度領域が、ブロードバッファ領域６（二本の破線内）である（図２（ｄ））。
次いで、ＦＺウエハ１０の他方の主面側（ＦＺウエハ１０裏面）の研削およびウェットエッチング３０を行い、ＦＺウエハ１０を所要の厚さにする。この段階でのＦＺウエハ１０の厚さは、定格電圧Ｖ0＝１２００Ｖの場合、典型的には１００μｍ〜１６０μｍである。実施の形態１では、この段階でのＦＺウエハ１０の厚さを１２０μｍとする（図２（ｅ））。
次いで、ＦＺウエハ１０の、研削およびウェットエッチング３０が行われた面（裏面）に対してリン等のｎ型不純物をイオン注入する。その際の加速電圧は、例えば、５０ｋｅＶであり、ドーズ量は、例えば、１×１０15ａｔｏｍｓ／ｃｍ2（不純物濃度；１×１０19ａｔｏｍｓ／ｃｍ3）である（図２（ｆ））。次いで、そのイオン注入面に対して、ＹＡＧ第２高調波レーザ等のレーザ光を例えばダブルパルス法にて照射する。このレーザ照射によって、その前にイオン注入されたリン等のｎ型不純物が電気的に活性化して、ｎ+カソード層３となる第３半導体層が形成される（図２（ｇ））。
ここで、ダブルパルス法とは、レーザ光の照射エリアごとに、複数のレーザ照射装置から所定の遅延時間だけ照射タイミングをずらして複数のパルスレーザを連続的に照射する方法である。ダブルパルス法については、特開２００５−２２３３０１号公報に詳述されている。ダブルパルス法によりレーザ光を照射する際のエネルギー密度は、レーザ光の照射エリアごとに、合計で例えば、３Ｊ／ｃｍ2である。また、ダブルパルスの遅延時間は、例えば、３００ｎｓｅｃである。
最後に、ｎ+カソード層３の表面にアルミニウム、チタン、ニッケルおよび金の順で金属を成膜し、ｎ+カソード層３の表面にオーミック接触するカソード電極５を形成し、ダイオードが完成する。ＦＺウエハ１０の、ｐアノード層２とｎ+カソード層３の間の半導体基板部分はｎ-ドリフト層１となる。図２（ｇ）の紙面右側に示す特性図（ｇ−１）は、（ｇ）に示すダイオードの断面図に対応するネットドーピング濃度のプロファイルである。
また、前述のダイオードの製造プロセスを始める前に、次の製造工程を追加することが好ましい。まず、図示しないが、図２（ａ）のＦＺウエハ１０にリンガラスを塗布し、１３００℃で１０時間のドライブインによってリンと酸素をウエハ両面から拡散させて導入する。その後、ウエハの一方の主面のリン拡散層を削り落とした後にミラー研磨をする。これにより、ウエハの他方の主面（例えば、裏面）のみに、酸素を１３００℃での固溶度に相当する１×１０18ａｔｏｍｓ／ｃｍ3まで導入され、かつウエハの濃度よりも高不純物濃度のリン拡散層（表層濃度１×１０20ａｔｏｍｓ／ｃｍ3、深さ８０μｍ程度）が存在するウエハを形成する。ついで、このウエハを用いて前述のダイオードの製造プロセス（図２（ｂ）以降の処理）を行う。上記工程を追加することが好適である理由は、上述した特許文献３に開示されているように、ウエハの裏面に形成され、ウエハの濃度よりも高不純物濃度のリン拡散層が重金属等の不純物のゲッタリング層として作用し、かつアノード層表面からブロードバッファ領域のネットドーピング濃度のピーク（以下、ピーク濃度とする）までの間（すなわち、プロトンＨ+の飛程Ｒｐ距離）の酸素濃度を高くすることでプロトンＨ+１１の照射によるブロードバッファ領域内での電子および正孔の移動度の低下を抑えることができるからである。
また、多結晶シリコンを原料とするＦＺウエハのように、元来、含有酸素濃度が低いウエハを用いる場合、酸素を含む雰囲気での１０００℃以上の高温のドライブイン工程や、熱酸化工程を行ってもよい。その理由は、これらの熱処理によって、酸素がシリコン基板に侵入して拡散され、ウエハ内の酸素濃度を高くすることができるからである。この場合の酸素は、１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０17ａｔｏｍｓ／ｃｍ3以下の濃度で分布し、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）測定でも検出可能な程度の高い不純物濃度とすることができ、前述のブロードバッファ領域内での電子および正孔の移動度の低下を抑制する効果と同様の効果を得ることができる。酸素濃度は１３００℃以上の熱処理により、１×１０18ａｔｏｍｓ／ｃｍ3以上にすることもできるが、この値を超えると、酸素析出物や酸素誘起欠陥が生じることがあるので、１×１０18ａｔｏｍｓ／ｃｍ3以下が望ましい。すなわち、アノード層表面からブロードバッファ領域ピーク濃度までの間（すなわち、プロトンＨ+の飛程Ｒｐ距離）の酸素濃度を１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下とすることが望ましい。
さらに、ウエハへのプロトンＨ+を照射することにより水素をウエハへ導入させる際に形成される空孔を含む複合欠陥は、導入された酸素によるドナーとともに、半導体デバイスの主電流の流れる活性部だけでなく周辺耐圧構造部にも形成され、周辺耐圧構造部の直下にもｎ型でウエハの濃度よりも高不純物濃度のリン拡散層が形成される。その結果、ウエハの比抵抗が高くなり、かつ、周辺耐圧構造部の直下の不純物濃度が高くなるので、ｐｎ主接合に対する逆バイアス時に拡がる空乏層の等電位線密度が高くなる。これにより、周辺耐圧構造部表面の絶縁膜を介して受ける外部電荷による耐圧への影響を小さくすることができる。また、周辺耐圧構造部の直下における欠陥密度が増加することにより、この近傍のライフタイムが小さくなるので、導通時および逆回復時における活性部と周辺耐圧構造部の境界への電流または残留キャリアの集中を回避することができる。
なお、照射する荷電粒子（イオン）でｎ型のドナーを示すものに、前述した水素（Ｈ+）イオン以外にも、リチウムイオン（Ｌｉ+）や酸素イオン（Ｏ-）があるが、これらの場合は質量が水素イオンよりも重くなり、同じ照射エネルギーでは十分広い飛程を得ることができない。よって、ウエハの表面から６０μｍ程度の深さにイオン注入を行う必要がある場合には、水素イオン（Ｈ+）が最も好ましい。
図４は、バルク比抵抗と半導体装置の耐圧との関係について示す特性図である。また、図６は、従来の半導体装置の構成、ネットドーピング濃度分布を示す図である。図４には、本発明にかかるブロードバッファ領域６をｎ-ドリフト層１中に有するダイオード（図１の要部断面図に示すダイオード、以下、実施例とする）と、比較として、従来のブロードバッファ領域をｎ-ドリフト層中に有するダイオード（第１の従来例）と、ブロードバッファ領域を有さない従来の平坦なドーピング濃度分布（図４中では平坦濃度分布と記載）のｎ-ドリフト層１を備えるダイオード（図６の要部断面図に示すダイオード（以下、第２の従来例とする）を示す。ｎ-ドリフト層１の厚さを１２０μｍとする（以降、図１に示すように、ｎ-ドリフト層１の厚さは厳密には１２０μｍからｐアノード層２とｎ+カソード層３の厚さを差し引いた１１６．５μｍであるが、便宜上１２０μｍと表記する）。
ブロードバッファ領域６をｎ-ドリフト層１中に有するダイオード（実施例および第１の従来例）については、ブロードバッファ領域６の実効ドーズ量を種々変更し、１．０×１０11ａｔｏｍｓ／ｃｍ2、２．５×１０11ａｔｏｍｓ／ｃｍ2、４．０×１０11ａｔｏｍｓ／ｃｍ2、４．８×１０11ａｔｏｍｓ／ｃｍ2、５．０×１０11ａｔｏｍｓ／ｃｍ2、５．２×１０11ａｔｏｍｓ／ｃｍ2、５．７×１０11ａｔｏｍｓ／ｃｍ2、６．０×１０11ａｔｏｍｓ／ｃｍ2の場合の、それぞれウエハ（基板）の比抵抗（横軸）に対する半導体装置の耐圧の変化を示す。実施例は、ブロードバッファ領域６の実効ドーズ量４．８×１０11ａｔｏｍｓ／ｃｍ2以上のものである。一方、ｎ-ドリフト層１中に平坦ドーピング濃度分布を有する従来のダイオード（第２の従来例）については、ｎ-ドリフト層１の厚さが１２０μｍのときに比抵抗を変化させたときの耐圧値を従来の平坦濃度分布という名称を付けたプロット線で表示している。
まず、従来の平坦ドーピング濃度分布についてみると、ｎ-ドリフト層の厚さが一定の条件（１２０μｍ）では、比抵抗が増加すると耐圧は上昇し、一定値に収束することを示している。一般的にデバイスを設計する場合、ｎ-ドリフト層の厚さと比抵抗は、耐圧、導通時の損失およびスイッチング特性のバランスを考慮して選択される。例えば、ｎ-ドリフト層の厚さは定格電圧Ｖ0（Ｖ）に対して０．１Ｖ0（μｍ）程度の値が選択される。また、定格電圧Ｖ0（Ｖ）と基板の典型的な比抵抗ρ0（Ωｃｍ）は経験的に、次の（３）式で表される。
ρ0＝０．０４５Ｖ0 ・・・（３）
例えば、定格電圧Ｖ0＝６００Ｖでは２７Ωｃｍ、Ｖ0＝１２００Ｖでは５４Ωｃｍ、Ｖ0＝１７００Ｖでは７７Ωｃｍ、Ｖ0＝３３００Ｖでは１４９Ωｃｍ、Ｖ0＝４５００Ｖでは２０３Ωｃｍ、Ｖ0＝６５００Ｖでは２９３Ωｃｍ程度である。さらに、動作上の余裕度を考慮し、特に１７００Ｖ以上の高定格電圧では、これらよりも１．５倍ほど高めの設定にすることもある。一方でスイッチング時の跳ね上がり電圧を抑制するために、前記の値よりも８０％の値に低くすることもある。
そこで、定格電圧Ｖ0＝１２００Ｖでは、製造したデバイスの示す実耐圧が定格電圧の２０％程度のマージンを見込んだ高い実耐圧になるようにするため、例えば、定格電圧Ｖ0＝１２００Ｖの実耐圧を１４００Ｖと設定する。このとき、図４から、平坦濃度分布と表示された従来のダイオードでは、実耐圧が１４００Ｖとなる基板の比抵抗は４６Ωｃｍとなる。同様に、図４からブロードバッファ領域の実効ドーズ量が１×１０11ａｔｏｍｓ／ｃｍ2、２．５×１０11ａｔｏｍｓ／ｃｍ2、４×１０11ａｔｏｍｓ／ｃｍ2、４．８×１０11ａｔｏｍｓ／ｃｍ2、５．０×１０11ａｔｏｍｓ／ｃｍ2、５．２×１０11ａｔｏｍｓ／ｃｍ2、５．７×１０11ａｔｏｍｓ／ｃｍ2、６×１０11ａｔｏｍｓ／ｃｍ2と表示されたダイオードの実耐圧が１４００Ｖとなる比抵抗はそれぞれ５５Ωｃｍ、６８Ωｃｍ、１００Ωｃｍ、１４４Ωｃｍ、１５０Ωｃｍ、１６０Ωｃｍ、２００Ωｃｍ、２５０Ωｃｍとなる。
図４に示すように、半導体装置の耐圧のばらつきの範囲は、ウエハの比抵抗に応じて、比抵抗のばらつきの範囲（以下、比抵抗ばらつき範囲とする）が強く反映されている。つまり、ウエハの比抵抗が仮にある幅（以下、比抵抗ばらつき幅とする）を持ってばらつく時、比抵抗ばらつき幅は半導体装置の耐圧のばらつきの幅（以下、耐圧ばらつき幅とする）に直結する。第２の従来例の場合、例えば、耐圧が１４００Ｖとなる比抵抗は４６Ωｃｍである。この比抵抗値４６Ωｃｍを含む前後の３０Ωｃｍ〜８０Ωｃｍ程度の範囲では、耐圧値は大きく変化している。例えば比抵抗のばらつきが４６Ωｃｍ±１２％（およそ４１Ωｃｍ〜５２Ωｃｍ）とすると、この比抵抗ばらつき範囲に対応する耐圧のばらつきの範囲（以下、耐圧ばらつき範囲とする）は１２９０Ｖ〜１４８０Ｖ程度となる。つまり、この耐圧ばらつき範囲は、中心値１３８５Ｖに対して約１３．７％の耐圧ばらつき幅に相当する。耐圧ばらつき幅は、市場の要求するもっと小さい値、例えば、５％以下が要求される。このため、市場の要求する耐圧ばらつき幅を満たすには、比抵抗ばらつき幅をさらに小さくしなければならない。しかし、現状の高比抵抗（例えば、２０Ωｃｍ以上）ＦＺウエハの比抵抗ばらつき幅は、前述のように、ガスドープで±１２％（ばらつき幅で２４％）以下、中性子照射ウエハで±８％（ばらつき幅で１６％）以下がウエハメーカーの保証範囲であり、中性子照射ウエハでさえ、耐圧ばらつき幅の許容をはるかに超えている。
また、第１の従来例（従来のブロードバッファ構造を有するダイオード）で、実効ドーズ量が２．５×１０11ａｔｏｍｓ／ｃｍ2のブロードバッファダイオードの場合、図４（図中Ａ参照）に示すように１４００Ｖ（定格電圧Ｖ0＝１２００Ｖ）を示す比抵抗は約６８Ωｃｍである。この比抵抗が±１２％ばらつくとすると、比抵抗ばらつき範囲は約６０Ωｃｍ〜７６Ωｃｍとなる。図４から、比抵抗ばらつき範囲６０Ωｃｍ〜７６Ωｃｍに対応する耐圧ばらつき範囲は１３２０Ｖ〜１４６０Ｖとなる。この耐圧ばらつき範囲は中心値１３９０Ｖに対して約１０．１％の耐圧ばらつき幅に相当する。第１の従来例の耐圧ばらつき幅１３．７％よりも小さくなるものの、市場の要求する耐圧ばらつき幅５％より大きいので、まだ十分ではない。同様に４．０×１０11ａｔｏｍｓ／ｃｍ2のブロードバッファダイオードの場合、図４から１４００Ｖ（定格電圧Ｖ0＝１２００Ｖ）を示す比抵抗は約１００Ωｃｍである。その比抵抗のばらつき±１２％に対応する耐圧ばらつき範囲は１３４０Ｖ〜１４３０Ｖとなり、耐圧ばらつき幅は約６．５％であるため、まだ、市場の要求する耐圧ばらつき幅５％以下を満たすことができない。
一方、実施例（本発明にかかるブロードバッファ構造を有するダイオード）で、ブロードバッファ領域の実効ドーズ量が４．８×１０11ａｔｏｍｓ／ｃｍ2のブロードバッファダイオードの場合、図４（図中Ｂ参照）から１４００Ｖの耐圧を示す比抵抗は１４４Ωｃｍとなる。この比抵抗が１２％ばらつくと、比抵抗ばらつき範囲は１２６．７Ωｃｍ〜１６１．３Ωｃｍとなる。これに対応する耐圧ばらつき範囲は１３６３Ｖ〜１４２５Ｖとなる。つまり、耐圧ばらつき幅は中心値１３９４Ｖに対して４．４％となる。また、実効ドーズ量が５．０×１０11ａｔｏｍｓ／ｃｍ2、５．７×１０11ａｔｏｍｓ／ｃｍ2、６．０×１０11ａｔｏｍｓ／ｃｍ2のブロードバッファダイオードでは、同様に図４から、耐圧１４００Ｖに対応する比抵抗はそれぞれ１５０Ωｃｍ、２００Ωｃｍ、２５０Ωｃｍとなる。これらの比抵抗が１２％ばらつくと、それぞれ比抵抗ばらつき範囲は１３２Ωｃｍ〜１６８Ωｃｍ、１７６Ωｃｍ〜１１４Ωｃｍ、２２０Ωｃｍ〜２８０Ωｃｍとなる。これらの比抵抗ばらつき範囲に対応する耐圧ばらつき範囲は順に１３７１Ｖ〜１４３１Ｖ、１３７８Ｖ〜１４２２Ｖ、１３８０Ｖ〜１４１５Ｖである。つまり、耐圧ばらつき幅は、それぞれ順に中心値１４０１Ｖに対して４．３％、中心値１４００Ｖに対して３．１％、中心値１３９７Ｖに対して２．５％となる。したがって、耐圧ばらつき幅は２％強〜４％強まで低減される。このため、実施例のいずれにおいても、市場の要求する耐圧ばらつき幅５％以下を満たすことがわかる。
図５は、バルク比抵抗と半導体装置の耐圧ばらつき幅との関係を示す特性図である。図４に示すバルク比抵抗と半導体装置の耐圧ばらつき幅（％）との関係について、図５にまとめた。つまり、図４を参照して説明したように、あるバルク比抵抗の値に対して実耐圧が１４００Ｖとなるようなブロードバッファ領域の実効ドーズ量を選定し、それぞれのバルク比抵抗が１２％ばらついたとしたときの耐圧ばらつき範囲から求めた耐圧ばらつき幅（％）を縦軸にプロット（横軸はバルク比抵抗（Ωｃｍ））した。
バルク比抵抗が４６Ωｃｍでブロードバッファ領域を有しない従来のダイオード（第２の従来例）の場合、耐圧ばらつき幅が１３．７％と大きく、とても市場の要求する耐圧ばらつき幅を満たさない。また、ドリフト層にブロードバッファ領域を備えていても（第１の従来例）、バルク比抵抗が同５５Ωｃｍ、６８Ωｃｍ、１００Ωｃｍと小さい場合、それぞれ耐圧ばらつき幅は約１１．５％、約１０．１％、約６．５％であるので、５．０％より大きく、市場の要求する耐圧ばらつき幅を満たさないため、本発明には含まれない。またさらに、ドリフト層にブロードバッファ領域を備えていても、実効ドーズ量が高すぎると、たとえば、１．０×１０12ａｔｏｍｓ／ｃｍ2を超えると、１４００Ｖに達するバルクの比抵抗が３００Ωｃｍを超えるようになり、本発明には含まれないようになる。その理由については後述する。
これに対して、ブロードバッファ領域をドリフト層に有する本発明にかかるダイオード（実施例）では、バルク比抵抗１４４Ωｃｍでは耐圧ばらつき幅が４．４％、同１５０Ωｃｍでは４．３％、同１６０Ωｃｍでは４．０％、同２００Ωｃｍでは３．１％、同２５０Ωｃｍでは２．５％と、半導体装置の耐圧ばらつき幅を市場の要求する耐圧ばらつき幅５．０％以下に低減することができることが分かる。このバルク比抵抗１４４Ωｃｍ、１５０Ωｃｍ、１６０Ωｃｍ、２００Ωｃｍ、２５０Ωｃｍの、図４から対応するブロードバッファ領域の実効ドーズ量は、それぞれ４．８×１０11ａｔｏｍｓ／ｃｍ2、５．０×１０11ａｔｏｍｓ／ｃｍ2、５．２×１０11ａｔｏｍｓ／ｃｍ2、５．７×１０11ａｔｏｍｓ／ｃｍ2、６．０×１０11ａｔｏｍｓ／ｃｍ2である。このため、図４を見る限り、本発明にかかるブロードバッファ領域の実効ドーズ量は４．８×１０11ａｔｏｍｓ／ｃｍ2以上６．０×１０11ａｔｏｍｓ／ｃｍ2以下となる。さらに、ブロードバッファ領域の実効ドーズ量を１．０×１０12ａｔｏｍｓ／ｃｍ2まで高くしても、耐圧ばらつき幅はさらに低減し、バルク比抵抗は３００Ωｃｍ以下であることを確認した。
つまり、本発明にかかる半導体装置では、実効ドーズ量を４．８×１０11ａｔｏｍｓ／ｃｍ2以上１．０×１０12ａｔｏｍｓ／ｃｍ2以下のブロードバッファ構造とすることで、耐圧ばらつき幅がブロードバッファ領域を有しない従来のダイオードに比べて、１／３以下にまで減少することができることがわかる。より好ましくは、実効ドーズ量が５．０×１０11ａｔｏｍｓ／ｃｍ2以上１．０×１０12ａｔｏｍｓ／ｃｍ2以下、さらに好ましくは５．２×１０11ａｔｏｍｓ／ｃｍ2以上１．０×１０12ａｔｏｍｓ／ｃｍ2以下のブロードバッファ構造とすることで、半導体装置の耐圧ばらつき幅を確実に４％以下にすることができる。
さらに特筆すべきは、バルク比抵抗が１４４Ωｃｍ以上では、半導体装置の耐圧ばらつき幅はバルク比抵抗に依存しないことである。耐圧ばらつき幅には、他にもｎ-ドリフト層の厚さ、あるいはブロードバッファ領域形成による実効ドーズ量といったパラメータのばらつきも当然含まれる。しかしながら、ドリフト層の厚さのばらつきは、ウエハのバックグラインドとエッチングの組合せで３％以下、実効ドーズ量制御はプロトンＨ+の注入とアニールの温度制御により１％以下にすることができる。耐圧ばらつき幅を決める要因のうち、最大の要因は比抵抗ばらつき幅であるので、耐圧ばらつき幅を低減させることによる効果は大きいことがわかる。
本発明では、定格電圧Ｖ0＝１２００Ｖ以外についても、同様に耐圧ばらつき幅の低減をすることができる。その理由は、ドリフト層全体にわたるドーピング濃度の総量（ドーズ量）が、定格電圧によらずほぼ一定の値（１．２×１０12ａｔｏｍｓ／ｃｍ2程度かそれ以下）になるからである。前述の定格電圧Ｖ0＝１２００Ｖでは、耐圧ばらつき幅が市場の要求する耐圧ばらつき幅５％以下となるのはバルク比抵抗１４４Ωｃｍ以上であり、この数値１４４は、定格電圧の数値１２００の１２％程度（≒１４４／１２００×１００％）に相当する。また、図５に示すように、バルク比抵抗が、定格電圧の数値１２００の１２．５％に相当する１５０Ωｃｍ以上であれば、耐圧ばらつき幅はさらに縮小する。さらに、ウエハバルク比抵抗が、定格電圧の数値１２００の１３．３％に相当する１６０Ωｃｍ以上であれば、耐圧ばらつき幅は４％以下となり、確実に市場の要求する耐圧ばらつき幅５％以下となる。同様に定格電圧Ｖ0＝６００Ｖでは、０．１２Ｖ0＝０．１２×６００＝７２となり、バルク比抵抗を７２Ωｃｍとする。従って、バルク比抵抗７２Ωｃｍ以上で耐圧ばらつき幅が５％以下となる。以下同様に、定格電圧Ｖ0＝１７００Ｖではバルクの比抵抗２０４Ωｃｍ以上、定格電圧Ｖ0＝３３００Ｖでは、バルクの比抵抗３９６Ωｃｍ以上、定格電圧Ｖ0＝４５００Ｖではバルクの比抵抗５４０Ωｃｍ以上で、それぞれ耐圧ばらつき幅が５％以下に低減することを確認した。よって、本発明の半導体装置にかかるバルク比抵抗、すなわち、半導体基板の比抵抗ρ0は、次の（４）式を満たすことが必要な要件となる。
ρ0≧０．１２Ｖ0 ・・・（４）
より好ましくは、比抵抗ρ0は０．１２５Ｖ0以上、さらに好ましくは０．１３３Ｖ0以上とすると、より確実に耐圧ばらつき幅を５％以下とすることができる。
一方、比抵抗ρ0を必要以上に高くすると、一般にスイッチング時のキャリアの枯渇が促進され、スイッチング波形が発振し易くなるという問題が生じる。例えば、定格電圧Ｖ0＝１２００Ｖの場合、バルク比抵抗が３００Ωｃｍを超えると、ドリフト層に本発明にかかるブロードバッファ領域を有するブロードバッファ構造のダイオードであっても、逆回復時のキャリアの枯渇による発振現象が確認された。さらに、バルク比抵抗が極めて高くなると、このような発振現象は、他の定格電圧の場合にも共通に見られることが分かった。この現象は、ｎ-ドリフト層全体にわたるドーピング濃度の総量（ドーズ量）が重要な要素となる。それは、逆回復時に伸長する空間電荷領域の伸び具合が、ポアソンの式に従いドーピング濃度の総量（ドーズ量）に依存するためであり、その結果、掃き出されるキャリアの総量もドーピング濃度の総量によって決まるからである。よって、定格電圧Ｖ0＝１２００Ｖに対しては、３００Ωｃｍを超え、他の定格電圧についてもＶ0＝６００Ｖでは１５０Ωｃｍを超え、Ｖ0＝１７００Ｖでは４２５Ωｃｍを超え、Ｖ0＝３３００Ｖでは８２５Ωｃｍを超え、Ｖ0＝４５００Ｖでは１１２５Ωｃｍを超える場合に同様の発振現象が確認された。以上の定格電圧Ｖ0とバルク比抵抗ρ0との間には、ρ0≦０．２５Ｖ0という関係式が成り立つ。従って、バルク比抵抗ρ0は、次の（５）式を満たすことが必要な要件となる。
ρ0≦０．２５Ｖ0 ・・・（５）
本発明にかかるブロードバッファ構造で重要なのは、ブロードバッファ領域が、ｎ-ドリフト層の一部分に形成され、基板濃度（バルクの不純物濃度）かそれ以下のネットドーピング濃度の部分と接していることである。このことにより、バルク濃度と独立に耐圧を決定することができ、その結果、耐圧ばらつき幅を低減できる。仮に、ブロードバッファ領域がｎ-ドリフト層全体にわたり分布する構造である場合、不純物濃度の制御と耐圧はイオン注入とドライブのみに依存することになる。その結果、定格電圧が変わり、特に高耐圧になると、ｎ-ドリフト層内の１００μｍ以上の広い範囲に水素誘起ドナーを分布させ、かつその不純物濃度を低くしなければならない。ｎ-ドリフト層をこのような濃度分布にすることは、現状では物理的に極めて困難である。
これに対して本発明は、主な定格電圧Ｖ0はバルク比抵抗ρ0に基づいて決定することができる。実耐圧は、バルクのネットドーピング濃度（つまり比抵抗）に水素誘起ドナーの不純物濃度を可算することで決めている。したがって、本発明は、半導体装置の耐圧によらず適用でき、かつ、比較的、誤差の小さい水素関連ドナーの実効ドーズ量で、比抵抗ばらつき幅による耐圧ばらつき幅への影響を緩和することができる。これにより、耐圧ばらつき幅の小さいダイオードを極めて容易に製造することが可能になる。
また、以上説明した図２（ｃ）では、プロトンＨ+１１を表面側（アノード電極側）から照射したが、図３（ｃ）に示すように、プロトンＨ+１１を裏面側（カソード電極側）から照射してもよい。図３に示す製造方法の、それ以外の工程は、図２に示す製造方法と同様である。つまり、図２と図３の相違は、（ｃ）の工程である。
以上、説明したように、実施の形態１にかかる半導体装置によれば、バルク比抵抗ρ0（Ωｃｍ）が定格電圧Ｖ0（Ｖ）に対して上記（２）式を満たす基板からなるｎ-ドリフト層１に、ブロードバッファ領域６を設けている。ブロードバッファ領域６のネットドーピング濃度の総量が上記範囲内にある。これにより、バルク比抵抗のばらつきが±１２％程度あったとしても、ダイオードの耐圧が、バルク比抵抗のばらつきに応じて変化する範囲を小さくすることができる。また、半導体装置のスイッチング特性が、バルク比抵抗のばらつきに応じて変化する範囲も小さくすることができる。したがって、耐圧のばらつきおよびスイッチング特性のばらつきを低減することができる。
また、実施の形態１にかかる半導体装置の製造方法によれば、ＦＺウエハ１０（ｎ-ドリフト層１）の一方の主面側にｐアノード層２を形成した後、ＦＺウエハ１０のおもて面または裏面から、ｐアノード層２または後の工程で形成されるｎ+カソード層３より深い箇所に達する飛程距離でプロトンＨ+１１を照射し、３００℃以上５５０℃以下の熱処理を行う。これにより、ｎ-ドリフト層１の内部に、上述した条件のブロードバッファ領域６を形成することができる。このとき、ＦＺウエハ１０の比抵抗（バルク比抵抗）ρ0は定格電圧Ｖ0に対して上記条件を満たす。これにより、ＦＺウエハ１０の比抵抗のばらつきが±１２％程度あったとしても、半導体装置の耐圧が、ＦＺウエハ１０の比抵抗のばらつきに応じて変化する範囲を小さくすることができる。また、半導体装置のスイッチング特性が、ＦＺウエハ１０の比抵抗のばらつきに応じて変化する範囲も小さくすることができる。したがって、耐圧のばらつきおよびスイッチング特性のばらつきを低減することができる。
また、ブロードバッファ領域６を形成するためのプロトンＨ+１１を照射する前に、ＦＺウエハ１０に上記条件で酸素を導入する。これにより、ウエハにプロトンＨ+１１を照射した際の、ブロードバッファ領域６内での電子および正孔の移動度の低下を抑えることができる。
また、ＦＺウエハ１０を用いてブロードバッファ構造のダイオードを安価に製造することができる。これにより、製造コストを低減することができる。
（実施の形態２）
図７は、実施の形態２にかかる半導体装置の構成、ネットドーピング濃度分布を示す図である。実施の形態１におけるブロードバッファ領域６を、ｎ-ドリフト層１中に複数備えてもよい。
実施の形態２では、図７に示すように、ブロードバッファ領域６が複数個（図７では３個）形成されている。このようにブロードバッファ領域６を複数個設けることにより、スイッチング時の空間電荷領域の拡がり方をより細かく制御することができる。複数個形成するときも、定格電圧Ｖ0＝１２００Ｖならばバルク比抵抗を１４４Ωｃｍ以上とすることが好ましいことは、実施の形態１と同様である。さらに、ブロードバッファ領域６を複数作る場合は、ブロードバッファ領域を１つ形成するよりも、その数に応じてより高不純物濃度のブロードバッファ領域が形成され易くなるので、スイッチング時もしくは電源電圧保持時の空間電荷領域における電界強度の減少が１個の場合よりも大きくなりやすい。しかし、その結果、半導体装置の耐圧が低くなることもあるので、バルク比抵抗はさらに高くすることがよく、目安としては０．１５Ｖ0以上であることがより好ましい。上限は、前述の０．２５Ｖ0であることは同じである。それ以外の構成は、実施の形態１と同様である。
次に、複数個のブロードバッファ領域の形成に特有の作用効果を説明する。図１４は、ドリフト層のネットドーピング濃度分布および逆電圧を印加したときの内部の電界強度分布の関係を示す特性図である。従来の平坦な濃度分布のドリフト層を持つダイオードと、ドリフト層に複数個のブロードバッファ領域をもつ本発明のダイオードにおいて、ドリフト層のネットドーピング濃度分布と、逆電圧を印加したときの内部の電界強度分布を対応させた図である。図１４（ａ）および（ｂ）は、従来の平坦分布のダイオードの場合について、耐圧と同じ値の逆電圧が印加されて電界強度の最大値が、アバランシェ降伏を生じる臨界電界強度ＥC（約２．５×１０5Ｖ／ｃｍ）となったときの電界強度分布図（（ａ））と、ドナー濃度分布（（ｂ））である。図１４の（ｃ）および（ｄ）は、複数個のブロードバッファ領域を持つ本発明のダイオードの場合について、耐圧と同じ値の逆電圧が印加されて電界強度の最大値が臨界電界強度ＥCとなったときの電界強度分布図（（ｃ））と、ドナー濃度分布（（ｄ））である。両方のダイオードについて、ＦＺバルクウエハのドナー濃度の規格値をＮ0とし、実際のＦＺバルクウエハのドナー濃度の測定値が、（１＋α）Ｎ0（あるいは（１−α）Ｎ0、α＞０）であったとする。あるいは、一連の素子形成プロセスを処理するときに、同時に流動する単位としてのＦＺバルクウエハ処理枚数（例えば５０枚）における、ＦＺバルクウエハのドナー濃度の測定値の標準偏差が、（１＋α）Ｎ0（あるいは（１−α）Ｎ0、α＞０）であったとしてもよい。つまり、ドナー濃度のばらつきの割合が±α（α＞０）であるとする。
ここで、ウエハのドナー濃度の測定方法は、公知の広がり抵抗測定法、Ｃ−Ｖ法などを用いる。また、図１４（ａ）および（ｃ）では、説明を簡略化するために、耐圧と同程度の電圧が印加されたときに空乏層がｎ型カソード層に到達しない、いわゆるノンパンチスルー型について示しているが、同じく空乏層がｎ型カソード層に達するパンチスルー型であっても、以下の議論は同様に成り立つ。
従来のダイオードについて、ｐｎ接合からの深さｘ0にて電界強度Ｅが０となる境界条件の下でポアソンの式を解くと、ドナー濃度がＮ0のときの電圧値（耐圧値）φ0は、φ0＝−（１／２）ｘ0ＥCとなる。バルクドナー濃度が（１±α）Ｎ0だけばらついたときの耐圧値の最大値および最小値φ±は、境界条件としてそれぞれ位置ｘ±にて電界強度が０になるとすると、φ±＝φ0／（１±α／２）となり、その結果、耐圧値のばらつきの割合△φ／φ0は、４α／｛（２−α）（２＋α）｝となる（ここで△φ＝φ-−φ+）。
一方、複数個のブロードバッファ領域を持つ本発明のダイオードの場合は、厳密にポアソンの式を解くのは解が複雑になるので、ここでは簡便な方法にて、電圧値のばらつきの割合△φ／φ0を求める。まず、図１４（ｄ）に示すように、バルクのドナー濃度Ｎ0に対して、β倍の濃度とＷ0の幅を持つブロードバッファ領域が、ｎ個形成されているとする。ここで、ブロードバッファ領域の不純物濃度は理想的な分布であり、ばらつきが無いものとする。また、βは１よりも大きい値とする。図１４（ｃ）において、それぞれのブロードバッファ領域の電界強度の勾配の大きさはβ倍だけ大きくなるので、バルク部分（濃度Ｎ0）よりも大きな電界強度の減少分△Ｅが発生する。この電界強度の『目減り』がｎ回続くとすると、ドリフト層全体の幅Ｗｄに対して電界強度の『目減り』が生じていていない部分、つまりブロードバッファ領域ではないバルク部分の総長の割合γは、γ＝（Ｗd−ｎＷ0）／Ｗdとなる。ｎ≧２、０＜Ｗ0＜Ｗdなので、γは０以上１以下となる。一方、同じく電界強度の最大値ＥCに対して、ｎ回分だけ目減りした電界強度△Ｅの割合ηは、η＝Σi△Ｅi／ＥC＝ｑβＮ0ｎＷ0／（ＥCε0εSi）となる。ここでｑは電荷素量、ε0は真空の誘電率、εSiはシリコンの比誘電率である。ηは０以上１以下である。つまり、複数個のブロードバッファ領域を持つ場合の電圧値のばらつきの割合は、平坦な従来型ダイオードのばらつきの割合から、バルク濃度のばらつきが影響しないブロードバッファ領域の寄与と、ブロードバッファ領域において電界強度が『目減り』した部分の寄与を、取り除いた値になるとする。この仮定に基づき、前記の電圧値のばらつきの割合△φ／φ0は、平坦な従来型ダイオードの同割合に因子（γ／η）を掛けた値になるので、△φ／φ0＝４α（γ／η）／｛（２−α）（２＋α）｝となる。ここで、αは０％より大きく１２％以下であるとすると、この範囲では４α／｛（２−α）（２＋α）｝≒αと近似することができ、△φ／φ0≒α（γ／η）となる。ブロードバッファ領域の総数ｎが増加するほど、γは小さくなるので、電圧値のばらつき幅△φ／φ0は小さくなる。また、電界強度の『目減り』の割合ηは、ブロードバッファ領域の濃度のバルク濃度Ｎ0よりも大きくなる（つまりβが大きくなる）程、あるいはブロードバッファ領域の個数ｎが増加するほど、大きくなる。また、ブロードバッファ領域の幅Ｗ0についても、値を広げるとηは大きくなる。よって、濃度が高く幅の広いブロードバッファ領域を数多く形成するほど、理論的には、電圧（耐圧）のばらつき割合△φ／φ0は小さくなる。
例えば、規格値がＮ0＝２×１０13ａｔｏｍｓ／ｃｍ3のＦＺバルクウエハに対して、Ｎ0のばらつきの割合αが１２％とし、形成したブロードバッファ領域の個数ｎを３つ、幅Ｗ0を６μｍ、Ｎ0に対するブロードバッファ領域の濃度の倍数βを１０とする。このとき、ηは２．１９、γは０．８５となるので、耐圧のばらつき割合△φ／φ0は０．０４７（４．７％）となり、αよりも十分小さくすることができ、かつ市場の要求する耐圧ばらつき幅５％も満たすことができる。したがって、複数個のブロードバッファ領域を形成するにあたって、以下の式（６）の条件を満たすように形成すると、耐圧値のばらつき割合△φ／φ0はＦＺバルクウエハのばらつき割合よりも小さくすることができるので好ましい。
４α（γ／η）／｛（２−α）（２＋α）｝＜α ・・・（６）
さらに、４α（γ／η）／｛（２−α）（２＋α）｝≦０．０５を満たすように複数のブロードバッファ領域を形成すると、確実に耐圧値のばらつき割合△φ／φ0は、確実にＦＺバルクウエハのばらつき割合よりも小さくすることができるので、なお好ましい。
なお、上記の考察はあくまでも理想的なものである。例えばβ（バルク濃度Ｎ0に対するブロードバッファ領域の濃度の倍数）を大きくしすぎたり、ｎ（ブロードバッファ領域の個数）を増やしすぎたりすると、電界強度の『目減り』の総量が大きくなり、十分な耐圧を得ることができなくなる。また、βが１に十分近い程度の値しかなければ、電界強度の『目減り』△Ｅがバルクにおける電界強度の減少分と大差なくなり、ブロードバッファ領域の効果そのものが小さくなり、耐圧ばらつきの抑制につながらない。よってβ、Ｗ0、ｎについて、耐圧とそのばらつき具合、および逆回復発振抑制の効果を踏まえて決める必要がある。一方、各ブロードバッファ領域の形状は、プロトン照射によりガウス分布に近くなる。また、ガウス分布の広がり具合を示す半値幅は上記のＷ0に相当し、プロトンの加速エネルギーに依存する。このプロトン照射によりブロードバッファ領域を形成する場合、上記の考察は、例えばドナー濃度について、ある一つのブロードバッファ領域にわたり積分した値を半値幅で平均化したものと考える。言い換えると、電界強度の『目減り』△Ｅは、ブロードバッファ領域の積分値の総量（実効ドーズ量）により決まるので、個々の形状の相違（矩形かガウス分布か）には、大きく因らない。よって、β、Ｗ0、ｎの選択は、実際には各ブロードバッファ領域の積分濃度の総量を決めることとなる。また、前述の式（６）は、定格電圧に因らずに成り立つ。その理由は、定格電圧に応じて決定するバルクウエハの濃度に対して、臨界電界強度Ｅcが依存する度合いは弱く、およそ一定値と考えてよいことと、さらに電界強度の『目減り』△Ｅは、個々のブロードバッファ領域の濃度やバルクウエハの濃度ではなく、これらの濃度の積分値（総量、あるいは実効ドーズ量）に依存するから、である。
ブロードバッファ領域６（図７）の実効ドーズ量は、その複数個の合計が実施の形態１に示すように４．８×１０11ａｔｏｍｓ／ｃｍ2以上１．０×１０12ａｔｏｍｓ／ｃｍ2以下であればよい。本実施の形態２の場合、図７に示したような３つのブロードバッファ領域６のピーク濃度と半値幅とにした場合、積分濃度はアノード電極４に近いほうから順に、４×１０11ａｔｏｍｓ／ｃｍ2（ピーク濃度が２×１０14ａｔｏｍｓ／ｃｍ3で半値幅が２０μｍ），３×１０11ａｔｏｍｓ／ｃｍ2（ピーク濃度が３×１０14ａｔｏｍｓ／ｃｍ3で半値幅が１０μｍ），２×１０11ａｔｏｍｓ／ｃｍ2（ピーク濃度が４×１０14ａｔｏｍｓ／ｃｍ3で半値幅が５μｍ）となり、合計９×１０11ａｔｏｍｓ／ｃｍ2となる。
また、ブロードバッファ領域６の個数は、上記実効ドーズ量を満たすように２個以上で、かつ最大で５個程度が好ましい。一方で、３３００Ｖ以上の定格電圧の場合、ドリフト領域の総厚は３００μｍ以上となり、厚さに十分余裕があるので、必要に応じてブロードバッファ領域を５個以上作ってもよい。また、上記したように、耐圧のばらつき割合は、ブロードバッファ領域の積分濃度の総量が一定であれば、個々のブロードバッファ領域の形状や位置を変えてもそれほど変化はしない。そこで、例えば最もアノード電極に近いブロードバッファ領域のアノード電極からの深さを、Ｗd／２よりも深くして、ｐｎ接合近傍のドリフト層の低不純物濃度（高抵抗）の領域を確保する。こうすることで、逆回復時とか、宇宙線の侵入時におけるｐｎ接合近傍の電界強度の増加を抑えることができる。あるいは、ドリフト層のちょうど中間となる位置からカソード電極側に近い側のブロードバッファ領域の個数が、前記中間となる位置からアノード電極に近い側のブロードバッファ領域個数（０個も含む）よりも多くしても、同様の効果が得られるので好ましい。
また、ブロードバッファ領域６を複数個形成する場合も、それぞれのブロードバッファ領域６を形成するために、プロトンを表面から照射してもよいし、裏面から照射してもよい。好適には、ダイオードの場合、少なくとも最もアノード層に近いブロードバッファ領域６は、ｐアノード層２の表面から照射して、プロトンの通過領域および停止領域のキャリアライフタイム値をバルクよりも低くすることが望ましい。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、ｎ-ドリフト層１の内部にブロードバッファ領域６を複数個形成することで、スイッチング時の空間電荷領域の拡がり方をより細かく制御することができる。
（実施の形態３）
図８は、実施の形態３にかかる半導体装置の構成、ネットドーピング濃度分布を示す図である。実施の形態１，２にかかる半導体装置の構成をＩＧＢＴに適用してもよい。
図８において半導体装置の断面図（紙面上側）示すように、実施の形態３にかかるＩＧＢＴは、ｎ型の半導体基板（ウエハ）のおもて面（第１の主面）側に、ｐベース層２２が形成されている。ウエハの裏面（第２の主面）側には、ｐコレクタ層２８が形成されている。ｐベース層２２とｐコレクタ層２８の間の半導体基板の部分が、ｎ-ドリフト層２１となる。バルク比抵抗ρ0（Ωｃｍ）は、実施の形態１と同様である。つまり、バルク比抵抗は、上記（２）式あるいは前記のさらに好ましい範囲にある。ｐベース層２２の表面には、エミッタ電極２４が形成されている。ｐコレクタ層２８の表面には、コレクタ電極２５が形成されている。ウエハのおもて面側には、ｐベース層２２を貫通し、ｎ-ドリフト層２１に達するトレンチが形成され、その内壁にゲート絶縁膜３１が形成されている。トレンチの内部には、このゲート絶縁膜３１を介してゲート電極２７が埋め込まれている。ｐベース層２２内には、ｎエミッタ層２９が形成されている。エミッタ電極２４は、ｐベース層２２およびｎエミッタ層２９を電気的に接続する。また、エミッタ電極２４は、ゲート絶縁膜３１およびゲート電極２７上に形成された層間絶縁膜３２によりゲート電極２７から絶縁されている。
また、図８において、エミッタ電極２４からの距離−ネットドーピング濃度（ｌｏｇ）の特性図に示すように（紙面下側）、ｎ-ドリフト層２１のネットドーピング濃度は、ｎ-ドリフト層２１のほぼ中間付近にピークを有し、ｐベース層２２およびｐコレクタ層２８に向かって、傾きをもって減少している。すなわち、ｎ-ドリフト層２１の内部には、ｎ-ドリフト層２１の不純物濃度より高く、かつ前記ｐベース層２２およびｐコレクタ層２８よりもネットドーピング濃度の低いｎ型のブロードバッファ領域２６が形成されている。ブロードバッファ領域２６の実効ドーズ量（同層におけるネットドーピング濃度の総量）は、４．８×１０11ａｔｏｍｓ／ｃｍ2以上１．０×１０12ａｔｏｍｓ／ｃｍ2以下かあるいは前記のさらに好ましい範囲にあるのは、実施例１のダイオードと同じである。このブロードバッファ領域２６は、ｐベース層２２とエミッタ電極２４を備えたウエハへの、コレクタ電極２５側からのプロトンＨ+１１の照射と熱処理によって形成することができる。図８では、トレンチゲート構造ＩＧＢＴを示しているが、プレーナーゲート構造ＩＧＢＴを用いてもよい。
ＩＧＢＴは、裏面側にｐコレクタ層２８が形成されるため、裏面側から少数キャリアが注入される。そのため、ターンオフ時は、注入された少数キャリアが電荷中性領域を通って空間電荷領域に達するのを止める必要がある。また、アバランシェ破壊を抑制するためにも、空乏化していない電荷中性領域は、例えば耐圧に相当する電圧が印加されたときに、裏面側から５〜２０μｍ程度となるように確保するのが望ましい。そのため、ブロードバッファ領域２６のネットドーピング濃度分布のピークを、ｎ-ドリフト層２１の中心の深さからコレクタ電極２５側に設けることで、空乏層を確実に止めて、上記の電荷中性領域を確保するのが望ましい。
次に、実施の形態３にかかるＩＧＢＴの製造プロセスについて詳細に説明する。図９は、実施の形態３にかかる半導体装置の製造プロセスを示す図である。また、図１０〜１２は、実施の形態３にかかる半導体装置の製造プロセスの別の一例を示す図である。ここでは、一例として、図８に例示した寸法およびネットドーピング濃度のＩＧＢＴ（定格電圧：Ｖ0＝１２００Ｖ、定格電流：１５０Ａ）を製造する場合について説明する。
図９（ａ）〜（ｉ）にしたがって、実施の形態３にかかるＩＧＢＴの製造方法の一例について順に説明する。まず、ウエハ（半導体基板）として、バルク比抵抗が１４４Ωｃｍ〜３００Ωｃｍ、例えば、１５０Ωｃｍ（リン濃度２．０×１０13ａｔｏｍｓ／ｃｍ3）で、厚さ５００μｍ程度のＦＺウエハ１０を用意する。このＦＺウエハ１０を第１半導体層とする（図９（ａ））。このＦＺウエハ１０は、実施の形態１に示すように事前に室温程度（例えば２０℃）の固溶度よりも高濃度の酸素をドライブインにて拡散させて導入してもよい。
ついで、標準的なＩＧＢＴの製造プロセスによって、ＦＺウエハ１０の一方の主面側に、ｐベース層２２、図示しないガードリングを含む周辺耐圧構造部、トレンチ、トレンチ内にゲート絶縁膜３１、ゲート電極２７、ｎエミッタ層２９、層間絶縁膜３２をそれぞれ形成する（図９（ｂ））。ｐベース層２２の不純物濃度は、例えば、２×１０17ａｔｏｍｓ／ｃｍ3であり、その接合深さは表面から、例えば、３μｍである。ｎエミッタ層２９の不純物濃度は、１×１０20ａｔｏｍｓ／ｃｍ3であり、その接合深さは表面から、例えば、０．５μｍである。また、ゲート電極２７の材料は、例えば、ポリシリコンを用いてもよい。
次いで、ＦＺウエハ１０の他方の主面側（後にコレクタ電極２５を形成する側）の表面から、サイクロトロンにより加速されたプロトンＨ+１１を照射する（図９（ｃ））。その際、サイクロトロンの加速電圧は、例えば、７．９ＭｅＶであり、プロトンＨ+１１のドーズ量は、１．０×１０14ａｔｏｍｓ／ｃｍ2である。また、アルミアブソーバーを用い、その厚さを調整して、シリコン基板表面から９０μｍとなるようにする。ＦＺウエハ１０の厚さが例えば５００μｍの場合は、プロトンＨ+１１の飛程が４１０μｍになるよう調整する。この飛程は、静電加速器を用いて、加速電圧にて飛程調整を実施しても良く、この場合の加速電圧は７．５ＭｅＶである。図９（ｃ）において、プロトンＨ+１１の照射によりＦＺウエハ１０内に生じた結晶欠陥１３を×印で示す。
次いで、例えば、５００℃で５時間の熱処理を窒素雰囲気で行い（水素を含んでいても構わない）、結晶欠陥１３を回復させる。それにより、ウエハ裏面から３０μｍの深さのところを中心としてその前後にｎ型の高濃度領域が形成される。この高濃度領域によって、所望のブロードバッファ領域２６が形成される（図９（ｄ））。
次いで、ｎエミッタ層２９に接するエミッタ電極２４を形成する。また、ガードリングを含む周辺耐圧構造部に保護膜（不図示）を形成する（図９（ｅ））。エミッタ電極２４は、例えばＡｌ−Ｓｉ（１％）であり、保護膜は、例えば、ポリイミドや窒化シリコン（ＳｉＮ）膜である。
次いで、ＦＺウエハ１０裏面の研削およびウェットエッチング３０を行い、ＦＺウエハ１０を所要の厚さにする（図９（ｆ））。この段階でＦＺウエハ１０の厚さは、定格電圧Ｖ0＝１２００Ｖの場合、典型的には、１００μｍ〜１６０μｍである。実施の形態３（図９）では、この段階でのＦＺウエハ１０の厚さを１２０μｍとする。
次いで、ＦＺウエハ１０の、前述の研削およびウェットエッチング３０が行われたＦＺウエハ面（裏面）からｎフィールドストップ層２３となるプロトンＨ+あるいはリン+１５等のｎ型不純物を照射する。活性化後（後述）の不純物濃度は、例えば、２×１０16ａｔｏｍｓ／ｃｍ3となるようなドーズ量を設定する（図９（ｇ））。次いで、ｐコレクタ層２８となるボロン+１４等のｐ型不純物をイオン注入する（図９（ｈ））。その際の加速電圧は、例えば、５０ｋｅＶであり、活性化後の不純物濃度が３×１０17ａｔｏｍｓ／ｃｍ3となるようなドーズ量とする。ここで、ｎフィールドストップ層２３の実効ドーズ量は、ブロードバッファ領域２６を含めて、前記の実効ドーズ量条件を満たすような範囲とする。
次いで、そのイオン注入面に対して、レーザーアニールによる電気的な活性化を行いｐコレクタ層２８が形成される。活性化は、レーザーアニールに代えて、炉アニールとしてもよい。炉アニールとした場合、例えば、４５０℃で５時間の熱処理を窒素雰囲気で行い（水素を含んでいても構わない）、活性化を行う。
最後に、ｐコレクタ層２８の表面に、例えば、Ａｌ−Ｓｉ（１％）、チタン、ニッケルおよび金の順で金属を成膜し、ｐコレクタ層２８の表面にオーミック接触するコレクタ電極２５を形成し、ＩＧＢＴが完成する（図９（ｉ））。
次に、実施の形態３についての変形例を示す。図１０（ａ）〜（ｈ）に従い、図９に示すＩＧＢＴの製造方法（以下、製造方法その１とする）の変形例（以下、製造方法その２とする）について説明する。図９に示す製造方法その１との相違点は、プロトンＨ+１１の照射（図９（ｃ）参照）を、エミッタ電極２４および保護膜を形成し、ＦＺウエハ１０の裏面の研削およびウェットエッチング３０の後に実施する点である。図１０に示す製造方法その２は、エミッタ電極２４および周辺耐圧構造部の保護膜の耐熱温度がプロトンＨ+を照射した後の熱処理温度よりも高い場合に有効である。
具体的には、ＦＺウエハ１０の用意から素子表面構造であるＭＯＳゲートと周辺耐圧構造部の形成までは、図９の（ａ）、（ｂ）と同じである。次いで、さらにエミッタ電極２４およびポリイミド等の図示しない保護膜を形成する（図１０（ｂ））。次いで、ＦＺウエハ１０裏面の研削およびウェットエッチング３０を行い、ＦＺウエハ１０を所要の厚さにする（図１０（ｃ））。その後、プロトンＨ+１１をウエハの裏面側から照射し（図１０（ｄ））、熱処理を行う（図１０（ｅ））。プロトンＨ+の照射のとき、照射の加速器による加速電圧上限値の範囲でプロトンＨ+１１の飛程を調整する。例えば静電加速器では、裏面からの飛程を３０μｍとする場合、加速エネルギーは１．５ＭｅＶである。あるいはサイクロトロン型加速器を用いて、前述したアルミアブソーバーにより飛程を調整してもよい。図１０（ｆ）以降の工程は、製造方法その１の図９（ｇ）以降と同じである。以上の製造方法その２のようにＩＧＢＴを形成すると、ＦＺウエハ１０を薄くした後の工程数を少なくすることができ、薄いウエハのハンドリングに起因するウエハの割れといった不良を軽減することができる。
図１１（ａ）〜（ｉ）に従い、図９に示す製造方法その１の変形例（以下、製造方法その３とする）について説明する。図９に示す製造方法その１との相違点は、図９における裏面の研削およびウェットエッチング３０と（図９（ｆ））およびエミッタ電極２４の形成工程（図９（ｅ））を入れ替えて実施する点である（それぞれ図１１（ｅ）および図１１（ｆ）参照）。その他の工程は図９に示す製造方法その１と同様である。プロトンＨ+１１の照射後の熱処理温度がエミッタ電極２４の耐熱温度よりも高い場合は、図１１に示す製造方法その３を用いて、実施の形態３にかかるＩＧＢＴを作製するのがよい。
図１２（ａ）〜（ｇ）に従い、図１０に示す製造方法その２の変形例（以下、製造方法その４とする）について説明する。図１０に示す製造方法その２との相違点は、図１０（ｆ）に示したｐコレクタ層２８に隣接するｎフィールドストップ層の導入工程（ウエハへのリンもしくはプロトンＨ+の導入）を省き、空乏層をブロードバッファ領域２６にて止めて、ｐコレクタ層に到達しない構成を有するＩＧＢＴを作製する点である。このようにすると、ホールの注入効率は、ほぼウエハ裏面のｐコレクタ層２８の濃度および導入深さの調整のみで行うことができる。その他の工程は図１０に示す製造方法その２と同様である。
また、実施の形態３では、トレンチゲート構造のＩＧＢＴについて説明したが、プレーナーゲート構造のＩＧＢＴに適用してもよい。
以上、説明したように、実施の形態３によれば、ＩＧＢＴにおいても、実施の形態１と同様の効果を得ることができる。
（実施の形態４）
図１３では、実施の形態４にかかる半導体装置の構成、ネットドーピング濃度分布を示す図である。実施の形態３におけるブロードバッファ領域２６を、ｎ-ドリフト層２１中に複数備えていてもよい。
実施の形態４では、図１３に示すように、ブロードバッファ領域２６が複数個（図１３では３個）形成されている。このようにブロードバッファ領域２６を複数個設けることにより、スイッチング時の空間電荷領域の拡がり方をより細かく制御することができる。複数個形成するときも、定格電圧Ｖ0＝１２００Ｖならばバルク比抵抗を１４４Ωｃｍ以上とすることが好ましいことは、実施の形態１と同様である。さらに、ブロードバッファ領域２６を複数作る場合は、ブロードバッファ領域を１つ形成するよりも、その数に応じてより高不純物濃度のブロードバッファ領域が形成され易くなるので、スイッチング時もしくは電源電圧保持時の空間電荷領域における電界強度の減少が１個の場合よりも大きくなりやすい。しかし、その結果、半導体装置の耐圧が低くなることもあるので、バルク比抵抗はさらに高くすることがよく、目安としては０．１５Ｖ0以上であることがより好ましい。上限は、前述の０．２５Ｖ0であることは同じである。それ以外の構成は、実施の形態３と同様である。
ブロードバッファ領域２６の実効ドーズ量は、その複数個の合計が、実施の形態１に示すように４．８×１０11ａｔｏｍｓ／ｃｍ2以上１．０×１０12ａｔｏｍｓ／ｃｍ2以下であればよい。本実施の形態４の場合、図１３に示したような３つのブロードバッファ領域２６のピーク濃度と半値幅とにした場合、エミッタ電極２４に近いほうから順に、ピーク濃度が４×１０14ａｔｏｍｓ／ｃｍ3で半値幅が１０μｍ、ピーク濃度が１．５×１０15ａｔｏｍｓ／ｃｍ3で半値幅が５μｍ、ピーク濃度が３．５×１０15ａｔｏｍｓ／ｃｍ3で半値幅が３μｍである。それぞれのブロードバッファ領域２６の積分濃度は、エミッタ電極２４に近いほうから順に、２×１０11ａｔｏｍｓ／ｃｍ2，３×１０11ａｔｏｍｓ／ｃｍ2，４×１０11ａｔｏｍｓ／ｃｍ2となり、合計８×１０11ａｔｏｍｓ／ｃｍ2となる。さらにｎフィールドストップ層２３がおよそ１．０×１０12ａｔｏｍｓ／ｃｍ2となるようにして、ｎ型層（ｎ-ドリフト層２１、ブロードバッファ領域２６、ｎフィールドストップ層２３）の実効ドーズ量（積分濃度）の総計は１．８×１０12ａｔｏｍｓ／ｃｍ2となる。
ＩＧＢＴの場合、ゲートがオン状態でのＩＶ出力波形にスナップバック現象（微小電流にて伝導度変調が起きずにコレクタ−エミッタ電極間の電圧降下が一旦大きく増加したあとに、伝導度変調が生じて急激に電圧降下が減少し電流が流れるという負性抵抗を示す現象のこと）を起こさないように設計する必要がある。このため、上記３つのｎ型層の積分濃度の総計は、２．０×１０12ａｔｏｍｓ／ｃｍ2を超えないようにするとよい。一方、オフ状態の空乏層はｐコレクタ層２８に達しないようにしなければならない。このため、上記３つのｎ型層の積分濃度の総計は、１．２×１０12ａｔｏｍｓ／ｃｍ2より大きくしなければならない。よって、上記３つのｎ型層の積分濃度の総計は、１．２×１０12ａｔｏｍｓ／ｃｍ2以上、２．０×１０12ａｔｏｍｓ／ｃｍ2以下とすればよい。また、ｐコレクタ層２８に接するｎフィールドストップ層２３のみで上記積分濃度の範囲を満たしてもよい。この場合、リンを導入することでｎフィールドストップ層２３を形成してもよいし、プロトンＨ+を導入することでｎフィールドストップ層２３を形成してもよい。上記３つのｎ型層全体で上記積分濃度の範囲を満たす場合、ゲートがオンのときにｐコレクタ層から少数キャリアのホールがスムーズに注入され、かつ耐圧も安定的に得られるようになる。
ＩＧＢＴの場合でも、複数個のブロードバッファ領域を設けることにより奏する作用効果は、実施の形態２に示すダイオードにおける作用効果と基本的には同様である。つまり、複数個のブロードバッファ領域を形成するにあたって、ＦＺバルクウエハのドナー濃度のばらつきの割合が±α（α＞０）で、ブロードバッファ領域ではないバルク部分の総長の割合をγとし、臨界電界強度ＥCに対して、ブロードバッファ領域にてｎ回分だけ目減りした電界強度△Ｅの割合をηとしたときに、４α（γ／η）／｛（２−α）（２＋α）｝＜αの条件を満たすように形成することが好ましい。一方で、実施の形態３に示すように、ＩＧＢＴでは裏面側にｐコレクタ層２８が形成されるため、裏面側から少数キャリアが注入されるので、空乏化していない電荷中性領域を裏面側から５〜２０μｍは確保することが望ましい。そのため、ブロードバッファ領域２６のネットドーピング濃度分布のピークを、ｎ-ドリフト層２１の中心の深さからコレクタ電極２５側に設けることで、空乏層を確実に止めて、上記の中性領域を確保するのが望ましい。つまり、複数個のブロードバッファ領域２６を、ドリフト層中間よりもコレクタ電極寄りの領域に多く形成すれば、電界強度の『目減り』△Ｅ（図１４（ｃ）参照）を同領域にて形成することが可能となるので、好ましい。具体的には、ドリフト層のちょうど中間となる位置からコレクタ電極側に近い側のブロードバッファ領域の個数が、前記中間となる位置からエミッタ電極に近い側のブロードバッファ領域個数（０個も含む）よりも多ければよい。
また、実施の形態４では、ブロードバッファ領域２６を複数個形成する場合、ＦＺウエハ１０の裏面側（ｐコレクタ層２８の形成側）からプロトンＨ+を照射するのが好ましい。その理由は、ウエハの表面から照射するとゲート酸化膜とシリコンの界面に結晶欠陥が形成されてしまうため、ゲート電圧の特性に影響を与える可能性があるからである。また、捕獲準位がｐベース層２２の近傍にも残留すると、オン状態でのキャリア分布が変化し、オン電圧とターンオフ損失のトレードオフ特性が悪化する可能性もあるからである。
以上、説明したように、実施の形態４によれば、実施の形態１〜３と同様の効果を得ることができる。
なお、上記のｎ型フィールドストップ層は、実施の形態３，４のＩＧＢＴのみで説明したが、実施例１，２のダイオードに適用することも可能である。つまり、ｎ+カソード層３とｎ-ドリフト層１の間にて、ｎ+カソード層３よりも低い不純物濃度でかつ同層に隣接するように、ｎフィールドストップ層をリンの注入若しくはプロトンＨ+を照射して形成すればよい。
以上から、本発明によれば、耐圧ばらつき幅が小さく、ターンオフ損失を従来品よりも大きく低減し、かつソフトなスイッチング特性を有するダイオードまたはＩＧＢＴを、いっそう精密に制御して実現できる。よって、電気的損失の低い、環境問題を考慮したＩＧＢＴモジュールやＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）の提供が可能となる。さらに、上記のような特性を有するＩＧＢＴモジュールを用いたＰＷＭインバータ等の電力変換装置において、過電圧破壊やＥＭＩの発生を抑え、発熱損失の少ない電力変換装置とすることが可能である。電力変換装置は、例えば、以下のものがある。コンバータ−インバータ回路は、効率良く誘導電動機やサーボモータ等を制御することが可能で、産業や電鉄等で広く用いられる。力率改善回路（ＰＦＣ回路）は、ＡＣ入力電流を正弦波状に制御して波形改善をはかる回路であり、スイッチング電源に用いられる。さらに本発明のＩＧＢＴのチップ端面にｐ型の分離層を形成し、逆阻止型ＩＧＢＴとすれば、マトリクスコンバータにも使用可能である。マトリクスコンバータは、ＤＣリンクコンデンサが不要なので、エレベータ等、コンパクトな変換装置が必要な用途に活用できる。この逆阻止型ＩＧＢＴに本発明を適用するとき、ｎフィールドストップ層を前述の実施の形態３の濃度（例えば、２×１０16ａｔｏｍｓ／ｃｍ3）よりも低い不純物濃度とするかあるいは省き、一つまたは複数のブロードバッファ領域の濃度を調整することで、順方向阻止状態の空乏層がｐコレクタ層に達しないようにする。このような構造とすることで、逆方向阻止状態にてｐコレクタ層とドリフト層のｐｎ接合から空乏層が広がるときに、前記ｐｎ接合の電界強度の集中を抑えて、逆方向耐圧も順方向耐圧と同じオーダーに維持することが可能である。
以上のように、本発明にかかる半導体装置は、コンバータやインバータなどの電力変換装置などに使用されるパワー半導体装置に有用である。
１，２１ ｎ-ドリフト層
２ ｐアノード層
３ ｎ+カソード層
４ アノード電極
５ カソード電極
６，２６ ブロードバッファ領域
１０ ＦＺウエハ
１１ プロトンＨ+
１２ 絶縁膜
１３ 結晶欠陥
１４ ボロン+
１５ リン+
２２ ｐベース層
２３ ｎフィールドストップ層
２４ エミッタ電極
２５ コレクタ電極
２７ ゲート電極
２８ ｐコレクタ層
２９ ｎエミッタ層
３０ 研削およびウェットエッチング
３１ ゲート絶縁膜
３２ 層間絶縁膜

Claims (12)

  1. 第１導電型の第１半導体層と、
    前記第１半導体層の一方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第２導電型の第２半導体層と、
    前記第１半導体層の他方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第１導電型の第３半導体層と、
    前記第１半導体層の内部に設けられた、該第１半導体層よりも不純物濃度が高く、極大値が前記第２半導体層および前記第３半導体層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型のブロードバッファ層と、
    を備え、
    前記第１半導体層の比抵抗ρ0（Ωｃｍ）が定格電圧Ｖ0（Ｖ）に対して、
    ０．１３３Ｖ0≦ρ0
    を満たし、
    前記第１半導体層はシリコンであり、
    前記第１導電型はｎ型であり、前記第２導電型はｐ型であり、
    前記ブロードバッファ層は、他方の主面から異なる深さに複数配置されており、
    前記第１半導体層の中心の深さとなる位置から前記第３半導体層に近い側の前記ブロードバッファ層の個数は、前記第１半導体層の中心の深さとなる位置から前記第２半導体層に近い側の前記ブロードバッファ層の個数よりも多いことを特徴とする半導体装置。
  2. 第１導電型のドリフト層と、
    前記ドリフト層の一方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のベース層と、
    前記ドリフト層の一方の主面側に、前記ベース層と接して設けられた、該ベース層よりも不純物濃度の高い第１導電型のエミッタ層と、
    前記ドリフト層、前記ベース層および前記エミッタ層に接する絶縁膜と、
    前記絶縁膜を介して、前記ドリフト層、前記ベース層および前記エミッタ層と隣り合うゲート電極と、
    前記ドリフト層の他方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のコレクタ層と、
    前記ドリフト層の内部に設けられた、該ドリフト層よりも不純物濃度が高く、極大値が前記ベース層およびコレクタ層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型のブロードバッファ層と、
    を備え、
    前記ドリフト層の比抵抗ρ0（Ωｃｍ）が定格電圧Ｖ0（Ｖ）に対して、
    ０．１３３Ｖ0≦ρ0
    を満たし、
    前記ドリフト層はシリコンであり、
    前記第１導電型はｎ型であり、前記第２導電型はｐ型であり、
    前記ブロードバッファ層は、他方の主面から異なる深さに複数配置されており、
    前記ドリフト層の中心の深さとなる位置から前記コレクタ層に近い側の前記ブロードバッファ層の個数は、前記ドリフト層の中心の深さとなる位置から前記エミッタ層に近い側の前記ブロードバッファ層の個数よりも多いことを特徴とする半導体装置。
  3. 前記ブロードバッファ層の不純物濃度の前記ピークは、前記ドリフト層の中心の深さよりも前記コレクタ層側に位置することを特徴とする請求項２に記載の半導体装置。
  4. 前記ブロードバッファ層は、他方の主面から異なる深さに複数配置されており、
    ０．１５Ｖ0≦ρ0
    を満たすことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
  5. 第１導電型の第１半導体層と、
    前記第１半導体層の一方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第２導電型の第２半導体層と、
    前記第１半導体層の他方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第１導電型の第３半導体層と、
    前記第１半導体層の内部に設けられた、該第１半導体層よりも不純物濃度が高く、極大値が前記第２半導体層および前記第３半導体層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型の複数のブロードバッファ層と、
    を備え、
    前記複数のブロードバッファ層は、他方の主面から異なる深さに配置されており、
    前記第１半導体層の厚さに対して前記複数のブロードバッファ層が占める厚さの合計値の割合γと、耐圧と同じ値の逆電圧の印加に応じた電界強度の前記複数のブロードバッファ層における目減り分の合計値が臨界電界強度に対して占める割合ηと、前記第１半導体層となる基板のドナー濃度の規格値に対する測定値のずれの割合αが、
    ４α（γ／η）／［（２−α）（２＋α）］＜α
    を満たし、
    前記第１半導体層はシリコンであり、
    前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする半導体装置。
  6. 第１導電型のドリフト層と、
    前記ドリフト層の一方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のベース層と、
    前記ドリフト層の一方の主面側に、前記ベース層と接して設けられた、該ベース層よりも不純物濃度の高い第１導電型のエミッタ層と、
    前記ドリフト層、前記ベース層および前記エミッタ層に接する絶縁膜と、
    前記絶縁膜を介して、前記ドリフト層、前記ベース層および前記エミッタ層と隣り合うゲート電極と、
    前記ドリフト層の他方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のコレクタ層と、
    前記ドリフト層の内部に設けられた、該ドリフト層よりも不純物濃度が高く、極大値が前記ベース層およびコレクタ層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型の複数のブロードバッファ層と、
    を備え、
    前記複数のブロードバッファ層は、他方の主面から異なる深さに配置されており、
    前記ドリフト層の厚さに対して前記複数のブロードバッファ層が占める厚さの合計値の割合γと、耐圧と同じ値の逆電圧の印加に応じた電界強度の前記複数のブロードバッファ層における目減り分の合計値が臨界電界強度に対して占める割合ηと、前記ドリフト層となる基板のドナー濃度の規格値に対する測定値のずれの割合αが、
    ４α（γ／η）／［（２−α）（２＋α）］＜α
    を満たし、
    前記ドリフト層はシリコンであり、
    前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする半導体装置。
  7. 第１導電型の第１半導体層と、
    前記第１半導体層の一方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第２導電型の第２半導体層と、
    前記第１半導体層の他方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第１導電型の第３半導体層と、
    前記第１半導体層の内部に設けられた、該第１半導体層よりも不純物濃度が高く、極大値が前記第２半導体層および前記第３半導体層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型の複数のブロードバッファ層と、
    を備え、
    前記複数のブロードバッファ層は、他方の主面から異なる深さに配置されており、
    前記ブロードバッファ層は水素誘起ドナーにより形成され、
    前記第３半導体層に含まれる不純物がリンであり、
    前記第１半導体層はシリコンであり、
    前記第１導電型はｎ型であり、前記第２導電型はｐ型であり、
    前記第１半導体層の中心の深さとなる位置から前記第３半導体層に近い側の前記ブロードバッファ層の個数は、前記第１半導体層の中心の深さとなる位置から前記第２半導体層に近い側の前記ブロードバッファ層の個数よりも多いことを特徴とする半導体装置。
  8. 第１導電型のドリフト層と、
    前記ドリフト層の一方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のベース層と、
    前記ドリフト層の一方の主面側に、前記ベース層と接して設けられた、該ベース層よりも不純物濃度の高い第１導電型のエミッタ層と、
    前記ドリフト層、前記ベース層および前記エミッタ層に接する絶縁膜と、
    前記絶縁膜を介して、前記ドリフト層、前記ベース層および前記エミッタ層と隣り合うゲート電極と、
    前記ドリフト層の他方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のコレクタ層と、
    前記ドリフト層と前記コレクタ層との間に設けられ、他方の主面側で該コレクタ層に隣接する、該コレクタ層よりも不純物濃度の低い第１導電型のフィールドストップ層と、
    前記ドリフト層の内部に設けられた、該ドリフト層よりも不純物濃度が高く、極大値が前記ベース層および前記コレクタ層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型の複数のブロードバッファ層と、
    を備え、
    前記複数のブロードバッファ層は、他方の主面から異なる深さに配置されており、
    前記ブロードバッファ層は水素誘起ドナーにより形成され、
    前記フィールドストップ層に含まれる不純物がリンであり、
    前記ドリフト層はシリコンであり、
    前記第１導電型はｎ型であり、前記第２導電型はｐ型であり、
    前記ドリフト層の中心の深さとなる位置から前記コレクタ層に近い側の前記ブロードバッファ層の個数は、前記ドリフト層の中心の深さとなる位置から前記エミッタ層に近い側の前記ブロードバッファ層の個数よりも多いことを特徴とする半導体装置。
  9. 前記複数のブロードバッファ層の不純物濃度分布の幅は、他方の主面側から一方の主面側に向かって広くなることを特徴とする請求項７または８に記載の半導体装置。
  10. 前記ブロードバッファ層は、３つ以上配置されており、
    隣り合う前記ブロードバッファ層において、それぞれの不純物濃度が前記極大値となる位置の間隔は、他方の主面側から一方の主面側に向かって広くなることを特徴とする請求項７または８に記載の半導体装置。
  11. 耐圧と同じ値の逆電圧の印加に応じて一方の主面側から広がる空乏層端は、前記第３半導体層から離間することを特徴とする請求項１，５，７のいずれか一つに記載の半導体装置。
  12. 耐圧と同じ値の逆電圧の印加に応じて一方の主面側から広がる空乏層端は、前記コレクタ層から離間することを特徴とする請求項２，６，８のいずれか一つに記載の半導体装置。

JP2014008160A 2009-11-02 2014-01-20 半導体装置 Active JP5900521B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014008160A JP5900521B2 (ja) 2009-11-02 2014-01-20 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009251944 2009-11-02
JP2009251944 2009-11-02
JP2014008160A JP5900521B2 (ja) 2009-11-02 2014-01-20 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011538528A Division JP5569532B2 (ja) 2009-11-02 2010-11-02 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016001397A Division JP6264382B2 (ja) 2009-11-02 2016-01-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2014099643A JP2014099643A (ja) 2014-05-29
JP5900521B2 true JP5900521B2 (ja) 2016-04-06

Family

ID=43922208

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2011538528A Active JP5569532B2 (ja) 2009-11-02 2010-11-02 半導体装置および半導体装置の製造方法
JP2014008160A Active JP5900521B2 (ja) 2009-11-02 2014-01-20 半導体装置
JP2016001397A Active JP6264382B2 (ja) 2009-11-02 2016-01-06 半導体装置
JP2017245588A Active JP6515990B2 (ja) 2009-11-02 2017-12-21 半導体装置
JP2019029872A Active JP6844635B2 (ja) 2009-11-02 2019-02-21 半導体装置
JP2021028884A Active JP7147891B2 (ja) 2009-11-02 2021-02-25 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011538528A Active JP5569532B2 (ja) 2009-11-02 2010-11-02 半導体装置および半導体装置の製造方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2016001397A Active JP6264382B2 (ja) 2009-11-02 2016-01-06 半導体装置
JP2017245588A Active JP6515990B2 (ja) 2009-11-02 2017-12-21 半導体装置
JP2019029872A Active JP6844635B2 (ja) 2009-11-02 2019-02-21 半導体装置
JP2021028884A Active JP7147891B2 (ja) 2009-11-02 2021-02-25 半導体装置

Country Status (6)

Country Link
US (7) US8766413B2 (ja)
JP (6) JP5569532B2 (ja)
KR (1) KR101794182B1 (ja)
CN (2) CN105552115B (ja)
DE (1) DE112010004241B4 (ja)
WO (1) WO2011052787A1 (ja)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5569532B2 (ja) * 2009-11-02 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5523901B2 (ja) * 2010-04-02 2014-06-18 株式会社豊田中央研究所 Ｐｉｎダイオード
EP2654084B1 (en) * 2010-12-17 2019-09-25 Fuji Electric Co. Ltd. Method of manufacturing a semiconductor device
EP2711986B1 (en) 2011-05-18 2020-08-19 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
EP2535940B1 (en) * 2011-06-14 2013-08-21 ABB Technology AG Bipolar diode and method for manufacturing the same
US8829609B2 (en) * 2011-07-28 2014-09-09 Stmicroelectronics S.R.L. Insulated gate semiconductor device with optimized breakdown voltage, and manufacturing method thereof
US8836066B1 (en) * 2011-09-23 2014-09-16 Rockwell Collins, Inc. Avalanche photodiode configured for an image sensor
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
CN103890920B (zh) 2011-11-15 2017-05-31 富士电机株式会社 半导体装置以及半导体装置的制造方法
EP2793266B1 (en) * 2011-12-15 2020-11-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device
CN103946985B (zh) 2011-12-28 2017-06-23 富士电机株式会社 半导体装置及半导体装置的制造方法
CN103199107B (zh) * 2012-01-06 2016-02-10 上海华虹宏力半导体制造有限公司 半导体器件及制造方法
CN103999225B (zh) 2012-01-19 2017-02-22 富士电机株式会社 半导体装置及其制造方法
WO2013141221A1 (ja) * 2012-03-19 2013-09-26 富士電機株式会社 半導体装置の製造方法
CN106887385B (zh) * 2012-03-19 2020-06-12 富士电机株式会社 半导体装置的制造方法
WO2013141181A1 (ja) * 2012-03-23 2013-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
EP2790209B1 (en) * 2012-03-30 2019-09-25 Fuji Electric Co., Ltd. Manufacturing method for semiconductor device
US9466689B2 (en) 2012-03-30 2016-10-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device and semiconductor device manufactured thereby
US8987787B2 (en) * 2012-04-10 2015-03-24 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same
US10181513B2 (en) * 2012-04-24 2019-01-15 Semiconductor Components Industries, Llc Power device configured to reduce electromagnetic interference (EMI) noise
US20130277793A1 (en) 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
US9685335B2 (en) 2012-04-24 2017-06-20 Fairchild Korea Semiconductor Ltd. Power device including a field stop layer
CN104106139A (zh) * 2012-06-01 2014-10-15 富士电机株式会社 半导体装置
JP6102092B2 (ja) * 2012-06-22 2017-03-29 サンケン電気株式会社 半導体装置及びその製造方法
WO2014065080A1 (ja) * 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法
DE102012020785B4 (de) * 2012-10-23 2014-11-06 Infineon Technologies Ag Erhöhung der Dotierungseffizienz bei Protonenbestrahlung
US9263271B2 (en) * 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device
CN103035693B (zh) * 2012-11-06 2016-02-10 上海华虹宏力半导体制造有限公司 场截止型绝缘栅双极晶体管及其制造方法
JP6143440B2 (ja) * 2012-11-22 2017-06-07 住重試験検査株式会社 半導体装置の製造方法及び基板処理システム
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
US9627517B2 (en) * 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor
JP6028852B2 (ja) 2013-03-25 2016-11-24 富士電機株式会社 半導体装置
CN107768427A (zh) * 2013-06-12 2018-03-06 三菱电机株式会社 半导体装置
CN109065441B (zh) 2013-06-26 2023-06-30 富士电机株式会社 半导体装置及半导体装置的制造方法
US20160300938A1 (en) * 2013-12-10 2016-10-13 Ulvac, Inc. Insulated Gate Bipolar Transistor and Production Method Thereof
CN104716040B (zh) * 2013-12-13 2017-08-08 上海华虹宏力半导体制造有限公司 有效降低功耗的igbt器件的制作方法
DE112014003712T5 (de) * 2013-12-16 2016-04-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN103730356A (zh) * 2013-12-31 2014-04-16 上海集成电路研发中心有限公司 功率半导体器件背面制造方法
KR102212296B1 (ko) 2014-01-23 2021-02-04 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
JP6098540B2 (ja) * 2014-02-10 2017-03-22 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6287407B2 (ja) * 2014-03-19 2018-03-07 サンケン電気株式会社 半導体装置
CN105428404B (zh) * 2014-06-17 2021-02-19 快捷韩国半导体有限公司 功率器件及其制造方法
JP2016042498A (ja) * 2014-08-13 2016-03-31 キヤノン株式会社 インプリント装置および物品製造方法
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
DE112015000670T5 (de) 2014-09-17 2016-11-03 Fuji Electric Co., Ltd. Halbleitervorrichtungsverfahren zur Herstellung einer Halbleitervorrichtung
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6319453B2 (ja) * 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6269858B2 (ja) * 2014-11-17 2018-01-31 富士電機株式会社 炭化珪素半導体装置の製造方法
EP3221884B1 (en) 2014-11-18 2022-06-01 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafers with charge trapping layers and method of manufacturing thereof
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
EP4170705A3 (en) 2014-11-18 2023-10-18 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
EP3266038B1 (en) 2015-03-03 2019-09-25 GlobalWafers Co., Ltd. Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
JP6519649B2 (ja) * 2015-03-13 2019-05-29 三菱電機株式会社 半導体装置及びその製造方法
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
CN107408532A (zh) 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
JP6268117B2 (ja) * 2015-03-27 2018-01-24 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換システム
DE102015208097B4 (de) 2015-04-30 2022-03-31 Infineon Technologies Ag Herstellen einer Halbleitervorrichtung durch Epitaxie
US20180151709A1 (en) * 2015-06-01 2018-05-31 Hitachi, Ltd. Semiconductor device, substrate and electrical power conversion device
EP3304586B1 (en) 2015-06-01 2020-10-07 GlobalWafers Co., Ltd. A method of manufacturing silicon germanium-on-insulator
WO2016196060A1 (en) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing semiconductor-on-insulator
CN107004716B (zh) * 2015-06-17 2020-12-18 富士电机株式会社 半导体装置
DE102015114177A1 (de) 2015-08-26 2017-03-02 Infineon Technologies Ag Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers
JP6428945B2 (ja) * 2015-09-16 2018-11-28 富士電機株式会社 半導体装置および半導体装置の製造方法
CN106558616B (zh) * 2015-09-24 2019-11-12 丰田合成株式会社 纵型场效应晶体管以及电力转换装置
JP6749394B2 (ja) 2015-11-20 2020-09-02 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 滑らかな半導体表面の製造方法
US10415154B2 (en) * 2015-12-02 2019-09-17 Mitsubishi Electric Corporation Silicon carbide epitaxial substrate and silicon carbide semiconductor device
WO2017115434A1 (ja) 2015-12-28 2017-07-06 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP6676988B2 (ja) 2016-01-29 2020-04-08 株式会社デンソー 半導体装置
WO2017142704A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
WO2017142849A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
WO2017146148A1 (ja) * 2016-02-23 2017-08-31 富士電機株式会社 半導体装置
WO2017155804A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
WO2017155808A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
WO2017155805A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
WO2017155806A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
JP6508099B2 (ja) * 2016-03-18 2019-05-08 三菱電機株式会社 半導体素子
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
US20180145130A1 (en) * 2016-05-17 2018-05-24 Littelfuse, Inc. Igbt with improved reverse blocking capability
SG10202106913TA (en) 2016-06-08 2021-08-30 Globalwafers Co Ltd High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102016114389B3 (de) 2016-08-03 2017-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung
CN108604602B (zh) * 2016-08-12 2021-06-15 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6678549B2 (ja) 2016-09-27 2020-04-08 株式会社 日立パワーデバイス 半導体装置およびその製造方法、並びに電力変換システム
WO2018074434A1 (ja) * 2016-10-17 2018-04-26 富士電機株式会社 半導体装置
SG10201913373WA (en) 2016-10-26 2020-03-30 Globalwafers Co Ltd High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
JP6784148B2 (ja) * 2016-11-10 2020-11-11 三菱電機株式会社 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法
EP4009361A1 (en) 2016-12-05 2022-06-08 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator structure
US10453703B2 (en) 2016-12-28 2019-10-22 Sunedison Semiconductor Limited (Uen201334164H) Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield
JP6661575B2 (ja) 2017-06-20 2020-03-11 三菱電機株式会社 半導体装置およびその製造方法
US20190006461A1 (en) * 2017-06-29 2019-01-03 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device incorporating epitaxial layer field stop zone
CN107507870A (zh) * 2017-07-06 2017-12-22 全球能源互联网研究院有限公司 二极管
CN117038572A (zh) 2017-07-14 2023-11-10 太阳能爱迪生半导体有限公司 绝缘体上半导体结构的制造方法
JP7073681B2 (ja) * 2017-11-07 2022-05-24 富士電機株式会社 半導体装置の製造方法および半導体装置
DE102017131354A1 (de) * 2017-12-27 2019-06-27 Infineon Technologies Ag Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
JP6873937B2 (ja) * 2018-02-20 2021-05-19 株式会社東芝 半導体装置
SG11202009989YA (en) 2018-04-27 2020-11-27 Globalwafers Co Ltd Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
KR102463727B1 (ko) 2018-06-08 2022-11-07 글로벌웨이퍼스 씨오., 엘티디. 얇은 실리콘 층의 전사 방법
JP6964566B2 (ja) * 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
WO2020080295A1 (ja) 2018-10-18 2020-04-23 富士電機株式会社 半導体装置および製造方法
JP7024688B2 (ja) * 2018-11-07 2022-02-24 株式会社デンソー 半導体装置
DE102018132236B4 (de) * 2018-12-14 2023-04-27 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE112019002290T5 (de) 2018-12-28 2021-04-08 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen
JP6903799B2 (ja) * 2019-03-07 2021-07-14 ローム株式会社 スイッチング素子
JP2020188168A (ja) * 2019-05-15 2020-11-19 トヨタ自動車株式会社 絶縁ゲート型バイポーラトランジスタ
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
WO2021029285A1 (ja) * 2019-08-09 2021-02-18 富士電機株式会社 半導体装置
US11233158B2 (en) * 2019-08-16 2022-01-25 Semiconductor Components Industries, Llc Semiconductor power device and method for manufacture
WO2021049499A1 (ja) 2019-09-11 2021-03-18 富士電機株式会社 半導体装置および製造方法
WO2021070584A1 (ja) * 2019-10-11 2021-04-15 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112020001040T5 (de) 2019-10-17 2021-12-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
US20210116888A1 (en) * 2019-10-21 2021-04-22 Semiconductor Components Industries, Llc Systems and methods for system optimization and/or failure detection
JP2021086949A (ja) * 2019-11-28 2021-06-03 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
JP7297654B2 (ja) * 2019-12-11 2023-06-26 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2021132073A (ja) * 2020-02-18 2021-09-09 株式会社デンソー 半導体装置
JP7323049B2 (ja) * 2020-03-04 2023-08-08 富士電機株式会社 半導体装置および半導体装置を備えた電力変換装置
JP7334849B2 (ja) * 2020-03-17 2023-08-29 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
CN113471273A (zh) * 2020-03-31 2021-10-01 比亚迪半导体股份有限公司 绝缘栅双极型晶体管及制备方法、电子设备
JP7264100B2 (ja) * 2020-04-02 2023-04-25 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
DE102020118404A1 (de) * 2020-07-13 2022-01-13 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
JP2020182009A (ja) * 2020-08-12 2020-11-05 三菱電機株式会社 半導体装置およびその製造方法
JP7374054B2 (ja) 2020-08-20 2023-11-06 三菱電機株式会社 半導体装置
CN112599587B (zh) * 2020-12-08 2022-04-29 清华大学 一种具有缓冲层结构的半导体器件
CN116978937A (zh) * 2021-02-07 2023-10-31 华为技术有限公司 半导体器件及相关模块、电路、制备方法
CN113206013A (zh) * 2021-04-27 2021-08-03 上海积塔半导体有限公司 具有背面缓冲层结构的igbt器件及其制备方法
CN113517333A (zh) * 2021-06-07 2021-10-19 西安电子科技大学 一种具有超结结构的mosfet器件及其制备方法
CN113644123A (zh) * 2021-06-28 2021-11-12 华为技术有限公司 半导体器件及相关芯片和制备方法
CN115472668A (zh) * 2022-05-05 2022-12-13 安世半导体科技(上海)有限公司 半导体器件及其制造方法
JP2023172669A (ja) 2022-05-24 2023-12-06 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58216473A (ja) * 1982-06-11 1983-12-16 Hitachi Ltd ダイオ−ド
JPH08125200A (ja) 1994-10-25 1996-05-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
JP2000223720A (ja) 1999-01-29 2000-08-11 Meidensha Corp 半導体素子およびライフタイム制御方法
US6482681B1 (en) * 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
DE10207522B4 (de) * 2001-02-23 2018-08-02 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
JP3951738B2 (ja) 2001-02-23 2007-08-01 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4539011B2 (ja) 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
JP4000927B2 (ja) 2002-07-03 2007-10-31 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP4590880B2 (ja) 2003-06-24 2010-12-01 富士電機システムズ株式会社 半導体素子の製造方法
DE102004030268B4 (de) 2003-06-24 2013-02-21 Fuji Electric Co., Ltd Verfahren zum Herstellen eines Halbleiterelements
DE102005041335B4 (de) 2004-08-31 2007-05-24 Infineon Technologies Ag Randstruktur und Verfahren zur Herstellung einer Randstruktur für ein Leistungshalbleiterbauelement
DE102004047749B4 (de) 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
JP5272299B2 (ja) 2005-11-10 2013-08-28 富士電機株式会社 半導体装置およびその製造方法
US7728409B2 (en) * 2005-11-10 2010-06-01 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing the same
JP5104314B2 (ja) * 2005-11-14 2012-12-19 富士電機株式会社 半導体装置およびその製造方法
CN103943672B (zh) 2006-01-20 2020-06-16 英飞凌科技奥地利股份公司 处理含氧半导体晶片的方法及半导体元件
JP5228282B2 (ja) 2006-03-28 2013-07-03 トヨタ自動車株式会社 電力用半導体装置及びその製造方法
US7538412B2 (en) 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
US7989888B2 (en) * 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
JP5396689B2 (ja) 2006-09-07 2014-01-22 富士電機株式会社 半導体装置およびその製造方法
EP2045844A1 (en) * 2007-10-03 2009-04-08 ABB Technology AG Semiconductor Module
JP5365009B2 (ja) 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP4743447B2 (ja) * 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置
JP4929304B2 (ja) 2009-03-13 2012-05-09 株式会社東芝 半導体装置
JP5569532B2 (ja) * 2009-11-02 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5925991B2 (ja) 2010-05-26 2016-05-25 三菱電機株式会社 半導体装置
EP2793266B1 (en) * 2011-12-15 2020-11-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device
JP6028852B2 (ja) 2013-03-25 2016-11-24 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2021093541A (ja) 2021-06-17
JP2014099643A (ja) 2014-05-29
JP2016076731A (ja) 2016-05-12
JP2018078314A (ja) 2018-05-17
KR101794182B1 (ko) 2017-11-06
DE112010004241T5 (de) 2013-05-08
US10847608B2 (en) 2020-11-24
US8766413B2 (en) 2014-07-01
JP6515990B2 (ja) 2019-05-22
US9252209B2 (en) 2016-02-02
CN105552115A (zh) 2016-05-04
US20210091175A1 (en) 2021-03-25
US20150303248A1 (en) 2015-10-22
US10998398B2 (en) 2021-05-04
CN102687277A (zh) 2012-09-19
JP5569532B2 (ja) 2014-08-13
US20180350902A1 (en) 2018-12-06
US10043865B2 (en) 2018-08-07
KR20120104537A (ko) 2012-09-21
US20160111489A1 (en) 2016-04-21
US10868111B2 (en) 2020-12-15
DE112010004241B4 (de) 2022-09-01
JP6844635B2 (ja) 2021-03-17
WO2011052787A1 (ja) 2011-05-05
CN104716174A (zh) 2015-06-17
JP7147891B2 (ja) 2022-10-05
CN102687277B (zh) 2016-01-20
US20200219971A1 (en) 2020-07-09
CN105552115B (zh) 2019-10-29
US20120267681A1 (en) 2012-10-25
US9070658B2 (en) 2015-06-30
US20140284657A1 (en) 2014-09-25
JPWO2011052787A1 (ja) 2013-03-21
JP2019106544A (ja) 2019-06-27
JP6264382B2 (ja) 2018-01-24

Similar Documents

Publication Publication Date Title
JP6264382B2 (ja) 半導体装置
US10867790B2 (en) Semiconductor device and method for manufacturing the same
US20190181221A1 (en) Semiconductor device and method for producing semiconductor device
WO2013141181A1 (ja) 半導体装置および半導体装置の製造方法
US20130221403A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP6639739B2 (ja) 半導体装置
WO2021177422A1 (ja) 半導体装置、半導体装置の製造方法および半導体装置を備えた電力変換装置
JP2018011030A (ja) 逆阻止ｍｏｓ型半導体装置および逆阻止ｍｏｓ型半導体装置の製造方法
CN104716174B (zh) 半导体器件以及用于制造半导体器件的方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160222

R150 Certificate of patent or registration of utility model

Ref document number: 5900521

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250