DE112015000670T5 - Halbleitervorrichtungsverfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtungsverfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112015000670T5
DE112015000670T5 DE112015000670.2T DE112015000670T DE112015000670T5 DE 112015000670 T5 DE112015000670 T5 DE 112015000670T5 DE 112015000670 T DE112015000670 T DE 112015000670T DE 112015000670 T5 DE112015000670 T5 DE 112015000670T5
Authority
DE
Germany
Prior art keywords
semiconductor layer
layer
semiconductor
carrier concentration
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112015000670.2T
Other languages
English (en)
Inventor
Yuichi Onozawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112015000670T5 publication Critical patent/DE112015000670T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine n-Feldstoppschicht ist durch erste bis vierte n-Schichten (10a bis 10d) gebildet, die Trägerspitzenwertkonzentrationen Cnpk1 bis Cnpk4 in unterschiedlichen Tiefen haben, und die Trägerspitzenwertkonzentration Cnpk1 der ersten n-Schicht (10a), die am weitesten auf der Kollektorseite ist, ist am höchsten. Die Trägerspitzenwertkonzentration Cppk der p+-Kollektorschicht (9) ist mindestens das Fünffache der Trägerkonzentration Cn1a an einer Grenzfläche (12a) der ersten n-Schicht (10a) und der p+-Kollektorschicht (9). Ein Gefälle der Trägerkonzentrationsverteilung eines Teils (22) der ersten n-Schicht (10a) von der Spitzenwertposition (20a) auf der Kollektorseite ist größer als ein Gefälle eines Endteils der zweiten bis vierten n-Schicht (10a bis 10d). Die Trägerkonzentration Cn1a an der Grenzfläche (12a) der ersten n-Schicht (10a) und der p+-Kollektorschicht (9) ist höchstens die Trägerkonzentration Cn2 an einer Grenzfläche (12b) der ersten n-Schicht (10a) und des Endteils der zweiten n-Schicht (10b). Somit kann eine Abweichung der Durchlassspannung vermindert werden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtung.
  • STAND DER TECHNIK
  • Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs), die auf einer Kollektorseite einer Driftschicht eine höhere Trägerkonzentration als die Driftschicht haben sowie eine Feldstoppschicht (FS) desselben Leitfähigkeitstyps wie die Driftschicht, sind nach dem Stand der Technik bekannt. Die Feldstoppschicht hat die Funktion, die Ausbreitung der Verarmungsschicht von der Emitterseite zur Kollektorseite beim Einschalten zu unterdrücken und die auf der Kollektorseite verbleibenden Träger zu erhöhen. Ferner ermöglicht das Anordnen der Feldstoppschicht die Steuerung der Injektion von Trägern von der Kollektorseite zu der Driftschicht und ermöglicht dadurch das Aufrechterhalten der Durchbruchspannung, auch wenn die Dicke der Driftschicht reduziert wird, um die Durchlassspannung zu senken.
  • Als ein IGBT mit einer Feldstoppschicht (nachfolgend FS-IGBT) wurde eine Vorrichtung vorgeschlagen, die eine Feldstoppschicht enthält, die einen höheren Konzentrationsspitzenwert als die Trägerkonzentration der Driftschicht hat, und eine Trägerkonzentrationsverteilung, bei welcher die Trägerkonzentration von diesem Konzentrationsspitzenwert zur Kollektorseite hin und der Emitterseite hin abnimmt (siehe beispielsweise Patentdokument 1 (Zeilen 16 bis 20 der unteren rechten Spalte von Seite 3, Zeilen 5 bis 11 der oberen rechten Spalte von Seite 4 und 1, 2)). In Patentdokument 1 ist die Trägerkonzentration der Feldstoppschicht gleich der Trägerkonzentration der Driftschicht an der Grenzfläche mit der Driftschicht und zeigt eine Spitzenwertbildung von der Driftschichtgrenzfläche zu der Kollektorseite hin und eine allmähliche Abnahme von dem Spitzenwert zu der Kollektorschicht hin.
  • Als Verfahren zum Bilden einer Feldstoppschicht, die eine solche Trägerkonzentrationsverteilung hat, ist im Stand der Technik ein Verfahren bekannt, das den Effekt von Protonendonatoren zur Bildung einer Feldstoppschicht nutzt. Bei diesem Verfahren wird eine Defektstellenschicht (Fehlstellen (V)) durch Protonenbestrahlung in einer vorbestimmten Tiefe von einer Rückfläche eines n–-Halbleitersubstrats gebildet, das eine n–-Driftschicht bildet. Auf die Defektstellen gestrahlte Wasserstoffatome (H) und Sauerstoffatome (O) in dem n–-Halbleitersubstrat verbinden sich und erzeugen Komplex-Defektstellen (Fehlstellen-Oxid-Wasserstoff-Defektstellen (VOH)). Die VOH-Defektstellen wirken als Donatoren (nachfolgend Wasserstoffdonatoren), die Elektronen zur Verfügung stellen, wodurch die Schicht der VOH-Defektstellen als eine n-Feldstoppschicht wirkt.
  • In der vorstehend beschriebenen Halbleitervorrichtung wird durch Wärmebehandlung nach der Protonenbestrahlung die VOH-Defektdichte gesteigert, was es ermöglicht, die Wasserstoffdonatorenkonzentration (VOH-Defektkonzentration) zu steigern. Ein Aktivierungsprozess zur Steigerung der Wasserstoffdonatorenkonzentration kann durch Niedertemperaturglühen mit 400°C oder weniger durchgeführt werden. Daher können beispielsweise bei der Produktion (Herstellung) einer Diode dünner Bauart oder eines IGBT dünner Bauart, bei welchen die Produktdicke durch Schleifen reduziert wurde, Prozesse nach der Reduzierung der Dicke des Halbleiterwafers beträchtlich eingeschränkt werden. Ferner kann eine breite (breites Trägerkonzentrationsprofil in Tiefenrichtung) n-Feldstoppschicht, die durch n-Schichten gebildet ist, die jeweilige Trägerkonzentrationsspitzenwerte in unterschiedlichen Tiefen haben, durch mehrfache Durchführung der Protonenbestrahlung mit unterschiedlichen Beschleunigungsspannungen gebildet werden (siehe beispielsweise Patentdokument 2).
  • Ferner wurde als ein Verfahren zum Bilden einer n-Feldstoppschicht durch Protonenbestrahlung ein Verfahren vorgeschlagen, bei dem eine Bestrahlung mit Protonen von einer Rückfläche eines Halbleiterwafers, eine gleichzeitige Bestrahlung mit zwei Arten von Lasern mit unterschiedlichen Wellenlängen und das Bilden einer n-Feldstoppschicht unter Verwendung der Wirkung der Protonendonatoren und anschließend das Bilden einer p+-Kollektorschicht in einem Gebiet, durch welches die Protonen treten (nachfolgend Protonentransmissionsgebiet) auf einer Rückseite des Halbleiterwafers erfolgt (siehe beispielsweise Patentdokument 3). Bei der in Patentdokument 3 beschriebenen Technik ist die Trägerkonzentration eines Teils (Endteils) der ein N-Feldstoppschicht nahe an einem pn-Übergang zu einer p+-Kollektorschicht höher als die Trägerkonzentration der n–-Driftschicht.
    Patentdokument 1: offengelegte japanische Patentveröffentlichung Nr. S64-082563
    Patentdokument 2: US-Patentanmeldung Nr. 2008/0001257
    Patentdokument 3: offengelegte japanische Patentveröffentlichung Nr. 2009-176892
  • OFFENBARUNG DER ERFINDUNG
  • DURCH DIE ERFINDUNG ZU LÖSENDES PROBLEM
  • Ungeachtet dessen besteht die Neigung, dass ein Gebiet (Protonentransmissionsgebiet) der Substratrückseite, durch welches die Protonen als Folge der Protonenbestrahlung zur Bildung der n-Feldstoppschicht einmal hindurch getreten sind, ein Wasserstoffdonator wird. Wenn daher die Protonenbestrahlung mit unterschiedlichen Beschleunigungsspannungen mehrmals durchgeführt wird, um eine breite n-Feldstoppschicht zu bilden, wird die Trägerkonzentration der n-Schicht, die der Kollektorseite am nächsten liegt, unter den die breite n-Feldstoppschicht bildenden n-Schichten hoch. Wenn die Trägerkonzentration dieser n-Schicht, die der Kollektorseite am nächsten liegt, in der Nähe der Grenzfläche mit der Kollektorschicht hoch ist, tritt das folgende Problem auf, wenn die Schaltgeschwindigkeit des IGBT gesteigert wird.
  • Mit anderen Worten muss bei der Steigerung der Schaltgeschwindigkeit des IGBT zur Unterdrückung der Injektionseffizienz von Löchern von der Kollektorseite die Trägerkonzentration der p+-Kollektorschicht gesenkt werden. Wenn jedoch die Trägerkonzentration der p+-Kollektorschicht gesenkt wird, nimmt die Trägerkonzentrationsdifferenz in Bezug auf die der Kollektorseite am nächsten liegende n-Schicht ab, was zu einem Problem der gesteigerten Abweichung der Durchlassspannung führt.
  • Auch wenn die n-Feldstoppschicht durch Ionenimplantation einer n-Störstelle, wie etwa Phosphor (P) oder Selen (Se) gebildet wird, nimmt die Trägerkonzentration der n-Feldstoppschicht in der Nähe der Kollektorschichtgrenzfläche zu und dasselbe Problem tritt auf.
  • Um die bei den vorstehend beschriebenen herkömmlichen Techniken auftretenden Probleme zu lösen, ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtung zu schaffen, die es ermöglichen, eine Abweichung der Durchlassspannung zu reduzieren.
  • MITTEL ZUR LÖSUNG DES PROBLEMS
  • Um die vorstehend beschriebenen Probleme zu lösen und die Aufgabe zu erfüllen, hat ein Verfahren zur Herstellung einer Halbleitervorrichtung, die einen Vorderflächen-Vorrichtungsaufbau, eine zweite Halbleiterschicht eines ersten Leitfähigkeitstyps und eine dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps gemäß vorliegender Erfindung enthält, die folgenden Eigenschaften. Der Vorderflächen-Vorrichtungsaufbau wird auf der Seite einer ersten Hauptoberfläche der ersten Halbleiterschicht des ersten Leitfähigkeitstyps gebildet. Die zweite Halbleiterschicht wird in einer Oberflächenschicht einer zweiten Hauptoberfläche der ersten Halbleiterschicht gebildet. Eine Trägerkonzentration der zweiten Halbleiterschicht ist höher als eine Trägerkonzentration der ersten Halbleiterschicht. Die dritte Halbleiterschicht wird in der Oberflächenschicht der zweiten Hauptoberfläche der ersten Halbleiterschicht an einer Position gebildet, die flacher ist als die zweite Halbleiterschicht. Ein erster Implantationsprozess der Implantation von Wasserstoffatomen von der Seite einer zweiten Hauptoberfläche des Halbleitersubstrats des ersten Leitfähigkeitstyps, welches Halbleitersubstrat die erste Halbleiterschicht bildet, und das Bilden einer Vielzahl von zweiten Halbleiterschichten des ersten Leitfähigkeitstyps, die einen Spitzenwert der Trägerkonzentration an wechselweise unterschiedlichen Tiefen von der zweiten Hauptoberfläche des Halbleitersubstrats haben, wird in der Oberflächenschicht der zweiten Hauptoberfläche des Halbleitersubstrats durchgeführt. Anschließend wird ein erster Wärmebehandlungsprozess zur Förderung der Erzeugung von Donatoren aus Wasserstoffatomen durch eine erste Wärmebehandlung durchgeführt. Nachfolgend werden ein zweiter Implantationsprozess der Implantation einer Störstelle des zweiten Leitfähigkeitstyps von der Seite der zweiten Hauptoberfläche des Halbleitersubstrats nach dem ersten Wärmebehandlungsprozess und das Bilden der dritten Halbleiterschicht des zweiten Leitfähigkeitstyps in der Oberflächenschicht der zweiten Hauptoberfläche des Halbleitersubstrats an einer flacheren Position als die zweite Halbleiterschicht durchgeführt. Danach werden ein zweiter Wärmebehandlungsprozess, bei dem das Halbleitersubstrat durch eine zweite Wärmebehandlung lokal erwärmt wird, um so die dritte Halbleiterschicht zu aktivieren und eine Trägerkonzentration an der Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht zu reduzieren, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, durchgeführt. Der zweite Wärmebehandlungsprozess schließt das Reduzieren der Trägerkonzentration an der Grenzfläche ein, sodass eine Konzentrationsdifferenz zu einem Spitzenwert der Trägerkonzentration der dritten Halbleiterschicht einen vorbestimmten oder größeren Wert in Bezug auf die Trägerkonzentration an der Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, annimmt.
  • Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung schließt der zweite Wärmebehandlungsprozess das Erwärmen der Seite der zweiten Hauptoberfläche des Halbleitersubstrats ein, sodass die Wasserstoffatome verschwinden und die Trägerkonzentration an der Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, abnimmt.
  • Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung schließt der zweite Wärmebehandlungsprozess das Verringern einer Trägerkonzentration eines Teils der zweiten Halbleiterschicht auf der Seite der dritten Halbleiterschicht ein, der am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, sodass sie niedriger ist als an einer Position des Spitzenwertes der Trägerkonzentration.
  • Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst der erste Wärmebehandlungsprozess das Bilden der Vielzahl der zweiten Halbleiterschichten dergestalt, dass sie eine Trägerkonzentrationsverteilung haben, die von der Position des Spitzenwerts zu der dritten Halbleiterschicht hin abnimmt, und dergestalt, dass die Trägerkonzentrationsverteilung eines zweiten Teils auf der Seite der dritten Halbleiterschicht von einer vorbestimmten Position ein Gefälle hat, das kleiner ist als ein Gefälle der Trägerkonzentrationsverteilung eines ersten Teils von der Position des Spitzenwerts zu der vorbestimmten Position auf der Seite der dritten Halbleiterschicht, und der zweite Wärmebehandlungsprozess umfasst das Verringern der Trägerkonzentration des zweiten Teils der zweiten Halbleiterschicht, der am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist.
  • Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst der zweite Wärmebehandlungsprozess das Erhöhen des Gefälles der Trägerkonzentrationsverteilung des zweiten Teils der zweiten Halbleiterschicht, der am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, sodass es größer als vor der zweiten Wärmebehandlung ist.
  • Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst der zweite Wärmebehandlungsprozess das Verringern der Trägerkonzentration an der Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, sodass sie höchstens eine Trägerkonzentration an einer Grenzfläche mit einer anderen der zweiten Halbleiterschichten, angrenzend an die zweite Halbleiterschicht ist.
  • Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst der zweite Wärmebehandlungsprozess das Verringern der Trägerkonzentration dergestalt, dass die Konzentrationsdifferenz zu dem Spitzenwert der Trägerkonzentration der dritten Halbleiterschicht mindestens das fünffache der Trägerkonzentration an der Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, wird.
  • Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst der zweite Implantationsprozess das Bilden der dritten Halbleiterschicht dergestalt, dass sie einen Spitzenwert der Trägerkonzentration hat, der mindestens einem Spitzenwert der Trägerkonzentration der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, entspricht.
  • Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst der zweite Wärmebehandlungsprozess das Verringern der Trägerkonzentration an der Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, sodass sie etwa der Trägerkonzentration der ersten Halbleiterschicht entspricht.
  • Zur Lösung der vorstehend beschriebenen Probleme und zur Erfüllung der Aufgabe hat eine Halbleitervorrichtung gemäß der vorliegenden Erfindung der folgenden Eigenschaften. Ein Vorderflächen-Vorrichtungsaufbau wird auf der Seite einer ersten Hauptoberfläche einer ersten Halbleiterschicht eines ersten Leitfähigkeitstyps gebildet. Eine Vielzahl von zweiten Halbleiterschichten des ersten Leitfähigkeitstyps sind in einer Oberflächenschicht einer zweiten Hauptoberfläche der ersten Halbleiterschicht gebildet, wobei sie eine Trägerkonzentration haben, die höher ist als die der ersten Halbleiterschicht, und einen Spitzenwert der Trägerkonzentration an wechselweise unterschiedlichen Tiefen von der zweiten Hauptoberfläche der ersten Halbleiterschicht. Die Vielzahl der zweiten Halbleiterschichten hat eine Trägerkonzentrationsverteilung, die von einer Position des Spitzenwerts zu der dritten Halbleiterschicht hin abnimmt. Die Vielzahl der zweiten Halbleiterschichten ausschließlich der zweiten Halbleiterschicht, die am weitesten auf der Seite einer dritten Halbleiterschicht gebildet ist, hat auf der Seite der dritten Halbleiterschicht einen zweiten Teil von einer vorbestimmten Position, für welchen ein Gefälle der Trägerkonzentrationsverteilung geringer ist als ein Gefälle der Trägerkonzentrationsverteilung bei einem ersten Teil von der Position des Spitzenwertes zu der vorbestimmten Position auf der Seite der dritten Halbleiterschicht. Ein Gefälle der Trägerkonzentrationsverteilung der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, ist größer als das Gefälle der Trägerkonzentrationsverteilung des zweiten Teils. Die dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps wird in der Oberflächenschicht der zweiten Hauptoberfläche der ersten Halbleiterschicht an einer Position gebildet, die flacher ist als die zweite Halbleiterschicht.
  • Bei der Halbleitervorrichtung gemäß der vorliegenden Erfindung ist die Trägerkonzentration an der Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, höchstens eine Trägerkonzentration einer Grenzfläche mit einer anderen der zweiten Halbleiterschichten, angrenzend an die zweite Halbleiterschicht.
  • Bei der Halbleitervorrichtung gemäß der vorliegenden Erfindung beträgt ein Spitzenwert der Trägerkonzentration der dritten Halbleiterschicht mindestens das Fünffache der Trägerkonzentration an der Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist.
  • Bei der Halbleitervorrichtung gemäß der vorliegenden Erfindung ist der Vorderflächen-Vorrichtungsaufbau gebildet durch: ein erstes Halbleitergebiet des zweiten Leitfähigkeitstyps, das in der Oberflächenschicht der ersten Hauptoberfläche der ersten Halbleiterschicht gebildet ist; ein zweites Halbleitergebiet des ersten Halbleitertyps, das in dem ersten Halbleitergebiet gebildet ist; einen Gate-Isolierfilm, der so gebildet ist, dass er mit einem Gebiet des ersten Halbleitergebiets zwischen der ersten Halbleiterschicht und dem zweiten Halbleitergebiet in Kontakt ist; und eine Gate-Elektrode, die auf einer gegenüberliegenden Seite des ersten Halbleitergebiets den Gate-Isolierfilm sandwichartig einschließend gebildet ist. Die Halbleitervorrichtung enthält ferner: eine erste Elektrode, die mit dem ersten Halbleitergebiet und dem zweiten Halbleitergebiet in Kontakt ist; und eine zweite Elektrode, die mit der zweiten Hauptoberfläche der ersten Halbleiterschicht in Kontakt ist.
  • Gemäß der vorliegenden Erfindung kann nach der Bildung der dritten Halbleiterschicht die Trägerkonzentration an einer Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht liegt, verringert werden. Somit kann ungeachtet der Trägerkonzentration der dritten Halbleiterschicht eine Konzentrationsdifferenz der Trägerspitzenkonzentration der dritten Halbleiterschicht und der Trägerkonzentration an der Grenzfläche der zweiten Halbleiterschicht, die am weitesten an der dritten Halbleiterschicht liegt, mit der dritten Halbleiterschicht auf einem vorbestimmten Wert oder darüber gehalten werden.
  • AUSWIRKUNG DER ERFINDUNG
  • Die Halbleitervorrichtung und das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung erzielen die Auswirkung, dass die Abweichung der Durchlassspannung reduziert werden kann.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht eines Aufbaus einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • 2 ist ein Kennliniendiagramm der Trägerkonzentrationsverteilung an der Schnittlinie A-A' in 1;
  • 3 ist ein vergrößertes Kennliniendiagramm einer Trägerkonzentrationsverteilung auf einer Kollektorseite von 2;
  • 4 ist ein Kennliniendiagramm der Durchlassspannungsabweichung der Halbleitervorrichtung gemäß der Ausführungsform; und
  • 5 ist ein Ablaufplan, der eine Übersicht des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform darstellt.
  • BESTE AUSFÜHRUNGSWEISE(N) DER ERFINDUNG
  • Ausführungsformen einer Halbleitervorrichtung und eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung werden unter Bezugnahme auf die beiliegenden Zeichnungen im Detail beschrieben. In der vorliegenden Beschreibung und den beiliegenden Zeichnungen bedeutet ein vorangestelltes n oder p bei Schichten und Gebieten, dass die Majoritätsträger Elektronen oder Löcher sind. Zusätzlich ein bedeutet ein an das n oder das p angefügtes + oder –, dass die Störstellenkonzentration höher bzw. niedriger ist als in Schichten und Gebieten ohne + oder –. In der nachfolgenden Beschreibung der Ausführungsformen und den beiliegenden Zeichnungen sind identische Bauelemente mit denselben Bezugszeichen bezeichnet und auf eine wiederholte Beschreibung wird verzichtet.
  • Aufbau der Halbleitervorrichtung
  • Ein Aufbau einer Halbleitervorrichtung gemäß einer Ausführungsform wird beschrieben. 1 ist eine Querschnittsansicht des Aufbaus der Halbleitervorrichtung gemäß der Ausführungsform. In 1 ist eine einzelne Zelleneinheit (Funktionseinheit einer Vorrichtung) eines aktiven Gebiets (Gebiet, in welchem der Strom während des EIN-Zustands fließt), das für die Stromansteuerung verantwortlich ist, dargestellt, und andere Zelleneinheiten, die wiederholt angeordnet sind, sodass sie dieser Zelleneinheit benachbart sind, und ein den Umfang des aktiven Gebiets umgebender Randabschlussaufbau sind nicht dargestellt. Der Randabschlussaufbau ist ein Gebiet, welches das elektrische Feld einer Substrat-Vorderflächenseite einer n–-Driftschicht abschwächt, die Durchbruchspannung aufrechterhält und beispielsweise einen Abschlussaufbau aufweist, in welchem Schutzringe, Feldplatten und RESURF kombiniert sind.
  • Die in 1 dargestellte Halbleitervorrichtung ist ein FS-IGBT, der eine n-Feldstoppschicht 10 aufweist, die auf einer Kollektorseite der n–-Driftschicht 1 gebildet ist und eine Trägerkonzentration hat, die höher ist als diejenige der n–-Driftschicht 1. In der vorliegenden Ausführungsform ist eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps gemäß der vorliegenden Erfindung durch die n–-Driftschicht 1 gebildet und eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps gemäß der vorliegenden Erfindung ist durch die n-Feldstoppschicht 10 gebildet. Ferner ist in der vorliegenden Ausführungsform eine zweite Hauptoberfläche durch die Kollektorseite der n–-Driftschicht 1 gebildet.
  • Insbesondere sind ein MOS-Gate-Aufbau, der aus einem p-Basisgebiet 2, einem Graben 3, einem Gate-Isolierfilm 4, einer Gate-Elektrode 5 und einem n+-Emittergebiet 6 gebildet ist, auf einer Vorderflächenseite (Seite der ersten Hauptoberfläche) eines n–-albleitersubstrats (Halbleiterchip) angeordnet, welches die n–-Driftschicht 1 bildet. In der vorliegenden Ausführungsform ist ein Vorderflächen-Vorrichtungsaufbau gemäß der vorliegenden Erfindung durch den MOS-Gate-Aufbau gebildet.
  • Das p-Basisgebiet 2 ist in einer Oberflächenschicht einer vorderen Oberfläche des n–-Halbleitersubstrats angeordnet. Der Graben 3 durchdringt das p-Basisgebiet 2 in einer Tiefenrichtung und erreicht die n–-Driftschicht 1. Innerhalb des Grabens 3 ist der Gate-Isolierfilm 4 entlang einer Innenwand des Grabens 3 angeordnet und die Gate-Elektrode 5 ist auf dem Gate-Isolierfilm 4 angeordnet.
  • Das n+-Emittergebiet 6 ist selektiv in dem p-Basisgebiet 2 dergestalt angeordnet, dass es über den auf einer Seitenwand des Grabens 3 angeordneten Gate-Isolierfilm der Gate-Elektrode 5 gegenüberliegt. Ein p+-Kontaktgebiet (nicht dargestellt) kann selektiv in dem p-Basisgebiet 2 dergestalt angeordnet sein, dass es Kontakt mit dem n+-Emittergebiet 6 hat. Eine Emitterelektrode 8 hat Kontakt mit dem p-Basisgebiet 2 (oder dem p+-Kontaktgebiet) und dem n+-Emittergebiet 6 und ist von der Gate-Elektrode 5 durch einen Zwischenschichtisolierfilm 7 elektrisch isoliert.
  • Eine p+-Kollektorschicht 9 ist in einer Oberflächenschicht einer Rückfläche des n–-Halbleitersubstrats angeordnet. In der vorliegenden Ausführungsform ist eine dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps gemäß der vorliegenden Erfindung durch die p+-Kollektorschicht 9 gebildet. Die n-Feldstoppschicht 10 ist an einer Position angeordnet, die von der Substratrückfläche tiefer ist als die p+-Kollektorschicht 9. Die p+-Kollektorschicht 9 ist in einem Gebiet angeordnet (nachfolgend Wasserstofftransmissionsgebiet), durch welches während der Ionenimplantation von Wasserstoff (H) (nachfolgend Wasserstoffionenimplantation) Wasserstoffatome treten, um die nachfolgend beschriebene n-Feldstoppschicht zu bilden.
  • Eine Kollektorelektrode 11 steht mit der p+-Kollektorschicht 9 in Kontakt. Die n-Feldstoppschicht 10 ist durch mehrere n-Schichten gebildet, bei welchen die Trägerkonzentration jeweils in unterschiedlichen Tiefen von der Rückfläche des n–-Halbleitersubstrats einen Spitzenwert hat (nachfolgend Trägerspitzenwertkonzentration). In 1 ist eine durch vier n-Schichten gebildete n-Feldstoppschicht 10 dargestellt. Die n-Feldstoppschicht hat ein breites (in Tiefenrichtung ausgedehntes) Trägerkonzentrationsprofil.
  • Hier wird als Beispiel ein Fall beschrieben, in welchem die n-Feldstoppschicht 10 durch vier n-Schichten (nachfolgend erste bis vierte n-Schicht) 10a bis 10d gebildet ist, die Trägerspitzenwertkonzentrationen in unterschiedlichen Tiefen von der Rückfläche des n–-Halbleitersubstrats haben. Die erste n-Schicht 10a ist am weitesten auf der Kollektorseite angeordnet und steht mit der p+-Kollektorschicht 9 in Kontakt. Die zweite n-Schicht 10b ist weiter auf einer Emitterseite als die erste n-Schicht 10a angeordnet und steht mit der ersten n-Schicht 10a in Kontakt. Die dritte n-Schicht 10c ist weiter auf der Emitterseite als die zweite n-Schicht 10b angeordnet und steht mit der zweiten n-Schicht 10b in Kontakt. Die vierte n-Schicht 10d ist weiter auf der Emitterseite als die dritte n-Schicht 10c angeordnet und steht mit der dritten n-Schicht 10c in Kontakt.
  • Ein nachfolgend beschriebener Endteil ist in der ersten n-Schicht 10a nicht angeordnet. Die Trägerkonzentration der ersten n-Schicht 10a an der Grenzfläche zur p+-Kollektorschicht 9 ist niedriger als in dem Fall, wenn der Endteil angeordnet ist. In 1 ist ein Zustand, in welchem die Trägerkonzentration auf der Seite der p+-Kollektorschicht 9, wo der Endteil in der ersten n-Schicht 10a nicht angeordnet ist, niedrig ist, ohne Schraffur nahe der Grenzfläche der p+-Kollektorschicht 9 der ersten n-Schicht 10a angezeigt. Andererseits ist der Endteil jeweils in der zweiten bis vierten n-Schicht 10b bis 10d angeordnet. Die Endteile der zweiten bis vierten n-Schicht 10b bis 10d stehen jeweils mit der ersten bis dritten n-Schicht 10a bis 10c auf der Kollektorseite in Kontakt. Die Dicken der ersten bis vierten n-Schicht 10a bis 10d können jeweils unterschiedlich sein oder können gleich sein.
  • Die Trägerkonzentrationsverteilung der n-Feldstoppschicht 10 (erste bis vierte n-Schicht 10a bis 10d) wird unter Bezug auf die 2 bis 4 beschrieben. 2 ist ein Kennliniendiagramm der Trägerkonzentrationsverteilung an einer Schnittlinie A-A' in 1. 3 ist ein vergrößertes Kennliniendiagramm der Trägerkonzentrationsverteilung auf der Kollektorseite von 2. 4 ist ein Kennliniendiagramm der Durchlassspannungsabweichung der Halbleitervorrichtung gemäß der Ausführungsform. 3 zeigt die Trägerkonzentrationsverteilung von 2 in Tiefen (durch einen Pfeil 21 bezeichneter Teil) von der Substratrückfläche (Übergangsgrenzfläche der p+-Kollektorschicht 9 und der Kollektorelektrode 11) bis zu einer Nähe des Endteils der zweiten n-Schicht 10b.
  • Die Trägerkonzentrationsverteilung vor und nach dem Laserglühen (ohne Laserglühen, mit Laserglühen) bei dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform, welches nachfolgend beschrieben wird, ist in den 2 und 3 dargestellt. ”Ohne Laserglühen” ist ein Zustand vor dem Laserglühen und ist die Trägerkonzentrationsverteilung der n-Feldstoppschicht 10 während der Herstellung. ”Mit Laserglühen” ist ein Zustand nach dem Laserglühen und ist die Trägerkonzentrationsverteilung der n-Feldstoppschicht 10 bei Vollendung der Vorrichtung (des Produkts). Nachfolgend wird die Trägerkonzentrationsverteilung der n-Feldstoppschicht 10 bei Fertigstellung des Produkts beschrieben.
  • Wie in den 2 und 3 gezeigt, haben die erste bis vierte n-Schicht 10a bis 10d der n-Feldstoppschicht 10 jeweils Trägerspitzenwertkonzentrationen Cnpk1 bis Cnpk4 in unterschiedlichen Tiefen von der Rückfläche des n–-Halbleitersubstrats und haben eine Trägerkonzentrationsverteilung, die eine Abnahme von der Tiefenposition, an welcher die Trägerspitzenwertkonzentration Cnpk1 bis Cnpk4 auftritt (nachfolgend Spitzenwertposition) 20a bis 20d, zu der Kollektorseite und der Emitterseite hin zeigt. Die Trägerspitzenwertkonzentrationen Cnpk1 bis Cnpk4 nehmen entsprechend der Nähe der ersten bis vierten n-Schicht 10a bis 10d zu der Kollektorseite zu (Cnpk1 > Cnpk2 > Cnpk3 > Cnpk4). Mit anderen Worten ist unter den Trägerspitzenwertkonzentrationen Cnpk1 bis Cnpk4 der ersten bis vierten n-Schicht 10a bis 10d die Trägerspitzenwertkonzentration Cnpk1 der ersten n-Schicht 10, die am weitesten auf der Kollektorseite angeordnet ist, am höchsten.
  • Die Trägerspitzenwertkonzentration Cnpk1 der ersten n-Schicht 10a ist beispielsweise die Trägerspitzenwertkonzentration Cppk der p+-Kollektorschicht 9 oder geringer (Cppk/Cnpk1 ≥ 1). Wenn die Trägerspitzenwertkonzentration Cppk der p+-Kollektorschicht 9 geringer ist als die Trägerspitzenwertkonzentration Cnpk1 der ersten n-Schicht 10a, kann der ohmsche Kontakt mit der Kollektorelektrode 11 hergestellt werden, wobei jedoch die Lochinjektionseffizienz zu niedrig wird und die Vorrichtung nicht als ein IGBT arbeiten kann.
  • Die Injektionseffizienz von Löchern von der Kollektorseite wird unterdrückt, indem eine Konzentrationsdifferenz Cpn1 der Trägerspitzenwertkonzentration Cppk der p+-Kollektorschicht 9 und die Trägerspitzenwertkonzentration Cnpk1 der ersten n-Schicht 10a ordnungsgemäß eingestellt werden. Insbesondere kann beispielsweise eine Hochgeschwindigkeit-Umschaltung erreicht werden, indem die Trägerspitzenwertkonzentration Cppk der p+-Kollektorschicht 9 abgesenkt wird, um die Konzentrationsdifferenz Cnp1 der Trägerspitzenwertkonzentration Cppk der p+-Kollektorschicht 9 und die Trägerspitzenwertkonzentration Cnpk1 der ersten n-Schicht 10a zu reduzieren.
  • Die Trägerspitzenwertkonzentration Cnpk1 der ersten n-Schicht 10a kann etwa das Zehnfache der Trägerkonzentration Cn1a einer Grenzfläche 12a der ersten n-Schicht 10a und der p+-Kollektorschicht 9 oder größer sein (Cnpk1/Cn1a ≥ 1), um dadurch eine weitere Steigerung der Schaltgeschwindigkeit zu ermöglichen. Die Grenzfläche 12a der ersten n-Schicht 10a und der p+-Kollektorschicht 9 ist eine Tiefenposition, wo eine Trägerkonzentration (Donatorkonzentration) Cn1a der ersten n-Schicht 10a und eine Trägerkonzentration (Akzeptorkonzentration) der p+-Kollektorschicht 9 im Wesentlichen gleich sind.
  • Im Hinblick auf die Reduzierung der Dicke des n–-Halbleitersubstrats zur Verringerung der Vorrichtungsgröße kann eine Tiefe der Spitzenwertposition 20a der ersten n-Schicht 10a von der Substratrückfläche so weit als möglich von der Grenzfläche 12a der ersten n-Schicht 10a und der p+-Kollektorschicht 9 entfernt sein, um dadurch die Reduzierung der Abweichung der Durchlassspannung ΔVon zu ermöglichen.
  • Der Endteil ist in jeder der zweiten bis vierten ein N-Schicht 10b bis 10d angeordnet. Die Endteile der zweiten bis vierten n-Schicht 10b bis 10d stehen jeweils mit der ersten bis dritten n-Schicht 10a bis 10c auf der Kollektorseite in Kontakt. Der Endteil ist ein Teil einer n-Schicht, wo die Trägerkonzentration entlang einem allmählichen Gefälle (ähnlich einem geschwungenen Rand) von einem Wendepunkt (Umschlagpunkt des Konzentrationsgefälles) auf der Kollektorseite zur Kollektorseite hin in einem vorbestimmten Abstand von der Spitzenwertposition abnimmt.
  • Insbesondere ist der Endteil ein Teil einer n-Schicht von dem Wendepunkt (= flache Position entsprechend der Standardabweichung σ auf der Kollektorseite von der Spitzenwertposition) der Trägerkonzentrationsverteilung, wo die Abnahme einer Gauss'schen Verteilungskurve von der Spitzenwertposition zu der Kollektorseite hin folgt, bis zu einer benachbarten n-Schicht auf der Kollektorseite. Das Gefälle der Trägerkonzentrationsverteilung des Endteils nimmt auf der Kollektorseite allmählicher ab als das Gefälle der Trägerkonzentrationsverteilung von der Spitzenwertposition zu dem Wendepunkt (zwischen der Spitzenwertposition und dem Endteil).
  • Die Trägerkonzentration Cn2 an der Grenzfläche 12b der ersten n-Schicht 10a mit dem Endteil der zweiten n-Schicht 10b ist niedriger als die Trägerspitzenwertkonzentration Cnpk1 der ersten n-Schicht 10a und höher als die Trägerkonzentration Cn3 einer Grenzfläche 12c der zweiten n-Schicht 10b mit dem Endteil der dritten n-Schicht 10c. Die Trägerkonzentration Cn3 der Grenzfläche 12c der zweiten n-Schicht 10b mit dem Endteil der dritten n-Schicht 10c ist höher als die Trägerkonzentration Cn4 einer Grenzfläche 12d der dritten n-Schicht 10c mit dem Endteil der vierten n-Schicht 10d. Die Trägerkonzentration Cn4 der Grenzfläche 12d der dritten n-Schicht 10c mit dem Endteil der vierten n-Schicht 10d ist höher als die Trägerkonzentration (d. h. Trägerkonzentration Cn5 der n–-Driftschicht 1) einer Grenzfläche 12e der vierten n-Schicht 10d mit der n–-Driftschicht 1 (Cnpk1 > Cn2 > Cn3 > Cn4 > Cn5).
  • Der Endteil ist in der ersten n-Schicht 10a nicht vorgesehen. Mit anderen Worten nimmt die Trägerkonzentrationsverteilung der ersten n-Schicht 10a in einem Teil 22 derselben auf der Kollektorseite von der Spitzenwertposition 20a zu der Kollektorseite hin ab und die Abnahme hat ein im Wesentlichen konstantes Gefälle. Der Teil 22 der ersten n-Schicht 10a auf der Kollektorseite von der Spitzenwertposition 20a ist ein Teil der ersten n-Schicht 10a von der Spitzenwertposition 20a zu der Grenzfläche 12a mit der p+-Kollektorschicht 9. Das Gefälle der Trägerkonzentrationsverteilung der ersten n-Schicht 10a im Teil 22 auf der Kollektorseite von der Spitzenwertposition 20a ist größer als die Gefälle der Endteile der zweiten bis vierten n-Schicht 10b bis 10d.
  • Ferner ist das Gefälle der Trägerkonzentrationsverteilung der ersten n-Schicht 10a in dem Teil 22 auf der Kollektorseite von der Spitzenwertposition 20a größer als das Gefälle der Trägerkonzentrationsverteilung eines Endteils 33 der ersten n-Schicht 10a in einem Zustand ohne Laserglühen. In dem Zustand ohne Laserglühen ist der Endteil 33 der ersten n-Schicht 10a ein Teil der ersten n-Schicht 10a von einem Wendepunkt 31 in einem vorbestimmten Abstand von der Spitzenwertposition 20a auf der Kollektorseite zu der Grenzfläche 12a mit der p+-Kollektorschicht 9. In dem Zustand ohne Laserglühen ist die Trägerkonzentration Cn1a an der Grenzfläche 12a der ersten n-Schicht 10a und der p+-Kollektorschicht 9 niedriger als die Trägerkonzentration Cn1b an der Grenzfläche 12f der p+-Kollektorschicht 9 und des Endteils 33 der ersten n-Schicht 10a (Cn1a < Cn1b).
  • Ferner kann die Trägerkonzentration Cn1a an der Grenzfläche 12a der ersten n-Schicht 10a und der p+-Kollektorschicht 9 etwa gleich oder geringer sein als die Trägerkonzentration Cn2 an der Grenzfläche 12b der ersten n-Schicht 10a und des Endteils der zweiten n-Schicht 10b (Cn1a ≤ Cn2), um es dadurch zu ermöglichen, dass die Konzentrationsdifferenz Cpn2 (= Cppk/Cn1a) der Trägerspitzenwertkonzentration Cppk der p+-Kollektorschicht 9 und der Trägerkonzentration Cn1a an der Grenzfläche der ersten n-Schicht 10a und der p+-Kollektorschicht 9 erhöht wird.
  • Als Resultat kann auch dann, wenn die Trägerspitzenwertkonzentration Cppk der p+-Kollektorschicht 9 reduziert wird, um die Schaltgeschwindigkeit zu steigern, die Abweichung der Durchlassspannung ΔVon reduziert werden. Die Trägerspitzenwertkonzentration Cppk der p+-Kollektorschicht 9 ist dann, wenn die Schaltgeschwindigkeit gesteigert werden soll, beispielsweise 1015/cm3 (vorzugsweise 6 × 1017/cm3 oder weniger).
  • Insbesondere kann die Trägerspitzenwertkonzentration Cppk der p+-Kollektorschicht 9 beispielsweise etwa das Fünffache der Trägerkonzentration Cn1a an der Grenzfläche 12a der ersten n-Schicht 10a und der p+-Kollektorschicht 9 oder größer sein (Cppk/Cn1a ≥ 5) und kann bevorzugter beispielsweise etwa das Zehnfache oder größer sein (Cppk/Cn1a ≥ 10). Durch Einstellen der Konzentrationsdifferenz Cpn2 der Trägerspitzenwertkonzentration Cppk der p+-Kollektorschicht 9 und der Trägerkonzentration Cn1a an der Grenzfläche 12a der ersten n-Schicht 10a und der p+-Kollektorschicht 9 auf diese Weise kann, wie in 4 dargestellt, die Abweichung der Durchlassspannung ΔVon beispielsweise auf etwa 5% oder weniger unterdrückt werden. Ein oberer Grenzwert der Konzentrationsdifferenz Cpn2 der Trägerspitzenwertkonzentration Cppk der p+-Kollektorschicht 9 und der Trägerkonzentration Cn1a an der Grenzfläche 12a der ersten n-Schicht 10a und der p+-Kollektorschicht 9 kann beispielsweise unter Berücksichtigung der Schaltgeschwindigkeit wie vorstehend beschrieben festgelegt werden.
  • Die Trägerkonzentration Cn1a an der Grenzfläche 12a der ersten n-Schicht 10a und der p+-Kollektorschicht 9 kann auf etwa die Störstellenkonzentration (d. h. die Störstellenkonzentration Cn5 der n–-Driftschicht 1) einer Substratmasse reduziert werden. Die Substratmasse ist eine einkristalline Silicium-Substratmasse, die durch ein allgemeines Kristall-Wachstumsverfahren gezogen wurde, wie etwa das Czochralski-Verfahren oder ein Zonenschmelzverfahren. Mit anderen Worten kann die Trägerkonzentration Cn1a an der Grenzfläche 12a der ersten n-Schicht 10a und der p+-Kollektorschicht 9 niedriger sein als die Trägerkonzentration Cn2 an der Grenzfläche 12b der ersten n-Schicht 10a und des Endteils der zweiten n-Schicht 10b, die Trägerkonzentration Cn3 an der Grenzfläche 12c der zweiten n-Schicht 10b und des Endteils der dritten n-Schicht 10c und die Trägerkonzentration Cn4 an der Grenzfläche 12d der dritten n-Schicht 10c und des Endteils der vierten n-Schicht 10d.
  • Verfahren zur Herstellung der Halbleitervorrichtung
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform wird beschrieben. 5 ist ein Ablaufdiagramm, das einen Überblick des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform darstellt. Ein Vorderflächen-Vorrichtungsaufbau, der durch den MOS-Gate-Aufbau, den Zwischenschicht-Isolierfilm 7, die Emitterelektrode 8, einen Randabschlussaufbau (nicht dargestellt) und einen Passivierungsfilm (nicht dargestellt) etc. gebildet ist, wird durch ein allgemeines Verfahren auf einer Vorderfläche Seite eines n–-Halbleitersubstrats (Halbleiterwafer) gebildet und bildet die n–-Driftschicht 1 (Schritt S1). Anschließend wird das n–-Halbleitersubstrat von der Seite der Rückfläche auf eine Position einer Produktdicke zur Verwendung als Halbleitervorrichtung geschliffen (Schritt S2).
  • Anschließend wird die n-Feldstoppschicht in der n–-Driftschicht 1 durch Ionenimplantation von Wasserstoff von der Seite der Rückfläche des n–-Halbleitersubstrats gebildet (Schritt S3). In der vorliegenden Ausführungsform wird ein erster Implantationsprozess gemäß der vorliegenden Erfindung durch den Prozess in Schritt S3 realisiert. In Schritt S3 wird die Wasserstoffionenimplantation mehrmals mit unterschiedlichen Beschleunigungsspannungen durchgeführt, um so die erste bis vierten n-Schicht 10a bis 10d zu bilden, bei welchen die Spitzenwertpositionen 20a bis 20d der Trägerspitzenwertkonzentrationen Cnpk1 bis Cnpk4 die Positionen der Implantationstiefe (d. h. Reichweite Rp der Wasserstoffionenimplantation) jeder Wasserstoffionenimplantation sind. Die Implantationstiefe der Wasserstoffionenimplantation ist tiefer als eine Penetrationstiefe eines von der Substratrückfläche aufgestrahlten Lasers bei einem Laserglühprozess zur Aktivierung der p+-Kollektorschicht 9, der weiter unten beschrieben wird.
  • Insbesondere kann die Wasserstoffionenimplantation in Schritt S3 beispielsweise eine Protonenimplantation (Protonenbestrahlung) sein. Eine Defektstellenschicht (Fehlstellen (V)) wird durch Protonenbestrahlung in einer vorbestimmten Tiefe von einer Rückfläche eines n–-Halbleitersubstrats gebildet, das eine n–-Driftschicht bildet. Auf die Defektstellen gestrahlte Wasserstoffatome (H) und Sauerstoffatome (O) in dem n–-Halbleitersubstrat verbinden sich und erzeugen Komplex-Defektstellen (VOH-Defekte). Die VOH-Defektstellen wirken als Donatoren (Wasserstoffdonatoren), die Elektronen zur Verfügung stellen, wodurch die Schicht der VOH-Defektstellen als die n-Feldstoppschicht 10 wirkt.
  • Ofenglühen (erste Wärmebehandlung) zur Steigerung der VOH-Defektdichte und Erhöhung der Wasserstoffdonatorenkonzentration (VOH-Defektkonzentration) wird durchgeführt (Schritt S4). In der vorliegenden Ausführungsform wird ein erster Wärmebehandlungsprozess gemäß der vorliegenden Erfindung durch den Prozess in Schritt S4 realisiert. Durch das Ofenglühen in Schritt S4 schreitet die Erzeugung von Wasserstoffdonatoren voran und bildet in der n–-Driftschicht eine Donatorschicht, welche die Trägerspitzenwertkonzentrationen Cnpk1 bis Cnpk4 hat, die höher sind als die Trägerkonzentration Cn5 des n–-Halbleitersubstrats. Die Donatorschicht ist die erste bis vierte n-Schicht 10a bis 10d.
  • Ferner wird durch die Wasserstoffionenimplantation und das Ofenglühen in den Schritten S3 und S4 ein Wasserstofftransmissionsgebiet (nicht dargestellt), das eine Wasserstoffkonzentration hat, die gleich oder größer ist als eine Wasserstoffkonzentration des n–-Halbleitersubstrats (Substratmasse) vor der Wasserstoffionenimplantation, d. h. bevor es dem Herstellungsprozess unterzogen wird, in einem Gebiet (der Kollektorseite) gebildet, das von der Substratrückfläche flacher als die n-Feldstoppschicht 10 ist. Dieses Wasserstofftransmissionsgebiet kann ein Donatorgebiet sein.
  • Durch die bisherigen Prozesse erreicht die Trägerkonzentrationsverteilung der ersten bis vierten n-Schicht 10a bis 10d die Trägerkonzentrationsverteilung des Zustands ohne Laserglühen in den 2 und 3. Mit anderen Worten wird der Endteil 33 in der ersten bis vierten n-Schicht 10a bis 10d jeweils gebildet. Die Trägerkonzentration Cn1b an der Grenzfläche 12f der p+-Kollektorschicht 9 und des Endteils 33 der ersten n-Schicht 10a ist höher als die Trägerkonzentrationen Cn2 bis Cn4 an den Grenzflächen 12b bis 12d der Endteile der zweiten bis vierten n-Schicht 10b bis 10d und der ersten bis dritten n-Schicht 10a bis 10c jeweils angrenzend an die Endteile der zweiten bis vierten n-Schicht 10b bis 10d auf der Kollektorseite (Cn1b > Cn2 > Cn3 > Cn4).
  • Anschließend wird von der Seite der Rückfläche des n–-Halbleitersubstrats nach dem Schleifen beispielsweise eine p-Störstelle, wie etwa Bor, ionenimplantiert (nachfolgend p-Störstellen-Ionenimplantation), wodurch die p+-Kollektorschicht 9 der Oberflächenschicht der Rückfläche des n–-Halbleitersubstrats an einer Position gebildet wird, die flacher ist als die n-Feldstoppschicht 10 (Schritt S5). Insbesondere wird die p+-Kollektorschicht 9 in dem Wasserstofftransmissionsgebiet der Substratrückfläche gebildet. In der vorliegenden Ausführungsform wird ein zweiter Implantationsprozess gemäß der vorliegenden Erfindung durch den Prozess in Schritt S5 verwirklicht.
  • Anschließend wird eine Bestrahlung mit einem Laser mit einer vorbestimmten Penetrationstiefe von der Rückfläche des n–-Halbleitersubstrats vorgenommen und das Laserglühen (zweite Wärmebehandlung) wird durchgeführt (Schritt S6). Die p+-Kollektorschicht 9 wird aktiviert und die Trägerkonzentration Cn1b in der Nähe der Grenzfläche 12f der p+-Kollektorschicht 9 und des Endteils 33 der ersten n-Schicht 10a wird durch Laserglühen reduziert. In der vorliegenden Ausführungsform wird ein zweiter Wärmebehandlungsprozess gemäß der vorliegenden Erfindung durch den Prozess in Schritt S6 realisiert.
  • Insbesondere wird ein Teil bis zu einer relativ flachen Tiefe von der mit Laser bestrahlten Oberfläche (die Substratrückfläche), beispielsweise etwa 2 μm bis 3 μm, auf etwa 1000°C oder höher (beispielsweise etwa den Schmelzpunkt von Silicium (Si), 1416°C) erwärmt und geschmolzen, wodurch Wasserstoffdonatoren (VOH-Defekte) verschwinden und die Trägerkonzentration in dem erwärmten Teil abnimmt. Dabei wird die Trägerkonzentration in der Nähe der Grenzfläche 12a der ersten n-Schicht 10a und der p+-Kollektorschicht 9 reduziert, sodass die Konzentrationsdifferenz Cpn2 der Trägerspitzenwertkonzentration Cppk der p+-Kollektorschicht 9 und der Trägerkonzentration Cn1a an der Grenzfläche der p+-Kollektorschicht 9 und der ersten n-Schicht 10a nach dem Laserglühen in den vorstehend beschriebenen Bereich kommt. Als Resultat wird das Gefälle der Trägerkonzentrationsverteilung der ersten n-Schicht 10a in dem Teil 22 auf der Kollektorseite von der Spitzenwertposition 20a der Verteilung größer als vor dem Laserglühen (ohne Laserglühen).
  • Insbesondere verschwindet beispielsweise der Endteil 33 der ersten n-Schicht 10a und das Gefälle der Trägerkonzentrationsverteilung des Teils, wo der Endteil 33 der ersten n-Schicht 10a verschwunden ist, wird größer als das vor dem Laserglühen. Das Gefälle der Trägerkonzentrationsverteilung des Teils, wo der Endteil 33 der ersten n-Schicht 10a verschwindet, kann dergestalt sein, dass die Konzentrationsdifferenz Cpn2 der Trägerspitzenwertkonzentration Cppk der p+-Kollektorschicht 9 und der Trägerkonzentration Cn1a an der Grenzfläche der p+-Kollektorschicht 9 und der ersten n-Schicht 10a nach dem Laserglühen in dem vorstehend beschriebenen Bereich liegt und ordnungsgemäß eingestellt werden kann. Beispielsweise kann die Trägerkonzentrationsverteilung des Teils, in dem der Endteil 33 der ersten n-Schicht 10a verschwindet, im Wesentlichen gleich dem Gefälle der Trägerkonzentrationsverteilung eines Teils 32 von der Spitzenwertposition 20a zu dem Wendepunkt 31 in dem Zustand vor dem Laserglühen sein.
  • In Schritt S6 kann beispielsweise das Laserglühen unter einer Bedingung durchgeführt werden, die es ermöglicht, dass ein relativ flacher Teil von der mit Laser bestrahlten Oberfläche auf etwa 500°C oder höher erwärmt wird, wodurch Wasserstoffdonatoren verschwinden. Ferner wird das Laserglühen für eine kurze Zeitdauer von beispielsweise etwa 100 ns so durchgeführt, dass Wasserstoffdonatoren in einem Teil verschwinden, der gleich der oder tiefer als die Spitzenwertposition 20a der ersten n-Schicht 10a von der mit Laser bestrahlten Oberfläche liegt.
  • Durch die bisherigen Prozesse nimmt die Trägerkonzentrationsverteilung der ersten n-Schicht 10a die Trägerkonzentrationsverteilung des Zustands mit Laserglühen in den 2 und 3 an. Die Trägerkonzentrationsverteilung der zweiten bis vierten n-Schicht 10a bis 10d verändert sich vor und nach dem Laserglühen nicht wesentlich. Anschließend wird die Kollektorelektrode 11, die mit der p+-Kollektorschicht 9 in Kontakt steht, als eine Rückflächenelektrode gebildet (Schritt S7). Anschließend wird der Halbleiterwafer in Chips geteilt (geschnitten), womit der in 1 dargestellte IGBT vollendet ist.
  • Wie beschrieben können gemäß der Ausführungsform, da die n-Feldstoppschicht durch Wasserstoffionenimplantation gebildet wird, die Wasserstoffatome des relativ flachen Teils der Substratrückfläche durch das anschließende Laserglühen zum Verschwinden gebracht werden und die Trägerkonzentration der n-Feldstoppschicht kann gesenkt werden. Als Resultat kann auch dann, wenn die p+-Kollektorschicht mit einer niedrigen Trägerkonzentration gebildet wird, um die Schaltgeschwindigkeit zu erhöhen, die Trägerkonzentration der n-Feldstoppschicht durch Laserglühen nach der Bildung der p+-Kollektorschicht reduziert werden. Mit anderen Worten kann unabhängig von der Trägerkonzentration der p+-Kollektorschicht die Konzentrationsdifferenz der Trägerspitzenwertkonzentration der p+-Kollektorschicht und der Trägerkonzentration an der Grenzfläche der p+-Kollektorschicht und der am weitesten auf der Kollektorseite liegenden n-Schicht auf einen vorbestimmten Wert oder darüber eingestellt werden. Daher kann die Abweichung der Durchlassspannung reduziert werden.
  • Die vorliegende Erfindung ist in der Beschreibung nicht auf die beschriebene Ausführungsform beschränkt und verschiedene Modifikationen sind möglich, ohne den Grundgedanken der Erfindung zu verlassen. Obgleich beispielsweise in der Ausführungsform ein Fall beschrieben ist, in welchem eine durch vier n-Schichten gebildete n-Feldstoppschicht angeordnet ist, können dieselben Effekte erzielt werden, auch wenn die n-Feldstoppschicht durch 2, 3 oder 5 oder mehr n-Schichten aufgebaut ist.
  • Die vorliegende Erfindung ist des Weiteren auch dann anwendbar, wenn die n-Feldstoppschicht durch eine n-Schicht gebildet ist und nach der Wasserstoffionenimplantation und dem Ofenglühen zum Bilden der n-Feldstoppschicht die Trägerkonzentration eines relativ flachen Teils der n-Feldstoppschicht von der Substratrückfläche reduziert wird. Obgleich in der Ausführungsform ein IGBT der Graben-Gate-Bauart als Beispiel beschrieben ist, ist die vorliegende Erfindung ferner auf IGBTs der planaren Gate-Bauart anwendbar.
  • INDUSTRIELLE ANWENDBARKEIT
  • Wie beschrieben sind die Halbleitervorrichtung und das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung bei Halbleitervorrichtungen nützlich, die eine n-Feldstoppschicht aufweisen, und sind besonders geeignet für IGBTs, die eine an einer tiefen Position von der Substratrückfläche angeordnete n-Feldstoppschicht aufweisen.
  • Bezugszeichenliste
    • 1
    n–-Driftschicht
    2
    p-Basisgebiet
    3
    Graben
    4
    Gate-Isolierfilm
    5
    Gate-Elektrode
    6
    n+-Emittergebiet
    7
    Zwischenschicht-Isolierfilm
    8
    Emitterelektrode
    9
    p+-Kollektorschicht
    10
    n-Feldstoppschicht
    10a
    erste n-Schicht
    10b
    zweite n-Schicht
    10c
    dritte n-Schicht
    10d
    vierte n-Schicht
    11
    Kollektorelektrode
    12a
    Grenzfläche der ersten n-Schicht und der p+-Kollektorschicht nach dem Laserglühen
    12b
    Grenzfläche der ersten n-Schicht und des Endteils der zweiten n-Schicht
    12c
    Grenzfläche der zweiten n-Schicht und des Endteils der dritten n-Schicht
    12d
    Grenzfläche der dritten n-Schicht und des Endteils der vierten n-Schicht
    12e
    Grenzfläche der vierten n-Schicht und der n–-Driftschicht
    12f
    Grenzfläche der p+-Kollektorschicht und des Endteils der ersten n-Schicht vor dem Laserglühen
    20a
    Spitzenwertposition der ersten n-Schicht
    20b
    Spitzenwertposition der zweiten n-Schicht
    20c
    Spitzenwertposition der dritten n-Schicht
    20d
    Spitzenwertposition der vierten n-Schicht
    22
    Teil der ersten n-Schicht auf der Kollektorseite von der Spitzenwertposition nach dem Laserglühen
    31
    Wendepunkt der ersten n-Schicht vor dem Laserglühen
    32
    Teil der ersten n-Schicht von der Spitzenwertposition zu dem Wendepunkt vor dem Laserglühen
    33
    Endteil der ersten n-Schicht vor dem Laserglühen
    Cn1a
    Trägerkonzentration an der Grenzfläche der ersten n-Schicht und der p+-Kollektorschicht nach dem Laserglühen
    Cn1b
    Trägerkonzentration an der Grenzfläche der p+-Kollektorschicht und des Endteils der ersten n-Schicht vor dem Laserglühen
    Cn2
    Trägerkonzentration an der Grenzfläche der ersten n-Schicht und des Endteils der zweiten n-Schicht
    Cn3
    Trägerkonzentration an der Grenzfläche der zweiten n-Schicht und des Endteils der dritten n-Schicht
    Cn4
    Trägerkonzentration an der Grenzfläche der dritten n-Schicht und des Endteils der vierten n-Schicht
    Cn5
    Trägerkonzentration der n–-Driftschicht
    Cnpk1
    Trägerspitzenwertkonzentration der ersten n-Schicht
    Cnpk2
    Trägerspitzenwertkonzentration der zweiten n-Schicht
    Cnpk3
    Trägerspitzenwertkonzentration der dritten n-Schicht
    Cnpk4
    Trägerspitzenwertkonzentration der vierten n-Schicht
    Cpn1
    Konzentrationsdifferenz (= Cppk/Cnpk1) der Trägerspitzenwertkonzentration der p+-Kollektorschicht und der Trägerspitzenwertkonzentration der ersten n-Schicht
    Cpn2
    Konzentrationsdifferenz (= Cppk/Cn1a) der Trägerspitzenwertkonzentration der p+-Kollektorschicht und der Trägerkonzentration an der Grenzfläche der ersten n-Schicht und der p+-Kollektorschicht
    Cppk
    Trägerspitzenwertkonzentration der p+-Kollektorschicht

Claims (13)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, die einen auf der Seite einer ersten Hauptoberfläche einer ersten Halbleiterschicht eines ersten Leitfähigkeitstyps gebildete Vorderflächen-Vorrichtungsaufbau; eine zweite Halbleiterschicht eines ersten Leitfähigkeitstyps, die eine höhere Trägerkonzentration als die der ersten Halbleiterschicht hat und in einer Oberflächenschicht einer zweiten Hauptoberfläche der ersten Halbleiterschicht gebildet ist; eine dritte Halbleiterschicht des zweiten Leitfähigkeitstyps, die in der Oberflächenschicht der zweiten Hauptoberfläche der ersten Halbleiterschicht an einer Position gebildet ist, die flacher ist als die zweite Halbleiterschicht, enthält, welches Verfahren enthält: einen ersten Implantationsprozess der Implantation von Wasserstoffatomen von der Seite einer zweiten Hauptoberfläche eines Halbleitersubstrats des ersten Leitfähigkeitstyps, welches Halbleitersubstrat die erste Halbleiterschicht bildet, und Bilden einer Vielzahl von zweiten Halbleiterschichten des ersten Leitfähigkeitstyps, die einen Spitzenwert der Trägerkonzentration an wechselweise unterschiedlichen Tiefen von der zweiten Hauptoberfläche des Halbleitersubstrats haben, in der Oberflächenschicht der zweiten Hauptoberfläche des Halbleitersubstrats; einen ersten Wärmebehandlungsprozess zur Förderung der Erzeugung von Donatoren aus Wasserstoffatomen durch eine erste Wärmebehandlung; einen zweiten Implantationsprozess der Implantation einer Störstelle des zweiten Leitfähigkeitstyps von der Seite der zweiten Hauptoberfläche des Halbleitersubstrats nach dem ersten Wärmebehandlungsprozess und Bilden der dritten Halbleiterschicht des zweiten Leitfähigkeitstyps in der Oberflächenschicht der zweiten Hauptoberfläche des Halbleitersubstrats an einer flacheren Position als die zweite Halbleiterschicht; und einen zweiten Wärmebehandlungsprozess, bei dem das Halbleitersubstrat durch eine zweite Wärmebehandlung lokal erwärmt wird, um so die dritte Halbleiterschicht zu aktivieren und eine Trägerkonzentration an der Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht, die am weitesten entfernt auf einer Seite der dritten Halbleiterschicht gebildet ist, zu reduzieren, wobei der zweite Wärmebehandlungsprozess das Reduzieren der Trägerkonzentration an der Grenzfläche einschließt, sodass eine Konzentrationsdifferenz zu einem Spitzenwert der Trägerkonzentration der dritten Halbleiterschicht einen vorbestimmten oder größeren Wert in Bezug auf die Trägerkonzentration an der Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, annimmt.
  2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei der zweite Wärmebehandlungsprozess das Erwärmen der Seite der zweiten Hauptoberfläche des Halbleitersubstrats einschließt, sodass die Wasserstoffatome verschwinden und die Trägerkonzentration an der Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, abnimmt.
  3. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der zweite Wärmebehandlungsprozess das Verringern einer Trägerkonzentration eines Teils der zweiten Halbleiterschicht auf der Seite der dritten Halbleiterschicht einschließt, der am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, sodass sie niedriger ist als an einer Position des Spitzenwertes der Trägerkonzentration.
  4. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 3, wobei der erste Wärmebehandlungsprozess das Bilden der Vielzahl der zweiten Halbleiterschichten dergestalt, dass sie eine Trägerkonzentrationsverteilung haben, die von der Position des Spitzenwerts zu der dritten Halbleiterschicht hin abnimmt, und dergestalt, dass die Trägerkonzentrationsverteilung eines zweiten Teils auf der Seite der dritten Halbleiterschicht von einer vorbestimmten Position ein Gefälle hat, das kleiner ist als ein Gefälle der Trägerkonzentrationsverteilung eines ersten Teils von der Position des Spitzenwerts zu der vorbestimmten Position auf der Seite der dritten Halbleiterschicht, einschließt, und der zweite Wärmebehandlungsprozess das Verringern der Trägerkonzentration des zweiten Teils der zweiten Halbleiterschicht, der am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, einschließt.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 4, wobei der zweite Wärmebehandlungsprozess das Erhöhen des Gefälles der Trägerkonzentrationsverteilung des zweiten Teils der zweiten Halbleiterschicht, der am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, sodass es größer als vor der zweiten Wärmebehandlung ist, einschließt.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei der zweite Wärmebehandlungsprozess das Verringern der Trägerkonzentration an der Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, sodass sie höchstens eine Trägerkonzentration an einer Grenzfläche mit einer anderen der zweiten Halbleiterschichten angrenzend an die zweite Halbleiterschicht ist, einschließt.
  7. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei der zweite Wärmebehandlungsprozess das Verringern der Trägerkonzentration dergestalt einschließt, dass die Konzentrationsdifferenz zu dem Spitzenwert der Trägerkonzentration der dritten Halbleiterschicht mindestens das Fünffache der Trägerkonzentration an der Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, wird.
  8. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei der zweite Implantationsprozess das Bilden der dritten Halbleiterschicht dergestalt einschließt, dass sie einen Spitzenwert der Trägerkonzentration hat, der mindestens einem Spitzenwert der Trägerkonzentration der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, entspricht.
  9. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei der zweite Wärmebehandlungsprozess das Verringern der Trägerkonzentration an der Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, sodass sie etwa der Trägerkonzentration der ersten Halbleiterschicht entspricht, einschließt.
  10. Halbleitervorrichtung, enthaltend: einen Vorderflächen-Vorrichtungsaufbau, die auf der Seite einer ersten Hauptoberfläche einer ersten Halbleiterschicht eines ersten Leitfähigkeitstyps gebildet ist; eine Vielzahl von zweiten Halbleiterschichten des ersten Leitfähigkeitstyps, die in einer Oberflächenschicht einer zweiten Hauptoberfläche der ersten Halbleiterschicht gebildet sind und eine Trägerkonzentration haben, die höher ist als diejenige der ersten Halbleiterschicht, und einen Spitzenwert der Trägerkonzentration in wechselweise unterschiedlichen Tiefen von der zweiten Hauptoberfläche der ersten Halbleiterschicht; und eine dritte Halbleiterschicht des zweiten Leitfähigkeitstyps, die in der Oberflächenschicht der zweiten Hauptoberfläche der ersten Halbleiterschicht an einer Position gebildet ist, die flacher ist als die zweite Halbleiterschicht, wobei die Vielzahl der zweiten Halbleiterschichten eine Trägerkonzentrationsverteilung hat, die von einer Position des Spitzenwerts zu der dritten Halbleiterschicht hin abnimmt, die Vielzahl der zweiten Halbleiterschichten ausschließlich der zweiten Halbleiterschicht, die am weitesten auf einer Seite einer dritten Halbleiterschicht gebildet ist, auf einer Seite der dritten Halbleiterschicht einen zweiten Teil von einer vorbestimmten Position hat, für welchen ein Gefälle der Trägerkonzentrationsverteilung geringer ist als ein Gefälle der Trägerkonzentrationsverteilung bei einem ersten Teil von der Position des Spitzenwertes zu der vorbestimmten Position auf der Seite der dritten Halbleiterschicht, und ein Gefälle der Trägerkonzentrationsverteilung der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, größer ist als das Gefälle der Trägerkonzentrationsverteilung des zweiten Teils.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die Trägerkonzentration an der Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, höchstens eine Trägerkonzentration einer Grenzfläche mit einer anderen der zweiten Halbleiterschichten angrenzend an die zweite Halbleiterschicht ist.
  12. Halbleitervorrichtung nach Anspruch 10, wobei ein Spitzenwert der Trägerkonzentration der dritten Halbleiterschicht mindestens das Fünffache der Trägerkonzentration an der Grenzfläche der dritten Halbleiterschicht und der zweiten Halbleiterschicht, die am weitesten auf der Seite der dritten Halbleiterschicht gebildet ist, beträgt.
  13. Halbleitervorrichtung nach einem der Ansprüche 10 bis 12, wobei der Vorderflächen-Vorrichtungsaufbau gebildet ist durch: ein erstes Halbleitergebiet des zweiten Leitfähigkeitstyps, das in der Oberflächenschicht der ersten Hauptoberfläche der ersten Halbleiterschicht gebildet ist, ein zweites Halbleitergebiet des ersten Halbleitertyps, das in dem ersten Halbleitergebiet gebildet ist, einen Gate-Isolierfilm, der so gebildet ist, dass er mit einem Gebiet des ersten Halbleitergebiets zwischen der ersten Halbleiterschicht und dem zweiten Halbleitergebiet in Kontakt ist; und eine Gate-Elektrode, die auf einer gegenüberliegenden Seite des ersten Halbleitergebiets den Gate-Isolierfilm sandwichartig einschließend gebildet ist, wobei die Halbleitervorrichtung ferner enthält: eine erste Elektrode, die mit dem ersten Halbleitergebiet und dem zweiten Halbleitergebiet in Kontakt steht; und eine zweite Elektrode, die mit der zweiten Hauptoberfläche der ersten Halbleiterschicht in Kontakt steht.
DE112015000670.2T 2014-09-17 2015-08-13 Halbleitervorrichtungsverfahren zur Herstellung einer Halbleitervorrichtung Pending DE112015000670T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014189475 2014-09-17
JP2014-189475 2014-09-17
PCT/JP2015/072916 WO2016042954A1 (ja) 2014-09-17 2015-08-13 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112015000670T5 true DE112015000670T5 (de) 2016-11-03

Family

ID=55532996

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015000670.2T Pending DE112015000670T5 (de) 2014-09-17 2015-08-13 Halbleitervorrichtungsverfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (2) US9954053B2 (de)
JP (1) JP6281642B2 (de)
CN (1) CN106062961B (de)
DE (1) DE112015000670T5 (de)
WO (1) WO2016042954A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018123439A1 (de) * 2018-09-24 2020-03-26 Infineon Technologies Ag Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE102018010379B4 (de) 2018-09-24 2024-04-25 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleitertransistors

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105814694B (zh) * 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN107710417B (zh) * 2015-06-16 2021-06-11 三菱电机株式会社 半导体装置的制造方法
DE102015119648B4 (de) * 2015-11-13 2022-11-10 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung
DE112018000050T5 (de) * 2017-01-17 2019-02-28 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7207512B2 (ja) * 2018-01-31 2023-01-18 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
CN109712886A (zh) * 2018-12-17 2019-05-03 成都森未科技有限公司 一种功率半导体器件的背面加工工艺
JP2020188168A (ja) * 2019-05-15 2020-11-19 トヨタ自動車株式会社 絶縁ゲート型バイポーラトランジスタ
CN113892184A (zh) * 2019-12-18 2022-01-04 富士电机株式会社 半导体装置和半导体装置的制造方法
US11817304B2 (en) * 2019-12-30 2023-11-14 Micron Technology, Inc. Method of manufacturing microelectronic devices, related devices, systems, and apparatus
CN113921395A (zh) * 2021-10-13 2022-01-11 南瑞联研半导体有限责任公司 一种低损耗igbt芯片集电极结构及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482563A (en) 1987-09-24 1989-03-28 Mitsubishi Electric Corp Semiconductor device
DE102004047749B4 (de) * 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
US7538412B2 (en) 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
US7989888B2 (en) * 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
EP2045844A1 (de) 2007-10-03 2009-04-08 ABB Technology AG Halbleitermodul
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5569532B2 (ja) 2009-11-02 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
EP2806461B1 (de) 2012-01-19 2021-11-24 Fuji Electric Co., Ltd. Halbleiterbauelement und herstellungsverfahren dafür
CN104145326B (zh) 2012-03-30 2017-11-17 富士电机株式会社 半导体装置的制造方法
JP5880691B2 (ja) * 2012-03-30 2016-03-09 富士電機株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018123439A1 (de) * 2018-09-24 2020-03-26 Infineon Technologies Ag Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE102018123439B4 (de) 2018-09-24 2020-04-23 Infineon Technologies Ag Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
US11018252B2 (en) 2018-09-24 2021-05-25 Infineon Technologies Ag Power semiconductor transistor
DE102018010379B4 (de) 2018-09-24 2024-04-25 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleitertransistors

Also Published As

Publication number Publication date
WO2016042954A1 (ja) 2016-03-24
US20180219062A1 (en) 2018-08-02
CN106062961B (zh) 2020-02-11
US9954053B2 (en) 2018-04-24
JPWO2016042954A1 (ja) 2017-04-27
US10431650B2 (en) 2019-10-01
US20160372541A1 (en) 2016-12-22
CN106062961A (zh) 2016-10-26
JP6281642B2 (ja) 2018-02-21

Similar Documents

Publication Publication Date Title
DE112015000670T5 (de) Halbleitervorrichtungsverfahren zur Herstellung einer Halbleitervorrichtung
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE102007057728B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kurzschlusstruktur
DE102005043913B4 (de) Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE112016000168T5 (de) Halbleitervorrichtung
DE102013007215A1 (de) Leistungsvorrichtung und Herstellungsverfahren hierfür
DE102009019278A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Laserausheilung
DE102006019937A1 (de) SOI-Transistor mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers und ein Verfahren zur Herstellung des Transistors
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008039845A1 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE102012211544A1 (de) Halbleitervorrichtung
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102005009020A1 (de) Verfahren zur Erzeugung einer vergrabenen Halbleiterschicht
DE112015006631T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018205274A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102015105718A1 (de) Halbleiterdiode
DE102007005347A1 (de) Halbleitervorrichtung
DE10245091B4 (de) Verfahren zur Herstellung einer dünnen Halbleiterbauelementstruktur
DE102012211105A1 (de) Verfahren zur herstellung eines rückwärts sperrenden bipolaren transistorsmit isoliertem gate
DE102007014038B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2951733A1 (de) Verfahren zum herstellen eines halbleiterbauelementes
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102007033873A1 (de) Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication