DE102009019278A1 - Verfahren zur Herstellung eines Halbleiterbauelements mit Laserausheilung - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements mit Laserausheilung Download PDF

Info

Publication number
DE102009019278A1
DE102009019278A1 DE102009019278A DE102009019278A DE102009019278A1 DE 102009019278 A1 DE102009019278 A1 DE 102009019278A1 DE 102009019278 A DE102009019278 A DE 102009019278A DE 102009019278 A DE102009019278 A DE 102009019278A DE 102009019278 A1 DE102009019278 A1 DE 102009019278A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
dopant
depth
doping
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102009019278A
Other languages
English (en)
Inventor
Thomas Gutt
Frank Umbach
Hans-Peter Felsl
Manfred Pfaffenlehner
Franz-Josef Niedernostheide
Holger Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102009019278A1 publication Critical patent/DE102009019278A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements durch Laserausheilung. Eine Ausführungsform stellt ein Halbleitersubstrat (1) mit einer ersten Oberfläche (11) und einer zweiten Oberfläche (12) bereit. Die zweite Oberfläche (12) ist gegenüber der ersten Oberfläche (11) angeordnet. In das Halbleitersubstrat (1) wird an der zweiten Oberfläche (12) ein erster Dotierungsstoff dergestalt eingeführt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat (1) in einer ersten Tiefe mit Bezug auf die zweite Oberfläche (12) befindet. Ein zweiter Dotierungsstoff wird in das Halbleitersubstrat (1) an der zweiten Oberfläche (12) derngskonzentration in dem Halbleitersubstrat (1) in einer zweiten Tiefe mit Bezug auf die zweite Oberfläche (12) befindet, wobei die erste Tiefe größer als die zweite Tiefe ist. Es wird mindestens eine erste Laserausheilung durch Richten mindestens eines Laserstrahlimpulses auf die zweite Oberfläche durchgeführt, um das Halbleitersubstrat mindestens in Teilen an der zweiten Oberfläche zu schmelzen.

Description

  • Stand der Technik
  • Die vorliegende Beschreibung bezieht sich auf eine oder mehrere Ausführungsformen eines Verfahrens zum Herstellen von Halbleiterbauelementen und auf ein Verfahren zum Herstellen eines Halbleiterbauelements durch Verwendung von Laserausheilung.
  • Leistungshalbleiterbauelemente sind maßgeschneiderte Bauelemente mit optimierten Eigenschaften für spezifische Zwecke. Um zum Beispiel die Eigenschaften von Hochspannungdioden und IGBTs (Bipolartransistoren mit isoliertem Gate) im eingeschalteten Zustand zu verbessern, wird gewünscht, die Breite oder Länge der Driftregion zu verringern, während die maximale Sperrspannung aufrechterhalten wird. Deshalb wird ein Kompromiss zwischen Sperrfähigkeit, Verlusten im eingeschalteten Zustand, Robustheit und Weichheit gewünscht. Es ist deshalb weiterhin ein Ziel, die Dotierungsprofile der jeweiligen Dotierungsregionen maßzuschneidern, um den schwierigen Anforderungen gerecht zu werden, und es müssen geeignete Herstellungsprozesse dafür entwickelt werden.
  • Zu Versuchen, die Wreite der Driftregion zu verringern, während eine hohe Sperrspannung in Umkehrrichtung aufrechterhalten wird, gehört die Integration einer strukturierten p-dotierten Region in der Nähe der Rückseite des Substrats des Bauelements nahe dem n-Emitter im Fall einer Diode oder nahe dem n-Puffer im Fall eines IGBT. Die integrierte p-Region erzeugt einen Löcherstrom, wenn der Aufbau des elektrischen Felds im Sperrzustand die Rückseite des Substrats des Bauelements erreicht. Die Erzeugung des Löcherstroms kann durch Avalanche verursacht werden und stellt zusätzliche Ladungsträger bereit, um zu verhindern, dass der Laststrom während der Kommutation des Bauelements Chopping erfahrt.
  • Im Hinblick auf das Obige werden ein Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 1 und ein Halbleiterbauelement nach Anspruch 21 bereitgestellt. Weiter Ausgestaltungen und Vorteile ergeben sich aus den weiteren Ansprüchen und der nachfolgenden Beschreibung.
  • Kurze Beschreibung der Zeichnungen
  • Die beigefügten Zeichnungen sind vorgesehen, um ein weiteres Verständnis von Ausführungsformen zu geben und sind in die vorliegende Beschreibung integriert und bilden einen Teil dieser. Die Zeichnungen zeigen Ausführungsformen und dienen zusammen mit der Beschreibung zur Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen werden ohne weiteres ersichtlich, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verständlich werden. Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Bezugszahlen kennzeichnen entsprechende ähnliche Teile.
  • 1A zeigt eine Querschnittsansicht einer Vertikaldiode gemäß einer Ausführungsform.
  • 1B zeigt ein Dotierungsprofil entlang der Linie AA' in 1A.
  • 1C zeigt den vertikalen Verlauf des elektrischen Feldes durch die Diode von 1A.
  • 2A zeigt eine Querschnittsansicht eines IGBT gemäß einer Ausführungsform.
  • 2B zeigt ein Dotierungsprofil entlang der Linie AA' in 2A.
  • 3A bis 3E zeigen verschiedene Ausführungsformen einer strukturierten Dotierungsregion.
  • 4 zeigt Prozesse eines Verfahrens zum Herstellen einer Diode und eines IGBT gemäß einer Ausführungsform.
  • 5 zeigt Prozesse eines Verfahrens zum Herstellen einer Diode und eines IGBT gemäß einer Ausführungsform.
  • 6 zeigt Prozesse eines Verfahrens zum Herstellen einer Diode und eines IGBT gemäß einer Ausführungsform.
  • 7 zeigt Prozesse eines Verfahrens zum Herstellen einer Diode und eines IGBT gemäß einer Ausführungsform.
  • 8 zeigt Prozesse eines Verfahrens zum Herstellen einer Diode und eines IGBT gemäß einer Ausführungsform.
  • 9 zeigt Prozesse eines Verfahrens zum Herstellen eines IGBT gemäß einer Ausführungsform.
  • 10 zeigt Prozesse eines Verfahrens zum Herstellen eines IGBT gemäß einer Ausführungsform.
  • 11 zeigt Prozesse eines Verfahrens zum Herstellen eines IGBT gemäß einer Ausführungsform.
  • 12 zeigt die Phosphorkonzentration und Dotierungsprofile nach Phosphorimplantation bei konstanter Implantationsenergie und Ausheilung mit verschiedenen Laserenergiedichten.
  • 13 zeigt die Phosphorkonzentration und das Dotierungsprofil nach dem Durchführen einer Ausheilung im Ofen.
  • 14 zeigt das Simulationsergebnis zur Schätzung der Temperatur des Halbleitersubstrats bei verschiedenen Laserstrahlimpulsbreiten.
  • 15A bis 15C zeigen das Störstellenprofil einer flachen Implantation ohne jegliche Ausheilung (15A), das Konzentrationsprofil einer flachen Implantation nach Laserausheilung (15B) und das Konzentrationsprofil einer tiefen Implantation nach einer Laserausheilung (15C).
  • 16 zeigt die Schmelzdauer eines Halbleitersubstrats für Laserimpulse mit konstanter Dauer, aber verschiedenen Energiedichten.
  • 17 zeigt die Schmelzdauer für verschiedene Laserimpulsbreite.
  • 18 zeigt den Flächenwiderstand eines Halbleitersubstrats und die Schmelzdauer als Funktion der Laserenergiedichte.
  • 19 zeigt das Dotierungsprofil eines IGBT, das durch Implantieren und Laserausheilen zweier Dotierungsregionen erhalten wird.
  • 20A und 20B zeigen die Absorption von Silizium als Funktion der Wellenlänge.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben”, „unten”, „vorne”, „hinten”, „vorderes”, „hinteres”, usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen beispielhaften Ausführungsformen miteinander kombiniert werden können, sofern es nicht spezifisch anders erwähnt wird.
  • Es wird nun ausführlich auf verschiedene Ausführungsformen Bezug genommen, für die in den Figuren eines oder mehrere Beispiele dargestellt sind. Jedes Beispiel wird zur Erläuterung angegeben und ist nicht als Einschränkung der Erfindung gedacht. Zum Beispiel können als Teil einer Ausführungsform dargestellte oder beschriebene Merkmale an oder in Verbindung mit anderen Ausführungsformen verwendet werden, um eine weitere Ausführungsform zu ergeben. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifikationen und Abwandlungen abdeckt. Die Beispiele werden unter Verwendung spezifischer Sprache beschrieben, die nicht als Beschränkung des Schutzumfangs der angefügten Ansprüche aufzufassen ist. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich Veranschaulichungszwecken.
  • Der in der vorliegenden Beschreibung verwendete Ausdruck „lateral” soll eine zu der Hauptoberfläche eines Halbleitersubstrats parallele Orientierung beschreiben.
  • Der in der vorliegenden Beschreibung verwendete Ausdruck „vertikal” soll eine Orientierung beschreiben, die senkrecht zu der Hauptoberfläche des Halbleitersubstrats angeordnet ist.
  • In der vorliegen Beschreibung wird eine zweite Oberfläche eines Halbleitersubstrats als durch die untere oder rückseitige Oberfläche gebildet betrachtet, während eine erste Oberfläche als durch die obere oder vordere Oberfläche des Halbleitersubstrats gebildet betrachtet wird. Die in der vorliegenden Beschreibung verwendeten Ausdrücke „über” und „unter” beschreiben deshalb eine relative Anordnung eines Strukturmerkmals in Bezug auf ein anderes Strukturmerkmal unter Berücksichtigung dieser Orientierung.
  • Im Kontext der vorliegenden Beschreibung beschreibt der Ausdruck „Störstellenkonzentration” oder „Störstellenprofil” die chemische Konzentration eines Dotierungsstoffs vor einer Ausheilung. Die Verteilung des Dotierungsstoffs nach einer Ausheilung, d. h. die chemische Konzentration eines Dotierungsstoffs nach einer Ausheilung, wird als „Konzentrationsprofil” bezeichnet. Im Gegensatz dazu bezieht sich „Dotierungskonzentration” oder „Dotierungsprofil” auf die Verteilung des aktivierten Dotierungsstoffs oder von Störstellen nach einer thermischen Ausheilung. Das Störstellen- und das Konzentrationsprofil können zum Beispiel durch SIMS-Messungen bestimmt werden, während das Dotierungsprofil zum Beispiel durch SRP-Messungen bestimmt werden kann.
  • Spezifische Ausführungsformen, die in der vorliegenden Beschreibung beschrieben werden, betreffen ohne Beschränkung darauf Leistungshalbleiterbauelemente und insbesondere Bauelemente, die durch den Feldeffekt gesteuert werden, wie etwa Leistungsfeldeffekttransistoren, (FETs) und Bipolartransistoren mit isoliertem Gate (IGBTs). Andere Ausführungsformen beziehen sich auf Leistungsgleichrichter wie etwa Hochspannungsdioden, Thyristoren oder Halbeiterbauelemente mit einer FET-Struktur.
  • In der vorliegenden Beschreibung wird p-dotiert als ein erster Leitfähigkeitstyp bezeichnet, während n-dotiert als ein zweiter Leitfähigkeitstyp bezeichnet wird. Es muss nicht gesagt werden, dass die Bauelemente mit entgegengesetzten Dotierungsrelationen gebildet werden können, so dass der erste Leitfähigkeitstyp n-dotiert und der zweite Leitfähigkeitstyp p-dotiert ist. Ferner zeigen die Figuren relative Dotierungskonzentrationen durch Angabe von „–” oder „+” neben dem Dotierungstyp. Zum Beispiel bedeutet „n–” eine Dotierungskonzentration, die kleiner als die Dotierungskonzentration einer „n”-Dotierungsregion ist, während eine „n+”-Dotierungsregion eine größere Dotierungskonzentration als die „n”-Dotierungsregion aufweist. Die Angabe der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsregionen derselben relativen Dotierungskonzentration dieselbe absolute Dotierungskonzentration aufweisen, sofern nicht etwas anderes ausgesagt wird. Zum Beispiel können zwei verschiedene n+-Regionen verschiedene absolute Dotierungskonzentrationen aufweisen. Dasselbe gilt zum Beispiel für eine n+- und eine p+-Dotierungsregion.
  • Gemäß einer Ausführungsform wird ein Verfahren zum Herstellen eines Halbleiterbauelements bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Halbleitersubstrats mit einer ersten Oberfläche und einer zweiten Oberfläche, wobei die zweite Oberfläche gegenüber der ersten Oberfläche angeordnet ist. In das Halbleitersubstrat wird an der zweiten Oberfläche ein erster Dotierungsstoff dergestalt eingeführt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat in einer ersten Tiefe mit Bezug auf die zweite Oberfläche befindet. In das Halbleitersubstrat an der zweiten Oberfläche wird ein zweiter Dotierungsstoff dergestalt eingeführt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat in einer zweiten Tiefe mit Bezug auf die zweite Oberfläche befindet, wobei die erste Tiefe größer als die zweite Tiefe ist. Durch Richten mindestens eines Laserstrahlimpulses auf die zweite Oberfläche wird mindestens eine erste Laserausheilung durchgeführt, um das Halbleitersubstrat mindestens in Teilen an der zweiten Oberfläche zu schmelzen.
  • Gemäß einer anderen Ausführungsform wird ein Verfahren zum Herstellen eines Halbleiterbauelements bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Halbleitersubstrats mit einer ersten Oberfläche und einer zweiten Oberfläche, wobei die zweite Oberfläche gegenüber der ersten Oberfläche angeordnet ist. Durch Einführen eines ersten Dotierungsstoffs in das Halbleitersubstrat an der zweiten Oberfläche dergestalt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat in einer ersten Tiefe mit Bezug auf die zweite Oberfläche befindet und durch Durchführen mindestens einer ersten Laserausheilung durch Richten mindestens eines Laserstrahlimpulses auf die zweite Oberfläche, um das Halbleitersubstrat mindestens in Teilen an der zweiten Oberfläche zu schmelzen, um den ersten Dotierungsstoff zu bilden, wird eine erste Dotierungsregion gebildet. Nach der Bildung der ersten Dotierungsregion wird durch Einführen eines zweiten Dotierungsstoffs in das Halbleitersubstrat an der zweiten Oberfläche dergestalt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat in einer zweiten Tiefe mit Bezug auf die zweite Oberfläche befindet, wobei die erste Tiefe größer als die zweite Tiefe ist, und durch Durchführen mindestens einer zweiten Laserausheilung durch Richten mindestens eines weiteren Laserstrahlimpulses auf die zweite Oberfläche, um das Halbleitersubstrat mindestens in Teilen an der zweiten Oberfläche zu schmelzen, um den zweiten Dotierungsstoff zu aktivieren, wird eine zweite Dotierungsregion gebildet, wobei die zweite Laserausheilung nach dem Einführen des zweiten Dotierungsstoff durchgeführt wird.
  • Die Verwendung einer Laserausheilung, die die zweite Oberfläche des Halbleitersubstrat mindestens teilweise schmilzt, ermöglicht die Steuerung und Vergrößerung der Menge an aktiviertem Dotierungsstoff. Eine solche mindestens teilsweise schmelzende Laserausheilung kann zu Dotierungsprofilen mit plateauartiger Form und steilen Seitenwandsteigungen führen. Dies gewährleistet die Bildung abrupterer pn-Übergänge, was dabei hilft, die Bauelementkenngrößen zu verbessern.
  • Gemäß einer anderen Ausführungsform wird ein Halbleiterbauelement bereitgestellt. Das Halbleitersubstrat umfasst eine erste Oberfläche und eine zweite Oberfläche, wobei die zweite Oberfläche gegenüber der ersten Oberfläche angeordnet ist. Auf der ersten Oberfläche wird mindestens eine Metallisierungsschicht angeordnet. In der Nähe der zweiten Oberfläche wird mindestens eine erste Dotierungsregion eines ersten Leitfähigkeitstyp angeordnet. In der Nähe der zweiten Oberfläche wird mindestens eine zweite Dotierungsregion eines dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyps angeordnet, wobei die erste und die zweite Dotierungsregion jeweilige Spitzendotierungskonzentrationen aufweisen, die sich in verschiedenen Tiefen mit Bezug auf die zweite Oberfläche befinden. Durch die erste und zweite Dotierungsregion wird ein pn-Übergang gebildet, wobei die erste Dotierungsregion oder die zweite Dotierungsregion oder beide Dotierungsregionen ein plateauförmiges Dotierungsprofil aufweisen, das in einer zu der zweiten Oberfläche senkrechten Richtung verläuft.
  • Mit Bezug auf 1 wird eine erste Ausführungsform eines Halbleiterbauelements beschrieben.
  • 1A zeigt eine Querschnittsansicht einer Hochspannungsdiode. Die Diode enthält ein Halbleitersubstrat 1 mit einer ersten Oberfläche 11 und einer zweiten Oberfläche 12, die gegenüber der ersten Oberfläche 11 angeordnet ist. Das Halbleitersubstrat 1 kann aus einem beliebigen für die Herstellung eines Halbleiterbauelements geeigneten Halbleitermaterial bestehen. Beispiele für solche Materialien wären, ohne Beschränkung darauf, elementare Halbleitermaterialien sie etwa Silizium (Si), Verbundhalbleitermaterialien der Gruppe IV wie etwa Siliziumcarbid (SiC) oder Silizium-Germanium (SiGe), binäre, ternäre oder quaternäre III–V-Halbleitermaterialien wie etwa Galliumarsenid (GaAs), Galliumphosphid (GaP), Indium-phosphid (InP), Indiumgalliumphosphid (InGaPa) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II–VI-Halbleitermaterialien wie etwa Kadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um einige wenige zu nennen. Die oben erwähnten Halbleitermaterialien werden auch als Homoübergangs-Halbleitermaterialien bezeichnet. Bei Kombination mit verschiedenen Halbleitermaterialien wird ein Heteroübergangs-Halbleitermaterial gebildet. Beispiele für Heteroübergangs-Halbleitermaterial wären, ohne Beschränkung darauf, Silizium-Siliziumcarbid (Si-SiC) und graduiertes SiGe-Heteroübergangs-Halbleitermaterial. Für Leistungshalbleiteranwendungen werden z. Z. hauptsächlich Si-, SiC- und Si-SiC-Material verwendet.
  • Das Halbleitermaterial 1 kann Einzel-Bulk-Einkristallmaterial sein. Es ist auch möglich, dass das Halbleitermaterial 1 ein Bulk-Einkristallmaterial und mindestens eine darauf gebildete Epitaxialschicht umfasst. Die Verwendung von Epitaxialschichten gewährleistet mehr Freiheit bei der Anpasung der Hintergrunddotierung des Materials, da die Dotierungskonzentrationen während der Abscheidung der Epitaxialschicht(en) eingestellt werden können.
  • Wie in 1A dargestellt, enthält die Diode eine stark p-dotierte Region 2, die in dem Halbleitersubstrat 1 an der ersten Oberfläche 11 angeordnet ist, und eine stark n-dotierte Emitterregion 6 an der zweiten Oberfläche 12. Zwischen der p-dotierten Region 2 und der Emitterregion 6 sind eine n-dotierte Driftregion 3, eine n-dotierte Feldstoppregion 4 und eine strukturierte p-dotierte Region 5 in dieser Reihenfolge von der p-dotierten Region 2 zu der Emitterregion 6 angeordnet. Die p-dotierte Region 2 wird durch eine auf der ersten Oberfläche 11 angeordnete erste Metallisierungsschicht 13 kontaktiert, während die Emitterregion 6 durch eine auf der zweiten Oberfläche 12 des Halbleitersubstrats 1 gebildete zweite Metallisierungsschicht 14 kontaktiert wird. Die erste Metallisierung 13 dient bei dieser Ausführungsform als Anode, während die zweite Metallisierungsschicht 14 als Kathode dient. Die Diode kann ferner an der ersten Oberfläche 11 angeordnete laterale Abschlussregionen 9 zum Abschließen der p-dotierten Region 2 umfassen.
  • Die stark p-dotierte Region 2 bildet einen pn-Übergang J1 mit der n-dotierten Driftregion 3 der Diode. Auf einer der Anode 2 gegenüberliegenden Seite befindet sich die Driftregion 3 in Kontakt mit der n-dotierten Feldstoppregion 4 und bildet dort einen nn-Übergang J2 mit der Feldstoppregion 4. Die Feldstoppregion 4 ist zwischen der Driftregion 3 und der Emitterregion 6 angeordnet und besitzt eine höhere Dotierungskonzentration als die Driftregion 3, um zu verhindern, dass das elektrische Feld unter statischen Sperrbedingungen die Emitterregion 6 erreicht. Zwischen der Emitterregion 6 und der Feldstoppregion 4 ist die strukturierte p-dotierte Region 5 angeordnet, die einen pn-Übergang J3 mit der Feldstoppregion 4 und einen pn-Übergang J4 mit der n-Emitterregion 6 bildet. Die strukturierte p-dotierte Region 5 enthält bei Betrachtung in der Querschnittsansicht senkrecht zu der ersten und zweiten Oberfläche 11 und 12 laterale Leerräume oder Teile 7, die eine zu der strukturierten p-dotierten Region 5 entgegengesetzte Leitfähigkeit aufweisen, so dass der Strom im eingeschalteten Zustand der Diode von der Kathode 14 zu der Anode 13 fließen kann, ohne durch die strukturierte p-dotierte Region 5 gesperrt zu werden. Daher wird in 1A in der Durchlassbetriebsart der Diode durch die zwischen Teilen der strukturierten p-dotierten Region 5 angeordneten lateralen Leerräume 7 ein hochleitfähiger elektrischer Pfad gebildet.
  • Die Struktur der Diode in der Nähe der zweiten Oberfläche, d. h. die Anordnung der Feldstoppregion 4, der strukturierten p-dotierten Region 5 und des n-Emitters 6 wie in 1A dargestellt, kann auch für einen Leistungs-MOSFET mit Vertikalstruktur verwendet werden. Der Einfachheit halber wird nur auf eine Diode verwiesen.
  • 1B zeigt schematisch das Dotierungsprofil der Feldstoppregion 4, der strukturierten p-dotierten Region 5 und der n-Emitterregion 6 entlang der Linie AA' in 1A. Wie aus 1B ersichtlich wird, sind die Spitzendotierungskonzentrationen der jeweiligen Dotierungsregionen in verschiedenen Tiefen mit Bezug auf die zweite Oberfläche 12 angeordnet. Wie nachfolgend ersichtlicher werden wird, kann die strukturierte p-dotierte Region 5 auch als erste Dotierungsregion bezeichnet werden, während die n-Emitterregion 6 bei bestimmten Ausführungsformen auch als zweite Dotierungsregion bezeichnet werden kann. Die erste Dotierungsregion 5 weist eine Spitzendotierungskonzentration auf, die sich in einer ersten Tiefe d1 mit Bezug auf die zweite Oberfläche 12 befindet, während die zweite Dotierungsregion 6 eine Spitzendotierungskonzentration aufweist, die sich in einer zweiten Tiefe d2 mit Bezug auf die zweite Oberfläche 12 befindet, wobei die erste Tiefe d1 größer als die zweite Tiefe d2 ist. In der vorliegenden Beschreibung wird die Tiefe einer Dotierungsregion als der Ort ihres Maximums mit Bezug auf die zweite Oberfläche 12 oder der Ort des Anfangs eines steilen Abfalls in Richtung größerer Tiefe betrachtet. Wie aus der nachfolgenden Beschreibung ersichtlicher werden wird, kann eine schmelzende Laserausheilung die Störstellenverteilung eines Dotierungsstoffs signifikant beeinflussen und ändern, was zu einem Übergang eines typischerweise spitzenförmigen Störstellenprofils nach der Implantation in ein plateauartiges chemisches oder Dotierungsprofil mit einem steilen Abfall in Richtung größerer Tiefe nach der Laserausheilung führen kann. Der Anfang des steilen Abfalls wird typischerweise durch die Schmelztiefe der Laserausheilung beeinflusst.
  • Mit Bezug auf 2A wird eine weitere Ausführungsform beschrieben, die einen IGBT betrifft. Der IGBT enthält ein Halbleitersubstrat 21, das aus beliebigen geeigneten Halbleitermaterialien bestehen kann. In Verbindung mit der Ausführungsform von 1A werden spezifische Materialien erwähnt, die hier nicht wiederholt werden. Typischerweise werden hauptsächlich Si, SiC und Si-SiC für IGBTs und insbesondere Hochspannungs-Leistungs-IGBTs verwendet. Das Halbleitermaterial 21 besitzt eine erste Oberfläche 31 und eine gegenüber der ersten Oberfläche 31 angeordnete zweite Oberfläche 32. Auf der ersten Oberfläche 31 ist eine erste Metallisierungsschicht 33 angeordnet, während auf der zweiten Halbleiteroberfläche 32 eine zweite Metallisierungsschicht 34 angeordnet ist.
  • Das Halbleitersubstrat 21 enthält von der zweiten Oberfläche 32 zu der ersten Oberfläche 31 in dieser Reihenfolge eine stark p-dotierte Emitterregion 28, eine stark n-dotierte Pufferregion 26, eine strukturierte p-dotierte Region 25, eine n-dotierte Feldstoppregion 24, eine n-dotierte Driftregion 23, eine p-dotierte Basisregion bzw. Bodyregion 22 und eine stark n-dotierte Sourceregion 29. Auf der ersten Oberfläche 31 ist eine Gateelektrode 30 angeordnet und wird von dieser durch eine nichtdargestellte Isolationsschicht isoliert. Die Basisregion bzw. Bodyregion 22 und die Sourceregion 29 werden bei dieser Ausführungsform als diffundierte Regionen gebildet, so dass der IGBT auch als doppeldiffundierter IGBT bezeichnet werden kann. Fachleute werden erkennen, dass ein IGBT auch Grabenstrukturen aufweisen kann, die die Gateelektrode und eine optimale Feldelektrode unterbringen können.
  • Zwischen der Sourceregion 29 und der Bodyregion 22 wird ein erster pn-Übergang J11 gebildet, ein zweiter pn-Übergang J12 wird zwischen der Bodyregion 22 und der Driftregion 23 gebildet. Der zweite pn-Übergang J12 wird gewöhnlich in Sperrrichtung betrieben und durch die Gateelektrode 30 gesteuert. Zwischen der schwachdotierten Driftregion 23 und der Feldstoppregion 24, die stärker dotiert als die Driftregion 23 ist, wird ein nn-Übergang J13 gebildet. Zwischen der n-Pufferregion 26 und der Emitterregion 28 wird ein dritter pn-Übergang J14 gebildet. Weitere pn-Übergänge werden durch die strukturierte p-dotierte Region 25 gebildet; der pn-Übergang J15 mit der Feldstoppregion 24 und der pn-Übergang 16 mit der n-Pufferregion 26. Im Fall eines Leistungs-FET ist kein p-Emitter 28 vorgesehen.
  • Ähnlich wie bei der Ausführungsform von 1A besitzt die strukturierte p-dotierte Region 25 laterale Leerräume 27, um einen elektrischen Pfad zwischen der Pufferregion 26 und der Feldstoppregion 24 bereitzustellen.
  • Im Vergleich zu der in 2A dargestellten Struktur mit der in 1A dargestellten Struktur enthalten beide Strukturen eine schwach n-dotierte Driftregion 3, 23, eine n-dotierte Feldstoppregion 4, 24 bzw. eine strukturierte p-dotierte Region 5, 25. Der n-dotierte Emitter 6 der in 1A dargestellten Diode entspricht der n-Pufferregion 26 des in 2A dargestellten IGBT. Ferner umfassen beide Strukturen eine erste und eine zweite Metallisierungsschicht 13, 33, 14, 34 die auf der ersten bzw. zweiten Oberfläche 11, 31, 12, 32 des Halbleitersubstrats 1, 21 angeordnet sind.
  • Das Dotierungsprofil entlang der Linie AA' in 2A, wobei der Punkt A an der zweiten Oberfläche 32 angeordnet ist, ist in 2B schematisch dargestellt. Dieses Dotierungsprofil enthält zusätzlich zu dem Dotierungsprofil von 1B bei bestimmten Ausführungsformen die stark p-dotierte Emitterregion 28. Die p-Emitterregion 28 kann als eine dritte Dotierungsregion betrachtet werden, die eine Spitzendotierungskonzentration aufweist, die sich in einer dritten Tiefe d3 mit Bezug auf die zweite Oberfläche 32 befindet. Die dritte Tiefe d3 ist kleiner als die zweite Tiefe d2, die dem Ort der Spitzendotierungskonzentration der n-Pufferregion 26 entspricht, die auch als zweite Dotierungsregion betrachtet werden kann. Die Spitzendotierungskonzentration der durch die strukturierte p-dotierte Region 25 gebildeten ersten Dotierungsregion 25 ist in einer ersten Tiefe d1 angeordnet, die größer als die dritte Tiefe d3 bzw. die zweite Tiefe d2 ist.
  • Als Nächstes wird die Funktion der strukturierten p-dotierten Region 5, 25 beschrieben, die auch als Löcherstrom erzeugende Region bezeichnet werden kann. Wenn die Diode in Durchlassrichtung betrieben wird, befindet sich der pn-Übergang J1, der den Haupt-pn-Übergang der Diode bildet, auch in Durchlassrichtung. Beim Kommutieren der Diode, d. h. Umschalten der Diode von der Durchlassrichtung in die Sperrrichtung durch Umkehren der zwischen Anode und Kathode angelegten Spannung, ändert sich die Verteilung des elektrischen Feldes dynamisch und auf der Kathodenseite in der Nähe des nn–-Übergangs J2 erscheint eine hohe elektrische Feldstärke. Gleichzeitig tritt hohe elektrische Feldstärke an dem pn-Übergang J1 auf, wodurch eine ausgeprägte avalanche-artige Erzeugung von Ladungsträgerpaaren verursacht wird, die in der Hochfeldzone getrennt werden. Elektronen, die sich zu der Kathode bewegen, verringern schließlich die in der Driftregion 3 aufgebaute elektrische Feldstärke. Da die Aufrechterhaltung einer hohen elektrischen Feldstärke erwünscht ist, um der Sperrspannung zu widerstehen, könnte eine Verringerung des elektrischen Feldes zu einem Durchbruch der Diode führen. Dagegen injiziert die strukturierte p-dotierte Region 5 Löcher, wenn das elektrische Feld die strukturierte p-dotierte Region 5 erreicht. Die injizierten Löcher kompensieren die Elektronen teilweise und helfen dadurch, ein hohes elektrisches Feld in der Driftregion 3 aufrechtzuerhalten. Diese Situation ist in 1C dargestellt.
  • Im Prinzip liegt dasselbe Prinzip der Funktion der strukturierten p-dotierten Region 25 im Fall des IGBT wie in 2A dargestellt zugrunde.
  • Die Öffnungen 7, 27 oder Regionen mit entgegengesetzter Leitfähigkeit der strukturierten p-dotierten Region 5, 25 sind typischerweise Regionen, die während der Dotierung der p-dotierten Region 5, 25 maskiert wurden. Diese 'undotierten' Regionen in Bezug auf die p-Dotierung der strukturierten p-Region 5, 25 behalten deshalb ihren ursprünglichen Dotierungstyp und die Konzentration oder werden während eines etwaigen nachfolgenden Dotierungsprozesses n-dotiert. Wenn zum Beispiel die Feldstoppregion 4, 24 vor der Bildung der strukturierten p-dotierten Region 5, 25 gebildet wird, findet keine Umkehrung des Leitfähigkeitstyps in der Region der Öffnungen 7, 27 statt. Da in diesen Regionen keine p-Dotierung auftritt, bleiben die Feldstoppregion 4 und der n-Emitter 6 durch die Öffnungen 7 in direktem Kontakt miteinander. Dasselbe gilt für die Feldstoppregion 24 und den n-Puffer 26.
  • Die strukturierte p-dotierte Region 5, 25 kann ein beliebiges Layout aufweisen, solange ein n-dotierter elektrischer Pfad zwischen dem n-Emitter 6 und der Feldstoppregion 4 im Fall der Diode oder zwischen der n-Pufferregion 26 und der Feldstoppregion 24 im Fall des IGBT vorgesehen ist. 3A und 3B zeigen Ausführungsformen der strukturierten p-dotierten Region 5, 25 in einer Projektion auf die zweite Oberfläche 12, 32. Bei beiden Ausführungsformen wird die strukturierte p-dotierte Region 5, 25 durch eine zusammenhängende p-Region gebildet, die Öffnungen 7, 27 oder Teile entgegengesetzter Leitfähigkeit aufweisen kann. 3A zeigt eine einfach zusammenhängende p-Region 5, 25, die bei Projektion auf die zweite Oberfläche 12, 32 kleiner als der n-Emitter 6 bzw. der n-Puffer 26 ist. Die Öffnungen oder Teile entgegengesetzter Leitfähigkeit 7, 27 werden deshalb durch den zurückgezogenen Rand der strukturierten p-dotierten Region 5, 25 mit Bezug auf das laterale Ausmaß des n-Emitters 6 oder n-Puffers 26 gebildet. Die Ausführungsform von 3B enthält Öffnungen 7, 27 oder Teile entgegengesetzter Leitfähigkeit 7, 27, die vollständig von der strukturierten p-dotierten Region 5, 25 umgeben werden. Obwohl die strukturierte p-dotierte Region 5, 25 in 3B als lateral von dem Rand des n-Emitters 6/n-Puffers 26 zurückgezogen dargestellt ist, wäre es auch möglich, dass die strukturierte p-dotierte Region 5, 25 dasselbe laterale Ausmaß wie der des n-Emitters 6/n-Puffers 26 aufweisen kann, solange Öffnungen oder Regionen entgegengesetzter Leitfähigkeit in der strukturierten p-dotierten Region 5, 25 für den elektrischen Pfad vorgesehen sind.
  • Bei Projektion auf die zweite Oberfläche 12, 32 kann die strukturierte p-dotierte Region etwa 0,1% bis etwa 99,9% der von der zweiten Oberfläche 12, 32 eingenommenen Gesamtfläche überdecken. Das heißt, dass 0,1% bis etwa 99,9% nicht von der strukturierten p-dotierten Region 5, 25 überdeckt werden, d. h. dieser Teil wird durch die Region oder Regionen (Öffnungen oder dem Umfang) eingenommen, die von der strukturierten p-dotierten Region unüberdeckt bleiben und zu dem Laststrom beitragen. Bei bestimmten Ausführungsformen kann die strukturierte p-dotierte Region bei Projektion auf die zweite Oberfläche 12, 32 etwa 50% bis etwa 99,9% der von der zweiten Oberfläche 12, 32 eingenommenen Gesamtfläche einnehmen.
  • Bei anderen Ausführungsformen besitzt die strukturierte p-dotierte Region 5, 25 ihre Spitzendotierungskonzentration in einer Tiefe zwischen etwa 0,5 μm bis etwa 1 μm mit Bezug auf die zweite Oberfläche 12, 32. Die zwischen der strukturierten p-dotierten Region 5, 25 und der zweiten Oberfläche 12, 32 angeordneten Dotierungsregionen, d. h. der n-Emitter 6 im Fall einer Diode und der n-Puffer 26 und p-Emitter 28 im Fall eines IGBT, können ihre Spitzendotierungskonzentration in einer Tiefe zwischen 0,05 μm und 0,4 μm mit Bezug auf die zweite Oberfläche 12, 32 aufweisen.
  • Gemäß einer Ausführungsform kann ein Halbleiterbauelement deshalb ein Halbleitersubstrat 1, 21 mit einer ersten Oberfläche 11, 31 und einer zweiten Oberfläche 12, 32 umfassen, wobei die zweite Oberfläche 12, 32 gegenüber der ersten Oberfläche 11, 31 angeordnet ist. Auf der ersten Oberfläche 11, 31 ist mindestens eine erste Metallisierungsschicht 13, 33 angeordnet. Ferner ist in der Nähe der zweiten Oberfläche 12, 32 mindestens eine erste Dotierungsregion eines ersten Leitfähigkeitstyps angeordnet. Die erste Dotierungsregion kann durch die Feldstoppregion 4, 24 gebildet werden. In der Nähe der zweiten Oberfläche 12, 32 ist mindestens eine zweite Dotierungsregion eines zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, angeordnet. Die zweite Dotierungsregion kann durch die strukturierte p-dotierte Region 5, 25 gebildet werden. Die erste und die zweite Dotierungsregion können jeweilige Spitzendotierungskonzentrationen aufweisen, die sich in verschiedenen Tiefen mit Bezug auf die zweite Oberfläche 12, 32 befinden. Zwischen der ersten und der zweiten Dotierungsregion wird ein pn-Übergang gebildet, wie etwa der pn-Übergang J3 in 1A oder der pn-Übergang 15 in 2A. Bei Projektion auf die zweite Oberfläche 12, 32 kann darüber hinaus die erste Dotierungsregion eine zusammenhängende Region mit Teilen des zweiten Leitfähigkeitstyps, die vollständig von der ersten Dotierungsregion umgeben werden, oder eine einfach zusammenhängende Region sein, die mindestens teilweise zu lateralen Rändern des Halbleitersubstrats 1, 21 beabstandet ist.
  • Gemäß einer modifizierten Ausführungsform kann eine dritte Dotierungsregion des ersten Leitfähigkeitstyps so angeordnet werden, dass die zweite Dotierungsregion zwischen der ersten und der dritten Dotierungsregion angeordnet wird. Die dritte Dotierungsregion bildet auch einen pn-Übergang mit der zweiten Dotierungsregion. Die dritte Dotierungsregion kann zum Beispiel der n-Emitter 6 oder n-Puffer 26 sein. Die dritte und erste Dotierungsregion befinden sich durch Regionen entgegengesetzter Leitfähigkeit, wie etwa die in der zweiten Dotierungsregion oder in der Ebene der zweiten Dotierungsregionen angeordneten lateralen Leerräume 7, 27 bei Betrachtung in einer zu der zweiten Oberfläche senkrechten Querschnittsansicht, in elektrischem Kontakt miteinander, um einen elektrischen Pfad zwischen der ersten und dritten Dotierungsregion bereitzustellen.
  • Es sollte hier angemerkt werden, dass die erste, zweite und dritte Dotierungsregion bei verschiedenen Ausführungsformen verschiedene Dotierungsregionen bilden können. Zum Beispiel kann bei bestimmten Ausführungsformen die erste Dotierungsregion durch die strukturierte p-dotierte Region 5 gebildet werden, während die zweite Dotierungsregion durch den n-Emitter 6 gebildet werden kann. Bei anderen Ausführungsformen wird die erste Dotierungsregion durch den n-Puffer 26 und die zweite Dotierungsregion durch den p-Emitter 28 gebildet. Bei weiteren Ausführungsformen kann die erste Dotierungsregion durch die strukturierte p-dotierte Region 25 und die zweite Dotierungsregion durch den p-Emitter 28 gebildet werden. Andere Ausführungsformen können die strukturierte p-dotierte Region 25 als erste Dotierungsregionen, die n-Pufferregion 26 als zweite Dotierungsregion und die p-Emitterregion 28 als dritte Dotierungsregion enthalten.
  • Weitere Ausführungsformen der strukturierten p-dotierten Region 5, 25 sind in 3C bis 3E dargestellt, wozu mehrere isolierte p-Teile gehören, die zusammen die strukturierte p-dotierte Region 5 bilden.
  • Die in der Nähe der zweiten Oberfläche 12, 32 des Halbleitersubstrats 1, 21 angeordneten Dotierungsregionen müssen angepasst werden, um die Bauelementekenngrößen zu verbessern. Zur Herstellung dieser Dotierungsregionen werden geeignete Dotierungsstoffe in das Halbleitersubstrat 1, 21 typischerweise von der zweiten Oberfläche 12, 32 aus eingeführt. Bei vielen Ausführungsformen werden die Dotierungsstoffe bis zu der gewünschten Tiefe implantiert und dann durch eine thermische Ausheilung aktiviert. Um das Aktivierungsverhältnis zu verbessern, wird nach der Einführung der Dotierungsstoffe eine Laserausheilung verwendet. So wie sie in der vorliegenden Beschreibung verwendet wird, ist eine Laserausheilung ein thermischer Ausheilungsprozess, der die Strahlung oder den Strahl einer Laserquelle benutzt. Die Strahlung oder der Strahl besitzt eine gegebene Energiedichte und wird für eine gegebene Dauer auf die zweite Oberfläche 12, 32 gerichtet, um zu bewirken, dass die zweite Oberfläche 12, 32 des Halbleitersubstrats 1, 21 das Halbleitersubstrat an seiner bestrahlten Oberfläche mindestens teilweise schmilzt. Eine solche Strahlung wird als Laserimpuls bezeichnet. Ein Laserimpuls kann mehrere sehr kurze Impulse umfassen, wenn ein einziger kurzer Impuls nicht ausreichen würde, um die zweite Oberfläche 12, 32 des Halbleitersubstrates 1, 21 zu schmelzen. Die Schmelzdauer und die Schmelztiefe, d. h. die Tiefe, bis zu der das Halbleitersubstrat 1, 21 geschmolzen wird, können durch geeignete Auswahl der Energiedichte und der Impulsdauer eingestellt werden. Typischerweise ist die Impulsdauer relativ kurz, um sicherzustellen, dass die Laserenergie im Wesentlichen adiabatisch von dem Halbleitersubstrat absorbiert wird. Das heißt, dass die Impulsdauer kurz genug ist, so dass die auf das Halbleitersubstrat gestrahlte und von dieser absorbierte Energie eine kurze und starke Erhitzung der bestrahlten Oberfläche ohne signifikante Ausstrahlung von Wärmestrahlung oder Wärmeleitung während des Laserimpulses verursacht. Die Erhitzung wird somit auf die bestrahlte Oberfläche „eingegrenzt”. Ferner kann die Wellenlänge berücksichtigt werden, da die Absorption der Laserstrahlung typischerweise wellenlängenabhängig ist. Bei vielen Ausführungsformen ist eine kurze Wellenlänge (typischerweise weniger als 550 nm oder sogar weniger als 400 nm erwünscht, da Strahlung mit einer solchen kurzen Wellenlänge innerhalb einiger weniger 10 nm im Wesentlichen vollständig absorbiert wird, wodurch sichergestellt wird, dass hauptsächlich Regionen in der Nähe der zweiten Oberfläche 12, 32 die Energie adsorbieren, siehe zum Beispiel 20A und 20B in der nachfolgenden Beschreibung. Zum Beispiel kann ein XeCl-Excimerlaser mit einer Wellenlänge von 307 nm verwendet werden. Es können auch andere Laser verwendet werden, wie etwa Stickstofflaser (337 nm), KrF-Excimerlaser (248 nm), ArF-Excimerlaser (193 nm), F2-Excimerlaser (157 nm), XeBr-Excimerlaser (282 nm), XeF-Excimerlaser (251 nm) oder Xe-Excimerlaser (172 nm), um einige wenige zu nennen. Diese Laser sind gepulste Laser und liefern ausreichend intensive und kurze Laserimpulse. Eine geeignete Impulsdauer, die kurz genug ist, um längere Erhitzung des Halbleitersubstrats zu vermeiden, liegt im Bereich von etwa 20 ns bis etwa 10 ms, abhängig von der Laserenergiedichte. Für Fachleute ist erkennbar, dass die Impulsdauer oft durch den verwendeten Lasertyp definiert wird. Die Impulsdauer wird deshalb so eingestellt, dass die geeignete, auf die bestrahlte Oberfläche übertragene Energie gewählt wird, um sicherzustellen, dass die bestrahlte Oberfläche bis auf die gewünschte Tiefe geschmolzen wird, ohne das übrige Halbleitersubstrat zu viel zu erhitzen, um einen Temperaturanstieg der gegenüberliegenden Oberfläche über eine kritische Temperatur zu vermeiden.
  • Die Verwendung mindestens einer Laserausheilung erlaubt die thermische Ausheilung von Dotierungsregionen an der zweiten Oberfläche 12, 32 nach der Bildung der ersten Metallisierungsschicht 13, 33 auf der ersten Oberfläche 1, 31, ohne die erste Metallisierungsschicht 13, 33 zu beeinflussen. Zum Beispiel wird typischerweise für die erste Metallisierungsschicht 13, 33 Aluminium oder eine Aluminiumlegierung verwendet, das bzw. die bei etwa 600 bis etwa 700°C schmilzt, wobei typischerweise nur 400°C tolerierbar sind. Um ein Halbleitersubstrat zu schmelzen, werden wesentlich höhere Temperaturen benötigt, im Fall von Si etwa 1400°C. Durch die oder jede Laserausheilung kann eine vorübergehende und lokalisierte Erhitzung der zweiten Oberfläche 12, 32 bereitgestellt werden, ohne die erste Oberfläche 11, 31 auf Temperaturen von mehr als zum Beispiel 400°C zu erhitzen. Da die Dotierungsregionen in der Nähe der zweiten Oberfläche 12, 32 nach dem Abschluss der ersten Metallisierung auf der ersten Oberfläche 11, 31 und nach der Dünnung bzw. dem Dünnschleifen des Halbleitersubstrats 1, 21 gebildet werden können, kann die Anzahl der Herstellungsprozesse nach der Verdünnung des Halbleitersubstrats 1, 21 verringert werden.
  • Eine oder mehrere Ausführungsformen umfassen zwei oder sogar drei separate Laserausheilungen, wobei jede dieser entsprechend für die jeweilige Dotierungsregion ausgelegt wird.
  • Geeignete Herstellungsverfahren, die mindestens eine Laserausheilung verwenden, ermöglichen eine separate thermische Behandlung der ersten und der zweiten Oberfläche des Halbleitersubstrats. Die schmelzende Laserausheilung führt oft zu der Bildung eines plateauartigen Dotierungsprofils des Dotierungsstoffs, dessen Aktivierungsverhältnis hauptsächlich von der verwendeten Laserenergie und der Dotierungsdosis abhängt. Durch Laserausheilung können scharfe oder abrupte pn-Übergänge zwischen entgegengesetzt dotierten Dotierungsregionen gebildet werden. Dies verbessert die Weichheit und Robustheit von Leistungsbauelementen.
  • Beim Schmelzen des Halbleitersubstrats kann ein sehr hohes Aktivierungsverhältnis der eingeführten Dotierungsstoffe, d. h. der eingeführten Dotierungsstörstellen oder Dotierungsionen, erzielt werden. Das Aktivierungsverhältnis ist das Verhältnis der aktivierten Dotierungsstörstellen zu der Gesamtzahl der eingeführten Dotierungsstörstellen. Die Gesamtzahl der eingeführten Störstellen entspricht der chemischen Konzentration der Dotierungsstörstellen, und der aktivierte Teil entspricht der Anzahl der Dotierungsstörstellen, die in das Gitter eingebaut werden und Gitterplätze des Halbleitersubstrats belegen. In Prozent ausgedrückt kann ein Aktivierungsverhältnis von etwa 50% bis nahezu 100% erreicht werden. Bei bestimmten Ausführungsformen kann der Aktivierungsteil im Bereich von etwa 85% bis zu nahezu 100% liegen. Dies übersteigt signifikant das Aktivierungsverhältnis, das durch Niedertemperatur-Ofenausheilung erhalten wird, die zum Beispiel beim Ausheilen mit 400°C zu einem Aktivierungsverhältnis von etwa 5% führt.
  • Eine schmelzende Laserausheilung gewährleistet außerdem ein sehr hohes Ausheilverhältnis, d. h. Ausheilen von durch die Implantation der Dotierungsstoffe verursachten Gitterdefekten. Das Ausheilungsverhältnis übersteigt auch signifikant das durch nichtschmelzende Ofenausheilungen erhaltene Ausheilverhältnis.
  • Es sollte erwähnt werden, dass es nichtschmelzende Ofenausheilungen geben kann, die auch eine nachteilige Diffusion der Dotierungsstörstellen verursachen, was zu einer Verbreiterung und Verflachung von Dotierungsprofilen führt. Im Gegensatz dazu ist eine Laserausheilung sehr kurz und verursacht signifikant weniger oder sogar gar keine merkliche Diffusion in nichtgeschmolzene Bereiche. Dotierungsprofile bereits hergestellter Dotierungsregionen werden deshalb durch die Laserausheilung nicht beeinträchtigt. In dem geschmolzenen Teil des Halbleitersubstrats ist die Mobilität der Dotierungsstörstellen sehr hoch, was zu der Bildung eines plateauartigen Dotierungsprofils mit nahezu steilen Seitenwänden führt, was für eine schmelzende Laserausheilung einzigartig ist. Solche plateauartigen Profile sind mit Ofenausheilungen nicht erreichbar.
  • Mit Bezug auf 4 bis 11 werden mehrere Ausführungsformen bezüglich Herstellungsprozessen beschrieben. Ein allen Ausführungsformen gemeinsamer Prozess ist die Bereitstellung eines Halbleitersubstrats mit einer ersten und einer zweiten Oberfläche, wobei die zweite Oberfläche gegenüber der ersten Oberfläche angeordnet ist. Ferner kann auf der ersten Oberfläche vor jeder Implantation an der zweiten Oberfläche eine erste Metallisierung gebildet werden, muss aber nicht gebildet werden. Ferner kann das Halbleitermaterial an der zweiten Oberfläche gedünnt werden, um die Gesamtdicke des Halbleitersubstrats zu verringern. Diese zusätzlichen und optionalen Prozesse werden typischerweise vor dem Einführen von Dotierungsstoffen in die zweite Oberfläche durchgeführt. Bei den in 4 bis 11 dargestellten Ausführungsformen werden die Dotierungsstoffe durch Implantation an der zweiten Oberfläche in das Halbleitersubstrat eingeführt, sofern nichts anderes ausgesagt wird.
  • Die in 4 bis 11 dargestellten Ausführungsformen umfassen im Fall einer Diode oder eines FET das Herstellen einer ersten und einer zweiten Dotierungsregion, die einen einander entgegengesetzten Leitfähigkeitstyp aufweisen, und im Fall eines IGBT das Herstellen einer ersten Dotierungsregion des ersten Leitfähigkeitstyps, einer zweiten Dotierungsregion des zweiten Leitfähigkeitstyps und einer dritten Dotierungsregion des ersten Leitfähigkeitstyps. Die Spitzendotierungskonzentration der ersten Dotierungsregion bei Einführung in das Halbleitersubstrat befindet sich in einer ersten Tiefe, die Spitzendotierungskonzentration der zweiten Dotierungsregion bei Einführung in das Halbleitersubstrat befindet sich in einer zweiten Tiefe und die Spitzendotierungskonzentration der dritten Dotierungsregion bei Einführung in das Halbleitersubstrat befindet sich in einer dritten Tiefe. Die jeweiligen Tiefen sind auf die zweite Oberfläche bezogen. Die erste Tiefe ist größer als die zweite Tiefe, die ihrerseits größer als die dritte Tiefe ist. Die Einstellung der jeweiligen Tiefen kann im Fall von Implantation durch geeignete Auswahl der Implantationsenergie IE unter Berücksichtigung der Masse der Dotierungsstoffe erfolgen. Typischerweise wird die erste Dotierungsregion durch Implantieren eines ersten Dotierungsstoffs mit einer ersten Implantationsenergie IE1 gebildet. Die zweite Dotierungsregion wird durch Implantieren eines zweiten Dotierungsstoffs mit einer zweiten Implantationsenergie IE2 gebildet, während die dritte Dotierungsregion durch Implantieren eines dritten Dotierungsstoffs mit einer dritten Implantationsenergie IE3 gebildet wird. Anders ausgedrückt wird der erste Dotierungsstoff tief implantiert, der zweite Dotierungsstoffs mitteltief implantiert, während zum Implantieren des dritten Dotierungsstoffs eine flache Implantation verwendet wird. Die Implantationsenergien IE1, IE2 und IE3 werden unter Berücksichtigung der Masse der jeweiligen Störstellendotierungsstoffe so gewählt, dass die oben erwähnte Implantierungstiefenbeziehung erzielt wird. Es sollte hier angemerkt werden, dass die Implantierungstiefe oder Tiefe einer Dotierungsregion mit Bezug auf die zweite Oberfläche des Halbleitersubstrats ausgedrückt wird.
  • Entsprechend dem Leitfähigkeitstyp der Dotierungsregionen weist der erste Dotierungsstoff den ersten Leitfähigkeitstyp auf, der zweite Dotierungsstoff den zweiten Leitfähigkeitstyp und der dritte Dotierungsstoff den ersten Leitfähigkeitstyp. Obwohl der erste und dritte Dotierungsstoff denselben Leitfähigkeitstyp aufweisen, können unterschiedliche Ionen wie etwa Borionen oder Aluminiumionen verwendet werden.
  • Die Ausführungsformen können modifiziert werden, um gegebenenfalls das Dotierungsschema umzukehren oder andere Dotierungsschemata, wie zum Beispiel n-n-p, zu verwenden.
  • In 4 bis 11 sind die Dotierungsprofile von Dotierungsregionen schematisch angegeben. Die Dotierungsprofile von n-dotierten Regionen, die dem zweiten Leitfähigkeitstyp entsprechen, sind durch durchgezogene Linien angegeben, und die Dotierungsprofile von p-dotierten Regionen, die dem ersten Leitfähigkeitstyp entsprechen, sind durch gestrichelte Linien angegeben.
  • Die Ausführungsformen umfassen Herstellungsprozesse, die bei der Herstellung einer Diode und eines IGBT üblich sind. Zusätzliche für die Herstellung eines IGBT benötigte Prozesse werden in den jeweiligen Figuren angegeben.
  • Mit Bezug auf 4 wird eine erste Ausführungsform beschrieben. In S41 wird ein p-Dotierungsstoff tief in das Halbleitersubstrat an seiner zweiten Oberfläche implantiert, um eine strukturierte p-dotierte Region zu bilden, die im Folgenden als strukturierte p-Region bezeichnet wird. In der folgenden Beschreibung finden die Implantation und die Laserausheilung an der zweiten Oberfläche statt, sofern nichts anderes angegeben wird. Der Einfachheit halber wird die zweite Oberfläche als Oberfläche bezeichnet, sofern es nicht anders angegeben wird. Das resultierende Störstellenprofil implantierter Ionen S41-1 mit einer Spitzendotierungskonzentration in der Tiefe d1 ist durch die gestrichelte Linie dargestellt. Typischerweise wird der p-Dotierungsstoff, zum Beispiel Bor, Borfluorid oder Aluminium, unter Verwendung der ersten Implantationsenergie IE1 implantiert, um den p-Dotierungsstoff so zu implantieren, dass eine Dotierungsregion in einer ersten Tiefe von etwa 100 nm bis etwa 5 μm gebildet wird. Für Fachleute ist erkennbar, dass die Implantierungstiefe den Ort der Spitzenstörstellenkonzentration bedeutet, da die Dotierungsionen aufgrund der naturgemäßen Gaußschen Energieverteilung der beschleunigten Dotierungsionen und ihrer Streuung in dem Substrat eine gegebene räumliche Verteilung in dem Halbleitersubstrat aufweisen. Da der implantierte Dotierungsstoff einer schmelzenden Laserausheilung unterzogen werden kann, kann sich die Form des durch Implantation erzielten Störstellenprofils signifikant ändern, so dass das resultierende Konzentrationsprofil nach der Ausheilung signifikant von dem Störstellenprofil verschieden sein kann. Die gewählte Implantationstiefe kann dies berücksichtigen, so dass diese letztendliche Dotierungsregion nach dem Ausheilen im Fall einer Diode oder eines FET eine vertikale Dicke zwischen etwa 50 nm bis etwa 5 μm aufweist und in einer Tiefe von etwa 50 nm bis etwa 5 μm angeordnet ist. Im Fall eines IGBT und Thyristors befindet sich der Ort in einem Bereich von etwa 100 nm bis etwa 5 μm, da Platz für einen zusätzlichen rückseitigen Emitter benötigt wird.
  • In dem nachfolgenden S42 wird eine erste Laserausheilung durchgeführt, um die Oberfläche im Wesentlichen bis herunter zu einer ersten Tiefe d1 zu schmelzen. Das Schmelzen führt zu nahezu 100% Aktivierung aller implantierten Dotierungsionen. Das resultierende Dotierungsprofil S42-1 der strukturierten p-Region ist in 4 schematisch neben S42 angegeben. Während des Schmelzens besitzen die implantierten Ionen hohe Mobilität in dem geschmolzenen Teil des Halbleitersubstrats, so dass die Ionen sich im Wesentlichen in dem geschmolzenen Teil bis zu einem gewissen Grad gleichförmig verteilen können. Dies führt zu der Bildung des plateauartigen Dotierungsprofils S42-1. Der Ort des steilen Abfalls S42-2 des Dotierungsprofils entspricht im Wesentlichen der Schmelztiefe. Durch Auswahl der Laserenergie kann deshalb das vertikale Ausmaß und die Tiefe des Dotierungsprofils S42-1 eingestellt werden.
  • Obwohl das ausgeheilte Dotierungsprofil schematisch ein flaches Plateau mit einem erweiterten Bereich maximaler Dotierungskonzentration darstellt, wird angenommen, dass die maximale Dotierungskonzentration in der Mittes des Plateaus oder sehr nahe bei dem Anfang des steilen Abfalls angeordnet ist.
  • Es wurde experimentell bestätigt (siehe die nachfolgende Besprechung von 15A bis 15C und 19), dass die Laserausheilung beim Schmelzen bis herunter zu der Tiefe der Spitzendotierungskonzentration oder sogar noch tiefer zu einem plateauartigen Dotierungsprofil führt. Wenn die Schmelztiefe kleiner als die Tiefe der Spitzenstörstellenkonzentration ist, könnte ein plateauartiges Dotierungsprofil mit einer Zunahme der Dotierungskonzentration unterhalb der Schmelztiefe erhalten werden. Solche Profile können für bestimmte Anwendungen von Interesse sein.
  • In S43 wird der n-Dotierungsstoff (zweite Leitfähigkeit), wie etwa Phosphor oder Arsen, in eine zweite Tiefe d2 implantiert, die kleiner als die erste Tiefe d1 ist, um den n-Emitter der Diode und den n-Puffer des IGBT zu bilden. Die zum Implantieren des n-Dotierungsstoffs verwendete zweite Implantationsenergie IE2 wird daher so gewählt, dass die entsprechende zweite Implantationstiefe d2 kleiner als die für die Implantierung des p-Dotierungsstoffs verwendete erste Implantationstiefe d1 ist. Typischerweise wird der n-Dotierungsstoff im Fall einer Diode oder eines FET in eine Tiefe von etwa 0 nm bis etwa 1 μm implantiert und im Fall eines IGBT oder Thyristors in eine Tiefe von etwa 50 nm bis etwa 1 μm. Das resultierende Profil implantierter Ionen S43-1 mit einer Spitzenstörstellenkonzentration bei d2 ist neben S43 dargestellt.
  • In S44 wird eine zweite Laserausheilung durchgeführt, um das Halbleitersubstrat im Wesentlichen bis herunter zu der zweiten Tiefe d2 oder tiefer zu schmelzen. Wieder erhält man ein plateauartiges Dotierungsprofil S44-1. Da die Schmelztiefe der zweiten Laserausheilung kleiner als die Schmelztiefe der ersten Laserausheilung ist, kann eine höhere Dotierungskonzentration auch dann erhalten werden, wenn dieselbe Menge von Ionen eingeführt wurde. Um die Dotierungskonzentration des n-Emitters/n-Puffers mit Bezug auf die strukturierte p-Region weiter zu vergrößern, kann die Implantationsdosis vergrößert werden.
  • Die strukturierte p-Region entspricht der in Verbindung mit 1A und 2A beschriebenen strukturierten p-dotierten Region 5, 25 und kann der ersten Dotierungsregion entsprechen. Beim Implantieren des p-Dotierungsstoffs wird typischerweise eine Implantationsmaske verwendet, um die strukturierte p-Region lateral zu strukturieren. Es sollte erwähnt werden, dass die laterale Abmessung von Strukturen wie etwa der Öffnungen 7 der strukturierten p-Region 5, 25 zum Beispiel in dem Bereich von einigen wenigen Mikrometern oder darüber liegt. Der Ort und die Bildung dieser Strukturen werden durch die Laserausheilung nicht signifikant beeinflusst, da die Schmelzdauer zu kurz ist, um eine merkliche Diffusion des Dotierungsstoffs zu einem solchen Ausmaß zu erlauben. Zum Aufrechterhalten der Strukturen sollte als Daumenregel die laterale Abmessung der Strukturen wie etwa der Öffnungen 7 der strukturierten p-Region 5, 25 etwa mindestens größer oder gleich der beabsichtigten Schmelztiefe sein. Bei bestimmten Ausführungsformen kann die laterale Abmessung gemäß spezifischen Bedürfnissen auch signifikant größer als die beabsichtigte Schmelztiefe sein. Der N-Emitter 6 der Diode oder der n-Puffer 26 des IGBT können der zweiten Dotierungsregion entsprechen. Es sollte hier erwähnt werden, dass auch eine strukturierte p-dotierte Region mit von dem Umfang des Halbleiterbauelements zurückgezogenen Rändern, wie in 3A dargestellt, gebildet werden kann.
  • S41 bis S44 sind bei der Herstellung einer Diode, eines FET, eines Thyristors und eines IGBT üblich. Da ein IGBT und ein Thyristor beide einen zusätzlichen pn-Übergang an der zweiten Oberfläche aufweisen, wird danach eine p-Emitterregion gebildet, die dem oben beschriebenen p-Emitter 28 entspricht.
  • Der p-Emitter wird durch Implantieren eines p-Dotierungsstoffs (erster Leitfähigkeitstyp), zum Beispiel Bor, Borfluorid oder Aluminium, unter Verwendung einer dritten Implantationsenergie IE3 gebildet, die so gewählt wird, dass die entsprechende Implantationstiefe d3 kleiner als die zweite Implantationstiefe d2 ist. Die Implantationstiefe d3 beträgt typischerweise etwa 0 nm bis etwa 500 nm. Die resultierende Verteilung implantierter Ionen S45-1 ist dargestellt.
  • Danach kann eine dritte Laserausheilung in S46a ausgeführt werden, die das Halbleitersubstrat nur bis herunter zu etwa der dritten Tiefe d3 schmilzt. Dies führt zu dem Dotierungsprofil S46-1. Bei einer Ausführungsform kann eine Niedertemperaturausheilung verwendet werden (S46b), um den implantierten Dotierungsstoff zu aktivieren, ohne die Form des Dotierungsprofils signifikant zu beeinflussen. Die Niedertemperaturaktivierung kann einen Ofen mit zum Beispiel etwa 400°C umfassen. Es wäre auch möglich, einen anderen Ofenprozess zu verwenden, der von einem etwaigen nachfolgenden Prozess benötigt werden könnte, zum Beispiel zum Ausheilen einer zweiten Metallisierungsschicht, die schließlich nach der Implantation der Dotierungsregionen auf die zweite Oberfläche abgeschieden wird. Bei einer Ausführungsform kann ein Aktivierungsprozess zum Aktivieren der Feldstoppschicht wie oben beschrieben benutzt werden, um den p-Dotierungsstoff zu aktivieren.
  • Im Allgemeinen ist die Störstellenkonzentration des p-Emitters größer als die Störstellenkonzentration des n-Puffers, die ihrerseits größer als die Störstellenkonzentration der strukturierten p-Region ist. Die gewählten Implantationsdosen für die jeweiligen Implantationen berücksichtigen deshalb das vertikale Ausmaß der jeweiligen Dotierungsregionen und die gewünschte Enddotierungskonzentration. Typische Beispiele für die Dotierungskonzentration des p-Emitters sind von etwa 1016/cm3 bis etwa 1020/cm3, für den n-Puffer/n-Emitter von etwa 1015/cm3 bis etwa 1019/cm3 und für die strukturierte p-Region von etwa 1016/cm3 bis etwa 1019/cm3.
  • Gemäß der in 4 dargestellten Ausführungsform wird nach jeder Implantation ein Laserausheilen durchgeführt, wobei die tiefste Implantation zuerst und die flachste Implantation zuletzt durchgeführt wird. Die für jeden Ausheilprozess verwendete Laserenergie wird für die gewünschte Schmelztiefe eingestellt. Wenn die Laserenergie für die erste, zweite und dritte Laserausheilung mit E1, E2 bzw. E3 bezeichnet wird, gilt E3 < E2 < E1. Die durch den ersten Dotierungsstoff gebildete erste Dotierungsregion kann deshalb als strukturierte p-Region betrachtet werden, während die durch den zweiten Dotierungsstoff gebildete zweite Dotierungsregion als n-Puffer/n-Emitterregion betrachtet werden kann.
  • Bei bestimmten Ausführungsformen kann der p-Emitter ein vertikales Ausmaß von etwa 50 nm bis etwa 500 nm aufweisen. Bei diesen oder anderen Ausführungsformen kann der n-Puffer/n-Emitter ein vertikales Ausmaß von etwa 50 nm bis etwa 1 μm aufweisen. Bei diesen oder anderen Ausführungsformen kann die strukturierte p-dotierte Region ein vertikales Ausmaß von etwa 50 nm bis etwa 5 μm aufweisen. Für Fachleute ist erkennbar, dass das tatsächliche vertikale Ausmaß und der Ort der jeweiligen Dotierungsregionen für verschiedene Bauelemente angepasst werden können, um die Leistungsfähigkeit des Bauelements zu verbessern.
  • Mit Bezug auf 5 wird eine weitere Ausführungsform beschrieben. S51 bis S53 dieser Ausführungsform entsprechen S41 bis S43 der in 4 dargestellten Ausführungsform. Zum Fertigstellen der Diode wird Niedertemperaturaktivierung in S54 verwendet, anstatt der Verwendung einer Laserausheilung wie in dem Prozess 44. Das resultierende Dotierungsprofil des n-Emitters bleibt deshalb spitzenförmig.
  • Zur Herstellung des IGBT wird S53 ohne jegliche Ausheilung ausgeführt. Nach dem Implantieren des n-Puffers wird in S55 der p-Emitter implantiert. Danach werden der n-Puffer und p-Emitter entweder unter Verwendung einer gemeinsamen Laserausheilung (S56a) oder einer Niedertemperatur-Ofenausheilung (S56b) ausgeheilt. Die gemeinsame Laserausheilung kann die Halbleiteroberfläche oder das Substrat bis herunter zu der zweiten Tiefe d2 oder nur herunter zu der dritten Tiefe d3 schmelzen. Im ersten Fall wurde, obwohl beide Dotierungsregionen gleichzeitig geschmolzen werden, beobachtet, dass keine vollständige Vermischung beider Profile auftritt. In dem zweiten Fall zeigt das resultierende Dotierungsprofil S56-2 zum Beispiel für den n-Puffer ein Plateau in der Nähe der zweiten Oberfläche mit einer angrenzenden Konzentrationsspitze, bevor die Dotierungskonzentration scharf abnimmt. Dies ist die Folge eines teilweisen Schmelzens des n-Puffers, das die zweite Tiefe d2 nicht erreicht hat. Deshalb werden Ort und Form der Spitze durch die Laserausheilung nicht beeinflusst. Das Dotierungsprofil des p-Emitters nach der Laserausheilung wird mit S56-1 und nach dem Ofen mit S56-3 bezeichnet. Das ausgeheilte Dotierungsprofil der strukturierten p-Region wird mit S52-1 und das Dotierungsprofil des n-Puffers mit S53-1 bezeichnet.
  • Die in 5 dargestellte Ausführungsform umfasst deshalb mindestens eine Laserausheilung mit der Energie E1 zum Ausheilen der tiefsten Implantation (strukturierten p-Region). Zur Herstellung der Diode wird keine weitere Laserausheilung verwendet, während für den IGBT eine weitere Laserausheilung mit der Energie E3 mit E3 < E1 verwendet werden kann. Bei dieser Ausführungsform kann die durch einen ersten Dotierungsstoff gebildete erste Dotierungsregion der strukturierten p-Region 25 entsprechen, während die durch einen zweiten Dotierungsstoff gebildete zweite Dotierungsregion dem p-Emitter 28 entsprechen kann.
  • In Verbindung mit 6 wird eine weitere Ausführungsform beschrieben. Hierbei erfolgen erste und zweite Implantationen zur Herstellung der strukturierten p-Region bzw. des n-Emitters oder n-Puffers vor jeder Ausheilung. Die Reihenfolge der Implantation kann gemäß spezifischen Bedürfnissen gewählt werden. Dann wird der n-Emitter/n-Puffer mit dem Dotierungsprofil S62-1 laserausgeheilt, indem das Halbleitersubstrat im Wesentlichen nur bis herunter zu der zweiten Tiefe geschmolzen wird. Das heißt, dass die strukturierte p-Region nicht durch Schmelzen ausgeheilt wird, sondern nur thermisch, so dass ihr Störstellenprofil S61-1 im Wesentlichen nicht durch Laserausheilung beeinflusst wird. Die Laserausheilung führt zu der Bildung eines plateauartigen Dotierungsprofils S63-1 des n-Emitters/n-Puffers. Nach S63 ist die Herstellung der Diode, soweit es die Bildung von Dotierungsregionen betrifft, beendet.
  • Um den IGBT fertigzustellen, wird danach bei S64 der p-Emitter implantiert, was zu dem Störstellenprofil S64-1 führt, und dann in S65a entweder laserausgeheilt, was zu dem Dotierungsprofil S65-1 führt, oder bei einer Ausführungsform durch einen Niedertemperaturofen bei S65b aktiviert, was sich im Wesentlichen nicht auf die Form des Störstellen- und daher des letztendlichen Dotierungsprofils auswirkt.
  • Bei dieser Ausführungsform wird nur der n-Emitter/n-Puffer mit der Laserenergie E2, die kleiner als die Energie E1 ist, die notwendig wäre, um die strukturierte p-Region vollständig auszuheilen, laserausgeheilt. Der p-Emitter kann unter Verwendung der Energie E3 laserausgeheilt oder durch den Niedertemperaturofen aktiviert werden, wobei E3 < E2 gilt. Bei dieser Ausführungsform kann der n-Puffer der durch einen ersten Dotierungsstoff gebildeten ersten Dotierungsregion entsprechen, während der p-Emitter der durch einen zweiten Dotierungsstoff gebildeten zweiten Dotierungsregion entsprechen kann. Die strukturierte p-Region kann der weiteren Dotierungsregion entsprechen.
  • In 7 ist eine weitere Ausführungsform dargestellt, die eine Implantation des p-Dotierungsstoffs zur Bildung der strukturierten p-Region nach der Bildung des n-Emitters im Fall der Diode und nach der Bildung des n-Puffers und p-Emitters im Fall des IGBT umfasst. Als erstes wird in S71 ein n-Dotierungsstoff in die Tiefe d2 implantiert, was zu einem Spitzendotierungsprofil S71-1 führt. Danach wird der so gebildete n-Emitter/n-Puffer in S72 durch eine erste Laserausheilung laserausgeheilt, was zu der Bildung des plateauartigen Dotierungsprofils S72-1 führt.
  • Die Verarbeitung für die Diode wird in S73 mit der nachfolgenden Implantation eines p-Dotierungsstoffs fortgesetzt, die zu dem Profil S73-1 führt, das in S74 bei niedriger Temperatur ofenausgeheilt wird.
  • Zur Herstellung des IGBT folgt S75 dem Schritt S72 mit der Implantation eines p-Dotierungsstoffs in die Tiefe d3, die kleiner als die Tiefe d2 ist, was zu dem Dotierungsprofil S75-1 führt. Dann kann der so implantierte p-Emitter in S76 durch eine zweite Laserausheilung laserausgeheilt werden, um das Dotierungsprofil S76-1 zu erhalten. Bei einer Ausführungsform kann S76 weggelassen werden. In beiden Fällen wird in S77a/S77b der p-Dotierungsstoff in die Tiefe d1 implantiert, die größer als die Tiefe d2 ist. S77a/S77b entspricht S73 für die Diode. Im Fall S77a bleibt das Störstellen- und daher das Dotierungsprofil S75-1 spitzenförmig. Danach wird in S78a/S78b eine der Ausheilung von S74 entsprechende Niedertemperaturausheilung durchgeführt, die entweder nur die strukturierte p-Region aktiviert, falls der p-Emitter einer Laserausheilung unterzogen würde, oder sowohl die erste als auch die dritte Dotierungsregion aktiviert, wenn keine zweite Laserausheilung ausgeführt wurde. In jedem Fall ist das Dotierungsprofil der strukturierten p-Region spitzenförmig. Die letzte Niedertemperaturausheilung heilt auch Defekte aus, die durch die tiefe Implantation des p-Dotierungsstoffs verursacht werden könnten.
  • Die erste Laserausheilung verwendet die Energie E2, die größer als die Energie E3 für die zweite Ausheilung ist. Die Energie E2 ist jedoch nicht groß genug, um ein Schmelzen des Substrats bis herunter zu der ersten Tiefe d1 zu bewirken.
  • Bei dieser Ausführungsform kann die Implantation von n-Dotierungsstoff zur Bildung des n-Puffers auch als erster Dotierungsstoff betrachtet werden, der in eine erste Tiefe implantiert wird. Ferner kann ein zum Implantieren des p-Emitters verwendeter p-Dotierungsstoff als zweiter Dotierungsstoff betrachtet werden, der in eine zweite Tiefe implantiert wird. Dadurch soll veranschaulicht werden, dass die zur Beschreibung der Ausführungsformen benutzten spezifischen Worte nicht als Einschränkung der Ansprüche aufgefasst werden sollen.
  • In Verbindung mit 8 wird eine weitere Ausführungsform beschrieben. Der Prozess beginnt mit den Schritten S81 und S82 bezüglich der Implantation der p- und n-Dotierungsstoffe in der Tiefe d1 bzw. d2. Die Reihenfolge der Implantation kann gemäß spezifischen Bedürfnissen ausgewählt werden, obwohl typischerweise die tiefste Implantation (p-Dotierungsstoff) zuerst ausgeführt wird, um eine Störung bereits dotierter Ionen zu vermeiden. Die resultierenden Störstellenprofile sind mit S81-1 (strukturierte p-Region) und S82-1 (n-Emitter/n-Puffer) angegeben. Danach wird eine gemeinsame erste Laserausheilung durchgeführt. Da das mit Laserausheilung erhaltene Dotierungsprofil nicht völlig flach ist, ist es möglich, eine einzige schmelzende Laserausheilung zu verwenden, um beide Dotierungsregionen auszuheilen. Ein pn-Übergang wird gebildet, wenn sich die Spitzendotierungskonzentrationen der implantierten Profile auf verschiedener Tiefe befinden. Es wurde beobachtet, dass ein gegebener vertikaler Abstand zwischen den Störstellenprofilen sicherstellt, dass sich die Dotierungsprofile während der Laserausheilung nicht vollständig mischen. Als Daumenregel sollte der vertikale Abstand zwischen Spitzen der Störstellenprofile angrenzender Dotierungsregionen größer als 1/2(σ1 – σ2) sein, wobei σ1 und σ2 die Breite des Störstellenverteilungsprofils bei jeweiligen Störstellenkonzentrationen c1 = 1/e·c1peak und c2 = 1/e·c2peak sind, wobei c1peak und c2peak den maximalen Störstellenkonzentrationen der jeweiligen Störstellenprofile entsprechen. Wenn zum Beispiel eine Gaußsche Verteilung für die jeweiligen Störstellenprofile angenommen wird, entsprechen σ1 und σ2 der Standardabweichung der jeweiligen Störstellenprofile. Für Fachleute ist erkennbar, dass die Implantationsprofile typischerweise nicht Gauß sondern nichtsymmetrisch sind.
  • Die resultierenden Dotierungsprofile nach der Laserausheilung werden für den n-Emitter/n-Puffer mit S83-2 und für die strukturierte p-Region mit S83-1 bezeichnet. Beginnend von der Oberfläche bleibt die Dotierungskonzentration des flachen n-Emitters bis auf eine gegebene Tiefe im Wesentlichen konstant, bevor sie scharf abnimmt. Im Gegensatz dazu nimmt die Konzentration der strukturierten p-Region in der Nähe der Oberfläche aufgrund der Laserausheilung signifikant ab und erreicht ein Maximum an einer Stelle, die der Stelle ihrer Spitze nach der Implantation entspricht.
  • Bei dieser Ausführungsform wird daher eine gemeinsame Laserausheilung verwendet, die die Energie E1 verwendet, die ausreicht, um das Halbleitersubstrat im Wesentlichen bis herunter zu d1 zu schmelzen und beide Dotierungsregionen auszuheilen.
  • Um den IGBT fertigzustellen, wird ein p-Dotierungsstoff bei S84 durch eine flache Implantation in die Tiefe d3 implantiert, so dass ein spitzenförmiges Dotierungsprofil S84-1 entsteht. Danach wird bei S85a entweder eine zweite Laserausheilung mit der Energie E3 verwendet, um nur den p-Emitter laserauszuheilen, oder bei S85b ein Niedertemperatur-Aktivierungsprozess verwendet. Eine zweite Laserausheilung führt zu der Bildung des plateauartigen Dotierungsprofils S85-1. Die Energy E3 ist klein genug, um das Halbleitersubstrat nur bis zu der dritten Tiefe d3 zu schmelzen, wodurch eine Beeinflussung der bereits ausgeheilten Dotierungsprofile S83-2 und S83-1 und insbesondere des Orts des zwischen der strukturierten p-Region und dem n-Emitter/n-Puffer gebildeten pn-Übergangs zu vermeiden.
  • Die in 9 und 10 dargestellten nächsten Ausführungsformen betreffen nur die Herstellung eines IGBT. Beide Ausführungsformen umfassen einen gemeinsamen Laserausheilungsprozess für den n-Puffer und p-Emitter, d. h. die Dotierungsregionen, die sich in dichter Nähe der zweiten Oberfläche befinden. Die tiefe erste Implantation kann separat laserausgeheilt oder ofenausgeheilt werden.
  • Die Ausführungsform von 9 beginnt wie die Ausführungsformen von 4 und 5 in S91 mit einer tiefen Implantation eines p-Dotierungsstoffs in die Tiefe d1 und einer nachfolgenden Laserausheilung unter Verwendung der Energie E1, die ausreicht, um das Halbleitersubstrat bis herunter zu der Tiefe d1 zu schmelzen, in S92. Das entsprechende Störstellenprofil nach der Implantation wird mit S91-1 bezeichnet, und das Dotierungsprofil nach der Laserausheilung mit S92-1.
  • Danach werden n- und p-Dotierungsstoffe in ihre jeweilige Tiefe d2 und d3 implantiert (S93 und S94), wobei d3 < d2 < d1 gilt, und es wird in S95 ein gemeinsamer Laserausheilungsprozess ausgeführt. Es wird die Laserenergie E2 verwendet, die ausreicht, um ein Schmelzen des Halbleitersubstrats bis herunter zu der zweiten Tiefe d2 zu erlauben. Dies führt zu der Bildung des Dotierungsprofils S95-2 für den n-Puffer und S95-3 für den p-Emitter. Die Energie E2 ist kleiner als die Energie E1.
  • Die Ausführungsform von 10 beginnt mit der sukzessiven Implantation von n- und p-Dotierungsstoffen, um den n-Puffer (zum Beispiel die zweite Dotierungsregion) und den p-Emitter (zum Beispiel die dritte Dotierungsregion) mit der Tiefe d2 bzw. d3 zu bilden. Die resultierenden Dotierungsprofile werden für den n-Puffer mit S101-1 und für den p-Emitter mit S101-2 bezeichnet. S101 und S102 entsprechen S93 und S94 von 9. Danach wird in S103 eine gemeinsame Laserausheilung wie in S95 der Ausführungsform von 9 ausgeführt. Die resultierenden Dotierungsprofile werden für den n-Puffer mit S103-2 und für den p-Emitter mit S103-3 bezeichnet. Als Letztes wird durch Implantieren eines p-Dotierungsstoffs in die Tiefe d1 bei S104 und Aktivieren dieses durch einen Niedertemperatur-Aktivierungsprozess (S105) die strukturierte p-Region (zum Beispiel die erste Dotierungsregion) gebildet. Bei einer Ausführungsform kann auch zuerst p-Dotierungsstoff (erster Dotierungsstoff) implantiert werden, gefolgt von der Implantation des n-Dotierungsstoffs (zweiten Dotierungsstoffs) und p-Dotierungsstoffs (dritten Dotierungsstoffs), so dass sich die tiefe Implantation nicht auf das ausgeheilte Profil des n-Puffers und p-Emitters auswirkt. In diesem Fall kann direkt nach der Implantation des ersten Dotierungsstoffs oder nach der Laserausheilung des n-Puffers und p-Emitters eine Niedertemperaturaktivierung der strukturierten p-Region ausgeführt werden. Das spitzenförmige Dotierungsprofil der strukturierten p-Region wird durch S104-1 bezeichnet.
  • Die in 11 dargestellte Ausführungsform betrifft ebenfalls die Herstellung eines IGBT und beginnt mit der Implantation, in dieser Reihenfolge, eines p-Dotierungsstoffs in die Tiefe d1 (S111), eines n-Dotierungsstoffs in die Tiefe d2 in S112, und eines p-Dotierungsstoffs in die Tiefe d3 in S113. Es wären auch andere Reihenfolgen der Implantation möglich. Dann wird in S114 eine Laserausheilung des p-Emitters unter Verwendung der Engergie E3 ausgeführt, die dafür eingestellt ist, das Halbleitersubstrat nur bis herunter zu etwa der Tiefe d3 zu schmelzen. Das laserausgeheilte Dotierungsprofil des p-Emitters wird mit S114-1 bezeichnet, während das spitzenförmige Störstellenprofil der strukturierten p-Region durch S111-1 und das des n-Puffers durch S112-1 bezeichnet wird. Als Letztes wird eine Niedertemperaturausheilung S115 verwendet, um die Dotierungsstoffe des n-Puffers und der strukturierten p-Region zu aktivieren.
  • Bei der Ausführungsform von 11 wird die Laserausheilung nur zum Ausheilen des p-Dotierungsstoffs verwendet, der entweder der ersten oder der zweiten Dotierungsregion entsprechen kann, die zum Bilden des p-Emitters verwendet wird, während die anderen Dotierungsregionen nur durch ein Niedertemperaturausheilen ausgeheilt werden. Deshalb könnten S111 und S112 auch S114 folgen, aber vor S115.
  • Die Beschreibung der in 4 bis 11 dargestellten Ausführungsformen verwendet spezifische Sprache, wie etwa erster, zweiter und dritter Dotierungsstoff und erste, zweite und dritte Tiefe. Diese spezifische Sprache wurde lediglich zu Veranschaulichungszwecken verwendet, nicht aber um die angefügten Ansprüche einzuschränken.
  • Es sollte hier daran erinnert werden, dass die strukturierte p-Region in den in 4 bis 11 dargestellten Ausführungsformen der strukturierten p-dotierten Region 5, 25 von 1A und 2A entspricht, während der n-Puffer/n-Emitter dem n-Emitter 6 von 1A oder dem n-Puffer 26 in 2A entspricht. Ferner entspricht der p-Emitter dem p-Emitter 28 von 2A. Für Fachleute ist erkennbar, dass die in 4 bis 11 dargestellten Prozesse auch zur Herstellung anderer Bauelemente verwendet werden können, die von einer Diode und einem IGBT verschieden sind. Zum Beispiel kann ein Vertikal-FET oder ein Thyristor auch von dem beschriebenen Verfahren Nutzen ziehen.
  • Gemäß anderen Ausführungsformen wird ein Halbleitersubstrat bereitgestellt, das eine erste Oberfläche und eine zweite Oberfläche enthält, wobei die zweite Oberfläche gegenüber der ersten Oberfläche angeordnet ist. In das Halbleitersubstrat wird an der zweiten Oberfläche ein erster Dotierungsstoff so eingeführt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat in einer ersten Tiefe mit Bezug auf die zweite Oberfläche befindet. Ein zweiter Dotierungsstoff wird in das Halbleitersubstrat an der zweiten Oberfläche so eingeführt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat in einer zweiten Tiefe mit Bezug auf die zweite Oberfläche befindet, wobei die erste Tiefe größer als die zweite Tiefe ist. Es wird mindestens eine erste Laserausheilung durchgeführt, indem mindestens ein Laserstrahlimpuls auf die zweite Oberfläche gerichtet wird, um das Halbleitersubstrat mindestens in Teilen an der zweiten Oberfläche zu schmelzen. Gemäß weiteren Ausführungsformen wird nach dem ersten Dotierungsstoff ein zweiter Dotierungsstoff eingeführt. Ferner wird das erste Laserausheilen nach dem Einführen des ersten Dotierungsstoffs und vor dem Einführen des zweiten Dotierungsstoffs durchgeführt. Bei weiteren Ausführungsformen wird durch Richten mindestens eines weiteren Laserstrahlimpulses auf die zweite Oberfläche mindestens eine zweite Laserausheilung durchgeführt, um das Halbleitersubstrat mindestens in Teilen an der zweiten Oberfläche zu schmelzen, wobei die zweite Laserausheilung nach dem Einführen des zweiten Dotierungsstoffs durchgeführt wird. Darüber hinaus wird der Laserstrahlimpuls der ersten Laserausheilung mit einer ersten Energiedichte ausgeführt und der Laserstrahlimpuls der zweiten Laserausheilung wird mit einer zweiten Energiedichte ausgeführt, wobei die erste Energiedichte größer als die zweite Energiedichte ist. Bei anderen Ausführungsformen wird nach dem Einführen des zweiten Dotierungsstoffs und nach dem Durchführen der ersten Laserausheilung ein erster Dotierungsstoff eingeführt. Bei weiteren Ausführungsformen wird die erste Laserausheilung nach dem Einführen des ersten und des zweiten Dotierungsstoffs in das Halbleitersubstrat durchgeführt.
  • Bei anderen Ausführungsformen wird ein Halbleitersubstrat bereitgestellt, das eine erste Oberfläche und eine zweite Oberfläche enthält, wobei die zweite Oberfläche gegenüber der ersten Oberfläche angeordnet ist. In das Halbleitersubstrat wird an der zweiten Oberfläche ein erster Dotierungsstoff so eingeführt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat in einer ersten Tiefe mit Bezug auf die zweite Oberfläche befindet. Mindestens eine Laserausheilung wird durch Richten mindestens eines Laserstrahlimpulses auf die zweite Oberfläche durchgeführt, um das Halbleitersubstrat mindestens in Teilen an der zweiten Oberfläche zu schmelzen. Ein zweiter Dotierungsstoff wird in das Halbleitersubstrat an der zweiten Oberfläche so eingeführt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat in einer zweiten Tiefe mit Bezug auf die zweite Oberfläche befindet, wobei die erste Tiefe größer als die zweite Tiefe ist. Nach dem Einführen des ersten und zweiten Dotierungsstoffs und nach dem Durchführen der Laserausheilung wird mindestens eine nichtschmelzende Ausheilung durchgeführt. Bei weiteren Ausführungsformen wird die Laserausheilung nach dem Einführen des ersten Dotierungsstoffs und vor dem Einführen des zweiten Dotierungsstoffs ausgeführt. Bei noch weiteren Ausführungsformen wird der zweite Dotierungsstoff vor dem ersten Dotierungsstoff eingeführt und die Laserausheilung nach dem Einführen des zweiten Dotierungsstoffs und vor dem Einführen des ersten Dotierungsstoffs durchgeführt. Bei weiteren Ausführungsformen wird die Laserausheilung nach dem Einführen des ersten und zweiten Dotierungsstoffs durchgeführt.
  • 12 zeigt einen Vergleich zwischen den Dotierungsprofilen von mit verschiedenen Laserenergien ausgeheilten Dotierungsregionen. Beide Dotierungsregionen wurden mit derselben Implantationsenergie und derselben Implantationsdosis implantiert. Die Konzentrationsprofile werden durch SIMS (Sekundärionen-Massenspektroskopie) bzw. die Dotierungsprofile durch SRP (Spread-Resistance-Profil) erhalten. Mit SIMS kann die chemische oder Störstellenkonzentration der Dotierungsstoffe bestimmt werden, während SRP-Messungen verwendet werden, um den Anteil der elektrisch aktivierten Dotierungsstoffe zu bestimmen. In beiden Beispielen entsprechen die Schmelztiefen ungefähr dem Anfang einer scharfen Abnahme der Dotierungskonzentration neben einer Region mit im Wesentlichen konstanter Dotierungskonzentration, die einen plateauartigen Bereich bildet. Es wurde ein etwa 150 ns kurzer Laserimpuls eines XeCl-Excimerlasers verwendet, um die Proben auszuheilen. Die verwendeten Laserenergiedichten für die jeweiligen Ausheilungen sind angegeben. Wie aus 12 hervorgeht, beträgt das Aktivierungsverhältnis nahezu 100%. Der Ort des Konzentrationsabfalls hängt anscheinend von der Schmelztiefe ab. Ohne an Theorie gebunden werden zu wollen, wird vermutet, dass sich die implantierten Störstellen ungefähr gleichförmig in dem geschmolzenen Teil des Halbleitersubstrats verteilen, so dass in der maximalen Schmelztiefe ein scharfer Abfall bis herunter zu der durch die Implantation definierten Dotierungskonzentration gebildet wird. Dies könnte ein Ergebnis der fortschreitenden Schmelzfront sein, die die implantierten Störstellen in Richtung größerer Tiefe „schiebt”.
  • Zum Vergleich wird auf 13 Bezug genommen, worin die SIMS- und SRP-Profile einer Probe dargestellt sind, die einer Ofenausheilung bei 800°C für 2 h unterzogen wurde. Es wurden dieselbe Implantationsenergie und Implantationsdosis wie für die Proben von 12 verwendet. Die in dem SIMS-Profil dargestellte kleine Spitze entspricht anscheinend der Implantationstiefe. Beim Vergleich von 12 mit 13 wird ersichtlich, dass das Aktivierungsverhältnis der Laserausheilung höher als das des Ofens ist. Ferner zeigt 13 die typische langsame Abnahme der implantierten Störstellen, die durch Diffusion verursacht wird. Bei der Laserausheilung kann ein plateauartiges Profil hergestellt werden; die Breite des Plateaus kann durch die Laserstrahlungsenergie gesteuert werden.
  • 14 zeigt Simulationsergebnisse zur Bestimmung des Temperaturanstiegs des Substrats bei verschiedenen Laserimpulsdauern als Funktion der Tiefe. Wie dargestellt beschränken sehr kurze Impulse die Temperaturzunahme auf Regionen in der Nähe der bestrahlten Oberfläche. Bei dieser Simulation wurde die Nebenbedingung verwendet, dass die Temperatur an der bestrahlten Oberfläche 1400°C, entsprechend der Schmelztemperatur von Si, erreicht und dort bleibt. Es wird jedoch angenommen, dass die Temperatur an der bestrahlten Oberfläche die Schmelztemperatur übersteigen kann.
  • 15A zeigt ein Störstellenprofil (SIMS) einer flachen Implantation unter Verwendung der Implantationsenergie Eimpl1, ohne irgendeiner Ausheilung auszusetzen. 15B zeigt das Konzentrationsprofil (SIMS) nach einer Laserausheilung. Im Gegensatz dazu zeigt 15C das Konzentrationsprofil (SIMS) nach einer Laserausheilung für eine Implantation unter Verwendung der Implantationsenergie Eimpl2, die etwa dreimal so groß wie Eimpl1 ist. In beiden Fällen wurden dieselbe Laserenergie und Impulsdauer verwendet. Beim Vergleich von 15B und 15C kann dieselbe Schmelztiefe durch den Ort identifiziert werden, an dem der steile Abfall beginnt, nämlich bei etwa 0,25 μm. 15C zeigt, dass ein ausgeprägtes plateauartiges Konzentrationsprofil für die tiefe Implantation erhalten wird, während für die flache Implantation keine solche ausgeprägte Plateauformung erkennbar ist. Würde die flache Implantation zum Beispiel n-dotiert, während die tiefe Implantation p-dotiert wird, würde eine gemeinsame Laserausheilung für die flache und die tiefe Implantation zu der Bildung eines pn-Übergangs führen, da die Dotierungskonzentration der tiefen Implantation für Tiefen von mehr als etwa 0,15 μm in diesem spezifischen Beispiel die Dotierungskonzentration der flachen Implantation übersteigt. Die Bildung eines pn-Übergangs durch Verwendung einer gemeinsamen Laserausheilung für eine flache und eine tiefe Implantation wurde experimentell verifiziert.
  • 16 zeigt den Einfluss der Laserbestrahlungsenergiedichte auf die Schmelzzeit, wobei Messungen der Schmelzzeit für verschiedene Laserenergiedichten bei konstanter Impulsdauer, die etwa 150 ns betrug, gezeigt sind. Wieder wurde ein XeCl-Excimerlaser verwendet. Jeder Punkt entspricht einer separaten Messung. Wie ersichtlich wird, nimmt die Schmelzdauer mit zunehmender Laserenergiedichte zu. Diese Messung legt außerdem nahe, dass die Temperatur an der bestrahlten Oberfläche die Schmelztemperatur überschreiten kann, da die Schmelzzeit die Impulsdauer von 150 ns signifikant überschreitet. Deshalb muss genug Energie in dem geschmolzenen Substratteil „gespeichert” werden, um den Halbleiter länger als die Impulsdauer geschmolzen zu halten. Es wird deshalb angenommen, dass die bestrahlte Oberfläche und deshalb der Teil des Halbleitersubstrats, der während der Impulsdauer schmilzt, mit Bezug auf die Schmelztemperatur überhitzt werden. Diese Annahme kann auch erklären, warum Hochenergie-Laserausheilungen zu der Bildung ausgeprägter Plateaus führen. Sogar bei konstanter Impulsdauer kann daher die Schmelzdauer durch entsprechende Auswahl der Laserenergie eingestellt werden.
  • Die Bestimmung der Schmelzzeit ist in 17 dargestellt. Es wurde ein Laserstrahl eines schwachen Prüflasers, zum Beispiel eines HeNe-Lasers, verwendet, um das Reflexionsvermögen der bestrahlten Oberfläche zu messen. Da geschmolzenes Si im Vergleich zu verfestigtem Si ein signifikant vergrößertes Reflexionsvermögen aufweist, kann die Änderung des Reflexionsvermögens als Maß verwendet werden. Die Schmelzzeit ist als die Dauer definiert, bei der das Reflexionsvermögen 50% des maximalen Reflexionsvermögens übersteigt. Genauer gesagt wird, wenn das Reflexionsvermögen des nichtgeschmolzenen Substrats R1 und das des geschmolzenen Substrats R2 ist, die Schmelzdauer als die Zeit definiert, wenn das gemessene Reflexionsvermögen R die Beziehung R1 + 1/2·(R2 – R1) übersteigt. 17 zeigt zwei Beispiele für die bestimmte Schmelzzeit für verschiedene Laserenergiedichten.
  • Wie durch Flächenwiderstandsmessungen verifiziert wird, nimmt die Aktivierung der implantierten Störstellen mit höheren Laserenergiedichten wie in 18 dargestellt auch zu. Je kleiner der Flächenwiderstand ist, desto mehr implantierte Störstellen werden aktiviert.
  • 19 zeigt das Dotierungsprofil eines IGBT, der gemäß der in 6 dargestellten Ausführungsform unter Verwendung der Sequenz S61-S62-S63-S64-S65a hergestellt wird. Das durch SRP erhaltene Dotierungsprofil zeigt die resultierende absolute Nettodotierung lp-nl. Die lokalen Minima entsprechen deshalb dem Ort der gebildeten pn-Übergänge. Durch Verwendung dieser Darstellung, die die absolute Nettodotierung lp-nl zeigt, können die plateauartigen Dotierungsregionen nicht reproduziert werden. Der stark dotierte p-Emitter E und n-Puffer B wurden unter Verwendung separater Laserausheilprozesse mit verschiedenen Energiedichten, wie in der Ausführungsform dargestellt in 6, ausgeheilt. Die strukturierte p-dotierte Region P wurde bei niedriger Temperatur im Ofen ausgeheilt.
  • 20A und 20B zeigen die Abhängigkeit der Absorption von der Wellenlänge der verwendeten Strahlung. Da eine kurze Wellenlänge signifikant stärker als eine größere Wellenlänge, zum Beispiel mehr als 500 nm, absorbiert wird, werden typischerweise Strahlungsquellen mit kurzer Wellenlänge verwendet, um sicherzustellen, dass die Strahlungsenergie in den obersten Regionen des Halbleitersubstrats adsorbiert wird, um eine Erhitzung tiefer Substratregionen zu vermeiden.
  • Die oben dargestellten Beispiele verwenden Si als Halbleitermaterial. Dies sollte jedoch nicht als Einschränkung für die hier beschriebenen Ausführungsformen betrachtet werden.
  • Die hier beschriebenen Ausführungsformen erlauben die Herstellung eines p-Emitters, n-Puffers und einer strukturierten p-Region mit hoher Effizienz bei niedriger Tiefe (etwa einigen wenigen zehn bis etwa wenigen hundert Nanometern) und praktisch ohne jegliche Implantationsdefekte. Ferner können die vordere (erste) und hintere (zweite) Oberfläche unabhängig voneinander bearbeitet werden, da die Ausheilung und Aktivierung der Dotierungsregionen an der hinteren Oberfläche die Dotierungsregionen und funktionalen Schichten an der vorderen Oberfläche nicht beeinflussen. Die Ausführungsformen können auch mit dem HDR-Prinzip kombiniert werden, das Injektionsdämpfungsmittel verwendet, um eine Ladungsträgerinjektion in Peripherieregionen des Bauelements zu verringern. Ferner kann ein rückseitiger Emitter hergestellt werden, der praktisch frei von jeglichen Defekten und in der Lage ist, eine Verschlechterung der Sperrkennlinie unter starker dynamischer Last des Bauelements zu verhindern.
  • Wie hier beschrieben wurde, erlauben die Ausführungsformen eine Verringerung der Anzahl der nach dem Dünnen oder Dünnschleifen eines Halbleitersubstrats an seiner hinteren Oberfläche ausgeführten Prozesse. Ferner kann eine Variation der verwendeten Laserenergie verwendet werden, um eine stufenartige Anordnung von Dotierungsregionen an der hinteren Oberfläche herzustellen. Darüber hinaus können tief in dem Halbleitersubstrat angeordnete Dotierungsregionen entweder ohne tiefe Schmelzen einfach durch Verwendung des mit der Laserausheilung assoziierten Temperaturanstiegs oder durch zusätzliche Niedertemperatur-Ofenausheilungen aktiviert werden. Außerdem kann ein pn-Übergang mit einer einzigen oder gemeinsamen Laserausheilung nach der Implantation zweier verschiedener Dotierungsstoffe entgegengesetzten Leitfähigkeitstyps gebildet werden.
  • Die hier beschriebenen Ausführungsformen können zur Herstellung eines Leistungsbauelements mit Sperrspannungen von etwa 300 V bis etwa 13000 V und darüber verwendet werden. Die Verbesserung der Weichheit kann für viele verschiedene Bauelemente verwendet werden, wie etwa Dioden, IGBTs und Thyristoren. Wenn zum Beispiel ein Laserstrahl mit einer Wellenlänge von etwa 307 nm, einer Impulsdauer von etwa 150 ns und einer Strahlungsenergiedichte von etwa 4 J/cm2 verwendet wird, kann zuverlässig eine ausgeheilte und aktivierte Halbleiterregion bis herunter zu einer Tiefe von etwa 300 nm bis zu etwa 500 nm gebildet werden. Durch Variieren der Strahlungsenergiedichte können zum Beispiel aktivierte und ausgeheilte Halbleiterregionen mit einer Dicke (vertikales Ausmaß) zwischen etwa 50 nm und etwa 1 μm in der Nähe der bestrahlten Oberfläche sowie in der Tiefe des Halbleitersubstrats hergestellt werden. Eine andere Möglichkeit ist das Variieren der Strahlungsdauer durch Vergrößern der Impulsdauer und/oder der Anzahl der Laserimpulse.
  • Laserausheilung, die ein mindestens teilweises Schmelzen des Halbleitersubstrats verursacht, führt zu der Bildung einer charakteristischen plateauartigen Verteilung des Dotierungsstoffs, die zum Beispiel zur Herstellung eines Kathodenemitters und/oder einer vergrabenen strukturierten Region wie etwa der strukturierten p-dotierten Region verwendet werden kann. Die Laserausheilung kann durch SIMS- oder SRP-Messungen verifiziert werden.
  • Anders ausgedrückt wird ein Hochspannungs-Leistungshalbleiterbauelement mit mindestens zwei Dotierungsregionen in dichter Nähe zu seiner Rückseite bereitgestellt, wobei mindestens eine Zone unter Verwendung einer schmelzenden Laserausheilung ausgeheilt wird. Ferner wird ein Hochspannungs-Leistungshalbleiterbauelement mit mindestens zwei Dotierungsregionen in dichter Nähe zu seiner Rückseite bereitgestellt, wobei mindestens eine der Dotierungsregionen unter Verwendung einer schmelzenden Laserausheilung ausgeheilt wird.
  • Die obige schriftliche Beschreibung verwendet spezifische Ausführungsformen, um die Erfindung einschließlich der besten Ausgestaltung zu offenbaren, und auch um es beliebigen Fachleuten zu ermöglichen, die Erfindung herzustellen und zu verwenden. Obwohl die Erfindung im Hinblick auf verschiedene spezifische Ausführungsformen beschrieben wurde, ist für Fachleute erkennbar, dass die Erfindung innerhalb des Gedankens und Schutzumfangs der Ansprüche mit Modifikationen ausgeübt werden kann. Insbesondere können sich gegenseitig nicht ausschließende Merkmale der oben beschriebenen Ausführungsformen miteinander kombiniert werden. Der patentierbare Schutzumfang wird durch die Ansprüche definiert und kann andere Beispiele umfassen, die Fachleuten einfallen. Solche anderen Beispiele sollen in den Schutzumfang der Ansprüche fallen, wenn sie strukturelle Elemente aufweisen, die sich nicht von der buchstäblichen Sprache der Ansprüche unterscheiden oder wenn sie äquivalente Strukturelemente mit unwesentlichen Unterschieden von den buchstäblichen Sprachen der Ansprüche enthalten.
  • Obwohl hier spezifische Ausführungsformen dargestellt und beschrieben wurden, ist für Durchschnittsfachleute erkennbar, dass vielfältige alternative und/oder äquivalente Implementierungen die gezeigten und beschriebenen spezifischen Ausführungsformen ersetzen können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll jegliche Anpassungen oder Varianten der hier besprochenen spezifischen Ausführungsformen abdecken. Deshalb ist es beabsichtigt, dass die vorliegende Erfindung nur durch die Ansprüche und ihre Äquivalente beschränkt wird.
  • Die Ansprüche stellen einen ersten, nicht bindenden Versuch, die Erfindung mit allgemeinen Worten zu beschreiben.

Claims (25)

  1. Verfahren zum Herstellen eines Halbleiterbauelements, mit den folgenden Schritten: Bereitstellen eines Halbleitersubstrats (1), das eine erste Oberfläche (11) und eine zweite Oberfläche (12) umfasst, wobei die zweite Oberfläche (12) gegenüber der ersten Oberfläche (11) angeordnet ist; Bilden einer ersten Dotierungsregion (5) durch Einführen eines ersten Dotierungsstoffs in das Halbleitersubstrat (1) an der zweiten Oberfläche (12) dergestalt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat (1) in einer ersten Tiefe (d1) mit Bezug auf die zweite Oberfläche (12) befindet; Durchführen mindestens einer ersten Laserausheilung durch Richten mindestens eines Laserstrahlimpulses auf die zweite Oberfläche (12), um das Halbleitersubstrat (1) mindestens in Teilen an der zweiten Oberfläche (12) zu schmelzen, um den ersten Dotierungsstoff zu aktivieren; Bilden einer zweiten Dotierungsregion (6) durch Einführen eines zweiten Dotierungsstoffs in die Halbleiteroberfläche oder das Substrat (1) an der zweiten Oberfläche (12) dergestalt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat (1) in einer zweiten Tiefe (d2) mit Bezug auf die zweite Oberfläche (12) befindet, wobei die erste Tiefe (d1) größer als die zweite Tiefe (d2) ist; und Durchführen mindestens einer zweiten Laserausheilung durch Richten mindestens eines weiteren Laserstrahlimpulses auf die zweite Oberfläche (12), um das Halbleitersubstrat (1) mindestens in Teilen an der zweiten Oberfläche (12) zu schmelzen, um den zweiten Dotierungsstoff zu aktivieren, wobei die zweite Laserausheilung nach dem Einführen des zweiten Dotierungsstoffs durchgeführt wird.
  2. Verfahren nach Anspruch 1, wobei der Laserstrahlimpuls der ersten Laserausheilung eine erste Energiedichte (E1) umfasst und der Laserstrahlimpuls der zweiten Laserausheilung eine zweite Energiedichte (E2) umfasst, wobei die erste Energiedichte (E1) größer als die zweite Energiedichte (E2) ist.
  3. Verfahren nach Anspruch 1 oder 2, umfassend das Durchführen der ersten Laserausheilung dergestalt, dass das Halbleitersubstrat (1) an der zweiten Oberfläche (12) im Wesentlichen bis herunter zu der ersten Tiefe (d1) geschmolzen wird.
  4. Verfahren nach Anspruch 1 oder 2, umfassend das Durchführen der ersten Laserausheilung dergestalt, dass das Halbleitersubstrat (1) an der zweiten Oberfläche (12) im Wesentlichen nur bis herunter zu der zweiten Tiefe (d2) geschmolzen wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, ferner umfassend: Einführen eines dritten Dotierungsstoffs in das Halbleitersubstrat (1) an der zweiten Oberfläche (12) dergestalt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat (1) in einer dritten Tiefe (d3) mit Bezug auf die zweite Oberfläche (12) befindet, wobei die dritte Tiefe (d3) kleiner als die zweite Tiefe (d2) ist.
  6. Verfahren nach Anspruch 5, ferner umfassend: Durchführen mindestens einer weiteren Laserausheilung nach dem Einführen des dritten Dotierungsstoffs durch Richten mindestens eines Laserstrahlimpulses auf die zweite Oberfläche (12), um das Halbleitersubstrat (1) mindestens in Teilen an der zweiten Oberfläche (12) zu schmelzen, wobei die weitere Laserausheilung dergestalt durchgeführt wird, dass das Halbleitersubstrat (1) an der zweiten Oberfläche (12) im Wesentlichen nur bis herunter zu der dritten Tiefe (d3) geschmolzen wird.
  7. Verfahren nach Anspruch 5, ferner umfassend: Durchführen mindestens einer weiteren Laserausheilung nach dem Einführen des dritten Dotierungsstoffs durch Richten mindestens eines Laserstrahlimpulses auf die zweite Oberfläche (12), um das Halbleitersubstrat (1) mindestens in Teilen an der zweiten Oberfläche (12) zu schmelzen, wobei die weitere Laserausheilung dergestalt durchgeführt wird, dass das Halbleitersubstrat (1) an der zweiten Oberfläche (12) im Wesentlichen nur bis herunter zu der zweiten Tiefe (d2) geschmolzen wird.
  8. Verfahren nach einem der Ansprüche 5 bis 7, umfassend das Einführen des dritten Dotierungsstoffs nach dem Durchführen der ersten Laserausheilung.
  9. Verfahren nach einem der Ansprüche 5 bis 8, umfassend das Einführen des ersten Dotierungsstoffs nach dem Einführen des dritten Dotierungsstoffs.
  10. Verfahren nach einem der Ansprüche 1 bis 9, ferner umfassend: Bilden einer weiteren Dotierungsregion durch Einführen eines weiteren Dotierungsstoffs in das Halbleitersubstrat (1) an der zweiten Oberfläche (12) dergestalt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat (1) in einer Tiefe mit Bezug auf die zweite Oberfläche (12) befindet, die größer als die erste und die zweite Tiefe ist, wobei der weitere Dotierungsstoff vor dem Einführen des ersten und zweiten Dotierungsstoffs eingeführt wird.
  11. Verfahren nach Anspruch 10, wobei das Einführen des weiteren Dotierungsstoffs Folgendes umfasst: Einführen des weiteren Dotierungsstoffs in das Halbleitersubstrat (1) unter Verwendung einer Maske zur Bildung einer strukturierten Dotierungsregion (25), die bei Projektion auf die zweite Oberfläche eine zusammenhängende Region mit Teilen (27) des zweiten Leitfähigkeitstyps, die vollständig von der strukturierten Dotierungsregion umgeben werden, oder eine einfach zusammenhängende Region ist, die mindestens teilweise zu lateralen Rändern des Halbleitersubstrats (1) beabstandet ist.
  12. Verfahren nach einem der Ansprüche 1 bis 11, ferner umfassend das Bilden einer Metallisierungsschicht (13) auf der ersten Oberfläche (11) vor den Laserausheilprozessen.
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei der erste Dotierungsstoff einen ersten Leitfähigkeitstyp aufweist und der zweite Dotierungsstoff einen zweiten Leitfähigkeitstyp aufweist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist.
  14. Verfahren nach Anspruch 13, wobei: das Einführen des ersten Dotierungsstoffs umfasst, den ersten Dotierungsstoff unter Verwendung einer Maske in das Halbleitersubstrat (1) einzuführen, um eine strukturierte erste Dotierungsregion (5, 25) des ersten Leitfähigkeitstyps zu bilden, wobei die erste Dotierungsregion (5, 25) bei Projektion auf die zweite Oberfläche (12) eine zusammenhängende Region ist, die Abschnitt (7, 27) des zweiten Leitfähigkeitstyps aufweist, welche vollständig von der ersten Dotierungsregion (5, 25) umgeben werden, oder eine einfach zusammenhängende Region ist, die mindestens teilweise zu lateralen Rändern des Halbleitersubstrats (1) beabstandet ist; der implantierte zweite Dotierungsstoff eine zweite Dotierungsregion des zweiten Leitfähigkeitstyps bildet; und die erste und die zweite Dotierungsregion einen pn-Übergang bilden.
  15. Verfahren zum Herstellen eines Halbleiterbauelements, mit den folgenden Schritten: Bereitstellen eines Halbleitersubstrats (1), das eine erste Oberfläche (11) und eine zweite Oberfläche (12) umfasst, wobei die zweite Oberfläche (12) gegenüber der ersten Oberfläche (11) angeordnet ist; Einführen eines ersten Dotierungsstoffs in das Halbleitersubstrat (1) an der zweiten Oberfläche (12) dergestalt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat (1) in einer ersten Tiefe (d1) mit Bezug auf die zweite Oberfläche (12) befindet; Durchführen mindestens einer ersten Laserausheilung durch Richten mindestens eines Laserstrahlimpulses mit einer ersten Energiedichte (E1) auf die zweite Oberfläche (12), um das Halbleitersubstrat (1) mindestens in Teilen an der zweiten Oberfläche (12) zu schmelzen; Einführen eines zweiten Dotierungsstoffs in die Halbleiteroberfläche oder das Substrat (1) an der zweiten Oberfläche (12) dergestalt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat (1) in einer zweiten Tiefe (d2) mit Bezug auf die zweite Oberfläche (12) befindet, wobei die erste Tiefe (d1) größer als die zweite Tiefe (d2) ist; und Durchführen mindestens einer zweiten Laserausheilung durch Richten mindestens eines weiteren Laserstrahlimpulses mit einer zweiten Energiedichte (E2) auf die zweite Oberfläche (12), um das Halbleitersubstrat (1) mindestens in Teilen an der zweiten Oberfläche (12) zu schmelzen, wobei die zweite Energiedichte (E2) kleiner als die erste Energiedichte (E1) ist.
  16. Verfahren nach Anspruch 15, ferner umfassend Einführen eines dritten Dotierungsstoffs in das Halbleitersubstrat (1) an der zweiten Oberfläche (12) dergestalt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat (1) in einer dritten Tiefe (d3) mit Bezug auf die zweite Oberfläche (12) befindet, wobei die dritte Tiefe (d3) kleiner als die zweite Tiefe (d2) ist.
  17. Verfahren zum Herstellen eines Halbleiterbauelements, mit den folgenden Schritten: Bereitstellen eines Halbleitersubstrats (1), das eine erste Oberfläche (11) und eine zweite Oberfläche (12) umfasst, wobei die zweite Oberfläche (12) gegenüber der ersten Oberfläche (11) angeordnet ist; Einführen eines ersten Dotierungsstoffs in das Halbleitersubstrat (1) an der zweiten Oberfläche (12) dergestalt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat (1) in einer ersten Tiefe (d1) mit Bezug auf die zweite Oberfläche (12) befindet; Einführen eines zweiten Dotierungsstoffs in die Halbleiteroberfläche oder das Substrat (1) an der zweiten Oberfläche (12) dergestalt, dass sich seine Spitzendotierungskonzentration in dem Halbleitersubstrat (1) in einer zweiten Tiefe (d2) mit Bezug auf die zweite Oberfläche (12) befindet, wobei die zweite Tiefe (d2) kleiner als die erste Tiefe (d1) ist; Durchführen mindestens einer ersten Laserausheilung durch Richten mindestens eines Laserstrahlimpulses auf die zweite Oberfläche (12), um das Halbleitersubstrat (1) mindestens in Teilen an der zweiten Oberfläche (12) zu schmelzen.
  18. Verfahren nach Anspruch 17, umfassend: Durchführen der Laserausheilung nach dem Einführen des ersten Dotierungsstoffs und vor dem Einführen des zweiten Dotierungsstoffs.
  19. Verfahren nach Anspruch 17 oder 18, umfassend: Einführen des zweiten Dotierungsstoffs vor dem ersten Dotierungsstoff; und Durchführen der Laserausheilung nach dem Einführen des zweiten Dotierungsstoffs und vor dem Einführen des ersten Dotierungsstoffs.
  20. Verfahren nach einem der Ansprüche 17 bis 19, umfassend: Durchführen der Laserausheilung nach dem Einführen des ersten und zweiten Dotierungsstoffs.
  21. Halbleiterbauelement, umfassend: ein Halbleitersubstrat (1), das eine erste Oberfläche (11) und eine zweite Oberfläche (12) umfasst, wobei die zweite Oberfläche gegenüber der ersten Oberfläche angeordnet ist; mindestens eine Metallisierungsschicht (13) auf der ersten Oberfläche (11); mindestens eine erste Dotierungsregion (5) eines ersten Leitfähigkeitstyps in der Nähe der zweiten Oberfläche (12); mindestens eine zweite Dotierungsregion (6) eines dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyps in der Nähe der zweiten Oberfläche (12), wobei die erste und die zweite Dotierungsregion (5, 6) jeweilige Spitzendotierungskonzentrationen umfassen, die sich in verschiedenen Tiefen mit Bezug auf die zweite Oberfläche (12) befinden; und einen zwischen der ersten und der zweiten Dotierungsregion gebildeten pn-Übergang (J4); wobei die erste Dotierungsregion oder die zweite Dotierungsregion oder beide Dotierungsregionen laserausgeheilt sind.
  22. Halbleiterbauelement nach Anspruch 21, wobei das Halbleiterbauelement eine Diode oder ein IGBT oder ein Thyristor oder ein Feldeffekttransistor ist.
  23. Halbleiterbauelement, umfassend: ein Halbleitersubstrat (1), das eine erste Oberfläche (11) und eine zweite Oberfläche (12) umfasst, wobei die zweite Oberfläche gegenüber der ersten Oberfläche angeordnet ist; mindestens eine Metallisierungsschicht (13) auf der ersten Oberfläche (11); mindestens eine erste Dotierungsregion (5, 25) eines ersten Leitfähigkeitstyps in der Nähe der zweiten Oberfläche (12); mindestens eine zweite Dotierungsregion (6, 26) eines dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyps in der Nähe der zweiten Oberfläche (12), wobei die erste und die zweite Dotierungsregion (5, 25, 6, 26) jeweilige Spitzendotierungskonzentrationen umfassen, die sich in verschiedenen Tiefen mit Bezug auf zweite Oberfläche (12) befinden; und einen zwischen der ersten und der zweiten Dotierungsregion gebildeten pn-Übergang (J4); wobei die erste Dotierungsregion (5, 25) bei Projektion auf die zweite Oberfläche eine zusammenhängende Region mit Abschnitten (7, 27) des zweiten Leitfähigkeitstyps, die vollständig von der ersten Dotierungsregion umgeben werden, oder eine einfach zusammenhängende Region ist, die mindestens teilsweise zu lateralen Rändern des Halbleitersubstrats beabstandet ist.
  24. Halbleiterbauelement nach Anspruch 23, wobei die erste Dotierungsregion oder die zweite Dotierungsregion oder beide Dotierungsregionen laserausgeheilt sind.
  25. Verfahren zum Herstellen eines Halbleiterbauelements, mit den folgenden Schritten: Bereitstellen eines Halbleitersubstrats (1), das eine erste Oberfläche (11) und eine der ersten Oberfläche (11) gegenüberliegende zweite Oberfläche (12) umfasst; Bilden einer ersten Dotierungsregion (5) durch Einführen eines ersten Dotierungsstoffs in das Halbleitersubstrat (1) an der zweiten Oberfläche (12) mit einer Spitzendotierungskonzentration in einer ersten Tiefe (d1) mit Bezug auf die zweite Oberfläche (12); Durchführen mindestens einer ersten Laserausheilung an der zweiten Oberfläche (12), um den ersten Dotierungsstoff zu aktivieren; Bilden einer zweiten Dotierungsregion (6) durch Einführen eines zweiten Dotierungsstoffs in die Halbleiteroberfläche oder das Substrat (1) an der zweiten Oberfläche (12) mit einer Spitzendotierungskonzentration in einer zweiten Tiefe (d2) mit Bezug auf die zweite Oberfläche (12), wobei die erste Tiefe (d1) größer als die zweite Tiefe (d2) ist; und Durchführen mindestens einer zweiten Laserausheilung an der zweiten Oberfläche, um den zweiten Dotierungsstoff zu aktivieren.
DE102009019278A 2008-04-28 2009-04-28 Verfahren zur Herstellung eines Halbleiterbauelements mit Laserausheilung Pending DE102009019278A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/110,740 US7842590B2 (en) 2008-04-28 2008-04-28 Method for manufacturing a semiconductor substrate including laser annealing
US12/110,740 2008-04-28

Publications (1)

Publication Number Publication Date
DE102009019278A1 true DE102009019278A1 (de) 2009-11-05

Family

ID=41131190

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009019278A Pending DE102009019278A1 (de) 2008-04-28 2009-04-28 Verfahren zur Herstellung eines Halbleiterbauelements mit Laserausheilung

Country Status (3)

Country Link
US (1) US7842590B2 (de)
CN (2) CN102176416B (de)
DE (1) DE102009019278A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011087487A1 (de) * 2011-11-30 2013-06-06 Infineon Technologies Bipolar Gmbh & Co. Kg Halbleiterbauelement mit optimiertem Randabschluss
DE102016117723A1 (de) 2016-09-20 2018-03-22 Infineon Technologies Ag Diodenstruktur eines Leistungshalbleiterbauelements
DE112011105826B4 (de) 2011-11-09 2019-09-26 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung und Verfahren zur Herstellung selbiger
US10998402B2 (en) 2016-08-02 2021-05-04 Infineon Technologies Ag Semiconductor devices with steep junctions and methods of manufacturing thereof
DE102018215731B4 (de) 2017-09-29 2024-02-08 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen derselben

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP4743447B2 (ja) * 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置
JP5309360B2 (ja) * 2008-07-31 2013-10-09 三菱電機株式会社 半導体装置およびその製造方法
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
ATE551719T1 (de) * 2009-12-09 2012-04-15 Abb Technology Ag Verfahren zur herstellung von halbleiterbauelementen mittels laserglühen zur selektiven aktivierung von implantierten dotiersubstanzen
US9117739B2 (en) * 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP2011222660A (ja) 2010-04-07 2011-11-04 Toshiba Corp 半導体装置の製造方法
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
KR101135537B1 (ko) * 2010-07-16 2012-04-13 삼성모바일디스플레이주식회사 레이저 조사 장치
JP5621493B2 (ja) * 2010-10-13 2014-11-12 トヨタ自動車株式会社 半導体装置の製造方法
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9490128B2 (en) * 2012-08-27 2016-11-08 Ultratech, Inc. Non-melt thin-wafer laser thermal annealing methods
CN103050401B (zh) * 2012-12-11 2015-06-03 上海华虹宏力半导体制造有限公司 Igbt器件的背面工艺方法
CN104969360B (zh) 2013-03-25 2018-04-20 富士电机株式会社 半导体装置
CN103258847B (zh) * 2013-05-09 2015-06-17 电子科技大学 一种双面场截止带埋层的rb-igbt器件
US8835975B1 (en) 2013-05-10 2014-09-16 Ixys Corporation Ultra-fast breakover diode
CN103390642B (zh) * 2013-08-01 2016-06-22 株洲南车时代电气股份有限公司 一种igbt器件及整晶圆igbt芯片的封装方法
US20150111341A1 (en) * 2013-10-23 2015-04-23 Qualcomm Incorporated LASER ANNEALING METHODS FOR INTEGRATED CIRCUITS (ICs)
CN103887333A (zh) * 2013-11-29 2014-06-25 杭州恩能科技有限公司 一种具有异质结结构的双极型功率半导体器件
CN104716039B (zh) * 2013-12-13 2018-02-06 上海华虹宏力半导体制造有限公司 提高igbt性能的背面工艺制作方法
US9335759B2 (en) * 2014-02-11 2016-05-10 Globalfoundries Inc. Optimization of a laser anneal beam path for maximizing chip yield
JP6320799B2 (ja) * 2014-03-07 2018-05-09 住友重機械工業株式会社 半導体装置の製造方法
US9754787B2 (en) * 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
CN104124283B (zh) * 2014-08-07 2018-10-26 上海芯石微电子有限公司 一种掺杂的肖特基势垒器件及其制备方法
US9954132B2 (en) 2014-10-29 2018-04-24 General Electric Company Systems and methods for detectors having improved internal electrical fields
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
JP2017055046A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 半導体装置の製造方法
CN107534059B (zh) 2015-11-16 2020-07-14 富士电机株式会社 半导体装置和半导体装置的制造方法
US9613805B1 (en) 2015-12-11 2017-04-04 Infineon Technologies Ag Method for forming a semiconductor device
WO2017105414A1 (en) * 2015-12-15 2017-06-22 General Electric Company Edge termination designs for silicon carbide super-junction power devices
DE112017000064T5 (de) 2016-02-23 2018-03-29 Fuji Electric Co., Ltd. Halbleitervorrichtung
US9768285B1 (en) 2016-03-16 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
US9558948B1 (en) 2016-06-02 2017-01-31 Infineon Technologies Austria Ag Laser thermal annealing of deep doped region using structured antireflective coating
DE102017102545B4 (de) * 2017-02-09 2018-12-20 Infineon Technologies Ag Halbleitervorrichtung, Drucksensor, Mikrofon, Beschleunigungssensor und Verfahren zum Bilden einer Halbleitervorrichtung
US10199526B2 (en) * 2017-04-28 2019-02-05 Infineon Technologies Ag Radiation detector and a method for forming a semiconductor device
DE102018123596A1 (de) * 2017-10-27 2019-05-02 Infineon Technologies Ag Halbleitervorrichtung mit Abschlussstruktur, die Feldzonen enthält, und Herstellungsverfahren
CN109979935A (zh) * 2017-12-28 2019-07-05 富士电机株式会社 半导体装置及半导体装置的制造方法
JP7126361B2 (ja) * 2018-03-08 2022-08-26 三菱電機株式会社 半導体装置、電力変換装置、及び、半導体装置の製造方法
DE102018112109A1 (de) * 2018-05-18 2019-11-21 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
CN108717945B (zh) * 2018-05-24 2022-01-07 西安理工大学 一种具有NiO/SiC异质发射结的SiC光触发晶闸管
JP7230434B2 (ja) 2018-10-30 2023-03-01 富士電機株式会社 半導体装置の製造方法
EP3935671B1 (de) * 2020-03-17 2022-05-11 Hitachi Energy Switzerland AG Halbleiterbauelement mit schrittweiser injektion von ladungsträgern für eine weichere reverse-recovery
FR3118529B1 (fr) * 2020-12-24 2024-01-05 St Microelectronics Tours Sas Diodes fines
CN113224131B (zh) * 2021-04-27 2024-02-06 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151008A (en) 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
US6274892B1 (en) 1998-03-09 2001-08-14 Intersil Americas Inc. Devices formable by low temperature direct bonding
DE10055446B4 (de) 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
JP2002203965A (ja) * 2000-12-27 2002-07-19 Toshiba Corp 半導体装置
DE10205323B4 (de) * 2001-02-09 2011-03-24 Fuji Electric Systems Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
US6902966B2 (en) * 2001-10-25 2005-06-07 Advanced Micro Devices, Inc. Low-temperature post-dopant activation process
DE10330571B8 (de) 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
DE10361136B4 (de) 2003-12-23 2005-10-27 Infineon Technologies Ag Halbleiterdiode und IGBT
DE102004013931A1 (de) 2004-03-22 2005-10-20 Energy Lab Technologies Gmbh Medizinischer Brustgurt

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011105826B4 (de) 2011-11-09 2019-09-26 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE112011105826B8 (de) * 2011-11-09 2019-11-28 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE102011087487A1 (de) * 2011-11-30 2013-06-06 Infineon Technologies Bipolar Gmbh & Co. Kg Halbleiterbauelement mit optimiertem Randabschluss
US10998402B2 (en) 2016-08-02 2021-05-04 Infineon Technologies Ag Semiconductor devices with steep junctions and methods of manufacturing thereof
DE102016117723A1 (de) 2016-09-20 2018-03-22 Infineon Technologies Ag Diodenstruktur eines Leistungshalbleiterbauelements
US10340337B2 (en) 2016-09-20 2019-07-02 Infineon Technologies Ag Diode structure of a power semiconductor device
US11133380B2 (en) 2016-09-20 2021-09-28 Infineon Technologies Ag Diode structure of a power semiconductor device
US11848354B2 (en) 2016-09-20 2023-12-19 Infineon Technologies Ag Diode structure of a power semiconductor device
DE102018215731B4 (de) 2017-09-29 2024-02-08 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen derselben

Also Published As

Publication number Publication date
CN101572233A (zh) 2009-11-04
CN102176416B (zh) 2013-09-25
US7842590B2 (en) 2010-11-30
US20090267200A1 (en) 2009-10-29
CN102176416A (zh) 2011-09-07
CN101572233B (zh) 2012-09-05

Similar Documents

Publication Publication Date Title
DE102009019278A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Laserausheilung
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102012209429B4 (de) Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung
DE10055446B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102007057728B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kurzschlusstruktur
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102008024464B4 (de) Halbleitervorrichtung
DE102007015304B4 (de) Rückwärtsleitender (RC-) IGBT mit senkrecht angeordneter Ladungsträgerlebensdaueranpassung und Verfahren zur Herstellung eines rückwärtsleitenden IGBT
DE10207522B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005063462B4 (de) Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102016104327B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013007215A1 (de) Leistungsvorrichtung und Herstellungsverfahren hierfür
DE4114174A1 (de) Leistungstransistorbauteil sowie verfahren zu seiner herstellung
DE102014101239A1 (de) Bipolarer halbleiterschalter und ein herstellungsverfahren dafür
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE112015001055T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102014101130A1 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication