CN105321809B - 降低杂质浓度的方法、半导体器件及制造其的方法 - Google Patents

降低杂质浓度的方法、半导体器件及制造其的方法 Download PDF

Info

Publication number
CN105321809B
CN105321809B CN201510343679.9A CN201510343679A CN105321809B CN 105321809 B CN105321809 B CN 105321809B CN 201510343679 A CN201510343679 A CN 201510343679A CN 105321809 B CN105321809 B CN 105321809B
Authority
CN
China
Prior art keywords
semiconductor
semiconductor body
semiconductor devices
carbon
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510343679.9A
Other languages
English (en)
Other versions
CN105321809A (zh
Inventor
H-J.舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105321809A publication Critical patent/CN105321809A/zh
Application granted granted Critical
Publication of CN105321809B publication Critical patent/CN105321809B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及降低杂质浓度的方法、半导体器件及制造其的方法。一种降低半导体本体中的杂质浓度的方法包括利用粒子通过半导体本体的第一侧照射半导体本体。所述方法还包括在介于450℃到1200℃之间的温度范围内的热处理期间通过外扩散从半导体本体的被照射部分移除杂质中的至少一部分。

Description

降低杂质浓度的方法、半导体器件及制造其的方法
背景技术
在诸如半导体二极管、绝缘栅双极型晶体管（IGBT）或绝缘栅场效应晶体管（IGFET）之类的半导体器件中，诸如前段制程（FEOL）处理之前的晶片之类的低掺杂浓度的基底材料用于实现半导体器件的DC电压阻挡要求。除了在基底材料中确定初始掺杂浓度的掺杂剂之外，可以存在例如由诸如硅锭的磁直拉（Czochralski）生长之类的基底材料的生长工艺所引起的附加杂质。前段制程（FEOL）处理可能导致形成包括附加杂质的不期望的复合物。这样的不期望的复合物的一个示例是电活性复合物，例如变更半导体本体或半导体本体中的（多个）半导体器件的掺杂浓度或重组/生成特性的氮-氧复合物或CiOi复合物。
期望的是，提供一种降低半导体本体中的杂质浓度的方法、一种制造半导体器件的方法和一种半导体器件。
发明内容
根据一个实施例，一种降低半导体本体中的杂质浓度的方法包括利用粒子通过半导体本体的第一侧照射半导体本体。所述方法还包括在介于450℃到1200℃之间的温度范围内的热处理期间通过外扩散从半导体本体的被照射部分移除杂质中的至少一部分。
根据另一个实施例，一种制造半导体器件的方法包括利用粒子通过半导体本体的第一侧照射半导体本体。所述方法还包括在介于450℃到1200℃之间的温度范围内的热处理期间通过外扩散从半导体本体的被照射部分移除杂质中的至少一部分。所述方法还包括在半导体本体的第一侧形成第一负载端子结构。
根据另一个实施例，一种半导体器件包括具有相对的第一和第二侧的硅本体。硅本体的第一部分邻接第一侧并且硅本体的第二部分被设置在第一部分和第二侧之间。第一部分中氮和碳中的一个的平均浓度小于第二部分中氮和碳中的一个的平均浓度的60%。
本领域技术人员在阅读以下详细描述并在查看附图后将认识到附加的特征和优点。
附图说明
附图被包括来提供对本发明的进一步理解并且被并入本说明书中并构成本说明书的一部分。这些图图示了本发明的实施例，并且与描述一起用来解释本发明的原理。本发明的其他实施例和所意图的优点将被容易地领会到，因为通过参考以下详细描述它们变得更好理解。
图1A是半导体本体的一部分的示意性横截面视图，用于图示作为降低半导体本体中的杂质浓度的方法的一部分的利用粒子通过半导体本体的第一侧照射半导体本体的工艺。
图1B是图1A的半导体本体的示意性横截面视图，用于图示在介于450℃到1200℃之间的温度范围内的热处理期间通过外扩散从半导体本体的被照射部分移除杂质中的至少一部分的工艺。
图1C是图1B的半导体本体的示意性横截面视图，用于图示作为制造半导体器件的方法的一部分的在半导体本体的第一侧形成第一负载端子结构的工艺。
图2A是包括硅本体106和沿着硅本体106的相对的第一和第二侧109、110之间的垂直方向y的杂质浓度的半导体器件140的实施例的示意性横截面视图。
图2B是沿着硅本体106的相对的第一和第二侧109、110之间的垂直方向y的杂质浓度的另一个实施例的示意性图解。
图3A是半导体本体的一部分的示意性横截面视图，用于图示在半导体本体的第二侧形成第二负载端子结构的工艺。
图3B是图3A的半导体本体的示意性横截面视图，用于图示在半导体本体的第一和第二侧形成触点的工艺。
图4是包括功率半导体二极管的半导体本体的示意性横截面视图，所述功率半导体二极管包括如图2A、2B中所图示的杂质浓度。
图5是包括如图2A、2B中所图示的杂质浓度的功率绝缘栅双极型晶体管的半导体本体的示意性横截面视图。
具体实施方式
在以下详细描述中，对形成其一部分的附图进行参考，并且在附图中通过例证的方式示出了可以在其中实践本公开的特定实施例。应理解的是，可以利用其他实施例并且在不偏离本发明的范围的情况下可以进行结构或逻辑改变。例如，针对一个实施例图示或描述的特征可以用于其他实施例上或者结合其他实施例使用来产出又另外的实施例。所意图的是，本公开包括这样的修改和变型。使用不应当被解释为限制所附权利要求的范围的特定语言描述这些示例。这些图未按比例缩放并且仅用于说明性目的。为了清楚起见，如果没有另外说明，在不同的图中已经由对应的附图标记标明相同的元件。
术语“具有”、“包含”、“包括”、“包括有”等等是开放式的，并且这些术语指示所述结构、元件或特征的存在但不排除附加元件或特征的存在。冠词“一个”、“一”和“该”意图包括复数以及单数，除非上下文清楚地另有指示。
术语“电连接的”描述电连接的元件之间的永久低欧姆连接，例如所关注的元件之间的直接接触或者经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合的”包括：适于信号传输的一个或多个中间元件可能存在于电耦合的元件（例如临时提供第一状态下的低欧姆连接和第二状态下的高欧姆电解耦的元件）之间。
这些图通过指示紧靠掺杂类型“n”或“p”的“-”或“+”图示了相对掺杂浓度。例如，“n-”意指低于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
图1A到1B是半导体本体105的一部分的示意性横截面视图，用于图示降低半导体本体中的杂质浓度的方法。
图1A是半导体本体105的示意性横截面视图，用于图示利用粒子107通过与第二侧110相对的第一侧109照射半导体本体105的工艺。
图1B是图1A的半导体本体105的示意性横截面视图，用于图示在介于450℃到1200℃之间的温度范围内的热处理期间通过外扩散从半导体本体105的被照射部分114移除杂质112中的至少一部分的工艺。
根据一个实施例，半导体本体105是由直拉生长工艺获得的硅半导体本体，例如磁直拉（MCZ）硅半导体本体。根据其他实施例，半导体本体可以是包括杂质的另一个硅半导体本体或另一个单晶半导体本体。
根据一个实施例，杂质112包括氮。在氮杂质的情况下并且根据一个实施例，热处理在介于500℃到1200℃之间的温度范围内进行，或者在介于600℃到1000℃之间的温度范围内进行，或者甚至在介于650℃到850℃之间的温度范围内进行。利用粒子107对半导体本体105的照射允许正方间隙（dimetric interstitial）N2分解成快速扩散单间隙N。热处理允许快速扩散单间隙N从半导体本体105通过第一侧109的外扩散。半导体本体105中氮的分解度（即在被照射部分114中的照射之前在对正方间隙N2的照射之后单间隙N的比率）可以例如由粒子种类、照射剂量、照射能量、粒子照射的数目中的一个或多个调整。
根据另一个实施例，杂质112包括碳。在碳杂质的情况下并且根据一个实施例，热处理在介于450℃到1000℃之间的温度范围内进行，或者在介于550℃到900℃之间的温度范围内进行，或者甚至在介于600℃到800℃之间的温度范围内进行。利用粒子107对半导体本体105的照射例如通过所谓反冲出（kick-out）机制允许取代的碳到更快速扩散的间隙碳中的转化。热处理允许快速扩散间隙碳从半导体本体105通过第一侧109的外扩散。半导体本体105中碳的转化度（即在被照射部分114中的照射之前在对取代的C的照射之后间隙C的比率）可以例如由粒子种类、照射剂量、照射能量、粒子照射的数目中的一个或多个调整。
根据一个实施例，粒子包括质子和氦离子中的至少一个。利用质子和/或氦离子的照射可以被执行一次或多次。在质子照射的情况下并且根据一个实施例，在从一百或数百keV到5MeV、或从200keV到4MeV、或从300keV到1.5MeV变动的能量下执行质子照射。根据另一个实施例，例如在从低于500keV到大于1MeV的不同能量下执行多次质子照射，例如两次、三次、四次或五次质子照射。根据一个实施例，在从0.5x1013质子/cm2到5x1014质子/cm2、或从1x1013质子/cm2到1x1014质子/cm2变动的剂量下执行质子照射。根据另一个实施例，在不同剂量下执行多次质子照射，例如两次、三次、四次或五次质子照射。多次质子照射的全部照射剂量总和可以从数1013质子/cm2到数十1014质子/cm2（例如从2x1013质子/cm2到8x1014质子/cm2）变动。也可以使用不同照射剂量和能量的组合。
在利用氦离子进行照射的情况下并且根据一个实施例，在从1MeV到20MeV、或从2MeV到10MeV变动的能量下执行照射。根据另一个实施例，在不同能量下执行多次利用氦离子的照射，例如两次、三次、四次或五次利用氦离子的照射。根据一个实施例，在从5x1011氦离子/cm2到5x1013氦离子/cm2、或从1x1012氦离子/cm2到1x1013氦离子/cm2变动的剂量下执行利用氦离子的照射。根据另一个实施例，在不同剂量下执行多次利用氦离子的照射，例如两次、三次、四次或五次利用氦离子的照射。也可以使用不同照射剂量和能量的组合。
可以使用利用适合于将取代的碳转化成更快速扩散间隙碳和/或适合于将正方间隙N2分解成快速扩散单间隙N的任何其他粒子（例如氘）的照射。
根据一个实施例，在介于10秒到20小时之间、或介于10分钟到10小时之间、或甚至介于1小时到5小时之间的持续时间内执行热处理。热处理可以在热处理系统116中（例如在烤炉和/或快速热处理（RTP）系统中）执行。可以由例如热处理系统116中的夹紧装置支持半导体本体105。
可以关于半导体本体105中的半导体器件的电参数要求来调整被照射部分114的深度，即被照射部分114从第一侧109到半导体本体105中的垂直延伸。举例而言，可以关于半导体器件的指定阻挡电压来调整该深度。可以选择该深度为大约、等于或大于在所施加的指定阻挡电压下空间电荷区到半导体本体105中的垂直延伸。可以选择该深度为大约、等于或大于漂移区到半导体本体105中的垂直延伸或在晶片变薄到最终器件厚度之后的器件的垂直延伸。可以选择该深度例如在场停止区或半导体器件的漏极或发射极区内内终止。
上面参考图1A、1B描述的方法允许降低半导体本体105中的杂质浓度。因此，可以避免或减少包括杂质的且由FEOL处理引起的不期望的复合物形成。上面参考图1A、1B描述的方法因此允许在半导体本体105中制造更可靠的（多个）掺杂浓度和/或（多个）重组/生成特性的（多个）半导体器件。
图1C是图1B的半导体本体的示意性横截面视图，用于图示作为制造半导体器件的方法的一部分的在半导体本体105的第一侧109形成第一负载端子结构120的工艺。
形成第一负载端子结构120的工艺可以包括在第一侧110掺杂半导体本体105的掺杂工艺，例如用于在半导体本体105中在第一侧109形成（多个）掺杂半导体区的扩散和/或离子注入工艺。第一负载端子结构120的在半导体本体105中的（多个）掺杂半导体区可以包括垂直功率FET的掺杂源极和本体区或IGBT的发射极或垂直功率半导体二极管的阳极或阴极区。根据一个实施例，第一负载端子结构120的深度（即第一负载端子结构120的垂直延伸）小于图1A中图示的被照射部分114的深度或垂直延伸。
在第一侧109处理半导体本体105的过程中，取决于要在半导体本体105中形成的半导体器件，可以形成诸如包括（多个）栅电介质和（多个）栅电极的沟槽栅极结构和/或平面栅极结构的控制端子结构。
图2A是包括硅本体106和沿着硅本体106的相对的第一和第二侧109、110之间的垂直方向y的杂质浓度的半导体器件140的实施例的示意性横截面视图。
根据一个实施例，半导体器件140包括沿着垂直方向y的氮和碳中的一个的杂质浓度c1。半导体器件140包括硅本体106的邻接第一侧109的第一部分1501和硅本体106的在第一部分1501和第二侧110之间的第二部分1502。第一部分1501中氮和碳中的一个的平均浓度小于第二部分1502中氮和碳中的一个的平均浓度的60%、或小于其30%、或小于其10%或甚至小于其5%。第一（第二）部分1501（1502）中的平均浓度限定沿着第一（第二）部分1501（1502）的垂直延伸平均的杂质浓度。根据一个实施例，第二部分1502中氮和碳中的一个的杂质浓度c1沿着垂直方向y相差小于10%、或甚至小于1%。因此，第二部分1502中氮和碳中的一个的杂质浓度c1是恒定的或几乎恒定的。
根据另一个实施例，半导体器件140除了以与第一和第二部分1501、1502类似的方式彼此相互关联的第一和第二部分1511、1512之外还包括硅本体106的在第二侧110与第二部分1512之间的第三部分1513。可以通过例如具有后续退火步骤（即后续热处理工艺）的从后侧的质子照射来实现第三部分1513中的降低的浓度。第三部分1513中氮和碳中的一个的平均浓度小于第二部分1512中氮和碳中的一个的平均浓度的60%、或小于其30%、或小于其10%或甚至小于其5%。
根据图2B中图示的又另一个实施例，沿着垂直方向y的氮和碳中的一个的杂质浓度c3包括第一和第二部分1521、1522之间的过渡区1525。第一和第二部分1521、1522以与图2A中图示的第一和第二部分1501、1502、1511、1512类似的方式相互关联。
根据一个实施例，过渡区1525中杂质浓度c3的平均梯度α2与第一部分1521中杂质浓度c3的平均梯度α1的比率大于3、或大于10、或大于100、或甚至大于1000。
根据另一个实施例，过渡区1525的厚度t2在第一部分1521的厚度t1的1%到30%之间变动、或在其2%到20%之间变动、或在其3%到10%之间变动。
上面的关系可以同样地适用于如图2A中图示的第二与第三部分1512、1513之间的过渡区。
过渡区1525可以例如开始于硅本体106的小于照射粒子的射程末端的深度并且可以终止于大于照射粒子的射程末端的深度。
根据一个实施例，第一侧109与第二部分之间的垂直距离在10μm与200μm之间变动、或在40μm与180μm之间变动、或甚至在60μm与150μm之间变动。
半导体器件140包括垂直半导体器件和例如诸如包括超结型和非超结型IGFET、IGBT、二极管的金属氧化物场效应晶体管（MOSFET）的IGFET的横向半导体器件中的至少一个。根据一个实施例，半导体器件140是分立半导体器件。根据另一个实施例，半导体器件140是集成电路。
不同于由在单个半导体本体上制造并互连的几个到数十亿有源器件组成的集成电路（IC），分立半导体器件是半导体本体中的单个晶体管或单个二极管而没有与其互连的任何其他有源半导体元件。尽管可以在半导体本体中和/或在半导体本体上形成诸如电阻器、电容器和电感器之类的无源部件，但是分立半导体器件被指定为执行基本的电子功能。尽管分立半导体器件可以包括大量晶体管单元，但是分立半导体器件被指定为执行基本的电子功能并且不可分成自己运行的分开的部件，如对于集成电路而言典型的。
制造垂直半导体器件的一个实施例在图3A和3B中被图示为图1C的半导体本体的示意性横截面视图，用于图示在半导体本体105的第二侧110形成第二负载端子结构125的工艺。
该工艺可以包括在第二侧110对半导体本体105的掺杂工艺，例如用于在半导体本体105中在第二侧110形成（多个）掺杂半导体区的扩散和/或离子注入工艺。第二负载端子结构125的半导体本体105中的（多个）掺杂半导体区可以包括例如垂直FET的掺杂漏极区、或IGBT的集电极、或垂直功率半导体二极管的阳极或阴极区。
图3B是图3A的半导体本体105的示意性横截面视图，用于图示在半导体本体105的第一和第二侧109、110形成触点的工艺。
在第一和第二侧109、110形成触点的工艺可以包括形成一个或多个图案化导电层，诸如由夹在中间的（多个）层间电介质层电隔离的金属化层。（多个）层间电介质层中的触点开口可以被填充有（多个）导电材料以在一个或多个图案化导电层之间提供电接触。（多个）图案化导电层和（多个）层间电介质层可以例如在半导体本体105上方在第一侧109形成布线区域。导电层（例如金属化层或金属化层堆叠）可以被提供在例如第二侧110。
到第一负载端子结构120的第一电负载触点L1 和到控制端子结构的电控制端子触点C（如果存在于半导体器件中的话）可以因此被形成于第一侧109上方的布线区域中。到第二负载端子结构125的第二电负载触点L2可以被形成在第二侧110。
在包括图3A到3B中图示的工艺特征的半导体本体105中制造的半导体器件是具有在相对的第一和第二侧109、110之间的第一和第二负载端子触点L1、L2之间的电流流动的垂直半导体器件。
在横向半导体器件的情况下，第二负载端子结构125和第二电负载端子L2被布置在第一侧110。
图4是图3B中图示的半导体本体105在形成包括如图2A、2B中图示的氮和碳中的一个的杂质浓度c1、c2、c3的功率半导体二极管1001之后的示意性横截面视图。功率半导体二极管1001包括n-掺杂漂移区119。该n-掺杂漂移区119可以是n-掺杂基底材料（例如n-掺杂晶片）的一部分。在第一侧109的p掺杂阳极区1201与第一负载端子触点L1电接触。在第二侧110的n+掺杂阴极区1251与第二负载端子触点L2电接触。阳极区1201是图3B中图示的第一负载端子结构120的一个示例。阴极区1251是图3B中图示的第二负载端子结构125的一个示例。
功率半导体二极管1001可以还包括在n-掺杂漂移区119与n+掺杂阴极区1251之间的可选的n掺杂场停止区130。
图5是半导体本体105在形成包括如图2A、2B中图示的氮和碳中的一个的杂质浓度c1、c2、c3的功率IGBT 1002之后的示意性横截面视图。功率IGBT 1002包括n-掺杂漂移区119。n-掺杂漂移区119可以是n-掺杂基底材料（例如n-掺杂晶片）的一部分。在第一侧109的发射极结构1202包括p掺杂本体区1203和n+掺杂源极区1204。发射极结构与第一负载端子触点L1电接触。包括电介质141和栅电极142的栅极结构在第一侧110被形成在半导体本体105上。包括在第二侧110的p+掺杂后侧发射极1252的IGBT集电极电接触到第二负载端子触点L2。可选的场停止区130可以被布置在n-掺杂漂移区119与n+掺杂阴极区1251之间。
发射极结构1202是图3B中图示的第一负载端子结构120的一个示例。IGBT集电极是图3B中图示的第二负载端子结构125的一个示例。在IGFET的情况下，p+掺杂后侧发射极1252可以由n+掺杂漏极区取代。在超结型器件的情况下，漂移区119可以包括例如沿着平行于第一侧109的侧部交替布置的p掺杂区和n掺杂区。
尽管本文中已经图示和描述了特定实施例，但是本领域普通技术人员将领会的是，多种替换方案和/或等同实现方式可以在不偏离本发明的范围的情况下替代所示和描述的特定实施例。本申请意在覆盖本文中讨论的特定实施例的任何改编或变型。因此，所意图的是本发明仅由权利要求及其等同物限制。

Claims (20)

1.一种降低半导体本体中的杂质浓度的方法，所述方法包括：
利用粒子通过所述半导体本体的第一侧照射所述半导体本体；以及
在照射所述半导体本体之后，通过在介于700℃到1200℃之间的温度范围内的热处理造成的外扩散从所述半导体本体的被照射部分移除杂质浓度中的至少一部分，其中所述第一侧与被照射部分的底侧之间的垂直距离在10μm与200μm之间变动。
2.权利要求1所述的方法，其中，所述半导体本体是磁直拉硅本体。
3.权利要求1所述的方法，其中，所述杂质包括氮。
4.权利要求1所述的方法，其中，所述杂质包括碳。
5.权利要求4所述的方法，其中，所述热处理在介于650℃到900℃之间的温度范围内。
6.权利要求1所述的方法，其中，所述粒子包括质子和氦离子中的至少一个。
7.权利要求1所述的方法，其中，所述热处理在介于10秒到二十小时的持续时间内执行。
8.一种制造半导体器件的方法，所述方法包括：
利用粒子通过所述半导体本体的第一侧照射所述半导体本体；
在照射所述半导体本体之后，在介于450℃到1200℃之间的温度范围内的热处理期间通过外扩散从所述半导体本体的被照射部分移除杂质中的至少一部分，其中所述第一侧与被照射部分的底侧之间的垂直距离在10μm与200μm之间变动；以及
在所述半导体本体的所述第一侧形成第一负载端子结构。
9.权利要求8所述的方法，其中，所述半导体器件是垂直半导体器件，所述方法还包括：
在所述半导体本体的与所述第一侧相对的第二侧形成第二负载端子结构。
10.权利要求9所述的方法，其中，所述垂直半导体器件是半导体二极管，所述方法还包括：
通过引入通过所述第一侧到所述半导体本体中的p型掺杂剂来在所述半导体本体中形成阳极区；以及
通过引入通过所述半导体本体的第二侧到所述半导体本体中的n型掺杂剂来在所述半导体本体中形成阴极区，所述第二侧与所述第一侧相对。
11.权利要求9所述的方法，其中，所述垂直半导体器件是绝缘栅场效应晶体管和绝缘栅双极型晶体管中的一个，所述方法还包括：
通过在所述第一侧形成栅电介质结构和栅电极结构来在所述第一侧形成控制端子结构；
通过引入通过所述第一侧的掺杂剂来在所述第一侧形成源极和发射极中的一个；以及
通过引入通过所述第二侧的掺杂剂来在所述半导体本体的与所述第一侧相对的第二侧形成漏极和集电极中的一个。
12.权利要求8所述的方法，其中，所述半导体器件是横向半导体器件，所述方法还包括：
在所述半导体本体的所述第一侧形成第二负载端子结构。
13.权利要求8所述的方法，其中，所述杂质包括氮和碳中的至少一个。
14.一种半导体器件，包括：
具有相对的第一侧和第二侧的硅本体，所述硅本体的第一部分邻接所述第一侧，并且所述硅本体的第二部分被设置在所述第一部分和所述第二侧之间，
所述第一部分和第二部分之间的过渡区，其中所述过渡区中氮和碳中的一个的浓度的平均梯度α2与所述第一部分中氮和碳中的一个的浓度的平均梯度α1的比率大于3，
其中，所述第一部分中氮和碳中的一个的平均浓度小于所述第二部分中氮和碳中的一个的平均浓度的60%。
15.权利要求14所述的半导体器件，其中，所述硅本体是磁直拉硅本体。
16.权利要求14所述的半导体器件，还包括所述硅本体的在所述第二侧与所述第二部分之间的第三部分，其中，所述第三部分中氮和碳中的一个的平均浓度小于所述第二部分中氮和碳中的一个的平均浓度的60%。
17.权利要求14所述的半导体器件，其中，所述第二部分中氮和碳中的一个的平均浓度沿着所述第一和第二侧之间的垂直方向相差小于10%。
18.权利要求14所述的半导体器件，其中，所述第一侧与所述第二部分之间的垂直距离在10μm与200μm之间变动。
19.权利要求14所述的半导体器件，其中，所述半导体器件是包括在所述第一侧的第一负载端子结构和在所述第二侧的第二负载端子结构的垂直功率半导体器件。
20.权利要求14所述的半导体器件，其中所述过渡区的厚度t2在所述第一部分的厚度t1的1%到30%之间变动。
CN201510343679.9A 2014-06-19 2015-06-19 降低杂质浓度的方法、半导体器件及制造其的方法 Active CN105321809B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/309288 2014-06-19
US14/309,288 US9425063B2 (en) 2014-06-19 2014-06-19 Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device

Publications (2)

Publication Number Publication Date
CN105321809A CN105321809A (zh) 2016-02-10
CN105321809B true CN105321809B (zh) 2018-11-27

Family

ID=54768100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510343679.9A Active CN105321809B (zh) 2014-06-19 2015-06-19 降低杂质浓度的方法、半导体器件及制造其的方法

Country Status (3)

Country Link
US (3) US9425063B2 (zh)
CN (1) CN105321809B (zh)
DE (1) DE102015109784B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016100565B4 (de) * 2016-01-14 2022-08-11 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838395B1 (en) * 2002-12-30 2005-01-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor crystal
CN101405847A (zh) * 2006-01-20 2009-04-08 英飞凌科技奥地利股份公司 处理含氧半导体晶片的方法及半导体元件
CN103715072A (zh) * 2012-10-08 2014-04-09 英飞凌科技股份有限公司 用于生产半导体器件的方法和场效应半导体器件

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124136A (ja) 1982-12-28 1984-07-18 Toshiba Corp 半導体ウエハの処理方法
US4809196A (en) * 1986-04-10 1989-02-28 International Business Machines Corporation Method for designating/sorting semiconductor wafers according to predicted oxygen precipitation behavior
EP0244496B1 (de) * 1986-05-06 1991-01-16 Ibm Deutschland Gmbh Maske für die Ionen-, Elektronen- oder Röntgenstrahllithographie und Verfahren zur ihrer Herstellung
KR100292330B1 (ko) * 1992-05-01 2001-09-17 이데이 노부유끼 반도체장치와그제조방법및실리콘절연기판의제조방법
US5635738A (en) * 1993-12-21 1997-06-03 Nikon Corporation Infrared solid-state image sensing apparatus
US5352615A (en) * 1994-01-24 1994-10-04 Motorola, Inc. Denuding a semiconductor substrate
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
US6413310B1 (en) * 1998-08-31 2002-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer and silicon single crystal wafer
EP1087041B1 (en) * 1999-03-16 2009-01-07 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and silicon wafer
US6454852B2 (en) * 1999-07-14 2002-09-24 Seh America, Inc. High efficiency silicon wafer optimized for advanced semiconductor devices
US6368938B1 (en) * 1999-10-05 2002-04-09 Silicon Wafer Technologies, Inc. Process for manufacturing a silicon-on-insulator substrate and semiconductor devices on said substrate
US6673147B2 (en) * 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
JP4196602B2 (ja) * 2002-07-12 2008-12-17 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
CN100437912C (zh) * 2003-08-25 2008-11-26 松下电器产业株式会社 杂质导入层的形成方法和器件的制造方法
JP4794137B2 (ja) * 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
CN103943672B (zh) 2006-01-20 2020-06-16 英飞凌科技奥地利股份公司 处理含氧半导体晶片的方法及半导体元件
EP2144280B1 (en) * 2007-05-02 2010-12-29 Siltronic AG Silicon wafer and method for manufacturing the same
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US8114693B1 (en) * 2007-09-18 2012-02-14 Partial Assignment University of Central Florida Method of fabricating solid state gas dissociating device by laser doping
DE102008027521B4 (de) 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
SG182208A1 (en) * 2008-12-15 2012-07-30 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
SG166060A1 (en) * 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
DE102009033302B4 (de) * 2009-07-15 2012-01-26 Infineon Technologies Ag Herstellungsverfahren für ein unipolares Halbleiter-Bauelement und Halbleitervorrichtung
JP2011119606A (ja) * 2009-12-07 2011-06-16 Sen Corp 半導体装置の製造方法
FR2961013B1 (fr) * 2010-06-03 2013-05-17 Commissariat Energie Atomique Procede pour eliminer des impuretes residuelles extrinseques dans un substrat en zno ou en znmgo de type n, et pour realiser un dopage de type p de ce substrat.
JP5671867B2 (ja) * 2010-08-04 2015-02-18 富士電機株式会社 半導体装置およびその製造方法
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9209069B2 (en) * 2013-10-15 2015-12-08 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
US20150118861A1 (en) * 2013-10-28 2015-04-30 Texas Instruments Incorporated Czochralski substrates having reduced oxygen donors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838395B1 (en) * 2002-12-30 2005-01-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor crystal
CN101405847A (zh) * 2006-01-20 2009-04-08 英飞凌科技奥地利股份公司 处理含氧半导体晶片的方法及半导体元件
CN103715072A (zh) * 2012-10-08 2014-04-09 英飞凌科技股份有限公司 用于生产半导体器件的方法和场效应半导体器件

Also Published As

Publication number Publication date
US20150371871A1 (en) 2015-12-24
US9793362B2 (en) 2017-10-17
US20160336409A1 (en) 2016-11-17
US10134853B2 (en) 2018-11-20
CN105321809A (zh) 2016-02-10
DE102015109784B4 (de) 2023-09-21
US20170358649A1 (en) 2017-12-14
DE102015109784A1 (de) 2015-12-24
US9425063B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
US10867790B2 (en) Semiconductor device and method for manufacturing the same
CN103946983B (zh) 半导体装置和半导体装置的制造方法
CN105280485B (zh) 制造包括场停止区的半导体器件的方法
CN104054178B (zh) 半导体装置的制造方法
EP0694960B1 (en) Process for the localized reduction of the lifetime of charge carriers
CN105793991B (zh) 半导体装置
CN107431087B (zh) 半导体装置及其制造方法
CN102737967B (zh) 具有硫族元素掺杂区域的衬底和半导体器件
CN109075213A (zh) 半导体装置
CN103890920A (zh) 半导体装置以及半导体装置的制造方法
WO2013141181A1 (ja) 半導体装置および半導体装置の製造方法
JP2017183419A (ja) 半導体装置
TW201503369A (zh) 超接合半導體裝置之製造方法
CN109103247B (zh) 半导体装置及其制造方法
JPWO2020149354A1 (ja) 半導体装置および半導体装置の製造方法
CN105321809B (zh) 降低杂质浓度的方法、半导体器件及制造其的方法
US4278476A (en) Method of making ion implanted reverse-conducting thyristor
JP6149942B2 (ja) 半導体装置の製造方法
JP2001326366A (ja) 半導体素子の製造方法
CN107275395A (zh) 半导体装置及其制造方法
CN104465766B (zh) 半导体器件和用于形成半导体器件的方法
JP6780335B2 (ja) 逆阻止ｍｏｓ型半導体装置および逆阻止ｍｏｓ型半導体装置の製造方法
EP4016647B1 (en) Structure for a semiconductor device and method for producing a structure for a semiconductor device
EP4231358B1 (en) Transistor, power electronic switching device and method for manufacturing a transistor
Schustereder Challenges for ion implantation in power device processing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant