JP2011119606A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011119606A JP2011119606A JP2009277828A JP2009277828A JP2011119606A JP 2011119606 A JP2011119606 A JP 2011119606A JP 2009277828 A JP2009277828 A JP 2009277828A JP 2009277828 A JP2009277828 A JP 2009277828A JP 2011119606 A JP2011119606 A JP 2011119606A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- thin film
- semiconductor device
- manufacturing
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 238000005468 ion implantation Methods 0.000 claims abstract description 54
- 239000010409 thin film Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 46
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010408 film Substances 0.000 claims abstract description 30
- 239000000370 acceptor Substances 0.000 claims abstract description 5
- 238000002513 implantation Methods 0.000 claims description 37
- 150000002500 ions Chemical class 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 16
- 230000000694 effects Effects 0.000 claims description 16
- 238000009832 plasma treatment Methods 0.000 claims description 14
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 10
- 229910052785 arsenic Inorganic materials 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims description 7
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- 229910052724 xenon Inorganic materials 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910000070 arsenic hydride Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 27
- 239000010703 silicon Substances 0.000 abstract description 27
- 238000010884 ion-beam technique Methods 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 10
- 239000002245 particle Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- -1 atom ions Chemical class 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26526—Recoil-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 これまでのイオン注入処理に比べて、高い時間効率で高濃度のキャリア不純物原子を、通常のイオン注入の処理時間で低エネルギードーピングできる方法を提供する。
【解決手段】 半導体基板としてのシリコン基板１１の表面上に加工により突出部を形成した該シリコン基板の内部においてドナーもしくはアクセプターとなる不純物原子を含む不純物薄膜を、堆積膜１３としてシリコン基板の表面上に堆積する工程と、前記突出部における前記堆積膜の斜め上方からイオン注入を行なうとともに、該イオン注入によって、前記不純物原子を堆積膜内部からシリコン基板の前記突出部の表面内部にリコイルさせる工程と、を含む半導体装置の製造方法。
【選択図】 図２
【解決手段】 半導体基板としてのシリコン基板１１の表面上に加工により突出部を形成した該シリコン基板の内部においてドナーもしくはアクセプターとなる不純物原子を含む不純物薄膜を、堆積膜１３としてシリコン基板の表面上に堆積する工程と、前記突出部における前記堆積膜の斜め上方からイオン注入を行なうとともに、該イオン注入によって、前記不純物原子を堆積膜内部からシリコン基板の前記突出部の表面内部にリコイルさせる工程と、を含む半導体装置の製造方法。
【選択図】 図２
Description
本発明は半導体装置の製造方法に関し、特に半導体基板への不純物原子のドーピング方法に関するものである。
図３は、平面半導体基板１へ20nm程度の接合深さになるように浅くドーピングするための従来例の工程を示すものである。
低いエネルギーのイオンビーム４を照射して、半導体基板１の表面から通常は垂直もしくは垂直に近い注入角度でイオン注入すると（図３ａ）、例えば200eVの注入エネルギーでイオン注入すると、ビーム電流値が低いので不純物拡散層５において所定の注入ドーズ量を得るためには長時間の注入処理時間が必要となる（図３ｂ）。
図４は、半導体基板としてシリコン基板１’を用い、不純物原子を含むプラズマ２によりシリコン基板１’表面に薄膜３を形成し(化学的蒸着法（ＣＶＤ法）または物理的蒸着法（ＰＶＤ法）)（図４ａ、図４ｂ）、その後で熱処理により薄膜３からシリコン基板１’内にB等の不純物原子を熱拡散させて不純物拡散層５を形成（図４ｃ）する方法を示している。
この場合は、基板表面に自然酸化膜が存在するために高不純物濃度の表面とはならず、ソース／ドレインとして十分な濃度まで熱拡散させることはできない。
図５は、半導体基板表面上に加工により凹凸部分を形成し、形成した凹凸部分の側部（壁や斜面部分）へイオン注入する場合の従来技術について示す。ここで、凹凸部分というのは、突出部や溝、段差や斜面を持つ立体構造のものをいう。
工程１では、マスク６でもって選択的にエッチング処理を行なうことで突出部を持つFinFET型トランジスタ用の半導体基板１を作成する。工程２では、突出部に、不純物原子としてBを含むイオンビーム４を斜めに照射してイオン注入した後、熱処理を施して突出部の側壁に不純物原子の拡散層５を形成する。
この場合には、イオン注入において垂線からの注入角度（Tilt角度）が小さく、例えば10°の場合は、平面に対する場合に比べて6倍の注入ドーズ量で処理する必要があるために、ビーム電流密度値が低い条件で良いにもかかわらず非常に注入処理時間が長く必要となる。
これでは実用性に欠けてしまう。さらには、注入イオンの基板表面における反射による損失が起こるために更に多くのドーズ量を必要とする。
以上のように従来の方法では、シリコン基板のシリコン中へ不純物拡散層を浅く形成するためには、低いエネルギーでイオン注入しなければならず、空間電荷効果によりイオンビームが広がる現象によって、ビーム電流密度を高くとることができないため、1E15cm-2に近いドーズ量の注入をするためには、大変長い時間がかかり製造コストにおいて多大なアップが生じていた。
もう一つは、近年話題になっている三次元構造のFinFET型トランジスタのようにシリコンが立体的に形成された略垂直の突出部の壁に対して同様の浅いイオン注入が必要となる。
FinFET型トランジスタは、図１０を参照して簡単に説明すると、半導体基板１上に、エッチング加工等により、ドレインＤ、チャンネル、ソースＳとなる突出部（エクステンション）を形成し、ソースとドレインの間のチャンネル上を覆うようにゲートＧとなる部分が形成されてなる。
このような三次元構造のFinFET型トランジスタの略垂直の突出部の壁に対して浅いイオン注入を行うためには、イオンビームで直接にイオン注入する場合の注入角度θが突出部の壁の面に対して高角度となるために、ドーズ量としては1/sinθを乗じたドーズ量しかシリコン基板内に導入されなくなる。そのため、更に高いドーズ量のイオン注入が必要になり、著しく実用性に問題が生じていた。
また、図４で示したように、プラズマ２にて不純物原子を含む薄膜３を形成した後、熱拡散処理でシリコン基板１’内に不純物原子を拡散させる方法では、高温の熱処理ができなくなった近年の工程においては、1E18cm-3を超える熱拡散が困難となった。このような理由によりFinFET型トランジスタを実現できる有用な手段がなかった。
ところで、ＬＳＩデバイスのシュリンクに伴ってソース／ドレイン部のエクステンションと呼ばれる部位への不純物原子の導入がどんどん浅くなる一方で導入される不純物原子の量はほぼ一定で推移している。一方、従来のイオン注入技術では注入深さが浅くなると、イオンビームのエネルギーを下げることになり、空間電荷効果の影響でビーム電流が低下し、生産性が低下していく。
これを避けるために、（１）従来のビーム輸送系での電子による空間電荷効果低減の手法、（２）イオンビームを高エネルギーで輸送してウェハ直前で減速することによる実質的な空間電荷効果の抑制、（３）多原子分子をイオン化して輸送することによる実質的な空間電荷効果の抑制、などが提案され、それぞれ実用化されて運用されている。また、従来のビームライン型イオン注入に代わって、（４）プラズマドーピングという手法も検討されている。しかしながら、どの手法も未だ決定的に生産性を向上する手段としては定着していない。
更なるＬＳＩデバイスのシュリンクはトランジスタの形状変化を促しており、所謂３Ｄと呼ばれる立体構造が採用されようとしている。この場合、ソース／ドレインへのイオン注入は半導体基板の平面に対して垂直な面へのドーピングが要求される。このときには隣同士のトランジスタ間距離を十分に確保できないという事情から、垂直面の法線から小さな角でのイオン注入が不可能になる。すると、生産性の観点から以下の２つの問題が惹起され、平面型トランジスタより遙かに生産性が落ちてしまうという問題に直面する。
一つめの問題は、単なる幾何学的な問題で注入角度θに対してsinθがかかった粒子数しか垂直な面内に到達しない。一般にθは２０°以下なので、注入効率は３４％以下になってしまう。つまり、この工程の生産性は一挙に１／３以下になる。
もう一つの問題は低エネルギー、低角度のイオン注入になると、イオンが基板表面で反射されてしまい、基板内に入り込みにくくなることによる生産性低下が発生することである。２０°以下の注入角度ではイオンは６７％以下しか注入されないことになり、更に２／３以下になる。上記の２点を足し合わせると、垂直な面への低角度注入では平面への注入と比較して２／９つまり、２２％以下の生産性しか達成できなくなり、現在の平面型トランジスタでも問題になっている生産性の低さが更に５倍程度以上悪化することになる。
本発明は、イオン注入関係の工程を２つの工程に分離して、通常の1つの工程の高角度のイオン注入と同様の効果を、より高い生産性で達成することを目的とする。
具体的には、本発明は、低エネルギーにおける空間電荷効果によるビーム電流の劣化に起因した、これまでの低エネルギーの長時間の処理時間を要するイオン注入処理に比べて、高い時間効率で高濃度のキャリア不純物原子（つまり、ドナーもしくはアクセプターとなる不純物原子）を、通常のイオン注入の処理時間で低エネルギードーピングできる方法を提供することを目的とする。
本発明はまた、半導体基板の平面でない部分、すなわち半導体基板表面上に加工により形成された凹凸部分の壁面部分へ同様に高い効率で不純物をドーピングできる方法を提供することを目的とする。なお、半導体基板表面上に加工により形成された凹凸部分としては、エクステンション部や図１０に示すFinFET型トランジスタの凸部分への適用のほか、トレンチ部やキャパシタ部の凹部分の壁面部分にも適用できる。
上記の２つの工程のうち最初の工程は、半導体基板表面に目的不純物原子を含む薄膜を形成する。次の工程は、この薄膜の上から目的不純物原子よりも重いイオンを注入し、目的不純物原子をはじき飛ばして（ノッキングオン効果)、半導体基板表面に目的不純物原子を突入してリコイルさせることにより、半導体基板内に導入することを可能にする。
本発明の半導体装置の製造方法は、半導体装置の基体となる固体珪素(シリコン)基板の内部においてドナーもしくはアクセプターとなるキャリア不純物原子となりうる不純物原子を含んだ薄膜を、プラズマによって、高いカバレッジで基板表面に堆積し、堆積した薄膜上からキャリア不純物原子より原子量の大きい(重い)原子のイオンを注入することによりイオン注入のノッキングオンによるリコイル効果を利用して不純物原子を基板内に導入する現象を利用するものである。
本発明の態様によれば、半導体装置の基体となる半導体基板の表面上に加工により凹凸部分を形成した該半導体基板の内部においてドナーもしくはアクセプターとなる不純物原子を含む不純物薄膜を、半導体基板の表面上に堆積する工程と、前記凹凸部分の前記堆積させた不純物薄膜の斜め上方からイオン注入を行なうとともに、該イオン注入によって、前記不純物原子を不純物薄膜内部から半導体基板の前記凹凸部分の表面内部にリコイルさせる工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
上記の半導体装置の製造方法は、以下の態様で実施されても良い。
前記不純物薄膜の、膜厚、不純物堆積物質種の設定調整、前記イオン注入の、注入イオン種、注入角度、注入エネルギー、注入ドーズ量の設定調整により、リコイル条件、注入ドーズ量相当のドーズ原子量をコントロールするよう構成する。
前記不純物薄膜の不純物原子をB、P、Asのいずれか１つとする。
前記不純物薄膜として、ジボランB2H6、あるいはBF3を含むガスによるプラズマ処理によって、Bを含む不純物薄膜を堆積する。
前記不純物薄膜として、フォスフィンPH3を含むガスによるプラズマ処理によって、Pを含む不純物薄膜を堆積する。
前記不純物薄膜として、アルシンAsH3を含むガスによるプラズマ処理によって、Asを含む不純物薄膜を堆積する。
イオン注入工程において、注入イオンを、前記不純物薄膜の不純物原子であるB、P、Asのいずれかよりも原子量の大きい、重い原子のイオンとする。
イオン注入工程において、注入イオンを、Si、As、Ge、In、Sb若しくはXe、Arのいずれかとする。
半導体基板の前記凹凸部分の表面に対する前記イオン注入の斜め上方からのビーム入射角度を実質上20°以下の小傾斜角度とする。
半導体基板の前記凹凸部分の表面部分において、前記不純物薄膜内から前記半導体基板内に、前記不純物薄膜の不純物原子を、表面と略直交する方向(略垂直な方向)において、注入イオンによる不純物原子への衝突たたき込みノッキングオンにより表面内部にリコイルさせる。
前記イオン注入を5keV以下の低エネルギー注入とする。
前記イオン注入を2E15cm-2以下の低ドーズ注入原子量とする。
前記半導体基板表面上であって前記凹凸部分以外の表面上の平面の部分に、前記不純物薄膜を厚く堆積する。
前記プラズマ処理によって堆積する不純物薄膜の基板平面での堆積レートは大きく、前記凹凸部分側面での堆積レートが前記基板平面より遅くなるようにすることにより前記基板平面に厚く不純物薄膜を堆積する。
本発明によれば、これまでの低エネルギーの長時間の処理時間を要するイオン注入処理に比べて、高い時間効率で高濃度のキャリア不純物原子を、通常のイオン注入の処理時間で低エネルギードーピングすることができる。
これにより、半導体基板の平面でない部分、すなわち半導体基板表面上に加工により形成された凹凸部分の壁面部分へ同様に高い効率で不純物をドーピングすることができる。
本発明の実施形態について説明する前に、本発明を理解し易くするために、イオン注入の対象部位を平面にした場合のイオン注入プロセスフローについて図１を参照して説明する。
図１は半導体基板の平面部分へのイオン注入の工程フローを示すものである。図１において、１１は半導体基板としてのシリコン基板、１２はB2H6ガスを導入したプラズマ、１３はBを含む堆積膜、１４はGeイオンビームである。イオンビーム１４の照射後、1050℃のスパイクアニール（ランプアニール、レーザーアニール、ＲＴＰアニール等）を施す。
以下その動作を説明する。
まず、図示しないチャンバー内に置かれたシリコン基板１１の上方においてB2H6を含むガスをベースとしてプラズマ化し、プラズマ１２によりシリコン基板１１表面に5ｎｍ程度（数ｎｍ〜数十ｎｍ）の厚さでBを含む堆積膜１３を形成する（図１ａ、図１ｂ）。堆積膜１３は、B濃度が50％〜99％程度存在する薄膜である。堆積膜１３の上からBよりも質量の重い（原子量の大きい）Geイオンビーム１４を5keVにて１E14cm-2注入すると（図１ｃ）GeがBと衝突してBがはじき飛ばされる。その時にもらうエネルギーによってシリコン基板１１内に、不純物拡散層１５としてB層が1E15cm-2程度導入される（図１ｄ）。
以上のようなイオン注入方法によれば、不純物原子を含む薄膜を半導体基板表面に堆積した後この薄膜を通してイオン注入を行なうことにより、一桁以上低いドーズでもって高い濃度のB層（不純物拡散層１５）を形成することができる。つまり処理時間の短い生産効率の高いドーピングを行うことができる。
図２を参照して、本発明の第１の実施形態について説明する。
本発明の第１の実施形態は、図２において、シリコン基板１１の表面上にエッチング等の加工によって凹凸部分、ここでは突出部（エクステンション）、を形成することにより、シリコン基板１１が段差を持つ場合への適用である。なお、凹凸部分は、突出部の他に、溝や、段差、斜面等を持つ立体構造が考えられる。
ハードマスク１６を用いたエッチング加工によりシリコン基板１１表面上に形成されたFin（突出部）の段差の両側壁に、Bを持った堆積膜１３を、図１と同じく、プラズマ１２でもって堆積させる（図２ａ、図２ｂ）。この時、プラズマ処理によって堆積する堆積膜の基板平面での堆積レートが大きく、Fin側面での堆積レートが前記基板平面より遅くなるように構成することにより、Fin以外のシリコン基板１１の表面上には、Finの両側壁に形成された堆積膜１３よりも厚い堆積膜１３’が形成される。
その後、Finの段差の両側壁にGeイオンビーム１４を二つの斜め方向から注入することによって、側壁面に対するドーズ量としての1E14cm-2レベルのドーズ量のイオン注入においてもFinの段差の両側壁には、ソース／ドレインとして十分なドーズ量を均一に入れた不純物拡散層１５を形成することが可能となる。なお、二つの方向というのは、シリコン基板１の平面に対して垂直な垂線からの注入角度θが実質上20°以下の小傾斜角度（鋭角）で規定される方向であり、図２（ｃ）に示すような右斜め上方向、図２（ｄ）に示すような左斜め上方向を意味する。
次に本発明の第２の実施形態について図６を参照して説明する。
第２の実施形態は、CMOS（Complementary Metal Oxide Semiconductor）を形成する場合にN型、P型の各デバイス領域に対して選択的にP、Bを含む、堆積膜をそれぞれ形成し、一回のマスク合わせでN型、P型MOSFET両タイプのエクステンション領域を形成することが可能となる方法である。
図６では、便宜上、シリコン基板１１上にエッチング加工等により形成された、ソース部を形成するためのFin（突出部）とドレイン部を形成するためのFin（突出部）とを分離して示している。これは、図１０の概略図から理解できるように、ソース部、ドレイン部は一直線上で並ぶように形成されており、ソース部、ドレイン部の断面を１つの図面で示すためである。
図６の工程（１）（左上図）では、ソース部となるFinをレジスト６１で覆った状態で、ドレイン部となるFin表面にBを持った堆積膜１３を、図２と同じく、プラズマ１２でもって堆積させる。
次に、工程（２）（図６の右上図）では、ソース部となるFinをレジスト６１で覆ったままの状態で、ドレイン部側のFinの両側壁にGeイオンビーム１４を右上、左上の二つの方向から注入する。
工程（３）（図６の左下図）では、ドレイン部側の堆積膜１３を除去した後、ドレイン部となるFinをレジスト６１’で覆った状態で、ソース部となるFin表面にPを持った堆積膜１３’を、図２と同じく、プラズマ１２’でもって堆積させる。
次に、工程（４）（図６の右下図）では、ドレイン部となるFinをレジスト６１’で覆ったままの状態で、ソース部側のFinの両側壁にGeイオンビーム１４を右上、左上の二つの方向から注入する。この後、ソース部側の堆積膜１３’は除去される。
従来の直接イオン注入を施す方法では、注入ドーズが高いために、Fin部分が非晶質化してしまい、結晶成長時に基板側から起こらないために、高密度欠陥のを生じてしまう問題があった。
図７は、実際に処理されたFinの側壁に相当する壁の中の深さ−濃度プロファイルを示す。図７の実線がBの濃度、破線がPの濃度の深さ分布を示す。
図８、図９は、本発明の実施形態によるリコイル作用について説明するための図である。
図８において、シリコン基板１１のFin部分の表面部分において、堆積膜１３内からシリコン基板１１内に、堆積膜１３の不純物原子Bを、表面と略直交する方向(略垂直な方向)において、注入イオンによる不純物原子Bへの衝突たたき込みノッキングオンにより表面内部にリコイルさせるようにしている。
通常、高速に加速された粒子（原子/イオン）が、固体または液体の物質内に入ると、物質を構成している原子と衝突しながら、徐々にエネルギーを失っていき、最終的には物質が作り出しているポテンシャルより小さいエネルギーまで入射粒子のエネルギーが下がったところで停止する。この間、通常のイオン注入に利用されるエネルギー領域では、数十から数千の物質内原子がエネルギーを受けることになる。
図８は上記の原理に基づくリコイル作用を理解し易くするために、入射粒子１個の動きを示しているが、実際には図９に拡大図で示すように、堆積膜１３内では多重多段の玉突き衝突が起こっている。
特に入射粒子の質量が堆積膜の物質構成原子より重い場合はより多くの構成原子にエネルギーを与えることが可能で、入射粒子数よりもかなり多くの目的原子を半導体基板内に導入することができる。更に、注入するイオンのエネルギーは目的原子に与えるエネルギーよりもより高く設定できるため、空間電荷効果が直接注入より低く抑えられ、ビーム電流を高く取ることが可能になる。
このため、低注入角度でも生産性の低下を防止することが可能になり、条件によれば、平面に直接目的不純物原子イオンを打ち込むより生産性が高くなることも期待できる。これにより、前述した現状の問題の解決にも大きく寄与することが期待できる。
［実施形態の効果］
以上のように本発明の実施形態によれば、プラズマによる堆積薄膜とイオン注入によるリコイル（ノッキングオン効果）作用により、通常の１/１０以下の低ドーズ量でもって半導体基板内に1E15cm-2程度のBイオンあるいはPイオンを浅く導入することができる。つまり低ドーズでもって高濃度の不純物原子を半導体基板内に導入することができるドーピング方法を実現できる。特に立体的構造物の壁の領域にノッキングオン効果でイオンを導入することができる。
以上のように本発明の実施形態によれば、プラズマによる堆積薄膜とイオン注入によるリコイル（ノッキングオン効果）作用により、通常の１/１０以下の低ドーズ量でもって半導体基板内に1E15cm-2程度のBイオンあるいはPイオンを浅く導入することができる。つまり低ドーズでもって高濃度の不純物原子を半導体基板内に導入することができるドーピング方法を実現できる。特に立体的構造物の壁の領域にノッキングオン効果でイオンを導入することができる。
以上、本発明を幾つかの実施形態について説明したが、本発明は上記の実施形態に制限されるものでないことは言うまでもない。
例えば、半導体装置の基体となる固体物質は、固体珪素(シリコン〜単結晶（シングルクリスタル））またはポリ（多結晶）)、GaAs、Ge、SiC、化合物半導体等である。
また、不純物薄膜（堆積膜）の、膜厚、不純物堆積物質種の設定調整や、イオン注入の、注入イオン種、注入角度、注入エネルギー、注入ドーズ量の設定調整により、リコイル条件、すなわち不純物薄膜の不純物の注入相当のエネルギー（注入深さ相当の深さ〜プロファィル）、注入ドーズ量相当のドーズ原子量をコントロールするよう構成することが望ましい。
この場合、注入するイオン自体は、半導体基板の加工により形成した凹凸部分にはほとんど導入されず不純物薄膜に留まるように、前記不純物薄膜の膜厚、不純物堆積物質種、注入イオン種、注入角度、注入エネルギー、注入ドーズ量の設定調整を行うことにより、非注入の条件を設定調整するよう構成しても良い。
不純物薄膜の不純物原子としては、B，Pの他に、Asが用いられても良い。
プラズマ処理によって、Bを含む不純物薄膜を堆積するために使用されるガスは、ジボランB2H6に代えてBF3を含むガスが用いられても良い。
一方、プラズマ処理によって、Pを含む不純物薄膜を堆積するために使用されるガスの好ましい例としては、フォスフィンPH3を含むガスがある。
また、プラズマ処理によって、Asを含む不純物薄膜を堆積するために使用されるガスの好ましい例としては、アルシンAsH3を含むガスがある。
イオン注入工程における注入イオンとしては、Si、As、Ge、In、Sb若しくはXe、Arのいずれかを用いることができる。
なお、B2H6によるプラズマ処理によりBを含む堆積膜を形成後、半導体基板の表面上全体をレジスト保護膜で覆うとともに選択的にレジスト保護膜を除去して露出させ、該露出させた部分の前記Bを含む堆積膜を除去し、次にその除去した部分にPH3によるプラズマ処理によりPを含む堆積膜を形成し、全体のレジスト保護膜除去を行った後にGe、Si、As、In、SbあるいはXe、Arイオンを半導体基板の表面上全体に注入するプロセスを構成しても良い。
１ 半導体基板
１’、１１ シリコン基板
２、１２ 不純物を含むプラズマ
３、１３ 堆積膜
４、１４ イオンビーム
５、１５ 不純物拡散層
６、１６ マスク
１’、１１ シリコン基板
２、１２ 不純物を含むプラズマ
３、１３ 堆積膜
４、１４ イオンビーム
５、１５ 不純物拡散層
６、１６ マスク
Claims (14)
- 半導体装置の基体となる半導体基板の表面上に加工により凹凸部分を形成した該半導体基板の内部においてドナーもしくはアクセプターとなる不純物原子を含む不純物薄膜を、半導体基板の表面上に堆積する工程、
前記凹凸部分の前記堆積させた不純物薄膜の斜め上方からイオン注入を行なうとともに、該イオン注入によって、前記不純物原子を不純物薄膜内部から半導体基板の前記凹凸部分の表面内部にリコイルさせる工程、
を含むことを特徴とする半導体装置の製造方法。 - 前記不純物薄膜の、膜厚、不純物堆積物質種の設定調整、前記イオン注入の、注入イオン種、注入角度、注入エネルギー、注入ドーズ量の設定調整により、リコイル条件、注入ドーズ量相当のドーズ原子量をコントロールするよう構成したことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記不純物薄膜の不純物原子をB，P，Asのいずれか１つとすることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記不純物薄膜として、ジボランB2H6、あるいはBF3を含むガスによるプラズマ処理によって、Bを含む不純物薄膜を堆積することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記不純物薄膜として、フォスフィンPH3を含むガスによるプラズマ処理によって、Pを含む不純物薄膜を堆積することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記不純物薄膜として、アルシンAsH3を含むガスによるプラズマ処理によって、Asを含む不純物薄膜を堆積することを特徴とする請求項１に記載の半導体装置の製造方法。
- イオン注入工程において、注入イオンを、前記不純物薄膜の不純物原子であるB,P,Asのいずれかよりも原子量の大きい、重い原子のイオンとすることを特徴とする請求項１に記載の半導体装置の製造方法。
- イオン注入工程において、注入イオンを、Si、As、Ge、In、Sb若しくはXe、Arのいずれかとすることを特徴とする請求項１に記載の半導体装置の製造方法。
- 半導体基板の前記凹凸部分の表面に対する前記イオン注入の斜め上方からのビーム入射角度を実質上20°以下の小傾斜角度とすることを特徴とする請求項２に記載の半導体装置の製造方法。
- 半導体基板の前記凹凸部分の表面部分において、前記不純物薄膜内から前記半導体基板内に、前記不純物薄膜の不純物原子を、表面と略直交する方向(略垂直な方向)において、注入イオンによる不純物原子への衝突たたき込みノッキングオン効果により表面内部にリコイルさせることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記イオン注入を5keV以下の低エネルギー注入とすることを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記イオン注入を2E15cm-2以下の低ドーズ注入原子量とすることを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記半導体基板表面上であって前記凹凸部分以外の表面上の平面の部分に、前記不純物薄膜を厚く堆積することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記プラズマ処理によって堆積する不純物薄膜の基板平面での堆積レートは大きく、前記凹凸部分側面での堆積レートが前記基板平面より遅くなるようにすることにより前記基板平面に厚く不純物薄膜を堆積することを特徴とする請求項４〜６のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009277828A JP2011119606A (ja) | 2009-12-07 | 2009-12-07 | 半導体装置の製造方法 |
| EP10193728A EP2330614A3 (en) | 2009-12-07 | 2010-12-03 | Manufacturing method of semiconductor device |
| SG2010089977A SG172554A1 (en) | 2009-12-07 | 2010-12-06 | Manufacturing method of semiconductor device |
| TW099142360A TWI527091B (zh) | 2009-12-07 | 2010-12-06 | 半導體裝置之製造方法 |
| KR1020100123942A KR101704041B1 (ko) | 2009-12-07 | 2010-12-07 | 반도체장치의 제조방법 |
| US12/962,035 US8163635B2 (en) | 2009-12-07 | 2010-12-07 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009277828A JP2011119606A (ja) | 2009-12-07 | 2009-12-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011119606A true JP2011119606A (ja) | 2011-06-16 |
Family
ID=43618840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009277828A Pending JP2011119606A (ja) | 2009-12-07 | 2009-12-07 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8163635B2 (ja) |
| EP (1) | EP2330614A3 (ja) |
| JP (1) | JP2011119606A (ja) |
| KR (1) | KR101704041B1 (ja) |
| SG (1) | SG172554A1 (ja) |
| TW (1) | TWI527091B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012049286A (ja) * | 2010-08-26 | 2012-03-08 | Sen Corp | 半導体装置の製造方法 |
| JP2013051306A (ja) * | 2011-08-31 | 2013-03-14 | Nissin Ion Equipment Co Ltd | イオン注入方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119606A (ja) | 2009-12-07 | 2011-06-16 | Sen Corp | 半導体装置の製造方法 |
| US9385050B2 (en) * | 2011-01-06 | 2016-07-05 | Globalfoundries Inc. | Structure and method to fabricate resistor on finFET processes |
| US9425063B2 (en) * | 2014-06-19 | 2016-08-23 | Infineon Technologies Ag | Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device |
| US10535522B1 (en) * | 2018-08-21 | 2020-01-14 | Varian Semiconductor Equipment Associates, Inc. | Angular control of ion beam for vertical surface treatment |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61185922A (ja) * | 1985-02-13 | 1986-08-19 | Nec Corp | リンのド−ピング方法 |
| JPH05218415A (ja) * | 1992-01-31 | 1993-08-27 | Kawasaki Steel Corp | 半導体装置 |
| JPH09186318A (ja) * | 1995-12-28 | 1997-07-15 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2001332207A (ja) * | 2000-05-25 | 2001-11-30 | Toshiba Corp | イオンドーピング装置 |
| JP2004022616A (ja) * | 2002-06-13 | 2004-01-22 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| JP2005150267A (ja) * | 2003-11-13 | 2005-06-09 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US20070084564A1 (en) * | 2005-10-13 | 2007-04-19 | Varian Semiconductor Equipment Associates, Inc. | Conformal doping apparatus and method |
| US20070087574A1 (en) * | 2005-10-13 | 2007-04-19 | Varian Semiconductor Equipment Associates, Inc. | Conformal doping apparatus and method |
| JP2008053725A (ja) * | 2006-08-23 | 2008-03-06 | Interuniv Micro Electronica Centrum Vzw | フィンベース半導体デバイスのドーピング方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3562022A (en) * | 1967-12-26 | 1971-02-09 | Hughes Aircraft Co | Method of doping semiconductor bodies by indirection implantation |
| GB1336846A (en) * | 1969-11-19 | 1973-11-14 | Mullard Ltd | Methods of manufacturing an electrical component |
| GB1459231A (en) * | 1973-06-26 | 1976-12-22 | Mullard Ltd | Semiconductor devices |
| JPS54149463A (en) | 1978-05-15 | 1979-11-22 | Matsushita Electric Ind Co Ltd | Selective diffusion method aluminum |
| JPS62142318A (ja) | 1985-12-17 | 1987-06-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS63229713A (ja) | 1987-03-19 | 1988-09-26 | Matsushita Electric Ind Co Ltd | 半導体へのド−ピング方法 |
| US6339013B1 (en) * | 1997-05-13 | 2002-01-15 | The Board Of Trustees Of The University Of Arkansas | Method of doping silicon, metal doped silicon, method of making solar cells, and solar cells |
| US7358121B2 (en) | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
| JP4302952B2 (ja) | 2002-08-30 | 2009-07-29 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4442157B2 (ja) * | 2003-08-20 | 2010-03-31 | ソニー株式会社 | 光電変換装置及び固体撮像装置 |
| JP2005197475A (ja) * | 2004-01-07 | 2005-07-21 | Oki Electric Ind Co Ltd | 半導体装置のドライエッチング方法 |
| JP2009277828A (ja) | 2008-05-14 | 2009-11-26 | Panasonic Corp | コンデンサ |
| JP2011119606A (ja) | 2009-12-07 | 2011-06-16 | Sen Corp | 半導体装置の製造方法 |
-
2009
- 2009-12-07 JP JP2009277828A patent/JP2011119606A/ja active Pending
-
2010
- 2010-12-03 EP EP10193728A patent/EP2330614A3/en not_active Withdrawn
- 2010-12-06 TW TW099142360A patent/TWI527091B/zh not_active IP Right Cessation
- 2010-12-06 SG SG2010089977A patent/SG172554A1/en unknown
- 2010-12-07 KR KR1020100123942A patent/KR101704041B1/ko active IP Right Grant
- 2010-12-07 US US12/962,035 patent/US8163635B2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61185922A (ja) * | 1985-02-13 | 1986-08-19 | Nec Corp | リンのド−ピング方法 |
| JPH05218415A (ja) * | 1992-01-31 | 1993-08-27 | Kawasaki Steel Corp | 半導体装置 |
| JPH09186318A (ja) * | 1995-12-28 | 1997-07-15 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2001332207A (ja) * | 2000-05-25 | 2001-11-30 | Toshiba Corp | イオンドーピング装置 |
| JP2004022616A (ja) * | 2002-06-13 | 2004-01-22 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| JP2005150267A (ja) * | 2003-11-13 | 2005-06-09 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US20070084564A1 (en) * | 2005-10-13 | 2007-04-19 | Varian Semiconductor Equipment Associates, Inc. | Conformal doping apparatus and method |
| US20070087574A1 (en) * | 2005-10-13 | 2007-04-19 | Varian Semiconductor Equipment Associates, Inc. | Conformal doping apparatus and method |
| JP2008053725A (ja) * | 2006-08-23 | 2008-03-06 | Interuniv Micro Electronica Centrum Vzw | フィンベース半導体デバイスのドーピング方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012049286A (ja) * | 2010-08-26 | 2012-03-08 | Sen Corp | 半導体装置の製造方法 |
| US9023720B2 (en) | 2010-08-26 | 2015-05-05 | Sen Corporation | Manufacturing method of semiconductor device |
| JP2013051306A (ja) * | 2011-08-31 | 2013-03-14 | Nissin Ion Equipment Co Ltd | イオン注入方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG172554A1 (en) | 2011-07-28 |
| US20110136329A1 (en) | 2011-06-09 |
| TW201137949A (en) | 2011-11-01 |
| EP2330614A3 (en) | 2011-12-28 |
| EP2330614A2 (en) | 2011-06-08 |
| TWI527091B (zh) | 2016-03-21 |
| KR101704041B1 (ko) | 2017-02-07 |
| KR20110065376A (ko) | 2011-06-15 |
| US8163635B2 (en) | 2012-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101897649B1 (ko) | 반도체장치의 제조방법 | |
| KR102635849B1 (ko) | Dram 디바이스 및 이를 형성하는 방법, 및 게이트 산화물 층을 형성하는 방법 | |
| US8598025B2 (en) | Doping of planar or three-dimensional structures at elevated temperatures | |
| TWI696291B (zh) | 處理三維元件的方法、處理鰭狀場效電晶體元件的方法及形成鰭狀場效電晶體元件的方法 | |
| KR101704041B1 (ko) | 반도체장치의 제조방법 | |
| KR20100015939A (ko) | 얕은 접합을 형성하기 위한 기술 | |
| JPH04246823A (ja) | 浅い注入を行うための多角度注入法 | |
| TW201303994A (zh) | 鰭片場效電晶體結構的形成方法 | |
| US9202693B2 (en) | Fabrication of ultra-shallow junctions | |
| TW201530622A (zh) | 處理半導體裝置的方法以及形成鰭式場效應電晶體的方法 | |
| US11205593B2 (en) | Asymmetric fin trimming for fins of FinFET device | |
| JP6263240B2 (ja) | 半導体装置の製造方法 | |
| JP2015057849A (ja) | 半導体装置の製造方法 | |
| US10522549B2 (en) | Uniform gate dielectric for DRAM device | |
| CN115188664A (zh) | 半导体结构及其制备方法 | |
| TWI567795B (zh) | 鰭式場效電晶體的摻雜方法 | |
| CN107112239B (zh) | FinFET的掺杂方法 | |
| TW201633381A (zh) | ＦｉｎＦＥＴ的摻雜方法 | |
| JPH01245552A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20120810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140305 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140827 |