TW201303994A - 鰭片場效電晶體結構的形成方法 - Google Patents

鰭片場效電晶體結構的形成方法 Download PDF

Info

Publication number
TW201303994A
TW201303994A TW101117430A TW101117430A TW201303994A TW 201303994 A TW201303994 A TW 201303994A TW 101117430 A TW101117430 A TW 101117430A TW 101117430 A TW101117430 A TW 101117430A TW 201303994 A TW201303994 A TW 201303994A
Authority
TW
Taiwan
Prior art keywords
etch stop
stop layer
forming
substrate
field effect
Prior art date
Application number
TW101117430A
Other languages
English (en)
Inventor
Ludovic Godet
Christopher R Hatem
George D Papasouliotis
Original Assignee
Varian Semiconductor Equipment
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Semiconductor Equipment filed Critical Varian Semiconductor Equipment
Publication of TW201303994A publication Critical patent/TW201303994A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

揭露一種形成3D結構的技術。在一特定的例示性實施例中，所述技術可實現為形成3D結構的方法。所述方法可包括：提供基底，所述基底包括至少兩個垂直延伸的鰭片，所述鰭片彼此間隔開而定義出一溝渠；在介於所述至少兩個垂直延伸的鰭片間的所述溝渠中沈積介電材料；在介電材料內提供蝕刻阻止層，所述蝕刻阻止層具有第一側以及與其相對的第二側；移除靠近所述蝕刻阻止層的第一側的所述介電材料。

Description

形成3D結構的技術 【優先權】
本申請案是2011年5月16日提申且名稱為「TECHNIQUES FOR FORMING 3D STRUCTURE」的美國臨時專利申請案第61/486,511號的非臨時專利申請案，本申請案主張此美國臨時專利申請案的優先權。第61/486,511號美國臨時專利申請案的整體內容以引用方式併入本文。
本揭露內容是有關於處理基底的方法，更特定而言，是有關於處理具3D結構的基底的方法。
因應對較小電子元件(具較密集電路)日益增加的需求而發展了具三維(3D)結構的元件。這些元件的實例包括FinFET(鰭片場效電晶體)，其導電鰭狀結構在水平延伸的基底上垂直豎起。參照圖1a，其呈現形成在基底102上的一種習知FinFET 100的透視圖。基底102例如可包括半導體基底或絕緣體上矽(silicon-on-insulator)。在一實例中，基底102可包括半導體基底102a以及配置在半導體基底102a上的氧化層102b。FinFET 100也可包括源極區112和汲極區114，其藉由作為通道的鰭片結構116互相連接。為了方便起見，圖1a呈現僅具有兩個鰭片結構116的FinFET元件100。然而，所屬技術領域中具有通常知識者應理解，其他FinFET元件可含有單一鰭片結構，或含 有三個或多於三個鰭片結構。習知的FinFET元件100也可包括跨過鰭片結構116而形成的閘極結構122，以及使閘極結構122與鰭片結構116電性絕緣的閘介電層124。在習知的FinFET元件100中，鰭片結構116與閘介電層124接觸的表面積可為有效通道區。參照圖1b，其繪示圖1a呈現之FinFET 100的剖面圖。為了方便起見，圖式中省略了源極區112與汲極區114。如圖所示，鰭片結構116可從基底102垂直延伸。在其他實例中，鰭片結構可配置在氧化層上方，使得其與半導體基底電性絕緣。
參照圖2a至圖2f，其呈現了圖1所繪之具鰭片結構116的FinFET元件100的一種習知的製造方法。如圖2a所示，可提供基底202，例如矽晶圓。在基底202上形成一層硬遮罩204(圖2b)。其後，可在硬遮罩204上沈積一層光阻。在光阻沈積以後，可將光阻圖案化。如所屬技術領域中所知，可使用包括微影(photolithography)的各種方法來使光阻206圖案化。其後，透過蝕刻製程，光阻206的圖案可轉移到硬遮罩204以及一部分基底202上。所得結構可包括對應於光阻206之圖案的圖案化硬遮罩204與鰭片結構210，如圖2c所示。所屬技術領域中具有通常知識者應理解，此製程形成的鰭片結構210可為圖1a與圖1b所示之鰭片結構116。可將氧化層220(例如SiO2)沈積在基底上，如圖2d所示。其後可執行化學機械研磨(chemical-mechanical polishing，CMP)/平坦化(planarization)製程，以使所得結構平坦化(圖2e)。如 圖2e所示，CMP製程可執行到圖案化硬遮罩204或鰭片結構210曝露為止。在CMP製程以後，可執行濕式或乾式蝕刻製程以移除一部分氧化層210，直到鰭片結構210的側壁曝露為止(圖2f)。在所述蝕刻製程後可形成的結構可包括基底202、氧化層220以及在氧化層220上延伸的一個或多個鰭片結構210。
儘管前述製程能夠滿足需求，但仍有數個缺點。缺點之一可能是氧化層220與鰭片結構210的均勻度不足。具體地說，用於曝露鰭片結構210的蝕刻製程可能是在基底202各處具有不均勻的蝕刻速率的不均勻製程。基底202某一部份中的氧化層220，比起基底202的其他部份的氧化層220，可能被以更高的蝕刻速率蝕刻。因此，可能形成具有不同厚度的氧化層220。
此外，基底202某一部份中的鰭片結構210可能在基底202其他部份中的鰭片結構210尚未曝露之前先曝露。另外，在蝕刻製程的前端部份就曝露的鰭片結構210可能有較長的時間曝露於蝕刻劑。最後，可能在基底202各處形成具不均勻寬度及高度的鰭片結構210。其他製程(包括CMP製程)也可能造成不均勻的氧化層220與鰭片結構210。另外，用於曝露鰭片結構210的蝕刻製程是一種具多種變數且耗時的蝕刻製程。蝕刻製程中的微小變異可能造成再現性(repeatability)的降低或造成基底與基底間不均勻度(substrate-to-substrate non-uniformity)的提高。在不同的基底202上的鰭片結構210可能具有不同的高度 及/或寬度。由於FinFET元件的效能可能被鰭片結構210的性質影響，因此，理想的情形是形成更均勻的鰭片結構210。對此，用以形成鰭片結構的製程需要很高的均勻度和再現性。
再者，如果使用濕式蝕刻製程來曝露鰭片結構210，可能發生角落圓化(corner rounding)211的現象。這些現象可能造成FinFET元件的效能低於其最佳效能。
有鑑於此，需要一種新的形成鰭片結構的方法。
揭露一種形成3D結構的技術。在一特定的例示性實施例中，所述技術可實現為形成3D結構的方法。所述方法可包括：提供基底，所述基底包括至少兩個垂直延伸的鰭片，所述鰭片彼此間隔開而定義出一溝渠；在介於所述至少兩個垂直延伸的鰭片間的所述溝渠中沈積介電材料；在介電材料內提供蝕刻阻止層，所述蝕刻阻止層具有第一側以及與其相對的第二側；移除靠近所述蝕刻阻止層的第一側的所述介電材料。
根據此特定例示性實施例的其他層面，在靠近所述蝕刻阻止層的第一側的介電材料被移除時，靠近所述蝕刻阻止層的第二側的介電材料未被移除。
根據此特定例示性實施例的另一層面，所述方法更包括曝露所述至少兩個垂直延伸的鰭片的一部份。
根據此特定例示性實施例的再一層面，提供蝕刻阻止層包括將蝕刻阻止層形成粒子植入介電材料。
根據此特定例示性實施例的另一層面，所述粒子的物種包括Si與Ge中至少一者。
根據此特定例示性實施例的再一層面，所述粒子的物種包括N與C中至少一者。
根據此特定例示性實施例的另一層面，所述粒子的物種包括H、He、Ne、Ar、Kr與Xe中至少一者。
根據此特定例示性實施例的再一層面，提供蝕刻阻止層更包括使基底退火。
根據此特定例示性實施例的其他層面，蝕刻阻止層水平延伸。
根據此特定例示性實施例的再一層面，蝕刻阻止層垂直延伸。
根據另一例示性實施例，所述技術可實現為FinFET結構的形成方法，所述方法包括在介電層內提供蝕刻阻止層，所述介電層沈積於基底上，所述基底包括至少一個垂直延伸的鰭片。
根據此特定例示性實施例的其他層面，提供蝕刻阻止層包括將離子植入介電層。
根據此特定例示性實施例的另一層面，所述離子包括含Si離子和含Ge離子中至少一者。
根據此特定例示性實施例的再一層面，所述離子包括含N離子和含C離子中至少一者。
根據此特定例示性實施例的另一層面，所述離子包括含H離子、含He離子、含Ne離子、含Ar離子、含Kr 離子以及含Xe離子中至少一者。
根據此特定例示性實施例的再一層面，提供蝕刻阻止層更包括在將所述離子植入介電材料後使基底退火。
根據此特定例示性實施例的另一層面，在約25℃至約750℃的溫度範圍內植入所述離子。
根據此特定例示性實施例的再一層面，蝕刻阻止層具有第一側和與其相對的第二側。
根據此特定例示性實施例的其他層面，所述方法更包括移除配置在蝕刻阻止層之第一側上的介電材料，而不移除配置在蝕刻阻止層之第二側上的介電材料。
現將參照本揭露內容的例示性實施例(如附圖所示)來更詳細地描述本揭露內容。雖然下文將參照例示性實施例來描述本揭露內容，應理解，本揭露內容不限於所述例示性實施例。根據本文的教示，所屬技術領域中具有通常知識者將理解，其他施行型態、修改、實施方式以及其他領域的應用，均在本文所述之揭露內容的範疇內，而本揭露內容對前述的例示性實施例、施行型態、修改、實施方式以及其他領域的應用而言具有顯著效用。
為了促進對本揭露內容的全面瞭解，附加圖式以供參照，其中相似的元件以相同的元件符號表示之。這些圖式僅做為例示用途而不應理解為對本發明的限制。
本文揭露一種形成3D結構的新穎技術。所述結構可具有一個或多個突起或溝渠，其沿垂直於基底的方向延 伸。本文中，基底可為金屬基底、半導體基底或絕緣基底，或其組合。為了清楚起見，將在文中使用「粒子」來介紹各實施例。所述粒子可為處理基底的帶電粒子或中性粒子、次原子級粒子、原子級粒子或分子粒子。
參照圖3a至圖3i，根據本揭露內容的一實施例，其呈現形成3D結構的例示性技術。起初，如圖3a所示，提供基底302。在基底302上沈積一層硬遮罩304，如圖3b所示。其後，可將一層抗蝕劑(resist)306(例如光阻)沈積在硬遮罩304上，並透過各種圖案化製程使硬遮罩304圖案化。圖案化製程的實例可包括微影、EUV微影、雙重圖案微影(double patterning lithography)以及奈米壓印微影(nano-imprint lithography)。舉例來說，藉由蝕刻製程，形成在抗蝕劑306上的圖案可轉移至硬遮罩304及/或基底302上。所得結構可包括鰭片結構310，其對應於圖案化抗蝕劑306的圖案，如圖3c所示。在本實施例中，硬遮罩304可保留在鰭片結構310上。在其他實施例中，可在圖案轉移製程期間移除硬遮罩304。其後，可沈積絕緣材料以形成絕緣層320(如圖3d所示)。在本揭露內容中，可沈積各種絕緣材料。絕緣材料的實例可包括SiO2以及SiN。在一些實施例中，可沈積不同的絕緣材料。例如，可先沈積SiN，再在SiN的頂部沈積SiO2，或者反之。所屬技術領域中具有通常知識者應理解，本揭露內容不排除將其他絕緣材料沈積在基底302上的情形。在絕緣層320形成以後，可執行CMP製程以平坦化所得結構，如圖3e 所示。
在CMP製程以後，可在氧化層320內，於目標深度提供蝕刻阻止層340，如圖3g所示。在本實施例中，在CMP製程後提供蝕刻阻止層340。然而，本揭露內容不排除在CMP製程前提供蝕刻阻止層340。在一些實施例中，可在絕緣層320形成期間提供蝕刻阻止層340。
可使用各種製程來提供蝕刻阻止層340。在一實施例中，可透過沈積製程來提供圖3g所示的蝕刻阻止層340。在本實施例中，可藉由引入蝕刻阻止層形成粒子330(呈現離子形式)來提供蝕刻阻止層340。在其他實施例中，可使用其他製程引入呈現其他形式的粒子330。
在本揭露內容中，粒子330可含有多種物種。較佳的物種可為矽(Si)。矽為較佳的原因是，當將所述物種提供至絕緣層320內部時，所述物種可能形成內埋式之富含Si的蝕刻阻止層340。然而，所屬技術領域中具有通常知識者將理解，在其他實施例中，可使用其他物種(包括金屬性物種或其他非金屬性物種)。其他物種的實例可包括氮(N)，用以形成富含SiN的蝕刻阻止層340。在其他實例中，可植入碳(C)粒子330以形成富含SiC的蝕刻阻止層340。在其他實施例中，其他物種包括硼(B)、鋁(Al)、鎵(Ga)、銦(In)、鍺(Ge)、錫(Sn)、磷(P)、砷(As)。另外，粒子330的物種可包括鰭片結構310中的物種。這些物種可包括Si、Ge以及其他物種。再者，也可植入其他型態的粒子(包括次原子級粒子，例 如質子或電子)。在提供粒子時，可以均勻速率提供一種或多種物種，使得在介電層320各處，粒子330的引入劑量是均勻的；或者，可以不同的速率提供一種或多種物種，使得粒子330在介電層的不同區域具有不同劑量。
在本揭露內容中，可將單一物種引入絕緣層320。或者，可將兩種或更多種物種一起植入。例如，可一起植入含C或N物種的粒子330，或再額外植入含Si物種的粒子。或者，可同時植入三種物種。另外，其他物種也可和Si、C及/或N一起植入，所述其他物種包括氫(H)、氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、氙(Xe)及其他惰性物種，或其組合。在本實施例中，較佳是執行植入製程，使鰭片結構310可能產生的非晶化或對鰭片結構310的破壞最小化或減少。例如，可在執行植入製程的同時，將鰭片結構310維持在介於約25℃至約750℃的高溫，以使鰭片結構310的非晶化或破壞最小化。
基底302可視情況經過退火，以促進蝕刻阻止層340的形成，如圖3g所示。在本實施例中，植入深度剖面呈高斯分佈的植入粒子330可在退火製程期間透過熱擴散而使植入深度剖面轉變為盒狀(box-like)。因此，可形成深度大致均勻，具體化的蝕刻阻止層340。
在提供蝕刻阻止層340後，所得結構可包括具有鰭片結構310的基底302、上絕緣層320a與下絕緣層320b(兩者被蝕刻阻止層340分開)以及其他構件。雖然圖式僅呈現出蝕刻阻止層340沿著水平方向延伸，但在其他實施例 中，蝕刻阻止層340可沿垂直方向延伸，且靠近鰭片結構310的垂直延伸的表面。舉例來說，也可以一個或多個偏離與基底302的水平延伸表面垂直的角度(零角度)的角度來植入粒子330至絕緣層320中。以不等於零的角度植入粒子330可在鰭片結構310的側壁旁形成垂直延伸的蝕刻阻止層。
除了蝕刻阻止層340的方向以外，蝕刻阻止層340的其他性質也可以調整。例如，可藉由控制粒子330的劑量與能量及/或粒子330暴露於增溫的時間來調整蝕刻阻止層340的厚度。再者，也可藉由調整粒子330的植入能量、絕緣層310的材料及/或植入粒子330的物種來調整蝕刻阻止層340的深度。例如，SiO2的密度(~1.8)可大於SiN的密度(~3.44)。藉由沈積密度較高的絕緣材料及/或植入較輕的粒子330，可達成深度較淺的蝕刻阻止層340。因此，藉由控制植入製程和退火製程的參數及/或絕緣材料與粒子物種的型態，可達成具有目標性質的蝕刻阻止層340。
形成蝕刻阻止層340之後，可透過乾式或濕式蝕刻製程移除上絕緣層320a(圖3h)。與習知製程不同，即使使用不均勻的蝕刻製程，上絕緣層320a也可被更均勻地移除。特別是，蝕刻製程可一直持續，直到蝕刻阻止層340曝露出來且上絕緣層320a被均勻地移除為止。在濕式或乾式蝕刻製程後，可進行離子輔助選擇性蝕刻製程，以移除現在曝露出來的蝕刻阻止層340(圖3i)。在本實施例中，可執行離子輔助選擇性蝕刻製程。此製程可以採用使鰭片 結構310或下絕緣層320b的移除量最少的方式來移除蝕刻阻止層340。在移除蝕刻阻止層340期間，或在移除蝕刻阻止層340後，可將硬遮罩304從鰭片結構310移除(圖3j)。如圖3j所示，可在基底302上形成更均勻的鰭片結構310以及厚度更均勻的絕緣層320b。此外，可達到更高的基底與基底間的均勻度。
在此，提供形成蝕刻阻止層340的一些例示性系統。參照圖4，其根據本揭露內容的一實施例，呈現了例示性系統400的簡圖。此圖並未按照實際比例繪示。此圖呈現用以將粒子322植入絕緣層320的粒子植入系統400。粒子植入系統400可包括用以產生目標粒子40的粒子源402。產生的粒子40可從粒子源402發射，沿一條或多條路徑，朝向配置在下游處的基底412行進。基底412可由平台414支撐，平台414可以對基底412提供提供DC或RF偏壓，或者，平台414可以不對基底412提供DC或RF偏壓。相對於入射至基底412的粒子40，基底412與平台414可沿著一個或多個方向及/或維度移動，例如平移、轉動、傾斜或其組合。
離子植入系統400可視情況包括一系列複合束線式組件422，而粒子40可穿過所述束線式組件422。若離子植入系統400包括束線式組件422，則所述一系列束線式組件422可包括質量分析器(未繪示)、第一加速或減速台(未繪示)、射線調準器(collimator，未繪示)以及第二加速或減速台(未繪示)中的至少一者。與處理光束的一 系列光學透鏡很像，束線式組件422可以形塑、過濾、聚焦及處理粒子40。例如，束線式組件422的第二加速或減速台可改變粒子40的能量，且可以一種或多種能量將粒子40植入基底412。此外，束線式組件可將粒子40形塑為具有一種或多種目標能量的點狀(spot)或帶狀(ribbon)粒子束40。
再者，束線式組件可沿著相對於基底412的一個或多個方向及/或維度掃描粒子束40。粒子束40的掃描可與基底412的移動一起進行。因此，粒子束40可相對於固定的基底412，沿著一個或多個方向及/或維度移動，或者反之。或者粒子束40與基底412兩者可同時沿著一個或多個方向及/或維度相對移動。在本揭露內容中，粒子束40及/或基底412可以恆定速率或變動的速率移動。以恆定速率相對移動粒子束40及/或基底412，植入的粒子322可具有均勻劑量。然而，若以變動的速率相對移動粒子束40及/或基底412，植入的粒子322可具有不均勻的劑量。將粒子以不均勻的劑量植入基底412各處，可補償一或多個後續(植入製程後)製程中發生的不均勻現象。例如，若退火製程在植入製程之後執行，且若退火製程在基底上造成基於理想狀況的均勻度，則可執行不均勻的粒子植入製程，以補償在退火製程中造成的不均勻現象。不均勻的植入可包括以不同的能量或劑量對基底進行植入。在一實施例中，可以基底中心至基底邊緣的劑量率(dose rate)不同的方式來植入粒子。在退火製程以後，粒子可以更均勻的 速率活化。
參照圖5，根據本揭露內容的一實施例，其呈現另一例示性系統500的簡圖。此圖並未按照實際尺寸繪示。此圖呈現用於將粒子322植入絕緣層320的電漿類粒子植入系統500。粒子植入系統500可包括一腔室，而基底512配置於其中。基底512配置在平台514上，而平台514與第一電源514電性連接。第一電源供應器(power supply，PS)516可提供平台514和基底512連續的或脈衝式的偏壓、正或負的偏壓、RF或DC偏壓。
系統500也可包括位於腔室502附近的電漿源504，其可以在腔室502內部或外部。雖然僅呈現了一個電漿源504，但本揭露內容並不排除系統500具有多個電漿源的情形。在一些實施例中，電漿源504可為遠離腔室502的遠端電漿源504。電漿源504可為感應性耦合電漿源502。然而，所屬技術領域中具有通常知識者應理解，在本揭露內容中，電漿源504並不限於特定的電漿源。例如，電漿源504可為電容耦合電漿源，旋波(helicon)電漿源或微波電漿源。如圖所示，電漿源504電性連接至第二電源供應器506，且由第二電源供應器506供給電力。第二電源供應器506可提供連續的或脈衝式的電源、RF或DC電源。在一些實施例中，由第一電漿源516供給電力的平台514及/或基底512可作為電漿源。
操作時，腔室502可含有含目標物種的一種或多種氣體/蒸氣。其後，可對電漿源504供給電力，以將氣體/蒸 氣轉變為電漿522，電漿522含有目標物種的離子、電子、中性粒子與其他自由基，以及其他物種。在本實施例中，施於電漿源504的電力可為恆定或可變動。對電漿源施加變動的RF或DC電源的詳細描述可參照美國專利申請案第12/105,761號，其整體內容以引用的方式併入本文。
如圖所示，電漿522可在基底512附近產生。當電漿靠近基底512時，第一電源供應器516可對基底512提供連續的或脈衝式的偏壓、正或負的偏壓、RF或DC偏壓。對應此偏壓，電漿522中的離子可被吸引而植入基底512。在本實施例中，可對基底512提供偏壓值一致的脈衝式DC偏壓。或者，對基底512提供的偏壓可為脈衝式DC偏壓，但偏壓值可以恆定或變動速率上升或下降。偏壓升降的詳細描述可參照美國專利US 7,528,389，其整體內容以引用的方式併入本文。
在此，提供了植入粒子以形成蝕刻阻止層340的製程的數種製程參數。如前所述，劑量率是在植入製程期間可以控制的製程參數之一。例如，粒子322的植入速率可在約1×1015至約5×1015的範圍內。約1×1015的劑量率可產生約2 nm厚的蝕刻阻止層；而約5×1015的劑量率可產生約10 nm厚的蝕刻阻止層。藉由控制劑量率或其他參數，可獲得具理想厚度的蝕刻阻止層340。
除了劑量率以外，可控制粒子束40及/或基底412的移動(例如掃描速率)，以提供均勻或不均勻的粒子植入。如前所述，粒子束40與基底412中的一者或者粒子束40 與基底412兩者可以不均勻的速率相對移動(例如掃描)，以造成不均勻的粒子植入。這些不均勻的粒子植入可有效補償由一個或多個在植入製程後執行的製程所造成的不均勻現象。例如，可在植入製程後執行的退火製程可能是不均勻的製程。因此，粒子束40或基底412移動的速率，或粒子束40與基底412兩者相對移動(掃描)的速率在基底412各處可能不同。例如，前述速率在基底412的中心以及基底412的邊緣可能不同。這些不均勻的移動可能在退火製程以後造成更均勻的蝕刻阻止層340。
若使用電漿類粒子植入系統500，可改變對基底512提供的偏壓。例如，從第一電源供應器516提供的偏壓可能以恆定速率或變動速率(例如呈階梯狀)上升或下降。這些變化可能促使形成在基底302上的蝕刻阻止層340具有盒狀的植入深度剖面。
雖然僅討論了有限數目的製程參數，所屬技術領域中具有通常知識者將理解，也可調整其他參數來最佳化蝕刻阻止層340的形成。
揭露了形成3D結構的技術的一些實施例。所屬技術領域中具有通常知識者應理解，本揭露內容並不受本文描述的特定實施例之範疇所限。事實上，除了本文所述的這些實施例以外，其他各種實施例及對本揭露內容的修改，基於前述描述以及隨附圖式，對所屬技術領域中具有通常知識者而言將是顯而易見的。因此，本揭露內容的範疇意欲涵蓋這些其他實施例及修改。再者，雖然本揭露內容是 以在特定環境下針對特定用途所作的特定施行型態的脈絡來描述，所屬技術領域中具有通常知識者應理解其用途不限於此，且本揭露內容可在任意環境下針對任意用途而有益地施行。因此，以下陳述的請求項應根據本文所述之本揭露內容的完整廣度及精神來理解。
40、322、330‧‧‧粒子
100‧‧‧FinFET
102、202、302、412、512‧‧‧基底
102a‧‧‧半導體基底
102b、220‧‧‧氧化層
112‧‧‧源極區
114‧‧‧汲極區
116、210、310‧‧‧鰭片結構
122‧‧‧閘極結構
124‧‧‧閘介電層
204、304‧‧‧硬遮罩
206‧‧‧光阻
211‧‧‧角落圓化
306‧‧‧抗蝕劑
320‧‧‧絕緣層
320a‧‧‧上絕緣層
320b‧‧‧下絕緣層
340‧‧‧蝕刻阻止層
400、500‧‧‧系統
402‧‧‧粒子源
414、514‧‧‧平台
422‧‧‧束線式組件
502‧‧‧腔室
504‧‧‧電漿源
506‧‧‧第二電源供應器
516‧‧‧第一電源供應器
522‧‧‧電漿
圖1a與圖1b繪示習知的3D結構。
圖2a至圖2f繪示形成習知3D結構的習知方法。
圖3a至圖3j根據本揭露內容的一實施例繪示用於形成3D結構的一種例示性方法。
圖4根據本揭露內容的一實施例繪示用於形成3D結構的一種例示性系統。
圖5根據本揭露內容的另一實施例繪示用於形成3D結構的另一例示性系統。
302‧‧‧基底
304‧‧‧硬遮罩
320a‧‧‧上絕緣層
320b‧‧‧下絕緣層
310‧‧‧鰭片結構
340‧‧‧蝕刻阻止層

Claims (19)

  1. 一種鰭片場效電晶體結構的形成方法，包括：提供基底，所述基底包括至少兩個垂直延伸的鰭片，所述至少兩個垂直延伸的鰭片彼此間隔開而定義出溝渠；在介於所述至少兩個垂直延伸的鰭片間的所述溝渠中沈積介電材料；在所述介電材料內提供蝕刻阻止層，所述蝕刻阻止層具有第一側以及與其相對的第二側；以及移除靠近所述蝕刻阻止層的所述第一側的所述介電材料。
  2. 如申請專利範圍第1項所述之鰭片場效電晶體結構的形成方法，其中在靠近所述蝕刻阻止層的所述第一側的所述介電材料被移除時，靠近所述蝕刻阻止層的所述第二側的所述介電材料未被移除。
  3. 如申請專利範圍第2項所述之鰭片場效電晶體結構的形成方法，更包括：曝露所述至少兩個垂直延伸的鰭片的一部份。
  4. 如申請專利範圍第1項所述之鰭片場效電晶體結構的形成方法，其中提供所述蝕刻阻止層的步驟包括將蝕刻阻止層形成粒子植入所述介電材料。
  5. 如申請專利範圍第4項所述之鰭片場效電晶體結構的形成方法，其中所述粒子的物種包括Si與Ge中至少一者。
  6. 如申請專利範圍第4項所述之鰭片場效電晶體結 構的形成方法，其中所述粒子的物種包括N與C中至少一者。
  7. 如申請專利範圍第4項所述之鰭片場效電晶體結構的形成方法，其中所述粒子的物種包括H、He、Ne、Ar、Kr與Xe中至少一者。
  8. 如申請專利範圍第4項所述之鰭片場效電晶體結構的形成方法，其中提供所述蝕刻阻止層的步驟更包括使所述基底退火。
  9. 如申請專利範圍第1項所述之鰭片場效電晶體結構的形成方法，其中所述蝕刻阻止層水平延伸。
  10. 如申請專利範圍第1項所述之鰭片場效電晶體結構的形成方法，其中所述蝕刻阻止層垂直延伸。
  11. 一種鰭片場效電晶體結構的形成方法，包括：在介電層內提供蝕刻阻止層，所述介電層沈積於基底上，所述基底包括至少一個垂直延伸的鰭片。
  12. 如申請專利範圍第11項所述之鰭片場效電晶體結構的形成方法，其中提供蝕刻阻止層的步驟包括將離子植入所述介電層。
  13. 如申請專利範圍第12項所述之鰭片場效電晶體結構的形成方法，其中所述離子包括含Si離子和含Ge離子中至少一者。
  14. 如申請專利範圍第12項所述之鰭片場效電晶體結構的形成方法，其中所述離子包括含N離子和含C離子中至少一者。
  15. 如申請專利範圍第12項所述之鰭片場效電晶體結構的形成方法，其中所述離子包括含H離子、含He離子、含Ne離子、含Ar離子、含Kr離子以及含Xe離子中至少一者。
  16. 如申請專利範圍第12項所述之鰭片場效電晶體結構的形成方法，其中提供所述蝕刻阻止層的步驟更包括在將所述離子植入所述介電材料後使所述基底退火。
  17. 如申請專利範圍第12項所述之鰭片場效電晶體結構的形成方法，其中是在約25℃至約750℃的溫度範圍內植入所述離子。
  18. 如申請專利範圍第11項所述之鰭片場效電晶體結構的形成方法，其中所述蝕刻阻止層具有第一側和與其相對的第二側。
  19. 如申請專利範圍第18項所述之鰭片場效電晶體結構的形成方法，更包括：移除配置在所述蝕刻阻止層的所述第一側上的所述介電材料，而不移除配置在所述蝕刻阻止層的所述第二側上的所述介電材料。
TW101117430A 2011-05-16 2012-05-16 鰭片場效電晶體結構的形成方法 TW201303994A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161486511P 2011-05-16 2011-05-16
US13/472,329 US9240350B2 (en) 2011-05-16 2012-05-15 Techniques for forming 3D structures

Publications (1)

Publication Number Publication Date
TW201303994A true TW201303994A (zh) 2013-01-16

Family

ID=47175234

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101117430A TW201303994A (zh) 2011-05-16 2012-05-16 鰭片場效電晶體結構的形成方法

Country Status (3)

Country Link
US (1) US9240350B2 (zh)
TW (1) TW201303994A (zh)
WO (1) WO2012158799A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI574402B (zh) * 2016-04-28 2017-03-11 國立交通大學 場效電晶體結構

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011105702T5 (de) * 2011-10-01 2014-07-17 Intel Corporation Source-/Drain-Kontakte für nicht planare Transistoren
DE102012020785B4 (de) * 2012-10-23 2014-11-06 Infineon Technologies Ag Erhöhung der Dotierungseffizienz bei Protonenbestrahlung
US20140231914A1 (en) * 2013-02-19 2014-08-21 Applied Materials, Inc. Fin field effect transistor fabricated with hollow replacement channel
KR102073967B1 (ko) 2013-07-30 2020-03-02 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자
US9412603B2 (en) * 2013-11-19 2016-08-09 Applied Materials, Inc. Trimming silicon fin width through oxidation and etch
US9564357B2 (en) * 2014-01-24 2017-02-07 Taiwan Semiconductor Manufacturing Company Limited Method of forming semiconductor device using etch stop layer
US20160079034A1 (en) * 2014-09-12 2016-03-17 Applied Materials Inc. Flowable film properties tuning using implantation
CN105529265A (zh) * 2014-09-30 2016-04-27 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法及mos晶体管
US9412641B1 (en) * 2015-02-23 2016-08-09 International Business Machines Corporation FinFET having controlled dielectric region height
CN106486377B (zh) * 2015-09-01 2019-11-29 中芯国际集成电路制造(上海)有限公司 鳍片式半导体器件及其制造方法
US9905430B1 (en) * 2016-08-24 2018-02-27 United Microelectronics Corp. Method for forming semiconductor structure
CN108063091A (zh) * 2016-11-08 2018-05-22 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US10535550B2 (en) * 2017-08-28 2020-01-14 International Business Machines Corporation Protection of low temperature isolation fill
CN109524346B (zh) * 2018-10-19 2021-02-23 武汉新芯集成电路制造有限公司 浅沟槽隔离结构及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996015550A1 (en) 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
FR2776375B1 (fr) * 1998-03-18 2000-05-12 Sgs Thomson Microelectronics Methode de caracterisation d'un processus d'implantation ionique
GB2336715B (en) 1998-04-24 2000-03-15 United Microelectronics Corp Dual damascene structure and its manufacturing method
US6642090B1 (en) * 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
JP4147578B2 (ja) 2002-07-30 2008-09-10 信越半導体株式会社 Ｓｏｉウエーハの製造方法
KR100532353B1 (ko) 2004-03-11 2005-11-30 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조방법
US7384838B2 (en) * 2005-09-13 2008-06-10 International Business Machines Corporation Semiconductor FinFET structures with encapsulated gate electrodes and methods for forming such semiconductor FinFET structures
JP2007299991A (ja) * 2006-05-01 2007-11-15 Toshiba Corp 半導体装置及びその製造方法
US7517764B2 (en) 2006-06-29 2009-04-14 International Business Machines Corporation Bulk FinFET device
US20090057780A1 (en) 2007-08-27 2009-03-05 International Business Machines Corporation Finfet structure including multiple semiconductor fin channel heights
US7994042B2 (en) 2007-10-26 2011-08-09 International Business Machines Corporation Techniques for impeding reverse engineering
DE102008035816B4 (de) * 2008-07-31 2011-08-25 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
KR101087778B1 (ko) * 2009-07-24 2011-11-30 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR101090395B1 (ko) 2009-10-20 2011-12-06 명지대학교 산학협력단 이온주입 방법을 이용한 식각 종말점 검출 정확도 향상방법 및 그 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI574402B (zh) * 2016-04-28 2017-03-11 國立交通大學 場效電晶體結構

Also Published As

Publication number Publication date
WO2012158799A1 (en) 2012-11-22
US9240350B2 (en) 2016-01-19
US20120295444A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
TW201303994A (zh) 鰭片場效電晶體結構的形成方法
TWI620233B (zh) 選擇性沉積的方法與設備
US10971368B2 (en) Techniques for processing substrates using directional reactive ion etching
US9773675B2 (en) 3D material modification for advanced processing
TWI543239B (zh) 具有非平面基底表面的基底處理方法
US9570317B2 (en) Microelectronic method for etching a layer
US8460569B2 (en) Method and system for post-etch treatment of patterned substrate features
US8536000B2 (en) Method for producing a semiconductor device have fin-shaped semiconductor regions
TWI675397B (zh) 利用掩模及方向性電漿處理之選擇性沉積
JP5449247B2 (ja) 半導体装置
KR20100015939A (ko) 얕은 접합을 형성하기 위한 기술
US8598025B2 (en) Doping of planar or three-dimensional structures at elevated temperatures
TWI665735B (zh) 針對半導體元件應用之先進３ｄ特徵的製造所用之轉換製程
TWI469368B (zh) 在太陽能電池製造中供固態磊晶成長之直流電離子注入
JP6725518B2 (ja) パターニングフィーチャーを加工するための多重露光処理
US20080258082A1 (en) Plasma Processing Method and Plasma Processing Apparatus
US20140193963A1 (en) Techniques For Forming 3D Structures
Current Perspectives on low-energy ion (and neutral) implantation
US11205593B2 (en) Asymmetric fin trimming for fins of FinFET device
JP2010040571A (ja) 半導体装置及びその製造方法
US20240071773A1 (en) Ion implantation for increased adhesion with resist material
US20230298892A1 (en) Ion implantation for reduced hydrogen incorporation in amorphous silicon
TW202238690A (zh) 離子處理方法