TWI675397B - 利用掩模及方向性電漿處理之選擇性沉積 - Google Patents

利用掩模及方向性電漿處理之選擇性沉積 Download PDF

Info

Publication number
TWI675397B
TWI675397B TW105103521A TW105103521A TWI675397B TW I675397 B TWI675397 B TW I675397B TW 105103521 A TW105103521 A TW 105103521A TW 105103521 A TW105103521 A TW 105103521A TW I675397 B TWI675397 B TW I675397B
Authority
TW
Taiwan
Prior art keywords
substrate
mask
ions
implanted
areas
Prior art date
Application number
TW105103521A
Other languages
English (en)
Other versions
TW201639000A (zh
Inventor
葛迪魯多維
范寅
葉怡利
奈馬尼史林尼法斯Ｄ
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201639000A publication Critical patent/TW201639000A/zh
Application granted granted Critical
Publication of TWI675397B publication Critical patent/TWI675397B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供在基板上的不同位置選擇性地沉積不同材料的方法。選擇性沉積製程可以在不同的表面(例如基板的不同部分)上形成不同的材料，取決於上面被沉積的下層之材料性質。可以使用離子佈植製程來將位於基板上的材料改性。離子將基板的表面性質改性，以致能隨後的選擇性沉積製程。上面配置有掩模的基板可以進行離子佈植製程，以將掩模和被掩模暴露出的基板表面改性。掩模可以被移除，此舉導致基板具有佈植和未佈植材料的區域。可以進行後續的沉積製程，以在基板的佈植或未佈植區任一區上選擇性地沉積。

Description

利用掩模及方向性電漿處理之選擇性沉積
本文描述的實施例大體而言係關於在半導體基板上沉積材料的方法。更具體言之，本文描述的實施例係關於利用掩模和精密材料工程技術選擇性沉積的方法。
可靠地生產次半微米和更小的特徵是半導體元件的下一代極大型積體電路(VLSI)和超大型積體電路(ULSI)的關鍵技術挑戰之一。然而，隨著電路技術的極限被推進，VLSI和ULSI技術的收縮尺寸已將另外的需求放在處理能力上。在基板上可靠地形成閘極結構對於VLSI和ULSI的成功及對於提高電路密度的持續努力是非常重要的。
隨著下一代元件的電路密度增加，諸如通孔、溝槽、觸點、閘極結構及其他特徵等互連件以及該等互連件之間的介電質材料之寬度便減小到45nm和32nm以及更小的尺寸。為了能夠製造下一代的元件和結構，半導體晶片中三維(3D)堆疊的特徵時常被利用。特別是，鰭式場效電晶體(FinFET)時常被用來形成半導體晶片的三維(3D)結構。藉由將電晶體配置在三 維空間中，而不是傳統的二維空間，可以將多個電晶體彼此非常靠近地放在積體電路(ICs)中。
第1圖(先前技術)繪示位在基板100上的鰭式場效電晶體(FinFET)150。基板100包括複數個形成在其上且被淺溝槽隔離(STI)結構104分隔的半導體鰭片102。淺溝槽隔離(STI)結構104可以由絕緣材料形成。
基板100可以視需要包括在NMOS元件區101的部分和在PMOS元件區103的部分，而且每個半導體鰭片102可以依序交替地形成在基板100的NMOS元件區101和PMOS元件區103中。半導體鰭片102被形成為突出於淺溝槽隔離(STI)結構104的頂表面上方。隨後，閘極結構106(通常包括位在閘極介電層上的閘極電極層)被沉積在NMOS元件區101和PMOS元件區103上並高於半導體鰭片102。
可以將閘極結構106圖案化，以曝露出半導體鰭片102未被閘極結構106覆蓋的部分148、168。然後可以利用佈植製程使用摻雜劑摻雜半導體鰭片102的曝露部分148、168，以形成輕度摻雜的源極和汲極(LDD)區。圖案化製程通常利用微影技術來形成二維圖案，並從該二維圖案形成3D結構。二維圖案中的不同表面特性往往會提高後續沉積製程的複雜度。
已經發展出選擇性沉積製程以在基板上選擇性沉積材料。可以執行傳統的選擇性沉積方法，以只在 基板上由不同於基板材料的材料製成的平面表面的某些位置上局部形成材料層。第2A-2C圖(先前技術)繪示用以執行沉積製程的例示性製程。該製程利用自組單層(SAMs)作為表面改性層，以選擇性地將基板上暴露出的不同表面材料之表面特性改性。例如，基板202可以包括位在由第二材料(例如矽)形成的基板202上、由第一材料(例如氧化矽層)形成的特徵204，如第2A圖所示。特徵204中界定有開口208，開口208暴露出基板202的表面206。然後可以藉由基於溶液的前驅物在基板202上形成SAMs 210，如第2B圖所示。一般來說，自組單層(SAM)210被形成在與來自SAM 210的分子具有化學反應能力的表面上。在第2B圖繪示的實施例中，將用以形成SAM 210的前驅物選擇為與特徵204的表面212(例如氧化矽材料)、而不是與基板202的表面206(例如矽材料)有化學反應的。藉由這樣做，SAM 210可以被主要形成在基板202的特徵204上，而使基板202的表面206無SAM 210。後續，接著進行原子層沉積(ALD)製程(對表面條件高度敏感的製程)，以選擇性地在基板202的指定表面206上形成結構214，如第2C圖所示。
利用被配置在特徵204上的SAM 210，結構214可以被選擇性地只形成在基板202的指定表面206上。然而，在基板只包含一種類型的材料的情況下，SAM 210可能會被全面地形成在這種基板的整個表面 上，從而使得選擇性的材料沉積難以實現。換句話說，在其中基板上的結構是由單一類型的材料形成的情況下，可能無法成功啟用經由利用SAM的選擇性沉積，因為自組單層SAM被無選擇性地全面施加。例如，第1圖描繪的鰭結構102可能由一種類型的材料形成。然而，當只需要選擇性地形成一種類型的材料或需要特定量的材料時，利用SAM可能無法成功，因為SAM可能被沒有選擇性地全面形成在鰭結構102的整個外表面120上。
因此，需要有選擇性沉積製程的改良方法。
在一個實施例中，提供一種選擇性沉積方法。該方法包括以下步驟：在基板上沉積掩模材料並圖案化該掩模材料以形成圖案化掩模。在該圖案化之後該基板的多個區域可以被暴露出，而且可以將離子植入該圖案化掩模及該基板的暴露區。該等暴露區為佈植區，而且可以將材料沉積在該基板上。該材料可以響應於該等曝露區的表面改性而被選擇性地沉積在該基板的期望區域上。
在另一個實施例中，提供一種選擇性沉積方法。該方法包括以下步驟：在基板上沉積掩模材料，並圖案化該掩模材料以形成圖案化掩模。在掩模的圖案化之後該基板的多個區域可以通過該圖案化掩模被暴露出。可以將離子植入該圖案化掩模及該基板的暴露區。 可以從該基板移除該圖案化掩模以暴露出該基板的未佈植區，而且可以將材料選擇性地沉積在該基板的佈植區或該未佈植區任一區上。
在又另一個實施例中，提供一種選擇性沉積方法。該方法包括以下步驟：將氟離子植入圖案化掩模及基板通過該圖案化掩模而被暴露出的第一區。該等氟離子可以被以少於約5×1016(離子/cm2)的離子劑量佈植。可以從該基板移除該圖案化掩模以暴露出該基板的第二區。在該第一區中佈植該等氟離子的過程中，該第二區可以避開氟離子的佈植。可以使用ALD製程沉積材料，同時將該基板保持在低於約500℃的溫度下。該ALD製程可以將該材料選擇性地沉積在該第一或第二區其中一區上。
100‧‧‧基板
101‧‧‧NMOS元件區
102‧‧‧半導體鰭片
103‧‧‧PMOS元件區
104‧‧‧淺溝槽隔離(STI)結構
106‧‧‧閘極結構
148‧‧‧部分
150‧‧‧鰭式場效電晶體(FinFET)
168‧‧‧部分
202‧‧‧基板
204‧‧‧特徵
206‧‧‧表面
208‧‧‧開口
210‧‧‧自組單層(SAM)
212‧‧‧表面
214‧‧‧結構
300‧‧‧處理室
301‧‧‧腔室主體
302‧‧‧離子
306‧‧‧RF電漿源
308‧‧‧電漿鞘層調節器
309‧‧‧內部處理區
312‧‧‧調節器
314‧‧‧調節器
316‧‧‧縫隙
334‧‧‧基板支座
338‧‧‧基板
340‧‧‧電漿
341‧‧‧邊界
342‧‧‧電漿鞘層
344‧‧‧特徵
347‧‧‧側壁
349‧‧‧頂表面
351‧‧‧平面
369‧‧‧軌跡路徑
370‧‧‧軌跡路徑
371‧‧‧軌跡路徑
388‧‧‧氣源
390‧‧‧偏壓源
400‧‧‧離子處理室
402‧‧‧離子源
403‧‧‧側壁
406‧‧‧離子
410‧‧‧提取孔
414‧‧‧抑制電極
416‧‧‧接地電極
418‧‧‧離子束
420‧‧‧電漿鞘層調節器
423‧‧‧平面
430‧‧‧調節器
432‧‧‧調節器
440‧‧‧電漿
441‧‧‧邊界
442‧‧‧電漿鞘層
450‧‧‧縫隙
500‧‧‧離子佈植處理室
502‧‧‧離子源
504‧‧‧提取電極
506‧‧‧磁鐵分析器
508‧‧‧第一減速(D1)站
510‧‧‧磁鐵分析器
512‧‧‧第二減速(D2)站
614‧‧‧升舉器
616‧‧‧升舉板
618‧‧‧升舉板致動器
620‧‧‧銷
622‧‧‧淨化環
624‧‧‧淨化通道
629‧‧‧腔室主體
630‧‧‧氣體輸送設備
631‧‧‧側壁
632‧‧‧底部/腔室蓋
633‧‧‧流量閥通道
634‧‧‧原子層沉積(ALD)處理室
636A‧‧‧進氣口
636B‧‧‧進氣口
637‧‧‧擴張管道
637A‧‧‧進氣口
637B‧‧‧進氣口
638‧‧‧反應物氣源
639‧‧‧反應物氣源
640‧‧‧淨化氣源
642A‧‧‧閥
642B‧‧‧閥
643A‧‧‧輸送管線
643B‧‧‧輸送管線
644A‧‧‧閥座組件
644B‧‧‧閥座組件
645A‧‧‧淨化管線
645B‧‧‧淨化管線
646A‧‧‧閥座組件
646B‧‧‧閥座組件
648A‧‧‧可程式化邏輯控制器
648B‧‧‧可程式化邏輯控制器
660‧‧‧底表面
662‧‧‧扼流器
666‧‧‧泵送區
672‧‧‧帽部
678‧‧‧泵送系統
679‧‧‧泵送通道
680‧‧‧控制單元
682‧‧‧CPU
683‧‧‧相關控制軟體
684‧‧‧支援電路
686‧‧‧記憶體
688‧‧‧訊號匯流排
690‧‧‧擴張管道
692‧‧‧基板支座
700‧‧‧方法
710‧‧‧操作
720‧‧‧操作
730‧‧‧操作
740‧‧‧操作
750‧‧‧操作
802‧‧‧線
804‧‧‧線
806‧‧‧線
1400‧‧‧調節器
1402‧‧‧調節器
1404‧‧‧調節器
G1‧‧‧水平間距
G2‧‧‧水平間距
Za‧‧‧距離
為詳細瞭解上述本揭示之特徵，可參照實施例(其中一些圖示於附圖中)而對以上簡要概述的揭示作更特定的描述。然而，應注意的是，附圖僅圖示本揭示之典型實施例，因此不應將該等附圖視為限制本揭示之範圍，因本揭示可認可其他同樣有效的實施例。
第1圖(先前技術)繪示上面形成有鰭式場效電晶體(FinFET)結構的基板之例示示意性立體圖。
第2A-2C圖(先前技術)繪示利用自組單層(SAMs)進行選擇性沉積製程的例示流程圖。
第3A圖示意性圖示可被用於將摻雜劑植入基板的設備。
第3B圖示意性圖示可被用於將摻雜劑植入基板的設備之另一個實施例。
第4圖示意性圖示可被用於將摻雜劑植入基板的設備之另一個實施例。
第5圖圖示可被用於將摻雜劑植入基板的設備之另一個實施例的示意性平面圖。
第6圖示意性圖示可被用於進行原子層沉積(ALD)製程的設備之剖視圖。
第7圖示意性繪示用於進行選擇性沉積製程的方法。
第8圖為示意性圖示ALD製程的成核延遲相對於植入基板的離子劑量之曲線圖。
為了便於理解，已在可能處使用相同的元件符號來指稱對於圖式相同的元件。構思的是，可以將一個實施例的元件和特徵有益地併入其他實施例中而無需進一步詳述。然而，應注意的是，附圖僅圖示本揭示之例示性實施例，因此不應將該等附圖視為限制本揭示之範圍，因本揭示可認可其他同樣有效的實施例。
提供在基板上的不同位置選擇性地沉積不同材料的方法。基板可以包括鰭結構、閘極結構、接觸結構、或半導體元件中的任何適當結構。在一個實施例中， 選擇性沉積製程可以在不同的表面(例如基板的不同部分)上形成不同的材料，取決於上面被沉積的下層之材料性質。例如，描述的方法可以使用離子輔助定向電漿處理製程或其他適當的離子佈植製程來將被配置於基板上的材料改性。離子將基板的表面性質改性，以致能隨後的選擇性沉積製程。也就是說，相對於另一個表面優先在經改性表面或未改性表面中的一個表面上沉積材料的選擇性沉積製程。在一個實施例中，上面配置有掩模的基板可以進行離子佈植製程，以將掩模和被掩模暴露出的基板表面改性。掩模可以被移除，此舉導致基板具有佈植和未佈植材料的區域。可以進行後續的沉積製程，以在基板的佈植或未佈植區上選擇性地沉積。
第3A圖示意性圖示適用於將摻雜劑植入基板的處理室300之一個實施例。除了下述的處理室300之外，可以使用諸如電漿浸沒離子佈植設備的離子佈植設備來進行本文描述的方法。本文描述的處理室300可被用作電漿摻雜設備。然而，處理室300還可以包括、但不限於蝕刻和沉積系統。此外，電漿摻雜設備可以在基板上進行許多不同的材料改性製程。一種這樣的製程包括使用所需的摻雜劑材料摻雜基板，例如半導體基板。
處理室300可以包括界定內部處理區309的腔室主體301。基板支座334被配置在處理室300中。在方向性電漿製程的過程中，上面形成有特徵344的基板338可以被配置在基板支座334上。基板338可以包 括、但不限於半導體晶圓、平板、太陽能面板、及聚合物基板。基板可以包括各種材料或由各種材料製成，該等材料包括矽材料、氮化矽材料、氧化矽材料、金屬材料、金屬氧化物材料、及類似物。半導體基板可以視需要具有圓盤的形狀，並具有200毫米(mm)、300毫米(mm)或450毫米(mm)或其他尺寸的直徑。
RF電漿源306被耦接到腔室主體301並設以在處理室300中產生電漿340。在第3A圖的實施例中，電漿鞘層調節器308被配置在內部處理區309中。電漿鞘層調節器308包括一對中間界定縫隙316的調節器312、314。縫隙316界定水平間距(G)。在一些實施例中，電漿鞘層調節器308可以包括絕緣體、導體或半導體。該對調節器312、314可以是一對具有薄的、平的形狀的片。在其他的實施例中，該對調節器312、314可以具有其他的形狀，例如管形、楔形、及/或在縫隙316附近具有斜面的邊緣。在一個實施例中，調節器312、314可以由石英、氧化鋁、氮化硼、玻璃、多晶矽、氮化矽、碳化矽、石墨、及類似物製成。
由該對調節器312、314界定的縫隙316之水平間距可以為約6.0毫米(mm)。也可以定位該對調節器312、314，以在平面351上方界定垂直間距(Z)。平面351是由基板338的前表面或基板支座334的表面所界定。在一個實施例中，該垂直間距(Z)可為約3.0mm。
氣源388被耦接到處理室300，以供應可離子化製程氣體到內部處理區309。可離子化製程氣體的實例包括、但不限於BF3、BI3N2、Ar、PH3、AsH3、B2H6、H2、Xe、Kr、Ne、He、SiH4、SiF4、SF6、C2F6、CHF3、GeH4、GeF4、CH4、CF4、AsF5、PF3及PF5。電漿源306可以藉由激發和離子化提供到處理室300的製程氣體來產生電漿340。電漿340中的離子可以藉由不同機制被吸引穿過電漿鞘層342。在第3A圖的實施例中，偏壓源390被耦接到基板支座334，基板支座334設以對基板338加偏壓以從電漿340吸引離子302穿過電漿鞘層342。偏壓源390可以是提供DC電壓偏壓訊號的DC電源或是提供RF偏壓訊號的RF電源。在一個實施例中，偏壓訊號可以介於約1MHz和約5MHz之間，例如約2MHz。
據信，電漿鞘層調節器308可以修改電漿鞘層342內的電場，以控制電漿340與電漿鞘層342之間的邊界341之形狀。電漿340與電漿鞘層342之間的邊界341可以相對於平面351具有凸的形狀。當偏壓源390對基板338加偏壓時，離子302被吸引穿過電漿鞘層342而以大範圍的入射角通過調節器312、314之間界定的縫隙316。例如，遵循軌跡路徑371的離子302可以相對於平面351以正θ(+θ)的角度撞擊基板338。遵循軌跡路徑370的離子可以相對於相同的平面351以約90度的角度垂直撞擊在基板338上。遵循軌跡路徑 369的離子可以相對於平面351以負θ(-θ)的角度撞擊基板338。因此，入射角的範圍可介於約正θ(+θ)和約負θ(-θ)之間，並以約90度為中心。此外，一些離子軌跡路徑，例如路徑369和371可以彼此交叉。因此，除了較傳統的離子佈植製程之外，處理室300還可設以進行方向性佈植製程。
取決於許多因素，包括、但不限於調節器312和314之間的水平間距(G)、電漿鞘層調節器308在平面351上方的垂直間距(Z)、調節器312和314的介電常數、及其他電漿製程參數，入射角(θ)的範圍可以介於+60度和-60度之間，並以約0度為中心。因此，基板338的表面，例如基板338上的三維結構可以被離子302均勻地處理。此外，假使掩模被形成在基板338上，則離子302還可以處理掩模。構思的是，掩模可以是二維掩模或三維掩模，取決於所需的圖案化技術。在一個實例中，可被用以形成FINFET元件之鰭片結構的特徵344(為了清楚說明，具有誇大的尺寸)之側壁347可以被離子302更均勻地處理，而不是只有頂表面349。同樣地，三維掩模也可以被更均勻地處理。
參照第3B圖，取代第3A圖繪示的一對調節器312和314的是，使用至少三個調節器1400、1402、1404來以所需的角度分佈控制離子到達基板338。藉由將外側的兩個調節器1400、1404設置在基板338上方以距離Za等距間隔的共同平面(同一垂直平面(Za)) 上，並將調節器1400、1402、1404之間保持相同的水平間距G1、G2，可以得到以+/-θ(+θ和-θ)度為中心的對稱雙峰角度分散的離子。
如上所述，被植入基板338的離子之入射角可以藉由改變外調節器1400、1404與中間調節器1402之間的垂直間距來修改，以便改變縫隙角度。有角度的離子分散可以藉由改變調節器1400、1402、1404之間的水平間距(G1、G2)來修改，以便改變由水平間距(G1、G2)界定的縫隙寬度。可以藉由使Za與Zb不同、藉由選擇與G2不同的G1、或上述兩個動作之組合來形成非對稱的分佈。在一個實施例中，有角度的離子分散可以被修改為與中心的夾角介於約0度和約30度之間，以僅處理或佈植離子到結構的一側。同樣地，可以利用非對稱的分佈來摻雜掩模，使得比整個掩模小的部分被佈植。在另一個實施例中，調節器1400、1402、1404中的一個或更多個(例如中間調節器1402)可以具有形成在其中、離子可以通過的孔。構思的是，允許有各種的調節器配置可以提供所需的有角度離子分佈。
第4圖繪示可被用於以期望和可變的入射角將離子植入基板的離子處理室400之另一個實施例。處理室400包括具有側壁403的離子源402，側壁403具有提取孔410。處理室400進一步包括電漿鞘層調節器420，以控制電漿440與提取孔410附近的電漿鞘層442之間的邊界441之形狀。提取電極組件從電漿440提取 離子406，並使離子加速穿過電漿鞘層442而形成良好界定的離子束418。提取電極組件可以包括充當弧形狹縫電極的側壁403、抑制電極414及接地電極416。抑制電極414和接地電極416各具有與提取孔410對準的孔，用以提取良好界定的離子束418。為了幫助說明，定義出笛卡爾坐標系，其中離子束418在Z方向上行進。X-Y平面垂直於Z方向，Z方向可以視離子束418的方向而改變。
在第4圖的實施例中，電漿鞘層調節器420包括一對被定位在離子源402中的調節器430、432。在其他的實施例中，調節器420可以包括一個調節器。調節器430、432可以由石英、氧化鋁、氮化硼、矽、碳化矽、石墨、玻璃、瓷、氮化矽及類似物製成。該對調節器430、432可以是一對具有薄的、平的形狀的片。在其他的實施例中，該對調節器430、432可以具有其他的形狀，例如管形、楔形、及/或具有斜面的邊緣。該對調節器430、432之間界定具有間距(G)的縫隙450。該對調節器430、432也可被定位於平面423上方垂直間距(S)處，平面423由具有提取孔410的側壁403之內表面界定。
在操作中，製程氣體(未圖示)被供應到離子源402。製程氣體的實例包括、但不限於BF3、BI3N2、Ar、PH3、AsH3、B2H6、H2、Xe、SF6、C2F6、CHF3、Kr、Ne、He、SiH4、SiF4、GeH4、 GeF4、CH4、CF4、AsF5、PF3及PF5。製程氣體可以源自氣源或是可以從固體源汽化，取決於所需的物種。製程氣體在離子源402中被離子化，以產生電漿。產生電漿的其他離子源類型包括間接加熱陰極(IHC)源、貝爾納斯(Bernas)源、RF源、微波源、螺旋源、及電子迴旋共振(ECR)源。IHC源通常包括緊密靠近陰極定位的燈絲，並且還包括相關的電源。陰極(未圖示)被定位在離子源402中。當燈絲被加熱時，由燈絲發射的電子被加速前往陰極，以提供用於陰極的加熱。加熱的陰極接著提供電子進入電弧室，該等電子與製程氣體的氣體分子具有離子化碰撞，以產生電漿。
包括側壁403、抑制電極414及接地電極416的提取電極組件從離子源402中的電漿440提取離子406進入良好界定的離子束418中。離子406被加速穿過邊界441和電漿鞘層442而通過該對調節器430、432之間的縫隙450。離子源402可以使用DC、脈衝DC、RF電流、及/或脈衝RF電流加偏壓，同時基板被保持在接地電位。或者，離子源402可以在接地電位，而基板可以使用DC或脈衝DC加偏壓。抑制電極414可以被加偏壓於適度的負值，以防止電子進入回到離子源402中。接地電極416可以在接地電位。可以調整由電極組件產生的電場之強度，以實現期望的束電流和能量。
有利的是，電漿鞘層調節器420控制電漿440與靠近提取孔410的電漿鞘層442之間的邊界441 之形狀。為了控制邊界441的形狀，電漿鞘層調節器420修改或影響電漿鞘層442內的電場。當電漿鞘層調節器420包括該對調節器430、432時，邊界441可以相對於電漿440具有凹狀，如第4圖所圖示。取決於若干因素，包括、但不限於調節器430、432之間的水平間距(G)、調節器430、432在基板或基板支座的平面上方之垂直間距(S)、調節器430、432的材料和材料厚度、及離子源的其他製程參數，邊界441的形狀可以受到控制。
電漿440與電漿鞘層442之間的邊界441之形狀與電漿鞘層442內的電場梯度一起控制離子束的參數。例如，可以控制離子406的角度分散來協助離子束聚焦。例如，在邊界441相對於電漿具有凹形之下，會有大角度的離子分散被加速穿過邊界，以協助離子束聚焦。此外，離子束418的離子束電流密度也可以受到控制。例如，與一個傳統離子源的邊界441相比，邊界441具有較大的面積來提取額外的離子。因此，額外的提取離子有助於增加離子束電流密度。因此，在所有其他的參數都相同之下，邊界441的形狀可以提供具有高離子束電流密度的聚焦離子束。此外，離子束的發射率也可以藉由控制邊界441的形狀來控制。因此，對於給定的粒子密度和角度分佈，可以良好地界定提取的離子束之束品質。
第5圖繪示離子佈植處理室500，例如可被用來將離子植入基板的某些區域的束線佈植設備。可被用 來進行本文所述實施例的束線設備之一個實例是可向美國加州聖克拉拉的應用材料公司(Applied Materials,Inc.of Santa Clara,California)購得的VARIAN VIISTA® TRIDENT系統。構思的是，來自其他製造商的其他適當設置系統也可以從本文揭示的實施例中獲益。還可以使用其他的設備，例如電漿浸沒離子佈植(P3i)和電漿摻雜(PLAD)設備來進行本文描述的實施例。
離子佈植處理室500包括離子源502、提取電極504、90度磁鐵分析器506、第一減速(D1)站508、磁鐵分析器510、及第二減速(D2)站512。減速站D1、D2(也稱為「減速透鏡」)各由多個電極組成，並具有界定的孔，以允許離子束穿過。藉由施加不同組合的電壓電位到該多個電極，減速透鏡D1、D2可以操縱離子能量，並使離子束以所需的能量擊打目標晶圓而將離子植入基板。上述減速透鏡D1、D2通常是靜電三極體(或四極體)減速透鏡。
構思的是，任何上述的設備300、400、500都可被用於將離子植入基板及/或位於基板上的掩模中。可以利用適當設置的設備以期望的入射角佈植離子，或是可以沿著垂直於基板及/或掩模表面的方向佈植離子。可以選擇這樣的佈植製程來以所需的劑量佈植所需的摻雜劑物種。
第6圖為原子層沉積(ALD)處理室634的一個實施例之示意性剖視圖。ALD處理室634包括適用於循環沉積(例如ALD或化學氣相沉積(CVD))的氣體輸送設備630。本文中使用的術語ALD和CVD是指依序或同時引入反應物以在基板結構上沉積薄層。可以重複地依序引入反應物，以沉積多個薄層而形成達到期望厚度的保形層。腔室634也可適用於伴隨微影製程的其他沉積技術，例如193nm浸沒微影製程。構思的是，還可以將獨立的設備用於微影製程。
腔室634包含腔室主體629，腔室主體629具有側壁631和底部632。穿過腔室主體629形成的流量閥通道633為機器人(未圖示)提供通路，以遞送和從腔室634取回基板338，例如200mm、300mm、或450mm的半導體基板或玻璃基板。
基板支座692被配置在腔室634中並在處理過程中支撐基板338。基板支座692被安裝到升舉器614，以升高和降低基板支座692與位在基板支座692上的基板338。升舉板616被連接到升舉板致動器618，升舉板致動器618控制升舉板616的升高。升舉板616可以被升高和降低，以升高和降低被可移動地穿過基板支座692配置的銷620。銷620用以在基板支座692的表面上方升高和降低基板338。基板支座692可以包括真空夾盤、靜電夾盤、或夾持環，用於在處理過程中將基板338固定於基板支座692的表面。
基板支座692可以被加熱，以加熱被配置在基板支座692上的基板338。例如，基板支座692可以使用嵌入式加熱元件加熱，該嵌入式加熱元件例如電阻加熱器，或者基板支座692可以使用輻射熱加熱，該輻射熱例如被配置在基板支座692上方的加熱燈。在某些實施例中，在沉積製程期間基板338可以被加熱到低於約500℃的溫度，例如介於約125℃和約450℃之間。淨化環622可以被配置在基板支座692上，以界定淨化通道624，淨化通道624提供淨化氣體到基板338的周邊部分，以防止在該周邊部分上沉積。
氣體輸送設備630被配置在腔室主體629的上部，以提供氣體(例如製程氣體及/或淨化氣體)到腔室634。泵送系統678與泵送通道679連通，以從腔室634抽空任何期望的氣體，並有助於在腔室634的泵送區666內部保持期望的壓力或期望的壓力範圍。
在一個實施例中，氣體輸送設備630包含腔室蓋632。腔室蓋632包括從腔室蓋632的中央部分延伸的擴張管道637及從擴張管道637延伸到腔室蓋632的周邊部分的底表面660。底表面660的尺寸和形狀可大體上覆蓋被配置在基板支座692上的基板338。腔室蓋632可以在腔室蓋632鄰接基板338周邊的周邊部分具有扼流器662。帽部672包括部分的擴張管道637和進氣口636A、636B。擴張管道637具有進氣口636A、 636B，以從兩個類似的閥642A、642B提供氣流。來自閥642A、642B的氣流可以被一起及/或個別提供。
在一種配置中，閥642A和閥642B被耦接到個別的反應物氣源，但被耦接到相同的淨化氣源。例如，閥642A被耦接到反應物氣源638，而閥642B被耦接到反應物氣源639，兩個閥642A、642B都被耦接到淨化氣源640。每個閥642A、642B都包括具有閥座組件644A、644B的輸送管線643A、643B，並且包括具有閥座組件646A、646B的淨化管線645A、645B。輸送管線643A、643B與反應物氣源638、639連通並與擴張管道690的進氣口637A、637B連通。輸送管線643A、643B的閥座組件644A、644B控制從反應物氣源638、639到擴張管道690的反應物氣流。淨化管線645A、645B與淨化氣源640連通，並在輸送管線643A、643B的閥座組件644A、644B下游與輸送管線643A、643B相交。淨化管線645A、645B的閥座組件646A、646B控制從淨化氣源640到輸送管線643A、643B的淨化氣流。假使使用載氣來從反應物氣源638、639輸送反應物氣體，則可以使用相同的氣體作為載氣和淨化氣體(即可以同時使用氬氣作為載氣和淨化氣體)。
當閥的閥座組件644A、644B關閉時，每個閥642A、642B都可以是零無效容積閥，以能夠從輸送管線643A、643B沖洗反應物氣體。例如，淨化管線 645A、645B可以位於鄰近輸送管線643A、643B的閥座組件644A、644B。當閥座組件644A、644B關閉時，淨化管線645A、645B可以提供淨化氣體來沖洗輸送管線643A、643B。在圖示的實施例中，淨化管線645A、645B被定位為與輸送管線643A、643B的閥座組件644A、644B稍微隔開，使得當淨化管線645A、645B打開時，淨化氣體不會被直接輸入閥座組件644A、644B。本文中使用的零無效容積閥被定義為具有可忽略的無效容積(即不一定是零無效容積)的閥。每個閥642A、642B都可適合提供反應物氣體638、639與淨化氣體640的組合氣流及/或個別氣流。可以藉由打開和關閉淨化管線645A的閥座組件646A的膜片來提供淨化氣體的脈衝。可以藉由打開和關閉輸送管線643A的膜片閥座644A來提供來自反應物氣源638的反應物氣體脈衝。
控制單元680可被耦接到腔室634，以控制處理條件。控制單元680包含中央處理單元(CPU)682、支援電路684、及包含相關控制軟體683的記憶體686。控制單元680可以是任何形式的、可以在工業環境中使用來控制各種腔室和子處理器的其中一種通用電腦處理器。CPU 682可以使用任何適當的記憶體686，例如隨機存取記憶體、唯讀記憶體、軟碟驅動器、光碟驅動器、硬碟或任何其他形式的、本端或遠端的數位儲存器。各種支援電路可以被耦接到CPU 682，用於 支援腔室634。控制單元680可以被耦接到位置鄰接個別腔室元件的另一個控制器，該腔室元件例如閥642A、642B的可程式化邏輯控制器648A、648B。控制單元680與腔室634的各種其他元件之間的雙向通訊是通過統稱為訊號匯流排688的眾多訊號纜線處理，其中一些纜線被圖示在第6圖中。除了從閥642A、642B的可程式化邏輯控制器648A、648B控制來自氣源638、639、640的製程氣體和淨化氣體之外，控制單元680還可設以負責基板處理中使用的其他活動之自動化控制，該等活動例如基板輸送、溫度控制、腔室排空等活動，其中一些活動在本文他處有描述。
第7圖為執行選擇性沉積製程的方法，可以執行該選擇性沉積製程以在基板的不同位置上形成不同的材料。構思的是，基板上可以形成有從基板向外延伸的各種結構，例如鰭結構、閘極結構、接觸結構、或半導體應用中使用的任何其他適當結構。
方法700藉由在基板上沉積掩模而開始於操作710，該基板例如第3-6圖描繪的基板338。在一個實施例中，基板可以是諸如結晶矽(例如Si<100>或Si<111>)、氧化矽、應變矽、矽鍺、摻雜或未摻雜的多晶矽、摻雜或未摻雜的矽基板、圖案化或未圖案化的絕緣體上矽(SOI)基板、摻雜碳的矽氧化物、氮化矽、摻雜矽、鍺、砷化鎵、玻璃或藍寶石的材料。基板可以具有各種尺寸，例如200mm、300mm、450mm或 其他的直徑，以及是矩形或方形面板。除非另有說明，否則本文描述的實施例和實例是在具有200mm直徑、300mm直徑、或450mm直徑的基板上進行。在其中SOI結構被用於基板的實施例中，該基板可以包括位於結晶矽基板上的深埋介電層。基板也可以是任意的多邊形、方形、矩形、彎曲或其他非圓形工件，例如在製造平板顯示器中使用的多邊形玻璃基板。
可以藉由任何適當的方法在基板上形成掩模。例如，可以藉由電漿增強化學氣相沉積(CVD)製程、物理氣相沉積(PVD)製程、旋塗製程、或類似製程在基板上沉積掩模。掩模可以由可被圖案化的材料形成，該材料例如硬光罩材料或光阻劑材料。適用於作為掩模的光阻劑材料包括聚合材料、碳基材料、及奈米線材等等。適當的硬光罩材料包括SiON、SiN、SiO2、非晶碳、TiN、及TaN等等。在一個實施例中，可以在沉積製程期間以所需的圖案沉積掩模，此舉可以消除對後續圖案化製程的需求。或者，可以在掩模已被沉積在基板上之後執行圖案化製程。
在操作720中，假使掩模在沉積過程中尚未被圖案化，則可以將掩模圖案化。可以基於用作掩模的材料類型來選擇圖案化製程，例如光微影製程。圖案化製程的實例包括使掩模暴露於x射線、電子束、或紫外輻射/光(包括深紫外光和極紫外光、及其他輻射能量源。在一個實例中，可以使用248nm微影術、193nm微影 術、157nm微影術、EUV微影術、電子束微影術、及類似技術圖案化感光掩模。
在掩模上顯影的圖案可以是適用於後續積體電路設計的任何理想圖案，例如線、方格等。掩模的圖案化可以包括移除部分的掩模以暴露出下方基板的區域。在操作720之後，圖案化的掩模可以保持位在基板上，使得基板的某些區域(例如第一區)被暴露並且基板的其他區域(例如第二區)被掩模覆蓋。
在操作730，可以執行離子佈植製程以摻雜、塗佈、處理、佈植、插入或改性掩模和基板暴露區(例如第一或佈植區)兩者的某些膜/表面性質。結果，掩模和基板的曝露區可被改性，而基板被掩模覆蓋的區域(例如第二或未佈植區)可以保持不被改性。例如，掩模可以屏蔽第二區免於佈植。
操作730可以利用前述設以在基板上佈植離子的設備。適當的離子佈植製程(例如上述定向電漿製程)可以將基板的暴露區之表面性質改性。被植入基板的暴露區的離子(包括所需類型的原子)可被選擇為響應後續沉積的某類材料，這將參照操作750來更詳細地描述。在一個實例中，所需的原子物種可被以小於約5×1016(離子/cm2)(例如介於約1×1014(離子/cm2)和約5×1016(離子/cm2)之間的劑量)的劑量植入圖案化掩模和基板的暴露區。
可以在離子佈植製程期間控制幾種製程參數。在例示性的離子佈植製程中，可以藉由供應氣體混合物到處理室(例如腔室300、400、500)中來進行電漿製程。摻雜劑氣體混合物可被以介於約10sccm與約200sccm之間的流動速率供應到處理室中。用於供應離子摻雜氣體混合物的適當氣體包括AsH3、GaH3、SiH4、SiF4、GeH4、GeF4、CH4、CF4、AsF5、PF3、PF5、B2H6、BH3及類似氣體。還可以將諸如Ar、He、Kr、Ne、或類似的惰性氣體、或諸如H2、N2、N2O、NO2、或類似的載氣供應到氣體混合物中。腔室壓力通常被保持在約0.1毫托和約100毫托之間，例如約10毫托。可以將諸如電容或感應RF功率的RF功率、DC功率、電磁能、或磁控濺射供應到處理室中，以有助於在處理過程中解離氣體混合物。
可以使用施加DC或RF電偏壓到基板支座或到基板支座上方的進氣口、或上述兩者所產生的電場來使藉由解離能產生的離子加速前往基板。在一些實施例中，離子可以接受質量選擇或質量過濾製程，該質量選擇或質量過濾製程可以包含使離子通過正交於所需的移動方向對齊的磁場。為了將原子離子化的目的，由RF功率提供的電場可以被電容或感應耦合，而且可以是DC放電場或交變場，例如RF場。或者，可以將微波能施加到含有任意的這些元素的離子佈植氣體混合物，以產生 離子。在一些實施例中，含有高能離子的氣體可以是電漿。
將介於約50V和約10,000V之間(例如約1000V)的電偏壓(峰對峰電壓)施加到基板支座、氣體分配器、或上述兩者，以使離子以所需的能量加速前往基板表面。在一些實施例中，也使用電偏壓來離子化處理氣體。在其他實施例中，使用第二電場來離子化製程氣體。在一個實施例中，提供頻率約2MHz的RF場來離子化處理氣體，並以介於約100W與約10,000W之間(例如約200W)的功率水平對基板支座加偏壓。通常將藉由對上述的基板或氣體分配器加偏壓來使產生的離子加速前往基板。
在一些實施例中，可以將用以產生離子的功率脈衝化。可以將功率施加到電漿源持續所需的時間，然後停止所需的時間。可以以所需的頻率和非空因數重複功率循環進行所需的循環次數。在一些實施例中，可以以介於約1Hz和約50,000Hz之間(例如介於約1000Hz和約5000Hz之間)的頻率將電漿脈衝化。在其他實施例中，電漿脈衝進行的非空因數(每循環的供電時間與未供電時間之比)可以介於約10%和約90%之間，例如介於約25%和約50%之間。在一個實施例中，可以供應介於約100瓦至約5000瓦之間的RF電源，並且可以供應介於約50瓦和約11000瓦之間的偏壓 功率。可以將製程溫度控制在介於約-100攝氏度和約650攝氏度之間。
在操作740，可以移除圖案化掩模。可以使用適當的掩模移除製程(例如濕清洗或電漿灰化製程)來移除掩模。構思的是，可以至少部分藉由位在基板上的掩模類型來決定所使用的掩模移除製程類型。在一個實例中，假使使用光阻劑作為掩模，則可以使用食人魚剝除製程(硫酸和過氧化氫/緩衝氫氟酸)來移除掩模。構思的是，進行掩模移除製程的方式可以使得在移除掩模之前基板的曝露區和基板被掩模覆蓋的區域不被改性，以保持基板的佈植(曝露區)和未佈植(覆蓋區)區之摻雜分佈。由於掩模移除製程，基板可以因離子佈植操作730的結果而展現出具有不同表面性質的佈植和未佈植區。
在操作750，可以將材料選擇性地沉積在基板的佈植或未佈植區上。可以使用各種的材料沉積製程(例如ALD製程)在基板的所需區域上沉積材料。選擇來沉積的材料可以被基板的表面性質(即佈植vs.未佈植區)影響。基板的佈植區可以吸收ALD製程期間供應的分子，並與該等分子反應，以便從ALD製程的每個脈衝摻入原子，而使沉積的材料能夠生長和連續沉積。或者，基板的未佈植區可以吸收ALD製程期間供應的分子，並與該等分子反應，以便從ALD製程的每個脈衝摻入原 子，而能夠沉積所需的材料。因此，基板的所需區域可以包括佈植或未佈植區。
由於ALD製程對表面條件是敏感的，故方法700適用於在基板的特定區域上選擇性沉積材料。ALD製程是一種帶有自終止/限制生長的CVD製程。ALD製程產出只有幾埃或單層水平的厚度。ALD製程是藉由將化學反應分配成兩個獨立並重複循環的半反應來進行控制。藉由ALD製程形成的材料厚度取決於反應循環的次數。第一反應提供被吸收在基板上的分子層之第一原子層，而第二反應提供被吸收在第一原子層上的分子層之第二原子層。如此一來，有序的材料結構可充當用於材料層生長的模板。
取決於佈植離子的類型和被沉積材料的類型，佈植或未佈植區可以阻止ALD材料沉積在佈植或未佈植區任一區上。或者，再次取決於佈植離子的類型和被沉積材料的類型，基板的佈植和未佈植區可以用來作為起始晶種/成核表面，以允許ALD材料在成核位點上成核和生長。以這種方式，選擇性沉積製程可以選擇性地在基板的不同位置沉積不同的材料。
在ALD製程期間，可以視需要在熱ALD製程或電漿ALD製程期間與還原氣體混合物(「試劑」)同時、相繼地、或者在沒有還原氣體混合物之下供應第一反應物氣體混合物進入處理室634，該還原氣體混合物例如氫氣(H2)或NH3氣體。可被供應到處理室634的 適當第一反應物氣體混合物可以包括含矽氣體(例如SiH4、Si2H6)、或其他適當的含矽化合物、及/或含鉭氣體、含鈦氣體、含鉑氣體、含鈷氣體、含鎢氣體、含鋁氣體、含鎳氣體、含銅氣體、含銀氣體、含金氣體、含鉿氣體、含釕氣體、含硼氣體、含磷氣體、含氮氣體、含氧氣體、上述氣體之組合和混合物、或其他可以在適用於半導體元件的基板表面上沉積單層的適當氣體中之一者或更多者。本文所述替代試劑(即在沉積製程期間與反應物氣體一起用來形成單層的還原劑)的實例可以包括氫(例如H2或原子H)、氮(例如N2或原子N)、氨(NH3)、聯氨(N2H4)、氫與氨的混合物(H2/NH3)、硼烷(BH3)、乙硼烷(B2H6)、三乙基硼烷(Et3B)、矽烷(SiH4)、乙矽烷(Si2H6)、丙矽烷(Si3H8)、丁矽烷(Si4H10)、甲基矽烷(SiCH6)、二甲基矽烷(SiC2H8)、磷化氫(PH3)、上述試劑之衍生物、上述試劑之電漿、或上述試劑之組合。
第一反應物氣體混合物的脈衝持續預定的時間間隔。本文中使用的術語脈衝是指注入處理室的材料劑量。在第一反應物氣體混合物或第一和第二反應物氣體混合物(將在下面進一步討論)的每個脈衝之間，可以在第一及/或第二反應物氣體混合物的每個或多個脈衝之間使淨化氣體混合物脈衝化進入處理室，以移除未反應/未被基板表面吸收的雜質或殘留氣體混合物(例如 來自反應物氣體混合物或他者的未反應雜質)，使得該等雜質或殘留氣體混合物可以被泵送出處理室。
在第一反應物氣體混合物的脈衝化過程中，幾個製程參數也受到控制。在一個實施例中，製程壓力被控制在約7托與約30托之間。處理溫度介於約100℃和約450℃之間。RF功率可以被控制在約100瓦與約2000瓦之間。第一反應物氣體混合物中供應的反應物氣體可以被控制在約5sccm和約10sccm之間。還原氣體可被以約100sccm和約700sccm之間供應。
終止第一反應物氣體的脈衝之後，供應第二反應物氣體混合物的脈衝到處理室634中，以在基板的所需區域上形成所需材料的第二單層。可以視需要在熱ALD製程或電漿ALD製程期間與還原氣體混合物(或試劑)同時、相繼地、或者在沒有還原氣體混合物之下供應第二反應物氣體混合物進入處理室634中，該還原氣體混合物例如氫氣(H2)或NH3氣體。據信，第二單層藉由化學反應被吸收到第一單層上，以允許來自第二單層的原子被牢固地黏附於第一單層的原子上。
在一個實施例中，可被供應到處理室634的適當第二反應物氣體混合物可以包括含矽氣體(例如SiH4、Si2H6)、或其他適當的含矽化合物、及含氧氣體(例如H2O、O2、或O3)、含鉭氣體、含鈦氣體、含鉑氣體、含鈷氣體、含鎢氣體、含鋁氣體、含鎳氣體、含銅氣體、含銀氣體、含金氣體、含鉿氣體、含釕氣體、 含硼氣體、含磷氣體、含氮氣體、含氧氣體、上述氣體之組合和混合物、或其他可以在適用於半導體元件的基板表面上沉積單層的適當氣體中之一者或更多者。本文所述替代試劑(即在沉積製程期間與反應物氣體一起用來形成單層的還原劑)的實例可以包括氫(例如H2或原子H)、氮(例如N2或原子N)、氨(NH3)、聯氨(N2H4)、氫與氨的混合物(H2/NH3)、硼烷(BH3)、乙硼烷(B2H6)、三乙基硼烷(Et3B)、矽烷(SiH4)、乙矽烷(Si2H6)、丙矽烷(Si3H8)、丁矽烷(Si4H10)、甲基矽烷(SiCH6)、二甲基矽烷(SiC2H8)、磷化氫(PH3)、上述試劑之衍生物、上述試劑之電漿，或上述試劑之組合。
第二反應物氣體混合物的脈衝持續預定的時間間隔。在第二反應物氣體混合物或第一和第二反應物氣體混合物的每個脈衝或數個脈衝之間，可以使淨化氣體混合物脈衝化進入處理室，以移除未反應/未被基板表面吸收的雜質或殘留氣體混合物(例如來自反應物氣體混合物或他者的未反應雜質)。
在第二反應物氣體混合物的脈衝化過程中，幾個製程參數也受到控制。在一個實施例中，製程壓力被控制在約5托和約30托之間。處理溫度介於約125℃和約450℃之間。RF功率可被控制在約100瓦和約800瓦之間。第二反應物氣體混合物中供應的反應物氣體可 被控制在約5sccm和約20sccm之間。還原氣體可被以約100sccm和約700sccm之間供應。
在反應物氣體混合物的每個脈衝之間或幾個脈衝之後，然後供應淨化氣體混合物到處理室634，以從處理室清除出殘餘物和雜質。還在淨化氣體混合物的脈衝化過程中控制幾個製程參數。在一個實施例中，製程壓力被控制在約1托和約100托之間。處理溫度介於約125℃和約450℃之間。RF功率可被控制在約100瓦和約800瓦之間。Ar或N2氣體可被以約200sccm和約1000sccm之間供應。
在淨化氣體混合物的脈衝之後，然後可以重複進行從第一及/或第二反應物氣體混合物的脈衝化開始接著為淨化氣體混合物的脈衝的附加循環，直到獲得所需的材料厚度。當後續循環的脈衝化第一反應物氣體混合物開始時，可以將製程壓力和其他製程參數調節到預定的水平，以協助沉積隨後的材料單層。
第8圖為示意性圖示ALD製程的成核延遲相對於植入基板的離子劑量之曲線圖800。曲線圖的X軸表示進行的ALD循環次數，而Y軸表示被沉積的層之沉積厚度。線802圖示被沉積在尚未處理或改性(例如藉由離子佈植)的基板表面上的材料層之成核和生長。如可以看到的，成核是在第一ALD循環或附近。
線804圖示被沉積在已使用佈植劑量x改性的基板表面上的材料層之成核和生長。此處，由於被摻 入基板表面的離子劑量，材料的成核因為基板表面改性的結果而被延遲。線806圖示被沉積在已使用佈植劑量y(其中y>x)改性的基板表面上的材料層之成核和生長。此處，由於摻入基板表面的離子劑量增加，材料的成核因為基板改性的結果而被進一步延遲。
因此，可以看出的是，成核延遲的量可以取決於佈植劑量。利用方法700的成核延遲效益，在一定數量的ALD循環之後，基板的佈植和未佈植區的膜厚度有所不同。因此，材料可被選擇性地主要沉積在期望的基板區域上，例如移除掩模之後形成的未佈植區。應當注意的是，應使用適當的離子劑量和ALD沉積參數來實現在基板的佈植和未佈植區之間觀察到的成核延遲效益。
總結來說，可以利用上面配置有圖案化掩模的基板之離子佈植及隨後的掩模移除而在基板上產生佈植和未佈植區。可以利用成核延遲現象與離子劑量參數和材料沉積參數選擇的組合而選擇性地在期望的基板區域上沉積材料，同時在基板的其他區域呈現極少的或沒有材料沉積。因此，在基板上選擇性沉積材料可以利用本文所述的方法得到改善。
雖然前述係針對本揭示之實施例，但在不偏離本揭示之基本範圍下仍可設計出本揭示的其他和進一步的實施例，而且本揭示之範圍係由隨後的申請專利範圍所決定。

Claims (14)

  1. 一種選擇性沉積方法，包含以下步驟：在一基板上沉積一掩模材料；圖案化該掩模材料以形成一圖案化掩模，其中在該圖案化之後該基板的多個區域被暴露出；將離子植入該圖案化掩模及該基板的暴露區，其中該等暴露區為佈植區；移除該圖案化掩模；以及提供一反應物氣體混合物至該基板的佈植區及未佈植區，該反應物氣體混合物響應於該等曝露區的表面改性促進一材料沉積在該基板的該等未佈植區上，該材料選自由W、Pt、Cu、Ru、RuO2、Co、Al、Al2O3、HfO2、Au、Ag及上述之組合所組成之群組，同時該等佈植區維持實質上沒有材料沉積。
  2. 如請求項1所述之方法，其中在該提供一反應物氣體混合物至該基板的佈植區及未佈植區之步驟之前移除該圖案化掩模。
  3. 如請求項1所述之方法，其中該掩模材料為一硬光罩材料。
  4. 如請求項1所述之方法，其中該掩模材料為一光阻劑材料。
  5. 如請求項4所述之方法，其中該光阻劑被使用193nm光微影術製程圖案化。
  6. 如請求項1所述之方法，其中佈植離子之步驟包含以下步驟：佈植一劑量的離子，該劑量的離子設以在提供該反應物氣體混合物至該等佈植區及未佈植區從而促進該材料沉積在該基板的該等未佈植區上時引發一期望的成核延遲。
  7. 一種選擇性沉積方法，包含以下步驟：在一基板上沉積一掩模材料；圖案化該掩模材料以形成一圖案化掩模，其中在該圖案化之後該基板的多個區域通過該圖案化掩模被暴露出；將離子植入該圖案化掩模及該基板的暴露區；從該基板移除該圖案化掩模以暴露出該基板的未佈植區；以及藉由提供一反應物氣體混合物至該基板的佈植區及未佈植區來進行一原子層沉積(ALD)製程，該反應物氣體混合物促進一材料沉積在該基板的該等未 佈植區上，同時該等佈植區維持實質上沒有材料沉積。
  8. 如請求項7所述之方法，其中該掩模材料為一光阻劑材料。
  9. 如請求項8所述之方法，其中佈植離子之步驟進一步包含以下步驟：以碳離子少於5×1016(離子/cm2)的劑量佈植衍生自CFx的氟離子。
  10. 如請求項7所述之方法，其中移除該圖案化掩模之步驟包含以下步驟：進行一濕蝕刻製程或一電漿灰化製程，該等製程設以防止該基板的該等佈植區改性。
  11. 如請求項7所述之方法，提供該反應物氣體混合物促進該材料沉積之步驟包含以下步驟：沉積一選自由W、Pt、Cu、Ru、RuO2、Co、Al、Al2O3、HfO2、Au、Ag及上述材料之組合所組成之群組的材料。
  12. 如請求項11所述之方法，其中佈植離子之步驟進一步包含以下步驟：以一劑量佈植一離子物種，該劑量被選擇為當進行該ALD製程時在一佈植區上產生一成核延遲。
  13. 如請求項12所述之方法，其中該進行一ALD製程之步驟包含以下步驟：將該基板保持在低於500℃的溫度下。
  14. 一種選擇性沉積方法，包含以下步驟：將氟離子佈植入一圖案化掩模及一基板之通過該圖案化掩模而被暴露出的一第一區，該等氟離子被以少於5×1016(離子/cm2)的離子劑量佈植；從該基板移除該圖案化掩模以暴露出該基板的一第二區，在該第一區中佈植該等氟離子的過程中，該第二區避開氟離子；以及使用一ALD製程提供一反應物氣體混合物從而促進一材料沉積，同時將該基板保持在低於約500℃的溫度下，該ALD製程促進該材料沉積在該第二區上而非該第一區上，其中該第一區維持實質上沒有材料沉積。
TW105103521A 2015-02-07 2016-02-03 利用掩模及方向性電漿處理之選擇性沉積 TWI675397B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562113440P 2015-02-07 2015-02-07
US62/113,440 2015-02-07
US14/680,879 2015-04-07
US14/680,879 US9754791B2 (en) 2015-02-07 2015-04-07 Selective deposition utilizing masks and directional plasma treatment

Publications (2)

Publication Number Publication Date
TW201639000A TW201639000A (zh) 2016-11-01
TWI675397B true TWI675397B (zh) 2019-10-21

Family

ID=56564651

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105103521A TWI675397B (zh) 2015-02-07 2016-02-03 利用掩模及方向性電漿處理之選擇性沉積

Country Status (3)

Country Link
US (1) US9754791B2 (zh)
TW (1) TWI675397B (zh)
WO (1) WO2016126846A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449846A (zh) * 2016-10-24 2017-02-22 杨瑞鹏 网栅异质结太阳能电池及其工艺
TWI739984B (zh) * 2017-01-31 2021-09-21 美商應用材料股份有限公司 就圖案化應用進行選擇性沉積之方案
US10147584B2 (en) * 2017-03-20 2018-12-04 Varian Semiconductor Equipment Associates, Inc. Apparatus and techniques for decelerated ion beam with no energy contamination
TWI641064B (zh) * 2017-09-19 2018-11-11 台灣積體電路製造股份有限公司 分析試片及其製備方法與材料分析的方法
KR102376835B1 (ko) 2017-09-25 2022-03-21 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN112930605B (zh) * 2018-09-07 2022-07-08 苏州晶湛半导体有限公司 半导体结构及其制备方法
JP7072477B2 (ja) * 2018-09-20 2022-05-20 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US11107662B2 (en) * 2019-08-19 2021-08-31 Lyten, Inc. Reactor system coupled to an energy emitter control circuit
KR20210087823A (ko) * 2020-01-03 2021-07-13 삼성전자주식회사 선택적 그래핀 성장 방법
CN113445015A (zh) * 2020-03-26 2021-09-28 中国科学院微电子研究所 一种集成镀膜设备的样品传输装置
JP7370293B2 (ja) * 2020-03-31 2023-10-27 本田技研工業株式会社 レーザ加工装置及びレーザ加工方法
WO2022055609A2 (en) * 2020-08-31 2022-03-17 Lyten, Inc. Reactor system coupled to an energy emitter control circuit
CN113871526B (zh) * 2021-09-17 2023-07-25 Tcl华星光电技术有限公司 显示面板的制作方法及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654245A (en) * 1993-03-23 1997-08-05 Sharp Microelectronics Technology, Inc. Implantation of nucleating species for selective metallization and products thereof
US7183183B2 (en) * 2003-07-23 2007-02-27 Tokyo Electron Limited Method for using ion implantation to treat the sidewalls of a feature in a low-k dielectric film
US20120231611A1 (en) * 2009-09-02 2012-09-13 L'air Liquide Societe Anonyme Pour L'exploitation Des Procedes Georges Claude Dihalide germanium(ii) precursors for germanium-containing film depositions
US20150014777A1 (en) * 2013-07-15 2015-01-15 Globalfoundries Inc. Channel semiconductor alloy layer growth adjusted by impurity ion implantation

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4290843A (en) * 1980-02-19 1981-09-22 Texas Instruments Incorporated Epitaxial growth of magnetic memory film on implanted substrate
JPS63237517A (ja) 1987-03-26 1988-10-04 Canon Inc ３−５族化合物膜の選択形成方法
KR0161389B1 (ko) 1995-02-16 1999-01-15 윤종용 마스크 및 이를 사용한 패턴형성방법
US6458430B1 (en) 1999-12-22 2002-10-01 Axcelis Technologies, Inc. Pretreatment process for plasma immersion ion implantation
US6380004B2 (en) * 2000-02-02 2002-04-30 International Rectifier Corp. Process for manufacturing radhard power integrated circuit
US6524936B2 (en) 2000-12-22 2003-02-25 Axcelis Technologies, Inc. Process for removal of photoresist after post ion implantation
KR100598035B1 (ko) 2004-02-24 2006-07-07 삼성전자주식회사 전하 전송 이미지 소자의 제조 방법
KR100642747B1 (ko) * 2004-06-22 2006-11-10 삼성전자주식회사 Ｃｍｏｓ 트랜지스터의 제조방법 및 그에 의해 제조된ｃｍｏｓ 트랜지스터
US7666773B2 (en) * 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
KR100685598B1 (ko) 2005-12-30 2007-02-22 주식회사 하이닉스반도체 이온주입용 마스크 패턴 형성 방법
KR101344019B1 (ko) 2007-11-01 2013-12-24 삼성전자주식회사 이온 주입 방법
US8383318B2 (en) * 2009-02-19 2013-02-26 Brewer Science Inc. Acid-sensitive, developer-soluble bottom anti-reflective coatings
US7915703B2 (en) 2009-05-13 2011-03-29 Cree, Inc. Schottky diodes containing high barrier metal islands in a low barrier metal layer and methods of forming the same
EP2287668A1 (en) * 2009-06-26 2011-02-23 Rohm and Haas Electronic Materials, L.L.C. Methods of forming electronic devices
FR2960657B1 (fr) * 2010-06-01 2013-02-22 Commissariat Energie Atomique Procede de lithographie a dedoublement de pas
US8610233B2 (en) * 2011-03-16 2013-12-17 International Business Machines Corporation Hybrid MOSFET structure having drain side schottky junction
US8993451B2 (en) * 2011-04-15 2015-03-31 Freescale Semiconductor, Inc. Etching trenches in a substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654245A (en) * 1993-03-23 1997-08-05 Sharp Microelectronics Technology, Inc. Implantation of nucleating species for selective metallization and products thereof
US7183183B2 (en) * 2003-07-23 2007-02-27 Tokyo Electron Limited Method for using ion implantation to treat the sidewalls of a feature in a low-k dielectric film
US20120231611A1 (en) * 2009-09-02 2012-09-13 L'air Liquide Societe Anonyme Pour L'exploitation Des Procedes Georges Claude Dihalide germanium(ii) precursors for germanium-containing film depositions
US20150014777A1 (en) * 2013-07-15 2015-01-15 Globalfoundries Inc. Channel semiconductor alloy layer growth adjusted by impurity ion implantation

Also Published As

Publication number Publication date
US9754791B2 (en) 2017-09-05
US20160233100A1 (en) 2016-08-11
WO2016126846A1 (en) 2016-08-11
TW201639000A (zh) 2016-11-01

Similar Documents

Publication Publication Date Title
TWI675397B (zh) 利用掩模及方向性電漿處理之選擇性沉積
TWI620233B (zh) 選擇性沉積的方法與設備
TWI603388B (zh) ３ｄ結構半導體應用之利用圖案化自組裝單層的選擇性原子層沉積製程
JP7293211B2 (ja) 高エネルギー原子層エッチング
US11031247B2 (en) Method and apparatus for depositing a monolayer on a three dimensional structure
TWI703618B (zh) 用於圖案化具有所需尺度的材料層的方法
TW201239954A (en) Methods and apparatus for conformal doping
TWI665735B (zh) 針對半導體元件應用之先進３ｄ特徵的製造所用之轉換製程
JP5558480B2 (ja) Ｐ３ｉチャンバにおける共形ドープの改善
TW201732892A (zh) 在氫電漿處理之表面上使用摻雜物氣體之保形摻雜
TWI718495B (zh) 藉由對稱選擇性物理氣相沉積形成結構的方法與設備
US20240071773A1 (en) Ion implantation for increased adhesion with resist material
TW202414542A (zh) 離子佈植用於增加與阻劑材料的黏合

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees