JP2022137698A - 成膜方法および成膜システム - Google Patents

成膜方法および成膜システム Download PDF

Info

Publication number
JP2022137698A
JP2022137698A JP2021037317A JP2021037317A JP2022137698A JP 2022137698 A JP2022137698 A JP 2022137698A JP 2021037317 A JP2021037317 A JP 2021037317A JP 2021037317 A JP2021037317 A JP 2021037317A JP 2022137698 A JP2022137698 A JP 2022137698A
Authority
JP
Japan
Prior art keywords
film
substrate
self
forming
sam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021037317A
Other languages
English (en)
Inventor
秀司 東雲
Shuji Shinonome
進一 池
Chinichi Ike
有美子 河野
Yumiko Kono
博紀 村上
Hiroki Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021037317A priority Critical patent/JP2022137698A/ja
Priority to KR1020237033131A priority patent/KR20230150367A/ko
Priority to PCT/JP2022/007697 priority patent/WO2022190889A1/ja
Publication of JP2022137698A publication Critical patent/JP2022137698A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Abstract

【課題】膜の形成を望む領域から膜の形成を望まない領域へ迫り出した膜の部分を効率よく除去する。【解決手段】成膜方法は、準備工程、第１の成膜工程、第２の成膜工程、改質工程、および除去工程を含む。準備工程では、シリコンを含まない第１の膜と第２の膜とが表面に露出している基板が準備される。第１の成膜工程では、フッ素を含む官能基を有し、シリコンを含む第３の膜の成膜を抑制する自己組織化単分子膜が第１の膜上に成膜される。第２の成膜工程では、第２の膜上に第３の膜が成膜される。改質工程では、基板の温度が７０℃以下の状態で、水素および窒素を含有するガスを用いたプラズマにより自己組織化単分子膜を分解する。これにより、分解された自己組織化単分子膜に含まれる活性種により、自己組織化単分子膜の近傍に形成された第３の膜の側部がケイフッ化アンモニウムに改質される。除去工程では、ケイフッ化アンモニウムが除去される。【選択図】図２

Description

本開示の種々の側面および実施形態は、成膜方法および成膜システムに関する。
半導体デバイスの製造において、基板の表面の特定の領域に選択的に膜を形成する技術として、フォトグラフィ技術が広く用いられている。例えば、下層配線形成後に絶縁膜を成膜し、フォトリソグラフィおよびエッチングによりトレンチおよびビアホールを有するデュアルダマシン構造を形成し、トレンチおよびビアホールにＣｕ等の導電膜を埋め込んで配線を形成する。
しかし、近年、半導体デバイスの微細化が益々進んでおり、フォトリソグラフィ技術では位置合わせ精度が十分でない場合も生じている。
このため、フォトリソグラフィ技術を用いずに、基板の表面の特定の領域に、選択的に膜を形成する手法が求められている。そのような手法として、膜形成を望まない基板の表面の領域に自己組織化単分子膜(Self-Assembled Monolayer:ＳＡＭ)を形成する技術が提案されている（例えば特許文献１～４および非特許文献１～４参照）。ＳＡＭが形成された基板の表面の領域には所定の膜が形成されないため、ＳＡＭが形成されていない基板の表面の領域にのみ所定の膜を形成することができる。
特表２００７－５０１９０２号公報 特表２００７－５３３１５６号公報 特表２０１０－５４０７７３号公報 特表２０１３－５２００２８号公報
G. S. Oehrlein, D. Metzler, and C. Li "Atomic Layer Etching at the Tipping Point: An Overview" ECS J. Solid State Sci. Technol. 2015 vol. 4 no. 6 N5041-N5053 Ming Fang and Johnny C. Ho "Area-Selective Atomic Layer Deposition: Conformal Coating, Subnanometer Thickness Control, and Smart Positioning" ACS Nano, 2015, 9 (9), pp 8651-8654 Adriaan J. M. Mackus, Marc J. M. Merkx, and Wilhelmus M. M. Kessels "From the Bottom-Up: Toward Area-Selective Atomic Layer Deposition with High Selectivity" Chem. Mater., 2019, 31 (1), pp 2-12 Fatemeh Sadat Minaye Hashemi, Bradlee R. Birchansky, and Stacey F. Bent "Selective Deposition of Dielectrics: Limits and Advantages of Alkanethiol Blocking Agents on Metal-Dielectric Patterns" ACS Appl. Mater. Interfaces, 2016, 8 (48), pp 33264-33272
本開示は、膜の形成を望む領域から膜の形成を望まない領域へ迫り出した膜の部分を効率よく除去することができる成膜方法および成膜システムを提供する。
本開示の一側面は、基板に選択的に成膜を行う成膜方法であって、準備工程と、第１の成膜工程と、第２の成膜工程と、改質工程と、第１の除去工程とを含む。準備工程では、シリコンを含まない第１の膜と第２の膜とが表面に露出している基板が準備される。第１の成膜工程では、フッ素を含む官能基を有し、シリコンを含む第３の膜の成膜を抑制する自己組織化単分子膜を成膜するための化合物を基板上に供給することにより、第１の膜上に自己組織化単分子膜が成膜される。第２の成膜工程では、第２の膜上に第３の膜が成膜される。改質工程では、基板の温度が７０℃以下の状態で、水素および窒素を含有するガスを用いたプラズマにより自己組織化単分子膜を分解する。これにより、分解された自己組織化単分子膜に含まれる活性種により、自己組織化単分子膜の近傍に形成された第３の膜の側部がケイフッ化アンモニウムに改質される。第１の除去工程では、ケイフッ化アンモニウムが除去される。
本開示の種々の側面および実施形態によれば、膜の形成を望む領域から膜の形成を望まない領域へ迫り出した膜の部分を効率よく除去することができる。
図１は、本開示の一実施形態における成膜システムの一例を示す模式図である。 図２は、成膜方法の一例を示すフローチャートである。 図３は、ステップＳ１０において準備される基板の一例を模式的に示す断面図である。 図４は、プラズマ処理装置の一例を示す概略断面図である。 図５は、金属配線上にＳＡＭが成膜された後の基板の一例を模式的に示す断面図である。 図６は、誘電体膜が成膜された後の基板の一例を模式的に示す断面図である。 図７は、ＳＡＭが除去された後の基板の一例を模式的に示す断面図である。 図８は、誘電体膜の側部が除去された後の基板の一例を模式的に示す断面図である。 図９は、金属配線上にさらにＳＡＭが成膜された後の基板の一例を模式的に示す断面図である。 図１０は、誘電体膜の上に誘電体膜がさらに成膜された後の基板の一例を模式的に示す断面図である。 図１１は、ＳＡＭが除去された後の基板の一例を模式的に示す断面図である。 図１２は、誘電体膜の側部が除去された後の基板の一例を模式的に示す断面図である。 図１３は、ケイフッ化アンモニウムの蒸気圧曲線を示す図である。 図１４は、成膜方法の他の例を示すフローチャートである。 図１５は、成膜方法のさらなる他の例を示すフローチャートである。
以下に、開示される成膜方法および成膜システムの実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により、開示される成膜方法および成膜システムが限定されるものではない。
ところで、従来の選択成膜では、表面に金属膜および絶縁膜が露出している基板が準備され、金属膜上に酸化膜の成膜を抑制するＳＡＭが形成され、絶縁膜上に酸化膜が成膜される。この時、金属膜上への酸化膜の成膜がＳＡＭにより抑制されるため、金属膜上には酸化膜が成膜されない。
しかし、絶縁膜上に酸化膜が成膜される過程で、酸化膜は、厚さ方向だけでなく横方向にも成長する。酸化膜の膜厚が大きくなると、酸化膜の横方向への成長量も大きくなる。そのため、酸化膜の側部が金属膜の領域に迫り出し、金属膜の領域の一部が酸化膜で覆われる場合がある。金属膜の領域が酸化膜で覆われると、その後の工程で金属膜に接続される電極が形成された場合、金属膜の領域に迫り出した酸化膜の近傍の電極が細くなり、電極の抵抗値が高くなってしまう。また、金属膜の周囲が絶縁膜に囲まれている場合、絶縁膜の領域から迫り出した酸化膜によって金属膜の領域が全て覆われてしまう場合もある。
そこで、本開示は、膜の形成を望む領域から膜の形成を望まない領域へ迫り出した膜の部分を効率よく除去することができる技術を提供する。
［成膜システム］
図１は、本開示の一実施形態における成膜システム１００の一例を示す模式図である。成膜システム１００は、プラズマ処理装置２００、ＳＡＭ供給装置３００、成膜装置４００、および加熱装置５００を有する。プラズマ処理装置２００、ＳＡＭ供給装置３００、成膜装置４００、および加熱装置５００は、１つ以上の処理装置の一例である。これらの装置は、平面形状が七角形をなす真空搬送室１０１の４つの側壁にそれぞれゲートバルブＧを介して接続されている。成膜システム１００は、マルチチャンバータイプの真空処理システムである。真空搬送室１０１内は、真空ポンプにより排気されて予め定められた真空度に保たれている。成膜システム１００は、プラズマ処理装置２００、ＳＡＭ供給装置３００、成膜装置４００、および加熱装置５００を用いて、シリコンを含まない第１の膜および第２の膜が表面に露出している基板Ｗの第２の膜上に、シリコンを含む第３の膜を選択的に成膜する。本実施形態において、第１の膜は例えばシリコンを含まない金属膜であり、第２の膜は例えば絶縁膜であり、第３の膜は例えばシリコンを含む誘電体膜である。
プラズマ処理装置２００は、基板Ｗの表面をプラズマにより処理する。例えば、プラズマ処理装置２００は、表面に第１の膜および第２の膜が露出している基板Ｗにおいて、第１の膜の表面に形成された不純物を含む層（例えば自然酸化膜）を、プラズマを用いて除去する。また、プラズマ処理装置２００は、後述するＳＡＭ供給装置３００によって第１の膜上に形成された自己組織化単分子膜（以下、ＳＡＭと記載する）を、プラズマを用いて分解する。自然酸化膜の除去およびＳＡＭの分解は、水素ガス、窒素ガス、アンモニアガス、またはアルゴンガスのうち、少なくともいずれかを含むガスをプラズマ化させ、プラズマに含まれるイオンや活性種等によって行われる。
ＳＡＭ供給装置３００は、基板Ｗの表面に、ＳＡＭを形成するための有機化合物のガスを供給することにより、基板Ｗの第１の膜の領域にＳＡＭを成膜する。本実施形態におけるＳＡＭは、第２の膜の表面に吸着せず第１の膜の表面に吸着する機能と、第３の膜の成膜を抑制する機能とを有する。
本実施形態において、ＳＡＭを形成するための有機化合物は、例えば、第１の膜の表面に吸着する結合性官能基、フッ素を含む機能性官能基、および、結合性官能基と機能性官能基とをつなぐアルキル鎖を有する有機化合物である。
第１の膜が例えば金や銅等である場合、ＳＡＭを形成するための有機化合物としては、例えば一般式「Ｒ－ＳＨ」で表されるチオール系化合物を用いることができる。ここで、「Ｒ」には、フッ素原子および炭素原子が含まれる。チオール系化合物は、金や銅等の金属の表面には吸着し、酸化物やカーボンの表面には吸着しない性質を有する。このようなチオール系化合物としては、例えばＣＦ3(ＣＦ2)XＣＨ2ＣＨ2ＳＨ、ＣＦ3(ＣＦ2)XＣＨ2ＣＨ2ＰＯ(ＯＨ)2、ＨＳ-(ＣＨ2)11-Ｏ-(ＣＨ2)2-(ＣＦ2)5-ＣＦ3、またはＨＳ-(ＣＨ2)11-Ｏ-ＣＨ2-Ｃ6Ｆ5等を用いることができる。なお、前述の組成式において、Ｘは１から７の整数である。
なお、第１の膜が例えば酸化アルミニウムや酸化ハフニウム等である場合、ＳＡＭを形成するための有機化合物としては、例えば一般式「Ｒ－Ｓｉ（ＯＣＨ3）3」または「Ｒ－ＳｉＣｌ3」で表される有機シラン系化合物を用いることができる。また、第１の膜が例えば銅や酸化アルミニウム等である場合、ＳＡＭを形成するための有機化合物としては、例えば一般式「Ｒ－Ｐ（＝Ｏ）（ＯＨ）2」で表されるホスホン酸系化合物を用いることができる。また、第１の膜が例えば酸化アルミニウムや酸化ハフニウム等である場合、ＳＡＭを形成するための有機化合物としては、例えば一般式「Ｒ－Ｎ＝Ｃ＝Ｏ」で表されるイソシアナート系化合物を用いることができる。
本実施形態において、第１の膜は、第２の膜よりもＳＡＭが吸着しやすい膜である。このような第１の膜、第２の膜、第３の膜、およびＳＡＭの材料の組み合わせとしては、例えば、以下の表１～表４に示されるような組み合わせが考えられる。なお、以下の表１～表４に示される組み合わせでは、第１の膜の材料と第２の膜の材料とが異なり、かつ、第１の膜の材料と第３の膜の材料とが異なることを前提としている。
Figure 2022137698000002
Figure 2022137698000003
Figure 2022137698000004
Figure 2022137698000005
成膜装置４００は、ＳＡＭ供給装置３００によってＳＡＭが成膜された基板Ｗの第２の膜上に第３の膜を成膜する。本実施形態において、成膜装置４００は、原料ガスおよび反応ガスを用いたＡＬＤ（Atomic Layer Deposition）により、基板Ｗの第２の膜の領域に第３の膜を成膜する。第３の膜が例えばアルミニウム含有シリコン酸化膜である場合、原料ガスとしては、例えばＴＰＳＯＬ（Tris(tert-pentoxy)silanol）およびＴＭＡ（TriMethylAluminium）のガスが用いられる。
成膜装置４００によって第２の膜上に第３の膜が成膜された基板Ｗは、プラズマ処理装置２００によって、基板Ｗの温度が７０℃以下（例えば３０℃）に制御された状態でプラズマ処理される。これにより、第１の膜上に形成されたＳＡＭが分解され、分解されたＳＡＭに含まれる活性種により、ＳＡＭの近傍に形成された第３の膜の側部がケイフッ化アンモニウム（ＡＦＳ：Ammonium FluoroSilicate）に改質される。
加熱装置５００は、側部がケイフッ化アンモニウムに改質された第３の膜を有する基板Ｗを加熱する。本実施形態において、加熱装置５００は、側部がケイフッ化アンモニウムに改質された第３の膜を有する基板Ｗを、例えば１００℃以上２５０℃以下の範囲内の温度（例えば１５０℃）に加熱する。これにより、ケイフッ化アンモニウムに改質された第３の膜の側部が昇華し、除去される。
真空搬送室１０１の他の３つの側壁には、３つのロードロック室１０２がゲートバルブＧ１を介して接続されている。ロードロック室１０２を挟んで真空搬送室１０１の反対側には、大気搬送室１０３が設けられている。３つのロードロック室１０２のそれぞれは、ゲートバルブＧ２を介して大気搬送室１０３に接続されている。ロードロック室１０２は、大気搬送室１０３と真空搬送室１０１との間で基板Ｗを搬送する際に、大気圧と真空との間で圧力制御を行う。
大気搬送室１０３のゲートバルブＧ２が設けられた側面とは反対側の側面には、基板Ｗを収容するキャリア（ＦＯＵＰ（Front-Opening Unified Pod）等）Ｃを取り付けるための３つのポート１０５が設けられている。また、大気搬送室１０３の側壁には、基板Ｗのアライメントを行うためのアライメント室１０４が設けられている。大気搬送室１０３内には清浄空気のダウンフローが形成される。
真空搬送室１０１内には、ロボットアーム等の搬送機構１０６が設けられている。搬送機構１０６は、プラズマ処理装置２００、ＳＡＭ供給装置３００、成膜装置４００、加熱装置５００、およびそれぞれのロードロック室１０２の間で基板Ｗを搬送する。搬送機構１０６は、独立に移動可能な２つのアーム１０７ａおよび１０７ｂを有する。
大気搬送室１０３内には、ロボットアーム等の搬送機構１０８が設けられている。搬送機構１０８は、それぞれのキャリアＣ、それぞれのロードロック室１０２、およびアライメント室１０４の間で基板Ｗを搬送する。
成膜システム１００は、メモリ、プロセッサ、および入出力インターフェイスを有する制御装置１１０を有する。メモリには、プロセッサによって実行されるプログラム、および、各処理の条件等を含むレシピが格納されている。プロセッサは、メモリから読み出したプログラムを実行し、メモリ内に記憶されたレシピに基づいて、入出力インターフェイスを介して、成膜システム１００の各部を制御する。
［成膜方法］
図２は、成膜方法の一例を示すフローチャートである。本実施形態では、例えば図１に示された成膜システム１００により、シリコンを含まない第１の膜および第２の膜が表面に露出している基板Ｗにおいて、第２の膜上に選択的にシリコンを含む第３の膜が成膜される。図２のフローチャートに示された成膜方法は、制御装置１１０が成膜システム１００の各部を制御することによって実現される。以下では、第１の実施形態における成膜方法の一例を、図３～図１２を参照しながら説明する。また、以下では、第１の膜が金属配線１０、第２の膜がバリア膜１１および層間絶縁膜１２、第３の膜が誘電体膜１４である場合を例に説明する。
まず、表面に金属配線１０、バリア膜１１、および層間絶縁膜１２が露出している基板Ｗが準備される（Ｓ１０）。ステップＳ１０は、準備工程の一例である。ステップＳ１０では、例えば図３に示されるように、Ｌｏｗ－ｋ材料により形成された層間絶縁膜１２の溝にバリア膜１１および金属配線１０が埋め込まれた基板Ｗが準備される。図３は、ステップＳ１０において準備される基板Ｗの一例を示す断面図である。本実施形態において、金属配線１０は例えばシリコンを含まない銅であり、バリア膜１１は例えばシリコンを含まない窒化タンタルであり、層間絶縁膜１２は例えばシリコン酸化膜である。
ステップＳ１０において準備された基板Ｗは、キャリアＣに収容されてポート１０５にセットされる。そして、搬送機構１０８によってキャリアＣから取り出され、アライメント室１０４を経由した後に、いずれかのロードロック室１０２内に搬入される。そして、ロードロック室１０２内が真空排気された後、搬送機構１０６によって、基板Ｗがロードロック室１０２から搬出され、プラズマ処理装置２００内に搬入される。
次に、プラズマ処理装置２００によって、金属配線１０の表面に形成された自然酸化膜および前工程で形成された有機物、もしくは搬送中に付着した有機物が除去される（Ｓ１１）。ステップＳ１１は、第２の除去工程の一例である。ステップＳ１１は、例えば図４に示されるようなプラズマ処理装置２００によって実行される。図４は、プラズマ処理装置２００の一例を示す概略断面図である。本実施形態におけるプラズマ処理装置２００は、例えば容量結合型平行平板プラズマ処理装置である。プラズマ処理装置２００は、例えば表面が陽極酸化処理されたアルミニウム等によって形成され、内部に略円筒形状の空間が形成された処理容器２１０を有する。処理容器２１０は保安接地されている。
処理容器２１０内には、基板Ｗが載置される略円筒形状のステージ２２０が設けられている。ステージ２２０は、例えばアルミニウム等で形成されている。ステージ２２０は、絶縁体を介して処理容器２１０の底部に支持されている。
処理容器２１０の底部には、排気口２１１が設けられている。排気口２１１には、排気管２１２を介して排気装置２１３が接続されている。排気装置２１３は、例えばターボ分子ポンプ等の真空ポンプを有しており、処理容器２１０内を予め定められた真空度まで減圧することができる。
処理容器２１０の側壁には、基板Ｗを搬入および搬出するための開口２１４が形成されており、開口２１４は、ゲートバルブＧによって開閉される。
ステージ２２０の上方には、ステージ２２０と対向するようにシャワーヘッド２３０が設けられている。シャワーヘッド２３０は、絶縁部材２１５を介して処理容器２１０の上部に支持されている。ステージ２２０とシャワーヘッド２３０とは、互いに略平行となるように処理容器２１０内に設けられている。
シャワーヘッド２３０は、天板保持部２３１および天板２３２を有する。天板保持部２３１は、例えば表面が陽極酸化処理されたアルミニウム等により形成されており、その下部に天板２３２を着脱自在に支持する。
天板保持部２３１には、拡散室２３３が形成されている。天板保持部２３１の上部には、拡散室２３３に連通する導入口２３６が形成されており、天板保持部２３１の底部には、拡散室２３３に連通する複数の流路２３４が形成されている。導入口２３６には、配管を介してガス供給源２３８が接続されている。ガス供給源２３８は、水素ガス等の処理ガスの供給源である。
天板２３２には、天板２３２を厚さ方向に貫通する複数の貫通口２３５が形成されている。１つの貫通口２３５は、１つの流路２３４に連通している。ガス供給源２３８から導入口２３６を介して拡散室２３３内に供給された処理ガスは、拡散室２３３内を拡散し、複数の流路２３４および貫通口２３５を介して処理容器２１０内にシャワー状に供給される。
シャワーヘッド２３０の天板保持部２３１には、高周波電源２３７が接続されている。高周波電源２３７は、予め定められた周波数の高周波電力を天板保持部２３１に供給する。高周波電力の周波数は、例えば４５０ｋＨｚ～２．５ＧＨｚの範囲内の周波数である。天板保持部２３１に供給された高周波電力は、天板保持部２３１の下面から処理容器２１０内に放射される。処理容器２１０内に供給された処理ガスは、処理容器２１０内に放射された高周波電力によってプラズマ化される。そして、プラズマに含まれるイオンや活性種等が基板Ｗの表面に照射される。
ステップＳ１１における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：１００～３５０℃（好ましくは１５０℃）
圧力：１ｍＴｏｒｒ～１０Ｔｏｒｒ（好ましくは２Ｔｏｒｒ）
水素ガスの流量：１００～５０００ｓｃｃｍ（好ましくは２０００ｓｃｃｍ）
プラズマ生成用の高周波電力：１００～２０００Ｗ（好ましくは２００Ｗ）
処理時間：１～３００秒（好ましくは３０秒）
基板Ｗ上にプラズマに含まれるイオンや活性種等が照射されることにより、金属配線１０上に形成された自然酸化膜および前工程で形成された有機物、もしくは搬送中に付着した有機物が除去される。ステップＳ１１の処理が実行された後、基板Ｗは、搬送機構１０６によってプラズマ処理装置２００から搬出され、ＳＡＭ供給装置３００内に搬入される。
次に、ＳＡＭ供給装置３００によって、基板Ｗの金属配線１０上にＳＡＭが成膜される（Ｓ１２）。ステップＳ１２は、第１の成膜工程の一例である。ステップＳ１２では、基板Ｗが搬入されたＳＡＭ供給装置３００内に、ＳＡＭを形成するための有機化合物のガスが供給される。ＳＡＭを形成するための有機化合物としては、例えばフッ素原子を含む官能基を有するチオール系化合物を用いることができる。ＳＡＭ供給装置３００内に供給された有機化合物の分子は、基板Ｗ上において、バリア膜１１および層間絶縁膜１２の表面には吸着せず、金属配線１０の表面に吸着し、金属配線１０上にＳＡＭを形成する。
ステップＳ１２における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：１００～３５０℃（好ましくは１５０℃）
圧力：１～１００Ｔｏｒｒ（好ましくは５Ｔｏｒｒ）
有機化合物のガスの流量：５０～５００ｓｃｃｍ（好ましくは１００ｓｃｃｍ）
処理時間：１０～６００秒（好ましくは３００秒）
これにより、基板Ｗの状態は、例えば図５のようになる。図５は、金属配線１０上にＳＡＭ１３が成膜された後の基板Ｗの一例を示す断面図である。ステップＳ１２の処理が実行された後、基板Ｗは、搬送機構１０６によってＳＡＭ供給装置３００から搬出され、成膜装置４００内に搬入される。
次に、成膜装置４００によって、基板Ｗのバリア膜１１および層間絶縁膜１２上にシリコンを含む誘電体膜１４が成膜される（Ｓ１３）。ステップＳ１３は、第２の成膜工程の一例である。ステップＳ１３では、基板Ｗが搬入された成膜装置４００内に２種類の材料ガスが交互に供給されることにより、基板Ｗ上に誘電体膜１４が成膜される。本実施形態において、誘電体膜１４は、例えばアルミニウム含有シリコン酸化膜であり、成膜装置４００内に供給される２種類のガスは、例えばＴＰＳＯＬのガスおよびＴＭＡのガスである。
ステップＳ１３における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：１００～３５０℃（好ましくは１５０℃）
圧力：１～１００Ｔｏｒｒ（好ましくは５Ｔｏｒｒ）
ＴＰＳＯＬのガスの流量：１００～５００ｓｃｃｍ（好ましくは３００ｓｃｃｍ）
ＴＰＳＯＬのガスを流す時間：１～３００秒（好ましくは１２０秒）
ＴＭＡのガスの流量：１０～２００ｓｃｃｍ（好ましくは５０ｓｃｃｍ）
ＴＭＡのガスを流す時間：０．１～３０秒（好ましくは５秒）
ステップＳ１３の処理時間：１．３～４８０秒（好ましくは１３３秒）
これにより、例えば図６に示されるように、バリア膜１１および層間絶縁膜１２上に誘電体膜１４が成膜される。図６は、誘電体膜１４が成膜された後の基板Ｗの一例を示す断面図である。ステップＳ１３の処理が実行された後、基板Ｗは、搬送機構１０６によって成膜装置４００から搬出され、再びプラズマ処理装置２００内に搬入される。
ここで、ステップＳ１３により誘電体膜１４が成長する過程で、誘電体膜１４が厚さ方向だけでなく横方向にも成長する。これにより、例えば図６に示されるように、誘電体膜１４の一部が金属配線１０の領域に迫り出す。これにより、金属配線１０の領域の幅ΔＷ０よりも、誘電体膜１４の開口部の幅ΔＷ１が狭くなる。
次に、プラズマ処理装置２００によって、基板Ｗの金属配線１０上のＳＡＭ１３が分解される（Ｓ１４）。ステップＳ１４は、改質工程の一例である。ステップＳ１４では、基板Ｗの温度が７０℃以下（例えば３０℃）に制御される。そして、処理ガスがプラズマ化され、プラズマに含まれるイオンや活性種等により、金属配線１０上のＳＡＭ１３が分解される。そして、分解されたＳＡＭ１３に含まれる活性種により、ＳＡＭ１３の近傍に形成された誘電体膜１４がフッ化され、ケイフッ化アンモニウムに改質される。ただし、分解されたＳＡＭ１３に含まれる活性種は寿命が短いため、誘電体膜１４の上面に到達する前に失活する。そのため、例えば図７に示されるように、分解されたＳＡＭ１３に含まれる活性種により、主として、ＳＡＭ１３の近傍に形成された誘電体膜１４の側部１４ｓがケイフッ化アンモニウムに改質される。
ステップＳ１４において、処理容器２１０内に供給される処理ガスは、水素および窒素を含有するガスである。本実施形態において、ステップＳ１４で処理容器２１０内に供給される処理ガスは、例えば、アンモニアのガス、ヒドラジンのガス、または、水素ガスおよび窒素ガスの混合ガスである。
ステップＳ１４における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：０～７０℃（好ましくは３０℃）
圧力：０．１～１０Ｔｏｒｒ（好ましくは１Ｔｏｒｒ）
アンモニアガスの流量：１００～２０００ｓｃｃｍ（好ましくは１０００ｓｃｃｍ）
プラズマ生成用の高周波電力：１００～２０００Ｗ（好ましくは２００Ｗ）
処理時間：１～６０秒（好ましくは３０秒）
ステップＳ１４の処理が実行された後、基板Ｗは、搬送機構１０６によってプラズマ処理装置２００から搬出され、加熱装置５００内に搬入される。
次に、加熱装置５００によって基板Ｗが加熱される（Ｓ１５）。本実施形態において、加熱装置５００は、誘電体膜１４の側部１４ｓがケイフッ化アンモニウムに改質された基板Ｗを、例えば１００℃以上２５０℃以下の範囲内の温度（例えば１５０℃）に加熱する。この場合、加熱装置５００内の圧力は、例えば０．１～１０Ｔｏｒｒ（好ましくは０．５Ｔｏｒｒ）に制御される。これにより、ケイフッ化アンモニウムに改質された誘電体膜１４の側部１４ｓがガスとなって昇華し、除去される。ステップＳ１５は、第１の除去工程の一例である。
これにより、例えば図８に示されるように、誘電体膜１４の開口部の幅ΔＷ２が、金属配線１０の領域の幅ΔＷ０よりも広がる。図８は、誘電体膜１４の側部１４ｓが除去された後の基板Ｗの一例を示す断面図である。これにより、この後の工程で誘電体膜１４の開口部に金属配線１０に接続されるビアが形成された場合に、ビアの幅を金属配線１０の幅よりも広くすることができ、ビアの抵抗値の上昇を抑制することができる。
次に、ステップＳ１２～Ｓ１５の処理が予め定められた回数実行されたか否かが判定される（Ｓ１６）。予め定められた回数とは、層間絶縁膜１２上に予め定められた厚さの誘電体膜１４が形成されるまでステップＳ１２～Ｓ１５の処理が繰り返される回数である。ステップＳ１２～Ｓ１５が予め定められた回数実行されていない場合（Ｓ１６：Ｎｏ）、再びステップＳ１２に示された処理が実行されることにより、例えば図９に示されるように、金属配線１０の表面に再びＳＡＭ１３が成膜される。
そして、再びステップＳ１３に示された処理が実行されることにより、バリア膜１１および誘電体膜１４上に誘電体膜１４がさらに成膜される。これにより、例えば図１０に示されるように、誘電体膜１４の一部が金属配線１０の領域に再び迫り出し、誘電体膜１４の開口部の幅ΔＷ３が、金属配線１０の領域の幅ΔＷ０よりも狭くなる。
そして、再びステップＳ１４に示された処理が実行されることにより、プラズマによってＳＡＭ１３が分解され、例えば図１１に示されるように、ＳＡＭ１３の近傍の誘電体膜１４の側部１４ｓがケイフッ化アンモニウムに改質される。
そして、再びステップＳ１５に示された処理が実行されることにより、ケイフッ化アンモニウムに改質された誘電体膜１４の側部１４ｓが除去される。これにより、例えば図１２に示されるように、誘電体膜１４の開口部の幅ΔＷ４が、金属配線１０の領域の幅ΔＷ０よりも広くなる。
このように、ステップＳ１２～Ｓ１５が繰り返されることにより、誘電体膜１４の開口部の幅を、金属配線１０の領域の幅ΔＷ０よりも広く維持しつつ、金属配線１０の周囲に任意の厚さの誘電体膜１４を成膜することが可能となる。
図１３は、ケイフッ化アンモニウムの蒸気圧曲線を示す図である。図１３を参照すると、ケイフッ化アンモニウムの温度が低い程、ケイフッ化アンモニウムの蒸気圧が低くなっている。例えば、ケイフッ化アンモニウムの温度が１００℃のときの蒸気圧は約８００ｍＴｏｒｒであり、ケイフッ化アンモニウムの温度が７０℃のときの蒸気圧は約１００ｍＴｏｒｒである。即ち、ケイフッ化アンモニウムの温度が１００℃と７０℃とでは、蒸気圧の大きさが１桁異なっている。
例えば５００ｍＴｏｒｒ以下の低圧条件で基板Ｗの処理が行われる場合、基板Ｗの温度を７０℃以下に制御すると、ケイフッ化アンモニウムの蒸気圧が５００ｍＴｏｒｒより低い約１００ｍＴｏｒｒ以下となる。これにより、低圧条件下で基板Ｗの温度を７０℃以下に制御すると、ケイフッ化アンモニウムの昇華が起こりにくくなる。即ち、低圧条件下で基板Ｗの温度が７０℃以下に制御されると、ケイフッ化アンモニウムが基板Ｗの表面に存在しやすいと考えられる。そのため、低圧条件下で基板Ｗの温度が７０℃以下に制御されると、基板Ｗの表面にケイフッ化アンモニウムが形成されやすくなると考えられる。
一方、例えば５００ｍＴｏｒｒ以下の低圧条件で基板Ｗの処理が行われる場合、基板Ｗの温度を１００℃以上に制御すると、ケイフッ化アンモニウムの蒸気圧が５００ｍＴｏｒｒより高い約８００ｍＴｏｒｒ以上となる。これにより、低圧条件下で基板Ｗの温度を１００℃以上に制御すると、ケイフッ化アンモニウムの昇華が起こやすくなる。即ち、低圧条件下で基板Ｗの温度が１００℃以上に制御されると、ケイフッ化アンモニウムが基板Ｗの表面に存在しにくくなると考えられる。そのため、低圧条件下で基板Ｗの温度が１００℃以上に制御されると、基板Ｗの表面のケイフッ化アンモニウムが昇華されやすくなると考えられる。
以上の検討により、例えば５００ｍＴｏｒｒ以下の低圧条件下でケイフッ化アンモニウムが形成されるステップＳ１４では、基板Ｗの温度は７０℃以下に制御されることが好ましい。これにより、１回のステップＳ１４の実行により、誘電体膜１４の側部１４ｓのより深い部分までケイフッ化アンモニウムに改質することができる。また、例えば５００ｍＴｏｒｒ以下の低圧条件下でケイフッ化アンモニウムが除去されるステップＳ１５では、基板Ｗの温度は１００℃以上に制御されることが好ましい。これにより、１回のステップＳ１５の実行により、誘電体膜１４の側部１４ｓに形成されたケイフッ化アンモニウムを効率よく昇華させ、除去することができる。
以上、本開示の一実施形態について説明した。本実施形態における成膜方法は、基板Ｗに選択的に成膜を行う成膜方法であって、準備工程と、第１の成膜工程と、第２の成膜工程と、改質工程と、第１の除去工程とを含む。準備工程では、シリコンを含まない第１の膜および第２の膜が表面に露出している基板Ｗが準備される。第１の成膜工程では、フッ素を含む官能基を有し、第３の膜の成膜を抑制するＳＡＭ１３を成膜するための化合物を基板Ｗ上に供給することにより、金属配線１０上にＳＡＭ１３が成膜される。第２の成膜工程では、第２の膜上に誘電体膜１４が成膜される。改質工程では、基板Ｗの温度が７０℃以下の状態で、水素および窒素を含有するガスを用いたプラズマによりＳＡＭ１３を分解する。これにより、分解されたＳＡＭ１３に含まれる活性種により、ＳＡＭ１３の近傍に形成された第３の膜の側部がケイフッ化アンモニウムに改質される。第１の除去工程では、ケイフッ化アンモニウムが除去される。これにより、膜の形成を望む領域から膜の形成を望まない領域へ迫り出した膜の部分を効率よく除去することができる。
上記した実施形態における第１の除去工程では、基板Ｗを１００℃以上２５０℃以下の範囲内の温度に加熱することにより、第３の膜の側部に形成されたケイフッ化アンモニウムを除去する。これにより、簡易な装置で第３の膜の側部に形成されたケイフッ化アンモニウムを除去することができる。
上記した実施形態において、第１の成膜工程、第２の成膜工程、改質工程、および第１の除去工程は、この順番で２回以上繰り返される。これにより、誘電体膜１４の開口部の幅を、金属配線１０の領域の幅よりも広く維持しつつ、金属配線１０の周囲に任意の厚さの誘電体膜１４を成膜することができる。
上記した実施形態において、第１の膜は、銅、コバルト、ルテニウム、またはタングステン等のシリコンを含まない金属膜である。また、第２の膜は、シリコン酸化膜、シリコン窒化膜、炭化シリコン、炭素含有シリコン酸化膜、炭素含有シリコン窒化膜、または炭素窒素含有シリコン酸化膜等の絶縁膜である。また、第３の膜は、シリコン酸化膜またはアルミニウム含有シリコン酸化膜等のシリコンを含む誘電体膜である。
上記した実施形態において、ＳＡＭ１３を成膜するための化合物は、第１の膜の表面に吸着する結合性官能基と、フッ素を含む機能性官能基とを有する。また、ＳＡＭ１３を成膜するための化合物は、例えばチオール系化合物である。これにより、第３の膜をフッ化させることができるＳＡＭ１３を、第１の膜に吸着させることができる。
上記した実施形態において、第１の成膜工程の前に実行され、基板Ｗの表面をプラズマに晒すことにより、第１の膜上に形成された自然酸化膜等の不純物を含む層を除去する第２の除去工程をさらに含む。これにより、第１の膜上に効率よくＳＡＭ１３を吸着させることができる。
［その他］
なお、本願に開示された技術は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
例えば、上記した実施形態において、成膜システム１００には、プラズマ処理装置２００、ＳＡＭ供給装置３００、成膜装置４００、および加熱装置５００がそれぞれ１台ずつ設けられるが、開示の技術はこれに限られない。例えば、成膜システム１００には、最も時間のかかる処理を行う装置が複数設けられ、それ以外の処理については、１台の装置で実現するようにしてもよい。例えば、ステップＳ１２の処理に時間がかかる場合、ステップＳ１２の処理を行うＳＡＭ供給装置３００が複数設けられ、Ｓ１３～Ｓ１５の処理を行う装置が１台ずつ設けられてもよい。これにより、複数の基板Ｗを処理する場合の処理のスループットを向上させることができる。また、上記した実施形態において、ステップＳ１１およびＳ１２は、それぞれプラズマ処理装置２００およびＳＡＭ供給装置３００で実行されるが、開示の技術はこれに限らない。例えば、ステップＳ１１およびＳ１２は同一の装置で実行されてもよい。また、１つの処理装置により、図２に例示された全ての処理が実行されてもよい。これにより、基板Ｗの搬入および搬出に要する時間を省くことができ、処理のスループットを向上させることができる。また、プラズマ処理装置２００でステップＳ１１およびＳ１２が実行され、ＳＡＭ供給装置３００でステップＳ１３が実行され、成膜装置４００でステップＳ１４が実行され、加熱装置５００でステップＳ１５が実行されてもよい。これにより、成膜システム１００を効率的に利用することができる。また、温度制御の観点から、例えば、自然酸化膜を除去するステップＳ１１を行うプラズマ処理装置２００とは別に、第２のプラズマ処理装置（加熱装置５００の代わり）を設け、第２のプラズマ処理装置でＳＡＭを分解するステップＳ１４を実施し、ＳＡＭを成膜するステップＳ１２と、基板を加熱するステップ１５の処理をＳＡＭ供給装置３００で行うようにしてもよい。これにより、成膜システム１００を効率的に利用することができる。
また、上記した実施形態では、ステップＳ１２～Ｓ１５が、この順番で繰り返し実行されるが、開示の技術はこれに限られない。例えば図１４に示されるように、ステップＳ１２～Ｓ１５が実行された後に、ステップＳ２０～Ｓ２２に示される処理がこの順番で１回以上実行されてもよい。図１４は、成膜方法の他の例を示すフローチャートである。ステップＳ２０は、金属配線１０上にＳＡＭ１３を成膜する処理であり、ステップＳ１２と同様の処理である。ステップＳ２１は、プラズマによりＳＡＭ１３を分解し、分解されたＳＡＭ１３に含まれる活性種により誘電体膜１４の側部１４ｓをケイフッ化アンモニウムに改質する処理であり、ステップＳ１４と同様の処理である。ステップＳ２２は、基板Ｗを加熱することにより、ケイフッ化アンモニウムに改質された誘電体膜１４の側部１４ｓを除去する処理であり、ステップＳ１５と同様の処理である。ステップＳ２３では、ステップＳ２０～Ｓ２２の処理が予め定められた回数実行されたか否かが判定される。予め定められた回数とは、誘電体膜１４の開口部の幅が、金属配線１０の領域の幅ΔＷ０よりも広くなるまでステップＳ２０～Ｓ２２の処理が繰り返される回数である。図１３に例示された成膜方法では、ステップＳ１３において十分な厚さの誘電体膜１４が成膜される。そして、ステップＳ２０～Ｓ２２が繰り返されることで、誘電体膜１４の開口部の幅を金属配線１０の領域の幅ΔＷ０よりも広げることができる。
また、例えば図１５に示されるように、ステップＳ１２～Ｓ１５の処理、および、Ｓ２０～Ｓ２２の処理が予め定められた回数繰り返されたか否かを判定する処理（Ｓ３０）が実行されてもよい。これにより、ステップＳ１３において誘電体膜１４の膜厚が大きくなり過ぎ、誘電体膜１４の開口部が閉塞してしまうことを防止することができる。
また、上記した実施形態では、ステップＳ１５において基板Ｗが加熱されることにより、ケイフッ化アンモニウムに改質された誘電体膜１４の側部１４ｓがガスとなって昇華し、除去されるが、開示の技術はこれに限られない。例えば他の形態として、基板をプラズマに晒すことにより、ケイフッ化アンモニウムに改質された誘電体膜１４の側部１４ｓを除去してもよい。プラズマは、例えば、アルゴンガスや水素ガスまたはその組合せのガスからなるガスから生成することができる。これにより、基板Ｗ上のケイフッ化アンモニウムをより迅速に除去することができる。
なお、今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は多様な形態で具現され得る。また、上記の実施形態は、添付の特許請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
Ｗ 基板
１０ 金属配線
１１ バリア膜
１２ 層間絶縁膜
１３ ＳＡＭ
１４ 誘電体膜
１４ｓ 側部
１００ 成膜システム
１０１ 真空搬送室
１０２ ロードロック室
１０３ 大気搬送室
１０４ アライメント室
１０５ ポート
１０６ 搬送機構
１０７ アーム
１０８ 搬送機構
１１０ 制御装置
２００ プラズマ処理装置
２１０ 処理容器
２１１ 排気口
２１２ 排気管
２１３ 排気装置
２１４ 開口
２１５ 絶縁部材
２２０ ステージ
２３０ シャワーヘッド
２３１ 天板保持部
２３２ 天板
２３３ 拡散室
２３４ 流路
２３５ 貫通口
２３６ 導入口
２３７ 高周波電源
２３８ ガス供給源
３００ ＳＡＭ供給装置
４００ 成膜装置
５００ 加熱装置

Claims (11)

  1. 基板に選択的に成膜を行う成膜方法において、
    シリコンを含まない第１の膜と第２の膜とが表面に露出している基板を準備する準備工程と、
    フッ素を含む官能基を有し、シリコンを含む第３の膜の成膜を抑制する自己組織化単分子膜を成膜するための化合物を前記基板上に供給することにより、前記第１の膜上に前記自己組織化単分子膜を成膜する第１の成膜工程と、
    前記第２の膜上に前記第３の膜を成膜する第２の成膜工程と、
    前記基板の温度が７０℃以下の状態で、水素および窒素を含有するガスを用いたプラズマにより前記自己組織化単分子膜を分解することで、分解された前記自己組織化単分子膜に含まれる活性種により、前記自己組織化単分子膜の近傍に形成された前記第３の膜の側部をケイフッ化アンモニウムに改質させる改質工程と、
    前記ケイフッ化アンモニウムを除去する第１の除去工程と
    を含む成膜方法。
  2. 前記第１の除去工程では、前記基板を１００℃以上２５０℃以下の範囲内の温度に加熱することにより、前記第３の膜の側部に形成されたケイフッ化アンモニウムを除去する請求項１に記載の成膜方法。
  3. 前記第１の除去工程では、前記基板をプラズマに晒すことにより、前記第３の膜の側部に形成されたケイフッ化アンモニウムを除去する請求項１に記載の成膜方法。
  4. 前記第１の成膜工程、前記第２の成膜工程、前記改質工程、および前記第１の除去工程は、この順番で２回以上繰り返される請求項１から３のいずれか一項に記載の成膜方法。
  5. 前記第１の除去工程が実行された後に、前記第１の成膜工程、前記改質工程、および前記第１の除去工程がこの順番で１回以上実行される請求項１から３のいずれか一項に記載の成膜方法。
  6. 前記第１の膜は、シリコンを含まない金属膜であり、
    前記第２の膜は、絶縁膜であり、
    前記第３の膜は、シリコンを含む誘電体膜である請求項１から５のいずれか一項に記載の成膜方法。
  7. 前記第１の膜は、銅、コバルト、ルテニウム、またはタングステンであり、
    前記第２の膜は、シリコン酸化膜、シリコン窒化膜、炭化シリコン、炭素含有シリコン酸化膜、炭素含有シリコン窒化膜、または炭素窒素含有シリコン酸化膜であり、
    前記第３の膜は、シリコン酸化膜またはアルミニウム含有シリコン酸化膜である請求項１から６のいずれか一項に記載の成膜方法。
  8. 前記自己組織化単分子膜を成膜するための化合物は、前記第１の膜の表面に吸着する結合性官能基と、フッ素を含む機能性官能基とを有する請求項１から７のいずれか一項に記載の成膜方法。
  9. 前記自己組織化単分子膜を成膜するための化合物は、チオール系化合物である請求項８に記載の成膜方法。
  10. 前記第１の成膜工程の前に実行され、前記基板の表面をプラズマに晒すことにより、前記第１の膜上に形成された不純物を含む層を除去する第２の除去工程をさらに含む請求項１から９のいずれか一項に記載の成膜方法。
  11. １つ以上の処理装置と、
    前記処理装置を制御する制御装置と
    を備え、
    前記制御装置は、
    １つ以上の前記処理装置に含まれるいずれかの前記処理装置内に、シリコンを含まない第１の膜と第２の膜とが表面に露出している基板を搬入し、前記基板が搬入された前記処理装置を用いて、フッ素を含む官能基を有し、シリコンを含む第３の膜の成膜を抑制する自己組織化単分子膜を成膜するための化合物を前記基板上に供給することにより、前記第１の膜上に前記自己組織化単分子膜を成膜する第１の成膜工程と、
    １つ以上の前記処理装置に含まれるいずれかの前記処理装置を用いて、前記第２の膜上に前記第３の膜を成膜する第２の成膜工程と、
    １つ以上の前記処理装置に含まれるいずれかの前記処理装置を用いて、前記基板の温度が７０℃以下の状態で、水素および窒素を含有するガスを用いたプラズマにより前記自己組織化単分子膜を分解することで、分解された前記自己組織化単分子膜に含まれる活性種により、前記自己組織化単分子膜の近傍に形成された前記第３の膜の側部をケイフッ化アンモニウムに改質させる改質工程と、
    １つ以上の前記処理装置に含まれるいずれかの前記処理装置を用いて、前記ケイフッ化アンモニウムを除去する第１の除去工程と
    を実行する成膜システム。
JP2021037317A 2021-03-09 2021-03-09 成膜方法および成膜システム Pending JP2022137698A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021037317A JP2022137698A (ja) 2021-03-09 2021-03-09 成膜方法および成膜システム
KR1020237033131A KR20230150367A (ko) 2021-03-09 2022-02-24 성막 방법 및 성막 시스템
PCT/JP2022/007697 WO2022190889A1 (ja) 2021-03-09 2022-02-24 成膜方法および成膜システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021037317A JP2022137698A (ja) 2021-03-09 2021-03-09 成膜方法および成膜システム

Publications (1)

Publication Number Publication Date
JP2022137698A true JP2022137698A (ja) 2022-09-22

Family

ID=83227810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021037317A Pending JP2022137698A (ja) 2021-03-09 2021-03-09 成膜方法および成膜システム

Country Status (3)

Country Link
JP (1) JP2022137698A (ja)
KR (1) KR20230150367A (ja)
WO (1) WO2022190889A1 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102648A2 (en) 2003-05-09 2004-11-25 Asm America, Inc. Reactor surface passivation through chemical deactivation
US7030001B2 (en) 2004-04-19 2006-04-18 Freescale Semiconductor, Inc. Method for forming a gate electrode having a metal
US8030212B2 (en) 2007-09-26 2011-10-04 Eastman Kodak Company Process for selective area deposition of inorganic materials
US8293658B2 (en) 2010-02-17 2012-10-23 Asm America, Inc. Reactive site deactivation against vapor deposition
US10273577B2 (en) * 2015-11-16 2019-04-30 Applied Materials, Inc. Low vapor pressure aerosol-assisted CVD
US10074559B1 (en) * 2017-03-07 2018-09-11 Applied Materials, Inc. Selective poreseal deposition prevention and residue removal using SAM
JP2020056104A (ja) * 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
KR20210087445A (ko) * 2018-11-02 2021-07-12 도쿄엘렉트론가부시키가이샤 막 형성 방법 및 막 형성 장치
JP2020147792A (ja) * 2019-03-13 2020-09-17 東京エレクトロン株式会社 成膜方法および成膜装置
JP2021044534A (ja) * 2019-09-05 2021-03-18 東京エレクトロン株式会社 成膜方法
JP2022033558A (ja) * 2020-08-17 2022-03-02 東京エレクトロン株式会社 成膜方法および成膜システム

Also Published As

Publication number Publication date
KR20230150367A (ko) 2023-10-30
WO2022190889A1 (ja) 2022-09-15

Similar Documents

Publication Publication Date Title
KR102166792B1 (ko) 금속 층들 상에 실리콘 옥사이드를 증착하기 위한 방법들 및 장치
WO2022039032A1 (ja) 成膜方法および成膜システム
US20220336205A1 (en) Film formation method
TWI808199B (zh) 選擇性地形成膜之方法及系統
KR101974715B1 (ko) 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
WO2021044882A1 (ja) 成膜方法
CN110581067A (zh) 蚀刻方法及蚀刻装置
JP6559107B2 (ja) 成膜方法および成膜システム
KR20180116327A (ko) 기판 처리 방법
KR102589043B1 (ko) 성막 방법
US20210087691A1 (en) Film forming method
US11830741B2 (en) Method for forming film
WO2022190889A1 (ja) 成膜方法および成膜システム
WO2022070909A1 (ja) 成膜方法及び成膜装置
US20240030025A1 (en) Film formation method
WO2023282131A1 (ja) エッチング方法
KR102582899B1 (ko) 성막 방법
WO2023176535A1 (ja) 成膜方法及び成膜装置
US20220270870A1 (en) Deposition of silicon-based dielectric films
WO2021060092A1 (ja) 成膜方法及び成膜装置