KR102589043B1 - 성막 방법 - Google Patents

성막 방법 Download PDF

Info

Publication number
KR102589043B1
KR102589043B1 KR1020227012317A KR20227012317A KR102589043B1 KR 102589043 B1 KR102589043 B1 KR 102589043B1 KR 1020227012317 A KR1020227012317 A KR 1020227012317A KR 20227012317 A KR20227012317 A KR 20227012317A KR 102589043 B1 KR102589043 B1 KR 102589043B1
Authority
KR
South Korea
Prior art keywords
film
temperature
sam
substrate
self
Prior art date
Application number
KR1020227012317A
Other languages
English (en)
Other versions
KR20220058636A (ko
Inventor
시니치 이케
슈지 아즈모
유미코 가와노
츠토무 히로키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220058636A publication Critical patent/KR20220058636A/ko
Application granted granted Critical
Publication of KR102589043B1 publication Critical patent/KR102589043B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase

Abstract

고밀도인 자기 조직화 단분자 막을 원하는 영역에 선택적으로 형성할 수 있는 기술을 제공한다. 기판 상에 대상막을 형성하는 성막 방법이며, 제1 영역의 표면에 형성된 제1 재료의 층과, 제2 영역의 표면에 형성된 상기 제1 재료와는 다른 제2 재료의 층을 갖는 상기 기판을 준비하는 공정과, 기판 온도를 제1 온도로 제어하는 공정과, 자기 조직화 막의 원료 가스를 공급하여, 상기 제1 재료의 층의 표면에 상기 제1 온도에서 자기 조직화 막을 형성하는 공정과, 상기 기판 온도를 상기 제1 온도보다도 높은 제2 온도로 제어하는 공정과, 상기 자기 조직화 막의 원료 가스를 공급하여, 상기 제1 온도에서 상기 자기 조직화 막이 형성된 상기 제1 재료의 층 상에, 또한 상기 제2 온도에서 자기 조직화 막을 형성하는 공정을 포함하는 성막 방법이 제공된다.

Description

성막 방법
본 개시는 성막 방법에 관한 것이다.
특허문헌 1에는, 포토리소그래피 기술을 사용하지 않고, 기판의 특정 영역에 선택적으로 대상막을 형성하는 기술이 개시되어 있다. 구체적으로는, 대상막의 형성을 저해하는 자기 조직화 단분자 막(Self-Assembled Monolayer: SAM)을 기판의 일부 영역에 형성하고, 기판의 나머지 영역에 대상막을 형성하는 기술이 개시되어 있다.
일본 특허 공표 제2007-501902호 공보
본 개시는, 고밀도인 자기 조직화 단분자 막을 원하는 영역에 선택적으로 형성할 수 있는 기술을 제공한다.
본 개시의 일 양태에 의하면, 기판 상에 대상막을 형성하는 성막 방법이며, 제1 영역의 표면에 형성된 제1 재료의 층과, 제2 영역의 표면에 형성된 상기 제1 재료와는 다른 제2 재료의 층을 갖는 상기 기판을 준비하는 공정과, 기판 온도를 제1 온도로 제어하는 공정과, 자기 조직화 막의 원료 가스를 공급하여, 상기 제1 재료의 층의 표면에 상기 제1 온도에서 자기 조직화 막을 형성하는 공정과, 상기 기판 온도를 상기 제1 온도보다도 높은 제2 온도로 제어하는 공정과, 상기 자기 조직화 막의 원료 가스를 공급하여, 상기 제1 온도에서 상기 자기 조직화 막이 형성된 상기 제1 재료의 층 상에, 또한 상기 제2 온도에서 자기 조직화 막을 형성하는 공정을 포함하는 성막 방법이 제공된다.
하나의 측면에 의하면, 고밀도인 자기 조직화 단분자 막을 원하는 영역에 선택적으로 형성할 수 있다.
도 1은 제1 실시 형태에 따른 성막 방법을 나타내는 흐름도이다.
도 2a는 도 1에 도시하는 각 공정에서의 기판의 상태의 일례를 도시하는 단면도이다.
도 2b는 도 1에 도시하는 각 공정에서의 기판의 상태의 일례를 도시하는 단면도이다.
도 2c는 도 1에 도시하는 각 공정에서의 기판의 상태의 일례를 도시하는 단면도이다.
도 2d는 도 1에 도시하는 각 공정에서의 기판의 상태의 일례를 도시하는 단면도이다.
도 2e는 도 1에 도시하는 각 공정에서의 기판의 상태의 일례를 도시하는 단면도이다.
도 3은 제2 실시 형태에 따른 성막 방법을 나타내는 흐름도이다.
도 4a는 도 3에 도시하는 각 공정에서의 기판의 상태의 일례를 도시하는 단면도이다.
도 4b는 도 3에 도시하는 각 공정에서의 기판의 상태의 일례를 도시하는 단면도이다.
도 4c는 도 3에 도시하는 각 공정에서의 기판의 상태의 일례를 도시하는 단면도이다.
도 4d는 도 3에 도시하는 각 공정에서의 기판의 상태의 일례를 도시하는 단면도이다.
도 4e는 도 3에 도시하는 각 공정에서의 기판의 상태의 일례를 도시하는 단면도이다.
도 4f는 도 3에 도시하는 각 공정에서의 기판의 상태의 일례를 도시하는 단면도이다.
도 5는 일 실시 형태에 따른 성막 방법을 실시하기 위한 성막 시스템의 일례를 도시하는 모식도이다.
도 6은 성막 장치 및 SAM 형성 장치로서 사용할 수 있는 처리 장치의 일례를 도시하는 단면도이다.
이하, 본 개시를 실시하기 위한 형태에 대해서 도면을 참조하여 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 대해서는 동일한 번호를 부여함으로써 중복된 설명을 생략하는 경우가 있다. 이하에서는, 도면 중에 있어서의 상하 방향 또는 관계를 사용해서 설명하는데, 보편적인 상하 방향 또는 관계를 나타내는 것은 아니다.
<제1 실시 형태>
도 1은, 제1 실시 형태에 따른 성막 방법을 나타내는 흐름도이다. 도 2a 내지 도 2e는, 도 1에 도시하는 각 공정에서의 기판의 상태의 일례를 도시하는 단면도이다. 도 2a 내지 도 2e는, 각각 도 1에 도시하는 공정 S101 내지 S105에 대응하는 기판(10)의 상태를 나타낸다.
성막 방법은, 도 2a에 도시하는 바와 같이, 기판(10)을 준비하는 공정 S101을 포함한다. 준비하는 것은, 예를 들어 성막 장치의 처리 용기(챔버)의 내부에 기판(10)을 반입하는 것을 포함한다. 기판(10)은, 도전막(11), 자연 산화막(11A), 절연막(12) 및 하지 기판(15)을 포함한다.
기판(10)은, 제1 영역(A1) 및 제2 영역(A2)을 갖는다. 여기에서는, 일례로서, 제1 영역(A1) 및 제2 영역(A2)은 평면으로 보아 인접하고 있다. 도전막(11)은, 제1 영역(A1) 내에서 하지 기판(15)의 상면측에 마련되고, 절연막(12)은, 제2 영역(A2) 내에서 하지 기판(15)의 상면측에 마련된다. 자연 산화막(11A)은, 제1 영역(A1) 내에서 도전막(11)의 상면에 마련된다. 도 2a에서는, 기판(10)의 표면에 자연 산화막(11A) 및 절연막(12)이 노출되어 있다.
제1 영역(A1)의 수는, 도 2a에서는 1개이지만, 복수이어도 된다. 예를 들어 2개의 제1 영역(A1) 사이에 제2 영역(A2)이 있도록 배치되어도 된다. 마찬가지로, 제2 영역(A2)의 수는, 도 2a에서는 1개이지만, 복수이어도 된다. 예를 들어 2개의 제2 영역(A2) 사이에 제1 영역(A1)이 있도록 배치되어도 된다.
또한, 도 2a에서는 제1 영역(A1) 및 제2 영역(A2)만이 존재하지만, 제3 영역이 더 존재해도 된다. 제3 영역은, 제1 영역(A1)의 도전막(11) 및 제2 영역(A2)의 절연막(12)과는 다른 재료의 층이 노출되는 영역이다. 제3 영역은, 제1 영역(A1)과 제2 영역(A2)의 사이에 배치되어도 되고, 제1 영역(A1) 및 제2 영역(A2)의 밖에 배치되어도 된다.
도전막(11)은, 제1 재료의 층의 일례이다. 제1 재료는, 예를 들어 구리(Cu), 코발트(Co), 루테늄(Ru), 또는 텅스텐(W) 등의 금속이다. 이러한 금속의 표면은, 대기 중에서 시간의 경과와 함께 자연스럽게 산화된다. 그 산화물이 자연 산화막(11A)이다. 자연 산화막(11A)은, 환원 처리에 의해 제거 가능하다.
여기에서는, 일례로서, 도전막(11)이 구리(Cu)이며, 자연 산화막(11A)이 자연 산화에 의해 형성된 산화구리인 형태에 대해서 설명한다. 자연 산화막(11A)으로서의 산화구리는, CuO와 Cu2O를 포함할 수 있다. 도전막(11)에는, 예를 들어 트렌치(Cu 트렌치)가 형성되어 있어도 된다.
절연막(12)은, 제2 재료의 층의 일례이다. 제2 재료는, 예를 들어 규소(Si)를 포함하는 절연 재료이며, 일례로서, 유전율이 낮은 소위 low-k 재료제의 절연막이다. 절연막(12)은, 구체적으로는, 예를 들어 산화규소, 질화규소, 산질화규소, 탄화규소, 산탄화 규소, 또는 산탄질화규소 등이다. 이하, 산화규소를, 산소와 규소의 조성비에 관계없이 SiO라고도 표기한다. 마찬가지로, 질화규소를 SiN이라고도 표기하고, 산질화규소를 SiON이라고도 표기하고, 탄화규소를 SiC라고도 표기하고, 산탄화규소를 SiOC라고도 표기하고, 산탄질화규소를 SiOCN이라고도 표기한다. 본 실시 형태에서는, 제2 재료는 SiO이다.
하지 기판(15)은, 예를 들어 실리콘 웨이퍼 등의 반도체 기판이다. 기판(10)은, 하지 기판(15)과 도전막(11)의 사이에, 하지 기판(15) 및 도전막(11)과는 다른 재료로 형성되는 하지막을 더 포함하고 있어도 된다. 마찬가지로, 기판(10)은, 하지 기판(15)과 절연막(12)의 사이에, 하지 기판(15) 및 절연막(12)과는 다른 재료로 형성되는 하지막을 더 갖고 있어도 된다.
이러한 하지막은, 예를 들어 SiN층 등이어도 된다. SiN층 등은, 예를 들어 에칭을 스톱시키는 에칭 스톱 레이어이어도 된다.
성막 방법은, 자연 산화막(11A)(도 2a 참조)을 환원함으로써, 도 2b에 도시하는 바와 같이 기판(10)을 제작하는 공정 S102를 포함한다. 자연 산화막(11A)을 환원하기 위해서는, 예를 들어 성막 장치의 처리 용기에서의 수소(H2) 및 아르곤(Ar)의 유량을 각각 100sccm 내지 2000sccm 및 500sccm 내지 6000sccm으로 설정해서 처리 용기 내의 압력을 1torr 내지 100torr(133.32Pa 내지 13332.2Pa)로 설정한다. 그리고, 기판(10)이 150℃ 내지 350℃로 되도록 서셉터를 가열한다.
공정 S102에 의해, 자연 산화막(11A)으로서의 산화구리는 Cu로 환원되어 제거된다. 이 때문에, 도 2b에 도시하는 바와 같이, 도전막(11), 절연막(12) 및 하지 기판(15)을 포함하는 기판(10)이 얻어진다. 기판(10)의 제1 영역(A1)의 표면에는, 도전막(11)으로서의 Cu가 노출되어 있다.
또한, 자연 산화막(11A)의 환원 처리는, 드라이 프로세스에 한하지 않고, 웨트 프로세스이어도 된다.
성막 방법은, 도 2c 및 도 2d에 도시하는 바와 같이, SAM(13A) 및 SAM(13B)을 각각 형성하는 공정 S103 및 S104를 포함한다.
SAM(13A 및 13B)을 형성하기 위한 유기 화합물은, 티올계의 유기 화합물이라면, 플루오로카본계(CFx) 혹은 알킬계(CHx)의 어느 관능기를 갖고 있어도 되며, 예를 들어 CF3(CF2)[x]CH2CH2SH[x=0 내지 13], CH3(CH2)[x]CH2SH[x=1 내지 14]이면 된다. 또한, 플루오로카본계(CFx)에는, 플루오로벤젠티올도 포함된다.
여기서, 후술하는 대상막(14)을 제2 영역(A2)의 절연막(12) 상에 선택적으로 성막할 때, 제1 영역(A1)에의 대상막(14)의 성막을 완전히 블록하기 위해서는, 공정 S103 및 S104를 거쳐서 형성되는 SAM(13B)이 고밀도인 SAM인 것이 바람직하다.
SAM을 형성할 때의 기판 온도가 150℃보다도 높은 편이, 대상막(14)의 완전한 선택 성막을 실현할 수 있을 정도의 고밀도인 SAM을 형성할 수 있다. 그러나, SAM을 형성할 때의 기판 온도가 약 200℃보다도 높아지면, 도전막(11)의 Cu가 확산하는 경향이 보였다. 이러한 경향은, 특히 low-k 재료제의 절연막(12)을 사용하고 있는 경우에 현저하였다. Cu가 제2 영역(A2)에 확산하면, 제2 영역(A2)에도 SAM이 형성될 우려가 있다. 또한, 도전막(11)에 Cu 트렌치가 있을 경우에는, Cu 트렌치의 변형이 확인되었다.
그래서, 본 실시 형태에서는, SAM을 형성하는 공정을 2단계로 나누어, 1단계째의 공정 S103은 비교적 낮은 기판 온도에서 행하고, 2단계째의 공정 S104는, 공정 S103보다도 기판 온도를 높게 한다.
공정 S103에서, SAM(13A)은, 기판(10)을 제1 온도로 제어한 상태에서 형성된다. 공정 S104에서, SAM(13B)은, 기판(10)을 제1 온도보다도 높은 제2 온도로 승온한 상태에서 형성된다.
공정 S103에서는, 기판(10)(도 2b 참조)을 제1 온도로 제어한 상태에서 SAM(13A)을 형성하는 처리가 개시되어, 도 2c에 도시하는 바와 같이 SAM(13A)이 형성된다.
예를 들어, 가스 상태의 티올계의 유기 화합물(원료 가스) 및 아르곤(Ar)의 유량을 각각 50sccm 내지 500sccm 및 500sccm 내지 6000sccm으로 설정해서 성막 장치의 처리 용기 내의 압력을 1torr 내지 50torr(133.32Pa 내지 6666.1Pa)로 설정하고, 기판(10)이 100℃(제1 온도의 일례)로 되도록 서셉터를 가열한다. 공정 S103은, 일례로서 공정 S102와 동일한 처리 용기에서 행할 수 있다.
여기서, 공정 S103에서 SAM(13A)을 형성할 때의 제1 온도는, 도전막(11)의 Cu의 이동(확산)이 생기지 않는 온도이며 또한 후술하는 공정 S104에서의 제2 온도보다도 낮으면 된다. 제1 온도는, 일례로서, 50℃ 내지 200℃의 범위에서 상술한 바와 같은 조건을 충족하는 온도이면 된다. 여기에서는 일례로서, 제1 온도는 100℃이다.
상술한 바와 같은 티올계의 유기 화합물은, 금속과의 전자 교환이 발생하기 쉬운 화합물이다. 따라서, SAM은, 도전막(11)의 표면에 흡착되고, 전자의 교환이 발생하기 어려운 절연막(12)의 표면에는 흡착되기 어려운 성질을 갖는다. 그 결과, 처리 용기 내에 티올계의 가스 상태의 유기 화합물을 흐르게 하면서 성막을 행하면, 도전막(11)의 표면에만 SAM(13A)이 형성된다.
이 때문에, 공정 S103에 의해, 도전막(11)의 표면에 SAM(13A)이 형성되어, 도 2c에 도시하는 바와 같이, 제1 영역(A1)에 도전막(11) 및 SAM(13A), 제2 영역(A2)에 절연막(12)이 형성된 기판(10)이 얻어진다. 도 2c에서는, 기판(10)의 표면에 SAM(13A) 및 절연막(12)이 노출되어 있다.
공정 S103에서 형성되는 SAM(13A)은, 도전막(11)의 표면에 흡착된 원료 가스의 밀도가 낮고, 도 2c에 도시하는 바와 같이 도전막(11)의 Cu의 표면에 흡착되어, 생성된 SAM(13A)의 분자가 다양한 방향을 향하고 있는 상태로 된다. 여기에서는, 이러한 SAM(13A)을 도전막(11)의 Cu의 확산을 방지하는 패시베이션막으로서 사용한다.
이어서, 공정 S104에서는, 제1 온도보다도 높은 기판(10)을 제2 온도로 승온한 상태에서, 도 2d에 도시하는 바와 같이 SAM(13B)을 형성한다. SAM(13B)은, SAM(13A)이 형성되어 있는 도전막(11) 상에서 형성된다.
SAM(13B)을 형성하기 위해서는, 예를 들어 가스 상태의 티올계의 유기 화합물 및 아르곤(Ar)의 유량을 각각 50sccm 내지 500sccm 및 500sccm 내지 6000sccm으로 설정해서 성막 장치의 처리 용기 내의 압력을 1torr 내지 50torr(133.32Pa 내지 6666.1Pa)로 설정하고, 기판 온도가 150℃(제2 온도의 일례)로 되도록 서셉터를 가열한다.
여기서, 공정 S104에서 SAM(13B)을 형성할 때의 기판(10)의 제2 온도는, 공정 S103에서 SAM(13A)을 형성할 때의 기판 온도인 제1 온도보다도 높고, SAM의 분해가 생기지 않는 온도이면 된다. 제2 온도는, 일례로서 100℃ 내지 250℃의 범위이면 된다. 여기에서는 일례로서, 제2 온도는 150℃이다.
또한, 처리 용기가 고속 승강온 스테이지를 갖는 경우에는, 공정 S104는, 공정 S103과 동일한 처리 용기에서 행할 수 있다.
공정 S104는, 공정 S103보다도 높은 기판 온도에서 행해지기 때문에, 고밀도인 SAM(13B)이 얻어진다. 도 2d에 도시하는 SAM(13B)은, 고배향성 분자층으로 되어 있다. 고밀도로 형성된 분자간의 반데르발스힘에 의해, SAM(13B)의 분자가 높은 배향성과 안정성을 갖는 상태로 되어 있다.
이와 같이, 공정 S104에 의해 도전막(11)의 표면에 SAM(13B)이 형성되어, 도 2d에 도시하는 바와 같이, 제1 영역(A1)에 도전막(11) 및 SAM(13B), 제2 영역(A2)에 절연막(12)이 형성된 기판(10)이 얻어진다. 도 2d에서는, 기판(10)의 표면에 SAM(13B) 및 절연막(12)이 노출되어 있다.
공정 S104에서는, SAM(13B)은, SAM(13A)이 형성된 도전막(11)의 표면에만 흡착되고, 제2 영역(A2)의 절연막(12)에는 흡착되지 않는다. 공정 S104에서는, SAM(13A)의 분자끼리의 사이의 간극에 새롭게 형성되는 SAM의 분자가 들어가서, 도전막(11)의 표면에 흡착된다. 이에 의해, 고밀도인 SAM(13B)이 얻어진다. SAM(13B)은, SAM(13A)에 또한 SAM을 추가해서 고밀도로 한 구성을 갖는다. 이와 같이, SAM(13B)을 도전막(11)의 표면에 형성할 수 있다. SAM(13B)은, 대상막(14)의 제1 영역(A1)에의 형성을 저해한다.
또한, 여기에서는, 공정 S103 및 S104에서, 기판 온도를 제1 온도 및 제2 온도로 제어해서 SAM(13A 및 13B)을 각각 형성하는 것으로서 설명하였다. 그러나, 공정 S103은, 기판 온도를 제1 온도로 제어(승온)하는 공정과, 제1 온도로 승온하고 나서 SAM(13A)을 형성하는 공정으로 나누어서 파악해도 된다. 마찬가지로, 공정 S104는, 기판 온도를 제2 온도로 제어(승온)하는 공정과, 제2 온도로 승온하고 나서 SAM(13B)을 형성하는 공정으로 나누어서 파악해도 된다.
성막 방법은, 도 2e에 도시하는 바와 같이, SAM(13B)을 사용해서 제2 영역(A2)에 선택적으로 대상막(14)을 형성하는 공정 S105를 포함한다. 대상막(14)은, SAM(13B)과는 다른 재료, 예를 들어 금속, 금속 화합물 또는 반도체로 형성된다. SAM(13B)은, 대상막(14)의 형성을 저해하므로, 대상막(14)은 제2 영역(A2)에 선택적으로 형성된다. 또한, 제1 영역(A1) 및 제2 영역(A2)에 더하여 제3 영역이 존재하는 경우, 제3 영역에는 대상막(14)이 형성되어도 되고, 형성되지 않아도 된다.
대상막(14)은, 예를 들어 CVD(Chemical Vapor Deposition)법 또는 ALD(Atomic Layer Deposition)법으로 형성된다. 대상막(14)은, 예를 들어 절연 재료로 형성된다. 제2 영역(A2)에 원래 존재하는 절연막(12)에, 또한 절연막인 대상막(14)을 적층할 수 있다.
대상막(14)은, 예를 들어 규소를 포함하는 절연 재료로 형성된다. 규소를 포함하는 절연 재료는, 예를 들어 산화규소(SiO), 질화규소(SiN), 산질화규소(SiON), 또는 탄화규소(SiC) 등이다.
이상 설명한 바와 같이, 본 실시 형태에 따르면, 도전막(11)의 표면에 존재하는 자연 산화막(11A)을 환원하고 나서, 도전막(11)의 표면에 제1 온도에서 SAM(13A)을 형성한다. 제1 온도는, 도전막(11)의 Cu의 확산이 생기지 않는 온도이며, SAM을 형성하기에는 비교적 낮은 온도이기 때문에, SAM(13A)의 밀도는 높지 않다. SAM(13A)은, 후에 SAM(13B)을 형성할 때, 도전막(11)의 Cu의 확산을 억제하기 위한 패시베이션막으로서 기능한다.
그리고, 이러한 SAM(13A)을 형성한 기판(10)을 제2 온도로 승온하여, 도전막(11)의 표면에 SAM(13B)을 형성한다. 공정 S104에서의 기판 온도(제2 온도)는, 고밀도인 SAM이 얻어지는 온도이지만, SAM의 분해가 생기지 않는 온도이다. 공정 S104에서는, 패시베이션막으로서의 SAM(13A)의 분자끼리의 사이의 간극으로부터, 새롭게 형성되는 SAM의 분자가 들어가서 도전막(11)의 표면에 흡착된다. SAM(13B)은, 공정 S103에서 형성되는 SAM(13A)과, 공정 S104에서 새롭게 형성되는 SAM을 합친 것이다. 이와 같이 하여, 고밀도인 SAM(13B)을 도전막(11)의 표면의 제1 영역(A1)에 선택적으로 형성할 수 있다.
또한, 상술한 바와 같이 고밀도인 SAM(13B)을 도전막(11)의 표면의 제1 영역(A1)에 선택적으로 형성할 수 있기 때문에, 공정 S105에서는 절연막(12)의 표면의 제2 영역(A2)에 대상막(14)을 선택적으로 형성할 수 있다.
또한, 이상에서는, 공정 S101 내지 공정 S105의 처리를 모두 동일한 처리 용기에서 행하는 형태에 대해서 설명했지만, 공정 S102의 환원 처리, 공정 S103의 SAM(13A)의 형성 처리, 공정 S104의 SAM(13B)의 형성 처리 및 공정 S105의 대상막(14)의 형성 처리는, 모두 성막 장치의 다른 처리 용기에서 행해도 된다. 예를 들어, 각 공정에서의 가열 온도 등의 처리 조건을 독립적으로 설정하고 싶을 경우에 유용하다.
또한, 공정 S103의 SAM(13B)의 형성 처리, 공정 S104의 SAM(13B)의 형성 처리 및 공정 S105의 대상막(14)의 형성 처리를 동일한 처리 용기에서 행하고, 공정 S102의 환원 처리는 다른 처리 용기에서 행하도록 해도 된다. 예를 들어, 공정 S102의 환원 처리를 웨트 프로세스로 행하는 경우에 유용하다. 또한, 공정 S103과 공정 S104에서 기판 온도가 다르기 때문에, 고속 승강온이 가능한 스테이지를 처리 용기가 갖고 있는 것이 바람직하다.
또한, 공정 S103의 SAM(13A)의 형성 처리 및 공정 S104의 SAM(13B)의 형성 처리를 동일한 처리 용기에서 행하고, 공정 S102의 환원 처리 및 공정 S105의 대상막(14)의 형성 처리는, 다른 처리 용기에서 행하도록 해도 된다. 예를 들어, 공정 S102의 환원 처리를 웨트 프로세스로 행하는 경우에 유용하고, 공정 S105를 SAM(13A, 13B)과는 다른 처리 용기에서 형성하고 싶을 경우에 유용하다.
또한, 공정 S102의 환원 처리, 공정 S103의 SAM(13A)의 형성 처리 및 공정 S104의 SAM(13B)의 형성 처리를 동일한 처리 용기에서 행하고, 공정 S105의 대상막(14)의 형성 처리는 다른 처리 용기에서 행하도록 해도 된다. 예를 들어, 공정 S105를 SAM(13A, 13B)과는 다른 처리 용기에서 형성하고 싶을 경우에 유용하다.
또한, 공정 S102의 환원 처리 및 공정 S103의 SAM(13A)의 형성 처리를 동일한 처리 용기에서 행하고, 공정 S104의 SAM(13B)과, 공정 S105의 대상막(14)의 형성 처리에 대해서는 다른 처리 용기에서 행하도록 해도 된다. 예를 들어, 공정 S103을 행하는 처리 용기가 고속 승강온 스테이지를 갖지 않을 경우나, 공정 S105를 SAM(13A, 13B)과는 다른 처리 용기에서 형성하고 싶을 경우에 유용하다.
또한, 공정 S101의 준비와, 공정 S102의 환원 처리는, 동일한 처리 용기에서 행하게 된다.
<제2 실시 형태>
도 3은, 제2 실시 형태에 따른 성막 방법을 나타내는 흐름도이다. 도 4a 내지 도 4f는, 도 3에 도시하는 각 공정에서의 기판의 상태의 일례를 도시하는 단면도이다. 도 4a 내지 도 4f는, 각각 도 3에 도시하는 공정 S101 내지 S105에 대응하는 기판(20)을 나타낸다.
도 3에 도시한 바와 같이, 제2 실시 형태에 따른 성막 방법은, 제1 실시 형태에 따른 성막 방법의 공정 S103과 공정 S104의 사이에, 공정 S201을 삽입한 성막 방법이다. 이 때문에, 도 4a 내지 도 4c에 도시하는 기판(20)은 각각, 도 2a 내지 도 2c에 도시하는 기판(10)과 동일하다. 또한, 도 4e 내지 도 4f에 도시하는 기판(20)은 각각, 도 2d 내지 도 2e에 도시하는 기판(10)과 동일하다. 이 때문에, 이하에서는, 도 3에서의 공정 S201에 대해서 설명한다.
공정 S103에서, 도 4c에 도시하는 기판(20)이 제작되면, 공정 S201이 행하여진다. 기판(20)은, 제1 영역(A1)의 도전막(11)의 표면에 형성된 SAM(13A)을 포함한다.
성막 방법은, 기판(20)의 표면을 산화함으로써, 도 4d에 도시하는 바와 같이 도전막(11)의 표면에 금속 산화막(11B)을 형성하는 공정 S201을 포함한다. 금속 산화막(11B)을 형성하기 위해서는, 예를 들어 산화제로서의 산소(O2)와 아르곤(Ar)의 유량을 각각 500sccm 내지 2000sccm, 500sccm 내지 6000sccm으로 설정해서 성막 장치의 처리 용기 내의 압력을 1torr 내지 100torr(133.32Pa 내지 13332.2Pa)로 설정하고, 산소 분위기 하에서, 기판(20)을 공정 S103과 동일한 제1 온도로 유지한다. 여기에서는, 일례로서 제1 온도는 100℃이다. 또한, 산화제는, 산소(O2)에 한하지 않고, H2O, O3, H2O2의 각 가스를 사용할 수 있다.
공정 S201에 의해, 도 4d에 도시하는 바와 같이, 도전막(11)의 표면에 금속 산화막(11B)이 형성된다. 금속 산화막(11B)은, SAM(13A)의 분자가 도전막(11)의 Cu에 흡착되어 있지 않은 부분에서, Cu의 표면에 형성된다. 이 때문에, 도 4d에 도시하는 바와 같이, 금속 산화막(11B)은, SAM(13A)을 피하도록 Cu의 표면에 형성된다. 공정 S201에서는, 도전막(11), 금속 산화막(11B), 절연막(12), SAM(13A) 및 하지 기판(15)을 포함하는 기판(20)이 얻어진다. 도 4d에서는, 기판(20)의 표면에 SAM(13A) 및 절연막(12)이 노출되어 있다.
금속 산화막(11B)은, 도전막(11)의 표면에 형성되는 산화구리막이다. 금속 산화막(11B)은, 도전막(11)(Cu막)의 표면을 산화함으로써 형성된다. 이 산화 처리는, 산소의 유량이 제어된 산소 분위기의 처리 용기 내에서, 기판(20)을 일정한 온도로 유지한 상태에서 행하여진다.
금속 산화막(11B)은, SAM(13A)의 분자를 피해서 도전막(11)의 표면에 형성되는데, 표면 상태(CuO, Cu2O의 분포 상태), 막 두께 및 막질이 균일한 산화구리막이다. 금속 산화막(11B)으로서의 산화구리막은 CuO와 Cu2O를 포함할 수 있는데, CuO와 Cu2O를 포함하는 경우에도, CuO와 Cu2O의 분포는 금속 산화막(11B) 전체에서 균일하다고 생각된다.
공정 S201이 종료되면, 공정 S104에 의한 제2 온도에서의 SAM(13B)의 형성 처리가 행하여진다. 제2 실시 형태의 공정 S104는, 제1 실시 형태의 공정 S104와 동일한 처리이며, 성막 조건은 제1 실시 형태의 공정 S104의 성막 조건과 동일하지만, 제2 실시 형태에서는, SAM(13B)이 금속 산화막(11B)을 환원하면서 도전막(11)의 표면에 흡착되는 점에서, 금속 산화막(11B)이 존재하지 않아 환원 처리를 수반하지 않는 제1 실시 형태의 공정 S104와 다르다.
티올계의 유기 화합물은, 금속 및 금속 산화물과의 전자 교환이 발생하기 쉬운 화합물이며, 특히 금속보다도 금속 산화물과의 전자 교환쪽이 보다 발생하기 쉬운 화합물이다. 따라서, SAM(13B)은, 금속 산화막(11B)의 표면에 흡착되어, 전자의 교환이 발생하기 어려운 절연막(12)의 표면에는 흡착되기 어려운 성질을 갖는다. 또한, 금속 산화막(11B)으로서의 산화구리는, 비교적 환원되기 쉬운 금속 산화물이다.
이 때문에, 공정 S104에서 처리 용기 내에 티올계의 유기 화합물을 흐르게 하면서 성막을 행하면, SAM(13A)의 분자끼리의 사이에서 도전막(11)의 표면에 형성되어 있는 금속 산화막(11B)을 티올계의 유기 화합물이 환원하면서, 도전막(11)의 표면의 SAM(13A)의 분자가 존재하지 않는 부분에 SAM의 분자가 들어가서, 도전막(11)의 표면에 흡착된다. 이에 의해, 고밀도인 SAM(13B)이 얻어진다. SAM(13B)은, 공정 S103에서 형성되는 SAM(13A)과, 공정 S104에서 새롭게 형성되는 SAM을 합친 자기 조직화 단분자 막이다.
금속 산화막(11B)으로서의 산화구리는, 티올계의 유기 화합물에 의해 환원되어 제거되므로, SAM(13A)이 형성된 도전막(11)의 표면에만 공정 S104에서 새로운 SAM이 흡착되고, 제2 영역(A2)의 절연막(12)에는 흡착되지 않는다. 그 결과, 도전막(11)의 표면에만 SAM(13B)이 형성된다.
이와 같이, 공정 S104에 의해, 금속 산화막(11B)이 환원되어 제거됨과 함께, 도전막(11)의 표면에 SAM(13B)이 형성되어, 도 4e에 도시하는 바와 같이, 제1 영역(A1)에 도전막(11) 및 SAM(13B)이 형성되고, 제2 영역(A2)에 절연막(12)이 형성된 기판(20)이 얻어진다. 도 4e에서는, 기판(20)의 표면에 SAM(13B) 및 절연막(12)이 노출되어 있다. 제2 실시 형태의 공정 S104는, SAM(13B)을 형성하기 위한 티올계의 유기 화합물의 선택성 및 환원성을 이용하고 있다.
공정 S104가 종료되면, 공정 S105에 의해 제2 영역(A2)의 절연막(12)의 표면에 대상막(14)이 선택적으로 형성된다.
이상 설명한 바와 같이, 본 실시 형태에 따르면, 제1 온도에서 행하는 공정 S103과 제2 온도에서 행하는 공정 S104의 2단계의 성막 처리에서 SAM(13B)을 형성한다. 또한, 공정 S103과 공정 S104의 사이에서, 공정 S201에서 도전막(11)의 표면을 산화해서 금속 산화막(11B)을 형성하고 있다.
그리고, 공정 S104에서는, 표면 상태, 막질 및 두께 등이 균일한 금속 산화막(11B)과, SAM(13B)을 제작하기 위한 티올계의 유기 화합물의 선택성 및 환원성을 이용하여, 금속 산화막(11B)을 환원해서 제거함과 함께, 도전막(11)의 표면에 SAM(13B)을 형성한다. 이 때문에, 고밀도인 SAM(13B)을 제1 영역(A1)에 선택적으로 형성할 수 있다.
따라서, 본 실시 형태에 따르면, 고밀도인 SAM(13B)을 원하는 영역에 선택적으로 형성할 수 있는 성막 방법을 제공할 수 있다.
또한, 자연 산화막(11A)으로서의 산화구리막은, 도전막(11)의 표면에 행하여진 CMP(Chemical Mechanical Polishing)의 종류 또는 상태나, 자연 산화막(11A)이 어떤 조건 하에서 자연 산화되었는지 등의 차이에 의해, 표면 상태, 막질 및 두께 등이 불균일하다. 또한, Cu는 산화나 환원의 과정에서 움직이기 쉬운 원자이다.
이렇게 표면 상태, 막질 및 두께 등이 불균일한 자연 산화막(11A)의 표면에 SAM을 형성하면, SAM을 고밀도로 형성하는 것이 곤란하다.
이에 반해, 본 실시 형태에서는, 도전막(11)으로서의 Cu막의 표면에 있는 자연 산화막(11A)으로서의 산화구리막을 환원해서 제거하고, SAM(13A)에 의한 패시베이션막을 도전막(11)의 표면에 형성하고 나서, Cu막의 표면을 균일하게 산화한 금속 산화막(11B)을 형성한다. 이러한 금속 산화막(11B)은, 도전막(11) 상에서 표면 상태, 막질, 두께 등이 균일해지도록 조정된 산화막이다.
이러한 금속 산화막(11B)을 사용해서 SAM(13B)을 형성하면, SAM(13B)에 의한 금속 산화막(11B)의 환원 처리가 균일하게 행하여져서, 고밀도로 균일한 SAM(13B)을 형성할 수 있다.
따라서, 고밀도로 균일한 SAM(13B)을 원하는 영역(제1 영역(A1))에 선택적으로 형성할 수 있다.
또한, 금속 산화막(11B)이 형성된 도전막(11)의 표면에 SAM(13B)을 형성할 때는, 금속 산화막(11B)으로서의 산화구리를 환원함과 함께, SAM(13B)의 원료 가스(티올계의 유기 화합물)를 탈수하게 되기 때문에, 반응이 일어나기 쉬워, 비교적 빠른 반응 속도가 얻어진다.
따라서, 본 실시 형태에 따른 성막 방법에 의하면, 스루풋을 향상시킬 수 있어, 생산성이 높은 반도체 제조 프로세스를 실현할 수 있다.
또한, 이상에서는, 공정 S201을 제1 온도에서 행하는 형태에 대해서 설명했지만, 공정 S201을 행하기 전에 기판(20)을 제2 온도까지 승온하여, 제2 온도에서 공정 S201을 행해도 된다. 이 경우에는, 공정 S201이 종료된 시점에서 기판(20)을 제2 온도로 유지한 상태에서, 공정 S104의 처리를 행하면 된다.
공정 S201을 제1 온도에서 행하는 경우에는, 공정 S103 및 공정 S201은 동일한 처리 용기에서 행해도 된다. 또한, 공정 S201을 제2 온도에서 행하는 경우에는, 공정 S201 및 공정 S104는 동일한 처리 용기에서 행해도 된다.
또한, 공정 S201에서의 기판(20)의 온도는, 제1 온도 및 제2 온도와는 다른 온도이어도 된다. 이 경우에는, 공정 S201은, 공정 S103 및 S104와는 다른 처리 용기에서 행해도 되고, 처리 용기가 고속 승강온 스테이지를 갖는 경우 등에는, 공정 S103 및 S104와 동일한 처리 용기에서 행해도 된다.
<성막 시스템>
이어서, 본 개시의 일 실시 형태에 따른 성막 방법을 실시하기 위한 시스템에 대해서 설명한다.
본 개시의 일 실시 형태에 따른 성막 방법은, 배치(batch) 장치, 매엽 장치, 세미 배치 장치의 어느 형태이어도 된다. 단, 상기 각각의 스텝에서 최적의 온도가 다른 경우가 있고, 또한 기판의 표면이 산화해서 표면 상태가 변화했을 때 각 스텝의 실시에 지장을 초래하는 경우가 있다. 그러한 점을 고려하면, 각 스텝을 최적의 온도로 설정하기 쉽고 또한 모든 스텝을 진공 중에서 행할 수 있는 멀티 챔버 타입의 매엽식 성막 시스템이 적합하다.
이하, 이러한 멀티 챔버 타입의 매엽식 성막 시스템에 대해서 설명한다.
도 5는, 일 실시 형태에 따른 성막 방법을 실시하기 위한 성막 시스템의 일례를 도시하는 모식도이다. 여기에서는 특별히 정하지 않는 한, 기판(10)에 대하여 처리를 행하는 경우에 대해서 설명한다.
도 5에 도시한 바와 같이, 성막 시스템(100)은, 산화 환원 처리 장치(200), SAM 형성 장치(300), 대상막 성막 장치(400), 플라스마 처리 장치(500)를 갖고 있다. 이들 장치는, 평면 형상이 칠각형을 이루는 진공 반송실(101)의 4개의 벽부에 각각 게이트 밸브(G)를 통해서 접속되어 있다. 진공 반송실(101) 내는, 진공 펌프에 의해 배기되어 소정의 진공도로 유지된다. 즉, 성막 시스템(100)은, 멀티 챔버 타입의 진공 처리 시스템이며, 상술한 성막 방법을, 진공을 파괴하지 않고 연속해서 행할 수 있는 것이다.
산화 환원 처리 장치(200)는, 기판(10, 20)(도 2a, 도 4a 참조)에 대한 환원 처리, 기판(20)(도 4d 참조)을 제작하기 위한 산화 처리를 행하는 처리 장치이다.
SAM 형성 장치(300)는, 기판(10)(도 2c, 도 2d 참조)과 기판(20)(도 4c, 도 4e 참조)의 SAM(13A, 13B)을 형성하기 위해서, SAM(13A, 13B)을 형성하기 위한 티올계의 유기 화합물의 가스를 공급하여, SAM(13A, 13B)을 선택적으로 형성하는 장치이다.
대상막 성막 장치(400)는, 기판(10)(도 2e 참조)과 기판(20)(도 4f 참조)의 대상막(14)으로서의 산화규소(SiO)막 등을 CVD 또는 ALD에 의해 성막하는 장치이다.
플라스마 처리 장치(500)는, SAM(13B)을 에칭 제거하는 처리를 행하기 위한 것이다.
진공 반송실(101)의 다른 3개의 벽부에는, 3개의 로드 로크실(102)이 게이트 밸브(G1)를 통해서 접속되어 있다. 로드 로크실(102)을 사이에 두고 진공 반송실(101)의 반대측에는 대기 반송실(103)이 마련되어 있다. 3개의 로드 로크실(102)은, 게이트 밸브(G2)를 통해서 대기 반송실(103)에 접속되어 있다. 로드 로크실(102)은, 대기 반송실(103)과 진공 반송실(101)의 사이에서 기판(10)을 반송할 때, 대기압과 진공의 사이에서 압력 제어하는 것이다.
대기 반송실(103)의 로드 로크실(102)의 설치 벽부와는 반대측의 벽부에는, 기판(10)을 수용하는 캐리어(FOUP 등)(C)를 설치하는 3개의 캐리어 설치 포트(105)를 갖고 있다. 또한, 대기 반송실(103)의 측벽에는, 기판(10)의 얼라인먼트를 행하는 얼라인먼트 챔버(104)가 마련되어 있다. 대기 반송실(103) 내에는 청정 공기의 다운 플로가 형성되도록 되어 있다.
진공 반송실(101) 내에는, 제1 반송 기구(106)가 마련되어 있다. 제1 반송 기구(106)는, 산화 환원 처리 장치(200), SAM 형성 장치(300), 대상막 성막 장치(400), 플라스마 처리 장치(500), 로드 로크실(102)에 대하여 기판(10)을 반송한다. 제1 반송 기구(106)는, 독립적으로 이동 가능한 2개의 반송 암(107a, 107b)을 갖고 있다.
대기 반송실(103) 내에는, 제2 반송 기구(108)가 마련되어 있다. 제2 반송 기구(108)는, 캐리어(C), 로드 로크실(102), 얼라인먼트 챔버(104)에 대하여 기판(10)을 반송하도록 되어 있다.
성막 시스템(100)은, 전체 제어부(110)를 갖고 있다. 전체 제어부(110)는, CPU(컴퓨터)를 갖는 주제어부와, 입력 장치(키보드, 마우스 등)와, 출력 장치(프린터 등)와, 표시 장치(디스플레이 등)와, 기억 장치(기억 매체)를 갖고 있다. 주제어부는, 산화 환원 처리 장치(200), SAM 형성 장치(300), 대상막 성막 장치(400), 플라스마 처리 장치(500), 진공 반송실(101) 및 로드 로크실(102)의 각 구성부 등을 제어한다. 전체 제어부(110)의 주제어부는, 예를 들어 기억 장치에 내장된 기억 매체 또는 기억 장치에 세트된 기억 매체에 기억된 처리 레시피에 기초하여, 성막 시스템(100)에, 제1 실시 형태 및 제2 실시 형태의 성막 방법을 행하기 위한 동작을 실행시킨다. 또한, 각 장치에 하위의 제어부를 마련하여, 전체 제어부(110)를 상위의 제어부로서 구성해도 된다.
이상과 같이 구성되는 성막 시스템에서는, 제2 반송 기구(108)에 의해 대기 반송실(103)에 접속된 캐리어(C)로부터 기판(10)을 빼내어, 얼라인먼트 챔버(104)를 경유한 후에, 어느 것의 로드 로크실(102) 내에 반입한다. 그리고, 로드 로크실(102) 내를 진공 배기한 후, 제1 반송 기구(106)에 의해, 기판(10)을 산화 환원 처리 장치(200), SAM 형성 장치(300), 대상막 성막 장치(400) 및 플라스마 처리 장치(500)에 반송하여, 제1 실시 형태 또는 제2 실시 형태의 성막 처리를 행한다. 그 후, 필요에 따라, 플라스마 처리 장치(500)에 의해 SAM(13) 등의 에칭 제거를 행한다.
이상의 처리가 종료된 후, 제1 반송 기구(106)에 의해 기판(10)을 어느 것의 로드 로크실(102)에 반송하고, 제2 반송 기구(108)에 의해 로드 로크실(102) 내의 기판(10)을 캐리어(C)로 되돌려 보낸다.
이상과 같은 처리를, 복수의 기판(10)에 대해서 동시 병행적으로 행하여, 소정 매수의 기판(10)의 선택적 성막 처리가 완료된다.
이러한 각 처리를 독립된 매엽 장치에서 행하므로, 각 처리에 최적의 온도로 설정하기 쉽고, 또한, 일련의 처리를 진공을 파괴하지 않고 행할 수 있으므로, 처리 과정에서의 산화를 억제할 수 있다.
<성막 처리 및 SAM 형성 장치의 예>
이어서, 산화 환원 처리 장치(200), 대상막 성막 장치(400)와 같은 성막 장치 및 SAM 형성 장치(300)의 일례에 대해서 설명한다.
도 6은, 성막 장치 및 SAM 형성 장치로서 사용할 수 있는 처리 장치의 일례를 도시하는 단면도이다.
산화 환원 처리 장치(200), 대상막 성막 장치(400)와 같은 성막 장치 및 SAM 형성 장치(300)는, 마찬가지의 구성을 갖는 장치로 할 수 있어, 예를 들어 도 6에 도시하는 바와 같은 처리 장치(600)로서 구성할 수 있다.
처리 장치(600)는, 기밀하게 구성된 대략 원통 형상의 처리 용기(챔버)(601)를 갖고 있고, 그 안에는 기판(10)을 수평하게 지지하기 위한 서셉터(602)가, 처리 용기(601)의 저벽 중앙에 마련된 원통 형상의 지지 부재(603)에 의해 지지되어 배치되어 있다. 서셉터(602)에는 히터(605)가 매립되어 있고, 이 히터(605)는, 히터 전원(606)으로부터 급전됨으로써 기판(10)을 소정의 온도로 가열한다. 또한, 서셉터(602)에는, 기판(10)을 지지해서 승강시키기 위한 복수의 웨이퍼 승강 핀(도시하지 않음)이, 서셉터(602)의 표면에 대하여 돌출 및 함몰 가능하게 마련되어 있다.
처리 용기(601)의 천장벽에는, 성막 또는 SAM 형성을 위한 처리 가스를 처리 용기(601) 내에 샤워상으로 도입하기 위한 샤워 헤드(610)가, 서셉터(602)와 대향하도록 마련되어 있다. 샤워 헤드(610)는, 후술하는 가스 공급 기구(630)로부터 공급된 가스를 처리 용기(601) 내에 토출하기 위한 것이며, 그 상부에는 가스를 도입하기 위한 가스 도입구(611)가 형성되어 있다. 또한, 샤워 헤드(610)의 내부에는 가스 확산 공간(612)이 형성되어 있고, 샤워 헤드(610)의 저면에는, 가스 확산 공간(612)에 연통한 다수의 가스 토출 구멍(613)이 형성되어 있다.
처리 용기(601)의 저벽에는, 하방을 향해서 돌출되는 배기실(621)이 마련되어 있다. 배기실(621)의 측면에는 배기 배관(622)이 접속되어 있고, 이 배기 배관(622)에는, 진공 펌프나 압력 제어 밸브 등을 갖는 배기 장치(623)가 접속되어 있다. 그리고, 이 배기 장치(623)를 작동시킴으로써, 처리 용기(601) 내를 소정의 감압(진공) 상태로 하는 것이 가능하게 되어 있다.
처리 용기(601)의 측벽에는, 진공 반송실(101)과의 사이에서 기판(10)을 반출입하기 위한 반출입구(627)가 마련되어 있고, 반출입구(627)는, 게이트 밸브(G)에 의해 개폐되도록 되어 있다.
가스 공급 기구(630)는, 대상막(14)의 성막 또는 SAM(13) 등의 형성에 필요한 가스의 공급원과, 각 공급원으로부터 가스를 공급하는 개별 배관, 개별 배관에 마련된 개폐 밸브 및 가스의 유량 제어를 행하는 매스 플로 컨트롤러와 같은 유량 제어기 등을 갖고, 또한, 개별 배관으로부터의 가스를, 가스 도입구(611)를 통해서 샤워 헤드(610)에 유도하는 가스 공급 배관(635)을 갖고 있다.
가스 공급 기구(630)는, 처리 장치(600)가 대상막(14)으로서 산화규소(SiO)의 ALD 성막을 행하는 경우, 유기 화합물 원료 가스와 반응 가스를 샤워 헤드(610)에 공급한다. 또한, 가스 공급 기구(630)는, 처리 장치(600)가 SAM의 형성을 행하는 경우, SAM을 형성하기 위한 화합물의 증기를 처리 용기(601) 내에 공급한다. 또한, 가스 공급 기구(630)는, 퍼지 가스나 전열 가스로서 N2 가스나 Ar 가스 등의 불활성 가스도 공급할 수 있도록 구성되어 있다.
이렇게 구성되는 처리 장치(600)에서는, 게이트 밸브(G)를 개방으로 해서 반출입구(627)로부터 기판(10)을 처리 용기(601) 내에 반입하여, 서셉터(602) 상에 적재한다. 서셉터(602)는, 히터(605)에 의해 소정 온도로 가열되어 있어, 처리 용기(601) 내에 불활성 가스가 도입됨으로써 웨이퍼가 가열된다. 그리고, 배기 장치(623)의 진공 펌프에 의해 처리 용기(601) 내를 배기하여, 처리 용기(601) 내의 압력을 소정 압력으로 조정한다.
이어서, 처리 장치(600)가 대상막(14)으로서 산화규소(SiO)의 ALD 성막을 행하는 경우, 가스 공급 기구(630)로부터, 유기 화합물 원료 가스와 반응 가스를, 처리 용기(601) 내의 퍼지를 사이에 넣고 교대로 처리 용기(601) 내에 공급한다. 또한, 처리 장치(600)가 SAM의 형성을 행하는 경우, 가스 공급 기구(630)로부터, SAM을 형성하기 위한 유기 화합물의 증기를 처리 용기(601) 내에 공급한다.
이상, 본 개시에 관한 성막 방법의 실시 형태에 대해서 설명했지만, 본 개시는 상기 실시 형태 등에 한정되지 않는다. 특허 청구 범위에 기재된 범주 내에서, 각종 변경, 수정, 치환, 부가, 삭제 및 조합이 가능하다. 그것들에 대해서도 당연히 본 개시의 기술적 범위에 속한다.
또한, 본 국제 출원은, 2019년 9월 24일에 출원한 일본 특허 출원 2019-173472호에 기초하는 우선권을 주장하는 것이며, 그 전체 내용은 본 국제 출원에 여기에서의 참조에 의해 원용되는 것으로 한다.
10, 20: 기판
11: 도전막
11A: 자연 산화막
11B: 금속 산화막
12: 절연막
13A, 13B: SAM
14: 대상막
15: 하지 기판

Claims (10)

  1. 기판 상에 대상막을 형성하는 성막 방법이며,
    제1 영역의 표면에 형성된 제1 재료의 층과, 제2 영역의 표면에 형성된 상기 제1 재료와는 다른 제2 재료의 층을 갖는 상기 기판을 준비하는 공정과,
    기판 온도를 제1 온도로 제어하는 공정과,
    자기 조직화 막의 원료 가스를 공급하여, 상기 제1 재료의 층의 표면에 상기 제1 온도에서 자기 조직화 막을 형성하는 공정과,
    상기 기판 온도를 상기 제1 온도보다도 높은 제2 온도로 제어하는 공정과,
    상기 자기 조직화 막의 원료 가스를 공급하여, 상기 제1 온도에서 상기 자기 조직화 막이 형성된 상기 제1 재료의 층 상에, 또한 상기 제2 온도에서 자기 조직화 막을 형성하는 공정과,
    상기 제1 온도에서 자기 조직화 막을 형성하는 공정 후이고, 상기 제2 온도에서 자기 조직화 막을 형성하는 공정 전이며, 상기 기판을 상기 제2 온도로 승온하기 전, 또는 상기 기판을 상기 제2 온도로 승온한 후에, 상기 제1 온도에서 상기 자기 조직화 막이 형성된 상기 제1 재료의 층을 산화하는 공정을
    포함하는, 성막 방법.
  2. 제1항에 있어서, 상기 기판을 준비하는 공정 후이며, 상기 제1 온도에서 자기 조직화 막을 형성하는 공정 전에, 상기 제1 재료의 층의 표면을 환원하는 공정을 더 포함하는, 성막 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 온도는, 상기 제1 재료의 확산이 생기지 않는 온도인, 성막 방법.
  4. 제1항 또는 제2항에 있어서, 상기 제2 온도는, 상기 자기 조직화 막의 분해가 생기지 않는 온도인, 성막 방법.
  5. 제1항 또는 제2항에 있어서, 상기 제1 재료는, 구리, 코발트, 루테늄, 또는 텅스텐인, 성막 방법.
  6. 제1항 또는 제2항에 있어서, 상기 제2 재료는, 규소를 포함하는 절연 재료인, 성막 방법.
  7. 제1항 또는 제2항에 있어서, 상기 자기 조직화 막의 재료는, 티올계의 자기 조직화 막의 재료인, 성막 방법.
  8. 제1항 또는 제2항에 있어서, 상기 제2 재료의 층의 표면에 상기 대상막을 형성하는 공정을 더 포함하는, 성막 방법.
  9. 제3항에 있어서, 상기 제2 온도는, 상기 자기 조직화 막의 분해가 생기지 않는 온도인, 성막 방법.
  10. 제9항에 있어서, 상기 제2 재료의 층의 표면에 상기 대상막을 형성하는 공정을 더 포함하는, 성막 방법.
KR1020227012317A 2019-09-24 2020-09-16 성막 방법 KR102589043B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019173472A JP7262354B2 (ja) 2019-09-24 2019-09-24 成膜方法
JPJP-P-2019-173472 2019-09-24
PCT/JP2020/035098 WO2021060111A1 (ja) 2019-09-24 2020-09-16 成膜方法

Publications (2)

Publication Number Publication Date
KR20220058636A KR20220058636A (ko) 2022-05-09
KR102589043B1 true KR102589043B1 (ko) 2023-10-16

Family

ID=75158036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227012317A KR102589043B1 (ko) 2019-09-24 2020-09-16 성막 방법

Country Status (4)

Country Link
US (1) US20220341033A1 (ko)
JP (1) JP7262354B2 (ko)
KR (1) KR102589043B1 (ko)
WO (1) WO2021060111A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023107638A (ja) * 2022-01-24 2023-08-03 東京応化工業株式会社 導電体表面用撥水剤、導電体表面の撥水化方法、導電体表面を有する領域を選択的に撥水化する方法、表面処理方法、及び基板表面の領域選択的製膜方法
JP2024047875A (ja) * 2022-09-27 2024-04-08 東京エレクトロン株式会社 成膜方法及び成膜装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112408A1 (ja) * 2005-04-15 2006-10-26 National University Corporation Nagoya University 自己組織化単分子膜の作製方法とその利用

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102648A2 (en) 2003-05-09 2004-11-25 Asm America, Inc. Reactor surface passivation through chemical deactivation
GB0325748D0 (en) * 2003-11-05 2003-12-10 Koninkl Philips Electronics Nv A method of forming a patterned layer on a substrate
KR100762573B1 (ko) * 2004-06-04 2007-10-01 어플라이드 마이크로스트럭쳐스, 인코포레이티드 산화물층에 의해 부착된 다층 코팅의 제어되는 기상 증착
KR20110045167A (ko) * 2009-10-26 2011-05-04 주식회사 하이닉스반도체 상변화 메모리 소자의 제조 방법
US8293658B2 (en) * 2010-02-17 2012-10-23 Asm America, Inc. Reactive site deactivation against vapor deposition
US10316406B2 (en) * 2015-10-21 2019-06-11 Ultratech, Inc. Methods of forming an ALD-inhibiting layer using a self-assembled monolayer
US11094535B2 (en) * 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition
TW202401527A (zh) * 2017-06-14 2024-01-01 美商應用材料股份有限公司 用於達成無缺陷自組裝單層的晶圓處理
TWI804369B (zh) * 2017-07-14 2023-06-01 荷蘭商Ａｓｍ Ｉｐ控股公司 用於將自組裝單層沈積於基板之表面上的設備
US10586734B2 (en) * 2017-11-20 2020-03-10 Tokyo Electron Limited Method of selective film deposition for forming fully self-aligned vias

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112408A1 (ja) * 2005-04-15 2006-10-26 National University Corporation Nagoya University 自己組織化単分子膜の作製方法とその利用

Also Published As

Publication number Publication date
JP7262354B2 (ja) 2023-04-21
JP2021052071A (ja) 2021-04-01
KR20220058636A (ko) 2022-05-09
WO2021060111A1 (ja) 2021-04-01
US20220341033A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
TWI808199B (zh) 選擇性地形成膜之方法及系統
JP5513767B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および半導体装置
JP2017069313A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
KR102571409B1 (ko) 성막 방법
KR102180823B1 (ko) 선택 성막 방법 및 반도체 장치의 제조 방법
KR102589043B1 (ko) 성막 방법
JP2018041898A (ja) 成膜方法および成膜システム
KR102497066B1 (ko) 성막 방법
US20210087691A1 (en) Film forming method
WO2022070909A1 (ja) 成膜方法及び成膜装置
WO2020184284A1 (ja) 成膜方法および成膜装置
JPWO2006090645A1 (ja) 半導体装置の製造方法および基板処理装置
KR101812900B1 (ko) 패턴 형성 방법
KR102582899B1 (ko) 성막 방법
WO2024070696A1 (ja) 成膜方法及び成膜装置
JP7486321B2 (ja) 成膜方法
WO2023176535A1 (ja) 成膜方法及び成膜装置
JP7179962B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2023117560A (ja) 成膜方法及び成膜装置
JP2012064836A (ja) 半導体装置の製造方法及び基板処理装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant