KR102166792B1 - 금속 층들 상에 실리콘 옥사이드를 증착하기 위한 방법들 및 장치 - Google Patents

금속 층들 상에 실리콘 옥사이드를 증착하기 위한 방법들 및 장치 Download PDF

Info

Publication number
KR102166792B1
KR102166792B1 KR1020180048396A KR20180048396A KR102166792B1 KR 102166792 B1 KR102166792 B1 KR 102166792B1 KR 1020180048396 A KR1020180048396 A KR 1020180048396A KR 20180048396 A KR20180048396 A KR 20180048396A KR 102166792 B1 KR102166792 B1 KR 102166792B1
Authority
KR
South Korea
Prior art keywords
silicon oxide
silicon
semiconductor substrate
layer
metal
Prior art date
Application number
KR1020180048396A
Other languages
English (en)
Other versions
KR20180120607A (ko
Inventor
바드리 엔. 바라다라잔
쩌 구이
보 공
앤드류 존 맥케로우
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20180120607A publication Critical patent/KR20180120607A/ko
Application granted granted Critical
Publication of KR102166792B1 publication Critical patent/KR102166792B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

실리콘 옥사이드의 박층이 금속의 실질적인 산화를 유발하지 않고, 금속 (예를 들어, W, Cu, Ti, Co, Ta) 의 노출된 층을 갖는 기판 상에 증착된다. 방법은: (a) 노출된 금속 층을 갖는 기판과 실리콘-함유 전구체와 콘택트하고 기판 상에 전구체를 흡착하는 단계; (b) 프로세스 챔버로부터 흡착되지 않은 전구체를 제거하는 단계; 및 (c) 금속 산화를 억제하는 동안 실리콘-함유 전구체로부터 실리콘 옥사이드를 형성하도록 산소 소스 (예를 들어, O2, CO2, N2O, O3) 및 H2를 포함하는 프로세스 가스로 형성된 플라즈마와 흡착된 전구체를 콘택트하는 단계를 수반한다. 목표된 두께의 실리콘 옥사이드 막이 형성될 때까지 이들 단계들이 반복될 수 있다. 일부 실시예들에서, 실리콘 옥사이드 막은 나중에 증착된 실리콘 카바이드의 핵생성을 개선하도록 사용된다.

Description

금속 층들 상에 실리콘 옥사이드를 증착하기 위한 방법들 및 장치{METHODS AND APPARATUS FOR DEPOSITING SILICON OXIDE ON METAL LAYERS}
본 발명은 반도체 기판 프로세싱 방법들에 관한 것이다. 구체적으로, 본 발명은 반도체 디바이스 제조 동안 금속층들 위에 실리콘 옥사이드층들을 증착하는 방법들에 관한 것이다.
반도체 디바이스들의 제조는 종종 금속층들 위에 유전체층들의 증착을 수반한다. 이러한 유전체층들의 예들은 메모리 스택들, 뿐만 아니라 다양한 확산 배리어층들에 대한 캡슐화 층들 및 에칭 정지층들을 포함한다. 실리콘 카바이드 (SiC) 는 이러한 애플리케이션들을 위한 바람직한 유전체 재료들 중 하나이다. SiC 박막들의 부류들은, 또한 실리콘 옥시카바이드로 공지된, 산소 도핑된 실리콘 카바이드, 또한 실리콘 나이트리카바이드로 공지된, 질소 도핑된 실리콘 카바이드, 및 또한 실리콘 옥시나이트리카바이드로 공지된, 산소 및 질소 도핑된 실리콘 카바이드, 및 도핑되지 않은 실리콘 카바이드를 포함한다. 실리콘 카바이드는 통상적으로 CVD (chemical vapor deposition), 예컨대 PECVD (plasma enhanced chemical vapor deposition) 에 의해 증착된다.
실리콘 카바이드는 종종 노출된 금속층 및 노출된 유전체를 갖는 기판 상에 증착되어야 하고, 기판의 표면은 복수의 리세스된 피처들을 포함한다. 금속 위에 실리콘 카바이드를 증착하는 것은 종종 동일한 기판 상의 유전체 위의 증착에 대해 핵생성 지연을 갖고 발생하고, 증착된 실리콘 카바이드층의 불균일한 두께, 또는 금속의 부적절한 실리콘 카바이드 커버리지 (또는 무 커버리지) 를 발생시킨다고 결정되었다. 이 효과는 2 nm 이하와 같이 실리콘 카바이드층의 타깃 두께가 상대적으로 작을 때, 특히 유해하다. 이 경우, 금속 위에서 핵생성 지연은 금속 위에서 실리콘 카바이드 커버리지의 결여를 야기할 수 있고, 결과적으로 실리콘 카바이드층의 기능성에 영향을 줄 수 있다.
이 문제는 실리콘 카바이드층의 증착 전에 기판 상에 박형의 실리콘 옥사이드층을 증착함으로써 본 명세서에서 해결된다. 금속 위 및 유전체 위 모두에 증착된 실리콘 옥사이드는 핵생성 지연을 감소시키거나 제거하고, 다양한 두께들의 실리콘 카바이드층들의 컨포멀한 (conformal) 증착을 허용한다.
일 양태에서, 반도체 기판을 프롯세싱하는 방법이 제공되고, 방법은: (a) 노출된 금속층 및 노출된 유전체층을 포함하는 반도체 기판을 제공하는 단계; (b) 노출된 금속층 상에 그리고 노출된 유전체층 상에 모두 실리콘 옥사이드층을 증착하는 단계; 및 (c) 실리콘 옥사이드층 상에 실리콘 카바이드층을 증착하는 단계를 포함한다. 일부 실시예들에서, 단계 (a) 에서 제공된 기판은 복수의 리세스된 피처들을 갖고, 그리고 실리콘 옥사이드층은 ALD (atomic layer deposition) 에 의해 컨포멀하게 증착된다. 방법은 W, Cu, Co, Ti, 및 Ta를 포함하는 다양한 금속들 상에서 실리콘 카바이드 커버리지를 개선하기 위해 사용될 수 있다. 일 예에서, 방법은 노출된 W 층 및 복수의 리세스된 피처들을 갖는 기판 상에서 구현된다. 일부 실시예들에서, 실리콘 약 50 Å 미만, 예를 들어, 약 5 내지 10 Å와 같이 상대적으로 박형이다.
일반적으로, 실리콘 옥사이드가 임의의 적합한 방법으로 증착될 수 있지만, 금속 산화를 억제하는 동안, 금속 위에 실리콘 옥사이드를 형성하는 것이 매우 바람직하다. 본 명세서에 제공된 방법들은 실리콘 옥사이드가 증착되는 금속층들의 산화를 유발하지 않고 실리콘 옥사이드의 증착을 허용한다. 이는 금속의 산화가 원치 않은, 금속 라인들의 상승된 저항, 결과적으로 RC (resistance-capacitance) 지연의 원치 않은 상승을 야기하기 때문에, 제공된 방법들의 상당한 장점이다.
본 발명의 또 다른 양태에 따라, 반도체 기판을 프로세싱하기 위한 방법이 제공되고, 방법은: (a) 노출된 금속층 (예를 들어, W, Cu, Co, Ti, Ta) 을 포함하는 반도체 기판을 제공하는 단계; 및 (b) 금속층 위에 그리고 금속층과 콘택트하여 실리콘 옥사이드층을 형성하는 단계를 수반하고, 실리콘 옥사이드층을 형성하는 단계는 금속층에 흡착된 실리콘-함유 전구체와 H2 및 산소 소스 (예를 들어, O2, O3, CO2, N2O) 를 포함하는 프로세스 가스로 형성된 플라즈마와 반응시키는 것을 포함하고, 프로세스 가스의 조성은 금속층의 산화를 억제하도록 구성된다. 일부 구현예들에서, 형성된 실리콘 옥사이드층은 약 10 Å 미만, 예컨대 약 5 Å의 두께를 갖는다. 이 방법은 본 발명의 이전의 양태에 제공된 바와 같이, 실리콘 카바이드 증착 전에 실리콘 옥사이드를 증착하기 위해 또는 독립적으로 금속 위의 실리콘 옥사이드의 증착을 필요로 하는 임의의 다른 프로세싱 시퀀스에서 사용될 수 있다.
일부 실시예들에서, 프로세스 가스의 조성은 상대적으로 높은 H2 대 산소 소스 비를 사용함으로써 금속의 산화를 억제하도록 구성된다. 일부 실시예들에서, 프로세스 가스에서 H2 대 산소 소스의 체적비는 적어도 약 4:1이다. 일부 구현예들에서, 산소 소스는 O2이고, 프로세스 가스에서 H2 대 O2의 체적비는 적어도 약 4:1, 예컨대 적어도 약 9:1, 예컨대 적어도 약 10:1이고, 가스가 본질적으로 H2 및 O2로 구성된 실시예들에서 이 비는 적어도 약 96:1 예컨대 적어도 약 100:1이다. 일 실시예에서 프로세스 가스는 본질적으로 H2, O2 및 불활성 가스 (예를 들어, He) 로 구성되고, H2의 농도는 체적으로 약 2 내지 10 ％이고, O2 의 농도는 체적으로 약 1 ％이다. 예를 들어, 이 실시예에서, H2 대 O2 체적비는 바람직하게 적어도 약 4:1이어야 한다. 또 다른 구현예에서, 프로세스 가스는 본질적으로 H2 및 O2로 구성되고, H2의 농도는 체적으로 약 95 ％ 초과이고, O2의 농도는 체적으로 약 5 ％ 미만 (예를 들어, 체적으로 0.1 내지 4.5 ％) 이다.
일부 실시예들에서, 실리콘 옥사이드층을 형성하는 단계는: (i) 반도체 기판을 실리콘-함유 전구체과 콘택트하고 금속층 상에 실리콘-함유 전구체를 흡착시키는 단계; (ii) 반도체 기판을 하우징하는 프로세스 챔버를 퍼지 및/또는 배기함으로써 흡착되지 않은 실리콘-함유 전구체를 제거하는 단계; (iii) 반도체 기판을 H2 및 산소 소스를 포함하는 프로세스 가스로 형성된 플라즈마와 콘택트하고 흡착된 실리콘-함유 전구체로부터 실리콘 옥사이드를 형성하는 단계; (iv) 단계 (iii) 후에 프로세스 챔버를 퍼지 및/또는 배기하는 단계; 및 (v) 목표된 두께의 실리콘 옥사이드 막이 증착될 때까지 단계 (i) 내지 단계 (iv) 를 반복하는 단계를 수반한다. 일부 실시예들에서, 방법은 실리콘 옥사이드를 형성하기 전에 금속 표면 상에 존재할 수도 있는 모든 금속 옥사이드를 제거하기 위해 노출된 금속을 사전-세정하는 단계를 더 수반한다. 또한, 일부 실시예들에서, 방법은 실리콘 옥사이드가 형성된 후 실리콘 옥사이드층 아래에 있는 잔여 금속 옥사이드를 금속으로 환원하기 위해 환원 플라즈마 (예를 들어, 수소 플라즈마) 와 노출된 실리콘 옥사이드층을 갖는 반도체 기판을 콘택트하는 단계를 더 포함할 수도 있다.
일부 구현예들에서, 실리콘 옥사이드층은 노출된 금속 표면들 및 노출된 유전체 표면들 모두를 갖는 기판 상에 형성되고, 증착은 두 타입들의 표면들 상에서 발생한다. 일 프로세스 플로우에서, 이어서 실리콘 카바이드층이 실리콘 옥사이드층 상에 증착된다.
모든 제공된 방법들은 포토리소그래픽 프로세싱 스킴들과 통합될 수 있고, 반도체 기판에 포토레지스트를 도포하는 단계; 포토레지스트를 광에 노출하는 단계; 포토레지스트를 패터닝하고 패턴을 반도체 기판에 전사하는 단계; 및 반도체 기판로부터 포토레지스트를 선택적으로 제거하는 단계를 더 포함할 수도 있다.
또 다른 양태에 따라, 노출된 금속층을 갖는 기판 상에 실리콘 옥사이드 막을 형성하도록 구성된 장치가 제공된다. 일 실시예에서 장치는 반도체 기판을 홀딩하기 위한 지지부를 갖는 프로세스 챔버, 플라즈마를 생성하기 위한 시스템 및 제어기를 포함한다. 제어기는 본 명세서에 제공된 임의의 방법들을 수행하기 위한 프로그램 인스트럭션들을 포함한다. 일부 실시예들에서, 제어기는 노출된 금속층 위에 그리고 콘택트하여 실리콘 옥사이드층을 형성하기 위해 프로그래밍되고, 실리콘 옥사이드층을 형성하는 동작은 금속층에 흡착된 실리콘-함유 전구체를 H2 및 산소 소스 (예를 들어, O2, O3, CO2, N2O) 를 포함하는 프로세스 가스로 형성된 플라즈마와 반응시키는 것을 포함하고, 프로세스 가스의 조성은 금속층의 산화를 억제하도록 구성된다.
또 다른 양태에 따라, 노출된 금속층 및 노출된 유전체층을 갖는 기판 상에 실리콘 카바이드를 증착하도록 구성된 장치가 제공된다. 장치는 기판을 하우징하도록 구성된 하나 이상의 프로세스 챔버들, 및 (a) 실리콘 옥사이드층을 노출된 금속층 상에 그리고 노출된 유전체층 상에 모두 증착하기 위한 프로그램 인스트럭션; 및 (b) 실리콘 카바이드층을 실리콘 옥사이드층 상에 증착하기 위한 프로그램 인스트럭션을 갖는 제어기를 포함한다. 일부 실시예들에서, 장치는 실리콘 옥사이드 및 실리콘 카바이드를 일 툴의 동일 챔버에서 증착하도록 구성된다. 다른 실시예들에서, 증착은 상이한 챔버들에서 수행될 수 있다.
또 다른 양태에 따라, 본 명세서에 제공된 장치들과 스텝퍼를 포함하는 시스템이 본 명세서에 제공된다.
또 다른 양태에 따라, 비일시적인 컴퓨터 머신-판독가능 매체가 제공된다. 이는 증착 장치의 제어를 위한 프로그램 인스트럭션들을 포함하고, 본 명세서에 제공된 임의의 방법들을 수행하기 위한 코드를 포함할 수 있다. 일부 실시예들에서, 코드는: (a) 기판 상의 노출된 금속층 상에 그리고 노출된 유전체층 상에 모두 실리콘 옥사이드층을 증착하고; 그리고 (b) 실리콘 카바이드층을 실리콘 옥사이드층 상에 증착하기 위해 제공된다. 일부 실시예들에서, 코드는 노출된 금속층 위에 그리고 콘택트하여 실리콘 옥사이드층을 형성하기 위해 제공되고, 실리콘 옥사이드층을 형성하는 단계는 금속층에 흡착된 실리콘-함유 전구체를 H2 및 산소 소스 (예를 들어, O2, O3, CO2, N2O) 를 포함하는 프로세스 가스로 형성된 플라즈마와 반응시키는 것을 포함하고, 프로세스 가스의 조성은 금속층의 산화를 억제하도록 구성된다.
또 다른 양태에 따라, 반도체 디바이스가 제공되고, 반도체 디바이스는: (a) 금속층 및 유전체층; (b) 금속층 및 유전체층 모두와 콘택트하는 실리콘 옥사이드층; 및 (c) 금속층 및 유전체층과 콘택트하는 표면에 대향하는 표면에서 실리콘 옥사이드층과 콘택트하는 실리콘 카바이드층을 포함한다. 일부 실시예들에서, 실리콘 옥사이드층의 두께는 50 Å 미만이다.
본 발명의 이들 및 다른 특징들 및 장점들은 연관된 도면들을 참조하여 이하에 보다 상세히 기술될 것이다.
도 1a 내지 도 1c는 본 명세서에 제공된 실시예르 예시하는, 프로세싱 동안 반도체 기판의 단면도들을 도시한다.
도 2는 본 명세서에 제공된 프로세싱 방법을 위한 프로세스 흐름도이다.
도 3은 본 명세서에 제공된 실시예들에 따라 실리콘 옥사이드를 증착하는 방법을 위한 프로세스 흐름도이다.
도 4는 본 명세서에 제공된 실시예에 따른 실리콘 옥사이드 막들의 증착을 위해 사용될 수 있는 ALD 프로세스 스테이션의 개략도이다.
도 5는 본 명세서에 제공된 실시예에 따른 멀티-스테이션 프로세싱 툴의 개략도를 도시한다.
도 6은 본 명세서에 제공된 실시예에 따라 막들을 증착하도록 구성된 프로세싱 툴의 블록도이다.
도 7은 텅스텐층 상에 증착된 실리콘 카바이드의 두께를 증착 시간의 함수로서 예시하는 실험적 플롯이다.
도 8은 상이한 플라즈마들을 사용한 처리 후에 텅스텐 저항률을 예시하는 실험적 도면이다.
이하의 기술에서, 다수의 구체적인 상세들이 개시된 구현예들의 전체적인 이해를 제공하도록 언급된다. 그러나, 당업자에게 자명한 바와 같이, 개시된 구현예들은 이들 구체적인 상세들 없이 또는 대안적인 엘리먼트들 또는 프로세스들을 사용함으로써 실시될 수도 있다. 다른 예들에서, 공지의 프로세스들, 절차들, 및 컴포넌트들은 개시된 구현예들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다.
본 기술에서, 용어들 "반도체 웨이퍼", "반도체 기판", "웨이퍼", "기판", "웨이퍼 기판" 및 "부분적으로 제조된 집적 회로"는 상호교환 가능하게 사용될 것이다. 당업자는 용어 "부분적으로 제조된 집적 회로"가 그 위의 집적 회로 제조의 많은 단계들 중 임의의 단계 동안 실리콘 웨이퍼를 지칭할 수 있다는 것을 이해할 것이다. 이하의 상세한 기술은 웨이퍼 상의 실리콘 옥사이드층들의 증착을 기술한다. 그러나, 개시된 구현예들은 이렇게 제한되지 않는다. 워크피스는 다양한 형상들, 사이즈들, 및 재료들로 이루어질 수도 있다. 반도체 웨이퍼들에 더하여, 개시된 구현예들의 장점을 취할 수도 있는 다른 워크피스들은 인쇄 회로 기판들 등과 같은 다양한 물품들을 포함한다. 본 명세서에 사용된 용어 "반도체 웨이퍼" 또는 "반도체 기판"은 바디의 어느 곳에 반도체 재료를 갖는 기판을 지칭하고, 반도체 재료가 노출될 필요는 없다는 것이 이해된다. 많은 실시예들에서, 반도체 기판은 반도체 재료 위에 형성된 하나 이상의 유전체 및 도전층들을 포함한다. 반도체 디바이스 산업계에 사용된 웨이퍼 또는 기판은 통상적으로 200 ㎜, 또는 300 ㎜, 또는 450 ㎜의 직경을 갖는다. 달리 언급되지 않는 한, 본 명세서에 언급된 프로세싱 상세들 (예를 들어, 플로우 레이트들, 전력 레벨들, 등) 은 300 ㎜ 직경 기판들을 프로세싱하는 것, 또는 300 ㎜ 직경 기판들을 프로세싱하도록 구성되는 처리 챔버들에 관한 것이고, 다른 사이즈들의 기판들 또는 챔버들에 적절하게 스케일링될 수 있다.
본 명세서에 제공된 실리콘 옥사이드 막들은 Si 및 O를 함유한다. 다른 원소들 (예를 들어, C 및 N) 이 막들 내에 존재할 수도 있지만, 많은 실시예들에서, 막들은 본질적으로 Si 및 O, 그리고 선택가능하게, H로 구성되고, 10 atomic ％ 이하 (그리고 일부 실시예들에서, 5 atomic ％ 이하) 의 다른 원소들을 함유한다.
본 명세서에 제공된 실리콘 카바이드 막들은 도핑된 실리콘 카바이드 및 도핑되지 않은 실리콘 카바이드 모두, 예컨대 가변하는 화학량론의 SiC, SiCN, SiCNO, 및 SiCO (화학식들이 원소적 조성을 나타내지만 화학량론은 가변할 수 있다) 를 포함한다. 수소가 선택가능하게 임의의 실리콘 카바이드 막들 (예를 들어, SiC, SiCN, SiCNO, 및 SiCO 막들) 에 존재할 수도 있다.
본 명세서에 사용된 바와 같은 용어 "ALD (atomic layer deposition)"는 플라즈마 보조된 ALD를 포괄하고, 주로 프로세스 챔버의 벌크 대신 기판의 표면 상의 반응들에 의존하는 증착 방법들을 지칭한다.
일 양태에 따라, 반도체 기판을 프로세싱하기 위한 방법이 제공되고, 방법은 실리콘 카바이드 막들을 노출된 금속층 및 노출된 유전체층을 갖는 기판 위에 균일하고 컨포멀하게 증착하게 한다. 예를 들어, 노출된 유전체층은 실리콘 나이트라이드, 실리콘 옥사이드, 로우-k 유전체, 울트라 로우-k 유전체, 유기 및/또는 다공성 유전체, 금속 옥사이드, 등을 포함할 수 있다. 노출된 금속층은 W, Ti, Ta, Co, 및 Cu와 같은 다양한 금속들을 포함할 수도 있다. 일부 실시예들에서, 기판은 또한 노출된 반도체, 또는 상이한 타입의 재료, 예를 들어, 실리콘 (다결정 실리콘을 포함), 게르마늄, GeSi, 등을 포함할 수도 있다. 일반적으로, 기판의 노출된 표면은 평면형일 수도 있고 또는 리세스된 피처들을 포함할 수도 있다. 본 명세서에 제공된 방법들은, 매우 박층들이 증착되어야 할 때에도 실리콘 카바이드의 컨포멀한 증착을 허용하기 때문에, 리세스된 피처들을 갖는 기판들에 특히 유용하다. 제공된 방법들은 다양한 두께들 (예를 들어, 20 내지 400 Å) 을 갖는 실리콘 카바이드 막들을 증착하도록 사용될 수 있고, 박형의 실리콘 카바이드 막들 (예를 들어, 20 내지 100 Å 두께 막들) 을 증착하는데 특히 유리하다.
도 1a 내지 도 1c는 본 명세서에 제공된 방법들에 따른 프로세싱을 겪는 기판의 예를 제공한다. 프로세싱의 상이한 스테이즈들에서 기판의 개략적인 단면도들이 도시된다. 도 2는 도 1a 내지 도 1c의 구조체들에 의해 도시된 프로세싱 방법을 위한 프로세스 흐름도를 제공한다. 도 2를 참조하면, 프로세스는 노출된 유전체층 및 노출된 금속층을 갖는 기판을 제공함으로써 201에서 시작된다. 도 1a는 노출된 금속층 및 노출된 유전체층을 갖는 반도체 기판, 예를 들어, 부분적으로 제조된 MRAM (magnetoresistive random access memory) 디바이스를 예시한다. 예시된 기판은 재료들의 2 스택들 사이에 리세스된 피처을 갖고, 재료들의 스택들은 자기 재료들, 유전체 재료들, 도전성 재료들, 등을 포함할 수도 있다. 스택들은, 노출된 층 (101) 상에 형성된, 복수의 층들 (층들 103, 105a 내지 c, 및 107) 을 포함할 수도 있다. 일 실시예에서, 반도체 기판은 노출된 유전체층 (107) (예를 들어, 실리콘 나이트라이드 층), 및 노출된 금속층 (105b) (예를 들어, 텅스텐층) 을 포함한다. 스택들은 다결정 실리콘층 (101) 상에 놓일 수도 있다.
다음에, 동작 203에서, 프로세스는 금속층 및 유전체층 모두 위에 박형의 실리콘 옥사이드층을 증착하는 단계가 이어진다. 바람직한 실시예들 중 일 실시예에서, 실리콘 옥사이드는 ALD에 의해 컨포멀하게 증착되고, 그리고 실리콘-함유 전구체를 기판 상에 흡착시키는 단계, 및 실리콘 옥사이드를 형성하도록 산소-함유 반응물질과 반응시키는 단계를 수반한다. 보다 바람직하게, 실리콘 옥사이드는 본 명세서에 제공된 바와 같이, 금속 산화를 억제하도록 구성된 방법들을 사용하여 ALD에 의해 증착된다. 일부 실시예들에서, 실리콘 옥사이드는 약 5 내지 30 Å의 두께, 예컨대 약 5 Å의 두께로 증착된다. 발생되는 구조체는, 실리콘 옥사이드층 (109) 이 유전체층 (107), 금속층 (105b) 및 기판의 모든 다른 이전에 노출된 층들을 포함하여, 기판의 표면을 컨포멀하게 코팅하는 도 1b에 도시된다.
다음에, 동작 205에서, 실리콘 카바이드층이 실리콘 옥사이드층 위에 증착된다. 도 1c를 참조하면, 실리콘 옥사이드층 (109) 위에 그리고 실리콘 옥사이드층 (109) 과 콘택트하여 증착된 실리콘 카바이드층 (111) 이 도시된다. 일부 실시예들에서, 실리콘 카바이드는 약 50 Å 내지 약 500 Å의 두께로 증착된다. 예를 들어, MRAM 스택 위에 증착된 캡슐화층은 두께 약 150 Å 내지 약 300 Å의 두께를 가질 수도 있다. 실리콘 카바이드는 예를 들어, PECVD 또는 ALD에 의해 증착될 수 있다. 일부 구현예들에서, 실리콘 카바이드는 전체가 모든 목적들을 위해 본 명세서에 참조로서 인용된, 발명자들로서 van Schravendijk 등의 이름으로, 명칭이 "Methods of Encapsulation"인 2016년 9월 28일 출원된 미국 특허출원 번호 제 15/279,310 호에 기술된 방법들을 사용하여, 또는 Varadarajan 등에게 2016년 1월 12일 허여되고 명칭이 "Method to Obtain SiC Class of Films of Desired Composition and Film Properties"인 미국 특허 제 9,234,276 호에 기술된 방법들을 사용하여 증착된다. 일 예시적인 실시예에서, 실리콘 카바이드를 증착하는 방법은 기판을 제공하는 단계 및 제 1 유기-실리콘 전구체 및 제 2, 상이한, 유기-실리콘 전구체를 함께 기판 상에 흘리는 단계를 수반한다. 예를 들어, 전구체들은 상이한 비율들의 실리콘-탄소 결합들을 포함할 수도 있다. 방법은 소스 가스로부터 실질적으로 저 에너지 상태의 하나 이상의 라디칼들을 제공하는 단계를 더 수반하고, 라디칼들은 기판 상에 실리콘 카바이드를 형성하기 위해 제 1 유기-실리콘 전구체 및 제 2 유기-실리콘 전구체와 반응한다. 라디칼들은 소스 가스 (예를 들어, 수소) 를 리모트 플라즈마에 노출함으로써 형성될 수 있다.
본 발명의 개별적인 양태에서, 금속 산화를 억제하는 동안 금속층 상에 실리콘 옥사이드를 증착하는 방법이 제공된다. 이 방법은 도 2에 예시된 프로세스에서 실리콘 옥사이드를 증착하기 위해 사용될 수 있고, 또는 독립적으로, 임의의 애플리케이션에서, 금속 산화를 거의 동반하지 않거나 전혀 없이 금속 위에 실리콘 옥사이드의 형성이 바람직하다. 프로세스는: 노출된 금속층을 포함하는 반도체 기판을 제공하는 단계; 및 금속층 위에 그리고 금속층과 콘택트하여 실리콘 옥사이드층을 형성하는 단계를 수반하고, 실리콘 옥사이드층을 형성하는 단계는 금속층에 흡착된 실리콘-함유 전구체와 H2 및 산소 소스를 포함하는 프로세스 가스로 형성된 플라즈마와 반응시키는 것을 포함하고, 프로세스 가스의 조성은 금속층의 산화를 억제하도록 구성된다. 예를 들어 프로세스 가스에서, H2 대 산소 소스의 비는 금속의 산화를 최소화하거나 제거하도록 선택될 수 있지만, 여전히 실리콘-함유 전구체의 실리콘 옥사이드로의 변환을 인에이블한다. 일부 실시예들에서, 산소 소스는 O2이고, 약 0.01 내지 5 ％, 예컨대 약 0.01 내지 4.5 ％의 농도로 프로세스 가스에 제공된다. 이에 더하여, 방법은 금속에 존재할 수도 있는 임의의 금속 옥사이드를 환원하도록 구성된 전-처리 동작 및 후-처리 동작을 선택가능하게 포함할 수도 있다.
다양한 실리콘-함유 전구체들 및 산소 소스들이 실리콘 옥사이드 증착을 위해 사용될 수 있다. 적합한 실리콘-함유 전구체들의 예들은, 비제한적으로, 아미노실란들 (알킬아미노실란들을 포함), 및 할로겐-치환된 실란들 (예를 들어, 클로로실란들), 등을 포함한다. 아미노실란 전구체들의 예들은 TDMAS (tris(dimethylamino)silane), BDEAS (bis(diethylamino)silane), BTBAS (bis(tertiarybutylamino)silane) 를 포함한다. 산소 소스들의 예들은 O2, O3, CO2, 및 N2O를 포함한다. 일 예에서, 산소 소스는 O2 이고 실리콘-함유 전구체는 아미노실란, 예컨대 비스(디메틸아미노)메틸실란이다.
이러한 실리콘 옥사이드 형성 프로세스의 예를 위한 프로세스 흐름도가 도 3에 도시된다. 제 1, 기판이 제공되고, 기판은 노출된 금속층 (예를 들어, W, Ti, Ta, Co, Cu, 등) 을 포함한다. 일부 실시예들에서, 기판은 유전체층 (예컨대 도 1a에 도시된 기판과 같은) 또는 또 다른 부류의 재료들을 더 포함할 수도 있다. 다른 실시예들에서, 금속층은 기판 상의 유일한 노출된 층이다. 기판은 평면형 표면을 가질 수도 있고 또는 복수의 리세스된 피처들을 포함할 수도 있다. 프로세스는 넓은 온도 범위, 예를 들어, 약 50 내지 500 ℃, 예컨대 약 50 내지 400 ℃의 온도들에서 수행될 수도 있다.
동작 단계 301에서, 기판은 금속의 표면으로부터 금속 옥사이드를 제거하도록 사전-세정된다. 예를 들어, 텅스텐 옥사이드는 환원 플라즈마로 기판을 처리함으로써, 텅스텐 표면 상의 텅스텐으로 환원될 수 있다. 예를 들어 기판은 수소 소스 (예를 들어, H2) 를 포함하는 프로세스 가스로 형성된 플라즈마를 사용하여 처리될 수도 있다. 일부 실시예들에서, 기판은 본질적으로 H2로 구성된 (또는 본질적으로 수소 및 불활성 가스로 구성된) 프로세스 가스로 형성된 플라즈마로 처리된다. 이 처리 동안, 금속 표면 상의 금속 옥사이드는 플라즈마와 반응하고 (예를 들어, 금속으로 환원됨으로써) 제거된다. 이러한 플라즈마 처리는 직접 플라즈마 (기판을 하우징하는 동일한 칸 내에서 형성된 플라즈마) 에 의해 또는 리모트 플라즈마 (상이한 칸에서 형성되고 기판을 하우징하는 칸 내로 피딩되는 플라즈마) 에 의해 수행될 수 있다. 일 예에서 텅스텐 표면 상에 놓인 텅스텐 옥사이드는 본질으로 H2로 구성된 프로세스 가스로 형성된 직접 플라즈마로 기판을 처리함으로써 제거된다.
다음에, 실리콘 옥사이드 증착이 시작된다. 기판은 ALD 프로세스 챔버에서와 같이, 가스 (예를 들어, 기화된) 형태의 시약들을 연속적으로 수용하도록 구성되는 프로세스 챔버 내에 위치된다. 동작 303에서, 실리콘-함유 전구체가 프로세스 챔버로 제공되고 노출된 금속층의 표면을 포함하여, 기판의 표면 상에 흡착된다. 일부 실시예들에서, 실리콘-함유 전구체는 헬륨과 같은 불활성 캐리어 가스와 함께 프로세스 챔버 내로 흐른다. 일 예에서, 아미노실란이 헬륨과 혼합물로 프로세스 챔버 내로 흐른다. 일부 구현예들에서, 이러한 혼합물의 플로우 레이트는 약 100 내지 1,000 sccm이고, 실리콘-함유 전구체는 약 5 내지 100 sccm의 플로우 레이트를 갖는다. 이 단계 동안 온도 및 압력은 기판의 표면 상에 전구체의 흡착을 인에이블하도록 선택된다. 일부 실시예들에서, 압력은 약 1 내지 7 torr이다. 다음에, 실리콘-함유 전구체가 흡착된 후, 기판 상에 흡착된 층을 남기는 동안, 프로세스 챔버로부터 흡착되지 않은 실리콘-함유 전구체를 제거하기 위해 프로세스 챔버는 동작 305에서 퍼지되고 그리고/또는 배기된다. 예를 들어 불활성 가스, 예컨대 헬륨, 아르곤, 또는 질소가 퍼지를 위해 프로세스 챔버 내로 도입될 수도 있다. 다음 단계 307에서, 흡착된 실리콘-함유 전구체는, 실리콘-함유 전구체가 흡착되는 금속의 산화를 억제하는 동안, 실리콘 옥사이드를 형성하기 위해 H2 및 산소 소스를 포함하는 프로세스 가스로 형성된 플라즈마와 콘택트된다. 일부 실시예들에서, 산화는 충분히 높은 H2 대 산소 소스의 비를 선택함으로써 억제된다. 예를 들어, 일부 실시예들에서, H2 대 산소 소스의 비는 체적으로 적어도 약 4:1이다. 일 구현예에서, 산소 소스는 O2이고, H2 대 O2의 비는 적어도 약 9:1이다. 예를 들어, 프로세스 가스는 본질적으로 H2, O2 및 불활성 가스로 구성될 수도 있고, H2의 농도는 체적으로 약 2 내지 10 ％이고, O2 의 농도는 체적으로 약 1 ％ 미만이다. 일 예에서, 프로세스 가스는 O2 (5 내지 20 sccm의 플로우 레이트로 흐름), H2 (약 200 sccm의 플로우 레이트로 흐름), 및 He (약 9,800 sccm의 플로우 레이트로 흐름) 로 구성된다. 또 다른 예에서, 프로세스 가스는 본질적으로 H2 (체적으로 95 ％ 초과의 농도로) 및 O2 (체적으로 약 5 ％ 미만의 농도로) 로 구성된다. 일부 실시예들에서, 플라즈마는 기판을 하우징하는 프로세스 챔버 또는 프로세스 챔버 칸 내에서 직접 형성된다. 다른 실시예들에서, 플라즈마는 기판을 하우징하는 칸과 상이한 칸에서 리모트로 프로세스 가스로 형성되고 이어서 기판을 하우징하는 칸으로 전달된다. 일부 실시예들에서, 플라즈마는 약 2.45 내지 13.56 ㎒ 범위의 주파수를 사용하고, 약 2 내지 6 ㎾ 범위의 전력을 사용하여 형성된다. 일 예에서, 플라즈마는 13.56 ㎒의 주파수 및 3 ㎾의 전력을 사용하여, H2, O2, 그리고 선택가능하게, 불활성 가스를 포함하는 프로세스 가스로 형성된다. 일부 실시예들에서, 이 반응 단계에 사용된 압력은 약 2 Torr 미만, 예컨대 1.5 Torr 이하이다. 이러한 저압은 보다 높은 증착 레이트와 연관된다.
다음에, 동작 309에서, 프로세스 챔버는 프로세스 가스 종을 제거하기 위해 퍼지되고 그리고/또는 배기되고, 동작 311에서, 실리콘 옥사이드의 추가 증착이 필요한 지 여부가 결정된다. 일부 실시예들에서, 동작들 303 내지 309를 포함하는 단일 사이클이 재료의 약 0.7 내지 1.0 Å 넘게 증착한다. 보다 많은 실리콘 옥사이드가 증착되어야 한다고 결정되면, 사이클은 목표된 두께로 실리콘 옥사이드를 증착하기 위해 필요에 따라 다수 회 반복된다. 일부 실시예들에서, 사이클은 1 내지 100 회, 예컨대 1 내지 10 회 수행된다. 증착된 층은 일부 실시예들에서, 매우 박형, 예컨대 약 10 Å 미만의 두께, 예를 들어, 약 5 Å의 두께이다. 예를 들어, 약 5 내지 10 Å 두께의 실리콘 옥사이드층들이 실리콘 카바이드층들의 핵생성 지연을 방지하기 위해 바람직하다.
다음에, 동작 313에서, 실리콘 옥사이드층 아래에 놓일 수도 있는 임의의 금속 옥사이드를 제거하기 위해 선택가능한 단계가 수행될 수도 있다. 증착 사이클들이 금속 산화를 억제하기 위해 구성되지만, 일부 예들에서, 금속 옥사이드는 의도치 않게 형성될 수도 있고, 수소 플라즈마 (산화성 종이 첨가되지 않고 본질적으로 수소로 구성된 가스로 형성된 플라즈마) 를 사용하여 기판을 처리함으로써 제거되어야 할 (금속으로 환원될) 수도 있다. 수소 플라즈마를 사용한 처리는 박형의 노출된 실리콘 옥사이드층을 관통할 것이고 실리콘 옥사이드층의 품질에 영향을 주지 않고 실리콘 옥사이드 아래에 놓인 금속 옥사이드를 환원시킬 것이다. 일 예시적인 예에서, 플라즈마 처리는 약 1.5 Torr의 압력에서 3 ㎾ 전력을 사용하여 형성된 리모트 플라즈마를 사용하여 수행된다.
일부 실시예들에서, 실리콘 옥사이드이 증착 동안 금속의 질화를 회피하는 것이 바람직하고, 증착 프로세스는 이러한 질화를 방지하도록 수행된다. 예를 들어, 일부 실시예들에서, 질소-함유 시약들은 적어도 플라즈마 처리를 수반하는 단계들 동안, 그리고 일부 실시예들에서, 프로세스 내내 기판과 콘택트하여 존재하지 않는다. 금속의 의도치 않은 질화는 도전 라인들의 저항을 상승시킬 수 있고 RC 지연에 부정적으로 영향을 줄 수 있다.
제공된 방법들은 메모리/로직 디바이스들의 제조 및 다양한 다른 애플리케이션들에 사용될 수 있다. 방법들은 노출된 금속들 및 유전체들을 갖는 기판들 위에 실리콘 카바이드의 균일하고 컨포멀한 증착, 및 독립적으로, 또는 이 방법과 함께, 금속 산화를 유발하지 않고 금속 위에 실리콘 옥사이드의 증착을 허용한다. 실리콘-함유 전구체가 실리콘 옥사이드를 형성하도록 산화되는 동안, 금속이 산화되지 않는 (또는, 산화된다면, 0 산화 상태의 금속으로 다시 환원되는) 프로세스 조건들이 식별된다.
장치
본 명세서에 개시된 구현예들의 또 다른 양태는 본 명세서에 기술된 방법들을 달성하도록 구성된다. 적합한 장치는 개시된 구현예들에 따른 프로세스 동작들을 달성하기 위해 하드웨어 및 프로세스 동작들을 제어하기 위한 인스트럭션들을 갖는 시스템 제어기를 포함한다. 일부 실시예들에서, 장치는 도 2 또는 도 3에 제공된 방법 단계들을 수행하기 위한 프로그램 인스트럭션들을 갖는 시스템 제어기를 포함한다. 개시된 구현예들에 따라 프로세스 동작들을 제어하기 위한 인스트럭션들을 포함하는 머신-판독가능 매체가 시스템 제어기에 커플링될 수도 있다. 실리콘 옥사이드를 증착하기 위한 장치는 리모트 또는 직접 플라즈마 소스를 포함할 수 있다. 직접 플라즈마에 의해 달리 유발된 엄격한 반응 조건들을 리모트 플라즈마가 최소화할 수도 있기 때문에, 일부 실시예들에서, 리모트 플라즈마 소스가 바람직하다.
증착 프로세스 동작들을 달성하기 위한 하드웨어는 ALD (atomic layer deposition) 프로세싱 챔버들을 포함할 수도 있다. 일부 실시예들에서, 실리콘 옥사이드 형성의 모든 동작들이 단일 프로세스 챔버에서 수행된다. 다른 구현예들에서, 방법의 상이한 단계들을 수행하기 위해 기판이 챔버로부터 챔버로 이송될 수도 있다. 예를 들어, 기판은 사전-세정 챔버에서 사전-세정될 수도 있고 이어서 실리콘 옥사이드 증착을 위해 ALD 챔버로 이송될 수도 있다. 개시된 구현예들에 따른 프로세스 동작들을 제어하기 위한 인스트럭션들을 포함하는 머신-판독가능 매체는 시스템 제어기에 커플링될 수도 있다.
일부 실시예들에서, 증착은 CA, Fremont 소재의 Lam Research Corp.로부터 입수가능한 Vector Excel 증착 모듈의 일부인 PEALD (plasma enhanced atomic layer deposition) 반응기에서 수행된다. 일부 실시예들에서, 실리콘 카바이드의 증착이 실리콘 옥사이드의 증착과 동일한 프로세스 챔버에서 수행된다. 일부 실시예들에서, 이들 증착들은 단일 프로세스 챔버의 분리된 스테이션들에서 수행될 수 있다.
도 4는 특정한 실시예들에 따라 실리콘 옥사이드를 증착하기 적합한 리모트 플라즈마 장치의 개략도를 예시한다. 장치 (400) 는 반응 챔버 (410), 리모트 플라즈마 소스 (460), 실리콘 전구체 가스 전달 소스 (450), 및 샤워헤드 어셈블리 (420) 를 포함한다. 반응 챔버 (410) 내부에서, 기판 (430) 이 스테이지 또는 페데스탈 (435) 상에 놓인다. 일부 실시예들에서, 페데스탈 (435) 은 가열/냉각 엘리먼트와 피팅 (fit) 될 수 있다. 제어기 (440) 는 장치 (400) 의 동작을 제어하기 위해 장치 (400) 의 컴포넌트들에 연결될 수도 있다. 예를 들어, 제어기 (440) 는 온도 프로세스 조건들 및/또는 압력 프로세스 조건들과 같은, 장치 (400) 의 동작들을 위한 프로세스 조건들을 제어하기 위한 인스트럭션들을 포함할 수도 있다.
동작 동안, 반응 챔버 (410) 에 커플링된 하나 이상의 가스 유입부들을 통해 반응 챔버 (410) 내로 가스들 및 가스 혼합물들이 도입된다. 전구체 가스 전달 소스 (450) 는 실리콘-함유 전구체 가스들의 전달을 위해 반응 챔버 (410) 에 커플링된 가스 유입부 (455) 를 포함할 수도 있다. 제 2 가스 유입부 (465) 는 샤워헤드 어셈블리 (420) 를 통해 반응 챔버 (410) 에 커플링되고 리모트 플라즈마 소스 (460) 에 연결될 수도 있다. 제 2 가스 유입부 (465) 는 산소 소스 및 H2를 갖는 프로세스 가스의 플라즈마로 형성된 라디칼들의 전달을 위해 샤워헤드 어셈블리 (420) 에 연결될 수도 있다. 제 2 가스 유입부 (465) 는 라디칼 종을 위한 프로세스 가스를 제공하는 용기 (470) 에 연결될 수도 있다. 리모트 플라즈마 구성들을 포함하는 실시예들에서, 전구체들 및 리모트 플라즈마 소스 (460) 에서 생성된 라디칼 종을 위한 전달 라인들은 분리된다. 따라서, 전구체들 및 라디칼 종은 기판 (430) 에 도달하기 전에 실질적으로 상호작용하지 않는다.
하나 이상의 라디칼 종이 리모트 플라즈마 소스 (460) 내에서 생성되고 제 2 가스 유입부 (465) 를 통해 반응 챔버 (410) 로 진입하도록 구성될 수도 있다. 라디칼 종을 생성하기 위해 임의의 타입의 플라즈마 소스가 리모트 플라즈마 소스 (460) 에서 사용될 수도 있다. 이는, 이로 제한되지 않지만, CCP들 (capacitively coupled plasmas), 마이크로웨이브 플라즈마들, DC 플라즈마들, ICP (inductively coupled plasmas) 및 레이저-생성된 플라즈마들을 포함한다. CCP의 예는 RF (radio-frequency) 플라즈마일 수 있다. 고주파수 플라즈마는 13.56 ㎒ 이상에서 동작하도록 구성될 수 있다. 이러한 리모트 플라즈마 소스 (460) 의 예는 California, Fremont 소재의 Lam Research Corporation에 의해 제조된 GAMMA®일 수 있다. 이러한 RF 리모트 플라즈마 소스 (460) 의 또 다른 예는 440 kHz에서 동작할 수 있고 하나 이상의 기판들을 동시에 프로세싱하기 위해 보다 큰 장치에 볼트 결합된 서브유닛으로서 제공될 수 있는, Massachusetts, Wilmington 소재의 MKS Instruments에 의해 제조된 Astron®일 수 있다. 일부 실시예들에서, 마이크로웨이브 플라즈마는 또한 MKS Instruments에 의해 제공된, Astex®와 같은, 리모트 플라즈마 소스 (460) 로서 사용될 수 있다. 마이크로웨이브 플라즈마는 2.45 ㎓의 주파수로 동작하도록 구성될 수 있다.
리모트 플라즈마 소스 (460) 는 용기 (470) 로부터 소스 가스를 전달하기 위한 볼륨을 형성하기 위한 플라즈마 돔 또는 다른 형상을 포함할 수도 있다. 리모트 플라즈마 소스들의 예들은 모든 목적들을 위해 전체가 참조로서 본 명세서에 인용된, 미국 특허 제 8,084,339 호 및 미국 특허 제 8,217,513 호에 기술될 수도 있다. 일부 실시예들에서, 리모트 플라즈마 소스 (460) 는 리모트 플라즈마 소스 (460) 의 내부 볼륨 내로 소스 가스를 분배하도록 구성된 복수의 홀들을 갖는 용기 (470) 에 연결된 유입부 (475) 를 포함할 수도 있다.
소스 가스가 리모트 플라즈마 소스 (460) 로 들어갈 때, 플라즈마는, 매칭 네트워크를 통해 RF 소스 (480) 에 연결될 수도 있는, RF 코일들 (미도시) 을 사용하여 생성될 수도 있다. 플라즈마는 라디칼 종을 반응 챔버 (410) 내로 분배하기 위해 제 2 가스 유입부 (465) 로부터 샤워헤드 어셈블리 (420) 의 복수의 홀들을 통해 흐르는 라디칼 종을 생성할 수도 있다.
제어기 (440) 는 장치 (400) 에 대한 본 발명에 따른 프로세스 조건들 및 동작들을 제어하기 위한 인스트럭션들을 포함할 수도 있다. 제어기 (440) 는 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 것이다. 프로세서는 CPU 또는 컴퓨터, 아날로그 및/또는 디지털 입력/출력 접속부들, 스텝퍼 모터 제어기 보드들, 등을 포함할 수도 있다. 적절한 제어 동작들을 구현하기 위한 인스트럭션들이 프로세서 상에서 실행된다. 이들 인스트럭션들은 제어기 (440) 와 연관된 메모리 디바이스들 상에 저장될 수도 있고 또는 네트워크를 통해 제공될 수도 있다. 본 발명에 따른 프로세스 동작들을 제어하기 위한 인스트럭션들을 포함하는 머신-판독가능 매체는 제어기 (440) 에 통신가능하게 커플링될 수도 있다.
일부 실시예들에서, 본 명세서에 제공된 기판들은 멀티-스테이션 툴에서 프로세싱된다. 도 5는 인바운드 로드록 (502) 및 아웃바운드 로드록 (504) 중 하나 또는 양자가 리모트 플라즈마 소스를 포함할 수도 있는, 인바운드 로드록 (502) 및 아웃바운드 로드록 (504) 을 갖는, 멀티스테이션 프로세싱 툴 (500) 의 실시예의 개략도를 도시한다. 대기압에서 로봇 (506) 은, 카세트로부터 포드 (508) 를 통해 인바운드 로드록 (502) 으로 로딩된 웨이퍼들을 대기 포트 (510) 를 통해 이동시키도록 구성된다. 웨이퍼는 인바운드 로드록 (502) 내의 페데스탈 (512) 상에 로봇 (506) 에 의해 배치되고, 대기 포트 (510) 는 폐쇄되고, 로드록 (502) 은 펌프 다운된다 (pump down). 인바운드 로드록 (502) 이 리모트 플라즈마 소스를 포함하면, 웨이퍼는 프로세싱 챔버 (514) 내로 도입되기 전에 로드록 내에서 리모트 플라즈마 처리에 노출될 수도 있다. 또한, 웨이퍼는 또한 예를 들어, 수분 및 흡착된 가스들을 제거하기 위해 인바운드 로드록 (502) 내에서 가열될 수도 있다. 다음에, 프로세싱 챔버 (514) 로의 챔버 이송 포트 (516) 가 개방되고, 또 다른 로봇 (미도시) 이 프로세싱을 위해 반응기 내에 도시된 제 1 스테이션의 페데스탈 상의 반응기 내로 웨이퍼를 배치한다.
도시된 프로세싱 챔버 (514) 는 도 5에 도시된 실시예에서 1 내지 4로 번호가 붙여진, 4 개의 프로세스 스테이션들을 포함한다. 스테이션 각각은 히팅된 페데스탈 (스테이션 1에 대해 518로 도시됨), 및 가스 라인 유입부들을 갖는다. 일부 실시예들에서, 프로세스 스테이션 각각이 상이한 목적 또는 복수의 목적들을 가질 수도 있다는 것이 이해될 것이다. 도시된 프로세싱 챔버 (514) 는 4 개의 스테이션들을 포함하지만, 본 개시에 따른 프로세싱 챔버는 임의의 적합한 수의 스테이션들을 가질 수도 있다는 것이 이해될 것이다. 예를 들어, 일부 실시예들에서, 프로세싱 챔버는 5 개 이상의 스테이션들을 가질 수도 있는 반면, 다른 실시예들에서, 프로세싱 챔버는 3 개 이하의 스테이션들을 가질 수도 있다.
도 5는 또한 프로세싱 챔버 (514) 내에서 웨이퍼들을 이송하기 위한 웨이퍼 핸들링 시스템 (590) 의 실시예를 도시한다. 일부 실시예들에서, 웨이퍼 핸들링 시스템 (590) 은 다양한 프로세스 스테이션들 사이 그리고/또는 프로세스 스테이션과 로드 록 사이에서 웨이퍼들을 이송할 수도 있다. 임의의 적합한 웨이퍼 핸들링 시스템이 채용될 수도 있다는 것이 이해될 것이다. 비-제한적인 예들은 웨이퍼 캐로절들 (carousels) 및 웨이퍼 핸들링 로봇들을 포함한다. 도 5는 또한 프로세스 툴 (500) 의 프로세스 조건들 및 하드웨어 상태들을 제어하도록 채용된 시스템 제어기 (550) 의 실시예를 도시한다. 시스템 제어기 (550) 는 하나 이상의 메모리 디바이스들 (556), 하나 이상의 대용량 저장 디바이스들 (554), 및 하나 이상의 프로세서들 (552) 을 포함할 수도 있다. 프로세서들 (552) 은 CPU 또는 컴퓨터, 아날로그 입력/출력 연결부 및/또는 디지털 입력/출력 연결부, 스텝퍼 모터 제어 보드들, 등을 포함할 수도 있다.
일부 실시예들에서, 시스템 제어기 (550) 는 프로세스 툴 (500) 의 모든 액티비티들을 제어한다. 시스템 제어기 (550) 는 대용량 저장 디바이스 (554) 에 저장되고 메모리 디바이스 (556) 내로 로딩되어 프로세서 (552) 상에서 실행되는 시스템 제어 소프트웨어 (558) 를 실행한다. 시스템 제어 소프트웨어 (558) 는 타이밍, 가스의 혼합물, 챔버 및/또는 스테이션 압력, 챔버 및/또는 스테이션 온도, 퍼지 조건들 및 타이밍, 웨이퍼 온도, RF 전력 레벨들, RF 주파수들, 기판, 페데스탈, 척 및/또는 서셉터 (susceptor) 위치, 및 프로세스 툴 (500) 에 의해서 수행되는 특정한 프로세스의 다른 파라미터들을 포함할 수 있다. 시스템 제어 소프트웨어 (558) 는 임의의 적합한 방식으로 구성될 수도 있다. 예를 들어, 개시된 방법들에 따라, 다양한 프로세스 툴 프로세스들을 실행하는데 필요한 프로세스 툴 컴포넌트들의 동작을 제어하도록 다양한 프로세스 툴 컴포넌트 서브루틴들 또는 제어 객체들이 작성될 수도 있다. 시스템 제어 소프트웨어 (558) 는 임의의 적합한 컴퓨터 판독가능 프로그래밍 언어로 코딩될 수도 있다.
일부 실시예들에서, 시스템 제어 소프트웨어 (558) 는 상기 기술된 다양한 파라미터들을 제어하기 위한 IOC (input/output control) 시퀀싱 (sequencing) 인스트럭션들을 포함할 수도 있다. 예를 들어, ALD 프로세스의 페이즈 각각은 시스템 제어기 (550) 에 의한 실행을 위해 하나 이상의 인스트럭션들을 포함할 수도 있다. ALD 프로세스 페이즈를 위한 프로세스 조건들을 설정하기 위한 인스트럭션들은 대응하는 ALD 레시피 페이즈에 포함될 수도 있다. 일부 실시예들에서, ALD 레시피 페이즈들은 ALD 프로세스 페이즈를 위한 모든 인스트럭션들이 프로세스 페이즈와 동시에 실행되도록 연속적으로 배열될 수도 있다.
시스템 제어기 (550) 와 연관된 대용량 저장 디바이스 (554) 및/또는 메모리 디바이스 (556) 에 저장된 다른 컴퓨터 소프트웨어 및/또는 프로그램들이 일부 실시예들에서, 채용될 수도 있다. 이 목적을 위한 프로그램들 또는 프로그램들의 섹션들의 예들은 기판 포지셔닝 프로그램, 프로세스 가스 제어 프로그램, 압력 제어 프로그램, 히터 제어 프로그램, 및 플라즈마 제어 프로그램을 포함한다.
기판 포지셔닝 프로그램은 페데스탈 (518) 상에 기판을 로딩하고 기판과 프로세스 툴 (500) 의 다른 부분들 사이의 간격을 제어하도록 사용된 프로세스 툴 컴포넌트들에 대한 프로그램 코드를 포함할 수도 있다.
프로세스 가스 제어 프로그램은 가스 조성 및 플로우 레이트들을 제어하기 위한 코드 및 선택가능하게 프로세스 스테이션 내 압력을 안정화시키기 위해 증착 전에 하나 이상의 프로세스 스테이션들 내로 가스를 흘리기 위한 코드를 포함할 수도 있다. 프로세스 가스 제어 프로그램은 임의의 개시된 범위들 내로 가스 조성 및 플로우 레이트들을 제어하기 위한 코드를 포함할 수도 있다. 압력 제어 프로그램은 예를 들어, 프로세스 스테이션의 배기 시스템의 쓰로틀 밸브, 프로세스 스테이션 내로의 가스 플로우, 등을 조절함으로써, 프로세스 스테이션 내 압력을 제어하기 위한 코드를 포함할 수도 있다. 압력 제어 프로그램은 임의의 개시된 압력 범위들 내로 프로세스 스테이션의 압력을 유지하기 위한 코드를 포함할 수도 있다.
히터 제어 프로그램은 기판을 히팅하기 위해 사용된 히팅 유닛으로의 전류를 제어하기 위한 코드를 포함할 수도 있다. 대안적으로, 히터 제어 프로그램은 기판으로의 (헬륨과 같은) 열 전달 가스 (heat transfer gas) 의 전달을 제어할 수도 있다. 히터 제어 프로그램은 임의의 개시된 범위들 내로 기판의 온도를 유지하기 위한 인스트럭션들을 포함할 수도 있다.
플라즈마 제어 프로그램은 예를 들어, 본 명세서에 임의의 개시된 RF 전력 레벨들을 사용하여, 하나 이상의 프로세스 스테이션들의 프로세스 전극들에 인가된 RF 전력 레벨들 및 주파수들을 설정하기 위한 코드를 포함할 수도 있다. 플라즈마 제어 프로그램은 또한 플라즈마 노출 각각의 지속기간을 제어하기 위한 코드를 포함할 수도 있다.
일부 실시예들에서, 시스템 제어기 (550) 와 연관된 사용자 인터페이스가 있을 수도 있다. 사용자 인터페이스는 디스플레이 스크린, 장치의 그래픽적인 소프트웨어 디스플레이 및/또는 프로세스 조건들의 그래픽적인 소프트웨어 디스플레이, 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들 등의 사용자 입력 디바이스들을 포함할 수도 있다.
일부 실시예들에서, 시스템 제어기 (550) 에 의해 조정된 파라미터들은 프로세스 조건들과 관련될 수도 있다. 비제한적인 예들은 프로세스 가스 조성 및 플로우 레이트들, 온도, 압력, 플라즈마 조건들 (예컨대 RF 전력 레벨들, 주파수, 및 노출 시간), 등을 포함한다. 이들 파라미터들은 사용자 인터페이스를 활용하여 입력될 수도 있는, 레시피의 형태로 사용자에게 제공될 수도 있다.
프로세스를 모니터링하기 위한 신호들은 다양한 프로세스 툴 센서들로부터 시스템 제어기 (550) 의 아날로그 및/또는 디지털 입력 접속부들에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 프로세스 툴 (500) 의 아날로그 및 디지털 출력 접속부들에 출력될 수도 있다. 모니터링될 수도 있는 프로세스 툴 센서들의 비제한적인 예들은 질량 플로우 제어기들, 압력 센서들 (예컨대 압력계들), 써모커플들, 등을 포함한다. 적절히 프로그램된 피드백 및 제어 알고리즘들은 프로세스 조건들을 유지하도록 이들 센서들로부터 데이터를 사용할 수도 있다.
임의의 적합한 챔버는 개시된 실시예들을 구현하도록 사용될 수도 있다. 예시적인 증착 장치들은 이로 제한되는 것은 아니지만, 각각 California, Fremont 소재의 Lam Research Corp.으로부터 입수가능한 ALTUS® 제품군, VECTOR® 제품군, 및/또는 SPEED® 제품군으로부터의 장치, 또는 임의의 다양한 다른 상업적으로 입수가능한 프로세싱 시스템들을 포함한다. 2 이상의 스테이션들이 동일한 기능들을 수행할 수도 있다. 유사하게, 2 이상의 스테이션들이 상이한 기능들을 수행할 수도 있다. 스테이션 각각은 목표된 바와 같이, 특정한 기능/방법을 수행하도록 설계/구성될 수 있다.
도 6은 특정한 실시예들에 따른 박막 증착 프로세스들을 수행하기에 적합한 프로세싱 시스템의 블록도이다. 시스템 (600) 은 이송 모듈 (603) 을 포함한다. 이송 모듈 (603) 은 기판들이 다양한 반응기 모듈들 사이에서 이동됨에 따라, 프로세싱되는 기판들의 오염의 위험을 최소화하기 위해 깨끗하고, 가압된 분위기를 제공한다. 이송 모듈 (603) 상에 2개의 멀티-스테이션 반응기들 (609 및 610) 이 장착되고, 각각 특정한 실시예들에 따라, ALD를 수행할 수 있다. 반응기들 (609 및 610) 은 개시된 실시예들에 따라 동작들을 순차적으로 또는 비순차적으로 수행할 수도 있는 복수의 스테이션들 (611, 613, 615, 및 617) 을 포함할 수도 있다. 스테이션들은 가열된 페데스탈 또는 기판 지지부, 하나 이상의 가스 유입구들 또는 샤워헤드 또는 확산 플레이트를 포함할 수도 있다.
이송 모듈 (603) 상에 하나 이상의 단일 또는 멀티-스테이션 모듈들 (607) 이 또한 장착되고, 플라즈마 또는 화학적 (비-플라즈마) 사전-세정들, 또는 개시된 방법들과 관련하여 기술된 임의의 다른 프로세스들을 수행할 수도 있다. 모듈 (607) 은 일부 경우들에서 예를 들어, 증착 프로세스를 위해 기판을 준비하기 위해 다양한 처리들에 사용될 수도 있다. 모듈 (607) 은 또한 에칭 또는 폴리싱과 같은 다양한 다른 프로세스들을 수행하도록 설계/구성될 수도 있다. 시스템 (600) 은 또한 프로세싱 전 및 후에 웨이퍼들이 저장되는 하나 이상의 웨이퍼 소스 모듈들 (601) 을 포함한다. 대기 이송 챔버 (619) 의 대기 로봇 (미도시) 이 먼저 소스 모듈들 (601) 로부터 로드록들 (621) 로 웨이퍼들을 제거할 수도 있다. 이송 모듈 (603) 의 웨이퍼 이송 디바이스 (일반적으로 로봇 암 유닛) 이 웨이퍼들을 로드록들 (621) 로부터 이송 모듈 (603) 상에 장착된 모듈들 사이에서 그리고 모듈로 이동시킨다.
다양한 실시예들에서, 시스템 제어기 (629) 는 증착 동안 프로세스 조건들을 제어하도록 채용된다. 제어기 (629) 는 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 것이다. 프로세서는 CPU 또는 컴퓨터, 아날로그 입력/출력 연결부 및/또는 디지털 입력/출력 연결부, 스텝퍼 모터 제어 보드들, 등을 포함할 수도 있다.
제어기 (629) 는 증착 장치의 모든 액티비티들을 제어할 수도 있다. 제어기 (629) 는 타이밍, 가스들의 혼합물, 챔버 압력, 챔버 온도, 웨이퍼 온도, RF 전력 레벨들, 웨이퍼 척 또는 페데스탈 위치, 및 특정한 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들의 세트들을 포함하는, 시스템 제어 소프트웨어를 실행한다. 제어기 (629) 와 연관된 메모리 디바이스들 상에 저장된 다른 컴퓨터 프로그램들이 일부 실시예들에서, 채용될 수도 있다.
통상적으로, 제어기 (629) 와 연관된 사용자 인터페이스가 있을 것이다. 사용자 인터페이스는 디스플레이 스크린, 장치의 그래픽적인 소프트웨어 디스플레이 및/또는 프로세스 조건들의 그래픽적인 소프트웨어 디스플레이, 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들 등의 사용자 입력 디바이스들을 포함할 수도 있다.
시스템 제어 로직은 임의의 적합한 방식으로 구성될 수도 있다. 일반적으로, 로직은 하드웨어 및/또는 소프트웨어로 설계되거나 구성될 수 있다. 구동 회로를 제어하기 위한 인스트럭션들은 하드 코딩되거나 소프트웨어로서 제공될 수도 있다. 인스트럭션들은 "프로그래밍"에 의해 제공될 수도 있다. 이러한 프로그래밍은, 디지털 신호 프로세서들, ASIC들, 및 하드웨어로서 구현된 특정한 알고리즘들을 갖는 다른 디바이스들 내에서 하드 코딩된 로직을 포함하는, 임의의 형태의 로직을 포함하는 것으로 이해된다. 프로그래밍은 또한 범용 프로세서 상에서 실행될 수도 있는 소프트웨어 또는 펌웨어 인스트럭션들을 포함하는 것을 이해된다. 시스템 제어 소프트웨어는 임의의 적합한 컴퓨터 판독가능 프로그래밍 언어로 코딩될 수도 있다.
프로세스 시퀀스에서 게르마늄-함유 환원제 펄스들, 수소 플로우, 및 텅스텐-함유 전구체 펄스들, 및 다른 프로세스들을 제어하기 위한 컴퓨터 프로그램 코드는 임의의 종래의 컴퓨터 판독가능 프로그래밍 언어: 예를 들어, 어셈블리어, C, C++, Pascal, Fortran, 또는 다른 것들로 작성될 수 있다. 컴파일링된 객체 코드 또는 스크립트가 프로그램 내에서 식별된 태스크들을 수행하기 위해 프로세서에 의해 실행된다. 또한 나타낸 바와 같이, 프로그램 코드는 하드 코딩될 수도 있다.
제어기 파라미터들은 예를 들어, 프로세스 가스 조성 및 플로우 레이트들, 온도, 압력, 냉각 가스 압력, 기판 온도, 및 챔버 벽 온도와 같은 프로세스 조건들과 관련될 수도 있다. 이들 파라미터들은 레시피의 형태로 사용자에게 제공되고, 사용자 인터페이스를 활용하여 입력될 수도 있다. 프로세스를 모니터링하기 위한 신호들은 다양한 프로세스 툴 센서들로부터 시스템 제어기 (629) 의 아날로그 입력 연결부 및/또는 디지털 입력 연결부에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 증착 장치 (600) 의 아날로그 출력 연결부 및/또는 디지털 출력 연결부 상에 출력될 수도 있다.
시스템 소프트웨어는 많은 상이한 방식들로 구성되거나 설계될 수도 있다. 예를 들어, 개시된 실시예들에 따른 증착 프로세스들 (및 일부 경우들에서, 다른 프로세스들) 을 수행하기 위해 필요한 챔버 컴포넌트들의 동작을 제어하기 위해 다양한 챔버 컴포넌트 서브루틴들 또는 제어 객체들이 작성될 수도 있다. 이 목적을 위한 프로그램들 또는 프로그램들의 섹션들의 예들은 기판 포지셔닝 코드, 프로세스 가스 제어 코드, 압력 제어 코드, 및 히터 제어 코드를 포함한다.
일부 구현예들에서, 제어기 (629) 는 상기 기술된 예들의 일부일 수도 있는, 시스템의 일부이다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치들은 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부품들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기 (629) 는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 일부 시스템들에서 RF 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그램될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASIC (application specific integrated circuit) 으로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 산화물들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정한, 데이터의 형태의 인스트럭션들을 수신한다. 이 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상술한 바와 같이, 제어기는 예를 들어 서로 네트워킹되어서 함께 공통 목적을 위해서, 예를 들어 본 명세서에 기술된 프로세스들 및 제어들을 위해서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예를 들어, 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 수 있다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, ALE (atomic layer etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.
추가 구현예들
본 명세서에 기술된 장치 및 프로세스들은 예를 들어 반도체 디바이스들, 디스플레이, LED, 광전 패널 등의 제조 또는 제작을 위한 리소그래피 패터닝 툴 또는 프로세스와 함께 사용될 수도 있다. 통상적으로, 이러한 장치 및 프로세스들은 반드시 그러한 것은 아니지만 공통 제조 시설 내에서 함께 수행되거나 사용될 것이다. 막의 리소그래피 패터닝은 통상적으로 각각 다수의 가능한 툴을 사용하여서 실현되는 다음의 단계들 중 몇몇 또는 모두를 포함하며, 이 단계들은 (1) 스핀 온 또는 스프레이 온 툴을 사용하여 워크피스, 즉, 기판 상에 포토레지스트를 도포하는 단계, (2) 고온 플레이트 또는 퍼니스 또는 UV 경화 툴을 사용하여 포토레지스트를 경화하는 단계, (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여 포토레지스트를 가시광선 또는 UV 또는 x 선 광에 노출시키는 단계, (4) 습식 벤치 (wet bench) 와 같은 툴을 사용하여 레지스트를 선택적으로 제거하여 이를 패터닝하도록 포토레지스트를 현상하는 단계, (5) 건식 또는 플라즈마-보조 에칭 툴을 사용하여 아래에 놓인 막 또는 워크피스에 레지스트 패턴을 전사하는 단계, 및 (6) RF 또는 마이크로웨이브 플라즈마 레지스트 스트립퍼 (stripper) 와 같은 툴을 사용하여 포토레지스트를 제거하는 단계를 포함할 수 있다. 이러한 프로세싱은 예를 들어, 상기 기술된 바와 같이 탄탈룸 나이트라이드, 탄탈룸, 및/또는 구리 층들 상에 증착된 유전체 층들을 패터닝하도록 채용될 수도 있다.
실험 결과들
1. 핵생성 지연. 텅스텐 상의 실리콘 카바이드의 증착 동안 핵생성 지연 문제가 도 7에 도시된 플롯에 예시된다. 실리콘 카바이드가 노출된 텅스텐층을 포함하는 기판 상에 증착된다. 증착된 실리콘 카바이드의 두께는 증착 시간의 함수로서 도시된다. 발생된 종속성은 y-축 상에서 약 7 Å의 절편 (intercept) 을 갖는 선형 함수와 피팅된다. 절편은 텅스텐 상의 실리콘 카바이드의 핵생성의 지연에 대응한다. 실리콘 카바이드가 실리콘 나이트라이드 상에 증착될 때 이러한 지연이 관찰되지 않는다.
2. 금속 산화를 억제하는 플라즈마들. 노출된 텅스텐층을 포함하는 기판들이 상이한 플라즈마들을 사용하여 처리되고, 처리 전후 텅스텐의 저항률이 측정되었다. 저항률의 상승들은 텅스텐 옥사이드 형성의 지표이고, 저항률의 감소들 또는 저항률의 무변화는 금속 옥사이드가 선택된 조건들 하에서 형성되지 않는다는 것을 나타낸다. 결과들이 도 8에 제공된다. 처리되지 않은 제어 기판을 제외하고, 모든 기판들이 리모트로 형성된 플라즈마로 처리되고, 플라즈마는 13.56 ㎒ 주파수에서 3 ㎾ 전력 레벨을 사용하여 생성된다. 제 1 샘플은 O2의 농도가 0.1 volume ％ (나머지는 수소) 인 O2 및 H2의 혼합물로 형성된 플라즈마로 처리된다. 처리된 텅스텐의 저항률은 감소되고, 이 처리가 금속 산화를 억제하고 텅스텐 옥사이드를 생성하지 않는다는 것을 나타낸다. 제 2 샘플은 O2의 농도는 0.1 volume ％이고, H2의 농도는 2 volume ％ (나머지는 헬륨) 인 O2, H2, 및 He의 혼합물로 형성된 플라즈마로 처리된다. 처리된 텅스텐의 저항률은 또한 감소되고, 이 처리가 또한 금속 산화를 억제하고 텅스텐 옥사이드를 생성하지 않는다는 것을 나타낸다. 제 3 샘플은 제어 처리되지 않은 샘플이고, 예측된 바와 같이, 저항률의 어떠한 실질적인 변화도 제공하지 않는다. 제 4 샘플은 O2 및 He의 혼합물 (다른 가스들은 존재하지 않음) 로 형성된 플라즈마로 처리되는 제어 샘플이다. 이 샘플은 예측된 바와 같이, 텅스텐 산화로 인한 저항률의 상승을 도시한다. 제 5 샘플은 순수 H2 (다른 가스들이 존재하지 않음) 로 형성된 플라즈마로 처리되는 제어 샘플이다. 이 샘플은 예상된 바와 같이, 저항률의 감소를 도시한다.
3. 실리콘 옥사이드의 증착. 실리콘 옥사이드층은 본 명세서에 제공된 바와 같이, ALD를 사용하여 기판 상에 증착되고, ALD 사이클 각각은 본 명세서에 제공된 바와 같이, 저 O2 함량을 갖는, O2, H2 및 He의 혼합물로 형성된 플라즈마로 흡착된 실리콘-함유 전구체 (bis(dimethylamino)methylsilane) 를 산화하는 것을 포함한다. 복수의 ALD 사이클들 후에, 기판의 굴절률이 측정되고, 1.4546였다. 이 굴절률은 실리콘 옥사이드에 대응하고 성공적인 실리콘 옥사이드 형성의 지표이다. 증착 레이트는 1.06 Å/사이클이다. 제어 실험에서, 실리콘 옥사이드층은 동일한 실리콘-함유 전구체를 사용하지만 O2 및 He의 혼합물로 형성된 플라즈마를 사용하여 ALD에 의해 증착된다. 5 사이클의 ALD 후에, 기판의 굴절률이 측정되고, 1.4401였다. 증착 레이트는 1.43 Å/사이클이다. 두 실험들에서, 실리콘 옥사이드는 우수한 웨이퍼 불균일도로 증착되었다.
4. 실리콘 옥사이드는 본 명세서에 제공된 방법들을 사용하여, 노출된 W 층 및 노출된 유전체층을 갖는 기판 상에 ALD에 의해 증착된다. 이어서 실리콘 카바이드가 실리콘 옥사이드 위에 형성되고 실리콘 카바이드의 두께는 금속 위 및 유전체 위에서 측정된다. 두께는 유전체 및 금속 위에서 실질적으로 동일하고, 이는 실리콘 옥사이드층이 텅스텐 위의 핵생성 지연 문제를 해결한다는 것을 나타낸다.

Claims (30)

  1. 반도체 기판을 프로세싱하는 방법에 있어서,
    (a) 노출된 금속층을 포함하는 반도체 기판을 제공하는 단계;
    (b) 상기 금속층 위에 그리고 상기 금속층과 콘택트하여 실리콘 옥사이드층을 형성하는 단계로서, 상기 실리콘 옥사이드층을 형성하는 단계는 H2 및 산소 소스를 포함하는 프로세스 가스로 형성된 플라즈마와 상기 금속층에 흡착된 실리콘-함유 전구체를 반응시키는 단계를 포함하고, 상기 프로세스 가스의 조성은 상기 금속층의 산화를 억제하도록 구성되는, 상기 실리콘 옥사이드층을 형성하는 단계; 및
    (c) 상기 단계 (b) 후에 상기 실리콘 옥사이드층 아래의 잔여 금속 옥사이드를 금속으로 환원시키도록 환원 플라즈마와 노출된 실리콘 옥사이드층을 갖는 상기 반도체 기판을 콘택트하는 단계를 포함하는, 반도체 기판을 프로세싱하는 방법.
  2. 제 1 항에 있어서,
    상기 프로세스 가스에서 상기 H2 대 상기 산소 소스의 체적비는 적어도 4:1인, 반도체 기판을 프로세싱하는 방법.
  3. 제 1 항에 있어서,
    상기 산소 소스는 O2이고, 그리고 상기 프로세스 가스에서 상기 H2 대 O2의 체적비는 적어도 9:1인, 반도체 기판을 프로세싱하는 방법.
  4. 제 1 항에 있어서,
    상기 산소 소스는 O2이고, 그리고 상기 프로세스 가스에서 상기 H2 대 O2의 체적비는 적어도 10:1인, 반도체 기판을 프로세싱하는 방법.
  5. 제 1 항에 있어서,
    상기 산소 소스는 O2이고, 그리고 상기 프로세스 가스는 본질적으로 2 내지 10 ％의 농도의 H2, 1 ％ 미만의 농도의 O2, 및 불활성 가스로 구성되는, 반도체 기판을 프로세싱하는 방법.
  6. 제 1 항에 있어서,
    상기 산소 소스는 O2이고, 그리고 상기 프로세스 가스는 본질적으로 95 ％ 초과의 농도의 H2 및 5 ％ 미만의 농도의 O2로 구성되는, 반도체 기판을 프로세싱하는 방법.
  7. 제 1 항에 있어서,
    상기 산소 소스는 O2, O3, CO2 및 N2O로 구성된 그룹으로부터 선택되는, 반도체 기판을 프로세싱하는 방법.
  8. 제 1 항에 있어서,
    상기 산소 소스는 O2인, 반도체 기판을 프로세싱하는 방법.
  9. 제 1 항에 있어서,
    상기 금속은 W, Cu, Co, Ti, 및 Ta로 구성된 그룹으로부터 선택되는, 반도체 기판을 프로세싱하는 방법.
  10. 제 1 항에 있어서,
    상기 금속은 W인, 반도체 기판을 프로세싱하는 방법.
  11. 제 1 항에 있어서,
    상기 단계 (b) 는,
    (i) 상기 반도체 기판을 상기 실리콘-함유 전구체과 콘택트하고 상기 금속층 상에 상기 실리콘-함유 전구체를 흡착시키는 단계;
    (ii) 상기 반도체 기판을 하우징하는 프로세스 챔버를 퍼지 및/또는 배기함으로써 흡착되지 않은 실리콘-함유 전구체를 제거하는 단계;
    (iii) 상기 반도체 기판을 H2 및 상기 산소 소스를 포함하는 상기 프로세스 가스로 형성된 플라즈마와 콘택트하고 상기 흡착된 실리콘-함유 전구체로부터 실리콘 옥사이드를 형성하는 단계;
    (iv) 상기 단계 (iii) 후에 상기 프로세스 챔버를 퍼지 및/또는 배기하는 단계; 및
    (v) 상기 단계 (i) 내지 상기 단계 (iv) 를 반복하는 단계를 포함하는, 반도체 기판을 프로세싱하는 방법.
  12. 제 1 항에 있어서,
    상기 단계 (b) 전에 상기 노출된 금속층으로부터 금속 옥사이드를 제거하기 위해 상기 노출된 금속층을 사전-세정하는 단계를 더 포함하는, 반도체 기판을 프로세싱하는 방법.
  13. 제 1 항에 있어서,
    상기 단계 (b) 에서 H2 및 산소 소스를 포함하는 프로세스 가스로 형성된 상기 플라즈마는 상기 금속층 상의 금속 옥사이드를 금속으로 환원하는, 반도체 기판을 프로세싱하는 방법.
  14. 제 1 항에 있어서,
    상기 실리콘 옥사이드는 10 Å 미만의 두께로 상기 단계 (b) 에서 형성되는, 반도체 기판을 프로세싱하는 방법.
  15. 제 1 항에 있어서,
    상기 실리콘 옥사이드는 5 Å 미만의 두께로 상기 단계 (b) 에서 형성되는, 반도체 기판을 프로세싱하는 방법.
  16. 제 1 항에 있어서,
    상기 단계 (a) 에서 제공된 상기 반도체 기판은 복수의 리세스된 피처들을 포함하고 그리고 노출된 유전체층을 더 포함하고, 그리고 상기 실리콘 옥사이드는 상기 노출된 금속층 상에 그리고 상기 노출된 유전체층 상에 모두 형성되는, 반도체 기판을 프로세싱하는 방법.
  17. 제 16 항에 있어서,
    상기 실리콘 옥사이드층 상에 실리콘 카바이드층을 증착하는 단계를 더 포함하는, 반도체 기판을 프로세싱하는 방법.
  18. 제 1 항에 있어서,
    상기 반도체 기판에 포토레지스트를 도포하는 단계;
    상기 포토레지스트를 광에 노출하는 단계;
    상기 포토레지스트를 패터닝하고 패턴을 상기 반도체 기판에 전사하는 단계; 및
    상기 반도체 기판로부터 상기 포토레지스트를 선택적으로 제거하는 단계를 더 포함하는, 반도체 기판을 프로세싱하는 방법.
  19. (a) 반도체 기판을 홀딩하도록 구성된 기판 홀더를 갖는 프로세스 챔버;
    (b) 상기 프로세스 챔버와 커플링된 플라즈마 생성 시스템; 및
    (c) 제어기로서,
    (i) H2 및 산소 소스를 포함하는 프로세스 가스로 형성된 플라즈마와 금속층에 흡착된 실리콘-함유 전구체를 반응시킴으로써 상기 반도체 기판 상의 상기 금속층 위에 그리고 상기 금속층과 콘택트되는 실리콘 옥사이드층의 형성을 유발하는 단계로서, 상기 프로세스 가스의 조성은 상기 금속층의 산화를 억제하도록 구성되는, 상기 실리콘 옥사이드층의 형성을 유발하는 단계; 및
    (ii) 상기 실리콘 옥사이드층 아래의 잔여 금속 옥사이드를 금속으로 환원시키도록 환원 플라즈마와 노출된 실리콘 옥사이드층을 갖는 상기 형성된 반도체 기판의 처리를 유발하는 단계를 위한 프로그램 인스트럭션을 포함하는, 상기 제어기를 포함하는, 증착 장치.
  20. 제 19 항에 있어서,
    상기 실리콘 옥사이드층의 형성을 유발하는 단계를 위한 상기 프로그램 인스트럭션은 상기 프로세스 가스에서 상기 H2 대 상기 산소 소스의 체적비를 적어도 4:1로 제공하는 단계를 위한 프로그램 인스트럭션을 포함하는, 증착 장치.
  21. 제 19 항에 있어서,
    상기 실리콘 옥사이드층의 형성을 유발하는 단계를 위한 상기 프로그램 인스트럭션은 상기 프로세스 가스에서 상기 H2 대 상기 산소 소스의 체적비를 적어도 9:1로 제공하는 단계를 위한 프로그램 인스트럭션을 포함하는, 증착 장치.
  22. 제 19 항에 있어서,
    상기 실리콘 옥사이드층의 형성을 유발하는 단계를 위한 상기 프로그램 인스트럭션은, 2 내지 10 ％의 농도의 H2, 1 ％ 미만의 농도의 O2, 및 불활성 가스로 본직적으로 구성되는 상기 프로세스 가스를 제공하는 단계를 위한 프로그램 인스트럭션을 포함하는, 증착 장치.
  23. 제 19 항에 있어서,
    상기 산소 소스는 O2, O3, CO2 및 N2O로 구성된 그룹으로부터 선택되는, 증착 장치.
  24. 제 19 항에 있어서,
    상기 산소 소스는 O2인, 증착 장치.
  25. 제 19 항에 있어서,
    상기 실리콘 옥사이드층의 형성을 유발하는 단계를 위한 상기 프로그램 인스트럭션은,
    (1) 상기 반도체 기판을 상기 실리콘-함유 전구체와 콘택트하고 상기 금속층 상에 상기 실리콘-함유 전구체를 흡착시키는 단계;
    (2) 상기 반도체 기판을 하우징하는 프로세스 챔버를 퍼지 및/또는 배기함으로써 흡착되지 않은 실리콘-함유 전구체를 제거하는 단계;
    (3) 상기 반도체 기판을 H2 및 상기 산소 소스를 포함하는 상기 프로세스 가스로 형성된 플라즈마와 콘택트하고 상기 흡착된 실리콘-함유 전구체로부터 실리콘 옥사이드를 형성하는 단계;
    (4) 상기 단계 (3) 후에 상기 프로세스 챔버를 퍼지 및/또는 배기하는 단계; 및
    (5) 상기 단계 (1) 내지 상기 단계 (4) 를 반복하는 단계를 위한 프로그램 인스트럭션들을 포함하는, 증착 장치.
  26. 제 19 항에 있어서,
    상기 실리콘 옥사이드의 형성 전에 상기 금속층으로부터 금속 옥사이드를 제거하기 위해 상기 금속층을 사전-세정하는 단계를 위한 프로그램 인스트럭션을 더 포함하는, 증착 장치.
  27. 제 19 항에 있어서,
    상기 실리콘 옥사이드층의 형성을 유발하는 단계를 위한 상기 프로그램 인스트럭션은, 상기 실리콘 옥사이드가 10 Å 미만의 두께로 형성되는 것을 유발하는 단계를 위한 프로그램 인스트럭션을 포함하는, 증착 장치.
  28. 제 19 항에 있어서,
    증착된 실리콘 카바이드층의 두께가 상기 실리콘 옥사이드층의 두께보다 크도록 상기 실리콘 옥사이드층 상에 실리콘 카바이드층의 증착을 유발하기 위한 프로그램 인스트럭션들들을 더 포함하는, 증착 장치.
  29. 삭제
  30. 삭제
KR1020180048396A 2017-04-27 2018-04-26 금속 층들 상에 실리콘 옥사이드를 증착하기 위한 방법들 및 장치 KR102166792B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/499,318 US10319582B2 (en) 2017-04-27 2017-04-27 Methods and apparatus for depositing silicon oxide on metal layers
US15/499,318 2017-04-27

Publications (2)

Publication Number Publication Date
KR20180120607A KR20180120607A (ko) 2018-11-06
KR102166792B1 true KR102166792B1 (ko) 2020-10-19

Family

ID=63917465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180048396A KR102166792B1 (ko) 2017-04-27 2018-04-26 금속 층들 상에 실리콘 옥사이드를 증착하기 위한 방법들 및 장치

Country Status (5)

Country Link
US (1) US10319582B2 (ko)
KR (1) KR102166792B1 (ko)
CN (1) CN108899266B (ko)
SG (1) SG10201803412XA (ko)
TW (1) TW201903192A (ko)

Families Citing this family (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US11549181B2 (en) 2013-11-22 2023-01-10 Applied Materials, Inc. Methods for atomic layer deposition of SiCO(N) using halogenated silylamides
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
WO2019158960A1 (en) 2018-02-14 2019-08-22 Asm Ip Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
CN112292477A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
KR20210024420A (ko) * 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
JP2021097227A (ja) 2019-12-17 2021-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム層および窒化バナジウム層を含む構造体を形成する方法
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
US11447865B2 (en) 2020-11-17 2022-09-20 Applied Materials, Inc. Deposition of low-κ films
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
US11770986B2 (en) 2021-04-22 2023-09-26 International Business Machines Corporation Etch-resistant doped scavenging carbide electrodes
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
KR102640972B1 (ko) * 2021-05-28 2024-02-23 부산대학교 산학협력단 실리콘이 코팅 된 구리 제조방법, 이를 이용한 실리콘이 코팅된 산화방지용 구리 및 이를 이용한 반도체 장치
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
CN114908326A (zh) * 2022-05-06 2022-08-16 北京北方华创微电子装备有限公司 半导体工艺设备及形成叠层薄膜结构的方法
CN115522180A (zh) * 2022-09-20 2022-12-27 苏州源展材料科技有限公司 一种低介电常数的硅基薄膜的制备方法及其应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260860A1 (en) 2004-05-20 2005-11-24 Dongbuanam Semiconductor Inc. Method of pattering a photoresist film using a lithographic
US20100084626A1 (en) * 2007-05-31 2010-04-08 Nxp, B.V. Electronic device comprising a convertible structure, and a method of manufacturing an electronic device
US20170032975A1 (en) 2015-07-29 2017-02-02 United Microelectronics Corp. Semiconductor process for treating metal gate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985371A (en) * 1988-12-09 1991-01-15 At&T Bell Laboratories Process for making integrated-circuit device metallization
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6777349B2 (en) * 2002-03-13 2004-08-17 Novellus Systems, Inc. Hermetic silicon carbide
JP4595702B2 (ja) * 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
TW200746268A (en) * 2006-04-11 2007-12-16 Applied Materials Inc Process for forming cobalt-containing materials
US8084339B2 (en) 2009-06-12 2011-12-27 Novellus Systems, Inc. Remote plasma processing of interface surfaces
JP2011054878A (ja) * 2009-09-04 2011-03-17 Panasonic Corp 半導体装置及びその製造方法
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
TWI701357B (zh) * 2015-03-17 2020-08-11 美商應用材料股份有限公司 用於膜沉積的脈衝化電漿

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260860A1 (en) 2004-05-20 2005-11-24 Dongbuanam Semiconductor Inc. Method of pattering a photoresist film using a lithographic
US20100084626A1 (en) * 2007-05-31 2010-04-08 Nxp, B.V. Electronic device comprising a convertible structure, and a method of manufacturing an electronic device
US20170032975A1 (en) 2015-07-29 2017-02-02 United Microelectronics Corp. Semiconductor process for treating metal gate

Also Published As

Publication number Publication date
KR20180120607A (ko) 2018-11-06
US10319582B2 (en) 2019-06-11
SG10201803412XA (en) 2018-11-29
CN108899266A (zh) 2018-11-27
US20180315597A1 (en) 2018-11-01
TW201903192A (zh) 2019-01-16
CN108899266B (zh) 2023-07-11

Similar Documents

Publication Publication Date Title
KR102166792B1 (ko) 금속 층들 상에 실리콘 옥사이드를 증착하기 위한 방법들 및 장치
US10804144B2 (en) Deposition of aluminum oxide etch stop layers
KR102273916B1 (ko) 반도체 패터닝 애플리케이션들을 위한 도핑된 ald 막들
KR102474327B1 (ko) 반도체 패터닝 애플리케이션을 위한 고 건식 에칭 레이트 재료들
KR20230039625A (ko) 저온 ald 막들을 위한 챔버 언더코팅 준비 방법
KR20170125732A (ko) Pecvd를 사용하여 컨포멀하고 저 습식 에칭 레이트의 캡슐화 층을 증착하는 방법
CN109791914B (zh) 用于互连结构的复合介电界面层
TWI721022B (zh) 低介電常數含鋁蝕刻終止膜的形成方法
KR20150128615A (ko) 텅스텐 클로라이드 전구체를 사용하여 텅스텐 박막 및 텅스텐 나이트라이드 박막을 준비하는 방법들
US10651080B2 (en) Oxidizing treatment of aluminum nitride films in semiconductor device manufacturing
US20240038539A1 (en) Selective processing with etch residue-based inhibitors
KR102668418B1 (ko) 로우-k 알루미늄 함유 에칭 정지막들의 형성을 위한 방법들
WO2022174017A1 (en) Deposition of silicon-based dielectric films

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant