CN114908326A - 半导体工艺设备及形成叠层薄膜结构的方法 - Google Patents

半导体工艺设备及形成叠层薄膜结构的方法 Download PDF

Info

Publication number
CN114908326A
CN114908326A CN202210486770.6A CN202210486770A CN114908326A CN 114908326 A CN114908326 A CN 114908326A CN 202210486770 A CN202210486770 A CN 202210486770A CN 114908326 A CN114908326 A CN 114908326A
Authority
CN
China
Prior art keywords
wafer
process chamber
film
chamber
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210486770.6A
Other languages
English (en)
Inventor
丁培军
张同文
郭宏瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202210486770.6A priority Critical patent/CN114908326A/zh
Publication of CN114908326A publication Critical patent/CN114908326A/zh
Priority to PCT/CN2023/089151 priority patent/WO2023213189A1/zh
Priority to TW112114607A priority patent/TW202344703A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/18Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请实施例提供了一种半导体工艺设备及形成叠层薄膜结构的方法。该形成叠层薄膜结构的方法包括:第一溅射步骤,将待沉积薄膜的晶圆传输至第一工艺腔室内的第一基座上,对介质靶材施加第一溅射功率,以在晶圆的表面沉积形成介质薄膜;第二溅射步骤,将溅射有介质薄膜的晶圆由第一工艺腔室内传输至第二工艺腔室内的第二基座上,对金属靶材施加第二溅射功率,以在介质薄膜上形成金属薄膜;重复执行第一溅射步骤及第二溅射步骤,以在晶圆的表面沉积交替叠层的介质薄膜和金属薄膜,形成叠层薄膜结构。本申请实施例实现了大幅提升产能的同时,还能确保产品的良率,并且还能避免叠层薄膜结构内部产生较大的热应力,从而进一步提高产品的良率。

Description

半导体工艺设备及形成叠层薄膜结构的方法
技术领域
本申请涉及半导体加工技术领域,具体而言,本申请涉及一种半导体工艺设备及形成叠层薄膜结构的方法。
背景技术
目前,NAND闪存是一种非易失性存储技术,即断电后仍能保存数据,它的发展目标就是降低每比特存储成本以及提高存储容量。平面结构的NAND闪存已接近其实际扩展极限,给半导体存储器行业带来严峻挑战。新的3D NAND闪存技术是垂直堆叠了多层数据存储单元,其不仅具备卓越的精度,而且还可打造出存储容量比平面结构的NAND闪存技术高达三倍的存储设备,从而实现了在更小的空间内容纳更高存储容量,进而带来很大的成本节约及能耗降低,因此大幅的性能提升能全面满足众多消费类移动设备和要求最严苛的企业部署的需求。
现有技术中,3D NAND闪存的制备工艺十分复杂,需要采用化学气相沉积工艺(Chemical Vapor Deposition,CVD)在晶圆表面形成由金属钨材质及二氧化硅材质构成的叠层薄膜结构,该叠层薄膜结构在3D NAND闪存中作为控制栅(Control Gate),具体流程为先使用CVD方式形成氮化硅(SiNx)及二氧化硅叠层,再使用干法刻蚀方式刻出特定图形,然后使用湿法刻蚀将氮化硅去除,再用CVD方式形成金属钨膜层填充氮化硅的位置,从而形成金属钨材质及二氧化硅材质构成的叠层薄膜结构。但是,现有技术中形成叠层薄膜结构由于其本身工艺过程较为复杂,导致产品良率较低且影响产能;另外,由于金属钨材质和二氧化硅材质的热膨胀系数差异较大,以及在形成过程中需要高温环境且完成后需要降低至室温,因此导致采用现有技术制成的叠层薄膜结构内会产生较大的热应力,从而进一步影响产品良率。
发明内容
本申请针对现有方式的缺点,提出一种半导体工艺设备及形成叠层薄膜结构的方法,用以解决现有技术存在的产品良率较低且影响产能的技术问题。
第一个方面,本申请实施例提供了一种形成叠层薄膜结构的方法,用于在晶圆的表面形成叠层薄膜结构,所述方法包括:第一溅射步骤,将待沉积薄膜的所述晶圆传输至第一工艺腔室内的第一基座上;向所述第一工艺腔室内通入第一惰性气体和第一工艺气体的混合气体,对介质靶材施加第一溅射功率,使所述第一惰性气体形成等离子体,该等离子体使所述第一工艺气体产生自由基,该自由基与所述介质靶材发生反应,该等离子体轰击所述介质靶材,以在所述晶圆的表面沉积形成介质薄膜;第二溅射步骤,将溅射有所述介质薄膜的所述晶圆由所述第一工艺腔室内传输至第二工艺腔室内的第二基座上;向所述第二工艺腔室内通入第二惰性气体,对金属靶材施加第二溅射功率,使所述第二惰性气体形成等离子体,该等离子体轰击所述金属靶材,以在所述介质薄膜上形成金属薄膜;重复执行所述第一溅射步骤及所述第二溅射步骤,以在所述晶圆的表面沉积交替叠层的所述介质薄膜和所述金属薄膜,形成所述叠层薄膜结构。
于本申请的一实施例中,所述第二溅射步骤还包括:对所述第二基座施加偏压功率,吸引所述金属靶材上溢出离子轰击所述晶圆,以调整所述金属薄膜的应力。
于本申请的一实施例中,在所述第一溅射步骤之前还包括去气步骤:将所述晶圆传输至去气腔室的第三基座上,将所述晶圆加热至100℃~500℃,并维持10秒~200秒,以去除所述晶圆上的水汽。
于本申请的一实施例中,在所述去气步骤之后,且在所述第一溅射步骤之前还包括预清洗步骤:将所述晶圆由所述去气腔室传输至预清洗腔室的第四基座上,向所述预清洗腔室中通入第三惰性气体,并对所述第四基座施加射频功率,吸引所述第三惰性气体产生的等离子体轰击所述晶圆的表面,以去除所述晶圆的表面的杂质。
于本申请的一实施例中,在所述晶圆表面形成所述叠层薄膜结构时,通过所述第一溅射步骤所沉积的所述介质薄膜作为所述叠层薄膜结构的最后一层薄膜。
于本申请的一实施例中,在所述第一溅射步骤中:所述第一惰性气体为氩气,所述第一工艺气体为氧气,所述氧气在所述混合气体中的占比为30%以上,所述介质靶材的材料为硅,所述介质薄膜为二氧化硅薄膜。
于本申请的一实施例中,所述第一溅射功率为脉冲直流功率,所述脉冲直流功率为0.01kW~10kW;所述第一工艺腔室内的工艺压力为0.01mTorr~100mTorr;单层所述介质薄膜的厚度为3nm~100nm。
于本申请的一实施例中,在所述第二溅射步骤中,所述第二惰性气体为氩气,所述金属靶材的材料为钨,所述金属薄膜为钨薄膜。
于本申请的一实施例中,所述第二溅射功率为直流功率,所述直流功率为0.01kW~20kW;所述偏压功率为射频功率,所述射频功率为0.01kW~2kW;所述第二工艺腔室内的工艺压力为0.01mTorr~100mTorr;单层所述金属薄膜的厚度为3nm~1000nm。
第二个方面,本申请实施例提供了一种半导体工艺设备,用于在晶圆的表面形成叠层薄膜结构,包括:传输腔室、第一工艺腔室、第二工艺腔室;所述第一工艺腔室及所述第二工艺腔室与所述传输腔室连接,所述传输腔室用于向所述第一工艺腔室或者所述第二工艺腔室内传输所述晶圆;所述第一工艺腔室用于在所述晶圆表面及金属薄膜表面形成介质薄膜,所述第一工艺腔室包括第一基座、第一溅射电源及第一磁控管机构,所述第一基座用于承载所述晶圆,所述第一溅射电源用于向介质靶材提供第一溅射功率,以使第一工艺腔室内的第一惰性气体及第一工艺气体形成等离子体,所述第一磁控管机构用于引导所述第一工艺腔室内的等离子体轰击所述介质靶材;所述第二工艺腔室用于在所述介质薄膜上形成所述金属薄膜,所述第二工艺腔室包括第二基座、第二溅射电源及第二磁控管机构,所述第二基座用于承载所述晶圆,所述第二溅射电源用于向金属靶材提供第二溅射功率,以使第二工艺腔室内的第二惰性气体形成等离子体,所述第二磁控管机构用于引导所述第二工艺腔室内的等离子体轰击所述金属靶材。
本申请实施例提供的技术方案带来的有益技术效果是:
本申请实施例通过传输腔室在第一工艺腔室及第二工艺腔室之间传输晶圆,并且通过第一工艺腔室在晶圆表面形成介质薄膜,以及通过第二工艺腔室在介质薄膜上形成金属薄膜,从而实现在晶圆表面形成一对或多对的叠层薄膜结构。由于两个工艺腔室均采用物理气相沉积工艺沉积薄膜,并且均与传输腔室连接,使得本申请实施例的半导体工艺设备集成难度低,并且由于工艺流程简单,从而大幅提升产能的同时,还能避免晶圆受到外界环境的污染以确保产品的良率,并且还便于商业化量产。另外,由于采用物理气相沉积工艺沉积薄膜,使得介质薄膜及金属薄膜在沉积过程中温度可以控制在室温附近,防止叠层薄膜结构内部产生较大的热应力,从而进一步提高产品的良率。
本申请附加的方面和优点将在下面的描述中部分给出,这些将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1为本申请实施例提供的一种半导体工艺设备的俯视结构示意图;
图2为本申请实施例提供的一种第一工艺腔室的剖视结构示意图;
图3为本申请实施例提供的一种第二工艺腔室的剖视结构示意图;
图4为本申请实施例提供的一种叠层薄膜结构制备方法中的流程示意图;
图5为本申请实施例提供的一种叠层薄膜结构的剖视示意图。
具体实施方式
下面详细描述本申请,本申请的实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外,如果已知技术的详细描述对于示出的本申请的特征是不必要的,则将其省略。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能解释为对本申请的限制。
本技术领域技术人员可以理解,除非另外定义,这里使用的所有术语(包括技术术语和科学术语),具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语,应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样被特定定义,否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解,除非特意声明,这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是,本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件,但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解,当我们称元件被“连接”或“耦接”到另一元件时,它可以直接连接或耦接到其他元件,或者也可以存在中间元件。此外,这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供了一种半导体工艺设备,该半导体工艺设备的结构示意图如图1至图3所示,用于在晶圆的表面形成叠层薄膜结构,包括:传输腔室1、第一工艺腔室2、第二工艺腔室3;第一工艺腔室2及第二工艺腔室3与传输腔室1连接,传输腔室1用于向第一工艺腔室2或者第二工艺腔室3内传输晶圆;第一工艺腔室2用于在晶圆表面及金属薄膜表面形成介质薄膜,第一工艺腔室2包括第一基座21、第一溅射电源及第一磁控管机构23,第一基座21用于承载晶圆,第一溅射电源用于向介质靶材22提供第一溅射功率,以使第一工艺腔室2内的第一惰性气体形成等离子体,第一磁控管机构23用于引导第一工艺腔室2内的等离子体轰击介质靶材22;第二工艺腔室3用于在介质薄膜上形成金属薄膜,第二工艺腔室3包括第二基座31、第二溅射电源及第二磁控管机构33,第二基座31用于承载晶圆,第二溅射电源用于向金属靶材32提供第二溅射功率,以使第二工艺腔室3内的第二惰性气体形成等离子体,第二磁控管机构33用于引导第二工艺腔室3内的等离子体轰击金属靶材32。
如图1及图5所示,半导体工艺设备例如可以是物理气相沉积设备,但是本申请实施例并不限定半导体工艺设备的具体类型,只要其可以执行物理气相沉积工艺即可,因此本申请实施例并不以此为限。传输腔室1可以采用多边形的腔体结构,第一工艺腔室2及第二工艺腔室3环绕于传输腔室1的外周设置,并且两个工艺腔室依次环绕在传输腔室1的两个侧边上,并且均与传输腔室1连通设置。传输腔室1内设置有机械手11,用于在第一工艺腔室2及第二工艺腔室3之间传输晶圆。可选地,传输腔室1的一侧边还设置有前端模块7,前端模块7可以将晶圆传输至传输腔室1内,传输腔室1内的机械手11再将晶圆传输至第一工艺腔室2或者第二工艺腔室3内。第一工艺腔室2内可以容置并承载晶圆,第一工艺腔室2可以采用物理气相沉积工艺在晶圆表面形成介质薄膜101,待晶圆的表面形成介质薄膜101后,传输腔室1内的机械手11能将晶圆由第一工艺腔室2传输至第二工艺腔室3内,第二工艺腔室3同样采用物理气相沉积工艺在晶圆表面的介质薄膜101表面形成金属薄膜102,以在晶圆表面形成成对的叠层薄膜结构100。但是本申请实施例并不限定叠层薄膜结构100包括的介质薄膜101及金属薄膜102的数量,例如多次交替执行上述工艺,以在晶圆表面形成多对的叠层薄膜结构100。因此本申请实施例并不以此为限,本领域技术人员可以根据实际情况自行调整设置。
如图1、图2及图5所示,第一工艺腔室2具体结构为,第一腔体20内设置有第一屏蔽件24、第一遮蔽环25及第一沉积环26,其中第一屏蔽件24为圆环套筒结构,嵌套于第一腔体20内,用于防止工艺过程中污染第一腔体20的内壁。第一遮蔽环25的外周缘搭接于第一屏蔽件24的底端,第一遮蔽环25的内周缘搭接于第一沉积环26的外周缘;第一沉积环26套设于第一基座21上,第一基座21用于承载晶圆。介质靶材22盖合于第一腔体20的顶端,第一盖板28采用绝缘材料制成(例如为G10材料)壳体结构,以盖合于介质靶材22的顶部。在第一盖板28与介质靶材22之间充满去离子水,用于冷却介质靶材22和第一磁控管机构23。第一磁控管机构23与第一旋转机构27连接,固定设置于第一盖板28与介质靶材22之间,第一磁控管机构23绕其自身中心轴转动,以引导等离子体轰击介质靶材22。第一溅射电源(图中未示出)与介质靶材22连接,用于向介质靶材22提供第一溅射功率,以使第一工艺腔室2内的第一惰性气体形成等离子体。第一腔体20的底部可以与真空系统连接,以用于保持第一工艺腔室2内的工艺压力。第一腔体20的壁上还开设有进气口,用于向第一腔体20内通入第一惰性及第一工艺气体,该第一惰性气体例如是氩气,该第一工艺气体例如是氧气。采用上述设计,使得本申请实施例对于介质靶材22的轰击动能较大,不仅能大幅提高沉积薄膜的致密性,而且还能大幅提高产能。此外采用上述设计还能大幅降低工艺过程中的温度,从而降低叠层薄膜结构100内部的热应力,以进一步提高要产品良率。
如图1、图3及图5所示,第二工艺腔室3的具体结构为,第二腔体30内设置有第二屏蔽件34、第二遮蔽环35及第二沉积环36,其中第二屏蔽件34为圆环套筒结构,嵌套于第二腔体30内,用于防止工艺过程中污染第二腔体30的内壁。第二遮蔽环35的外周缘搭接于第二屏蔽件34的底端,第二遮蔽环35的内周缘搭接于第二沉积环36的外周缘。第二沉积环36套设于第二基座31上,第二基座31用于承载晶圆。金属靶材32盖合于第二腔体30的顶端,第二盖板38采用绝缘材料制成(例如为G10材料)的壳体结构,以盖合于金属靶材32的顶部。第二盖板38与金属靶材32之间充满去离子水,用于冷却金属靶材32和第二磁控管机构33。第二磁控管机构33与第二旋转机构37连接,固定设置于第二盖板38与金属靶材32之间,第二磁控管机构33绕其自身中心轴转动,以引导等离子体轰击金属靶材32。第二溅射电源(图中未示出)与金属靶材32连接,用于向金属靶材32提供第二溅射功率,以使第二工艺腔室3内的第二惰性气体形成等离子体。第二腔体30的底部可以与真空系统连接,以用于保持第二工艺腔室3内的工艺压力。第二腔体30的壁上还开设有进气口,用于向第二腔体30内通入第二惰性气体,该第二惰性气体例如是氩气。采用上述设计,使得本申请实施例对于金属靶材32的轰击动能较大,不仅能大幅提高沉积薄膜的致密性,而且还能大幅提高产能。此外采用上述设计还能大幅降低工艺过程中的温度,从而降低叠层薄膜结构100内部的热应力,以进一步提高要产品良率。进一步的,由于第二工艺腔室3与第一工艺腔室2采用类似结构,使得本申请实施例集成性较高,不仅能降低应用及维护成本,而且还能适用于产业化及规模化生产。
本申请实施例通过传输腔室在第一工艺腔室及第二工艺腔室之间传输晶圆,并且通过第一工艺腔室在晶圆表面形成介质薄膜,以及通过第二工艺腔室在介质薄膜上形成金属薄膜,从而实现在晶圆表面形成一对或多对的叠层薄膜结构。由于两个工艺腔室均采用物理气相沉积工艺沉积薄膜,并且均与传输腔室连接,使得本申请实施例的半导体工艺设备集成难度低,并且由于工艺流程简单,从而大幅提升产能的同时,还能避免晶圆受到外界环境的污染以确保产品的良率,并且还便于商业化量产。另外,由于采用物理气相沉积工艺沉积薄膜,使得介质薄膜及金属薄膜在沉积过程中温度可以控制在室温附近,防止叠层薄膜结构内部产生较大的热应力,从而进一步提高产品的良率。
于本申请的一实施例,如图1及图2所示,第一溅射电源为脉冲直流电源,介质靶材22的材质为二氧化硅、氮化硅或者氮氧化硅。
如图1及图2所示,由于介质靶材22采用二氧化硅、氮化硅或者氮氧化硅,在采用物理气相沉积过程中介质靶材22表面会形成二氧化硅,所以在工艺过程中容易在介质靶材22表面(实际为介质靶材22表面的二氧化硅)产生电荷的累积,从而在介质靶材22表面发生弧形槽(arc),导致晶圆表面的颗粒超标。因此采用第一溅射电源采用脉冲直流电源与介质靶材22连接,并且在第一腔体20内通入氩气和氧气的混合气体,第一溅射电源间歇式施加偏压至介质靶材22上,使介质靶材22相对于接地的第一腔体20成为负电压,第一溅射电源加载的瞬间产生高压,以击穿第一腔体20内的氩气而产生等离子体,产生的等离子体将第一腔体20中的氧气活化以产生氧自由基,氧自由基与介质靶材22表面的硅反应生成氧化硅,带正电的氩离子被吸引向负电压的介质靶材22,即使第一腔体20内的第一惰性气体及第一工艺气体形成等离子体,轰击介质靶材22表面形成的氧化硅,轰击下来的氧化硅沉积在晶圆上生成氧化硅薄膜,即在晶圆表面形成介质薄膜101。可选地,在本实施例中还可以通过调整第一溅射电源的功率和第一惰性气体及第一工艺气体的压力等参数,例如,第一溅射功率为1kW~5kW,第一工艺腔室内的工艺压力为5mTorr~10mTorr,可减少电荷在介质靶材22表面的累积,避免介质靶材22表面发生弧形槽,从而达到控制颗粒的目的。采用上述设计,由于第一溅射电源采用脉冲直流电源,能避免介质靶材22表面发生弧形槽以达到控制颗粒的目的,从而提高晶圆的产品良率。
需要说明的是,本申请实施例并不限定介质靶材22的具体材质,例如介质靶材22还可以采用氮化硅(SiNx)或者氮氧化硅等低介质材料。因此本申请实施例并不以此为限,本领域技术人员可以根据实际情况自行调整设置。
于本申请的一实施例中,如图1及图3所示,第二工艺腔室3还包括射频电源(图中未示出),射频电源与第二基座31连接,用于对第二基座31施加偏压功率。可选地,第二溅射电源为直流电源,金属靶材32的材质为钨或者钼。
如图1及图3所示,由于金属靶材32采用金属钨材质制成,因此第二溅射电源可以采用直流电源,并且第二惰性气体为氩气。在实际应用时,第二溅射电源将偏压施加至金属靶材32上,以使得金属靶材32相对于接地的第二腔体30成为负电压,第二溅射电源加载的瞬间产生高压,可击穿氩气而产生等离子体,等离子体中带正电的氩离子被吸引至负电压的金属靶材32,当氩离子的能量足够高时,会使金属靶材32上的粒子或离子逸出并沉积在晶圆表面上,即在晶圆表面的介质薄膜上形成金属薄膜。在第二基座31的下方连接有射频电源,射频电源能在第二基座31上形成负电压,以吸引金属靶材32逸出的离子或等离子体中的氩离子轰击晶圆上的金属薄膜,可以起到调整薄膜应力的作用。采用上述设计,由于第二溅射电源采用直流电源能大幅降低应用及维护成本,并且还能大幅提高本申请实施例的适用性及适用范围;另外第二基座31上加载有射频电源,还能使得薄膜应力较为均匀,从而提高薄膜沉积良率。
需要说明的是,本申请实施例并不限定金属靶材32的具体材质,例如金属靶材32还可以采用金属钼材质或者其它较高导电系数的材质。因此本申请实施例并不以此为限,本领域技术人员可以根据实际情况自行调整设置。
于本申请的一实施例中,如图1及图5所示,半导体工艺设备还包括有去气腔室4、预清洗腔室5及预备腔室6,预清洗腔室5、去气腔室4及多个预备腔室6均环绕设置于传输腔室1的外周,传输腔室1用于在去气腔室4、预清洗腔室5、第一工艺腔室2及第二工艺腔室3之间传输晶圆;多个预备腔室6与第一工艺腔室2和/或第二工艺腔室3的类型相同。
如图1及图5所示,传输腔室1具体可以采用八边形的腔体结构,其中两相邻的侧边可以设置有前端模块7,去气腔室4、预清洗腔室5、第一工艺腔室2、第二工艺腔室3及预备腔室6依次环绕于传输腔室1的其它六个侧边,其中预备腔室6可以设置为两个。去气腔室4可以用于对晶圆执行去汽工艺,即对晶圆表面的水汽进行去除;然后再由传输腔室1内的机械手11将晶圆传输至预清洗腔室5内,预清洗腔室5用于对晶圆表面进行预清洗工艺,以将晶圆表面的有机物及杂质进行清洗;此时传输腔室1内的机械手11将晶圆传输至第一工艺腔室2,以在晶圆表面形成介质薄膜101,然后再由机械手11将晶圆传输至第二工艺腔室3,以在晶圆表面的介质薄膜101上形成金属薄膜102以形成的叠层薄膜结构100。预备腔室6可以为两个,其中一个预备腔室6可以设置为与第一工艺腔室2的类型相同,另一个预备腔室6可以设置为与第二工艺腔室3的类型相同,以提高本申请实施例制备叠层薄膜结构100的效率,从而进一步提高产能。采用上述设计,使得本申请实施例的晶圆传输过程简便快捷,从而大幅提高工作效率及产能。
需要说明的是,本申请实施例并不限定预备腔室6的具体类型及数量,例如预备腔室6还可以设置为去气腔室4或预清洗腔室5。因此本申请实施例并不以此为限,本领域技术人员可以根据实际情况自行调整设置。
基于同一发明构思,本申请实施例提供了一种形成叠层薄膜结构的方法,用于在晶圆的表面形成叠层薄膜结构,该形成叠层薄膜结构的方法流程示意图如图4所示,包括以下步骤:
S1:第一溅射步骤,将待沉积薄膜的晶圆传输至第一工艺腔室内的第一基座上;向第一工艺腔室内通入第一惰性气体和第一工艺气体的混合气体,对介质靶材施加第一溅射功率,使第一惰性气体形成等离子体,该等离子体使第一工艺气体产生自由基,该自由基与介质靶材发生反应,该等离子体轰击介质靶材,以在晶圆的表面沉积形成介质薄膜。
S2:第二溅射步骤,将溅射有介质薄膜的晶圆由第一工艺腔室内传输至第二工艺腔室内的第二基座上;向第二工艺腔室内通入第二惰性气体,对金属靶材施加第二溅射功率,使第二惰性气体形成等离子体,该等离子体轰击金属靶材,以在介质薄膜上形成金属薄膜。
S3:重复执行第一溅射步骤及第二溅射步骤,以在晶圆的表面沉积交替叠层的介质薄膜和金属薄膜,形成叠层薄膜结构。
可选地,在晶圆表面形成叠层薄膜结构100时,通过第一溅射步骤所沉积的介质薄膜101作为叠层薄膜结构100的最后一层薄膜。
结合参照如图1至图5所示,半导体工艺设备可以包括有下位机,下位机可以控制传输腔室1内的机械手11运动,传输腔室1内的机械手11将待沉积薄膜的晶圆传输至第一工艺腔室2,第一基座21用于承载晶圆。向第一腔体20内通入氩气和氧气的混合气体,即向第一工艺腔室2内通入第一惰性气体和第一工艺气体的混合气体,第一溅射电源向介质靶材22施加第一溅射功率,使第一腔体20内的第一惰性气体形成等离子体,产生的等离子体将第一腔体20中的氧气活化以产生氧自由基,氧自由基与介质靶材22表面的硅反应生成氧化硅,轰击介质靶材22表面形成的氧化硅,轰击下来的氧化硅沉积在晶圆上生成氧化硅薄膜,以在晶圆表面形成介质薄膜101,即执行第一溅射步骤。然后再由机械手11将溅射有介质薄膜的晶圆传输至第二工艺腔室3,第二基座31用于承载晶圆。向第二腔体30内通入氩气,即向第二工艺腔室3内通入第二惰性气体,第二溅射电源对金属靶材32施加第二溅射功率,可击穿氩气而产生等离子体,等离子体中带正电的氩离子被吸引至负电压的金属靶材32,当氩离子的能量足够高时,会使金属靶材32上的粒子或离子逸出并沉积在晶圆表面上,以在晶圆表面的介质薄膜101上形成金属薄膜102,即执行第二溅射步骤。根据实际需求交替执行第一溅射步骤及第二溅射步骤,以得到不同对数的叠层薄膜结构100,例如叠层薄膜结构100的对数可为两对、四对、甚至一百对,具体可以参照如图5所示,叠层薄膜结构100的总体厚度可以设置为15nm~100000nm,优选的1000nm~10000nm,但是本申请实施例并不以此为限。进一步的,叠层薄膜结构100最上层可以采用第一工艺腔室2在金属薄膜102的表面形成有介质薄膜101,以作为保护薄膜,即在晶圆表面形成叠层薄膜结构100时,通过第一溅射步骤所沉积的介质薄膜101作为叠层薄膜结构100的最后一层薄膜。
采用上述设计,由于采用物理气相沉积工艺制备叠层薄膜结构100,使得叠层薄膜结构100的温度较低,从而避免叠层薄膜结构100内产生较大的热应力,进而提高产品良率。此外,由于采用传输腔室1在第一工艺腔室2及第二工艺腔室3内传输晶圆,可以避免晶圆与外界环境接触造成的污染,从而进一步提高产品良率。
于本申请的一实施例中,如图1至图5所示,第二溅射步骤还包括:对第二基座31施加偏压功率,吸引金属靶材32上溢出离子轰击晶圆,以调整金属薄膜102的应力。具体来说,在第二基座31的下方连接有射频电源,射频电源能在第二基座31上形成负电压,以吸引金属靶材32逸出的离子或等离子体中的氩离子轰击晶圆上的金属薄膜102,可以起到调整薄膜应力的作用,使得薄膜应力较为均匀,从而提高薄膜沉积良率。
于本申请的一实施例中,如图1至图5所示,在第一溅射步骤之前还包括去气步骤:将晶圆传输至去气腔室的第三基座上,将晶圆加热至100℃~500℃,并维持10秒~200秒,以去除晶圆上的水汽。具体来说,下位机可以控制传输腔室1内的机械手11运动,机械手11能将前端模块7内的晶圆传输至去气腔室4内,去气腔室4内的第三基座可以用于承载晶圆,第三基座可以将晶圆加热至100℃~500℃之间,并且维持10秒~200秒的时间,以对晶圆表面的水汽进行去除。当晶圆完成去气步骤之后,再将该完成去气步骤的晶圆传输至第一工艺腔室2内,以用于执行第一溅射步骤。需要说明的是,本申请实施例并不限定去气步骤的具体工艺参数,本领域技术人员可以根据实际情况自行调整设置。
于本申请的一实施例中,如图1至图5所示,在去气步骤之后,且在第一溅射步骤之前还包括预清洗步骤:将晶圆由去气腔室传输至预清洗腔室的第四基座上,向预清洗腔室中通入第三惰性气体,并对第四基座施加射频功率,吸引第三惰性气体产生的等离子体轰击晶圆的表面,以去除晶圆的表面的杂质。具体来说,当完成去气步骤之后,下位机可以控制传输腔室1内的机械手11运动,机械手11能将去气腔室4内的晶圆传输至预清洗腔室5内,预清洗腔室5内的第四基座可以用于承载晶圆,预清洗腔室5内可以通入第三惰性气体,该第三惰性气体可以采用氩气,但是本申请实施例并不以此为限。第四基座可以对晶圆施加射频功率,以用于吸引第三惰性气体产生的等离子体,以使等离子体能够轰击晶圆的表面,即预清洗腔室5能对晶圆表面执行预清洗步骤,以将晶圆表面的有机物及杂质进行清洗。当晶圆完成预清洗步骤之后,再将该完成预清洗步骤的晶圆传输至第一工艺腔室2内,以用于执行第一溅射步骤。采用上述设计,由于晶圆表面较为清洁,能有效避免有机物及杂质造成薄膜沉积缺陷,从而大幅提高晶圆薄膜沉积的良率。需要说明的是,本申请实施例并不限定第三惰性气体的具体类型,本领域技术人员可以根据实际情况自行调整设置。
于本申请的一实施例中,如图1至图5所示,在第一溅射步骤中:第一惰性气体为氩气,第一工艺气体为氧气,氧气在混合气体中的占比为30%以上,介质靶材的材料为硅,介质薄膜为二氧化硅薄膜。
可选地,第一溅射功率为脉冲直流功率,脉冲直流功率为0.01kW~10kW;第一工艺腔室内的工艺压力为0.01mTorr~100mTorr;单层介质薄膜的厚度为3nm~100nm。
如图1至图5所示,在第一溅射步骤中,第一工艺腔室2的进气口通入的混合气体为氩气和氧气,并且氧气在混合气体中的占比为30%以上,即第一惰性气体为氩气,第一工艺气体为氧气,氧气在混合气体中的占比为30%以上。第一溅射电源为脉冲直流电源,并且第一溅射功率具体数值为0.01kW~10kW,以用于向介质靶材22施加偏压,该介质靶材22的材质例如为硅,以使得介质薄膜101为二气化硅薄膜。真空系统可以将第一工艺腔室2的工艺压力控制在0.01mTorr~100mTorr之间,具体执行溅射的时间并不进行限定,只要确保单层介质薄膜101的厚度达到3nm~100nm即可。采用上述设计,使得本申请实施例制备的叠层薄膜结构100不仅能适用于3D NAND闪存领域,而且还能应用于其它领域,从而大幅提高本申请实施例适用性及适用范围。进一步的,可以将第一溅射电源的第一溅射功率设置为1kW~5kW,以及通过真空系统将第一工艺腔室2内的工艺压力调整为5mTorr~10mTorr,从而实现将介质薄膜101控制在5nm~10nm之间,采用此工艺环境能够减少介质靶材22的表面产生电荷的积累,从而在介质靶材22的表面法神弧形槽(arc)。采用上述设计,不仅可以调节沉积速率,而且还能精确控制薄膜沉积厚度,从而在提高工作效率的同时提高介质薄膜的良率。
于本申请的一实施例中,如图1至图5所示,在第二溅射步骤中,第二惰性气体为氩气,介质靶材的材料为钨,金属薄膜为钨薄膜。
可选地,第二溅射功率为直流功率,直流功率为0.01kW~20kW;偏压功率为射频功率,射频功率为0.01kW~2kW;第二工艺腔室内的工艺压力为0.01mTorr~100mTorr;单层金属薄膜的厚度为3nm~1000nm。
如图1至图5所示,在第二溅射步骤中,向第二工艺腔室3的进气口通入氩气,即第二惰性气体为氩气。第二溅射电源为直流电源,并且第二溅射功率的具体数值为0.01kW~20kW,以用于向金属靶材32施加偏压,该金属靶材32的材质例如为钨,以使得金属薄膜为钨薄膜。由于金属靶材32本身的特点,需要将第二溅射电源的第二溅射功率设置的相对较高,从而确保沉积速率,例如第二溅射功率可以设置为0.01kW~20kW之间,但是本申请实施例并不以此为限。第二基座31可以对晶圆加载射频功率,即偏压功率为射频功率,该射频功率为0.01kW~2kW,但是本申请实施例并不以此为限。真空系统可以将第二工艺腔室3的工艺压力控制在0.01mTorr~100mTorr,但是执行溅射的时间并不进行限定,只要确保单层金属薄膜102的厚度达到3nm~1000nm即可,由于需要在金属薄膜102刻蚀图形,因此金属薄膜102厚度相较于介质薄膜101较厚。采用上述设计,使得本申请实施例制备的叠层薄膜结构100不仅能适用于3D NAND闪存领域,而且还能应用于其它领域,从而大幅提高本申请实施例适用性及适用范围。进一步的,可以将第二溅射功率设置为1kW~5kW,第二基座31对晶圆加载的射频功率为1kW~2kW,再通过真空系统将第二工艺腔室3内的工艺压力调整为5mTorr~10mTorr,从而实现将介质薄膜101控制在10nm~100nm。采用上述设计,不仅可以调节沉积速率,而且还能精确控制薄膜沉积厚度,从而在提高工作效率的同时提高介质薄膜101的良率。
应用本申请实施例,至少能够实现如下有益效果:
本申请实施例通过传输腔室在第一工艺腔室及第二工艺腔室之间传输晶圆,并且通过第一工艺腔室在晶圆表面形成介质薄膜,以及通过第二工艺腔室在介质薄膜上形成金属薄膜,从而实现在晶圆表面形成一对或多对的叠层薄膜结构。由于两个工艺腔室均采用物理气相沉积工艺沉积薄膜,并且均与传输腔室连接,使得本申请实施例的半导体工艺设备集成难度低,并且由于工艺流程简单,从而大幅提升产能的同时,还能避免晶圆受到外界环境的污染以确保产品的良率,并且还便于商业化量产。另外,由于采用物理气相沉积工艺沉积薄膜,使得介质薄膜及金属薄膜在沉积过程中温度可以控制在室温附近,防止叠层薄膜结构内部产生较大的热应力,从而进一步提高产品的良率。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
本技术领域技术人员可以理解,本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地,具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地,现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中,需要理解的是,术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
在本说明书的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是,虽然附图的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,其可以以其他的顺序执行。而且,附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,其执行顺序也不必然是依次进行,而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种形成叠层薄膜结构的方法,用于在晶圆的表面形成叠层薄膜结构,其特征在于,所述方法包括:
第一溅射步骤,将待沉积薄膜的所述晶圆传输至第一工艺腔室内的第一基座上;向所述第一工艺腔室内通入第一惰性气体和第一工艺气体的混合气体,对介质靶材施加第一溅射功率,使所述第一惰性气体形成等离子体,该等离子体使所述第一工艺气体产生自由基,该自由基与所述介质靶材发生反应,该等离子体轰击所述介质靶材,以在所述晶圆的表面沉积形成介质薄膜;
第二溅射步骤,将溅射有所述介质薄膜的所述晶圆由所述第一工艺腔室内传输至第二工艺腔室内的第二基座上;向所述第二工艺腔室内通入第二惰性气体,对金属靶材施加第二溅射功率,使所述第二惰性气体形成等离子体,该等离子体轰击所述金属靶材,以在所述介质薄膜上形成金属薄膜;
重复执行所述第一溅射步骤及所述第二溅射步骤,以在所述晶圆的表面沉积交替叠层的所述介质薄膜和所述金属薄膜,形成所述叠层薄膜结构。
2.如权利要求1所述的形成叠层薄膜结构的方法,其特征在于,所述第二溅射步骤还包括:对所述第二基座施加偏压功率,吸引所述金属靶材上溢出离子轰击所述晶圆,以调整所述金属薄膜的应力。
3.如权利要求1所述的形成叠层薄膜结构的方法,其特征在于,在所述第一溅射步骤之前还包括去气步骤:将所述晶圆传输至去气腔室的第三基座上,将所述晶圆加热至100℃~500℃,并维持10秒~200秒,以去除所述晶圆上的水汽。
4.如权利要求3所述的形成叠层薄膜结构的方法,其特征在于,在所述去气步骤之后,且在所述第一溅射步骤之前还包括预清洗步骤:将所述晶圆由所述去气腔室传输至预清洗腔室的第四基座上,向所述预清洗腔室中通入第三惰性气体,并对所述第四基座施加射频功率,吸引所述第三惰性气体产生的等离子体轰击所述晶圆的表面,以去除所述晶圆的表面的杂质。
5.如权利要求1所述的形成叠层薄膜结构的方法,其特征在于,在所述晶圆表面形成所述叠层薄膜结构时,通过所述第一溅射步骤所沉积的所述介质薄膜作为所述叠层薄膜结构的最后一层薄膜。
6.如权利要求1所述的形成叠层薄膜结构的方法,其特征在于,在所述第一溅射步骤中:所述第一惰性气体为氩气,所述第一工艺气体为氧气,所述氧气在所述混合气体中的占比为30%以上,所述介质靶材的材料为硅,所述介质薄膜为二氧化硅薄膜。
7.如权利要求1所述的形成叠层薄膜结构的方法,其特征在于,所述第一溅射功率为脉冲直流功率,所述脉冲直流功率为0.01kW~10kW;所述第一工艺腔室内的工艺压力为0.01mTorr~100mTorr;单层所述介质薄膜的厚度为3nm~100nm。
8.如权利要求1所述的形成叠层薄膜结构的方法,其特征在于,在所述第二溅射步骤中,所述第二惰性气体为氩气,所述金属靶材的材料为钨,所述金属薄膜为钨薄膜。
9.如权利要求2所述的形成叠层薄膜结构的方法,其特征在于,所述第二溅射功率为直流功率,所述直流功率为0.01kW~20kW;所述偏压功率为射频功率,所述射频功率为0.01kW~2kW;所述第二工艺腔室内的工艺压力为0.01mTorr~100mTorr;单层所述金属薄膜的厚度为3nm~1000nm。
10.一种半导体工艺设备,用于在晶圆的表面形成叠层薄膜结构,其特征在于,包括:传输腔室、第一工艺腔室、第二工艺腔室;
所述第一工艺腔室及所述第二工艺腔室与所述传输腔室连接,所述传输腔室用于向所述第一工艺腔室或者所述第二工艺腔室内传输所述晶圆;
所述第一工艺腔室用于在所述晶圆表面及金属薄膜表面形成介质薄膜,所述第一工艺腔室包括第一基座、第一溅射电源及第一磁控管机构,所述第一基座用于承载所述晶圆,所述第一溅射电源用于向介质靶材提供第一溅射功率,以使第一工艺腔室内的第一惰性气体及第一工艺气体形成等离子体,所述第一磁控管机构用于引导所述第一工艺腔室内的等离子体轰击所述介质靶材;
所述第二工艺腔室用于在所述介质薄膜上形成所述金属薄膜,所述第二工艺腔室包括第二基座、第二溅射电源及第二磁控管机构,所述第二基座用于承载所述晶圆,所述第二溅射电源用于向金属靶材提供第二溅射功率,以使第二工艺腔室内的第二惰性气体形成等离子体,所述第二磁控管机构用于引导所述第二工艺腔室内的等离子体轰击所述金属靶材。
CN202210486770.6A 2022-05-06 2022-05-06 半导体工艺设备及形成叠层薄膜结构的方法 Pending CN114908326A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210486770.6A CN114908326A (zh) 2022-05-06 2022-05-06 半导体工艺设备及形成叠层薄膜结构的方法
PCT/CN2023/089151 WO2023213189A1 (zh) 2022-05-06 2023-04-19 半导体工艺设备及形成叠层薄膜结构的方法
TW112114607A TW202344703A (zh) 2022-05-06 2023-04-19 半導體製程設備及形成疊層薄膜結構的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210486770.6A CN114908326A (zh) 2022-05-06 2022-05-06 半导体工艺设备及形成叠层薄膜结构的方法

Publications (1)

Publication Number Publication Date
CN114908326A true CN114908326A (zh) 2022-08-16

Family

ID=82766734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210486770.6A Pending CN114908326A (zh) 2022-05-06 2022-05-06 半导体工艺设备及形成叠层薄膜结构的方法

Country Status (3)

Country Link
CN (1) CN114908326A (zh)
TW (1) TW202344703A (zh)
WO (1) WO2023213189A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115058695A (zh) * 2022-08-11 2022-09-16 广州粤芯半导体技术有限公司 溅射方法及半导体器件的制造方法
WO2023213189A1 (zh) * 2022-05-06 2023-11-09 北京北方华创微电子装备有限公司 半导体工艺设备及形成叠层薄膜结构的方法
CN117051367A (zh) * 2023-08-18 2023-11-14 上海陛通半导体能源科技股份有限公司 磁控溅射设备
CN117051367B (zh) * 2023-08-18 2024-05-31 上海陛通半导体能源科技股份有限公司 磁控溅射设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117467962B (zh) * 2023-12-28 2024-03-08 上海陛通半导体能源科技股份有限公司 薄膜沉积设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008281958A (ja) * 2007-05-14 2008-11-20 Ulvac Japan Ltd 誘電体多層膜フィルタの製造方法、及び、誘電体多層膜フィルタの製造装置
US20130136859A1 (en) * 2010-06-28 2013-05-30 Tokyo Electron Limited Film forming method and processing system
US20140220750A1 (en) * 2013-02-04 2014-08-07 Woonghee Sohn Semiconductor Memory Device and Method of Fabricating the Same
US20150235862A1 (en) * 2014-02-17 2015-08-20 Tokyo Electron Limited Semiconductor device manufacturing method
US20180315597A1 (en) * 2017-04-27 2018-11-01 Lam Research Corporation Methods and apparatus for depositing silicon oxide on metal layers
CN109075169A (zh) * 2018-05-03 2018-12-21 长江存储科技有限责任公司 用于三维存储器件的贯穿阵列触点(tac)
CN112514052A (zh) * 2018-07-31 2021-03-16 朗姆研究公司 多层特征填充
CN114144883A (zh) * 2021-11-04 2022-03-04 长江存储科技有限责任公司 使用自对准多重图案化和气隙的三维(3d)存储器设备和制造方法
CN114318282A (zh) * 2020-10-12 2022-04-12 日东电工株式会社 光学薄膜的制造方法和光学薄膜制造装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06167599A (ja) * 1992-11-27 1994-06-14 Nikon Corp X線用多層膜ミラーの製造方法
JPH09302469A (ja) * 1996-05-09 1997-11-25 Asahi Glass Co Ltd スパッタ方法
US20120043198A1 (en) * 2010-08-18 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus and film formation method
DE112011104627T5 (de) * 2010-12-28 2013-10-02 Canon Anelva Corporation Fertigungsvorrichtung
CN113862622B (zh) * 2021-09-24 2023-10-13 北京北方华创微电子装备有限公司 一种金属化合物薄膜的制备方法
CN114908326A (zh) * 2022-05-06 2022-08-16 北京北方华创微电子装备有限公司 半导体工艺设备及形成叠层薄膜结构的方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008281958A (ja) * 2007-05-14 2008-11-20 Ulvac Japan Ltd 誘電体多層膜フィルタの製造方法、及び、誘電体多層膜フィルタの製造装置
US20130136859A1 (en) * 2010-06-28 2013-05-30 Tokyo Electron Limited Film forming method and processing system
US20140220750A1 (en) * 2013-02-04 2014-08-07 Woonghee Sohn Semiconductor Memory Device and Method of Fabricating the Same
US20150235862A1 (en) * 2014-02-17 2015-08-20 Tokyo Electron Limited Semiconductor device manufacturing method
US20180315597A1 (en) * 2017-04-27 2018-11-01 Lam Research Corporation Methods and apparatus for depositing silicon oxide on metal layers
CN109075169A (zh) * 2018-05-03 2018-12-21 长江存储科技有限责任公司 用于三维存储器件的贯穿阵列触点(tac)
CN112514052A (zh) * 2018-07-31 2021-03-16 朗姆研究公司 多层特征填充
CN114318282A (zh) * 2020-10-12 2022-04-12 日东电工株式会社 光学薄膜的制造方法和光学薄膜制造装置
CN114144883A (zh) * 2021-11-04 2022-03-04 长江存储科技有限责任公司 使用自对准多重图案化和气隙的三维(3d)存储器设备和制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023213189A1 (zh) * 2022-05-06 2023-11-09 北京北方华创微电子装备有限公司 半导体工艺设备及形成叠层薄膜结构的方法
CN115058695A (zh) * 2022-08-11 2022-09-16 广州粤芯半导体技术有限公司 溅射方法及半导体器件的制造方法
CN115058695B (zh) * 2022-08-11 2022-11-04 广州粤芯半导体技术有限公司 溅射方法及半导体器件的制造方法
CN117051367A (zh) * 2023-08-18 2023-11-14 上海陛通半导体能源科技股份有限公司 磁控溅射设备
CN117051367B (zh) * 2023-08-18 2024-05-31 上海陛通半导体能源科技股份有限公司 磁控溅射设备

Also Published As

Publication number Publication date
WO2023213189A1 (zh) 2023-11-09
TW202344703A (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
CN114908326A (zh) 半导体工艺设备及形成叠层薄膜结构的方法
CN102939657B (zh) 具有增强的离子化和rf功率耦合的低电阻率钨pvd
TWI524432B (zh) 沉積薄膜電晶體之方法與系統
WO2019060029A1 (en) SUBSTRATE SUPPORT WITH DOUBLE INTEGRATED ELECTRODES
TWI682476B (zh) 結合基板之裝置及方法
US11932934B2 (en) Method for particle removal from wafers through plasma modification in pulsed PVD
WO2015156991A1 (en) Light wave separation lattices and methods of forming light wave separation lattices
CN111696882A (zh) 腔室及半导体加工设备
CN111411324A (zh) 氧化铪薄膜沉积方法
JP2002083774A (ja) 成膜装置
JP6638031B2 (ja) 基板をボンディングする装置および方法
CN115699252A (zh) 等离子体沉积的膜中的氢管理
WO2013172203A1 (ja) 太陽電池の製造方法及びプラズマ処理装置
JP4287579B2 (ja) プラズマ処理装置及び方法
US20180057929A1 (en) Method of Depositing Aluminum Oxide Film, Method of Forming the Same, and Sputtering Apparatus
WO2010013333A1 (ja) 真空装置及び真空処理方法
US20230094180A1 (en) Systems and methods for depositing low-k dielectric films
JP4780202B2 (ja) プラズマ処理装置
JP2013020888A (ja) 封止膜形成方法、リチウム二次電池の製造方法
TWI432600B (zh) 表面處理裝置及其方法
JP2023002767A (ja) 基板をボンディングする装置および方法
WO2019140989A1 (zh) 半导体设备
JP5788236B2 (ja) 封止膜形成方法、リチウム二次電池の製造方法
JP2001053313A (ja) 薄膜光電変換素子の製造装置
WO2017061467A1 (ja) Hbc型結晶系太陽電池及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination