JP2002083774A

JP2002083774A - 成膜装置

Info

Publication number: JP2002083774A
Application number: JP2000271571A
Authority: JP
Inventors: Toshihiro Kugimiya; 敏洋釘宮; Kazuyuki Hayashi; 和志林; Yasushi Goto; 裕史後藤; Kiyotaka Ishibashi; 清隆石橋; Akira Kobayashi; 明小林; Kazuto Okada; 和人岡田; Akimitsu Nakagami; 明光中上; Yuzo Mori; 勇藏森
Original assignee: Kobe Steel Ltd
Current assignee: Kobe Steel Ltd
Priority date: 2000-09-07
Filing date: 2000-09-07
Publication date: 2002-03-22
Anticipated expiration: 2020-09-07
Also published as: JP3957126B2

Abstract

(57)【要約】【課題】成膜室の大型化や増設を伴うことなく、複数
種の膜を円滑に効率よく、しかも高精度で積層形成す
る。【解決手段】複数種の膜をプラズマＣＶＤにより積層
する装置。成膜速度の低いプラズマＣＶＤ装置を収容す
る低速成膜室１ａ，１ｂ，７ａ，７ｂと、成膜速度の高
いプラズマＣＶＤ装置を収容する高速成膜室４とを併設
する。低速成膜室と高速成膜室との間に圧力調節室２
ａ，２ｂ，６ａ，６ｂを介在させ、基材が前記低速成膜
室、高速成膜室のいずれか一方の成膜室から圧力調節室
を経て他方の成膜室へ移動できるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プラズマによる化
学反応を利用して複数種の薄膜を基材上に積層状態で形
成する成膜装置に関するものである。

【０００２】

【従来の技術】近年、薄膜太陽電池として、アモルファ
スシリコンからなる半導体薄膜を形成したものが知られ
ている。その一例を図８に示す。図において、ガラス基
板等からなる基材１０１上に、例えばＳｎＯ₂からなる
透明電極１０２と、アモルファス半導体薄膜１０３と、
Ａｇ等からなる金属電極１０４とが順に積層されてい
る。

【０００３】前記アモルファス半導体薄膜１０３として
は、ｐ型アモルファスシリコン薄膜、ｉ型アモルファス
シリコン（真性アモルファスシリコン）薄膜、及びｎ型
アモルファスシリコン薄膜を積層した、いわゆるpin型
半導体薄膜が広く用いられている。そして、かかる薄膜
を形成する手段として、プラズマＣＶＤ装置の利用が進
められている。このプラズマＣＶＤ装置を利用した成膜
装置の一例を図９に示す。

【０００４】図示の装置は、一方向に延びる単一のチャ
ンバを備え、このチャンバ内が長手方向について複数に
区画されることにより、基板仕込み室２１、ｐ層成膜室
２２、雰囲気置換室２３、ｉ層成膜室２４、雰囲気置換
室２５、ｎ層成膜室２６、及び基板取出し室２７が順に
形成されている。相互隣接する室同士の間には基板搬送
通路が形成されるとともに、各室２１〜２７にその下流
側通路を開閉するゲートバルブ２１４ａ，２１４ｂ，２
１４ｃ，２１４ｄ，２１４ｅ，２１４ｆ，２１４ｇが設
けられている。

【０００５】各室２１〜２７にはそれぞれ排気口２１５
ａ，２１５ｂ，２１５ｃ，２１５ｄ，２１５ｅ，２１５
ｆ，２１５ｇが設けられ、これら排気口に接続される図
略のポンプによって各室２１〜２７内に真空状態が形成
されるようになっている。

【０００６】ｐ層成膜室２２には、平板状の下側電極
（サセプタ）２１０ａと上側電極（カソード）２１１ａ
とが平行状態で配置されており、同様にｉ層成膜室２４
内には平板状の下側電極２１０ｂと上側電極２１１ｂと
が、ｎ層成膜室２６内には平板状の下側電極２１０ｃと
上側電極２１１ｃとが、それぞれ平行状態で配置されて
いる。下側電極２１０ａ，２１０ｂ，２１０ｃはアース
に接続される一方、上側電極２１１ａ，２１１ｂ，２１
１ｃは各々インピーダンスマッチング装置２１２ａ，２
１２ｂ，２１２ｃを介して高周波電源２１３ａ，２１３
ｂ，２１３ｃに接続されている。

【０００７】ｐ層成膜室２２には、ｐ層成膜用の反応ガ
ス（ＳｉＨ₄，Ｂ₂Ｈ₆，ＣＨ₄等）を導入するためのガス
導入配管２１６ａが接続され、同様に、ｉ層成膜室２４
にはｉ層成膜用の反応ガス（ＳｉＨ₄等）を導入するた
めのガス導入配管２１６ｂが、ｎ層成膜室２６内にはｎ
層成膜用の反応ガス（ＳｉＨ₄、ＰＨ₃等）を導入するた
めのガス導入配管２１６ｃが、それぞれ接続されてい
る。また、基板取り出し室２７には、同室内にＮ₂等の
不活性ガスを導入するためのガス導入配管２１６ｄが接
続されている。

【０００８】また、基板仕込み室２１内には基板加熱用
のヒータ２８ａ，２８ｂが設けられ、各成膜室２２，２
４，２６内にも下側電極加熱用のヒータ２８ｃ，２８
ｄ，２８ｅがそれぞれ設けられている。

【０００９】この装置での成膜要領は次のとおりであ
る。各室２１〜２７内を排気して真空保持し、基材であ
る基板２９をまず基板仕込み室２１に入れる。同室２１
内で基板２９をヒータ２８ａ，２８ｂにより予備加熱し
た後、ゲートバルブ２１４ａを開いて基板２９をｐ層成
膜室２２内に導入し、その下側電極２１１ａ上に載置す
るとともに、前記ゲートバルブ２１４ａを閉じてｐ層成
膜室２２内を密閉する。

【００１０】次に、同室２２内が所定圧力に達するまで
ガス導入配管２１６ａからｐ層成膜室２２内にｐ層成膜
用の反応ガスを導入するとともに、上側電極２１１ａに
高周波電圧を印加して上下電極２１０ａ，２１１ａ間に
プラズマを発生させ、このプラズマにより前記反応ガス
を分解して基板２９上にｐ層すなわちｐ型のアモルファ
ス半導体膜を生成する。

【００１１】ｐ層成膜後、ｐ層成膜室２２内を再び真空
排気する。そして、ゲートバルブ２１４ｂを開いて基板
２９を一旦雰囲気置換室２３内に入れ、前記ゲートバル
ブ２１４ｂを閉じた後にゲートバルブ２１４ｃを開いて
前記基板２９をｉ層成膜室２４内に導入し、その下側電
極２１１ｂ上に載置するとともに、前記ゲートバルブ２
１４ｃを閉じてｉ層成膜室２４内を密閉する。以下、前
記と同じ要領でｉ層成膜室２４内、ｎ層成膜室２６内で
ｉ型アモルファス半導体膜（ｉ層）、ｎ型アモルファス
半導体膜（ｎ層）をこの順に積層形成する。

【００１２】ｎ層成膜室２６内でｎ層を形成し、同室内
を真空排気した後は、ゲートバルブ２１４ｆを開いて基
板２９を基板取り出し室２７に搬入し、ゲートバルブ２
１４ｆを閉じた後に同室２７内にガス導入配管２１６ｅ
から不活性ガスを導入する。このようにして同室２７内
を大気圧まで高めた後、ゲートバルブ２１４ｇを開いて
基板２９をチャンバ外へ取り出す。

【００１３】従って、この装置では、基板２９をｐ層成
膜室２２、ｉ層成膜室２４、ｎ層成膜室２６の順に搬送
することにより、pin成膜を連続的に行うことができ
る。

【００１４】

【発明が解決しようとする課題】太陽電池を構成する各
層のうち、ｉ層はｐ層及びｎ層に比べて層厚が非常に大
きいので、その成膜所要時間はｐ層やｎ層の成膜所要時
間よりも数段長くなる。従って、各成膜室２２，２４，
２６を均等に配置すると、i層成膜室２４で成膜が停滞
し、円滑で効率の高い連続成膜の実現の妨げとなる。

【００１５】このため従来は、前記ｉ層成膜室２４にお
ける上下電極２１０ａ，２１１ａをｐ層成膜室２２及び
ｎ層成膜室２６における上下電極よりも大きくして同時
に複数個の基板２９に対する成膜ができるようにした
り、ｉ層成膜室２４をｐ層成膜室２２及びｎ層成膜室２
６よりも多く配置したりすることにより、各工程での成
膜時間の均衡が図られているが、前記ｉ層の成膜所要時
間は、ｐ層及びｎ層のそれに比べて著しく長いため、ｉ
層成膜室２４を多少大型化したり個数を増やしたりする
だけでは、各層の成膜時間を十分に均衡させることがで
きない。しかも、ｉ層成膜室２４の大型化や増設は、成
膜装置全体の占有面積増加や、搬送機構をはじめとする
装置構造の複雑化につながり、結果として製品のコスト
増大を招く不都合がある。

【００１６】このような不都合は、太陽電池の製造に限
らず、成膜所要時間の異なる複数種の膜を積層する場合
に発生し得るものである。

【００１７】かかる不都合を解消する手段として、例え
ば特開平９−１０４９８５号公報に示される装置を用い
ることが考えられる。この装置は、高速で回転するドラ
ム状の回転電極を基板上に近接させ、これら基板と回転
電極との間にプラズマを発生させた状態で、前記回転電
極の回転により反応ガスをプラズマ発生領域に巻き込ん
で化学反応を起こさせるものであり、コンパクトな構造
でありながら、大面積の領域に対して高速で連続成膜で
きる画期的な手段である。

【００１８】しかし、この装置では、高速成膜が可能で
ある反面、静止型の前記平行平板型電極に比べて膜厚の
管理が難しく、特にｐ層やｎ層といった非常に薄い膜を
高精度で形成することは難しい。また、回転電極を高速
回転させるための駆動装置や、回転中の電極に高周波電
圧を印加するための複雑な装置が必要であり、コストも
非常に高くなる。

【００１９】本発明は、このような事情に鑑み、成膜室
の大型化や増設を伴うことなく、複数種の膜を円滑に効
率よく、しかも高精度で積層形成することができる成膜
装置を提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明者等は、前記課題
を解決すべく、鋭意研究を重ねた結果、成膜に時間を要
する層（一般には厚さの大きい層）を形成するための成
膜室には、高速成膜が可能なプラズマＣＶＤ装置（例え
ば前記特開平９−１０４９８５号公報に示される回転電
極を用いた装置）を設ける一方、成膜にあまり時間を要
しない層（一般には厚さの小さい層）を形成するための
成膜室には、成膜速度が低くても安価で所望の膜厚精度
が得られやすいプラズマＣＶＤ装置（例えば一般の平行
平板型電極を用いた装置）を設けることに想到した。こ
のような高速プラズマＣＶＤ装置と低速プラズマＣＶＤ
装置の併用により、複数種の薄膜を低コストの構成で効
率良く薄膜形成することが可能になる。

【００２１】ただし、このように複数種のプラズマＣＶ
Ｄ装置を用いた場合、各プラズマＣＶＤ装置の運転圧力
は互いに異なるので、各プラズマＣＶＤ装置を収納する
成膜室内の圧力はそれぞれ適正に保持しながら、円滑に
基材を各成膜室に順に搬入することが非常に重要とな
る。

【００２２】本発明は、かかる背景下でなされたもので
あり、基材上に複数種の膜を重ねて形成するための成膜
装置において、成膜用のプラズマＣＶＤ装置を収容する
低速成膜室と、成膜用のプラズマＣＶＤ装置であって前
記低速成膜室に収容されるプラズマＣＶＤ装置よりも成
膜速度が高く、かつ、運転圧力の異なるプラズマＣＶＤ
装置を収容する高速成膜室と、前記低速成膜室と高速成
膜室との間に介在し、内部圧力が調節可能な圧力調節室
とを備えるとともに、前記低速成膜室及び高速成膜室と
前記圧力調節室との間にそれぞれ開閉手段が設けられ、
前記基材が前記低速成膜室、高速成膜室のいずれか一方
の成膜室から前記圧力調節室を経て他方の成膜室へ移動
できるように構成されているものである（請求項１）。

【００２３】この構成によれば、例えば次の要領で複数
種の薄膜を積層形成することができる。

【００２４】いずれかの成膜室（例えば低速成膜
室）に基材を入れ、同成膜室を密閉してその成膜室内の
圧力をこの成膜室に設けられているプラズマＣＶＤ装置
の運転に見合った圧力に設定する。そして、当該プラズ
マＣＶＤ装置を用いて前記基材表面に第１の膜を形成す
る。

【００２５】の成膜室につながる圧力調節室内の
圧力を当該成膜室から基材を搬出するときの当該成膜室
内圧力に略等しい圧力にしておき、この圧力調節室と前
記成膜室との間の開閉手段を開いて前記第１の膜を形成
した基材を圧力調節室内に一旦入れる。

【００２６】前記開閉手段を閉じて圧力調節室内を
密閉し、その圧力調節室内の圧力を同圧力調節室につな
がるもう一つの成膜室（例えば高速成膜室）に基材を搬
入するときの当該成膜室内圧力に略等しい圧力に切換え
る。そして、この圧力調節室と前記もう一つの成膜室と
の間の開閉手段を開いて前記圧力調節室内から前記もう
一つの成膜室内へ基材を移す。

【００２７】の成膜室内を密閉し、同室内に設け
られたプラズマＣＶＤ装置を用いて前記第１の膜の上に
重ねて第２の膜を形成する。

【００２８】このようにして、各成膜室での成膜を連続
して円滑に行うことができる。そして、成膜にあまり時
間を要しない膜（一般には厚さの小さい膜）の形成には
前記低速成膜室を用い、成膜に時間を要する膜（一般に
は厚さの大きい膜）の形成は前記高速成膜室を用いるこ
とにより、各層をこれに見合った膜厚精度及び成膜速度
で効率良く積層形成することができる。

【００２９】本発明では、成膜室の個数を問わず、少な
くとも一つの低速成膜室と少なくとも一つの高速成膜室
を含む２以上の成膜室をもった装置に広く適用が可能で
ある。例えば、低速成膜室、高速成膜室、低速成膜室の
順に各成膜室が並べられ、その順に前記基材が移動でき
るように構成し、前記高速成膜室と各低速成膜室との間
にそれぞれ前記圧力調節室を介在させるようにしてもよ
い（請求項２）。

【００３０】この構成は、例えば太陽電池の製造を目的
として基材上にｐ層、ｉ層、ｎ層の各半導体薄膜（例え
ばアモルファスシリコン、水素化アモルファスシリコン
をはじめとするアモルファス材料成膜）を積層する場合
に特に好適である。この場合には、前記高速成膜室をｉ
型半導体薄膜を形成するための成膜室とし、前記高速成
膜室の上流側に配置される低速成膜室、下流側に配置さ
れる低速成膜室のいずれか一方を、ｐ型半導体薄膜を形
成するための成膜室とし、他方をｎ型半導体薄膜を形成
するための成膜室とすればよい（請求項３）。

【００３１】前記のように低速成膜室と高速成膜室とを
併設する場合、各成膜室に収容されるプラズマＣＶＤ装
置の種類によっては、その成膜速度に格段の差が生ずる
ことになる。例えば、低速成膜室内に、従来の一般的な
平行平板型電極をもつプラズマＣＶＤ装置を収容し、高
速成膜室内に、前記基材の成膜面に対向する円筒面を有
してこの円筒面の中心軸回りに回転する回転電極を具備
するプラズマＣＶＤ装置を収容する構成では（請求項
８）、後者のプラズマＣＶＤ装置による成膜速度は前者
のプラズマＣＶＤ装置による成膜速度の１０倍以上とな
る。このように、高速成膜室での成膜速度が非常に高い
場合には、当該高速成膜室での成膜よりも却って低速成
膜室における成膜や圧力調節室での圧力置換に時間がか
かってしまい、高速成膜室におけるプラズマＣＶＤ装置
の高速成膜性能を活かせなくなる場合が生じ得る。

【００３２】かかる課題を解決する手段としては、前記
各成膜室のうち、一つの高速成膜室に対して複数の低速
成膜室が接続され、かつ、各低速成膜室ごとに圧力調節
室が設けられている構成とすればよい（請求項４）。

【００３３】このような構成にすれば、各低速成膜室で
の成膜及びその後の圧力置換を同時並行し、もしくはサ
イクルタイムをずらして行いながら、その成膜後の基材
を順次、共通の高速成膜室に送り込む（もしくは、高速
成膜室で成膜した基材を各低速成膜室に分配する）こと
により、低速成膜の実質所要時間と高速成膜の所要時間
とを均衡させて高速成膜室におけるプラズマＣＶＤ装置
の高速成膜性能を十分に発揮させることができ、全体の
サイクルタイムを大幅に短縮することができる。例え
ば、一つの高速成膜室に対してｎ個の低速成膜室及び圧
力調節室を並列接続する場合、各低速成膜室での成膜タ
イミングをそのサイクルタイムの１／ｎ分だけずらすこ
とによって、各低速成膜室での成膜を均等な時間ピッチ
で次々に行うことが可能になる。

【００３４】また、このように複数の低速成膜室が併設
されている場合、いずれかの低速成膜室で故障の修理や
メンテナンスの必要が発生しても、残りの低速成膜室を
用いて成膜運転を続行できる利点もある。

【００３５】さらに、前記各圧力調節室と高速成膜室と
の間に当該各圧力調節室に共通して接続される準備室が
設けられ、この準備室と前記各圧力調節室との間、及
び、当該準備室と前記高速成膜室との間に、それぞれ開
閉手段が設けられている構成とすれば（請求項５）、低
速成膜室、高速成膜室のうちの上流側の成膜室で成膜し
た基材が余ってしまった場合でも、その余剰の基材を準
備室に溜めて待機させておくことにより、円滑な成膜を
続けることができる。

【００３６】例えば、前記高速成膜室の上流側、下流側
の双方に複数の低速成膜室が配置され、かつ、各低速成
膜室ごとに圧力調節室が設けられる構成では、前記高速
成膜室とその上流側の各圧力調節室との間にこれらの圧
力調節室に共通して接続される上流側準備室が設けら
れ、前記高速成膜室とその下流側の各圧力調節室との間
にこれらの圧力調節室に共通して接続される下流側準備
室が設けられ、各準備室とこれに接続される各圧力調節
室との間、及び、各準備室と前記高速成膜室との間に、
それぞれ開閉手段が設けられる構成とすればよい（請求
項６）。

【００３７】また、共通の準備室に複数の高速成膜室が
接続されている構成としてもよい（請求項７）。

【００３８】このような構成において、前記高速成膜室
内に、前記基材の成膜面に対向する円筒面を有してこの
円筒面の中心軸回りに回転する回転電極を具備するプラ
ズマＣＶＤ装置を収容する場合には、当該回転電極の回
転により前記成膜面上に形成される気流の上流側に位置
する準備室の室内圧力Ｐ１と、前記気流の下流側に位置
する準備室の室内圧力Ｐ２と、高速成膜室内の圧力Ｐと
が、Ｐ１＞Ｐ＞Ｐ２となるように設定することが、より
好ましい（請求項９）。このような構成にすれば、前記
圧力差により、回転電極の回転により成膜面上に形成さ
れる気流と同じ向きのガス流れが形成されるので、当該
圧力差によって前記気流が乱されることがなく、より安
定したプラズマＣＶＤによる薄膜形成が実現できる。

【００３９】

【発明の実施の形態】本発明の好ましい実施の形態を図
面に基づいて説明する。

【００４０】図１に示す成膜装置は、アモルファスシリ
コン半導体を利用したpin構造をもつ太陽電池を製造す
るためのものであり、基材である基材９上にｐ層、ｉ
層、ｎ層を順に積層するように構成されたものである。

【００４１】この装置は、前記基材９の搬送方向上流側
から順に、２つのｐ層成膜室（低速成膜室）１ａ，１ｂ
と、２つの圧力調節室２ａ，２ｂと、単一の上流側準備
室３と、単一のｉ層成膜室（高速成膜室）４と、単一の
下流側準備室５と、２つの圧力調節室６ａ，６ｂと、２
つのｎ層成膜室７ａ，７ｂとを備えている。

【００４２】各圧力調節室２ａ，２ｂは、各ｐ層成膜室
１ａ，１ｂと上流側準備室３との間にそれぞれ介在し、
圧力調節室６ａ，６ｂは、下流側準備室５と各ｎ層成膜
室７ａ，７ｂとの間に介在する。上流側準備室３はｉ層
成膜室４の上流側に接続され、下流側準備室５はｉ層成
膜室４の下流側に接続されている。

【００４３】相互隣接する室同士の間には基板搬送通路
が形成されている。前記ｐ層成膜室１ａと圧力調節室２
ａとをつなぐ基板搬送通路にはゲートバルブ１４ａが設
けられ、同様に、前記ｐ層成膜室１ｂと圧力調節室２ｂ
とをつなぐ基板搬送通路にはゲートバルブ１４ｂが、各
圧力調節室２ａ，２ｂと上流側準備室３とをつなぐ基板
搬送通路にはそれぞれゲートバルブ１４ｃ，１４ｄが、
上流側準備室３とｉ層成膜室４とをつなぐ基板搬送通路
にはゲートバルブ１４ｅが、ｉ層成膜室４と下流側準備
室５とをつなぐ基板搬送通路にはゲートバルブ１４ｆ
が、下流側準備室５と各圧力調節室６ａ，６ｂとをつな
ぐ基板搬送通路にはゲートバルブ１４ｇ，１４ｈが、前
記圧力調節室６ａとｎ層成膜室７ａとをつなぐ基板搬送
通路にはゲートバルブ１４ｉが、前記圧力調節室６ｂと
ｎ層成膜室７ｂとをつなぐ基板搬送通路にはゲートバル
ブ１４ｊが、それぞれ設けられている。前記各ゲートバ
ルブ１４ａ〜１４ｊは、当該ゲートバルブが設けられた
通路を開閉する開閉手段を構成している。

【００４４】ｐ層成膜室１ａには、その左右方向（図１
では上下方向）の内側に２枚の平板電極（サセプタ）１
０ａ，１０ｂが垂直状態で配置され、両平板電極１０
ａ，１０ｂの両外側に各平板電極１０ａ，１０ｂと平行
な平板電極（カソード）１１ａ，１１ｂが対向配置され
ている。同様に、ｐ層成膜室１ｂ内には垂直状態で平板
電極（サセプタ）１０ｃ，１０ｄと上側電極（カソー
ド）１１ｃ，１１ｄとが配置され、ｎ層成膜室７ａ内に
は平板電極（サセプタ）１０ｆ，１０ｇと平板電極（カ
ソード）１１ｇ，１１ｈとが、ｎ層成膜室７ｂ内には平
板電極（サセプタ）１０ｈ，１０ｉと平板電極（カソー
ド）１１ｉ，１１ｊとが、それぞれ垂直状態で配置され
ている。

【００４５】これに対し、ｉ層成膜室４においては、そ
の中央に共通グランド１０ｅが垂直状態で配置され、そ
の表裏両面と対向するように左右一対の回転電極１１
ｅ，１１ｆが配設されている。各回転電極１１ｅ，１１
ｆは、円筒状の外周面を有し、その円筒面が前記共通グ
ランド１０ｅの表裏面上に配設された基板９の表面と近
接するように配置され、かつ、その円筒面の中心軸回り
に高速回転駆動されるようになっている。

【００４６】以上示した電極のうち、前記各平板電極１
０ａ〜１０ｄ、共通グランド１０ｅ、及び各平板電極１
０ｆ〜１０ｉはアースに接続されている。一方、平板電
極１１ａ，１１ｂはそれぞれインピーダンスマッチング
装置１２ａ，１２ｂを介して高周波電源１３ａに接続さ
れ、同様に、平板電極１１ｃ，１１ｄはそれぞれインピ
ーダンスマッチング装置１２ｃ，１２ｄを介して高周波
電源１３ｂに接続され、回転電極１１ｅ，１１ｆはそれ
ぞれインピーダンスマッチング装置１２ｅ，１２ｆを介
して高周波電源１３ｃに接続され、平板電極１１ｇ，１
１ｈはそれぞれインピーダンスマッチング装置１２ｇ，
１２ｈを介して高周波電源１３ｄに接続され、平板電極
１１ｉ，１１ｊはそれぞれインピーダンスマッチング装
置１２ｉ，１２ｊを介して高周波電源１３ｅに接続され
ている。

【００４７】すなわち、ｐ層成膜室１ａ，１ｂ及びｎ層
成膜室７ａ，７ｂ内には、互いに平行な状態で対向配置
された平板電極同士の間に成膜用のプラズマを発生させ
る平行平板型プラズマＣＶＤ装置が収容される一方、ｉ
層成膜室４内には、共通グランド１０ｅと円筒状外周面
をもつ回転電極１１ｅ，１１ｆとの間に成膜用のプラズ
マを発生させる回転電極型プラズマＣＶＤ装置が収容さ
れている。

【００４８】なお、前記高周波電源は直流電源であって
もよい。

【００４９】ｐ層成膜室１ａ，１ｂには、ｐ層成膜用の
反応ガスを導入するためのガス導入配管１６ａ，１６ｂ
がそれぞれ接続され、同様に、ｉ層成膜室２４にはｉ層
成膜用の反応ガスを導入するためのガス導入配管１６ｆ
が、ｎ層成膜室２６内にはｎ層成膜用の反応ガスを導入
するためのガス導入配管１６ｊ，１６ｋが、それぞれ接
続されている。また、圧力調節室２ａ，２ｂ、準備室
３，５、圧力調節室６ａ，６ｂには、それぞれ、Ｈｅ等
の不活性ガスを導入するためのガス導入配管１６ｃ，１
６ｄ，１６ｈ，１６ｉが接続されている。

【００５０】前記各成膜室内には、サセプタ加熱用のヒ
ータ８が設けられ、また、各圧力調節室及び準備室内に
も基板加熱用のヒータ８が設けられている。

【００５１】次に、この装置による成膜手順を説明す
る。

【００５２】１）ｐ層成膜ｐ層成膜室１ａ内の各平板電極１０ａ，１０ｂ上に基材
（例えばガラス基板）９をセットする。同室１ａ内を密
閉し、所定の圧力（例えば0.003Torr）まで真空排気し
た状態からその圧力が0.3Torrに達するまでガス導入配
管１６ａから原料ガス（例えばＳｉＨ₄とＨ₂との混合ガ
ス）及びｐ型ドーパントガス（例えばＢ ₂Ｈ₆）を導入す
るとともに、平板電極１１ａ，１１ｂに高周波電源１３
ａを印加して基材９との間にプラズマを発生させる。こ
のプラズマで前記ガスは化学反応を起こし、その結果、
基材９上にｐ型アモルファスシリコン薄膜（ｐ層）が形
成される。

【００５３】このｐ層は、約5〜20nmと非常に薄いもの
であるが、図示の平行平板型電極を用いれば高精度の膜
厚管理が可能である。

【００５４】また、ｐ層形成後は、ｐ層成膜室１ａ内を
再び真空排気して元の真空度（例えば0.003Torr）に戻
す。

【００５５】このｐ層の形成及び真空排気は、もう一つ
のｐ層成膜室１ｂ内においても同時並行で（もしくはサ
イクルタイムをずらして）行われる。

【００５６】２）圧力置換予め圧力調節室２ａ内を真空排気してその圧力をｐ層形
成後のｐ層成膜室内圧力（前記例では0.003Torr）に調
節しておく。この状態でゲートバルブ１４ａを開いてｐ
層形成後の基材９をｐ層成膜室１ａから圧力調節室２ａ
内に移し、再びゲートバルブ１４ａを閉じて圧力調節室
２ａ内を密閉する。

【００５７】次に、ガス導入配管１６ｃから圧力調節室
２ａ内に不活性ガスを導入し、圧力調節室２ａ内の圧力
を上流側準備室３内の圧力と略等しい圧力（例えば200T
orr）まで昇圧する。

【００５８】この圧力置換は、もう一つの圧力調節室２
ｂにおいても同時並行で（もしくはサイクルタイムをず
らして）行われる。

【００５９】３）上流側準備室搬入圧力調節室２ａ（２ｂ）内の昇圧後、ゲートバルブ１４
ｃ（１４ｄ）を開いて基材９を上流側準備室３内に移
し、その後にゲートバルブ１４ｃを閉じる。この時点
で、ｉ層成膜室４内が空いている場合（すなわちｉ層の
成膜が行われていない場合）には、ゲートバルブ１４ｅ
を開いて前記基材９を直ちにｉ層成膜室４内に搬入する
が、ｉ層成膜室４内が詰まっている場合（すなわちｉ層
の成膜が行われている場合）には、その成膜終了及び基
材搬出を待ってｉ層成膜室４内への基材９の搬入を行
う。

【００６０】４）ｉ層成膜ｉ層成膜室４内では、その共通グランド１０ｅの両面に
基材９をセットし、同成膜室４内に原料ガス（例えばＳ
ｉＨ₄とＨ₂との混合ガス）及び希釈ガス（例えばＨｅ）
を導入する。そして、各基材９と対向する回転電極１１
ｅ，１１ｆを高速回転駆動してこれに高周波電力または
直流電力を印加しながら、共通グランド１０ｅ及び両基
材９を回転電極回転軸と直交する方向（図１では左から
右）に所定速度で送ると、各回転電極１１ｅ，１１ｆと
基材９との間に発生したプラズマに前記原料ガスが回転
電極１１ｅ，１１ｆの回転によって巻き込まれ、このプ
ラズマ生成領域で原料ガスが化学反応を起こす。その結
果、既に基材９上に形成されているｐ層の上に重ねて真
性アモルファスシリコン薄膜（ｉ層）が積層される。

【００６１】このｉ層は、前記ｐ層と比べると膜厚がか
なり大きいが（約400〜600nm）、回転電極型プラズマＣ
ＶＤ装置では前記平行平板型プラズマＣＶＤ装置よりも
数段速く成膜できるため、ｐ層成膜時間とほとんど変わ
らない短い時間でｉ層成膜が可能である。この回転電極
型装置では前記平行平板型装置よりも膜厚管理は難しい
が、上述のようにｉ層はｐ層に比べ十分厚く、さほど高
い膜厚精度は要求されないので、何ら不都合は生じな
い。

【００６２】成膜終了後、プラズマ放電は停止するが、
反応ガスの導入は続け、所定の運転圧力（前記例では20
0Torr）を保ちながら次の基材搬入を待つ。

【００６３】５）下流側準備室搬入下流側準備室５内の圧力は、前記ｉ層成膜室４内の圧力
とほぼ等しい圧力（前記例では200Torr）に設定してお
く。そして、ゲートバルブ１４ｆを開き、ｉ層成膜が終
了した基材９を下流側準備室５内に搬入してからゲート
バルブ１４ｆを閉じる。この時点で、圧力調節室６ａ，
６ｂのいずれかが空いている場合（すなわち基材９がな
い場合）、例えば圧力調節室６ａが空いている場合に
は、ゲートバルブ１４ｇを開いて前記基材９を直ちに圧
力調節室６ａ内に搬入する。これに対し、圧力調節室６
ａ，６ｂがともに詰まっている場合（すなわちｎ層の成
膜が行われている場合）には、いずれかの圧力調節室で
の基材搬出を待ち、その基材搬出が行われた側の圧力調
節室へ基材９を搬入する。以下の説明は、先に圧力調節
室６ａから基材９が搬出された場合を説明する。

【００６４】６）圧力置換圧力調節室６ａにおいては、この圧力調節室６ａから基
材９が搬出された後にガス導入配管１６ｈから不活性ガ
スを導入して室内圧力を下流側準備室５内の圧力（前記
例では200Torr）まで高めておく。この状態でゲートバ
ルブ１４ｇを開いて下流側準備室５内の基材９を圧力調
節室６ａ内に移し、再びゲートバルブ１４ｇを閉じて圧
力調節室２ａ内を密閉する。

【００６５】次に、圧力調節室６ａ内を真空排気し、そ
の圧力をｎ層成膜室７ａ内の真空圧力（例えば0.003Tor
r）まで下げる。

【００６６】この圧力置換は、もう一つの圧力調節室６
ｂにおいても同様である。

【００６７】７）ｎ層成膜ゲートバルブ１４ｉを開いてｎ層成膜室７ａ内の各平板
電極１０ａ，１０ｂ上に基材（例えばガラス基板）９を
セットし、再びゲートバルブ１４ｉを閉じて同室７ａ内
を密閉する。このときのｎ層成膜室７内の圧力は所定の
真空圧力（例えば0.003Torr）まで下がっているが、基
材９のセット後にその圧力が0.3Torrになるまでガス導
入配管１６ａから原料ガス（例えばＳｉＨ₄とＨ₂との混
合ガス）及びｎ型ドーパントガス（例えばＰＨ₃）を導
入し、かつ、平板電極１１ｇ，１１ｈに高周波電源１３
ｄを印加して基材９との間にプラズマを発生させる。こ
のプラズマで前記ガスは化学反応を起こし、その結果、
基材９のｐ層及びｉ層に重ねてｎ型アモルファスシリコ
ン薄膜（ｎ層）が形成される。

【００６８】また、ｎ層形成後は、ｎ層成膜室７ａ内を
再び真空排気して元の真空度（例えば0.003Torr）に戻
す。

【００６９】以上のｎ層成膜工程は、ｎ層成膜室７ｂ内
においても同様に行われる。

【００７０】このｎ層も、前記ｐ層と同様に非常に薄い
ものであるが（約10〜30nm）、上述のように平行平板型
電極の適用によって高精度の膜厚管理が可能である。ま
た、ｐ層と同様にｎ層は薄いため、所要成膜時間は長く
ならない。

【００７１】従って、この成膜装置によれば、各成膜室
での要求膜厚（成膜所要時間）に応じて平行平板型電極
をもつプラズマＣＶＤ装置と回転電極を用いるプラズマ
ＣＶＤ装置とを使い分けることにより、各成膜室での所
要成膜時間を均等化して円滑で効率のよい流れ作業を可
能としながら、各成膜室で要求される膜厚精度を満足さ
せることができる。

【００７２】さらに、この実施の形態では、前記膜厚差
を考慮しても回転電極を用いるプラズマＣＶＤ装置の成
膜速度が平行平板型電極を用いるプラズマＣＶＤ装置の
成膜速度よりも数段高いことに鑑み、前記回転電極を用
いる一つのｉ層成膜室４に対して平行平板型電極を用い
るｐ層成膜室やｎ層成膜室を複数接続し、かつ、各ｐ層
成膜室及びｎ層成膜室ごとに圧力調節室を設けるように
しているので、ｐ層成膜やｎ層成膜に要する時間あるい
は圧力置換に要する時間が長いためにｉ層成膜室４を休
止させなければならない時間を大幅に削減でき、このｉ
層成膜室４における回転電極型プラズマＣＶＤ装置の高
速成膜性能を十分に活かしてより一層のサイクルタイム
の軽減ができる利点が得られる。

【００７３】例えば、前記各ｐ層成膜室１ａ，１ｂでの
成膜タイミングを当該ｐ層成膜のサイクルタイムの１／
２だけずらすようにすれば、実質上、圧力置換も含めた
ｐ層成膜のサイクルタイムを１／２に縮めることが可能
になる。一般に、一つの高速成膜室（この実施の形態で
はｉ層成膜室）の上流側にｎ個の低速成膜室（この実施
の形態では背ｐ層成膜室）を接続する場合、その低速成
膜のサイクルタイムの１／ｎだけずらして各低速成膜を
実行するようにすれば、最も効率のよい成膜ができるこ
とになる。

【００７４】このように、一つの高速成膜室に接続する
低速成膜室の個数は適宜設定可能であるが、例えば図２
に示すように、共通の準備室３，５に複数の高速成膜室
（ｉ層成膜室４ａ，４ｂ）を接続することも可能であ
る。図の場合には、２つのｉ層成膜室４ａ，４ｂに対し
て、３つのｐ層成膜室１ａ，１ｂ，１ｃ及び圧力調節室
２ａ，２ｂ，２ｃと、３つのｎ層成膜室７ａ，７ｂ，７
ｃ及び圧力調節室６ａ，６ｂ，６ｃとが接続されている
ので、各ｐ層成膜室及びｎ層成膜室での成膜サイクルタ
イムがｉ層成膜室での成膜サイクルタイムの１．５倍で
あれば、各層の成膜がほぼ均衡して円滑に行われること
になる。

【００７５】ただし、本発明では、必ずしも一つの高速
成膜室に複数の低速成膜室が接続されるものに限られな
い。

【００７６】また、高速成膜室に前記のような回転電極
１１ｅ，１１ｆを用いるプラズマＣＶＤ装置を用いる場
合において、その成膜室内での基材９の具体的な搬送形
態は問わない。例えば、図３に示すように前記共通グラ
ンド１０ｅの上下両端を送り装置１４に連結すれば、共
通グランド１０ｅを基材搬送手段として兼用することが
可能であり、さに、図４に示すように基材９ａ，９ｂを
導電性材料からなるクランプ１９を介して送り装置１４
側に把持し、これらクランプ１９を通じて基材９ａ，９
ｂのアース接続を行うようにしてもよい。

【００７７】また、図５に示すように共通グランド１０
ｅの上下端近傍に固定接地板１７を対向配置してキャパ
シタンスを形成し、このキャパシタンスの静電容量が回
転電極−基材間に形成される静電容量よりも十分大きく
なるようにすれば、そのシールド作用によってプラズマ
生成をより安定化させることができる。

【００７８】あるいは、前記共通グランド１０ｅを省略
して基材９を直接アースに接続するようにしてもよい。
図６（ａ）に示すように２枚の基材９ａ，９ｂを背中合
わせにしてプラズマ領域に通すようにすれば、２枚の基
材９ａ，９ｂに対して同時に成膜を行うことが可能であ
るし、同図（ｂ）のように基材９単体をプラズマ領域に
通して基材両面に薄膜を形成することも可能である。

【００７９】その他、本発明は例えば次のような実施の
形態を採ることも可能である。

【００８０】各成膜室で成膜する半導体薄膜として
は、前記アモルファスシリコン薄膜に限らず、例えば水
素化アモルファスシリコン薄膜、ＳｉＣ薄膜（ｐ層
用）、ＳｉＧｅ薄膜（ｉ層用）などの他の半導体薄膜で
あってもよい。

【００８１】前記実施形態では、ｐ層→ｉ層→ｎ層
の順に成膜を行うものを示したが、要求される膜構造に
よっては、ｎ層→ｉ層→ｐ層の順に成膜を行うようにし
てもよい。また、pin成膜を複数層重ねたタンデム型の
膜形成にも応用することができる。

【００８２】本発明にかかる装置は、pin構造をも
つ太陽電池の製造に限らず、基材上に複数種の薄膜を積
層形成する場合に広く適用が可能である。原則として
は、厚さの大きい膜の形成に高速成膜室を、最も厚さの
小さい膜の形成に低速成膜室を用いるようにすればよ
く、それ以外の中間厚さ膜が存在する場合には当該膜の
具体的な厚さ寸法に応じて各種プラズマＣＶＤ装置を適
宜使い分けるようにすればよい。

【００８３】前記実施形態では、高速成膜室の上流
側、下流側の双方に低速成膜室を配置したものを示した
が、高速成膜室の片側にのみ低速成膜室を配置したもの
でもよい。この場合、いずれの成膜室から先に成膜を行
うかについても、形成すべき膜層の種類に応じて適宜設
定すればよい。

【００８４】図１において、ｉ層成膜室４内の圧力
Ｐと、上流側準備室３の圧力Ｐ１及び下流側準備室５の
圧力Ｐ２とは厳密に同等でなくてもよく、僅かに圧力差
があってもよい。この場合、Ｐ１＜Ｐ＜Ｐ２となるよう
に各圧力を設定すれば（例えばＰ１＝180Torr、Ｐ２＝2
00Torr、Ｐ３＝220Torr）、その圧力差によって、ゲー
トバルブ１４ｅやゲートバルブ１４ｆを開いたときにｉ
層成膜室４内での回転電極１１ｅ，１１ｆの回転により
基材成膜面上に形成される気流と同じ向きのガス流れ
（図１では左から右に向かうガス流れ）が形成されるた
め、その圧力差によって前記気流が乱されるのを防ぐこ
とができ、より安定したプラズマＣＶＤによる成膜を実
現することが可能になる。

【００８５】前記上流側準備室３や下流側準備室５
は適宜省略が可能である。ただし、これらの準備室を具
備すれば、次の工程に進めない余剰の基材を一時的にス
トックしておくことができるため、より円滑な成膜の進
行を実現できる利点が得られる。

【００８６】前記実施形態では、さらなるサイクル
タイムの短縮を図るべく、各成膜室に２対の成膜用電極
を収容したものを示したが、本発明では各成膜室におけ
る電極対の数は問わず、例えば単一対の電極を収容する
ようにしてもよい。

【００８７】高速成膜室に収容されるプラズマＣＶ
Ｄ装置としては、前記のような回転電極を用いた装置の
他、例えば特開平６−２１４９号公報に示されるよう
に、平行平板型電極の一方を多孔質体で構成して当該多
孔室体から反応ガスを基材側に噴出させるようにしたも
のでも、ある程度の高速成膜を実現することができる。
この場合も、その運転圧力は一般的な平行平板型プラズ
マＣＶＤ装置の運転圧力よりも高くなるので、本発明に
かかる圧力調節室はその効果を発揮する。

【００８８】一方、低速成膜室に収容されるプラズマＣ
ＶＤ装置も、図例の平行平板型プラズマＣＶＤ装置に限
らず、その他、磁場中でサイクロトロン運動している電
子にその運動周期に共鳴する変動電場（電磁波）を印加
することでプラズマの発生、維持を行うＥＣＲ（electr
on cycrotron resonance）プラズマＣＶＤ装置や、アル
ゴンガスを高周波誘導コイルによってプラズマ化するＩ
ＣＰ（Inductive Coupled Plasma）ＣＶＤ装置などの適
用が可能である。また、プラズマＣＶＤ装置を具備した
成膜室に加え、他の手法による成膜（例えばスパッタリ
ングやクリーニング）を行う成膜室を適宜付加すること
も自由である。

【００８９】

【実施例】前記図１に示した成膜装置において、高速成
膜室であるｉ層成膜室内にサイクルタイムが2.5min（成
膜速度25Å／secで膜厚3500Åのｉ型アモルファスシリ
コン膜を形成）の回転電極型プラズマＣＶＤ装置を収容
し、低速成膜室であるｐ層成膜室及びｎ層成膜室にサイ
クルタイムが6.6min（成膜速度1Å／secで膜厚300Åのp
型及びn型アモルファスシリコン膜を形成）の平行平板
型電極を用いたプラズマＣＶＤ装置を収容するととも
に、ｐ層成膜室１ａでの成膜タイミングとｐ層成膜室１
ｂでの成膜タイミングとを6.6／2＝3.3minだけずらして
各層の成膜を行った。なお、ｐ層成膜室へのガス及びそ
の導入流量はＳｉＨ₄：200cc/min、Ｂ₂Ｈ₆：10cc/min、
Ｈ₂：1000cc/minであり、ｉ層成膜室へのガス及びその
導入流量はＳｉＨ₄：1000cc/min、Ｈ₂：10000cc/min、
Ｈｅ：5000cc/minであり、ｎ層成膜室へのガス及びその
導入流量はＳｉＨ₄：200cc/min、ＰＨ₃：10cc/min、
Ｈ₂：1000cc/minである。

【００９０】この実施例のタイムチャートを図７に示
す。同図（ａ）はｐ層成膜室１ａの成膜サイクル、同図
（ｂ）はｐ層成膜室１ｂの成膜サイクルを示す。

【００９１】このような成膜を実行することにより、ｐ
層成膜の実質的なサイクルタイムを3.3minに短縮してi
層成膜のサイクルタイム2.5minに大幅に近づけることが
可能となった。

【００９２】さらに、図1に示すように各成膜室内に２
対の成膜用電極を配置することにより、実質上のサイク
ルタイムはさらに半減されることになる。

【００９３】

【発明の効果】以上のように本発明は、複数種の膜をプ
ラズマＣＶＤにより積層するにあたり、低速成膜室と高
速成膜室とを併用し、これら低速成膜室と高速成膜室と
の間に圧力調節室を介在させて、基材が前記低速成膜
室、高速成膜室のいずれか一方の成膜室から前記圧力調
節室を経て他方の成膜室へ移動できるようにしたもので
あるので、成膜室の大型化や増設を伴うことなく、複数
種の膜を円滑に効率よく、しかも高精度で積層形成する
ことができる効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかる成膜装置の断面平
面図である。

【図２】前記成膜装置の各室レイアウトの変形例を示す
平面図である。

【図３】前記成膜装置におけるｉ層成膜室内での基材搬
送構造の例を示す断面正面図である。

【図４】前記成膜装置におけるｉ層成膜室内での基材搬
送構造の例を示す断面正面図である。

【図５】前記成膜装置におけるｉ層成膜室内での基材搬
送構造の例を示す断面正面図である。

【図６】前記成膜装置におけるｉ層成膜室内での基材搬
送構造の例を示す断面正面図である。

【図７】前記成膜室における各ｐ層成膜室での成膜サイ
クルの一例を示すタイムチャートである。

【図８】薄膜太陽電池の構造例を示す構成図である。

【図９】従来の成膜装置の一例を示す構成図である。

【符号の説明】

１ａ，１ｂｐ層成膜室（低速成膜室）２ａ，２ｂ圧力調節室３上流側準備室４ｉ層成膜室（高速成膜室）５下流側準備室６ａ，６ｂ圧力調節室７ａ，７ｂｎ層成膜室（低速成膜室）９基材１０ａ〜１０ｄ，１０ｆ〜１０ｉ平板電極１１ａ〜１１ｄ，１１ｇ〜１１ｊ平板電極１１ｅ，１１ｆ回転電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者林和志神戸市西区高塚台１丁目５番５号株式会社神戸製鋼所神戸総合技術研究所内 (72)発明者後藤裕史神戸市西区高塚台１丁目５番５号株式会社神戸製鋼所神戸総合技術研究所内 (72)発明者石橋清隆神戸市西区高塚台１丁目５番５号株式会社神戸製鋼所神戸総合技術研究所内 (72)発明者小林明神戸市西区高塚台１丁目５番５号株式会社神戸製鋼所神戸総合技術研究所内 (72)発明者岡田和人神戸市西区高塚台１丁目５番５号株式会社神戸製鋼所神戸総合技術研究所内 (72)発明者中上明光神戸市西区高塚台１丁目５番５号株式会社神戸製鋼所神戸総合技術研究所内 (72)発明者森勇藏大阪府交野市私市８丁目16番19号Ｆターム(参考） 4K030 AA06 BA30 JA09 KA11 KA15 KA16 5F045 AA08 AB01 AB04 AB06 AC01 AC19 AE19 BB08 CA13 DA52 DQ14 EB08 EH04 EH14 EN04 HA24 5F051 AA05 CA02 CA03 CA04 CA16 CA22 CA24 CA35 CA37

Claims

【特許請求の範囲】

【請求項１】基材上に複数種の膜を重ねて形成するた
めの成膜装置において、成膜用のプラズマＣＶＤ装置を
収容する低速成膜室と、成膜用のプラズマＣＶＤ装置で
あって前記低速成膜室に収容されるプラズマＣＶＤ装置
よりも成膜速度が高く、かつ、運転圧力の異なるプラズ
マＣＶＤ装置を収容する高速成膜室と、前記低速成膜室
と高速成膜室との間に介在し、内部圧力が調節可能な圧
力調節室とを備えるとともに、前記低速成膜室及び高速
成膜室と前記圧力調節室との間にそれぞれ開閉手段が設
けられ、前記基材が前記低速成膜室、高速成膜室のいず
れか一方の成膜室から前記圧力調節室を経て他方の成膜
室へ移動できるように構成されていることを特徴とする
成膜装置。
【請求項２】請求項１記載の成膜装置において、低速
成膜室、高速成膜室、低速成膜室の順に各成膜室が並べ
られ、その順に前記基材が移動できるように構成される
とともに、前記高速成膜室と各低速成膜室との間にそれ
ぞれ前記圧力調節室が介在していることを特徴とする成
膜装置。
【請求項３】請求項２記載の成膜装置において、前記
高速成膜室はｉ型半導体薄膜を形成するための成膜室で
あり、前記高速成膜室の上流側に配置される低速成膜
室、下流側に配置される低速成膜室のいずれか一方は、
ｐ型半導体薄膜を形成するための成膜室であり、他方は
ｎ型半導体薄膜を形成するための成膜室であることを特
徴とする成膜装置。
【請求項４】請求項１〜３のいずれかに記載の成膜装
置において、一つの高速成膜室に対して複数の低速成膜
室が接続され、かつ、各低速成膜室ごとに圧力調節室が
設けられていることを特徴とする成膜装置。
【請求項５】請求項４記載の成膜装置において、前記
各圧力調節室と高速成膜室との間に当該各圧力調節室に
共通して接続される準備室が設けられ、この準備室と前
記各圧力調節室との間、及び、当該準備室と前記高速成
膜室との間に、それぞれ開閉手段が設けられていること
を特徴とする成膜装置。
【請求項６】請求項２または３記載の成膜装置におい
て、前記高速成膜室の上流側、下流側の双方に複数の低
速成膜室が配置され、かつ、各低速成膜室ごとに圧力調
節室が設けられるとともに、前記高速成膜室とその上流
側の各圧力調節室との間にこれらの圧力調節室に共通し
て接続される上流側準備室が設けられ、前記高速成膜室
とその下流側の各圧力調節室との間にこれらの圧力調節
室に共通して接続される下流側準備室が設けられ、各準
備室とこれに接続される各圧力調節室との間、及び、各
準備室と前記高速成膜室との間に、それぞれ開閉手段が
設けられていることを特徴とする成膜装置。
【請求項７】請求項５または６記載の成膜装置におい
て、共通の準備室に複数の高速成膜室が接続されている
ことを特徴とする成膜装置。
【請求項８】請求項１〜７のいずれかに記載の成膜装
置において、前記低速成膜室内には平行平板型電極をも
つプラズマＣＶＤ装置が収容され、前記高速成膜室内に
は、前記基材の成膜面に対向する円筒面を有してこの円
筒面の中心軸回りに回転する回転電極を具備するプラズ
マＣＶＤ装置が収容されていることを特徴とする成膜装
置。
【請求項９】請求項６記載の成膜装置において、前記
高速成膜室内に、前記基材の成膜面に対向する円筒面を
有してこの円筒面の中心軸回りに回転する回転電極を具
備するプラズマＣＶＤ装置が収容されるとともに、当該
回転電極の回転により前記成膜面上に形成される気流の
上流側に位置する準備室の室内圧力Ｐ１と、前記気流の
下流側に位置する準備室の室内圧力Ｐ２と、高速成膜室
内の圧力Ｐとが、Ｐ１＞Ｐ＞Ｐ２となるように設定され
ていることを特徴とする成膜装置。