JP2021044534A - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP2021044534A
JP2021044534A JP2020092874A JP2020092874A JP2021044534A JP 2021044534 A JP2021044534 A JP 2021044534A JP 2020092874 A JP2020092874 A JP 2020092874A JP 2020092874 A JP2020092874 A JP 2020092874A JP 2021044534 A JP2021044534 A JP 2021044534A
Authority
JP
Japan
Prior art keywords
film
substrate
film forming
sam
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020092874A
Other languages
English (en)
Inventor
健次 大内
Kenji Ouchi
健次 大内
秀司 東雲
Shuji Shinonome
秀司 東雲
河野　有美子
Yumiko Kono
有美子 河野
進一 池
Chinichi Ike
進一 池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to KR1020227009466A priority Critical patent/KR20220050198A/ko
Priority to CN202080060096.4A priority patent/CN114303230A/zh
Priority to TW109128732A priority patent/TW202122617A/zh
Priority to US17/753,490 priority patent/US20220336205A1/en
Priority to PCT/JP2020/031752 priority patent/WO2021044882A1/ja
Publication of JP2021044534A publication Critical patent/JP2021044534A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】選択成膜を用いた半導体デバイスの生産性を向上させる。【解決手段】基板に選択的に成膜を行う成膜方法は、準備工程と、第１の成膜工程と、第２の成膜工程と、第１の除去工程とを含む。準備工程では、表面に第１の膜と第２の膜とが露出している基板が準備される。第１の成膜工程では、フッ素および炭素を含む官能基を有し、第３の膜の成膜を抑制する自己組織化単分子膜を成膜するための化合物を基板上に供給することにより、第１の膜上に自己組織化単分子膜が成膜される。第２の成膜工程では、第２の膜上に第３の膜が成膜される。第１の除去工程では、基板の表面にイオンおよび活性種の少なくともいずれかを照射することにより、自己組織化単分子膜の近傍に形成された第３の膜が除去される。また、第３の膜は、第１の膜よりも、自己組織化単分子膜に含まれるフッ素および炭素と結びついて揮発性の化合物を作りやすい膜である。【選択図】図２

Description

本開示の種々の側面および実施形態は、成膜方法に関する。
半導体デバイスの製造において、基板の表面の特定の領域に選択的に膜を形成する技術として、フォトグラフィ技術が広く用いられている。例えば、下層配線形成後に絶縁膜を成膜し、フォトリソグラフィおよびエッチングによりトレンチおよびビアホールを有するデュアルダマシン構造を形成し、トレンチおよびビアホールにＣｕ等の導電膜を埋め込んで配線を形成する。
しかし、近年、半導体デバイスの微細化が益々進んでおり、フォトリソグラフィ技術では位置合わせ精度が十分でない場合も生じている。
このため、フォトリソグラフィ技術を用いずに、基板の表面の特定の領域に、選択的に膜を形成する手法が求められている。そのような手法として、膜形成を望まない基板の表面の領域に自己組織化単分子膜(Self-Assembled Monolayer:ＳＡＭ)を形成する技術が提案されている（例えば特許文献１〜４および非特許文献１〜４参照）。ＳＡＭが形成された基板の表面の領域には所定の膜が形成されないため、ＳＡＭが形成されていない基板の表面の領域にのみ所定の膜を形成することができる。
特表２００７−５０１９０２号公報 特表２００７−５３３１５６号公報 特表２０１０−５４０７７３号公報 特表２０１３−５２００２８号公報
G. S. Oehrlein, D. Metzler, and C. Li "Atomic Layer Etching at the Tipping Point: An Overview" ECS J. Solid State Sci. Technol. 2015 vol. 4 no. 6 N5041-N5053 Ming Fang and Johnny C. Ho "Area-Selective Atomic Layer Deposition: Conformal Coating, Subnanometer Thickness Control, and Smart Positioning" ACS Nano, 2015, 9 (9), pp 8651-8654 Adriaan J. M. Mackus, Marc J. M. Merkx, and Wilhelmus M. M. Kessels "From the Bottom-Up: Toward Area-Selective Atomic Layer Deposition with High Selectivity" Chem. Mater., 2019, 31 (1), pp 2-12 Fatemeh Sadat Minaye Hashemi, Bradlee R. Birchansky, and Stacey F. Bent "Selective Deposition of Dielectrics: Limits and Advantages of Alkanethiol Blocking Agents on Metal-Dielectric Patterns" ACS Appl. Mater. Interfaces, 2016, 8 (48), pp 33264-33272
本開示は、選択成膜を用いた半導体デバイスの生産性を向上させることができる成膜方法を提供する。
本開示の一側面は、基板に選択的に成膜を行う成膜方法であって、準備工程と、第１の成膜工程と、第２の成膜工程と、第１の除去工程とを含む。準備工程では、表面に第１の膜と第２の膜とが露出している基板が準備される。第１の成膜工程では、フッ素および炭素を含む官能基を有し、第３の膜の成膜を抑制する自己組織化単分子膜を成膜するための化合物を基板上に供給することにより、第１の膜上に自己組織化単分子膜が成膜される。第２の成膜工程では、第２の膜上に第３の膜が成膜される。第１の除去工程では、基板の表面にイオンおよび活性種の少なくともいずれかを照射することにより、自己組織化単分子膜の近傍に形成された第３の膜が除去される。また、第３の膜は、第１の膜よりも、自己組織化単分子膜に含まれるフッ素および炭素と結びついて揮発性の化合物を作りやすい膜である。
本開示の種々の側面および実施形態によれば、選択成膜を用いた半導体デバイスの生産性を向上させることができる。
図１は、本開示の一実施形態における成膜システムの一例を示す模式図である。 図２は、第１の実施形態における成膜方法の一例を示すフローチャートである。 図３は、第１の実施形態の準備工程において準備される基板の一例を示す断面図である。 図４は、第１の実施形態において第１の膜上にＳＡＭが成膜された後の基板の一例を示す断面図である。 図５は、第１の実施形態において第２の膜上に第３の膜が成膜された後の基板の一例を示す断面図である。 図６は、第１の除去工程に用いられるプラズマ処理装置の一例を示す概略断面図である。 図７は、第１の実施形態においてＳＡＭ上の第３の膜の核が除去された後の基板の一例を示す断面図である。 図８は、第１の実施形態において第１の膜上のＳＡＭが除去された後の基板の一例を示す断面図である。 図９は、第２の実施形態における成膜方法の一例を示すフローチャートである。 図１０は、第２の実施形態の準備工程において準備される基板の一例を示す断面図である。 図１１は、第２の実施形態において金属配線上にＳＡＭが成膜された後の基板の一例を示す断面図である。 図１２は、第２の実施形態において誘電体膜が成膜された後の基板の一例を示す断面図である。 図１３は、第２の実施形態においてＳＡＭが除去された後の基板の一例を示す断面図である。 図１４は、第２の実施形態において金属配線上にさらにＳＡＭが成膜された後の基板の一例を示す断面図である。 図１５は、第２の実施形態において誘電体膜上に誘電体膜がさらに成膜された後の基板の一例を示す断面図である。 図１６は、第２の実施形態においてＳＡＭが除去された後の基板の一例を示す断面図である。 図１７は、第２の実施形態における成膜方法の他の例を示すフローチャートである。 図１８は、第２の実施形態における成膜方法のさらなる他の例を示すフローチャートである。
以下に、開示される成膜方法の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により、開示される成膜方法が限定されるものではない。
ところで、従来の選択成膜では、表面に金属膜および絶縁膜が露出している基板が準備され、金属膜上に、酸化膜の成膜を抑制するＳＡＭが形成される。そして、絶縁膜上に酸化膜が成膜される。この時、金属膜上への酸化膜の成膜がＳＡＭにより抑制されるため、金属膜上には酸化膜が成膜されない。
しかし、ＳＡＭにおける酸化膜の成膜の抑制能力は完全ではないため、ＳＡＭ上にも酸化膜の核が成長する場合がある。これにより、酸化膜の成膜を続けると、ＳＡＭ上にも酸化膜が成膜されてしまう。そのため、絶縁膜上での酸化膜の成膜がある程度進行した段階で、ＳＡＭ上に形成された酸化膜の核を除去する必要がある。ＳＡＭ上の酸化膜の核が除去された後、金属膜上にＳＡＭが補充され、再び絶縁膜上への酸化膜の成膜が行われる。ＳＡＭ上の酸化膜の核が除去された後、金属膜上にＳＡＭが残っていれば、金属膜上に残存しているＳＡＭが除去された上で、金属膜上にＳＡＭが補充され、再び絶縁膜上への酸化膜の成膜が行われる。酸化膜の成膜、ＳＡＭ上の核の除去、およびＳＡＭの補充が、この順番で繰り返されることにより、絶縁膜上に所望の厚さの酸化膜を成膜することができる。
ここで、ＳＡＭ上に形成された酸化膜の核は、例えばフルオロカーボン系のガスを用いたエッチングにより除去することができる。しかし、フルオロカーボン系のガスは、基板全体に供給されるため、絶縁膜上に形成された酸化膜もエッチングされてしまい、酸化膜の膜厚が減少してしまう。そのため、酸化膜の成膜、ＳＡＭ上の核の除去、およびＳＡＭの補充が繰り返されても、絶縁膜上に成膜される酸化膜の膜厚がなかなか所望の膜厚に達しない。従って、絶縁膜のみに選択的に所望の膜厚の酸化膜を成膜する処理全体の生産性の向上が求められている。
そこで、本開示は、選択成膜を用いた半導体デバイスの生産性を向上させることができる技術を提供する。
（第１の実施形態）
［成膜システム］
図１は、本開示の一実施形態における成膜システム１００の一例を示す模式図である。成膜システム１００は、ＳＡＭ供給装置２００、成膜装置３００、プラズマ処理装置４００、およびプラズマ処理装置５００を有する。これら装置は、平面形状が七角形をなす真空搬送室１０１の４つの側壁にそれぞれゲートバルブＧを介して接続されている。成膜システム１００は、マルチチャンバータイプの真空処理システムである。真空搬送室１０１内は、真空ポンプにより排気されて所定の真空度に保たれている。成膜システム１００は、ＳＡＭ供給装置２００、成膜装置３００、プラズマ処理装置４００、およびプラズマ処理装置５００を用いて、表面に第１の膜および第２の膜が露出している基板Ｗの第２の膜上に第３の膜を選択的に成膜する。
ＳＡＭ供給装置２００は、基板Ｗの表面に、ＳＡＭを形成するための有機化合物のガスを供給することにより、基板Ｗの第１の膜の領域にＳＡＭを成膜する。本実施形態におけるＳＡＭは、第１の膜の表面に吸着し、第３の膜の成膜を抑制する機能を有する。
本実施形態において、ＳＡＭを形成するための有機化合物は、フッ素および炭素を含む官能基を有する。ＳＡＭを形成するための有機化合物は、例えば、第１の膜の表面に吸着する結合性官能基、フッ素および炭素を含む機能性官能基、および、結合性官能基と機能性官能基とをつなぐアルキル鎖を有する有機化合物である。
第１の膜が例えば金や銅等である場合、ＳＡＭを形成するための有機化合物としては、例えば一般式「Ｒ−ＳＨ」で表されるチオール系化合物を用いることができる。ここで、「Ｒ」には、フッ素原子および炭素原子が含まれる。チオール系化合物は、金や銅等の金属の表面には吸着し、酸化物やカーボンの表面には吸着しない性質を有する。このようなチオール系化合物としては、例えばＣＦ3（ＣＦ2）15ＣＨ2ＣＨ2ＳＨ、ＣＦ3（ＣＦ2）7ＣＨ2ＣＨ2ＳＨ、ＣＦ3（ＣＦ2）5ＣＨ2ＣＨ2ＳＨ、ＨＳ−（ＣＨ2）11−Ｏ−（ＣＨ2）2−（ＣＦ2）5−ＣＦ3、またはＨＳ−（ＣＨ2）11−Ｏ−ＣＨ2−Ｃ6Ｆ5等を用いることができる。
なお、第１の膜が例えばシリコン窒化膜等である場合、ＳＡＭを形成するための有機化合物としては、例えば一般式「Ｒ−Ｓｉ（ＯＣＨ3）3」または「Ｒ−ＳｉＣｌ3」で表される有機シラン系化合物を用いることができる。また、第１の膜が例えば酸化アルミニウム等である場合、ＳＡＭを形成するための有機化合物としては、例えば一般式「Ｒ−Ｐ（＝Ｏ）（ＯＨ）2」で表されるホスホン酸系化合物を用いることができる。また、第１の膜が例えば酸化タンタル等である場合、ＳＡＭを形成するための有機化合物としては、例えば一般式「Ｒ−Ｎ＝Ｃ＝Ｏ」で表されるイソシアナート系化合物を用いることができる。
本実施形態において、第１の膜は、第２の膜よりもＳＡＭが吸着しやすい膜である。また、第３の膜は、第１の膜よりも、ＳＡＭに含まれるフッ素および炭素と結びついて揮発性の化合物を作りやすい膜である。このような第１の膜、第２の膜、第３の膜、およびＳＡＭの材料の組み合わせとしては、例えば、以下の表１〜表４に示されるような組み合わせが考えられる。
Figure 2021044534
Figure 2021044534
Figure 2021044534
Figure 2021044534
 なお、上記表１〜表４に示された組み合わせでは、第１の膜の材料と第２の膜の材料とが異なり、かつ、第１の膜の材料と第３の膜の材料とが異なることを前提としている。
成膜装置３００は、ＳＡＭ供給装置２００によってＳＡＭが成膜された基板Ｗの第２の膜上に第３の膜を成膜する。本実施形態において、成膜装置３００は、原料ガスおよび反応ガスを用いたＡＬＤ（Atomic Layer Deposition）により、基板Ｗの第２の膜の領域に第３の膜を成膜する。原料ガスとしては、例えば塩化シランまたはジメチル塩化シラン等のガスを用いることができる。反応ガスとしては、例えばＨ2ＯガスまたはＮ2Ｏガス等を用いることができる。
プラズマ処理装置４００は、成膜装置３００によって第３の膜が成膜された基板Ｗ上にイオンおよび活性種の少なくともいずれかを照射する。本実施形態において、プラズマ処理装置４００は、基板ＷをＡｒガス等の希ガスのプラズマに晒すことにより、プラズマに含まれるイオンおよび活性種を基板Ｗ上に照射する。なお、プラズマは、複数種類の希ガス（例えばＨｅガスとＡｒガス）を用いて生成されてもよい。
プラズマ処理装置５００は、プラズマ処理装置４００によってイオンおよび活性種が照射された基板Ｗの表面をさらにプラズマに晒すことにより、第１の膜上に残存しているＳＡＭを除去する。本実施形態において、プラズマ処理装置５００は、例えば水素ガスのプラズマを生成し、基板Ｗの表面を水素ガスのプラズマに晒すことにより、第１の膜上に残存しているＳＡＭを除去する。なお、プラズマ処理装置５００は、酸素ガス等の他のガスのプラズマを用いて第１の膜上に残存しているＳＡＭを除去してもよい。また、第１の膜上に残存しているＳＡＭは、プラズマを用いずに、オゾンガス等の反応性の高いガスを用いて除去されてもよい。
真空搬送室１０１の他の３つの側壁には、３つのロードロック室１０２がゲートバルブＧ１を介して接続されている。ロードロック室１０２を挟んで真空搬送室１０１の反対側には、大気搬送室１０３が設けられている。３つのロードロック室１０２のそれぞれは、ゲートバルブＧ２を介して大気搬送室１０３に接続されている。ロードロック室１０２は、大気搬送室１０３と真空搬送室１０１との間で基板Ｗを搬送する際に、大気圧と真空との間で圧力制御を行う。
大気搬送室１０３のゲートバルブＧ２が設けられた側面とは反対側の側面には、基板Ｗを収容するキャリア（ＦＯＵＰ（Front-Opening Unified Pod）等）Ｃを取り付けるための３つのポート１０５が設けられている。また、大気搬送室１０３の側壁には、基板Ｗのアライメントを行うためのアライメント室１０４が設けられている。大気搬送室１０３内には清浄空気のダウンフローが形成される。
真空搬送室１０１内には、ロボットアーム等の搬送機構１０６が設けられている。搬送機構１０６は、ＳＡＭ供給装置２００、成膜装置３００、プラズマ処理装置４００、プラズマ処理装置５００、およびそれぞれのロードロック室１０２の間で基板Ｗを搬送する。搬送機構１０６は、独立に移動可能な２つのアーム１０７ａおよび１０７ｂを有する。
大気搬送室１０３内には、ロボットアーム等の搬送機構１０８が設けられている。搬送機構１０８は、それぞれのキャリアＣ、それぞれのロードロック室１０２、およびアライメント室１０４の間で基板Ｗを搬送する。
成膜システム１００は、メモリ、プロセッサ、および入出力インターフェイスを有する制御装置１１０を有する。メモリには、プロセッサによって実行されるプログラム、および、各処理の条件等を含むレシピが格納されている。プロセッサは、メモリから読み出したプログラムを実行し、メモリ内に記憶されたレシピに基づいて、入出力インターフェイスを介して、成膜システム１００の各部を制御する。
［成膜方法］
図２は、第１の実施形態における成膜方法の一例を示すフローチャートである。本実施形態では、例えば図１に示された成膜システム１００により、表面に第１の膜および第２の膜が露出している基板Ｗにおいて、第２の膜上に選択的に第３の膜が成膜される。図２のフローチャートに示された成膜方法は、制御装置１１０が成膜システム１００の各部を制御することによって実現される。以下では、第１の実施形態における成膜方法の一例を、図３〜図８を参照しながら説明する。
まず、準備工程が実行される（Ｓ１０）。ステップＳ１０の準備工程では、例えば図３に示されるように、基材１０上に第１の膜１１および第２の膜１２を有する基板Ｗが準備される。図３は、第１の実施形態の準備工程において準備される基板Ｗの一例を示す断面図である。本実施形態において、基材１０は、例えばシリコン等であり、第１の膜１１は、例えば銅等の金属膜であり、第２の膜１２は、例えばシリコン酸化膜等の絶縁膜である。
ステップＳ１０において準備された基板Ｗは、キャリアＣに収容されてポート１０５にセットされる。そして、搬送機構１０８によってキャリアＣから取り出され、アライメント室１０４を経由した後に、いずれかのロードロック室１０２内に搬入される。そして、ロードロック室１０２内が真空排気された後、搬送機構１０６によって、基板Ｗがロードロック室１０２から搬出され、ＳＡＭ供給装置２００内に搬入される。
次に、第１の成膜工程が実行される（Ｓ１１）。ステップＳ１１の第１の成膜工程では、基板Ｗが搬入されたＳＡＭ供給装置２００内に、ＳＡＭを形成するための有機化合物のガスが供給される。ＳＡＭ供給装置２００内に供給された有機化合物の分子は、基板Ｗ上において、第２の膜１２の表面には吸着せず、第１の膜１１の表面に吸着し、第１の膜１１上にＳＡＭを形成する。ステップＳ１１の第１の成膜工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：１００〜３５０℃（好ましくは１５０℃）
圧力：１〜１００Ｔｏｒｒ（好ましくは５０Ｔｏｒｒ）
有機化合物のガスの流量：５０〜５００ｓｃｃｍ（好ましくは２５０ｓｃｃｍ）
処理時間：１０〜３００秒（好ましくは３０秒）
これにより、基板Ｗの状態は、例えば図４のようになる。図４は、第１の実施形態において第１の膜１１上にＳＡＭ１３が成膜された後の基板Ｗの一例を示す断面図である。ステップＳ１１の処理が実行された後、基板Ｗは、搬送機構１０６によってＳＡＭ供給装置２００から搬出され、成膜装置３００内に搬入される。
次に、第２の成膜工程が実行される（Ｓ１２）。ステップＳ１２の第２の成膜工程では、基板Ｗが搬入された成膜装置３００において、ＡＬＤにより基板Ｗ上に酸化膜等の第３の膜が成膜される。本実施形態において、ＡＬＤにより基板Ｗ上に成膜される第３の膜は、例えばシリコン酸化膜である。ＡＬＤでは、吸着工程、第１のパージ工程、反応工程、および第２のパージ工程を含むＡＬＤサイクルが所定回数繰り返される。
吸着工程では、成膜装置３００内に、例えば塩化シランのガス等の原料ガスが供給される。これにより、原料ガスの分子が第２の膜１２の表面に化学吸着する。ただし、原料ガスの分子はＳＡＭ１３上にはほとんど吸着しない。吸着工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：１００〜３５０℃（好ましくは２００℃）
圧力：１〜１０Ｔｏｒｒ（好ましくは５Ｔｏｒｒ）
原料ガスの流量：１０〜５００ｓｃｃｍ（好ましくは２５０ｓｃｃｍ）
処理時間：０．３〜１０秒（好ましくは１秒）
第１のパージ工程では、窒素ガス等の不活性ガスが成膜装置３００内に供給されることにより、第２の膜１２上に過剰に吸着した原料ガスの分子が除去される。第１のパージ工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：１００〜３５０℃（好ましくは２００℃）
圧力：１〜１０Ｔｏｒｒ（好ましくは５Ｔｏｒｒ）
不活性ガスの流量：５００〜５０００ｓｃｃｍ（好ましくは２０００ｓｃｃｍ）
処理時間：０．３〜１０秒（好ましくは５秒）
反応工程では、成膜装置３００内に、例えばＨ2Ｏガス等の反応ガスが供給され、反応ガスの分子と第２の膜１２上に吸着した原料ガスの分子とが反応し、第２の膜１２上にシリコン酸化膜（第３の膜１４）が成膜される。このとき、ＳＡＭ１３上にはほとんど原料ガスの分子が存在しないので、ＳＡＭ１３上には第３の膜１４がほとんど成膜されない。反応工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：１００〜３５０℃（好ましくは２００℃）
圧力：１〜１０Ｔｏｒｒ（好ましくは５Ｔｏｒｒ）
反応ガスの流量：１００〜２０００ｓｃｃｍ（好ましくは２５０ｓｃｃｍ）
処理時間：０．３〜１０秒（好ましくは１秒）
第２のパージ工程では、窒素ガス等の不活性ガスが成膜装置３００内に供給されることにより、第２の膜１２上の未反応の原料ガスの分子等が除去される。第２のパージ工程における主な処理条件は、前述の第１のパージ工程における処理条件と同様である。
吸着工程、第１のパージ工程、反応工程、および第２のパージ工程を含むＡＬＤサイクルが所定回数繰り返されることにより、例えば図５に示されるように、第２の膜１２上に第３の膜１４が成膜される。図５は、第１の実施形態において第３の膜１４が成膜された後の基板Ｗの一例を示す断面図である。
なお、第１の膜１１上のＳＡＭ１３の領域も原料ガスや反応ガスに晒される。また、ＳＡＭ１３における第３の膜１４の成膜の抑制能力は完全ではない。そのため、上記ＡＬＤサイクルが繰り返されることにより、例えば図５に示されるように、ＳＡＭ１３上に第３の膜１４の核１５が形成される場合がある。
ＳＡＭ１３上に第３の膜１４の核１５が形成された後も、上記ＡＬＤサイクルが繰り返されると、核１５が成長し、やがてＳＡＭ１３上にも第３の膜１４が形成されてしまう。これを防止するために、核１５が第３の膜１４に成長する前に、ＳＡＭ１３上に形成された核１５を除去する必要がある。ステップＳ１２の処理が実行された後、基板Ｗは、搬送機構１０６によって成膜装置３００から搬出され、プラズマ処理装置４００内に搬入される。
次に、第１の除去工程が実行される（Ｓ１３）。ステップＳ１３の第１の除去工程は、例えば図６に示されるようなプラズマ処理装置４００によって実行される。図６は、第１の除去工程に用いられるプラズマ処理装置４００の一例を示す概略断面図である。本実施形態におけるプラズマ処理装置４００は、例えば容量結合型平行平板プラズマ処理装置である。プラズマ処理装置４００は、例えば表面が陽極酸化処理されたアルミニウム等によって形成され、内部に略円筒形状の空間が形成された処理容器４１０を有する。処理容器４１０は保安接地されている。
処理容器４１０内には、基板Ｗが載置される略円筒形状のステージ４２０が設けられている。ステージ４２０は、例えばアルミニウム等で形成されている。ステージ４２０には、高周波電源４２１が接続されている。高周波電源４２１は、イオンの引き込み（バイアス）に用いられる所定の周波数（例えば４００ｋＨｚ〜１３．５ＭＨｚ）の高周波電力をステージ４２０に供給する。
処理容器４１０の底部には、排気口４１１が設けられている。排気口４１１には、排気管４１２を介して排気装置４１３が接続されている。排気装置４１３は、例えばターボ分子ポンプ等の真空ポンプを有しており、処理容器４１０内を所望の真空度まで減圧することができる。
処理容器４１０の側壁には、基板Ｗを搬入および搬出するための開口４１４が形成されており、開口４１４は、ゲートバルブＧによって開閉される。
ステージ４２０の上方には、ステージ４２０と対向するようにシャワーヘッド４３０が設けられている。シャワーヘッド４３０は、絶縁部材４１５を介して処理容器４１０の上部に支持されている。ステージ４２０とシャワーヘッド４３０とは、互いに略平行となるように処理容器４１０内に設けられている。
シャワーヘッド４３０は、天板保持部４３１および天板４３２を有する。天板保持部４３１は、例えば表面が陽極酸化処理されたアルミニウム等により形成されており、その下部に天板４３２を着脱自在に支持する。
天板保持部４３１には、拡散室４３３が形成されている。天板保持部４３１の上部には、拡散室４３３に連通する導入口４３６が形成されており、天板保持部４３１の底部には、拡散室４３３に連通する複数の流路４３４が形成されている。導入口４３６には、配管を介してガス供給源４３８が接続されている。ガス供給源４３８は、Ａｒガス等の希ガスの供給源である。希ガスは、処理ガスの一例である。
天板４３２には、天板４３２を厚さ方向に貫通する複数の貫通口４３５が形成されている。１つの貫通口４３５は、１つの流路４３４に連通している。ガス供給源４３８から導入口４３６を介して拡散室４３３内に供給された希ガスは、拡散室４３３内を拡散し、複数の流路４３４および貫通口４３５を介して処理容器４１０内にシャワー状に供給される。
シャワーヘッド４３０の天板保持部４３１には、高周波電源４３７が接続されている。高周波電源４３７は、プラズマの発生に用いられる所定の周波数の高周波電力を天板保持部４３１に供給する。プラズマの発生に用いられる高周波電力の周波数は、例えば４５０ｋＨｚ〜２．５ＧＨｚの範囲内の周波数である。天板保持部４３１に供給された高周波電力は、天板保持部４３１の下面から処理容器４１０内に放射される。処理容器４１０内に供給された希ガスは、処理容器４１０に放射された高周波電力によってプラズマ化される。そして、プラズマに含まれる活性種が基板Ｗの表面に照射される。また、プラズマに含まれるイオンが、高周波電源４２１によってステージ４２０に供給されたバイアス電力によって基板Ｗの表面に引き込まれ、基板Ｗの表面に照射される。
基板Ｗ上にイオンおよび活性種の少なくともいずれかが照射されることにより、第１の膜１１上のＳＡＭ１３が励起され、ＳＡＭ１３に含まれるフッ素および炭素と、ＳＡＭ１３上に形成された第３の膜１４の核１５とが反応する。そして、ＳＡＭ１３上に形成された第３の膜１４の核１５は、揮発性のフッ化シリコン化合物となって、ＳＡＭ１３上から除去される。ステップＳ１３の第１の除去工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：３０〜３５０℃（好ましくは２００℃）
圧力：数ｍＴｏｒｒ〜１００Ｔｏｒｒ（好ましくは１０ｍＴｏｒｒ）
希ガスの流量：１０〜１０００ｓｃｃｍ（好ましくは１００ｓｃｃｍ）
プラズマ生成用の高周波電力：１００〜５０００Ｗ（好ましくは２０００Ｗ）
バイアス用の高周波電力：１０〜１０００Ｗ（好ましくは１００Ｗ）
処理時間：１〜３００秒（好ましくは３０秒）
これにより、基板Ｗの状態は、例えば図７のようになる。図７は、第１の実施形態においてＳＡＭ１３上の第３の膜１４の核１５が除去された後の基板Ｗの一例を示す断面図である。基板Ｗの表面にプラズマに含まれるイオンおよび活性種の少なくともいずれかが照射されることにより、第１の膜１１上のＳＡＭ１３の一部が分解し、ＳＡＭ１３上の第３の膜１４の核１５と反応し、ＳＡＭ１３上の第３の膜１４の核１５が除去される。一方、第３の膜１４上にイオンおよび活性種の少なくともいずれかが照射されても、第３の膜１４はほとんど削れず、第３の膜１４の膜厚はほとんど変わらない。ステップＳ１３の処理が実行された後、基板Ｗは、搬送機構１０６によってプラズマ処理装置４００から搬出され、プラズマ処理装置５００内に搬入される。
次に、第２の除去工程が実行される（Ｓ１４）。ステップＳ１４の第２の除去工程では、基板Ｗが搬入されたプラズマ処理装置５００内に、例えば水素ガスのプラズマが生成される。プラズマ処理装置５００は、例えば図６を用いて説明したプラズマ処理装置４００と同様の構造の装置を用いることができる。ステップＳ１４の第２の除去工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：３０〜３５０℃（好ましくは２００℃）
圧力：数ｍＴｏｒｒ〜１００Ｔｏｒｒ（好ましくは５０Ｔｏｒｒ）
水素ガスの流量：１０〜１０００ｓｃｃｍ（好ましくは２００ｓｃｃｍ）
プラズマ生成用の高周波電力：１００〜５０００Ｗ（好ましくは２０００Ｗ）
バイアス用高周波電力：１０〜１０００Ｗ（好ましくは１００Ｗ）
処理時間：１〜３００秒（好ましくは３０秒）
これにより、第１の膜１１上に残存しているＳＡＭ１３が全て除去され、基板Ｗの状態は、例えば図８のようになる。図８は、第１の実施形態において第１の膜１１上のＳＡＭ１３が除去された後の基板Ｗの一例を示す断面図である。
次に、ステップＳ１１〜Ｓ１４の処理が所定回数実行されたか否かが判定される（Ｓ１５）。所定回数とは、第２の膜１２上に所定の厚さの第３の膜１４が形成されるまでステップＳ１１〜Ｓ１４の処理が繰り返される回数である。ステップＳ１１〜Ｓ１４が所定回数実行されていない場合（Ｓ１５：Ｎｏ）、再びステップＳ１１に示された処理が実行される。
一方、ステップＳ１１〜Ｓ１４が所定回数実行された場合（Ｓ１５：Ｙｅｓ）、搬送機構１０６によって、基板Ｗがプラズマ処理装置５００から搬出され、いずれかのロードロック室１０２内に搬入される。そして、ロードロック室１０２内が大気圧に戻された後、搬送機構１０８によって基板Ｗがロードロック室１０２から搬出され、キャリアＣに戻される。そして、本フローチャートに示された成膜方法が終了する。
ここで、ＳＡＭ１３上に形成された第３の膜１４の核１５をフルオロカーボン系のガスを用いたドライエッチングにより除去するとすれば、核１５は除去されるものの、第２の膜１２上に成膜された第３の膜１４もエッチングされてしまう。そのため、第２の膜１２上に所定の厚さの第３の膜１４を成膜するのに要する時間が長くなり、基板Ｗを用いた半導体デバイスの生産性の向上が難しい。
これに対し、本実施形態では、ステップＳ１１において、第１の膜１１上にフッ素および炭素を含むＳＡＭ１３を選択的に成膜し、ステップＳ１３において、基板Ｗ全体にイオンおよび活性種の少なくともいずれかを照射する。これにより、第１の膜１１上のＳＡＭ１３が分解し、ＳＡＭ１３に含まれるフッ素および炭素によってＳＡＭ１３上の第３の膜１４の核１５が揮発性のフッ化シリコン化合物となって除去される。
一方、第２の膜１２上に成膜された第３の膜１４には、フッ素原子および炭素原子がほとんど存在しないため、イオンおよび活性種の少なくともいずれかが照射されても、第３の膜１４はほとんどエッチングされない。そのため、第２の膜１２上に所定の厚さの第３の膜１４を早期に成膜することができ、基板Ｗを用いた半導体デバイスの生産性を向上させることができる。
以上、第１の実施形態について説明した。上記したように、本実施形態における成膜方法は、基板Ｗに選択的に成膜を行う成膜方法であって、準備工程と、第１の成膜工程と、第２の成膜工程と、第１の除去工程とを含む。準備工程では、表面に第１の膜１１と第２の膜１２とが露出している基板Ｗが準備される。第１の成膜工程では、フッ素および炭素を含む官能基を有し、第３の膜１４の成膜を抑制する自己組織化単分子膜を成膜するための化合物を基板Ｗ上に供給することにより、第１の膜１１上にＳＡＭ１３が成膜される。第２の成膜工程では、第２の膜１２上に第３の膜１４が成膜される。第１の除去工程では、基板Ｗの表面にイオンおよび活性種の少なくともいずれかを照射することにより、ＳＡＭ１３の近傍に形成された第３の膜１４が除去される。また、第３の膜１４は、第１の膜１１よりも、ＳＡＭ１３に含まれるフッ素および炭素と結びついて揮発性の化合物を作りやすい膜である。これにより、選択成膜を用いた半導体デバイスの生産性を向上させることができる。
また、上記した実施形態における第１の除去工程では、基板Ｗの表面にイオンおよび活性種の少なくともいずれかが照射されることにより、ＳＡＭ１３の上に形成された第３の膜１４の核１５が除去される。これにより、選択成膜を用いた半導体デバイスの生産性を向上させることができる。
また、上記した実施形態における成膜方法には、第１の除去工程の後に実行される、第１の膜１１上のＳＡＭ１３を除去する第２の除去工程がさらに含まれる。また、第１の成膜工程、第２の成膜工程、第１の除去工程、および第２の除去工程は、この順番で複数回繰り返される。これにより、選択成膜により第２の膜１２上に所望の厚さの第３の膜１４を迅速に成膜することができる。
また、上記した実施形態における第１の除去工程では、基板Ｗの表面が処理ガスのプラズマに晒されることにより、プラズマに含まれるイオンおよび活性種の少なくともいずれかが基板Ｗの表面に照射される。処理ガスは、例えば希ガスである。これにより、基板Ｗの表面にイオンおよび活性種の少なくともいずれかを効率的に照射することができる。
また、上記した実施形態において、第１の膜１１は、例えば金属膜であってもよく、第２の膜１２は、例えば絶縁膜であってもよく、第３の膜１４は、例えば酸化膜であってもよい。これにより、選択成膜により第２の膜１２上に所望の厚さの第３の膜１４を迅速に成膜することができる。
また、上記した実施形態において、ＳＡＭ１３を形成するための有機化合物は、第１の膜１１の表面に吸着する結合性官能基と、フッ素および炭素を含む機能性官能基とを有する有機化合物である。具体的には、ＳＡＭ１３を形成するための有機化合物は、例えば、チオール系化合物、有機シラン系化合物、ホスホン酸系化合物、またはイソシアナート系化合物である。これにより、第１の膜１１の表面に選択的にＳＡＭ１３を成膜することができる。
（第２の実施形態）
図９は、第２の実施形態における成膜方法の一例を示すフローチャートである。本実施形態では、図１に例示された成膜システム１００により、表面に第１の膜および第２の膜が露出している基板Ｗにおいて、第２の膜上に選択的に第３の膜が成膜される。図９のフローチャートに例示された成膜方法は、制御装置１１０が成膜システム１００の各部を制御することによって実現される。以下では、第２の実施形態における成膜方法の一例を、図１０〜図１６を参照しながら説明する。なお、本実施形態における成膜方法では、プラズマ処理装置５００は使用されない。
まず、準備工程が実行される（Ｓ２０）。ステップＳ２０の準備工程では、例えば図１０に示されるように、Ｌｏｗ−ｋ材料により形成された層間絶縁膜５２の溝にバリア膜５１および金属配線５０が埋め込まれた基板Ｗが準備される。図１０は、第２の実施形態の準備工程において準備される基板Ｗの一例を示す断面図である。金属配線５０は第１の膜の一例であり、バリア膜５１および層間絶縁膜５２は第２の膜の一例である。本実施形態において、金属配線５０は例えば銅、バリア膜５１は例えば窒化タンタル、層間絶縁膜５２は例えばシリコン酸化膜である。
ステップＳ２０において準備された基板Ｗは、キャリアＣに収容されてポート１０５にセットされる。そして、搬送機構１０８によってキャリアＣから取り出され、アライメント室１０４を経由した後に、いずれかのロードロック室１０２内に搬入される。そして、ロードロック室１０２内が真空排気された後、搬送機構１０６によって、基板Ｗがロードロック室１０２から搬出され、ＳＡＭ供給装置２００内に搬入される。
次に、第１の成膜工程が実行される（Ｓ２１）。ステップＳ２１の第１の成膜工程では、基板Ｗが搬入されたＳＡＭ供給装置２００内に、ＳＡＭを形成するための有機化合物のガスが供給される。ＳＡＭを形成するための有機化合物としては、例えば炭素原子およびフッ素原子を含む官能基を有するチオール系化合物を用いることができる。ＳＡＭ供給装置２００内に供給された有機化合物の分子は、基板Ｗ上において、バリア膜５１および層間絶縁膜５２の表面には吸着せず、金属配線５０の表面に吸着し、金属配線５０上にＳＡＭを形成する。ステップＳ２１の第１の成膜工程における主な処理条件は、第１の実施形態のステップＳ１１の第１の成膜工程における主な処理条件と同様である。
これにより、基板Ｗの状態は、例えば図１１のようになる。図１１は、第２の実施形態において金属配線５０上にＳＡＭ５３が成膜された後の基板Ｗの一例を示す断面図である。ステップＳ２１の処理が実行された後、基板Ｗは、搬送機構１０６によってＳＡＭ供給装置２００から搬出され、成膜装置３００内に搬入される。
次に、第２の成膜工程が実行される（Ｓ２２）。ステップＳ２２の第２の成膜工程では、基板Ｗが搬入された成膜装置３００において、ＡＬＤにより基板Ｗ上に誘電体膜５４が成膜される。誘電体膜５４は、第３の膜の一例である。本実施形態において、誘電体膜５４は、例えば酸化アルミニウムである。ＡＬＤでは、吸着工程、第１のパージ工程、反応工程、および第２のパージ工程を含むＡＬＤサイクルが所定回数繰り返される。
吸着工程では、成膜装置３００内に、例えばＴＭＡ（トリメチルアルミニウム）のガス等の原料ガスが供給される。これにより、原料ガスの分子がバリア膜５１および層間絶縁膜５２の表面に化学吸着する。ただし、原料ガスの分子はＳＡＭ５３上にはほとんど吸着しない。吸着工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：８０〜２５０℃（好ましくは１５０℃）
圧力：０．１〜１０Ｔｏｒｒ（好ましくは３Ｔｏｒｒ）
原料ガスの流量：１〜３００ｓｃｃｍ（好ましくは５０ｓｃｃｍ）
処理時間：０．１〜５秒（好ましくは０．２秒）
第１のパージ工程では、アルゴンガス等の希ガスや窒素ガス等の不活性ガスが成膜装置３００内に供給されることにより、バリア膜５１および層間絶縁膜５２上に過剰に吸着した原料ガスの分子が除去される。第１のパージ工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：８０〜２５０℃（好ましくは１５０℃）
圧力：０．１〜１０Ｔｏｒｒ（好ましくは３Ｔｏｒｒ）
不活性ガスの流量：５〜１５ｓｌｍ（好ましくは１０ｓｌｍ）
処理時間：０．１〜１５秒（好ましくは２秒）
反応工程では、成膜装置３００内に、例えばＨ2Ｏガス等の反応ガスが供給され、反応ガスの分子とバリア膜５１および層間絶縁膜５２上に吸着した原料ガスの分子とが反応し、バリア膜５１および層間絶縁膜５２上に酸化アルミニウム（誘電体膜５４）が成膜される。このとき、ＳＡＭ５３上にはほとんど原料ガスの分子が存在しないので、ＳＡＭ５３上には誘電体膜５４がほとんど成膜されない。反応工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：８０〜２５０℃（好ましくは１５０℃）
圧力：０．１〜１０Ｔｏｒｒ（好ましくは３Ｔｏｒｒ）
反応ガスの流量：１０〜５００ｓｃｃｍ（好ましくは１００ｓｃｃｍ）
処理時間：０．１〜５秒（好ましくは０．５秒）
第２のパージ工程では、アルゴンガス等の希ガスや窒素ガス等の不活性ガスが成膜装置３００内に供給されることにより、基板Ｗ上の未反応の原料ガスの分子等が除去される。第２のパージ工程における主な処理条件は、前述の第１のパージ工程における処理条件と同様である。
吸着工程、第１のパージ工程、反応工程、および第２のパージ工程を含むＡＬＤサイクルが所定回数繰り返されることにより、例えば図１２に示されるように、バリア膜５１および層間絶縁膜５２上に誘電体膜５４が成膜される。図１２は、第２の実施形態において誘電体膜５４が成膜された後の基板Ｗの一例を示す断面図である。
ここで、金属配線５０上のＳＡＭ５３の領域も原料ガスや反応ガスに晒される。また、ＳＡＭ５３における誘電体膜５４の成膜の抑制能力は完全ではない。そのため、上記ＡＬＤサイクルが繰り返されることにより、例えば図５に示されたように、ＳＡＭ５３上に誘電体膜５４の核が形成される場合がある。また、ＡＬＤサイクルの繰り返しにより誘電体膜５４が成長する過程で、誘電体膜５４が横方向にも成長し、例えば図１２に示されるように、誘電体膜５４の一部が金属配線５０の領域にせり出す。これにより、誘電体膜５４の開口部の幅が、金属配線５０の領域の幅ΔＷ０よりも狭い幅ΔＷ１となる。
次に、第１の除去工程が実行される（Ｓ２３）。ステップＳ２３の第１の除去工程は、例えば図６に示されたようなプラズマ処理装置４００によって実行される。なお、本実施形態のプラズマ処理装置４００には、高周波電源４２１が設けられていなくてもよい。第１の除去工程では、処理ガスがプラズマ化され、プラズマに含まれるイオンおよび活性種の少なくともいずれかが基板Ｗ上に照射される。これにより、金属配線５０上のＳＡＭ５３が励起され、ＳＡＭ５３に含まれるフッ素および炭素と、ＳＡＭ５３上に形成された誘電体膜５４の核とが反応し、誘電体膜５４の核は、揮発性のフッ素化合物となって、ＳＡＭ５３上から除去される。
また、プラズマに含まれるイオンおよび活性種の少なくともいずれか基板Ｗ上に照射されることにより、誘電体膜５４に隣接するＳＡＭ５３が励起され、ＳＡＭ５３に含まれるフッ素および炭素を有する活性種が生成される。そして、フッ素および炭素を有する活性種と、ＳＡＭ５３に隣接する誘電体膜５４の側部とが反応する。これにより、金属配線５０の領域にせり出した誘電体膜５４の側部は、揮発性のフッ素化合物もしくはフッ素と炭素が含まれる揮発性の化合物となって除去される。
これにより、例えば図１３に示されるように、誘電体膜５４の開口部の幅が、金属配線５０の領域の幅ΔＷ０よりも広い幅ΔＷ２に広がる。図１３は、第２の実施形態においてＳＡＭ５３が除去された後の基板Ｗの一例を示す断面図である。これにより、この後の工程で誘電体膜５４の開口部に金属配線５０に接続されるビアが形成された場合に、ビアの幅を金属配線５０の幅よりも広くすることができ、ビアの抵抗値の上昇を抑制することができる。なお、ＳＡＭ５３が励起されることにより生成された活性種は、寿命が短いため、誘電体膜５４の上面に到達する前に失活する。そのため、ＳＡＭ５３が励起されることにより生成された活性種によって誘電体膜５４の上面はほとんどエッチングされない。
本実施形態において、ステップＳ２３で用いられる処理ガスは、例えば水素ガスである。なお、処理ガスとしては、水素含有ガスであれば、水素ガスの他、アンモニアガス、ヒドラジンのガス、およびメタン等の炭化水素ガスの少なくともいずれかを含むガスを用いることができる。なお、ステップＳ２３が実行されることにより、金属配線５０上のＳＡＭ５３が除去される。そのため、本実施形態では、ＳＡＭ５３の除去を目的とした第２の除去工程は実行されない。
ステップＳ２３の第１の除去工程における主な処理条件は、例えば以下の通りである。
基板Ｗの温度：５０〜３００℃（好ましくは１５０℃）
圧力：０．１Ｔｏｒｒ〜５０Ｔｏｒｒ（好ましくは２Ｔｏｒｒ）
処理ガスの流量：２００〜３０００ｓｃｃｍ（好ましくは１０００ｓｃｃｍ）
プラズマ生成用の高周波電力：５０〜１０００Ｗ（好ましくは２００Ｗ）
処理時間：１〜６０秒（好ましくは１０秒）
次に、ステップＳ２１〜Ｓ２３の処理が所定回数実行されたか否かが判定される（Ｓ２４）。所定回数とは、層間絶縁膜５２上に所定の厚さの誘電体膜５４が形成されるまでステップＳ２１〜Ｓ２３の処理が繰り返される回数である。ステップＳ２１〜Ｓ２３が所定回数実行されていない場合（Ｓ２４：Ｎｏ）、再びステップＳ２１に示された処理が実行されることにより、例えば図１４に示されるように、金属配線５０の表面にＳＡＭ５３が成膜される。
そして、再びステップＳ２２に示された処理が実行されることにより、バリア膜５１および誘電体膜５４上に誘電体膜５４がさらに成膜される。これにより、例えば図１５に示されるように、誘電体膜５４の一部が金属配線５０の領域に再びせり出し、誘電体膜５４の開口部の幅が、金属配線５０の領域の幅ΔＷ０よりも狭い幅ΔＷ３となる。
そして、再びステップＳ２３に示された処理が実行されることにより、ＳＡＭ５３に含まれるフッ素および炭素を有する活性種により、ＳＡＭ５３上の誘電体膜５４の核、および、金属配線５０の領域にせり出した誘電体膜５４の側部が除去される。これにより、例えば図１６に示されるように、誘電体膜５４の開口部の幅が、金属配線５０の領域の幅ΔＷ０よりも広い幅ΔＷ４に広がる。
このように、ステップＳ２１〜Ｓ２３が繰り返されることにより、誘電体膜５４の開口部の幅を、金属配線５０の領域の幅ΔＷ０よりも広く維持しつつ、金属配線５０の周囲に任意の厚さの誘電体膜５４を成膜することが可能となる。
以上、第２の実施形態について説明した。本実施形態における第１の除去工程では、基板Ｗの表面にイオンおよび活性種の少なくともいずれかが照射されることにより、ＳＡＭ５３に隣接する誘電体膜５４の側部が除去される。これにより、誘電体膜５４の開口部の幅を、金属配線５０の領域の幅よりも広くすることができる。
また、本実施形態における第１の除去工程では、基板Ｗの表面が処理ガスのプラズマに晒されることにより、プラズマに含まれるイオンおよび活性種の少なくともいずれかが基板Ｗの表面に照射される。処理ガスは、例えば水素含有ガスである。これにより、基板Ｗの表面にイオンおよび活性種の少なくともいずれかを効率的に照射することができる。
［その他］
なお、本願に開示された技術は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
例えば、上記した第１の実施形態では、ステップＳ１２の第２の成膜工程において、ＡＬＤにより第３の膜１４が成膜されたが、開示の技術はこれに限られない。他の例として、ステップＳ１２の第２の成膜工程では、ＣＶＤ（Chemical Vapor Deposition）により第３の膜１４が成膜されてもよい。
また、上記した第１の実施形態では、ステップＳ１３の第１の除去工程において、基板Ｗが希ガスのプラズマに晒されることにより、基板Ｗの表面にプラズマに含まれるイオンが照射されたが、開示の技術はこれに限られない。例えば集束イオンビーム装置等を用いて、基板Ｗの表面にイオンが照射されてもよい。
また、上記した第１の実施形態において、成膜システム１００には、ＳＡＭ供給装置２００、成膜装置３００、プラズマ処理装置４００、およびプラズマ処理装置５００がそれぞれ１台ずつ設けられるが、開示の技術はこれに限られない。例えば、プラズマ処理装置４００とプラズマ処理装置５００とは、１台のプラズマ処理装置によって実現されてもよい。また、例えば、成膜システム１００には、最も時間のかかる処理を行う装置が複数設けられ、それ以外の処理については、１台の装置で実現するようにしてもよい。例えば、ステップＳ１１の処理に時間がかかる場合、ステップＳ１１の処理を行うＳＡＭ供給装置２００が複数設けられ、Ｓ１２〜Ｓ１４の処理を行う装置が１台設けられてもよい。これにより、複数の基板Ｗを処理する場合の処理の待ち時間を削減することができる。
また、上記した第２の実施形態では、第１の成膜工程、第２の成膜工程、および第１の除去工程が、この順番で繰り返し実行されるが、開示の技術はこれに限られない。例えば図１７に示されるように、第１の成膜工程（Ｓ２１）、第２の成膜工程（Ｓ２２）、および第１の除去工程（Ｓ２３）が実行された後に、第１の成膜工程（Ｓ３０）および第１の除去（Ｓ３１）がこの順番で１回以上実行されてもよい。図１７は、第２の実施形態における成膜方法の他の例を示すフローチャートである。ステップＳ３０の第１の成膜工程において行われる処理は、ステップＳ２１の第１の成膜工程において行われる処理と同じであり、ステップＳ３１の第１の除去工程において行われる処理は、ステップＳ２３の第１の除去工程において行われる処理と同じである。図１７に例示された成膜方法では、ステップＳ２２の第２の成膜工程において十分な厚さの誘電体膜５４が成膜される。そして、ステップＳ３０の第１の成膜工程とステップＳ３１の第１の除去工程が繰り返されることで、誘電体膜５４の開口部の幅を金属配線５０の領域の幅よりも広げることができる。
また、例えば図１８に示されるように、Ｓ２１〜Ｓ２３の処理、および、Ｓ３０〜Ｓ３２の処理が所定回数繰り返されたか否かを判定する処理（Ｓ３３）が実行されてもよい。これにより、ステップＳ２２において誘電体膜５４の膜厚が大きくなる過ぎ、誘電体膜５４の開口部が閉塞してしまうことを防止することができる。
また、上記した第２の実施形態の第１の除去工程で用いられる処理ガスは、水素含有ガスであるが、開示の技術はこれに限られない。例えば、処理ガスには、水素含有ガスの他に、アルゴンガス等の希ガスが含まれていてもよい。
なお、今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は多様な形態で具現され得る。また、上記の実施形態は、添付の特許請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
Ｃ キャリア
Ｇ ゲートバルブ
Ｗ 基板
１０ 基材
１１ 第１の膜
１２ 第２の膜
１３ ＳＡＭ
１４ 第３の膜
１５ 核
１００ 成膜システム
１０１ 真空搬送室
１０２ ロードロック室
１０３ 大気搬送室
１０４ アライメント室
１０５ ポート
１０６ 搬送機構
１０７ アーム
１０８ 搬送機構
１１０ 制御装置
２００ ＳＡＭ供給装置
３００ 成膜装置
４００ プラズマ処理装置
４１０ 処理容器
４１１ 排気口
４１２ 排気管
４１３ 排気装置
４１４ 開口
４１５ 絶縁部材
４２０ ステージ
４２１ 高周波電源
４３０ シャワーヘッド
４３１ 天板保持部
４３２ 天板
４３３ 拡散室
４３４ 流路
４３５ 貫通口
４３６ 導入口
４３７ 高周波電源
４３８ ガス供給源
５００ プラズマ処理装置
５０ 金属配線
５１ バリア膜
５２ 層間絶縁膜
５３ ＳＡＭ
５４ 誘電体膜

Claims (11)

  1. 基板に選択的に成膜を行う成膜方法において、
    表面に第１の膜と第２の膜とが露出している基板を準備する準備工程と、
    フッ素および炭素を含む官能基を有し、第３の膜の成膜を抑制する自己組織化単分子膜を成膜するための化合物を前記基板上に供給することにより、前記第１の膜上に前記自己組織化単分子膜を成膜する第１の成膜工程と、
    前記第２の膜上に前記第３の膜を成膜する第２の成膜工程と、
    前記基板の表面にイオンおよび活性種の少なくともいずれかを照射することにより、前記自己組織化単分子膜の近傍に形成された前記第３の膜を除去する第１の除去工程と
    を含み、
    前記第３の膜は、前記第１の膜よりも、前記自己組織化単分子膜に含まれるフッ素および炭素と結びついて揮発性の化合物を作りやすい膜である成膜方法。
  2. 前記第１の除去工程では、
    前記基板の表面にイオンおよび活性種の少なくともいずれかが照射されることにより、前記自己組織化単分子膜の上に形成された前記第３の膜の核が除去される請求項１に記載の成膜方法。
  3. 前記第１の除去工程では、
    前記基板の表面にイオンおよび活性種の少なくともいずれかが照射されることにより、前記自己組織化単分子膜に隣接する前記第３の膜の側部が除去される請求項１に記載の成膜方法。
  4. 前記第１の成膜工程、前記第２の成膜工程、および前記第１の除去工程は、この順番で複数回繰り返される請求項１から３のいずれか一項に記載の成膜方法。
  5. 前記第１の成膜工程、前記第２の成膜工程、および前記第１の除去工程が実行された後に、前記第１の成膜工程および前記第１の除去工程がこの順番で１回以上実行される請求項１から３のいずれか一項に記載の成膜方法。
  6. 前記第１の除去工程の後に実行される、前記第１の膜上の前記自己組織化単分子膜を除去する第２の除去工程をさらに含み、
    前記第１の成膜工程、前記第２の成膜工程、前記第１の除去工程、および前記第２の除去工程は、この順番で複数回繰り返される請求項１から３のいずれか一項に記載の成膜方法。
  7. 前記第１の除去工程では、前記基板の表面が処理ガスのプラズマに晒されることにより、前記プラズマに含まれるイオンおよび活性種の少なくともいずれかが前記基板の表面に照射される請求項１から６のいずれか一項に記載の成膜方法。
  8. 前記処理ガスは、希ガスおよび水素含有ガスの少なくともいずれかを含む請求項７に記載の成膜方法。
  9. 前記第１の膜は、金属膜であり、
    前記第２の膜は、絶縁膜であり、
    前記第３の膜は、酸化膜である請求項１から８のいずれか一項に記載の成膜方法。
  10. 前記自己組織化単分子膜を成膜するための化合物は、前記第１の膜の表面に吸着する結合性官能基と、フッ素および炭素を含む機能性官能基とを有する請求項１から９のいずれか一項に記載の成膜方法。
  11. 前記自己組織化単分子膜を成膜するための化合物は、チオール系化合物、有機シラン系化合物、ホスホン酸系化合物、またはイソシアナート系化合物である請求項１０に記載の成膜方法。
JP2020092874A 2019-09-05 2020-05-28 成膜方法 Pending JP2021044534A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020227009466A KR20220050198A (ko) 2019-09-05 2020-08-24 성막 방법
CN202080060096.4A CN114303230A (zh) 2019-09-05 2020-08-24 成膜方法
TW109128732A TW202122617A (zh) 2019-09-05 2020-08-24 成膜方法
US17/753,490 US20220336205A1 (en) 2019-09-05 2020-08-24 Film formation method
PCT/JP2020/031752 WO2021044882A1 (ja) 2019-09-05 2020-08-24 成膜方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019162078 2019-09-05
JP2019162078 2019-09-05

Publications (1)

Publication Number Publication Date
JP2021044534A true JP2021044534A (ja) 2021-03-18

Family

ID=74863202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020092874A Pending JP2021044534A (ja) 2019-09-05 2020-05-28 成膜方法

Country Status (5)

Country Link
US (1) US20220336205A1 (ja)
JP (1) JP2021044534A (ja)
KR (1) KR20220050198A (ja)
CN (1) CN114303230A (ja)
TW (1) TW202122617A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022039032A1 (ja) * 2020-08-17 2022-02-24 東京エレクトロン株式会社 成膜方法および成膜システム
WO2022190889A1 (ja) * 2021-03-09 2022-09-15 東京エレクトロン株式会社 成膜方法および成膜システム
WO2023176535A1 (ja) * 2022-03-17 2023-09-21 東京エレクトロン株式会社 成膜方法及び成膜装置
WO2023182039A1 (ja) * 2022-03-25 2023-09-28 東京エレクトロン株式会社 成膜方法及び成膜装置
WO2024062634A1 (ja) * 2022-09-23 2024-03-28 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
WO2024090273A1 (ja) * 2022-10-28 2024-05-02 東京エレクトロン株式会社 成膜方法および成膜装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230002890A1 (en) * 2021-07-02 2023-01-05 Applied Materials, Inc. Multiple surface and fluorinated blocking compounds

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101090895B1 (ko) 2003-05-09 2011-12-08 에이에스엠 아메리카, 인코포레이티드 화학적 비활성화를 통한 반응기 표면의 패시베이션
US7030001B2 (en) 2004-04-19 2006-04-18 Freescale Semiconductor, Inc. Method for forming a gate electrode having a metal
US8030212B2 (en) 2007-09-26 2011-10-04 Eastman Kodak Company Process for selective area deposition of inorganic materials
US8293658B2 (en) 2010-02-17 2012-10-23 Asm America, Inc. Reactive site deactivation against vapor deposition

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022039032A1 (ja) * 2020-08-17 2022-02-24 東京エレクトロン株式会社 成膜方法および成膜システム
WO2022190889A1 (ja) * 2021-03-09 2022-09-15 東京エレクトロン株式会社 成膜方法および成膜システム
WO2023176535A1 (ja) * 2022-03-17 2023-09-21 東京エレクトロン株式会社 成膜方法及び成膜装置
WO2023182039A1 (ja) * 2022-03-25 2023-09-28 東京エレクトロン株式会社 成膜方法及び成膜装置
WO2024062634A1 (ja) * 2022-09-23 2024-03-28 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
WO2024090273A1 (ja) * 2022-10-28 2024-05-02 東京エレクトロン株式会社 成膜方法および成膜装置

Also Published As

Publication number Publication date
US20220336205A1 (en) 2022-10-20
CN114303230A (zh) 2022-04-08
KR20220050198A (ko) 2022-04-22
TW202122617A (zh) 2021-06-16

Similar Documents

Publication Publication Date Title
JP2021044534A (ja) 成膜方法
CN108899266B (zh) 用于在金属层上沉积氧化硅的方法和装置
WO2021044882A1 (ja) 成膜方法
US9741558B2 (en) Selectively lateral growth of silicon oxide thin film
WO2022039032A1 (ja) 成膜方法および成膜システム
US9708707B2 (en) Nanolayer deposition using bias power treatment
CN111373507A (zh) SiO2在铜存在下在电介质表面上的选择性生长
TWI721022B (zh) 低介電常數含鋁蝕刻終止膜的形成方法
US20160326646A1 (en) Method for forming manganese-containing film
WO2022070909A1 (ja) 成膜方法及び成膜装置
US20220189778A1 (en) Method for forming film
WO2022124087A1 (ja) 成膜方法
WO2022190889A1 (ja) 成膜方法および成膜システム
WO2023282131A1 (ja) エッチング方法
WO2023176535A1 (ja) 成膜方法及び成膜装置
WO2023276795A1 (ja) 成膜方法及び成膜装置
WO2023153284A1 (ja) 成膜方法及び成膜装置
WO2023132245A1 (ja) 成膜方法及び成膜装置
KR102668418B1 (ko) 로우-k 알루미늄 함유 에칭 정지막들의 형성을 위한 방법들
JP2024019774A (ja) 成膜方法および成膜装置