KR20220050198A - 성막 방법 - Google Patents

성막 방법 Download PDF

Info

Publication number
KR20220050198A
KR20220050198A KR1020227009466A KR20227009466A KR20220050198A KR 20220050198 A KR20220050198 A KR 20220050198A KR 1020227009466 A KR1020227009466 A KR 1020227009466A KR 20227009466 A KR20227009466 A KR 20227009466A KR 20220050198 A KR20220050198 A KR 20220050198A
Authority
KR
South Korea
Prior art keywords
film
forming
substrate
sam
gas
Prior art date
Application number
KR1020227009466A
Other languages
English (en)
Inventor
겐지 오우치
슈지 아즈모
유미코 가와노
신이치 이케
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Priority claimed from PCT/JP2020/031752 external-priority patent/WO2021044882A1/ja
Publication of KR20220050198A publication Critical patent/KR20220050198A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

기판에 선택적으로 성막을 행하는 성막 방법은, 준비 공정과, 제1 성막 공정과, 제2 성막 공정과, 제1 제거 공정을 포함한다. 준비 공정에서는, 표면에 제1 막과 제2 막이 노출되어 있는 기판이 준비된다. 제1 성막 공정에서는, 불소 및 탄소를 포함하는 관능기를 갖고, 제3 막의 성막을 억제하는 자기 조직화 단분자막을 성막하기 위한 화합물을 기판 상에 공급함으로써, 제1 막 상에 자기 조직화 단분자막이 성막된다. 제2 성막 공정에서는, 제2 막 상에 제3 막이 성막된다. 제1 제거 공정에서는, 기판의 표면에 이온 및 활성종의 적어도 어느 것을 조사함으로써, 자기 조직화 단분자막의 근방에 형성된 제3 막이 제거된다. 또한, 제3 막은 제1 막보다도, 자기 조직화 단분자막에 포함되는 불소 및 탄소와 화합하여 휘발성의 화합물을 만들기 쉬운 막이다.

Description

성막 방법
본 개시의 다양한 측면 및 실시 형태는, 성막 방법에 관한 것이다.
반도체 디바이스의 제조에 있어서, 기판의 표면의 특정 영역에 선택적으로 막을 형성하는 기술로서, 포토그래피 기술이 널리 사용되고 있다. 예를 들어, 하층 배선 형성 후에 절연막을 성막하여, 포토리소그래피 및 에칭에 의해 트렌치 및 비아 홀을 갖는 듀얼 다마신 구조를 형성하고, 트렌치 및 비아 홀에 Cu 등의 도전막을 매립해서 배선을 형성한다.
그러나, 근년, 반도체 디바이스의 미세화가 점점 진행되고 있어, 포토리소그래피 기술로는 위치 정렬 정밀도가 충분하지 않은 경우도 생기고 있다.
이 때문에, 포토리소그래피 기술을 사용하지 않고, 기판의 표면의 특정 영역에 선택적으로 막을 형성하는 방법이 요구되고 있다. 그러한 방법으로서, 막 형성을 필요로하지 않는 기판의 표면의 영역에 자기 조직화 단분자막(Self-Assembled Monolayer: SAM)을 형성하는 기술이 제안되어 있다(예를 들어 특허문헌 1 내지 4 및 비특허문헌 1 내지 4 참조). SAM이 형성된 기판의 표면의 영역에는 소정의 막이 형성되지 않기 때문에, SAM이 형성되어 있지 않은 기판의 표면의 영역에만 소정의 막을 형성할 수 있다.
일본 특허 공표 제2007-501902호 공보 일본 특허 공표 제2007-533156호 공보 일본 특허 공표 제2010-540773호 공보 일본 특허 공표 제2013-520028호 공보
G. S. Oehrlein, D. Metzler, and C. Li "Atomic Layer Etching at the Tipping Point: An Overview" ECS J. Solid State Sci. Technol. 2015 vol.4 no.6 N5041-N5053 Ming Fang and Johnny C. Ho "Area-Selective Atomic Layer Deposition: Conformal Coating, Subnanometer Thickness Control, and Smart Positioning" ACS Nano, 2015, 9(9), pp8651-8654 Adriaan J. M. Mackus, Marc J. M. Merkx, and Wilhelmus M. M. Kessels "From the Bottom-Up: Toward Area-Selective Atomic Layer Deposition with High Selectivity" Chem. Mater., 2019, 31(1), pp2-12 Fatemeh Sadat Minaye Hashemi, Bradlee R. Birchansky, and Stacey F. Bent "Selective Deposition of Dielectrics: Limits and Advantages of Alkanethiol Blocking Agents on Metal-Dielectric Patterns" ACS Appl. Mater. Interfaces, 2016, 8(48), pp33264-33272
본 개시는, 선택 성막을 사용한 반도체 디바이스의 생산성을 향상시킬 수 있는 성막 방법을 제공한다.
본 개시의 일 측면은, 기판에 선택적으로 성막을 행하는 성막 방법이며, 준비 공정과, 제1 성막 공정과, 제2 성막 공정과, 제1 제거 공정을 포함한다. 준비 공정에서는, 표면에 제1 막과 제2 막이 노출되어 있는 기판이 준비된다. 제1 성막 공정에서는, 불소 및 탄소를 포함하는 관능기를 갖고, 제3 막의 성막을 억제하는 자기 조직화 단분자막을 성막하기 위한 화합물을 기판 상에 공급함으로써, 제1 막 상에 자기 조직화 단분자막이 성막된다. 제2 성막 공정에서는, 제2 막 상에 제3 막이 성막된다. 제1 제거 공정에서는, 기판의 표면에 이온 및 활성종의 적어도 어느 것을 조사함으로써, 자기 조직화 단분자막의 근방에 형성된 제3 막이 제거된다. 또한, 제3 막은, 제1 막보다도, 자기 조직화 단분자막에 포함되는 불소 및 탄소와 화합하여 휘발성의 화합물을 만들기 쉬운 막이다.
본 개시의 다양한 측면 및 실시 형태에 따르면, 선택 성막을 사용한 반도체 디바이스의 생산성을 향상시킬 수 있다.
도 1은 본 개시의 일 실시 형태에서의 성막 시스템의 일례를 도시하는 모식도이다.
도 2는 제1 실시 형태에서의 성막 방법의 일례를 나타내는 흐름도이다.
도 3은 제1 실시 형태의 준비 공정에서 준비되는 기판의 일례를 도시하는 단면도이다.
도 4는 제1 실시 형태에서 제1 막 상에 SAM이 성막된 후의 기판의 일례를 도시하는 단면도이다.
도 5는 제1 실시 형태에서 제2 막 상에 제3 막이 성막된 후의 기판의 일례를 도시하는 단면도이다.
도 6은 제1 제거 공정에 사용되는 플라스마 처리 장치의 일례를 도시하는 개략 단면도이다.
도 7은 제1 실시 형태에서 SAM 상의 제3 막의 핵이 제거된 후의 기판의 일례를 도시하는 단면도이다.
도 8은 제1 실시 형태에서 제1 막 상의 SAM이 제거된 후의 기판의 일례를 도시하는 단면도이다.
도 9는 제2 실시 형태에서의 성막 방법의 일례를 나타내는 흐름도이다.
도 10은 제2 실시 형태의 준비 공정에서 준비되는 기판의 일례를 도시하는 단면도이다.
도 11은 제2 실시 형태에서 금속 배선 상에 SAM이 성막된 후의 기판의 일례를 도시하는 단면도이다.
도 12는 제2 실시 형태에서 유전체막이 성막된 후의 기판의 일례를 도시하는 단면도이다.
도 13은 제2 실시 형태에서 SAM이 제거된 후의 기판의 일례를 도시하는 단면도이다.
도 14는 제2 실시 형태에서 금속 배선 상에 또한 SAM이 성막된 후의 기판의 일례를 도시하는 단면도이다.
도 15는 제2 실시 형태에서 유전체막 상에 유전체막이 또한 성막된 후의 기판의 일례를 도시하는 단면도이다.
도 16은 제2 실시 형태에서 SAM이 제거된 후의 기판의 일례를 도시하는 단면도이다.
도 17은 제2 실시 형태에서의 성막 방법의 다른 예를 나타내는 흐름도이다.
도 18은 제2 실시 형태에서의 성막 방법의 또 다른 예를 나타내는 흐름도이다.
이하에, 개시되는 성막 방법의 실시 형태에 대해서, 도면에 기초하여 상세하게 설명한다. 또한, 이하의 실시 형태에 의해, 개시되는 성막 방법이 한정되는 것은 아니다.
그런데, 종래의 선택 성막에서는, 표면에 금속막 및 절연막이 노출되어 있는 기판이 준비되고, 금속막 상에 산화막의 성막을 억제하는 SAM이 형성된다. 그리고, 절연막 상에 산화막이 성막된다. 이때, 금속막 상에의 산화막의 성막이 SAM에 의해 억제되기 때문에, 금속막 상에는 산화막이 성막되지 않는다.
그러나, SAM에서의 산화막의 성막의 억제 능력은 완전하지 않기 때문에, SAM 상에도 산화막의 핵이 성장하는 경우가 있다. 이에 의해, 산화막의 성막을 계속하면, SAM 상에도 산화막이 성막되어버린다. 그 때문에, 절연막 상에서의 산화막의 성막이 어느 정도 진행된 단계에서, SAM 상에 형성된 산화막의 핵을 제거할 필요가 있다. SAM 상의 산화막의 핵이 제거된 후, 금속막 상에 SAM이 보충되어, 다시 절연막 상에의 산화막의 성막이 행하여진다. SAM 상의 산화막의 핵이 제거된 후, 금속막 상에 SAM이 남아있으면, 금속막 상에 잔존하고 있는 SAM이 제거된 뒤에, 금속막 상에 SAM이 보충되고, 다시 절연막 상에의 산화막의 성막이 행하여진다. 산화막의 성막, SAM 상의 핵의 제거, 및 SAM의 보충이, 이 순번대로 반복됨으로써, 절연막 상에 원하는 두께의 산화막을 성막할 수 있다.
여기서, SAM 상에 형성된 산화막의 핵은, 예를 들어 플루오로카본계 가스를 사용한 에칭에 의해 제거할 수 있다. 그러나, 플루오로카본계의 가스는, 기판 전체에 공급되기 때문에, 절연막 상에 형성된 산화막도 에칭되어버려, 산화막의 막 두께가 감소해버린다. 그 때문에, 산화막의 성막, SAM 상의 핵의 제거 및 SAM의 보충이 반복되어도, 절연막 상에 성막되는 산화막의 막 두께가 좀처럼 원하는 막 두께에 도달하지 않는다. 따라서, 절연막에만 선택적으로 원하는 막 두께의 산화막을 성막하는 처리 전체의 생산성의 향상이 요구되고 있다.
그래서, 본 개시는, 선택 성막을 사용한 반도체 디바이스의 생산성을 향상시킬 수 있는 기술을 제공한다.
(제1 실시 형태)
[성막 시스템]
도 1은, 본 개시의 일 실시 형태에서의 성막 시스템(100)의 일례를 도시하는 모식도이다. 성막 시스템(100)은, SAM 공급 장치(200), 성막 장치(300), 플라스마 처리 장치(400) 및 플라스마 처리 장치(500)를 갖는다. 이들 장치는, 평면 형상이 칠각형을 이루는 진공 반송실(101)의 4개의 측벽에 각각 게이트 밸브(G)를 통해서 접속되어 있다. 성막 시스템(100)은, 멀티 챔버 타입의 진공 처리 시스템이다. 진공 반송실(101) 내는, 진공 펌프에 의해 배기되어 소정의 진공도로 유지되어 있다. 성막 시스템(100)은, SAM 공급 장치(200), 성막 장치(300), 플라스마 처리 장치(400) 및 플라스마 처리 장치(500)를 사용하여, 표면에 제1 막 및 제2 막이 노출되어 있는 기판(W)의 제2 막 상에 제3 막을 선택적으로 성막한다.
SAM 공급 장치(200)는, 기판(W)의 표면에, SAM을 형성하기 위한 유기 화합물의 가스를 공급함으로써, 기판(W)의 제1 막의 영역에 SAM을 성막한다. 본 실시 형태에서의 SAM은, 제1 막의 표면에 흡착되어, 제3 막의 성막을 억제하는 기능을 갖는다.
본 실시 형태에 있어서, SAM을 형성하기 위한 유기 화합물은, 불소 및 탄소를 포함하는 관능기를 갖는다. SAM을 형성하기 위한 유기 화합물은, 예를 들어 제1 막의 표면에 흡착되는 결합성 관능기, 불소 및 탄소를 포함하는 기능성 관능기, 및 결합성 관능기와 기능성 관능기를 연결하는 알킬쇄를 갖는 유기 화합물이다.
제1 막이 예를 들어 금이나 구리 등일 경우, SAM을 형성하기 위한 유기 화합물로서는, 예를 들어 화학식 「R-SH」로 표현되는 티올계 화합물을 사용할 수 있다. 여기서, 「R」에는, 불소 원자 및 탄소 원자가 포함된다. 티올계 화합물은, 금이나 구리 등의 금속의 표면에는 흡착되고, 산화물이나 카본의 표면에는 흡착되지 않는 성질을 갖는다. 이러한 티올계 화합물로서는, 예를 들어 CF3(CF2)15CH2CH2SH, CF3(CF2)7CH2CH2SH, CF3(CF2)5CH2CH2SH, HS-(CH2)11-O-(CH2)2-(CF2)5-CF3 또는 HS-(CH2)11-O-CH2-C6F5 등을 사용할 수 있다.
또한, 제1 막이 예를 들어 실리콘 질화막 등일 경우, SAM을 형성하기 위한 유기 화합물로서는, 예를 들어 화학식 「R-Si(OCH3)3」 또는 「R-SiCl3」로 표현되는 유기 실란계 화합물을 사용할 수 있다. 또한, 제1 막이 예를 들어 산화알루미늄 등일 경우, SAM을 형성하기 위한 유기 화합물로서는, 예를 들어 화학식 「R-P(=O)(OH)2」로 표현되는 포스폰산계 화합물을 사용할 수 있다. 또한, 제1 막이 예를 들어 산화탄탈 등일 경우, SAM을 형성하기 위한 유기 화합물로서는, 예를 들어 화학식 「R-N=C=O」로 표현되는 이소시아나토계 화합물을 사용할 수 있다.
본 실시 형태에 있어서, 제1 막은, 제2 막보다도 SAM이 흡착되기 쉬운 막이다. 또한, 제3 막은, 제1 막보다도, SAM에 포함되는 불소 및 탄소와 화합하여 휘발성의 화합물을 만들기 쉬운 막이다. 이러한 제1 막, 제2 막, 제3 막 및 SAM의 재료의 조합으로서는, 예를 들어 이하의 표 1 내지 표 4에 나타낸 바와 같은 조합을 생각할 수 있다.
Figure pct00001
Figure pct00002
Figure pct00003
Figure pct00004
또한, 상기 표 1 내지 표 4에 나타내진 조합에서는, 제1 막의 재료와 제2 막의 재료가 다르고 또한 제1 막의 재료와 제3 막의 재료가 다른 것을 전제로 하고 있다.
성막 장치(300)는, SAM 공급 장치(200)에 의해 SAM이 성막된 기판(W)의 제2 막 상에 제3 막을 성막한다. 본 실시 형태에 있어서, 성막 장치(300)는, 원료 가스 및 반응 가스를 사용한 ALD(Atomic Layer Deposition)에 의해, 기판(W)의 제2 막의 영역에 제3 막을 성막한다. 원료 가스로서는, 예를 들어 염화실란 또는 디메틸염화실란 등의 가스를 사용할 수 있다. 반응 가스로서는, 예를 들어 H2O 가스 또는 N2O 가스 등을 사용할 수 있다.
플라스마 처리 장치(400)는, 성막 장치(300)에 의해 제3 막이 성막된 기판(W) 상에 이온 및 활성종의 적어도 어느 것을 조사한다. 본 실시 형태에 있어서, 플라스마 처리 장치(400)는, 기판(W)을 Ar 가스 등의 희가스의 플라스마에 노출시킴으로써, 플라스마에 포함되는 이온 및 활성종을 기판(W) 상에 조사한다. 또한, 플라스마는, 복수 종류의 희가스(예를 들어 He 가스와 Ar 가스)를 사용해서 생성되어도 된다.
플라스마 처리 장치(500)는, 플라스마 처리 장치(400)에 의해 이온 및 활성종이 조사된 기판(W)의 표면을 또한 플라스마에 노출시킴으로써, 제1 막 상에 잔존하고 있는 SAM을 제거한다. 본 실시 형태에 있어서, 플라스마 처리 장치(500)는, 예를 들어 수소 가스의 플라스마를 생성하여, 기판(W)의 표면을 수소 가스의 플라스마에 노출시킴으로써, 제1 막 상에 잔존하고 있는 SAM을 제거한다. 또한, 플라스마 처리 장치(500)는, 산소 가스 등의 다른 가스의 플라스마를 사용해서 제1 막 상에 잔존하고 있는 SAM을 제거해도 된다. 또한, 제1 막 상에 잔존하고 있는 SAM은, 플라스마를 사용하지 않고, 오존 가스 등의 반응성이 높은 가스를 사용해서 제거되어도 된다.
진공 반송실(101)의 다른 3개의 측벽에는, 3개의 로드 로크실(102)이 게이트 밸브(G1)를 통해서 접속되어 있다. 로드 로크실(102)을 사이에 두고 진공 반송실(101)의 반대측에는, 대기 반송실(103)이 마련되어 있다. 3개의 로드 로크실(102) 각각은, 게이트 밸브(G2)를 통해서 대기 반송실(103)에 접속되어 있다. 로드 로크실(102)은, 대기 반송실(103)과 진공 반송실(101)의 사이에서 기판(W)을 반송할 때, 대기압과 진공의 사이에서 압력 제어를 행한다.
대기 반송실(103)의 게이트 밸브(G2)가 마련된 측면과는 반대측의 측면에는, 기판(W)을 수용하는 캐리어(FOUP(Front-Opening Unified Pod) 등)(C)를 설치하기 위한 3개의 포트(105)가 마련되어 있다. 또한, 대기 반송실(103)의 측벽에는, 기판(W)의 얼라인먼트를 행하기 위한 얼라인먼트실(104)이 마련되어 있다. 대기 반송실(103) 내에는 청정 공기의 다운 플로우가 형성된다.
진공 반송실(101) 내에는, 로봇 암 등의 반송 기구(106)가 마련되어 있다. 반송 기구(106)는, SAM 공급 장치(200), 성막 장치(300), 플라스마 처리 장치(400), 플라스마 처리 장치(500) 및 각각의 로드 로크실(102)의 사이에서 기판(W)을 반송한다. 반송 기구(106)는, 독립적으로 이동 가능한 2개의 암(107a 및 107b)을 갖는다.
대기 반송실(103) 내에는, 로봇 암 등의 반송 기구(108)가 마련되어 있다. 반송 기구(108)는, 각각의 캐리어(C), 각각의 로드 로크실(102) 및 얼라인먼트실(104)의 사이에서 기판(W)을 반송한다.
성막 시스템(100)은, 메모리, 프로세서 및 입출력 인터페이스를 갖는 제어 장치(110)를 갖는다. 메모리에는, 프로세서에 의해 실행되는 프로그램, 및 각 처리의 조건 등을 포함하는 레시피가 저장되어 있다. 프로세서는, 메모리로부터 판독한 프로그램을 실행하여, 메모리 내에 기억된 레시피에 기초해서, 입출력 인터페이스를 통하여 성막 시스템(100)의 각 부를 제어한다.
[성막 방법]
도 2는, 제1 실시 형태에서의 성막 방법의 일례를 나타내는 흐름도이다. 본 실시 형태에서는, 예를 들어 도 1에 도시된 성막 시스템(100)에 의해, 표면에 제1 막 및 제2 막이 노출되어 있는 기판(W)에 있어서, 제2 막 상에 선택적으로 제3 막이 성막된다. 도 2의 흐름도에 나타내진 성막 방법은, 제어 장치(110)가 성막 시스템(100)의 각 부를 제어함으로써 실현된다. 이하에서는, 제1 실시 형태에서의 성막 방법의 일례를, 도 3 내지 도 8을 참조하면서 설명한다.
먼저, 준비 공정이 실행된다(S10). 스텝 S10의 준비 공정에서는, 예를 들어 도 3에 도시된 바와 같이, 기재(10) 상에 제1 막(11) 및 제2 막(12)을 갖는 기판(W)이 준비된다. 도 3은, 제1 실시 형태의 준비 공정에서 준비되는 기판(W)의 일례를 도시하는 단면도이다. 본 실시 형태에 있어서, 기재(10)는 예를 들어 실리콘 등이며, 제1 막(11)은 예를 들어 구리 등의 금속막이며, 제2 막(12)은 예를 들어 실리콘 산화막 등의 절연막이다.
스텝 S10에서 준비된 기판(W)은, 캐리어(C)에 수용되어 포트(105)에 세트된다. 그리고, 반송 기구(108)에 의해 캐리어(C)로부터 취출되어, 얼라인먼트실(104)을 경유한 후에, 어느 것의 로드 로크실(102) 내에 반입된다. 그리고, 로드 로크실(102) 내가 진공 배기된 후, 반송 기구(106)에 의해, 기판(W)이 로드 로크실(102)로부터 반출되어 SAM 공급 장치(200) 내에 반입된다.
이어서, 제1 성막 공정이 실행된다(S11). 스텝 S11의 제1 성막 공정에서는, 기판(W)이 반입된 SAM 공급 장치(200) 내에, SAM을 형성하기 위한 유기 화합물의 가스가 공급된다. SAM 공급 장치(200) 내에 공급된 유기 화합물의 분자는, 기판(W) 상에서, 제2 막(12)의 표면에는 흡착되지 않고, 제1 막(11)의 표면에 흡착되어 제1 막(11) 상에 SAM을 형성한다. 스텝 S11의 제1 성막 공정에서의 주된 처리 조건은, 예를 들어 이하와 같다.
기판(W)의 온도: 100 내지 350℃(바람직하게는 150℃)
압력: 1 내지 100Torr(바람직하게는 50Torr)
유기 화합물의 가스의 유량: 50 내지 500sccm(바람직하게는 250sccm)
처리 시간: 10 내지 300초(바람직하게는 30초)
이에 의해, 기판(W)의 상태는, 예를 들어 도 4와 같이 된다. 도 4는, 제1 실시 형태에 있어서 제1 막(11) 상에 SAM(13)이 성막된 후의 기판(W)의 일례를 도시하는 단면도이다. 스텝 S11의 처리가 실행된 후, 기판(W)은, 반송 기구(106)에 의해 SAM 공급 장치(200)로부터 반출되어, 성막 장치(300) 내에 반입된다.
이어서, 제2 성막 공정이 실행된다(S12). 스텝 S12의 제2 성막 공정에서는, 기판(W)이 반입된 성막 장치(300)에 있어서, ALD에 의해 기판(W) 상에 산화막 등의 제3 막이 성막된다. 본 실시 형태에 있어서, ALD에 의해 기판(W) 상에 성막되는 제3 막은, 예를 들어 실리콘 산화막이다. ALD에서는, 흡착 공정, 제1 퍼지 공정, 반응 공정 및 제2 퍼지 공정을 포함하는 ALD 사이클이 소정 횟수 반복된다.
흡착 공정에서는, 성막 장치(300) 내에, 예를 들어 염화실란의 가스 등의 원료 가스가 공급된다. 이에 의해, 원료 가스의 분자가 제2 막(12)의 표면에 화학 흡착된다. 단, 원료 가스의 분자는 SAM(13) 상에는 거의 흡착되지 않는다. 흡착 공정에서의 주된 처리 조건은, 예를 들어 이하와 같다.
기판(W)의 온도: 100 내지 350℃(바람직하게는 200℃)
압력: 1 내지 10Torr(바람직하게는 5Torr)
원료 가스의 유량: 10 내지 500sccm(바람직하게는 250sccm)
처리 시간: 0.3 내지 10초(바람직하게는 1초)
제1 퍼지 공정에서는, 질소 가스 등의 불활성 가스가 성막 장치(300) 내에 공급됨으로써, 제2 막(12) 상에 과잉으로 흡착된 원료 가스의 분자가 제거된다. 제1 퍼지 공정에서의 주된 처리 조건은, 예를 들어 이하와 같다.
기판(W)의 온도: 100 내지 350℃(바람직하게는 200℃)
압력: 1 내지 10Torr(바람직하게는 5Torr)
불활성 가스의 유량: 500 내지 5000sccm(바람직하게는 2000sccm)
처리 시간: 0.3 내지 10초(바람직하게는 5초)
반응 공정에서는, 성막 장치(300) 내에, 예를 들어 H2O 가스 등의 반응 가스가 공급되어, 반응 가스의 분자와 제2 막(12) 상에 흡착된 원료 가스의 분자가 반응하여, 제2 막(12) 상에 실리콘 산화막(제3 막(14))이 성막된다. 이때, SAM(13) 상에는 거의 원료 가스의 분자가 존재하지 않으므로, SAM(13) 상에는 제3 막(14)이 거의 성막되지 않는다. 반응 공정에서의 주된 처리 조건은, 예를 들어 이하와 같다.
기판(W)의 온도: 100 내지 350℃(바람직하게는 200℃)
압력: 1 내지 10Torr(바람직하게는 5Torr)
반응 가스의 유량: 100 내지 2000sccm(바람직하게는 250sccm)
처리 시간: 0.3 내지 10초(바람직하게는 1초)
제2 퍼지 공정에서는, 질소 가스 등의 불활성 가스가 성막 장치(300) 내에 공급됨으로써, 제2 막(12) 상의 미반응된 원료 가스의 분자 등이 제거된다. 제2 퍼지 공정에서의 주된 처리 조건은, 상술한 제1 퍼지 공정에서의 처리 조건과 마찬가지이다.
흡착 공정, 제1 퍼지 공정, 반응 공정 및 제2 퍼지 공정을 포함하는 ALD 사이클이 소정 횟수 반복됨으로써, 예를 들어 도 5에 도시하는 바와 같이, 제2 막(12) 상에 제3 막(14)이 성막된다. 도 5는, 제1 실시 형태에 있어서 제3 막(14)이 성막된 후의 기판(W)의 일례를 도시하는 단면도이다.
또한, 제1 막(11) 상의 SAM(13)의 영역도 원료 가스나 반응 가스에 노출된다. 또한, SAM(13)에서의 제3 막(14)의 성막의 억제 능력은 완전하지 않다. 그 때문에, 상기 ALD 사이클이 반복됨으로써, 예를 들어 도 5에 도시하는 바와 같이, SAM(13) 상에 제3 막(14)의 핵(15)이 형성되는 경우가 있다.
SAM(13) 상에 제3 막(14)의 핵(15)이 형성된 후에도 상기 ALD 사이클이 반복되면, 핵(15)이 성장하여, 결국 SAM(13) 상에도 제3 막(14)이 형성되어버린다. 이것을 방지하기 위해서, 핵(15)이 제3 막(14)에 성장하기 전에, SAM(13) 상에 형성된 핵(15)을 제거할 필요가 있다. 스텝 S12의 처리가 실행된 후, 기판(W)은, 반송 기구(106)에 의해 성막 장치(300)로부터 반출되어, 플라스마 처리 장치(400) 내에 반입된다.
이어서, 제1 제거 공정이 실행된다(S13). 스텝 S13의 제1 제거 공정은, 예를 들어 도 6에 도시한 바와 같은 플라스마 처리 장치(400)에 의해 실행된다. 도 6은, 제1 제거 공정에 사용되는 플라스마 처리 장치(400)의 일례를 도시하는 개략 단면도이다. 본 실시 형태에서의 플라스마 처리 장치(400)는, 예를 들어 용량 결합형 평행 평판 플라스마 처리 장치이다. 플라스마 처리 장치(400)는, 예를 들어 표면이 양극 산화 처리된 알루미늄 등에 의해 형성되고, 내부에 대략 원통 형상의 공간이 형성된 처리 용기(410)를 갖는다. 처리 용기(410)는 보안 접지되어 있다.
처리 용기(410) 내에는, 기판(W)이 적재되는 대략 원통 형상의 스테이지(420)가 마련되어 있다. 스테이지(420)는, 예를 들어 알루미늄 등으로 형성되어 있다. 스테이지(420)에는 고주파 전원(421)이 접속되어 있다. 고주파 전원(421)은, 이온의 인입(바이어스)에 사용되는 소정의 주파수(예를 들어 400kHz 내지 13.5MHz)의 고주파 전력을 스테이지(420)에 공급한다.
처리 용기(410)의 저부에는 배기구(411)가 마련되어 있다. 배기구(411)에는, 배기관(412)을 통해서 배기 장치(413)가 접속되어 있다. 배기 장치(413)는, 예를 들어 터보 분자 펌프 등의 진공 펌프를 갖고 있어, 처리 용기(410) 내를 원하는 진공도까지 감압할 수 있다.
처리 용기(410)의 측벽에는, 기판(W)을 반입 및 반출하기 위한 개구(414)가 형성되어 있고, 개구(414)는 게이트 밸브(G)에 의해 개폐된다.
스테이지(420)의 상방에는, 스테이지(420)와 대향하도록 샤워 헤드(430)가 마련되어 있다. 샤워 헤드(430)는, 절연 부재(415)를 통해서 처리 용기(410)의 상부에 지지되어 있다. 스테이지(420)와 샤워 헤드(430)는, 서로 대략 평행해지도록 처리 용기(410) 내에 마련되어 있다.
샤워 헤드(430)는, 천장판 보유 지지부(431) 및 천장판(432)을 갖는다. 천장판 보유 지지부(431)는, 예를 들어 표면이 양극 산화 처리된 알루미늄 등에 의해 형성되어 있고, 그 하부에 천장판(432)을 착탈 가능하게 지지한다.
천장판 보유 지지부(431)에는 확산실(433)이 형성되어 있다. 천장판 보유 지지부(431)의 상부에는, 확산실(433)에 연통하는 도입구(436)가 형성되어 있고, 천장판 보유 지지부(431)의 저부에는, 확산실(433)에 연통하는 복수의 유로(434)가 형성되어 있다. 도입구(436)에는, 배관을 통해서 가스 공급원(438)이 접속되어 있다. 가스 공급원(438)은 Ar 가스 등의 희가스의 공급원이다. 희가스는, 처리 가스의 일례이다.
천장판(432)에는, 천장판(432)을 두께 방향으로 관통하는 복수의 관통구(435)가 형성되어 있다. 1개의 관통구(435)는 1개의 유로(434)에 연통하고 있다. 가스 공급원(438)으로부터 도입구(436)를 통해서 확산실(433) 내에 공급된 희가스는, 확산실(433) 내를 확산하여, 복수의 유로(434) 및 관통구(435)를 통해서 처리 용기(410) 내에 샤워 형상으로 공급된다.
샤워 헤드(430)의 천장판 보유 지지부(431)에는 고주파 전원(437)이 접속되어 있다. 고주파 전원(437)은, 플라스마의 발생에 사용되는 소정의 주파수의 고주파 전력을 천장판 보유 지지부(431)에 공급한다. 플라스마의 발생에 사용되는 고주파 전력의 주파수는, 예를 들어 450kHz 내지 2.5GHz의 범위 내의 주파수이다. 천장판 보유 지지부(431)에 공급된 고주파 전력은, 천장판 보유 지지부(431)의 하면으로부터 처리 용기(410) 내에 방사된다. 처리 용기(410) 내에 공급된 희가스는, 처리 용기(410)에 방사된 고주파 전력에 의해 플라스마화된다. 그리고, 플라스마에 포함되는 활성종이 기판(W)의 표면에 조사된다. 또한, 플라스마에 포함되는 이온이, 고주파 전원(421)에 의해 스테이지(420)에 공급된 바이어스 전력에 의해 기판(W)의 표면에 인입되어, 기판(W)의 표면에 조사된다.
기판(W) 상에 이온 및 활성종의 적어도 어느 것이 조사됨으로써, 제1 막(11) 상의 SAM(13)이 여기되어, SAM(13)에 포함되는 불소 및 탄소와, SAM(13) 상에 형성된 제3 막(14)의 핵(15)이 반응한다. 그리고, SAM(13) 상에 형성된 제3 막(14)의 핵(15)은, 휘발성의 불화실리콘 화합물로 되어, SAM(13) 상으로부터 제거된다. 스텝 S13의 제1 제거 공정에서의 주된 처리 조건은, 예를 들어 이하와 같다.
기판(W)의 온도: 30 내지 350℃(바람직하게는 200℃)
압력: 수mTorr 내지 100Torr(바람직하게는 10mTorr)
희가스의 유량: 10 내지 1000sccm(바람직하게는 100sccm)
플라스마 생성용 고주파 전력: 100 내지 5000W(바람직하게는 2000W)
바이어스용 고주파 전력: 10 내지 1000W(바람직하게는 100W)
처리 시간: 1 내지 300초(바람직하게는 30초)
이에 의해, 기판(W)의 상태는, 예를 들어 도 7과 같이 된다. 도 7은, 제1 실시 형태에 있어서 SAM(13) 상의 제3 막(14)의 핵(15)이 제거된 후의 기판(W)의 일례를 도시하는 단면도이다. 기판(W)의 표면에 플라스마에 포함되는 이온 및 활성종의 적어도 어느 것이 조사됨으로써, 제1 막(11) 상의 SAM(13)의 일부가 분해되고, SAM(13) 상의 제3 막(14)의 핵(15)과 반응하여, SAM(13) 상의 제3 막(14)의 핵(15)이 제거된다. 한편, 제3 막(14) 상에 이온 및 활성종의 적어도 어느 것이 조사되어도, 제3 막(14)은 거의 깎이지 않아, 제3 막(14)의 막 두께는 거의 변하지 않는다. 스텝 S13의 처리가 실행된 후, 기판(W)은, 반송 기구(106)에 의해 플라스마 처리 장치(400)로부터 반출되어, 플라스마 처리 장치(500) 내에 반입된다.
이어서, 제2 제거 공정이 실행된다(S14). 스텝 S14의 제2 제거 공정에서는, 기판(W)이 반입된 플라스마 처리 장치(500) 내에, 예를 들어 수소 가스의 플라스마가 생성된다. 플라스마 처리 장치(500)는, 예를 들어 도 6을 사용해서 설명한 플라스마 처리 장치(400)와 마찬가지의 구조의 장치를 사용할 수 있다. 스텝 S14의 제2 제거 공정에서의 주된 처리 조건은, 예를 들어 이하와 같다.
기판(W)의 온도: 30 내지 350℃(바람직하게는 200℃)
압력: 수mTorr 내지 100Torr(바람직하게는 50Torr)
수소 가스의 유량: 10 내지 1000sccm(바람직하게는 200sccm)
플라스마 생성용 고주파 전력: 100 내지 5000W(바람직하게는 2000W)
바이어스용 고주파 전력: 10 내지 1000W(바람직하게는 100W)
처리 시간: 1 내지 300초(바람직하게는 30초)
이에 의해, 제1 막(11) 상에 잔존하고 있는 SAM(13)이 모두 제거되어, 기판(W)의 상태는 예를 들어 도 8과 같이 된다. 도 8은, 제1 실시 형태에 있어서 제1 막(11) 상의 SAM(13)이 제거된 후의 기판(W)의 일례를 도시하는 단면도이다.
이어서, 스텝 S11 내지 S14의 처리가 소정 횟수 실행되었는지 여부가 판정된다(S15). 소정 횟수란, 제2 막(12) 상에 소정의 두께의 제3 막(14)이 형성될 때까지 스텝 S11 내지 S14의 처리가 반복되는 횟수이다. 스텝 S11 내지 S14가 소정 횟수 실행되지 않은 경우(S15: "아니오"), 다시 스텝 S11에 나타내진 처리가 실행된다.
한편, 스텝 S11 내지 S14가 소정 횟수 실행되었을 경우(S15: "예"), 반송 기구(106)에 의해, 기판(W)이 플라스마 처리 장치(500)로부터 반출되어, 어느 것의 로드 로크실(102) 내에 반입된다. 그리고, 로드 로크실(102) 내가 대기압으로 복귀된 후, 반송 기구(108)에 의해 기판(W)이 로드 로크실(102)로부터 반출되어, 캐리어(C)로 되돌려진다. 그리고, 본 흐름도에 나타내진 성막 방법이 종료된다.
여기서, SAM(13) 상에 형성된 제3 막(14)의 핵(15)을 플루오로카본계 가스를 사용한 건식 에칭에 의해 제거한다고 하면, 핵(15)은 제거되지만, 제2 막(12) 상에 성막된 제3 막(14)도 에칭되어버린다. 그 때문에, 제2 막(12) 상에 소정의 두께의 제3 막(14)을 성막하는데 요하는 시간이 길어져, 기판(W)을 사용한 반도체 디바이스의 생산성의 향상이 어렵다.
이에 반해, 본 실시 형태에서는, 스텝 S11에서, 제1 막(11) 상에 불소 및 탄소를 포함하는 SAM(13)을 선택적으로 성막하고, 스텝 S13에서, 기판(W) 전체에 이온 및 활성종의 적어도 어느 것을 조사한다. 이에 의해, 제1 막(11) 상의 SAM(13)이 분해되어, SAM(13)에 포함되는 불소 및 탄소에 의해 SAM(13) 상의 제3 막(14)의 핵(15)이 휘발성의 불화실리콘 화합물로 되어서 제거된다.
한편, 제2 막(12) 상에 성막된 제3 막(14)에는, 불소 원자 및 탄소 원자가 거의 존재하지 않기 때문에, 이온 및 활성종의 적어도 어느 것이 조사되어도, 제3 막(14)은 거의 에칭되지 않는다. 그 때문에, 제2 막(12) 상에 소정의 두께의 제3 막(14)을 조기에 성막할 수 있어, 기판(W)을 사용한 반도체 디바이스의 생산성을 향상시킬 수 있다.
이상, 제1 실시 형태에 대해서 설명하였다. 상기한 바와 같이, 본 실시 형태에서의 성막 방법은, 기판(W)에 선택적으로 성막을 행하는 성막 방법이며, 준비 공정과, 제1 성막 공정과, 제2 성막 공정과, 제1 제거 공정을 포함한다. 준비 공정에서는, 표면에 제1 막(11)과 제2 막(12)이 노출되어 있는 기판(W)이 준비된다. 제1 성막 공정에서는, 불소 및 탄소를 포함하는 관능기를 갖고, 제3 막(14)의 성막을 억제하는 자기 조직화 단분자막을 성막하기 위한 화합물을 기판(W) 상에 공급함으로써, 제1 막(11) 상에 SAM(13)이 성막된다. 제2 성막 공정에서는, 제2 막(12) 상에 제3 막(14)이 성막된다. 제1 제거 공정에서는, 기판(W)의 표면에 이온 및 활성종의 적어도 어느 것을 조사함으로써, SAM(13)의 근방에 형성된 제3 막(14)이 제거된다. 또한, 제3 막(14)은 제1 막(11)보다도, SAM(13)에 포함되는 불소 및 탄소와 화합하여 휘발성의 화합물을 만들기 쉬운 막이다. 이에 의해, 선택 성막을 사용한 반도체 디바이스의 생산성을 향상시킬 수 있다.
또한, 상기한 실시 형태에서의 제1 제거 공정에서는, 기판(W)의 표면에 이온 및 활성종의 적어도 어느 것이 조사됨으로써, SAM(13) 상에 형성된 제3 막(14)의 핵(15)이 제거된다. 이에 의해, 선택 성막을 사용한 반도체 디바이스의 생산성을 향상시킬 수 있다.
또한, 상기한 실시 형태에서의 성막 방법에는, 제1 제거 공정 후에 실행되는, 제1 막(11) 상의 SAM(13)을 제거하는 제2 제거 공정이 더 포함된다. 또한, 제1 성막 공정, 제2 성막 공정, 제1 제거 공정 및 제2 제거 공정은, 이 순번으로 복수회 반복된다. 이에 의해, 선택 성막에 의해 제2 막(12) 상에 원하는 두께의 제3 막(14)을 신속하게 성막할 수 있다.
또한, 상기한 실시 형태에서의 제1 제거 공정에서는, 기판(W)의 표면이 처리 가스의 플라스마에 노출됨으로써, 플라스마에 포함되는 이온 및 활성종의 적어도 어느 것이 기판(W)의 표면에 조사된다. 처리 가스는, 예를 들어 희가스이다. 이에 의해, 기판(W)의 표면에 이온 및 활성종의 적어도 어느 것을 효율적으로 조사할 수 있다.
또한, 상기한 실시 형태에 있어서, 제1 막(11)은 예를 들어 금속막이어도 되고, 제2 막(12)은 예를 들어 절연막이어도 되고, 제3 막(14)은 예를 들어 산화막이어도 된다. 이에 의해, 선택 성막에 의해 제2 막(12) 상에 원하는 두께의 제3 막(14)을 신속하게 성막할 수 있다.
또한, 상기한 실시 형태에 있어서, SAM(13)을 형성하기 위한 유기 화합물은, 제1 막(11)의 표면에 흡착되는 결합성 관능기와, 불소 및 탄소를 포함하는 기능성 관능기를 갖는 유기 화합물이다. 구체적으로는, SAM(13)을 형성하기 위한 유기 화합물은, 예를 들어 티올계 화합물, 유기 실란계 화합물, 포스폰산계 화합물 또는 이소시아나토계 화합물이다. 이에 의해, 제1 막(11)의 표면에 선택적으로 SAM(13)을 성막할 수 있다.
(제2 실시 형태)
도 9는, 제2 실시 형태에서의 성막 방법의 일례를 나타내는 흐름도이다. 본 실시 형태에서는, 도 1에 예시된 성막 시스템(100)에 의해, 표면에 제1 막 및 제2 막이 노출되어 있는 기판(W)에 있어서, 제2 막 상에 선택적으로 제3 막이 성막된다. 도 9의 흐름도에 예시된 성막 방법은, 제어 장치(110)가 성막 시스템(100)의 각 부를 제어함으로써 실현된다. 이하에서는, 제2 실시 형태에서의 성막 방법의 일례를, 도 10 내지 도 16을 참조하면서 설명한다. 또한, 본 실시 형태에서의 성막 방법에서는, 플라스마 처리 장치(500)는 사용되지 않는다.
먼저, 준비 공정이 실행된다(S20). 스텝 S20의 준비 공정에서는, 예를 들어 도 10에 도시하는 바와 같이, Low-k 재료에 의해 형성된 층간 절연막(52)의 홈에 배리어막(51) 및 금속 배선(50)이 매립된 기판(W)이 준비된다. 도 10은, 제2 실시 형태의 준비 공정에서 준비되는 기판(W)의 일례를 도시하는 단면도이다. 금속 배선(50)은 제1 막의 일례이며, 배리어막(51) 및 층간 절연막(52)은 제2 막의 일례이다. 본 실시 형태에 있어서, 금속 배선(50)은 예를 들어 구리, 배리어막(51)은 예를 들어 질화탄탈, 층간 절연막(52)은 예를 들어 실리콘 산화막이다.
스텝 S20에서 준비된 기판(W)은, 캐리어(C)에 수용되어 포트(105)에 세트된다. 그리고, 반송 기구(108)에 의해 캐리어(C)로부터 취출되어, 얼라인먼트실(104)을 경유한 후에, 어느 것의 로드 로크실(102) 내에 반입된다. 그리고, 로드 로크실(102) 내가 진공 배기된 후, 반송 기구(106)에 의해, 기판(W)이 로드 로크실(102)로부터 반출되어 SAM 공급 장치(200) 내에 반입된다.
이어서, 제1 성막 공정이 실행된다(S21). 스텝 S21의 제1 성막 공정에서는, 기판(W)이 반입된 SAM 공급 장치(200) 내에, SAM을 형성하기 위한 유기 화합물 가스가 공급된다. SAM을 형성하기 위한 유기 화합물로서는, 예를 들어 탄소 원자 및 불소 원자를 포함하는 관능기를 갖는 티올계 화합물을 사용할 수 있다. SAM 공급 장치(200) 내에 공급된 유기 화합물의 분자는, 기판(W) 상에서, 배리어막(51) 및 층간 절연막(52)의 표면에는 흡착되지 않고, 금속 배선(50)의 표면에 흡착되어 금속 배선(50) 상에 SAM을 형성한다. 스텝 S21의 제1 성막 공정에서의 주된 처리 조건은, 제1 실시 형태의 스텝 S11의 제1 성막 공정에서의 주된 처리 조건과 마찬가지이다.
이에 의해, 기판(W)의 상태는 예를 들어 도 11과 같이 된다. 도 11은, 제2 실시 형태에 있어서 금속 배선(50) 상에 SAM(53)이 성막된 후의 기판(W)의 일례를 도시하는 단면도이다. 스텝 S21의 처리가 실행된 후, 기판(W)은, 반송 기구(106)에 의해, SAM 공급 장치(200)로부터 반출되어 성막 장치(300) 내에 반입된다.
이어서, 제2 성막 공정이 실행된다(S22). 스텝 S22의 제2 성막 공정에서는, 기판(W)이 반입된 성막 장치(300)에 있어서, ALD에 의해 기판(W) 상에 유전체막(54)이 성막된다. 유전체막(54)은 제3 막의 일례이다. 본 실시 형태에 있어서, 유전체막(54)은 예를 들어 산화알루미늄이다. ALD에서는, 흡착 공정, 제1 퍼지 공정, 반응 공정 및 제2 퍼지 공정을 포함하는 ALD 사이클이 소정 횟수 반복된다.
흡착 공정에서는, 성막 장치(300) 내에, 예를 들어 TMA(트리메틸알루미늄)의 가스 등의 원료 가스가 공급된다. 이에 의해, 원료 가스의 분자가 배리어막(51) 및 층간 절연막(52)의 표면에 화학 흡착된다. 단, 원료 가스의 분자는 SAM(53) 상에는 거의 흡착되지 않는다. 흡착 공정에서의 주된 처리 조건은, 예를 들어 이하와 같다.
기판(W)의 온도: 80 내지 250℃(바람직하게는 150℃)
압력: 0.1 내지 10Torr(바람직하게는 3Torr)
원료 가스의 유량: 1 내지 300sccm(바람직하게는 50sccm)
처리 시간: 0.1 내지 5초(바람직하게는 0.2초)
제1 퍼지 공정에서는, 아르곤 가스 등의 희가스나 질소 가스 등의 불활성 가스가 성막 장치(300) 내에 공급됨으로써, 배리어막(51) 및 층간 절연막(52) 상에 과잉으로 흡착된 원료 가스의 분자가 제거된다. 제1 퍼지 공정에서의 주된 처리 조건은, 예를 들어 이하와 같다.
기판(W)의 온도: 80 내지 250℃(바람직하게는 150℃)
압력: 0.1 내지 10Torr(바람직하게는 3Torr)
불활성 가스의 유량: 5 내지 15slm(바람직하게는 10slm)
처리 시간: 0.1 내지 15초(바람직하게는 2초)
반응 공정에서는, 성막 장치(300) 내에, 예를 들어 H2O 가스 등의 반응 가스가 공급되어, 반응 가스의 분자와 배리어막(51) 및 층간 절연막(52) 상에 흡착된 원료 가스의 분자가 반응하여, 배리어막(51) 및 층간 절연막(52) 상에 산화알루미늄(유전체막(54))이 성막된다. 이때, SAM(53) 상에는 거의 원료 가스의 분자가 존재하지 않으므로, SAM(53) 상에는 유전체막(54)이 거의 성막되지 않는다. 반응 공정에서의 주된 처리 조건은, 예를 들어 이하와 같다.
기판(W)의 온도: 80 내지 250℃(바람직하게는 150℃)
압력: 0.1 내지 10Torr(바람직하게는 3Torr)
반응 가스의 유량: 10 내지 500sccm(바람직하게는 100sccm)
처리 시간: 0.1 내지 5초(바람직하게는 0.5초)
제2 퍼지 공정에서는, 아르곤 가스 등의 희가스나 질소 가스 등의 불활성 가스가 성막 장치(300) 내에 공급됨으로써, 기판(W) 상의 미반응된 원료 가스의 분자 등이 제거된다. 제2 퍼지 공정에서의 주된 처리 조건은, 상술한 제1 퍼지 공정에서의 처리 조건과 마찬가지이다.
흡착 공정, 제1 퍼지 공정, 반응 공정 및 제2 퍼지 공정을 포함하는 ALD 사이클이 소정 횟수 반복됨으로써, 예를 들어 도 12에 도시하는 바와 같이, 배리어막(51) 및 층간 절연막(52) 상에 유전체막(54)이 성막된다. 도 12는, 제2 실시 형태에 있어서 유전체막(54)이 성막된 후의 기판(W)의 일례를 도시하는 단면도이다.
여기서, 금속 배선(50) 상의 SAM(53)의 영역도 원료 가스나 반응 가스에 노출된다. 또한, SAM(53)에서의 유전체막(54)의 성막의 억제 능력은 완전하지 않다. 그 때문에, 상기 ALD 사이클이 반복됨으로써, 예를 들어 도 5에 도시된 바와 같이, SAM(53) 상에 유전체막(54)의 핵이 형성되는 경우가 있다. 또한, ALD 사이클의 반복에 의해 유전체막(54)이 성장하는 과정에서, 유전체막(54)이 가로 방향으로도 성장하여, 예를 들어 도 12에 도시하는 바와 같이, 유전체막(54)의 일부가 금속 배선(50)의 영역으로 돌출된다. 이에 의해, 유전체막(54)의 개구부의 폭이, 금속 배선(50)의 영역의 폭(ΔW0)보다도 좁은 폭(ΔW1)으로 된다.
이어서, 제1 제거 공정이 실행된다(S23). 스텝 S23의 제1 제거 공정은, 예를 들어 도 6에 도시된 같은 플라스마 처리 장치(400)에 의해 실행된다. 또한, 본 실시 형태의 플라스마 처리 장치(400)에는, 고주파 전원(421)이 마련되어 있지 않아도 된다. 제1 제거 공정에서는, 처리 가스가 플라스마화되어, 플라스마에 포함되는 이온 및 활성종의 적어도 어느 것이 기판(W) 상에 조사된다. 이에 의해, 금속 배선(50) 상의 SAM(53)이 여기되어, SAM(53)에 포함되는 불소 및 탄소와, SAM(53) 상에 형성된 유전체막(54)의 핵이 반응하여, 유전체막(54)의 핵은, 휘발성의 불소 화합물로 되어서 SAM(53) 상으로부터 제거된다.
또한, 플라스마에 포함되는 이온 및 활성종의 적어도 어느 것이 기판(W) 상에 조사됨으로써, 유전체막(54)에 인접하는 SAM(53)이 여기되어, SAM(53)에 포함되는 불소 및 탄소를 갖는 활성종이 생성된다. 그리고, 불소 및 탄소를 갖는 활성종과, SAM(53)에 인접하는 유전체막(54)의 측부가 반응한다. 이에 의해, 금속 배선(50)의 영역으로 돌출된 유전체막(54)의 측부는, 휘발성의 불소 화합물 혹은 불소와 탄소가 포함되는 휘발성의 화합물로 되어서 제거된다.
이에 의해, 예를 들어 도 13에 도시하는 바와 같이, 유전체막(54)의 개구부의 폭이, 금속 배선(50)의 영역의 폭(ΔW0)보다도 넓은 폭(ΔW2)으로 넓어진다. 도 13은, 제2 실시 형태에 있어서 SAM(53)이 제거된 후의 기판(W)의 일례를 도시하는 단면도이다. 이에 의해, 이 후의 공정에서 유전체막(54)의 개구부에 금속 배선(50)에 접속되는 비아가 형성된 경우에, 비아의 폭을 금속 배선(50)의 폭보다도 넓게 할 수 있어, 비아의 저항값의 상승을 억제할 수 있다. 또한, SAM(53)이 여기됨으로써 생성된 활성종은, 수명이 짧기 때문에, 유전체막(54)의 상면에 도달하기 전에 실활한다. 그 때문에, SAM(53)이 여기됨으로써 생성된 활성종에 의해 유전체막(54)의 상면은 거의 에칭되지 않는다.
본 실시 형태에 있어서, 스텝 S23에서 사용되는 처리 가스는, 예를 들어 수소 가스이다. 또한, 처리 가스로서는, 수소 함유 가스라면, 수소 가스 외에 암모니아 가스, 히드라진의 가스 및 메탄 등의 탄화수소 가스의 적어도 어느 것을 포함하는 가스를 사용할 수 있다. 또한, 스텝 S23이 실행됨으로써, 금속 배선(50) 상의 SAM(53)이 제거된다. 그 때문에, 본 실시 형태에서는, SAM(53)의 제거를 목적으로 한 제2 제거 공정은 실행되지 않는다.
스텝 S23의 제1 제거 공정에서의 주된 처리 조건은, 예를 들어 이하와 같다.
기판(W)의 온도: 50 내지 300℃(바람직하게는 150℃)
압력: 0.1Torr 내지 50Torr(바람직하게는 2Torr)
처리 가스의 유량: 200 내지 3000sccm(바람직하게는 1000sccm)
플라스마 생성용 고주파 전력: 50 내지 1000W(바람직하게는 200W)
처리 시간: 1 내지 60초(바람직하게는 10초)
이어서, 스텝 S21 내지 S23의 처리가 소정 횟수 실행되었는지 여부가 판정된다(S24). 소정 횟수란, 층간 절연막(52) 상에 소정의 두께의 유전체막(54)이 형성될 때까지 스텝 S21 내지 S23의 처리가 반복되는 횟수이다. 스텝 S21 내지 S23이 소정 횟수 실행되지 않은 경우(S24: "아니오"), 다시 스텝 S21에 나타내진 처리가 실행됨으로써, 예를 들어 도 14에 도시하는 바와 같이, 금속 배선(50)의 표면에 SAM(53)이 성막된다.
그리고, 다시 스텝 S22에 나타내진 처리가 실행됨으로써, 배리어막(51) 및 유전체막(54) 상에 유전체막(54)이 또한 성막된다. 이에 의해, 예를 들어 도 15에 도시하는 바와 같이, 유전체막(54)의 일부가 금속 배선(50)의 영역으로 다시 돌출되어, 유전체막(54)의 개구부의 폭이, 금속 배선(50)의 영역의 폭(ΔW0)보다도 좁은 폭(ΔW3)으로 된다.
그리고, 다시 스텝 S23에 나타내진 처리가 실행됨으로써, SAM(53)에 포함되는 불소 및 탄소를 갖는 활성종에 의해, SAM(53) 상의 유전체막(54)의 핵, 및 금속 배선(50)의 영역으로 돌출된 유전체막(54)의 측부가 제거된다. 이에 의해, 예를 들어 도 16에 도시하는 바와 같이, 유전체막(54)의 개구부의 폭이, 금속 배선(50)의 영역의 폭(ΔW0)보다도 넓은 폭(ΔW4)으로 넓어진다.
이와 같이, 스텝 S21 내지 S23이 반복됨으로써, 유전체막(54)의 개구부의 폭을, 금속 배선(50)의 영역의 폭(ΔW0)보다도 넓게 유지하면서, 금속 배선(50)의 주위에 임의의 두께의 유전체막(54)을 성막하는 것이 가능하게 된다.
이상, 제2 실시 형태에 대해서 설명하였다. 본 실시 형태에서의 제1 제거 공정에서는, 기판(W)의 표면에 이온 및 활성종의 적어도 어느 것이 조사됨으로써, SAM(53)에 인접하는 유전체막(54)의 측부가 제거된다. 이에 의해, 유전체막(54)의 개구부의 폭을, 금속 배선(50)의 영역의 폭보다도 넓게 할 수 있다.
또한, 본 실시 형태에서의 제1 제거 공정에서는, 기판(W)의 표면이 처리 가스의 플라스마에 노출됨으로써, 플라스마에 포함되는 이온 및 활성종의 적어도 어느 것이 기판(W)의 표면에 조사된다. 처리 가스는, 예를 들어 수소 함유 가스이다. 이에 의해, 기판(W)의 표면에 이온 및 활성종의 적어도 어느 것을 효율적으로 조사할 수 있다.
[기타]
또한, 본원에 개시된 기술은, 상기한 실시 형태에 한정되는 것은 아니며, 그 요지의 범위 내에서 다양한 변형이 가능하다.
예를 들어, 상기한 제1 실시 형태에서는, 스텝 S12의 제2 성막 공정에서 ALD에 의해 제3 막(14)이 성막되었지만, 개시의 기술은 이것에 한정되지 않는다. 다른 예로서, 스텝 S12의 제2 성막 공정에서는, CVD(Chemical Vapor Deposition)에 의해 제3 막(14)이 성막되어도 된다.
또한, 상기한 제1 실시 형태에서는, 스텝 S13의 제1 제거 공정에서, 기판(W)이 희가스의 플라스마에 노출됨으로써, 기판(W)의 표면에 플라스마에 포함되는 이온이 조사되었지만, 개시의 기술은 이것에 한정되지 않는다. 예를 들어 집속 이온빔 장치 등을 사용하여, 기판(W)의 표면에 이온이 조사되어도 된다.
또한, 상기한 제1 실시 형태에 있어서, 성막 시스템(100)에는, SAM 공급 장치(200), 성막 장치(300), 플라스마 처리 장치(400) 및 플라스마 처리 장치(500)가 각각 1대씩 마련되지만, 개시의 기술은 이것에 한정되지 않는다. 예를 들어, 플라스마 처리 장치(400)와 플라스마 처리 장치(500)는, 1대의 플라스마 처리 장치에 의해 실현되어도 된다. 또한, 예를 들어 성막 시스템(100)에는, 가장 시간이 걸리는 처리를 행하는 장치가 복수 마련되고, 그 이외의 처리에 대해서는 1대의 장치에서 실현하도록 해도 된다. 예를 들어, 스텝 S11의 처리에 시간이 걸릴 경우, 스텝 S11의 처리를 행하는 SAM 공급 장치(200)가 복수 마련되고, S12 내지 S14의 처리를 행하는 장치가 1대 마련되어도 된다. 이에 의해, 복수의 기판(W)을 처리하는 경우의 처리의 대기 시간을 삭감할 수 있다.
또한, 상기한 제2 실시 형태에서는, 제1 성막 공정, 제2 성막 공정 및 제1 제거 공정이 이 순번대로 반복 실행되지만, 개시의 기술은 이것에 한정되지 않는다. 예를 들어 도 17에 도시하는 바와 같이, 제1 성막 공정(S21), 제2 성막 공정(S22) 및 제1 제거 공정(S23)이 실행된 후에, 제1 성막 공정(S30) 및 제1 제거(S31)이 이 순번대로 1회 이상 실행되어도 된다. 도 17은, 제2 실시 형태에서의 성막 방법의 다른 예를 나타내는 흐름도이다. 스텝 S30의 제1 성막 공정에서 행하여지는 처리는, 스텝 S21의 제1 성막 공정에서 행하여지는 처리와 동일하고, 스텝 S31의 제1 제거 공정에서 행하여지는 처리는, 스텝 S23의 제1 제거 공정에서 행하여지는 처리와 동일하다. 도 17에 예시된 성막 방법에서는, 스텝 S22의 제2 성막 공정에서 충분한 두께의 유전체막(54)이 성막된다. 그리고, 스텝 S30의 제1 성막 공정과 스텝 S31의 제1 제거 공정이 반복됨으로써, 유전체막(54)의 개구부의 폭을 금속 배선(50)의 영역의 폭보다도 넓게 할 수 있다.
또한, 예를 들어 도 18에 도시하는 바와 같이, S21 내지 S23의 처리, 및 S30 내지 S32의 처리가 소정 횟수 반복되었는지 여부를 판정하는 처리(S33)가 실행되어도 된다. 이에 의해, 스텝 S22에서 유전체막(54)의 막 두께가 너무 커져서, 유전체막(54)의 개구부가 폐색되어버리는 것을 방지할 수 있다.
또한, 상기한 제2 실시 형태의 제1 제거 공정에서 사용되는 처리 가스는 수소 함유 가스이지만, 개시의 기술은 이것에 한정되지 않는다. 예를 들어, 처리 가스에는, 수소 함유 가스 이외에, 아르곤 가스 등의 희가스가 포함되어 있어도 된다.
또한, 금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 실제로, 상기한 실시 형태는 다양한 형태로 구현될 수 있다. 또한, 상기 실시 형태는, 첨부의 청구범위 및 그 취지를 일탈하지 않고, 다양한 형태에서 생략, 치환, 변경되어도 된다.
C: 캐리어
G: 게이트 밸브
W: 기판
10: 기재
11: 제1 막
12: 제2 막
13: SAM
14: 제3 막
15: 핵
100: 성막 시스템
101: 진공 반송실
102: 로드 로크실
103: 대기 반송실
104: 얼라인먼트실
105: 포트
106: 반송 기구
107: 암
108: 반송 기구
110: 제어 장치
200: SAM 공급 장치
300: 성막 장치
400: 플라스마 처리 장치
410: 처리 용기
411: 배기구
412: 배기관
413: 배기 장치
414: 개구
415: 절연 부재
420: 스테이지
421: 고주파 전원
430: 샤워 헤드
431: 천장판 보유 지지부
432: 천장판
433: 확산실
434: 유로
435: 관통구
436: 도입구
437: 고주파 전원
438: 가스 공급원
500: 플라스마 처리 장치
50: 금속 배선
51: 배리어막
52: 층간 절연막
53: SAM
54: 유전체막

Claims (11)

  1. 기판에 선택적으로 성막을 행하는 성막 방법에 있어서,
    표면에 제1 막과 제2 막이 노출되어 있는 기판을 준비하는 준비 공정과,
    불소 및 탄소를 포함하는 관능기를 갖고, 제3 막의 성막을 억제하는 자기 조직화 단분자막을 성막하기 위한 화합물을 상기 기판 상에 공급함으로써, 상기 제1 막 상에 상기 자기 조직화 단분자막을 성막하는 제1 성막 공정과,
    상기 제2 막 상에 상기 제3 막을 성막하는 제2 성막 공정과,
    상기 기판의 표면에 이온 및 활성종의 적어도 어느 것을 조사함으로써, 상기 자기 조직화 단분자막의 근방에 형성된 상기 제3 막을 제거하는 제1 제거 공정
    을 포함하고,
    상기 제3 막은 상기 제1 막보다도, 상기 자기 조직화 단분자막에 포함되는 불소 및 탄소와 화합하여 휘발성의 화합물을 만들기 쉬운 막인, 성막 방법.
  2. 제1항에 있어서, 상기 제1 제거 공정에서는,
    상기 기판의 표면에 이온 및 활성종의 적어도 어느 것이 조사됨으로써, 상기 자기 조직화 단분자막 상에 형성된 상기 제3 막의 핵이 제거되는, 성막 방법.
  3. 제1항에 있어서, 상기 제1 제거 공정에서는,
    상기 기판의 표면에 이온 및 활성종의 적어도 어느 것이 조사됨으로써, 상기 자기 조직화 단분자막에 인접하는 상기 제3 막의 측부가 제거되는, 성막 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 성막 공정, 상기 제2 성막 공정 및 상기 제1 제거 공정은, 이 순번대로 복수회 반복되는, 성막 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 성막 공정, 상기 제2 성막 공정 및 상기 제1 제거 공정이 실행된 후에, 상기 제1 성막 공정 및 상기 제1 제거 공정이 이 순번대로 1회 이상 실행되는, 성막 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 제거 공정 후에 실행되는, 상기 제1 막 상의 상기 자기 조직화 단분자막을 제거하는 제2 제거 공정을 더 포함하고,
    상기 제1 성막 공정, 상기 제2 성막 공정, 상기 제1 제거 공정 및 상기 제2 제거 공정은, 이 순번대로 복수회 반복되는, 성막 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 제거 공정에서는, 상기 기판의 표면이 처리 가스의 플라스마에 노출됨으로써, 상기 플라스마에 포함되는 이온 및 활성종의 적어도 어느 것이 상기 기판의 표면에 조사되는, 성막 방법.
  8. 제7항에 있어서, 상기 처리 가스는, 희가스 및 수소 함유 가스의 적어도 어느 것을 포함하는, 성막 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 막은, 금속막이며,
    상기 제2 막은, 절연막이며,
    상기 제3 막은, 산화막인, 성막 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 자기 조직화 단분자막을 성막하기 위한 화합물은, 상기 제1 막의 표면에 흡착되는 결합성 관능기와, 불소 및 탄소를 포함하는 기능성 관능기를 갖는, 성막 방법.
  11. 제10항에 있어서, 상기 자기 조직화 단분자막을 성막하기 위한 화합물은, 티올계 화합물, 유기 실란계 화합물, 포스폰산계 화합물 또는 이소시아나토계 화합물인, 성막 방법.
KR1020227009466A 2019-09-05 2020-08-24 성막 방법 KR20220050198A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019162078 2019-09-05
JPJP-P-2019-162078 2019-09-05
JPJP-P-2020-092874 2020-05-28
JP2020092874A JP2021044534A (ja) 2019-09-05 2020-05-28 成膜方法
PCT/JP2020/031752 WO2021044882A1 (ja) 2019-09-05 2020-08-24 成膜方法

Publications (1)

Publication Number Publication Date
KR20220050198A true KR20220050198A (ko) 2022-04-22

Family

ID=74863202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227009466A KR20220050198A (ko) 2019-09-05 2020-08-24 성막 방법

Country Status (5)

Country Link
US (1) US20220336205A1 (ko)
JP (1) JP2021044534A (ko)
KR (1) KR20220050198A (ko)
CN (1) CN114303230A (ko)
TW (1) TW202122617A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022033558A (ja) * 2020-08-17 2022-03-02 東京エレクトロン株式会社 成膜方法および成膜システム
JP2022137698A (ja) * 2021-03-09 2022-09-22 東京エレクトロン株式会社 成膜方法および成膜システム
US20230002890A1 (en) * 2021-07-02 2023-01-05 Applied Materials, Inc. Multiple surface and fluorinated blocking compounds
JP7426978B2 (ja) * 2021-12-08 2024-02-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2023136579A (ja) * 2022-03-17 2023-09-29 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2023142602A (ja) * 2022-03-25 2023-10-05 東京エレクトロン株式会社 成膜方法及び成膜装置
WO2024062634A1 (ja) * 2022-09-23 2024-03-28 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
JP2024064500A (ja) * 2022-10-28 2024-05-14 東京エレクトロン株式会社 成膜方法および成膜装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007501902A (ja) 2003-05-09 2007-02-01 エーエスエム アメリカ インコーポレイテッド 化学的不活性化を通じたリアクタ表面のパシベーション
JP2007533156A (ja) 2004-04-19 2007-11-15 フリースケール セミコンダクター インコーポレイテッド 金属からなるゲート電極を形成するための方法
JP2010540773A (ja) 2007-09-26 2010-12-24 イーストマン コダック カンパニー 無機材料の選択領域堆積法
JP2013520028A (ja) 2010-02-17 2013-05-30 エーエスエム アメリカ インコーポレイテッド 蒸着に対する反応部位の不活性化

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541144B2 (en) * 2017-12-18 2020-01-21 Lam Research Corporation Self-assembled monolayers as an etchant in atomic layer etching
TWI810808B (zh) * 2017-12-22 2023-08-01 美商應用材料股份有限公司 在導電表面上沉積阻擋層的方法
US10777411B1 (en) * 2019-05-31 2020-09-15 International Business Machines Corporation Semiconductor device with selective dielectric deposition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007501902A (ja) 2003-05-09 2007-02-01 エーエスエム アメリカ インコーポレイテッド 化学的不活性化を通じたリアクタ表面のパシベーション
JP2007533156A (ja) 2004-04-19 2007-11-15 フリースケール セミコンダクター インコーポレイテッド 金属からなるゲート電極を形成するための方法
JP2010540773A (ja) 2007-09-26 2010-12-24 イーストマン コダック カンパニー 無機材料の選択領域堆積法
JP2013520028A (ja) 2010-02-17 2013-05-30 エーエスエム アメリカ インコーポレイテッド 蒸着に対する反応部位の不活性化

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Adriaan J. M. Mackus, Marc J. M. Merkx, and Wilhelmus M. M. Kessels "From the Bottom-Up: Toward Area-Selective Atomic Layer Deposition with High Selectivity" Chem. Mater., 2019, 31(1), pp2-12
Fatemeh Sadat Minaye Hashemi, Bradlee R. Birchansky, and Stacey F. Bent "Selective Deposition of Dielectrics: Limits and Advantages of Alkanethiol Blocking Agents on Metal-Dielectric Patterns" ACS Appl. Mater. Interfaces, 2016, 8(48), pp33264-33272
G. S. Oehrlein, D. Metzler, and C. Li "Atomic Layer Etching at the Tipping Point: An Overview" ECS J. Solid State Sci. Technol. 2015 vol.4 no.6 N5041-N5053
Ming Fang and Johnny C. Ho "Area-Selective Atomic Layer Deposition: Conformal Coating, Subnanometer Thickness Control, and Smart Positioning" ACS Nano, 2015, 9(9), pp8651-8654

Also Published As

Publication number Publication date
CN114303230A (zh) 2022-04-08
JP2021044534A (ja) 2021-03-18
US20220336205A1 (en) 2022-10-20
TW202122617A (zh) 2021-06-16

Similar Documents

Publication Publication Date Title
KR20220050198A (ko) 성막 방법
CN108899266B (zh) 用于在金属层上沉积氧化硅的方法和装置
US10043709B2 (en) Methods for thermally forming a selective cobalt layer
US9595466B2 (en) Methods for etching via atomic layer deposition (ALD) cycles
TWI721022B (zh) 低介電常數含鋁蝕刻終止膜的形成方法
WO2021044882A1 (ja) 成膜方法
TW201718923A (zh) 含鋁與氮之物質的選擇性沈積
US20160326646A1 (en) Method for forming manganese-containing film
WO2022039032A1 (ja) 成膜方法および成膜システム
US10600685B2 (en) Methods to fill high aspect ratio features on semiconductor substrates with MOCVD cobalt film
CN110783188B (zh) 蚀刻方法和蚀刻装置
CN115190917A (zh) 具有可调整碳含量的碳氮化硅间隙填充
WO2022070909A1 (ja) 成膜方法及び成膜装置
US20220189778A1 (en) Method for forming film
KR20230110621A (ko) 성막 방법
US20210062330A1 (en) Selective cobalt deposition on copper surfaces
KR20230150367A (ko) 성막 방법 및 성막 시스템
WO2023282131A1 (ja) エッチング方法
US12062536B2 (en) Amorphous carbon for gap fill
WO2023176535A1 (ja) 成膜方法及び成膜装置

Legal Events

Date Code Title Description
WITB Written withdrawal of application