JP2007533156A - 金属からなるゲート電極を形成するための方法 - Google Patents

金属からなるゲート電極を形成するための方法 Download PDF

Info

Publication number
JP2007533156A
JP2007533156A JP2007508363A JP2007508363A JP2007533156A JP 2007533156 A JP2007533156 A JP 2007533156A JP 2007508363 A JP2007508363 A JP 2007508363A JP 2007508363 A JP2007508363 A JP 2007508363A JP 2007533156 A JP2007533156 A JP 2007533156A
Authority
JP
Japan
Prior art keywords
metal layer
region
blocking structure
layer
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007508363A
Other languages
English (en)
Other versions
JP4757867B2 (ja
JP2007533156A5 (ja
Inventor
オー． アディトゥトゥ、オルブンミ
エム． マイケルソン、リン
シー． ユー、キャスリーン
ジュニア、ロバート イー． ジョーンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007533156A publication Critical patent/JP2007533156A/ja
Publication of JP2007533156A5 publication Critical patent/JP2007533156A5/ja
Application granted granted Critical
Publication of JP4757867B2 publication Critical patent/JP4757867B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一の実施形態では、ゲート誘電体層（１８）を基板（１０）の上に形成し、次に第１金属層（２６）を、ゲート誘電体層（１８）の内、第１素子タイプが形成される予定の部分の上に選択的に堆積させる。第１金属層（２６）とは異なる第２金属層（２８）は、ゲート誘電体層（１８）の内、第２素子タイプが形成される予定の露出部分の上に選択的に形成される。第１及び第２素子タイプの各々は異なる仕事関数を有することになる、というのは、第１及び第２素子タイプの各々が、ゲート誘電体と直接コンタクトする異なる金属を含むことになるからである。一の実施形態では、第１金属層（２６）の選択的堆積は、ＡＬＤにより、かつ阻止層（２４）を使用することにより行なわれ、阻止層は、第１金属層（２６）を、ゲート誘電体層（１８）の内、阻止層（２４）によって覆われない部分の上にのみ選択的に堆積させることができるようにゲート誘電体層（１８）の上に選択的に形成される。

Description

本発明は概して半導体処理に関し、特に例えばデュアルメタルゲート積層構造に使用することができる金属を有するゲート電極の形成に関する。
半導体技術が進歩するにつれて、半導体素子のサイズが益々小さくなるので、素子を小さくすることができることが望ましい。素子を適切に小さくすることができるためには、閾値電圧を素子縮小に応じて調整することができることが必要となる。しかしながら、ポリシリコンゲートの場合、必要な駆動電流を維持しながら閾値電圧を適切に調整することは難しい、または不可能である。従って、この技術分野では、所望の閾値電圧レベルの縮小素子を実現するためにポリシリコンではなく、金属の使用を模索し始めている。金属を素子のゲート電極積層構造の内部のゲート誘電体の上に直接設けることにより、仕事関数差に応じた特性を向上させることができる。すなわち、ゲート誘電体と直接コンタクトする異なる金属を使用することにより異なる仕事関数が得られる。従って、異なる仕事関数を持つゲート電極を必要とするＰＭＯＳ素子及びＮＭＯＳ素子は共に、それぞれのゲート誘電体と直接コンタクトする異なる金属を使用して形成する必要がある。しかしながら、このデュアルメタルゲート積層構造を実現するためには問題が生じる。
例えば、今日知られているデュアルメタルゲート積層構造を実現するための一のアプローチでは、第１金属層を、ゲート誘電体の上にブランケット堆積法により堆積させる（この場合、この第１金属層を使用して、例えばＰＭＯＳ素子のような第１タイプの素子の金属材料ゲート電極積層構造を形成することができる）。しかしながら、次にこの第１金属層を、ゲート誘電体の内、金属材料ゲート電極積層構造内部のゲート誘電体とコンタクトする異なる金属層を必要とする、例えばＮＭＯＳ素子のような第２タイプの素子を形成するために使用される部分から除去する必要がある。従って、第１金属層をゲート誘電体層の一部分から除去した後、第２金属層を形成する必要がある（この場合、第２金属層を使用して、第２タイプの素子の金属材料ゲート電極積層構造を形成することができる）。
この先行技術による問題解決法では、第１金属層の一部分は従来のフォトリソグラフィ法を使用するドライエッチングまたはウェットエッチングのいずれかによって除去する。しかしながら、第１金属層を堆積させ、そして続いてゲート誘電体の一部分から除去することによって、多くの問題が生じて素子の特性を劣化させる。例えば、エッチングによって第１金属層のエッチング不足が生じて第１金属層の残渣材料がゲート誘電体の上に残り、この残渣材料が、結果として得られる素子の仕事関数に悪影響を及ぼす。別の方法として、第１金属層を続いてエッチングすると、下地のゲート誘電体のオーバーエッチングが生じて、第２金属電極が形成される予定の領域のゲート誘電体の膜厚が薄くなるので望ましくない。
上述のように、金属材料ゲート電極の金属層が下地のゲート誘電体と直接コンタクトする構成の金属材料ゲート電極を有するトランジスタを形成することができることが望ましい。これによって、例えばスケーラビリティが高くなり、かつ仕事関数差に応じた特性を向上させることができる。更に、異なるタイプの素子（例えば、ＰＭＯＳ素子及びＮＭＯＳ素子のような）では通常、異なる金属層が、これらの素子の該当するゲート電極積層構造の内部の下地ゲート誘電体とコンタクトして、所望の仕事関数を実現する必要がある。
従って、本発明の一の実施形態では、ゲート誘電体層を形成し、次に第１金属層を、ゲート誘電体層の内、素子が第１金属層を使用して形成されることになる部分の上に選択的に堆積させる。第１金属層を選択的に堆積させた後、第１金属層とは異なる第２金属層を、ゲート誘電体層の内、素子が第２金属層を使用して形成されることになる残りの露出部分の上に選択的に形成することができる。一の実施形態では、第１金属層を選択的に堆積させる処理は阻止層を使用して行なわれ、この阻止層をゲート誘電体層の上に選択的に形成して、第１金属層を、ゲート誘電体層の内、阻止層によって覆われない部分の上にのみ選択的に堆積させることができるようにする。
本発明の実施形態について、図１〜８を参照しながら以下に更に詳細に記載する。
当業者であれば、これらの図における構成要素が説明を簡単かつ明瞭にするために示され、そして必ずしも寸法通りには描かれていないことが分かるであろう。例えば、これらの図における幾つかの構成要素の寸法を他の構成要素に対して誇張して描いて本発明の実施形態を理解し易くしている。
図１は、本発明の一の実施形態による半導体構造１１を示している。ここで、一の実施形態では、半導体１１は半導体ウェハの一部分とすることができることに留意されたい。図１の半導体構造１１は基板１０を含み、この基板は、絶縁領域１６と、基板１０及び絶縁領域１６を覆うゲート誘電体層１８と、を有する。ここで、別の実施形態では、ゲート誘電体層１８は絶縁領域１６を覆う必要はないことに留意されたい。図１の半導体構造１１は２つの領域、すなわち第１素子領域１２及び第２素子領域１４に分割される。素子領域１２及び１４は、基板１０の内、異なるタイプの素子が形成されることになる領域を画定する。例えば、一の実施形態では、素子領域１２はＮＭＯＳ素子が形成されることになるＮＭＯＳ素子領域に対応し、そして素子領域１４はＰＭＯＳ素子が形成されることになるＰＭＯＳ素子領域に対応する。しかしながら、別の実施形態では、素子領域１２はＰＭＯＳ素子領域に対応することができ、そして素子領域１４はＮＭＯＳ素子領域に対応することができることに留意されたい。更に別の実施形態では、素子領域１２及び１４は、異なる素子が形成されることになるいずれかのタイプの領域とすることができる。また、半導体構造１１は、異なるタイプの素子が形成されることになるどのような数の素子領域も、必要に応じて含むことができることに留意されたい。
一の実施形態では、基板１０は、例えばシリコン基板、砒化ガリウム基板、シリコンゲルマニウム基板、ゲルマニウム基板などのような半導体基板である。一の実施形態では、基板１０はバルク基板を含むが、別の実施形態では、基板１０は、例えば埋め込み酸化膜のような絶縁物を覆ういずれかのタイプの半導体材料（例えば、シリコン、砒化ガリウム、シリコンゲルマニウム、ゲルマニウムなどのような）を有するシリコンオンインシュレータ（ＳＯＩ）基板を含むことができる。ゲート誘電体層１８は、例えば酸化ハフニウム、ケイ酸ハフニウム、ケイ酸ジルコニウム、酸化ジルコニウム、酸化タンタル、酸化チタン、酸窒化シリコンなどのようないずれかのタイプのゲート誘電体材料を含むことができる。ゲート誘電体層１８は従来の方法を使用して形成することができる。図示の実施形態では、ゲート誘電体層１８は領域１２及び１４の両方を覆うように形成されるが、別の実施形態では、領域１２及び１４の各々が異なるタイプのゲート誘電体材料を含んで、第１ゲート誘電体層が基板１０を領域１２において覆い、そして第１ゲート誘電体層とは異なる第２ゲート誘電体層が基板１０を領域１４において覆うようにすることができることに留意されたい。また、基板１０は、素子を形成するためのウェル注入層（図示せず）を必要に応じて含むこともできることに留意されたい。これらのウェル注入層は、この技術分野で公知の従来のイオン注入法を使用して形成することができる。
図２は、基板１０の上に位置合わせされる刻印マスク２０を備える半導体構造１１を示している。刻印マスク２０は、刻印マスク２０の内、刻印マスク２０の表面２１を超える隆起部分（ｐｒｏｕｄ ｐｏｒｔｉｏｎ）２３を覆う阻止材料２２を含む。刻印マスク２０の隆起部分または複数の隆起部分は、基板の表面に押し付けたときに、刻印マスク２０の残りの部分（隆起していない部分）が基板の表面にコンタクトしない状態で基板にコンタクトする部分に対応する。従って、隆起部分上の材料はコンタクトすると、基板の表面に型押しされる、または印刷される。一の実施形態では、刻印マスク２０は弾性材料により作製される。
従って、図２によれば、刻印マスク２０は隆起部分２３を含み、この隆起部分は基板１０に適切に位置合わせされると、半導体構造１１の素子領域１２に対応するように位置して、阻止材料２２が、当該材料を押し付けたときに、領域１２に塗布されるが領域１４には塗布されないようになる。ここで、阻止材料２２は種々の方法により刻印マスク２０の隆起部分の上に配置することができることに留意されたい。例えば、一の実施形態では、刻印マスク２０は、一塊の阻止材料に浸漬して、刻印マスク２０の隆起部分のみが阻止材料に接触するようにすることができる（このようにして、表面２１のような残りの表面には阻止材料が全く付着しない）。別の方法として、阻止材料を刻印マスク２０に、例えばローラを使用して押し付けることができ、このローラは、阻止材料を刻印マスク２０の隆起部分に転写するが、表面２１のような刻印マスク２０の残りの表面に阻止材料を転写することはない。
図３は、刻印マスク２０を使用して押し付けた後の半導体構造１１を示している。すなわち、刻印マスク２０を半導体構造１１に押し付けて、隆起部分２３（表面２１ではなく）がゲート誘電体層１８にコンタクトするようにする。刻印マスク２０を持ち上げた後、阻止材料２２の全て、または一部分が領域１２のゲート誘電体層１８の上に残るので、阻止層２４が半導体構造１１の領域１４内ではなく、領域１２内のゲート誘電体層１８の上に形成されることに注目されたい。すなわち、刻印マスク２０を使用することによって、阻止層２４をゲート誘電体層１８の一部分（この場合、例えばこれらの部分は図３の領域１２に対応する）の上に選択的に形成することができる。一の実施形態では、阻止層２４は、例えば有機シラン及び自己組織化単分子層（ＳＡＭｓ）のようなメチル基を含む。また、一の実施形態では、阻止層２４は、この層がメチル基を含む表面部分または表面層を含む限り、どのような数の材料、及びどのようなタイプの材料も含むことができる。一の実施形態では、十分な阻止材料２２を使用して、ゲート誘電体１８上に形成される阻止層２４を十分に厚くして、領域１２の全ての核形成サイトを確実に少なくとも一つの阻止材料単分子層で覆うようにする。別の実施形態では、阻止層２４はゲート誘電体層１８の一部分の上に、従来のフォトリソグラフィ法を使用して選択的に形成することができる。更に別の実施形態では、阻止層２４は感光性ポリマーである。この実施形態では、感光性ポリマーはメタクリレート系ポリマーとすることができる。
図４は、第１金属層２６を領域１４のゲート誘電体層１８の上に形成した後の半導体構造１１を示している。図４に示すように、第１金属層２６をゲート誘電体層１８の上に、例えば原子層堆積法（ＡＬＤ）を使用して選択的に堆積させる。阻止層２４によって、第１金属層２６が領域１２内部のゲート誘電体層２６の上に形成されることがないようにする。従って、第１金属層２６は領域１４内のゲート誘電体層１８と直接コンタクトするが、阻止層２４が形成される位置には形成されないことに注目されたい。これは、阻止層２４が領域１２内のゲート誘電体層１８の核形成サイトを覆って（そして核形成サイトの形成を阻止する）、金属層が第１金属層２６をＡＬＤにより形成している間に領域１２内に形成されることがないようにしているからでる。ここで、別の実施形態では、選択化学気相成長（ＣＶＤ）プロセスを使用して第１金属層２６を領域１４に形成することができることに注目されたい。選択ＣＶＤを用いる場合、阻止層２４によって、第１金属層２６が領域１２内に形成されるのを防止することもできる、というのは、阻止層２４が核形成サイトの形成を阻止するからである。
図５は、阻止層２４を除去した、または無効（ｎｅｕｔｒａｌｉｚａｔｉｏｎ）にした後の半導体構造１１を示している。一の実施形態では、阻止層２４はアニールプロセスを使用して除去する。例えば、少なくとも１００℃、または好適には約１００〜９００℃の範囲の温度のアニールを使用することができる。このアニールによって、阻止層２４を脱離させる、または昇華させることができる。別の方法として、例えばプラズマ処理、プラズマエッチング、または紫外線（ＵＶ）照射のような他の方法を使用して阻止層２４を除去することができる。
図６は、第２金属層２８をゲート誘電体１８の露出部分、及び第１金属層２６の上に形成した後の半導体構造１１を示している。一の実施形態では、第２金属層２８はブランケット堆積法により形成される。しかしながら、別の実施形態では、第２金属層２８は異なる方法で形成することができる。例えば、別の実施形態では、第２金属層２８は、当該金属層がゲート誘電体層１８の露出部分の上（すなわち、領域１２内）に形成され、かつ領域１４の第１金属層２６の上には形成されない、または領域１４の第１金属層２６の一部分の上にのみ形成されるように形成することができる。ここで、第２金属層２８は領域１２のゲート誘電体層１８と直接コンタクトすることに注目されたい。従って、領域１２では、第２金属層２８がゲート誘電体層１８と直接コンタクトし、そして領域１４では、第１金属層２６がゲート誘電体層１８と直接コンタクトする。従ってこれにより、異なる仕事関数を領域１２及び１４の各々に形成される素子において実現することができる。
更に図６によれば、第２金属層２８を形成した後に、ポリシリコンゲート層３０（多結晶シリコンゲート層３０とも呼ぶ）が第２金属層２８を覆って形成される。ポリシリコンゲート層３０を形成した後、反射防止コーティング（ＡＲＣ）層がポリシリコンゲート層３０を覆って形成される。ここで、別の実施形態では、上に示す例よりも多い、少ない、または上に示す例とは異なる層を、第２金属層２８を覆って形成することができることに留意されたい。例えば、どのような数の異なる層も、ポリシリコン層３０の代わりに、またはポリシリコン層３０の他に使用することができる。また、ＡＲＣ層３２を設けるかどうかは任意であり、使用する後続のフォトリソグラフィプロセスによって変わる。ポリシリコンゲート層３０及びＡＲＣ層３２（または、第２金属材料ゲート層２８を覆う所望の他のいずれかの層）を形成した後、パターニング済みマスク層３４をＡＲＣ層３２の上に形成する（この場合、パターニング済みマスク層３４は従来のプロセスを使用して形成することができる）。図示の実施形態では、パターニング済みマスク層３４は第１素子のゲート電極積層構造を領域１２に、そして第２素子のゲート電極積層構造を領域１４に画定するように機能する。ここで、別の実施形態では、パターニング済みマスク層３４を使用してどのような数のゲート積層構造も画定することができ、いずれの数のゲート電極積層構造とするかは、希望する素子の数によって変わる。また、別の実施形態では、ポリシリコン層３０及びＡＲＣ層３２を設けずに、パターニング済みマスク層３４が第２金属材料層２８の上に直接形成されるようにすることができることに注目されたい。第２金属材料層２８が第１金属層２６の上には形成されない更に別の実施形態では、パターニング済みマスク層３４は領域１２の第２金属層２８の上に、かつ領域１４の第１金属層２６の上に直接形成することができる。
図示の実施形態では、領域１２のパターニング済みマスク層３４によって画定されるゲート電極積層構造はＰＭＯＳタイプのゲート電極積層構造に対応し、そして領域１４のパターニング済みマスク層３４によって画定されるゲート電極積層構造はＮＭＯＳタイプのゲート電極積層構造に対応する。従って、一の実施形態では、第１金属層２６は、例えば窒化チタン、イリジウム、酸化イリジウム、ルテニウム、酸化ルテニウム、窒化タンタルなどを含むことができ、そして第２金属層２８は、例えばタンタルシリコン窒化物、炭化タンタル、金属ホウ化物、金属シリコン窒化物、金属炭化物などを含むことができる。しかしながら、別の実施形態では、異なる金属、または複数の金属の組み合わせを第１金属層２６及び第２金属層２８の内部に使用することができ、いずれの金属を使用するかは、形成する素子によって変わることに留意されたい。例えば、領域１２のパターニング済みマスク層３４によって画定されるゲート電極積層構造はＮＭＯＳ素子に対応し、そして領域１４のパターニング済みマスク層３４によって画定されるゲート電極積層構造はＰＭＯＳ素子に対応することができ、更に第１及び第２金属層の材料はそれに従って選択することができる。一の実施形態では、第１金属層２６及び第２金属層２８の膜厚は、約３０オングストローム〜５００オングストロームの範囲である。
図７は、ゲート電極積層構造３６を領域１２のゲート誘電体層１８の上に、そしてゲート電極積層構造４０を領域１４のゲート誘電体層１８の上に形成した後の半導体構造１１を示している。従って、パターニング済みマスク層３４を形成した後、従来のエッチングプロセスを使用してゲート電極積層構造３６及び４０を形成することができる。次に、パターニング済みマスク層３４を除去する。図７に示すように、ゲート電極積層構造３６は、第２金属層２８により構成される第１金属層３８、ポリシリコンゲート層３０により構成されるポリシリコンゲート層４１、及びＡＲＣ層３２により構成されるＡＲＣ層４３を含む。ゲート電極積層構造４０は、第１金属層２６により構成される第１金属層４２、第２金属層２８により構成される第２金属層４４、ポリシリコンゲート層３０により構成されるポリシリコンゲート層４６、及びＡＲＣ層３２により構成されるＡＲＣ層４８を含む。従って、ゲート電極積層構造３６及び４０の各々は、ゲート誘電体層１８と領域１２及び１４のそれぞれにおいて直接コンタクトする異なる金属層（それぞれ３８及び４２）を含むので、異なる仕事関数が実現することに注目されたい。（層３８，４１，４３，４２，４４，４６，及び４８は構造３８，４１，４３，４２，４４，４６，及び４８とそれぞれ呼ぶこともできることに留意されたい）。
ここで、別の実施形態では、ゲート電極積層構造３６及び４０はどのような数の層を含むこともでき、この場合、図示の実施形態はゲート積層構造３６及び４０のほんの一例を提示しているに過ぎないことに留意されたい。例えば、一の実施形態では、ゲート電極積層構造３６及び４０の各々は、ゲート層を１つだけ含む（例えば、ゲート層４１，４３，４４，４６，及び４８を含まないで、ゲート層３８及びゲート層４２だけを含む構造のような）ことができる、またはゲート電極積層構造３６及び４０の各々はどのような数のゲート層を含むこともできる。別の構成として、他のタイプのゲート電極積層構造を形成することができる。
図８は、ほぼ完成した素子６６を領域１２に、そしてほぼ完成した素子６８を領域１４に形成した後の半導体構造１１を示し、この場合、後続の処理は従来の方法を使用して実行することができる。（素子６６及び６８はトランジスタ６６及び６８と呼ぶことができることに注目されたい）。素子６６は、ゲート電極積層構造３６の側壁に隣接するサイドウォールスペーサ５０、及び基板１０の内部で横方向に延在し、かつゲート誘電体５２（ゲート誘電体１８により構成される）の一部分の下に位置するソース／ドレイン領域５４及び５６を含む。ここで、スペーサ５０、及びソース／ドレイン領域５４及び５６は従来のプロセスを使用して形成することができることに留意されたい。例えば、スペーサ５０は材料を１つだけ含むことができる、または複数の材料を含むことができる。図示の実施形態では、ソース／ドレイン領域５４及び５６はエクステンション領域及びディープ注入領域を含むが、別の実施形態では、異なるタイプのソース／ドレイン領域を形成することができる。領域１４の素子６８は、ゲート電極積層構造４０の側壁に隣接するサイドウォールスペーサ５８、及び基板１０の内部で横方向に延在し、かつゲート誘電体６０（ゲート誘電体１８により構成される）の一部分の下に位置するソース／ドレイン領域６２及び６４を含む。ここで、スペーサ５８、及びソース／ドレイン領域６２及び６４は従来のプロセスを使用して形成することができることに留意されたい。例えば、スペーサ５８は材料を１つだけ含むことができる、または複数の材料を含むことができる。図示の実施形態では、ソース／ドレイン領域６２及び６４はエクステンション領域及びディープ注入領域を含むが、別の実施形態では、異なるタイプのソース／ドレイン領域を形成することができる。別の実施形態では、素子６６及び６８は、結果として異なる構造を有するように、図８を参照しながら例示し、そして記載した方法とは異なる方法を使用するが、上述の第１金属層２６の選択的堆積は使用するようにして形成することができる。
従って、第１金属層２６を、阻止層２４（この層は選択的に形成することができる）を使用して選択的に形成することにより、先行技術による方法が示す問題を回避しながら、どのようにしてデュアルメタルゲート積層構造を実現することができるかが理解できる。すなわち、上に記載した先行技術による問題解決法とは異なり、第１金属層２６を選択的に形成することにより、金属材料ゲート層の内、ゲート誘電体層１８を覆う部分をエッチング除去する必要を無くすことができる。これにより、ゲート誘電体層１８をオーバーエッチングする危険を無くすことができる。また、金属層の一部分をエッチング除去する必要が無いので、金属層のエッチングに起因する金属層からの残渣材料を発生させる危険も無くすことができる。従って、本明細書に記載する実施形態によってデュアルメタルゲート積層構造を改善することができ、ゲート誘電体層と直接コンタクトする異なる金属を必要とする素子を形成することができる。
これまでの明細書では、本発明について特定の実施形態を参照しながら記載してきた。しかしながら、この技術分野の当業者であれば、種々の変形及変更を、以下の請求項に示す本発明の技術範囲から逸脱しない範囲において加え得ることが分かるであろう。従って、明細書及び図は本発明を制限するのではなく、単なる例示として捉えられるべきであり、このような変形は全て、本発明の技術範囲に含まれるべきものである。
効果、他の利点、及び技術的問題に対する解決法について、特定の実施形態に関して上に記載してきた。しかしながら、効果、利点、及び問題解決法は、更には効果、利点、または問題解決法をもたらし、またはさらに顕著にし得るいかなる要素（群）も、いずれかの請求項または全ての請求項の必須の、必要な、または基本的な特徴または要素であると解釈されるべきではない。本明細書で使用されるように、「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」という用語、または他の全てのこれらの変形は包括的な意味で適用されるものであり、一連の要素を備えるプロセス、方法、製品、または装置がこれらの要素のみを含むのではなく、明らかには列挙されていない、またはそのようなプロセス、方法、製品、または装置に固有の他の要素も含むことができる。
本発明は例を通して示され、そして添付の図によって制限されるものではなく、これらの図では、同様の参照記号は同様の構成要素を指す。
本発明の一の実施形態による基板の断面図を示し、この基板は、当該基板を覆うゲート誘電体層を有する。 本発明の一の実施形態による図１の基板、及び基板の上に位置合わせされる刻印マスクの断面図。 本発明の一の実施形態による、刻印マスクを押圧した後の図２の基板、及び基板の或る領域の上に形成される、結果として得られる阻止層の断面図。 本発明の一の実施形態による、第１金属層を選択的に堆積させた後の図３の基板の断面図。 本発明の一の実施形態による、阻止層を除去した後の図４の基板の断面図。 本発明の一の実施形態による、第２金属材料ゲート層、ポリシリコンゲート層、反射防止コーティング（ＡＲＣ）層、及びパターニング済みマスク層を形成した後の図５の基板の断面図。 本発明の一の実施形態による、ゲート電極積層構造をパターニング済みマスク層を使用して形成した後の、かつパターニング済みマスク層を除去した後の図６の基板の断面図。 本発明の一の実施形態による、２つのほぼ完成した素子を基板の異なる領域の内部に形成した後の図７の基板の断面図。

Claims (39)

  1. 第１金属層をウェハの第２領域のゲート誘電体の上ではなく、ウェハの第１領域のゲート誘電体の上に選択的に堆積させる工程と、
    第２金属層を第２領域のゲート誘電体の上に堆積させる工程と、
    第１金属層により形成される構造物を有した、第１トランジスタの第１ゲート電極積層構造を第１領域に形成する工程と、
    第２金属層により形成される構造物を有する、第２トランジスタの第２ゲート電極積層構造を第２領域に形成する工程とを備える、トランジスタの製造方法。
  2. 第１トランジスタはＰＭＯＳトランジスタであり、第２トランジスタはＮＭＯＳトランジスタである、請求項１記載の方法。
  3. 第１トランジスタはＮＭＯＳトランジスタであり、第２トランジスタはＰＭＯＳトランジスタである、請求項１記載の方法。
  4. 第２金属層を堆積させる処理では更に、第２金属層を第１領域の第１金属層の上に堆積させ、
    第１ゲート電極積層構造は第２金属層により形成される構造を第１金属層の上に含む、請求項１記載の方法。
  5. 阻止構造を第２領域のゲート誘電体の上に形成する工程をさらに備え、前記阻止構造により、第１金属層が第２領域のゲート誘電体の上に堆積するのを阻止する、請求項１記載の方法。
  6. 阻止構造による阻止は、核形成サイトが第２領域のゲート誘電体の上に形成されるのを阻止することにより行なわれる、請求項５記載の方法。
  7. 阻止構造は自己組織化単分子層であることを特徴とする、請求項５記載の方法。
  8. 阻止構造は有機シランを含む、請求項５記載の方法。
  9. 阻止構造はメチル基を含む、請求項５記載の方法。
  10. 阻止構造はメタクリレート系ポリマーを含む、請求項５記載の方法。
  11. 阻止構造は感光性ポリマーを含む、請求項５記載の方法。
  12. 阻止構造を形成する処理では更に、阻止構造を第１領域のゲート誘電体の上ではなく、第２領域のゲート誘電体の上に選択的に形成する、請求項５記載の方法。
  13. 阻止構造を選択的に形成する処理では、刻印を押し付けることによって阻止構造を形成する、請求項１２記載の方法。
  14. 阻止構造を選択的に形成する処理では、阻止構造の材料を印刷押し付けによって塗布する、請求項１３記載の方法。
  15. 阻止構造の材料を印刷押し付けによって塗布する処理では、ウェハに阻止構造材料層を有する刻印マスクを、当該マスクの内、第２領域に対応する位置で押し付ける、請求項１４記載の方法。
  16. マスクの前記位置はマスクの隆起部分である、請求項１５記載の方法。
  17. 第１金属層を堆積させた後に、かつ第２金属層を堆積させる前に、阻止構造を無効にする工程をさらに備える、請求項５記載の方法。
  18. 阻止構造を無効にする工程では、阻止構造を除去する、請求項１７記載の方法。
  19. 阻止構造を無効にする工程では更に、ウェハを１００℃以上に加熱する、請求項１７記載の方法。
  20. 阻止構造を無効にする工程では更に、阻止構造をプラズマ処理する、請求項１７記載の方法。
  21. 阻止構造を無効にする処理では更に、阻止構造をプラズマエッチングする、請求項１７記載の方法。
  22. 阻止構造を無効にする工程では更に、阻止構造に紫外（ＵＶ）光を照射する、請求項１７記載の方法。
  23. 第１金属層は、タンタルシリコン窒化物、炭化タンタル、金属ホウ化物、金属シリコン窒化物、及び金属炭化物の内の一つを含む、請求項１記載の方法。
  24. 第１金属層は、窒化チタン、イリジウム、酸化イリジウム、ルテニウム、酸化ルテニウム、及び窒化タンタルの内の一つを含む、請求項１記載の方法。
  25. 第１金属層は、原子層堆積（ＡＬＤ）プロセスを使用して選択的に堆積させる、請求項１記載の方法。
  26. 第１金属層は、化学気相成長（ＣＶＤ）プロセスを使用して選択的に堆積させる、請求項１記載の方法。
  27. ポリシリコン層を第１領域の第１金属層の上に、かつポリシリコン層を第２領域の第２金属層の上に形成する工程をさらに備え、
    第１ゲート電極積層構造は、ポリシリコン層により形成される構造を第１領域の第１金属層の上に備え、
    第２ゲート電極積層構造は、ポリシリコン層により形成される構造を第２領域の第２金属層の上に備える、請求項１記載の方法。
  28. 第１金属層は第１の仕事関数を有し、かつ第２金属層は第２の仕事関数を有し、第１の仕事関数は第２の仕事関数とは異なる、請求項１記載の方法。
  29. 阻止構造をウェハの第２領域の誘電体の上ではなく、ウェハの第１領域の誘電体の上に選択的に形成する工程と、
    金属層を第２領域の誘電体の上に選択的に堆積させ、阻止構造によって、金属層が第１領域の誘電体の上に堆積するのを阻止する工程と、
    金属層により形成される構造物を備えた、トランジスタのゲート電極積層構造を第２領域に形成する工程とを備える、トランジスタの製造方法。
  30. 第２金属層を第１領域の誘電体の上に堆積させる工程と、
    第２金属層により形成される構造物を備えた、第２トランジスタの第２ゲート電極積層構造をウェハの第１領域に形成する工程とをさらに備える、請求項２９記載の方法。
  31. 金属層を堆積させた後に、かつ第２金属層を堆積させる前に、阻止構造を無効にする工程をさらに備える、請求項３０記載の方法。
  32. 金属層を堆積させた後に、かつゲート電極積層構造を形成する前に、阻止構造を無効にする工程をさらに備える、請求項２９記載の方法。
  33. 阻止構造はメチル基を含む、請求項２９記載の方法。
  34. 阻止構造は有機シランを含む、請求項２９記載の方法。
  35. 阻止構造は自己組織化単分子層として特徴付けられる、請求項２９記載の方法。
  36. 阻止構造を選択的に形成する処理では、刻印を押し付けることにより阻止構造を形成する、請求項２９記載の方法。
  37. 阻止構造を選択的に形成する処理では、阻止構造の材料を印刷押し付けによって塗布する、請求項２９記載の方法。
  38. 阻止構造をウェハの第２領域のゲート誘電体の上ではなく、ウェハの第１領域のゲート誘電体の上に選択的に形成する工程と、
    原子層堆積プロセスを使用して、第１金属層が第１領域のゲート誘電体の上に堆積するのを阻止しながら、第１金属層を第２領域のゲート誘電体の上に選択的に堆積させる工程と、
    第２金属層を第１領域のゲート誘電体の上に堆積させる工程と、
    第２金属層により形成される構造物を備えた、第１トランジスタの第１ゲート電極積層構造を第１領域に形成する工程と、
    第１金属層により形成される構造物を備えた、第２トランジスタの第２ゲート電極積層構造を第２領域に形成する工程とを備える、トランジスタの製造方法。
  39. 第１トランジスタ及び第２トランジスタのソース／ドレイン領域を形成する工程をさらに備える、請求項３８記載の方法。
JP2007508363A 2004-04-19 2005-03-22 金属からなるゲート電極を形成するための方法 Expired - Fee Related JP4757867B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/827,202 2004-04-19
US10/827,202 US7030001B2 (en) 2004-04-19 2004-04-19 Method for forming a gate electrode having a metal
PCT/US2005/009620 WO2005106938A1 (en) 2004-04-19 2005-03-22 Method for forming a gate electrode having a metal

Publications (3)

Publication Number Publication Date
JP2007533156A true JP2007533156A (ja) 2007-11-15
JP2007533156A5 JP2007533156A5 (ja) 2008-05-08
JP4757867B2 JP4757867B2 (ja) 2011-08-24

Family

ID=35096814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007508363A Expired - Fee Related JP4757867B2 (ja) 2004-04-19 2005-03-22 金属からなるゲート電極を形成するための方法

Country Status (6)

Country Link
US (1) US7030001B2 (ja)
EP (1) EP1776715B1 (ja)
JP (1) JP4757867B2 (ja)
KR (1) KR20070014152A (ja)
CN (1) CN100437939C (ja)
WO (1) WO2005106938A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245324A (ja) * 2005-03-03 2006-09-14 Toshiba Corp 半導体装置及びその製造方法
JP2009517872A (ja) * 2005-12-01 2009-04-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 結合されたステッパおよび堆積ツール（堆積装置および堆積層の形成方法）
JP2020002452A (ja) * 2018-07-02 2020-01-09 東京エレクトロン株式会社 選択的に膜を形成する方法およびシステム
KR20210100532A (ko) 2020-02-06 2021-08-17 도쿄엘렉트론가부시키가이샤 성막 방법
KR20210139299A (ko) 2019-03-13 2021-11-22 도쿄엘렉트론가부시키가이샤 성막 방법
KR20220050198A (ko) 2019-09-05 2022-04-22 도쿄엘렉트론가부시키가이샤 성막 방법
KR20230110621A (ko) 2020-12-09 2023-07-24 도쿄엘렉트론가부시키가이샤 성막 방법
KR20230150367A (ko) 2021-03-09 2023-10-30 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 시스템

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4040602B2 (ja) * 2004-05-14 2008-01-30 Ｎｅｃエレクトロニクス株式会社 半導体装置
US20060011949A1 (en) * 2004-07-18 2006-01-19 Chih-Wei Yang Metal-gate cmos device and fabrication method of making same
JP2006156807A (ja) * 2004-11-30 2006-06-15 Toshiba Corp 半導体装置およびその製造方法
KR100639073B1 (ko) * 2005-05-10 2006-10-30 한국과학기술원 선택적 다마신을 이용한 반도체 금속 배선의 형성방법
JP4557879B2 (ja) * 2005-12-09 2010-10-06 株式会社東芝 半導体装置及びその製造方法
US7432567B2 (en) 2005-12-28 2008-10-07 International Business Machines Corporation Metal gate CMOS with at least a single gate metal and dual gate dielectrics
US7579282B2 (en) * 2006-01-13 2009-08-25 Freescale Semiconductor, Inc. Method for removing metal foot during high-k dielectric/metal gate etching
US7445976B2 (en) * 2006-05-26 2008-11-04 Freescale Semiconductor, Inc. Method of forming a semiconductor device having an interlayer and structure therefor
US7671421B2 (en) * 2006-05-31 2010-03-02 International Business Machines Corporation CMOS structure and method for fabrication thereof using multiple crystallographic orientations and gate materials
KR100844954B1 (ko) 2006-12-27 2008-07-09 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 형성방법
KR100843230B1 (ko) * 2007-01-17 2008-07-02 삼성전자주식회사 금속층을 가지는 게이트 전극을 구비한 반도체 소자 및 그제조 방법
KR100903383B1 (ko) * 2007-07-31 2009-06-23 주식회사 하이닉스반도체 일함수가 조절된 게이트전극을 구비한 트랜지스터 및 그를구비하는 메모리소자
US8030212B2 (en) * 2007-09-26 2011-10-04 Eastman Kodak Company Process for selective area deposition of inorganic materials
GB0718841D0 (en) * 2007-09-26 2007-11-07 Eastman Kodak Co Method of making a colour filter array
KR101589440B1 (ko) * 2009-02-09 2016-01-29 삼성전자주식회사 듀얼 게이트 반도체 장치의 제조 방법
US7998878B2 (en) * 2009-11-20 2011-08-16 Eastman Kodak Company Method for selective deposition and devices
US20110120544A1 (en) * 2009-11-20 2011-05-26 Levy David H Deposition inhibitor composition and method of use
US8153529B2 (en) 2009-11-20 2012-04-10 Eastman Kodak Company Method for selective deposition and devices
US8318249B2 (en) * 2009-11-20 2012-11-27 Eastman Kodak Company Method for selective deposition and devices
US8168546B2 (en) * 2009-11-20 2012-05-01 Eastman Kodak Company Method for selective deposition and devices
US20110120543A1 (en) * 2009-11-20 2011-05-26 Levy David H Method for selective deposition and devices
US9177870B2 (en) * 2011-12-16 2015-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Enhanced gate replacement process for high-K metal gate technology
US8786018B2 (en) * 2012-09-11 2014-07-22 International Business Machines Corporation Self-aligned carbon nanostructure field effect transistors using selective dielectric deposition
US10103057B2 (en) 2014-11-11 2018-10-16 The Board Of Trustees Of The University Of Illinois Use of an inhibitor molecule in chemical vapor deposition to afford deposition of copper on a metal substrate with no deposition on adjacent SIO2 substrate
KR101747264B1 (ko) 2015-11-30 2017-06-15 엘지디스플레이 주식회사 표시 장치와 그의 제조 방법
US11584986B1 (en) 2017-11-01 2023-02-21 The Board Of Trustees Of The University Of Illinois Area selective CVD of metallic films using precursor gases and inhibitors
WO2022203222A1 (ko) * 2021-03-26 2022-09-29 주식회사 랩토 핵생성 억제 형성용 물질 및 이를 포함하는 유기전계발광소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359295A (ja) * 2001-04-11 2002-12-13 Samsung Electronics Co Ltd デュアルゲートを有するｃｍｏｓ型半導体装置形成方法
JP2003142601A (ja) * 2001-11-01 2003-05-16 Hynix Semiconductor Inc 半導体素子のｃｍｏｓ及びその製造方法
JP2004503932A (ja) * 2000-06-12 2004-02-05 モトローラ・インコーポレイテッド Ｃｍｏｓプロセスのためのデュアルメタルゲートトランジスタ
JP2005536877A (ja) * 2002-08-22 2005-12-02 マイクロン・テクノロジー・インコーポレーテッド Ｃｍｏｓゲートの原子層堆積法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644631B2 (ja) * 1987-05-29 1994-06-08 株式会社東芝 半導体装置及びその製造方法
US5358743A (en) 1992-11-24 1994-10-25 University Of New Mexico Selective and blanket chemical vapor deposition of Cu from (β-diketonate)Cu(L)n by silica surface modification
US5725788A (en) * 1996-03-04 1998-03-10 Motorola Apparatus and method for patterning a surface
JP3221480B2 (ja) * 1997-08-22 2001-10-22 日本電気株式会社 半導体装置の製造方法
US5869135A (en) 1997-10-03 1999-02-09 Massachusetts Institute Of Technology Selective chemical vapor deposition of polymers
US5937758A (en) 1997-11-26 1999-08-17 Motorola, Inc. Micro-contact printing stamp
US5869379A (en) * 1997-12-08 1999-02-09 Advanced Micro Devices, Inc. Method of forming air gap spacer for high performance MOSFETS'
KR100257583B1 (ko) * 1997-12-17 2000-06-01 윤종용 경계 영역의 도전층 형성을 방지하는 반도체 메모리 장치의 게이트 형성 방법
US6027961A (en) * 1998-06-30 2000-02-22 Motorola, Inc. CMOS semiconductor devices and method of formation
US6605534B1 (en) 2000-06-28 2003-08-12 International Business Machines Corporation Selective deposition of a conductive material
US6872627B2 (en) * 2001-07-16 2005-03-29 Taiwan Semiconductor Manufacturing Company Selective formation of metal gate for dual gate oxide application
US6809026B2 (en) 2001-12-21 2004-10-26 Applied Materials, Inc. Selective deposition of a barrier layer on a metal film
US6828205B2 (en) * 2002-02-07 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd Method using wet etching to trim a critical dimension
US20030148618A1 (en) 2002-02-07 2003-08-07 Applied Materials, Inc. Selective metal passivated copper interconnect with zero etch stops
US6828581B2 (en) 2002-02-26 2004-12-07 The United States Of America As Represented By The Secretary Of Commerce Selective electroless attachment of contacts to electrochemically-active molecules
US6649211B2 (en) 2002-02-28 2003-11-18 The United States Of America As Represented By The Secretary Of The Navy Selective deposition of hydrous ruthenium oxide thin films
US6641899B1 (en) * 2002-11-05 2003-11-04 International Business Machines Corporation Nonlithographic method to produce masks by selective reaction, articles produced, and composition for same
KR100518270B1 (ko) * 2002-12-18 2005-10-04 엘지.필립스 엘시디 주식회사 인쇄방식에 의한 패턴형성방법
US6686282B1 (en) * 2003-03-31 2004-02-03 Motorola, Inc. Plated metal transistor gate and method of formation
US6790719B1 (en) * 2003-04-09 2004-09-14 Freescale Semiconductor, Inc. Process for forming dual metal gate structures
JP3790237B2 (ja) * 2003-08-26 2006-06-28 株式会社東芝 半導体装置の製造方法
US7005365B2 (en) * 2003-08-27 2006-02-28 Texas Instruments Incorporated Structure and method to fabricate self-aligned transistors with dual work function metal gate electrodes
US6867441B1 (en) * 2003-10-08 2005-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metal fuse structure for saving layout area

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503932A (ja) * 2000-06-12 2004-02-05 モトローラ・インコーポレイテッド Ｃｍｏｓプロセスのためのデュアルメタルゲートトランジスタ
JP2002359295A (ja) * 2001-04-11 2002-12-13 Samsung Electronics Co Ltd デュアルゲートを有するｃｍｏｓ型半導体装置形成方法
JP2003142601A (ja) * 2001-11-01 2003-05-16 Hynix Semiconductor Inc 半導体素子のｃｍｏｓ及びその製造方法
JP2005536877A (ja) * 2002-08-22 2005-12-02 マイクロン・テクノロジー・インコーポレーテッド Ｃｍｏｓゲートの原子層堆積法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245324A (ja) * 2005-03-03 2006-09-14 Toshiba Corp 半導体装置及びその製造方法
JP2009517872A (ja) * 2005-12-01 2009-04-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 結合されたステッパおよび堆積ツール（堆積装置および堆積層の形成方法）
JP7101551B2 (ja) 2018-07-02 2022-07-15 東京エレクトロン株式会社 選択的に対象膜を形成する方法およびシステム
JP2020002452A (ja) * 2018-07-02 2020-01-09 東京エレクトロン株式会社 選択的に膜を形成する方法およびシステム
KR20200004245A (ko) 2018-07-02 2020-01-13 도쿄엘렉트론가부시키가이샤 선택적으로 막을 형성하는 방법 및 시스템
US10790138B2 (en) 2018-07-02 2020-09-29 Tokyo Electron Limited Method and system for selectively forming film
TWI808199B (zh) * 2018-07-02 2023-07-11 日商東京威力科創股份有限公司 選擇性地形成膜之方法及系統
KR20210139299A (ko) 2019-03-13 2021-11-22 도쿄엘렉트론가부시키가이샤 성막 방법
US11830741B2 (en) 2019-03-13 2023-11-28 Tokyo Electron Limited Method for forming film
KR20220050198A (ko) 2019-09-05 2022-04-22 도쿄엘렉트론가부시키가이샤 성막 방법
US11598001B2 (en) 2020-02-06 2023-03-07 Tokyo Electron Limited Film forming method
KR20210100532A (ko) 2020-02-06 2021-08-17 도쿄엘렉트론가부시키가이샤 성막 방법
KR20230110621A (ko) 2020-12-09 2023-07-24 도쿄엘렉트론가부시키가이샤 성막 방법
KR20230150367A (ko) 2021-03-09 2023-10-30 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 시스템

Also Published As

Publication number Publication date
JP4757867B2 (ja) 2011-08-24
KR20070014152A (ko) 2007-01-31
EP1776715A1 (en) 2007-04-25
CN1947230A (zh) 2007-04-11
US7030001B2 (en) 2006-04-18
EP1776715A4 (en) 2009-05-06
WO2005106938A1 (en) 2005-11-10
CN100437939C (zh) 2008-11-26
EP1776715B1 (en) 2013-06-19
US20050233562A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
JP4757867B2 (ja) 金属からなるゲート電極を形成するための方法
JP4854245B2 (ja) 半導体装置の製造方法
US6780708B1 (en) Method of forming core and periphery gates including two critical masking steps to form a hard mask in a core region that includes a critical dimension less than achievable at a resolution limit of lithography
US6835662B1 (en) Partially de-coupled core and periphery gate module process
US20080217703A1 (en) Highly selective liners for semiconductor fabrication
US20150118850A1 (en) Lithography using Multilayer Spacer for Reduced Spacer Footing
TW200534348A (en) Method and apparatus to increase strain effect in a transistor channel
KR100641060B1 (ko) 게이트 구조물의 제조 방법 및 이를 이용하는 반도체장치의 제조 방법
US20070013070A1 (en) Semiconductor devices and methods of manufacture thereof
KR100268894B1 (ko) 플래쉬 메모리 소자의 제조방법
CN110556298A (zh) 场效应晶体管的制造方法
WO2014040213A1 (zh) 半导体器件制造方法
US6211054B1 (en) Method of forming a conductive line and method of forming a local interconnect
TWI809743B (zh) 半導體裝置和製造方法
KR20050007637A (ko) 반도체 소자의 트랜지스터 제조방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
US20130023100A1 (en) Method of fabricating semiconductor device
KR101129021B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100908825B1 (ko) 반도체 소자의 트랜지스터 형성방법
WO2006085367A1 (ja) 半導体装置の製造方法
KR101204662B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100541703B1 (ko) 이중 층 패터닝을 이용한 반도체 소자의 게이트 형성방법
KR100466208B1 (ko) 반도체 소자의 제조 방법
KR20060010921A (ko) 반도체 소자의 제조 방법
KR20050106905A (ko) 반도체소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees