JP4557879B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4557879B2 JP4557879B2 JP2005356951A JP2005356951A JP4557879B2 JP 4557879 B2 JP4557879 B2 JP 4557879B2 JP 2005356951 A JP2005356951 A JP 2005356951A JP 2005356951 A JP2005356951 A JP 2005356951A JP 4557879 B2 JP4557879 B2 JP 4557879B2
- Authority
- JP
- Japan
- Prior art keywords
- tac
- plane
- gate electrode
- tacx
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
J. K. Schaeffer et al.,"Challenges for the Integration of Metal Gate Electrodes", 2004 IEDM, p.p.287-290
/{TaC(111)ピーク強度+TaC(200)ピーク強度}×100 …(1)
ここで、(111)面結晶配向比率は、図4のXRDスペクトルにおいて、TaC(111)ピークとTaC(200)ピーク強度の絶対値を求め、式(1)から計算する。ここで、ピーク強度の代わりに、ピーク面積を用いても良い。また、(111)面結晶配向比率を求める際には、ゲート電極のゲート絶縁膜に隣接する面と垂直方向、即ちゲート電極の膜厚方向を基準にしている。
図1は、本発明の第1の実施形態に係わる半導体装置の概略構成を示す素子構造断面図である。
図13は、本発明の第2の実施形態に係わる半導体装置の概略構成を示す素子構造断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
図15は、本発明の第3の実施形態に係わる半導体装置の概略構成を示す素子構造断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
図18は、本発明の第4の実施形態に係わる半導体装置の概略構成を示す素子構造断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
なお、本発明は上述した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
22…n型ウェル領域
23…p型ウェル領域
24…素子分離絶縁膜
25…p型拡散層
25a…p型注入領域
26…p型エクステンション層
27…n型拡散層
27a…n型注入領域
28…n型エクステンション層
31…ゲート絶縁膜
32…pMOS用TaCx電極
33…nMOS用TaCx電極
34…ゲート側壁絶縁膜
35…層間絶縁膜
51…pチャネルMISトランジスタ
52…nチャネルMISトランジスタ
36…SiN層
37…ゲート電極レジストパターン
38,39…レジスト
41…シリコンゲート緩衝用TaCx層
42…p+ シリコンゲート電極
43…n+ シリコンゲート電極
44…ノンドープシリコン
45…金属シリサイド
46…第1元素偏析層
47…第2元素偏析層
48…金属層
61,62…マスク材
Claims (11)
- 基板上に、pチャネルMISトランジスタとnチャネルMISトランジスタを具備し、
前記pチャネルMISトランジスタ及びnチャネルMISトランジスタの各ゲート電極は結晶質のTa−C合金で形成され、
前記pチャネルMISトランジスタのゲート電極の膜厚方向に対するTaC(111)面の結晶配向比率[TaC(111)面/{TaC(111)面+TaC(200)面}]は80%以上であり、且つ仕事関数が4.75eV以上であり、
前記nチャネルMISトランジスタのゲート電極の膜厚方向に対するTaC(111)面の結晶配向比率[TaC(111)面/{TaC(111)面+TaC(200)面}]は60%以下で有り、且つ仕事関数が4.4eV以下であることを特徴とする半導体装置。 - 前記各ゲート電極のTaに対するCの組成比(C/Ta)が0.5以上1.5以下であることを特徴とする請求項1記載の半導体装置。
- 基板と、
前記基板上に形成されたn型半導体領域と、
前記基板上に前記n型半導体領域とは絶縁分離して形成されたp型半導体領域と、
前記n型半導体領域上にゲート絶縁膜を介して形成され、膜厚方向に対するTaC(111)面の結晶配向比率[TaC(111)面/{TaC(111)面+TaC(200)面}]が80%以上で、仕事関数が4.75eV以上で、且つ膜厚が5nmより大きい結晶質のTa−C合金で形成された第1下層ゲート電極と、該第1下層ゲート電極上に形成され、TaとCとの組成比(C/Ta)が1.5以上のTa−C合金で形成された第1中層ゲート電極と、該第1中層ゲート電極上に形成され、p+ 型シリコン又はシリコンゲルマニウムで形成された第1上層ゲート電極と、を含んで構成されたpチャネルMISトランジスタと、
前記p型半導体領域上にゲート絶縁膜を介して、膜厚方向に対するTaC(111)面の結晶配向比率[TaC(111)面/{TaC(111)面+TaC(200)面}]が60%以下で、仕事関数が4.4eV以下で、且つ膜厚が5nmより大きい結晶質のTa−C合金で形成された第2下層ゲート電極と、該第2下層ゲート電極上に形成され、TaとCとの組成比(C/Ta)が1.5以上のTa−C合金で形成された第2中層ゲート電極と、該第2中層ゲート電極上に形成され、n+ 型シリコン又はシリコンゲルマニウムで形成された第2上層ゲート電極と、を含んで構成されたnチャネルMISトランジスタと、
を具備したことを特徴とする半導体装置。 - 前記第1下層ゲート電極及び第2下層ゲート電極のTaとCとの組成比(C/Ta)は、0.5以上1.5以下であることを特徴とする請求項3記載の半導体装置。
- 前記第1中層ゲート電極及び第2中層ゲート電極は、非晶質の母相とTaCが析出している相とに相分離している、又は非晶質であることを特徴とする請求項3記載の半導体装置。
- 基板と、
前記基板上に形成されたn型半導体領域と、
前記基板上に前記n型半導体領域とは絶縁分離して形成されたp型半導体領域と、
前記n型半導体領域上に第1ゲート絶縁膜を介して形成され、膜厚方向に対するTaC(111)面の結晶配向比率[TaC(111)面/{TaC(111)面+TaC(200)面}]が80%以上で、且つ仕事関数が4.75eV以上である結晶質のTa−C合金で形成された第1下層ゲート電極と、前記第1下層ゲート電極上に形成された、金属シリサイドからなる第1上層ゲート電極と、前記第1下層ゲート電極の前記第1ゲート絶縁膜との界面領域にボロン,アルミニウムの何れかを偏析して形成された1原子層以上3原子層以下の第1元素偏析層と、を含んで構成されたpチャネルMISトランジスタと、
前記p型半導体領域上に第2ゲート絶縁膜を介して形成され、膜厚方向に対するTaC(111)面の結晶配向比率[TaC(111)面/{TaC(111)面+TaC(200)面}]が60%以下で、且つ仕事関数が4.4eV以下である結晶質のTa−C合金で形成された第2下層ゲート電極と、前記第2下層ゲート電極上に形成された、金属シリサイドからなる第2上層ゲート電極と、前記第2下層ゲート電極の前記第2ゲート絶縁膜との界面領域にリン,砒素,アンチモンの何れかを偏析して形成された1原子層以上3原子層以下の第2元素偏析層と、を含んで構成されたnチャネルMISトランジスタと、
を具備したことを特徴とする半導体装置。 - 前記金属シリサイドは、Niを含有することを特徴とする請求項6記載の半導体装置。
- 前記金属シリサイドは、更にゲルマニウムを含有することを特徴とする請求項7記載の半導体装置。
- 互いに絶縁分離されたn型半導体領域及びp型半導体領域を有する基板を用意し、この基板の各領域上にゲート絶縁膜を形成する工程と、
前記n型半導体領域上の前記ゲート絶縁膜上に、pチャネルMISトランジスタのゲート電極として、タンタル(Ta)と炭素(C)を交互に供給することにより、膜厚方向に対するTaC(111)面の結晶配向比率[TaC(111)面/{TaC(111)面+TaC(200)面}]が80%以上で、且つ仕事関数が4.75eV以上の結晶質のTa−C合金膜を形成する工程と、
前記p型半導体領域上の前記ゲート絶縁膜上に、nチャネルMISトランジスタのゲート電極として、タンタル(Ta)と炭素(C)を同時に供給することにより、膜厚方向に対するTaC(111)面の結晶配向比率[TaC(111)面/{TaC(111)面+TaC(200)面}]が60%以下で、且つ仕事関数が4.4eV以下の結晶質のTa−C合金膜を形成する工程と、
前記n型半導体領域及びp型半導体領域上の各合金膜をゲート電極パターンに加工する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記TaとCとの交互供給を、双方とも一原子層ずつ行うことを特徴とする請求項9記載の半導体装置の製造方法。
- 前記TaとCとの交互供給を、化学堆積原材料を用いた原子層堆積法(Atomic Layer Deposition)、又はスパッタリング法で行うことを特徴とする請求項9記載の半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005356951A JP4557879B2 (ja) | 2005-12-09 | 2005-12-09 | 半導体装置及びその製造方法 |
US11/635,040 US7432570B2 (en) | 2005-12-09 | 2006-12-07 | Semiconductor device and manufacturing method thereof |
CNB2006101641662A CN100521210C (zh) | 2005-12-09 | 2006-12-08 | 半导体装置及其制造方法 |
US12/232,080 US7632728B2 (en) | 2005-12-09 | 2008-09-10 | Method of forming TaC gate electrodes with crystal orientation ratio defining the work function |
US12/232,079 US7728394B2 (en) | 2005-12-09 | 2008-09-10 | Semiconductor device and manufacturing method thereof |
US12/232,078 US7745888B2 (en) | 2005-12-09 | 2008-09-10 | Method of making p-channel and n-channel MIS transistors using single film formation of TaC |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005356951A JP4557879B2 (ja) | 2005-12-09 | 2005-12-09 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007165414A JP2007165414A (ja) | 2007-06-28 |
JP4557879B2 true JP4557879B2 (ja) | 2010-10-06 |
Family
ID=38192614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005356951A Expired - Fee Related JP4557879B2 (ja) | 2005-12-09 | 2005-12-09 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (4) | US7432570B2 (ja) |
JP (1) | JP4557879B2 (ja) |
CN (1) | CN100521210C (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4469782B2 (ja) | 2005-11-24 | 2010-05-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4282691B2 (ja) * | 2006-06-07 | 2009-06-24 | 株式会社東芝 | 半導体装置 |
KR20080062764A (ko) * | 2006-12-29 | 2008-07-03 | 삼성전자주식회사 | 게르마늄실리사이드 형성방법 및 이를 적용하여 게르마늄실리사이드가 형성된 디바이스 |
US7812414B2 (en) * | 2007-01-23 | 2010-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid process for forming metal gates |
JP4939960B2 (ja) | 2007-02-05 | 2012-05-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2008244331A (ja) * | 2007-03-28 | 2008-10-09 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2009071232A (ja) * | 2007-09-18 | 2009-04-02 | Elpida Memory Inc | 半導体装置及びその製造方法 |
WO2009122345A1 (en) * | 2008-04-02 | 2009-10-08 | Nxp B.V. | Method of manufacturing a semiconductor device and semiconductor device |
JP5208569B2 (ja) * | 2008-04-25 | 2013-06-12 | 株式会社東芝 | 半導体装置 |
WO2009157042A1 (ja) * | 2008-06-26 | 2009-12-30 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置とその製造方法 |
JP4647682B2 (ja) * | 2008-11-12 | 2011-03-09 | パナソニック株式会社 | 半導体装置及びその製造方法 |
US8674451B2 (en) * | 2008-12-10 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | N/P metal crystal orientation for high-K metal gate Vt modulation |
US20100327364A1 (en) * | 2009-06-29 | 2010-12-30 | Toshiba America Electronic Components, Inc. | Semiconductor device with metal gate |
WO2017009738A1 (ja) * | 2015-07-14 | 2017-01-19 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
CN115274834A (zh) * | 2021-04-30 | 2022-11-01 | 长鑫存储技术有限公司 | 栅极结构及其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004186693A (ja) * | 2002-12-03 | 2004-07-02 | Asm Internatl Nv | 調節された仕事関数で電極を形成する方法 |
JP2004207481A (ja) * | 2002-12-25 | 2004-07-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
WO2005106938A1 (en) * | 2004-04-19 | 2005-11-10 | Freescale Semiconductor, Inc. | Method for forming a gate electrode having a metal |
WO2005114718A1 (en) * | 2004-05-12 | 2005-12-01 | Freescale Semiconductor, Inc. | Semiconductor process and integrated circuit having dual metal oxide gate dielectric with single metal gate electrode |
JP2006245324A (ja) * | 2005-03-03 | 2006-09-14 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5873955A (en) * | 1994-08-12 | 1999-02-23 | Hitachi, Ltd. | Soft magnetic thin film, and magnetic head and magnetic recording device using the same |
JP3523093B2 (ja) * | 1997-11-28 | 2004-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP3938361B2 (ja) * | 2002-06-28 | 2007-06-27 | イビデン株式会社 | 炭素複合材料 |
JP4197607B2 (ja) * | 2002-11-06 | 2008-12-17 | 株式会社東芝 | 絶縁ゲート型電界効果トランジスタを含む半導体装置の製造方法 |
US7064050B2 (en) * | 2003-11-28 | 2006-06-20 | International Business Machines Corporation | Metal carbide gate structure and method of fabrication |
JP4841844B2 (ja) * | 2005-01-05 | 2011-12-21 | 三菱電機株式会社 | 半導体素子 |
US7524707B2 (en) * | 2005-08-23 | 2009-04-28 | Freescale Semiconductor, Inc. | Modified hybrid orientation technology |
JP4469782B2 (ja) * | 2005-11-24 | 2010-05-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2005
- 2005-12-09 JP JP2005356951A patent/JP4557879B2/ja not_active Expired - Fee Related
-
2006
- 2006-12-07 US US11/635,040 patent/US7432570B2/en not_active Expired - Fee Related
- 2006-12-08 CN CNB2006101641662A patent/CN100521210C/zh not_active Expired - Fee Related
-
2008
- 2008-09-10 US US12/232,079 patent/US7728394B2/en not_active Expired - Fee Related
- 2008-09-10 US US12/232,078 patent/US7745888B2/en not_active Expired - Fee Related
- 2008-09-10 US US12/232,080 patent/US7632728B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004186693A (ja) * | 2002-12-03 | 2004-07-02 | Asm Internatl Nv | 調節された仕事関数で電極を形成する方法 |
JP2004207481A (ja) * | 2002-12-25 | 2004-07-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
WO2005106938A1 (en) * | 2004-04-19 | 2005-11-10 | Freescale Semiconductor, Inc. | Method for forming a gate electrode having a metal |
WO2005114718A1 (en) * | 2004-05-12 | 2005-12-01 | Freescale Semiconductor, Inc. | Semiconductor process and integrated circuit having dual metal oxide gate dielectric with single metal gate electrode |
JP2006245324A (ja) * | 2005-03-03 | 2006-09-14 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7728394B2 (en) | 2010-06-01 |
US20090075464A1 (en) | 2009-03-19 |
US7745888B2 (en) | 2010-06-29 |
US7632728B2 (en) | 2009-12-15 |
CN101009282A (zh) | 2007-08-01 |
US20090072330A1 (en) | 2009-03-19 |
CN100521210C (zh) | 2009-07-29 |
JP2007165414A (ja) | 2007-06-28 |
US20090072331A1 (en) | 2009-03-19 |
US20070145493A1 (en) | 2007-06-28 |
US7432570B2 (en) | 2008-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4557879B2 (ja) | 半導体装置及びその製造方法 | |
US9673326B2 (en) | Metal oxide semiconductor having epitaxial source drain regions and a method of manufacturing same using dummy gate process | |
JP4282691B2 (ja) | 半導体装置 | |
US7229873B2 (en) | Process for manufacturing dual work function metal gates in a microelectronics device | |
US7485936B2 (en) | Semiconductor device and method of manufacturing the same | |
US7989321B2 (en) | Semiconductor device gate structure including a gettering layer | |
JP4469782B2 (ja) | 半導体装置及びその製造方法 | |
US7075158B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2007243105A (ja) | 半導体装置およびその製造方法 | |
WO2007060797A1 (ja) | 半導体装置およびその製造方法 | |
JP2007288096A (ja) | 半導体装置及びその製造方法 | |
US8575014B2 (en) | Semiconductor device fabricated using a metal microstructure control process | |
JP4398939B2 (ja) | 半導体装置 | |
WO2007058042A1 (ja) | 半導体装置およびその製造方法 | |
JP2010182822A (ja) | 半導体装置およびその製造方法 | |
JP2010080674A (ja) | 半導体装置、およびその製造方法 | |
TWI478244B (zh) | 具有經摻雜之含矽蓋層的金氧半導體裝置及其製造方法 | |
TW201214575A (en) | Metal gate transistor and method for fabricating the same | |
WO2023057412A1 (en) | Bottom air spacer by oxidation | |
JP2005101238A (ja) | 半導体装置の製造方法 | |
JP2012109339A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100720 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |