KR100466208B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100466208B1 KR100466208B1 KR10-2002-0039374A KR20020039374A KR100466208B1 KR 100466208 B1 KR100466208 B1 KR 100466208B1 KR 20020039374 A KR20020039374 A KR 20020039374A KR 100466208 B1 KR100466208 B1 KR 100466208B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate oxide
- dielectric constant
- oxide film
- region
- low dielectric
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 10
- 238000001039 wet etching Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 238000005121 nitriding Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000002904 solvent Substances 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910004143 HfON Inorganic materials 0.000 claims description 2
- -1 HfSio Inorganic materials 0.000 claims description 2
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 abstract description 4
- 238000004140 cleaning Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
Claims (6)
- 제 1 영역과 제 2 영역이 정의된 반도체 기판에 소자 분리 공정을 실시하여 소자 분리막을 형성하는 단계;상기 반도체 기판 상부에 고유전율 게이트 산화막과 저유전율 게이트 산화막을 순차적으로 형성하는 단계;상기 제 2 영역의 상기 저유전율 게이트 산화막을 습식 식각하여 상기 제 1 영역에는 상기 고유전율 게이트 산화막과 상기 저유전율 게이트 산화막으로 이루어진 제 1 게이트 산화막을 형성하고, 상기 제 2게이트 산화막 영역에는 상기 저유전율 게이트 산화막으로 이루어진 제 2 게이트 산화막을 형성하는 단계;전체 구조 상부에 폴리 실리콘을 증착한 후 패터닝 공정하여 상기 제 1 게이트 산화막을 갖는 제 1 게이트 전극과 상기 제 2 게이트 산화막을 갖는 제 2 게이트 전극을 형성하는 단계; 및상기 제 1 및 제 2 게이트 전극 측벽에 측벽 스페이서를 형성한 후 이온주입을 실시하여 정션영역을 형성하는 단계를 포함하되, 상기 제 1 게이트 산화막은 상기 제 2 게이트 산화막보다 두껍게 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 고유전율 게이트 산화막은 높은 유전율을 갖는 Ta2O5, HfO2, ZrO2, HfON, HfSio, Al2O3, Hf-Silicat, Zr-silicate 및 TiO2중 적어도 어느 하나의 물질을 사용하여 CVD 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 저유전율 게이트 산화막은 낮은 유전율을 갖는 SiON 또는 SiO2물질을 사용하여 열산화 방법 또는 CVD 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 2 영역의 상기 저유전율 게이트 산화막 습식 식각 공정은,상기 제 2 영역을 개방하는 감광막 패턴을 형성하는 단계;상기 개방된 제 2 영역의 저유전율 게이트 산화막을 BOE용액을 사용하여 식각하는 단계; 및상기 감광막 패턴을 O3플라즈마 또는 시너용제를 이용하여 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 2 영역의 상기 저유전율 게이트 산화막 습식 식각은 상기 저유전율 게이트 산화막을 완전히 제거하거나, 상기 저유전율 게이트 산화막을 1 내지 10Å두께 만큼 잔류되도록 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 고유전율 게이트 산화막 형성 전에 상기 반도체 기판이 O2에 의해 산화되는 것을 방지하기 위해 NH3에 의한 질화를 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0039374A KR100466208B1 (ko) | 2002-07-08 | 2002-07-08 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0039374A KR100466208B1 (ko) | 2002-07-08 | 2002-07-08 | 반도체 소자의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040005083A KR20040005083A (ko) | 2004-01-16 |
KR100466208B1 true KR100466208B1 (ko) | 2005-01-13 |
Family
ID=37315454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0039374A KR100466208B1 (ko) | 2002-07-08 | 2002-07-08 | 반도체 소자의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100466208B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190102875A (ko) | 2018-02-27 | 2019-09-04 | 노슨(Nohsn) 주식회사 | 덴탈 플라즈마 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980048849A (ko) * | 1996-12-18 | 1998-09-15 | 김광호 | 반도체소자 제조방법 |
JP2001015612A (ja) * | 1999-04-26 | 2001-01-19 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2001024188A (ja) * | 1999-07-07 | 2001-01-26 | Nec Corp | 半導体装置及びその製造方法 |
KR20010065672A (ko) * | 1999-12-30 | 2001-07-11 | 박종섭 | Mml반도체소자의 듀얼게이트유전막 형성방법 |
-
2002
- 2002-07-08 KR KR10-2002-0039374A patent/KR100466208B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980048849A (ko) * | 1996-12-18 | 1998-09-15 | 김광호 | 반도체소자 제조방법 |
JP2001015612A (ja) * | 1999-04-26 | 2001-01-19 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2001024188A (ja) * | 1999-07-07 | 2001-01-26 | Nec Corp | 半導体装置及びその製造方法 |
KR20010065672A (ko) * | 1999-12-30 | 2001-07-11 | 박종섭 | Mml반도체소자의 듀얼게이트유전막 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20040005083A (ko) | 2004-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6878646B1 (en) | Method to control critical dimension of a hard masked pattern | |
WO2005122254A2 (en) | Gate stack and gate stack etch sequence for metal gate integration | |
KR100268894B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
KR20090128902A (ko) | 이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법 | |
KR100293453B1 (ko) | 듀얼 게이트 산화막의 형성방법 | |
KR100466208B1 (ko) | 반도체 소자의 제조 방법 | |
KR100466209B1 (ko) | 반도체 소자의 제조 방법 | |
KR100946041B1 (ko) | 듀얼 게이트 산화막 제조방법 | |
KR0179291B1 (ko) | 반도체 소자의 격리막 형성방법 | |
KR100344825B1 (ko) | 반도체소자의 제조방법 | |
KR100321758B1 (ko) | 반도체소자의제조방법 | |
TWI765659B (zh) | 半導體元件的製造方法 | |
US20230230883A1 (en) | Method of manufacturing semiconductor device | |
KR20050009617A (ko) | 반도체 소자의 제조 방법 | |
KR100267396B1 (ko) | 반도체 소자의 게이트 전극 형성을 위한 게이트 폴리실리콘 식각 방법 | |
KR100580581B1 (ko) | 반도체 장치의 제조 방법 | |
KR101016347B1 (ko) | 반도체 소자의 제조 방법 | |
KR20050010229A (ko) | 반도체 소자의 제조 방법 | |
KR100868926B1 (ko) | 반도체소자의 제조방법 | |
KR101204662B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
KR100691943B1 (ko) | 반도체 소자의 제조 방법 | |
KR20010063263A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
KR20030050595A (ko) | 듀얼 게이트산화막을 구비한 반도체장치의 제조 방법 | |
KR20060114228A (ko) | 반도체소자의 제조방법 | |
KR100423064B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20181218 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20191217 Year of fee payment: 16 |