(第1の実施形態)
以下、本発明の第1の実施形態に係る半導体装置の構造について図面を参照にしながら説明する。
図1(a)〜(e)は、本発明の第1の実施形態に係る半導体装置、具体的には、フィン型CMISFETを有する半導体装置の構造を示す図であり、図1(a)は平面図であり、図1(b)は図1(a)におけるA−A線の断面図であり、図1(c)は図1(a)におけるB−B線の断面図であり、図1(d)は図1(a)におけるC−C線の断面図であり、図1(e)は図1(a)におけるD−D線の断面図である。
本実施形態のフィン型CMISFETは、図1(a)〜(e)に示すように、例えばp型のシリコン基板からなる支持基板11と、支持基板11上に形成された例えば酸化シリコンからなる絶縁層12と、絶縁層12上に形成されたn型のフィン型半導体領域13a、13b及びp型のフィン型半導体領域913c、913dと、n型のフィン型半導体領域13a、13b及びp型のフィン型半導体領域913c、913dのそれぞれの上に例えばシリコン酸窒化膜からなるゲート絶縁膜14a、14b、914c、914dを介して形成されたゲート電極15と、ゲート電極15の側面上に形成された絶縁性サイドウォールスペーサ16と、n型のフィン型半導体領域13a、13bにおけるゲート電極15を挟む両側方領域に形成されたp型のエクステンション領域17と、p型のフィン型半導体領域913c、913dにおけるゲート電極15を挟む両側方領域に形成されたn型のエクステンション領域917と、n型のフィン型半導体領域13a、13bにおけるゲート電極15及び絶縁性サイドウォールスペーサ16を挟む両側方領域に形成されたp型のソース・ドレイン領域27と、p型のフィン型半導体領域913c、913dにおけるゲート電極15及び絶縁性サイドウォールスペーサ16を挟む両側方領域に形成されたn型のソース・ドレイン領域927とを有している。
尚、本実施形態では、n型のフィン型半導体領域13a、13bは、p型のフィン型半導体領域にAs等のn型不純物をイオン注入することによって形成されている。
また、本実施形態では、n型のフィン型半導体領域13a、13b及びp型のフィン型半導体領域913c、913dにおいて、ゲート幅方向の幅aは例えば30nm程度であり、ゲート長方向の幅bは例えば200nm程度であり、高さ(厚さ)cは例えば50nm程度である。また、絶縁層12上において、同じ導電型のフィン型半導体領域同士はゲート幅方向にピッチd(例えば60nm程度)で並ぶように配置されていると共に異なる導電型のフィン型半導体領域同士はゲート幅方向にピッチe(例えば200nm程度)で並ぶように配置されている。
また、本実施形態において、n型のフィン型半導体領域13a、13b及びp型のフィン型半導体領域913c、913dにおいて、上面と側面とは互いに垂直であってもよいし、垂直でなくてもよい。
また、本実施形態において、ゲート電極15は、ゲート幅方向にn型のフィン型半導体領域13a、13b及びp型のフィン型半導体領域913c、913dのそれぞれを跨ぐ様に形成されている(n型のフィン型半導体領域13bを跨ぐゲート電極15をゲート電極15bとし、p型のフィン型半導体領域913cを跨ぐゲート電極15をゲート電極15cとする)。p型のエクステンション領域17は、n型のフィン型半導体領域13a、13bのそれぞれの上部に形成された第1のp型不純物領域17aと、n型のフィン型半導体領域13a、13bのそれぞれの側部に形成された第2のp型不純物領域17bとから構成されている。また、n型のエクステンション領域917は、p型のフィン型半導体領域913c、913dのそれぞれの上部に形成された第1のn型不純物領域917aと、p型のフィン型半導体領域913c、913dのそれぞれの側部に形成された第2のn型不純物領域917bとから構成されている。また、p型のソース・ドレイン領域27は、n型のフィン型半導体領域13a、13bのそれぞれの上部に形成された第3のp型不純物領域27aと、n型のフィン型半導体領域13a、13bのそれぞれの側部に形成された第4のp型不純物領域27bとから構成されている。また、n型のソース・ドレイン927は、p型のフィン型半導体領域913c、913dのそれぞれの上部に形成された第3のn型不純物領域927aと、p型のフィン型半導体領域913c、913dのそれぞれの側部に形成された第4のn型不純物領域927bとから構成されている。尚、ポケット領域の説明及び図示については省略する。
本実施形態の特徴は、フィン型CMISFETを構成する各フィン型半導体領域13a、13b、913c、913dのそれぞれの側部に形成された不純物領域17b及び917bの注入ドーズ量が、各フィン型半導体領域13a、13b、913c、913dのそれぞれの上部に形成された不純物領域17a及び917aの注入ドーズ量と比べて80%以上になるように設定されていることである。これにより、エクステンション領域17及び917のうち各フィン型半導体領域側部に形成された不純物領域17b及び917bのシート抵抗を、エクステンション領域17及び917のうち各フィン型半導体領域上部に形成された不純物領域17a及び917aのシート抵抗の1.25倍以下に設定することができるので、エクステンション領域17及び917のゲート幅方向の幅においてフィン型半導体領域側部に形成された不純物領域17b及び917bの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。
同様に、フィン型CMISFETを構成する各フィン型半導体領域13a、13b、913c、913dのそれぞれの側部に形成された不純物領域27b及び927bのシート抵抗を、各フィン型半導体領域13a、13b、913c、913dのそれぞれの上部に形成された不純物領域27a及び927aのシート抵抗の1.25倍以下に設定することができるので、ソース・ドレイン領域27及び927のゲート幅方向の幅においてフィン型半導体領域側部に形成された不純物領域27b及び927bの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。
以上の説明においては、第2のp型不純物領域17b及び第2のn型不純物領域917b(第4のp型不純物領域27b及び第4のn型不純物領域927b)のシート抵抗を、第1のp型不純物領域17a及び第1のn型不純物領域917a(第3のp型不純物領域27a及び第3のn型不純物領域927a)のシート抵抗の1.25倍以下に設定した。ここで、シート抵抗の代わりに、第2のp型不純物領域17b及び第2のn型不純物領域917b(第4のp型不純物領域27b及び第4のn型不純物領域927b)の比抵抗又は拡がり抵抗を、第1のp型不純物領域17a及び第1のn型不純物領域917a(第3のp型不純物領域27a及び第3のn型不純物領域927a)の比抵抗又は拡がり抵抗の1.25倍以下に設定しても、同様の効果が得られる。尚、対象物のシート抵抗をRs、抵抗率(比抵抗)をρ、厚さ(接合深さ)をt、拡がり抵抗をρwとすると、Rs=ρ/tである。また、抵抗率(比抵抗)ρと拡がり抵抗ρwとは基本的には1対1の関係にあるので、Rsとρw/tとの間には比例関係が成り立つ。以下の説明においては、主として「シート抵抗」を用いて説明を行うが、抵抗の大小関係については「シート抵抗」を「比抵抗」又は「拡がり抵抗」と読み替えてもよい。
尚、本実施形態において、フィン型半導体領域側部に形成された第2のp型不純物領域17b及び第2のn型不純物領域917bの注入ドーズ量が、フィン型半導体領域上部に形成された第1のp型不純物領域17a及び第1のn型不純物領域917aの注入ドーズ量の80%(より好ましくは90%)程度以上であれば、言い換えると、第2のp型不純物領域17b及び第2のn型不純物領域917bのシート抵抗、比抵抗又は拡がり抵抗が、第1のp型不純物領域17a及び第1のn型不純物領域917aのシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下(より好ましくは1.1倍以下)であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。
同様に、フィン型半導体領域側部に形成された第4のp型不純物領域27b及び第4のn型不純物領域927bの注入ドーズ量が、フィン型半導体領域上部に形成された第3のp型不純物領域27a及び第3のn型不純物領域927aの注入ドーズ量の80%(より好ましくは90%)程度以上であれば、言い換えると、第4のp型不純物領域27b及び第4のn型不純物領域927bのシート抵抗、比抵抗又は拡がり抵抗が、第3のp型不純物領域27a及び第3のn型不純物領域927aのシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下(より好ましくは1.1倍以下)であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。
また、本実施形態において「フィン型半導体領域の側面の高さ」/「フィン型半導体領域の上面のゲート幅方向の幅」(以下、アスペクト比と称する)が小さければ、フィン型半導体領域側部に形成された第2のp型不純物領域17b及び第2のn型不純物領域917bの注入ドーズ量が、フィン型半導体領域上部に形成された第1のp型不純物領域17a及び第1のn型不純物領域917aの注入ドーズ量と比べてある程度小さくても、つまり、第2のp型不純物領域17b及び第2のn型不純物領域917bのシート抵抗、比抵抗又は拡がり抵抗が第1のp型不純物領域17a及び第1のn型不純物領域917aのシート抵抗、比抵抗又は拡がり抵抗と比べてある程度大きくても、トランジスタ特性(例えばドレイン電流)の劣化は少ない。一方、このアスペクト比が大きくなるに従って、第2のp型不純物領域17b及び第2のn型不純物領域917bの注入ドーズ量を第1のp型不純物領域17a及び第1のn型不純物領域917aの注入ドーズ量と比べて同等以上にする必要性、つまり、第2のp型不純物領域17b及び第2のn型不純物領域917bのシート抵抗、比抵抗又は拡がり抵抗を第1のp型不純物領域17a及び第1のn型不純物領域917aのシート抵抗、比抵抗又は拡がり抵抗と比べて同等以下にする必要性が増す。
同様に、アスペクト比が小さければ、フィン型半導体領域側部に形成された第4のp型不純物領域27b及び第4のn型不純物領域27bの注入ドーズ量が、フィン型半導体領域上部に形成された第3のp型不純物領域27a及び第3のn型不純物領域927aの注入ドーズ量と比べてある程度小さくても、つまり、第4のp型不純物領域27b及び第4のn型不純物領域27bのシート抵抗、比抵抗又は拡がり抵抗が第3のp型不純物領域27a及び第3のn型不純物領域927aのシート抵抗、比抵抗又は拡がり抵抗と比べてある程度大きくても、トランジスタ特性の劣化は少ない。一方、このアスペクト比が大きくなるに従って、第4のp型不純物領域27b及び第4のn型不純物領域27bの注入ドーズ量を第3のp型不純物領域27a及び第3のn型不純物領域927aの注入ドーズ量と比べて同等以上にする必要性、つまり第4のp型不純物領域27b及び第4のn型不純物領域27bのシート抵抗、比抵抗又は拡がり抵抗を第3のp型不純物領域27a及び第3のn型不純物領域927aのシート抵抗、比抵抗又は拡がり抵抗と比べて同等以下にする必要性が増す。
尚、前述のトランジスタ特性、具体的には、ドレイン電流特性は、フィン型半導体領域の3表面(上面及び両側面)のドーズ量に依存するが、本実施形態によれば、上面に位置する第1のp型不純物領域17a及び第1のn型不純物領域917a(第3のp型不純物領域27a及び第3のn型不純物領域927a)の幅が、側面に位置する第2のp型不純物領域17b及び第2のn型不純物領域917b(第4のp型不純物領域27b及び第4のn型不純物領域927b)の幅と比べて小さくなった場合にも、第2のp型不純物領域17b及び第2のn型不純物領域917b(第4のp型不純物領域27b及び第4のn型不純物領域927b)の注入ドーズ量が比較的大きいので、ドレイン電流を大きく保つことができる。
以下、本発明の第1の実施形態に係る半導体装置の製造方法について図面を参照にしながら説明する。
図2(a)〜(j)及び図3(a)〜(h)は、第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。尚、図2(a)、(c)、(e)、(g)、(i)及び図3(a)、(c)、(e)、(g)は、図1(a)におけるC−C線の断面構成と対応している。一方、図2(b)、(d)、(f)、(h)、(j)及び図3(b)、(d)、(f)、(h)は、図1(a)におけるD−D線の断面構成と対応している。また、図2(a)〜(j)及び図3(a)〜(h)において、図1(a)〜(e)に示す構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。さらに、以下の説明における厚さや幅等の数値が一例であって、本発明がこれらの値によって限定されるものではないことは言うまでもない。
まず、図2(a)及び(b)に示すように、例えばp型シリコンからなる厚さ800μmの支持基板11上に例えば酸化シリコンからなる厚さ150nmの絶縁層12が設けられ、且つ絶縁層12上に例えばp型シリコンからなる厚さ50nmの半導体層を備えたSOI基板を準備する。その後、当該半導体層をパターニングして、活性領域となるn型のフィン型半導体領域13b及びp型のフィン型半導体領域913cを形成する。ここで、n型のフィン型半導体領域13b及びp型のフィン型半導体領域913cにおいて、ゲート幅方向の幅aは例えば30nm程度であり、ゲート長方向の幅bは例えば200nm程度であり、高さ(厚さ)cは例えば50nm程度である。また、同じ導電型のフィン型半導体領域同士はゲート幅方向にピッチd(例えば60nm程度)で並ぶように配置されると共に異なる導電型のフィン型半導体領域同士はゲート幅方向にピッチe(例えば200nm程度)で並ぶように配置される。
尚、本実施形態において、n型のフィン型半導体領域13bは、前述のp型の半導体層に対してドライエッチング等を行ってp型のフィン型半導体領域を形成した後に当該p型のフィン型半導体領域にAs等のn型不純物をイオン注入するなどして形成される。
次に、図2(c)及び(d)に示すように、n型のフィン型半導体領域13b及びp型のフィン型半導体領域913cのそれぞれの表面上に、例えばシリコン酸窒化膜からなる厚さ3nm程度のゲート絶縁膜14b及び914cを形成した後、支持基板11上の全面に亘って例えば厚さ60nmのポリシリコン膜15Aを形成する。
次に、図2(e)及び(f)に示すように、ポリシリコン膜15Aをエッチングして、n型のフィン型半導体領域13b及びp型のフィン型半導体領域913cのそれぞれの上にゲート絶縁膜14b及び914cをそれぞれ介して例えばゲート長方向の幅が60nmのゲート電極15b及び15cを形成する。
次に、図2(g)及び(h)に示すように、p型のフィン型半導体領域913c上を含むフィン型NMISFET形成領域を覆う保護膜19A(例えばレジスト等)を形成した後、ゲート電極15b及び保護膜19Aをマスクとして、n型のフィン型半導体領域13bに対して、プラズマドーピング時の圧力を0.6Pa以下に設定したプラズマドーピング条件でp型不純物をドーピングする。これにより、n型のフィン型半導体領域13bの上部に形成された第1のp型不純物領域17aと、n型のフィン型半導体領域13bの側部に形成された第2のp型不純物領域17bとからなるp型のエクステンション領域17が形成される。このとき、第2のp型不純物領域17bは、第1のp型不純物領域17aと比べて注入ドーズ量が80%以上になるように形成される。これにより、第2のp型不純物領域17bのシート抵抗、比抵抗又は拡がり抵抗が第1のp型不純物領域17aのシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下になるように第2のp型不純物領域17bを形成することができる。ここで、プラズマドーピング条件は、例えば、原料ガスがHe(ヘリウム)で希釈したB2 H6 (ジボラン)であり、原料ガス中でのB2 H6 濃度が0.5質量%であり、原料ガスの総流量が100cm3 /分(標準状態)であり、チャンバー内圧力が0.35Paであり、ソースパワー(プラズマ生成用高周波電力)が500Wであり、バイアス電圧(Vpp)が250Vであり、基板温度が30℃であり、プラズマドーピング時間が60秒である。その後、ゲート電極15b及び保護膜19Aをマスクとして、n型のフィン型半導体領域13bに不純物をイオン注入して、n型ポケット領域(図示省略)を形成する。
次に、図2(i)及び(j)に示すように、保護膜19Aを除去した後、n型のフィン型半導体領域13b上を含むフィン型PMISFET形成領域を覆う保護膜19B(例えばレジスト等)を形成し、その後、ゲート電極15c及び保護膜19Bをマスクとして、p型のフィン型半導体領域913cに対して、プラズマドーピング時の圧力を0.4Pa以下に設定したプラズマドーピング条件でn型不純物をドーピングする。これにより、p型のフィン型半導体領域913cの上部に形成された第1のn型不純物領域917aと、p型のフィン型半導体領域913cの側部に形成された第2のn型不純物領域917bとからなるn型のエクステンション領域917が形成される。このとき、第2のn型不純物領域917bは、第1のn型不純物領域917aと比べて注入ドーズ量が80%以上になるように形成される。これにより、第2のn型不純物領域917bのシート抵抗、比抵抗又は拡がり抵抗が第1のn型不純物領域917aのシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下になるように第2のn型不純物領域917bを形成することができる。ここで、プラズマドーピング条件は、例えば、原料ガスがHe(ヘリウム)で希釈したAsH3 (アルシン)であり、原料ガス中でのAsH3 濃度が0.5質量%であり、原料ガスの総流量が100cm3 /分(標準状態)であり、チャンバー内圧力が0.30Paであり、ソースパワー(プラズマ生成用高周波電力)が500Wであり、バイアス電圧(Vpp)が250Vであり、基板温度が30℃であり、プラズマドーピング時間が60秒である。その後、ゲート電極15c及び保護膜19Bをマスクとして、p型のフィン型半導体領域913cに不純物をイオン注入して、p型ポケット領域(図示省略)を形成する。
次に、保護膜19Bを除去した後、支持基板11上の全面に亘って例えば厚さ60nm程度の絶縁膜を形成し、その後、異方性ドライエッチングを用いて当該絶縁膜をエッチバックすることにより、図3(a)及び(b)に示すように、ゲート電極15b及び15cのそれぞれの側面上に絶縁性サイドウォールスペーサ16を形成する。
次に、図3(c)及び(d)に示すように、p型のフィン型半導体領域913c上を含むフィン型NMISFET形成領域を覆う保護膜19C(例えばレジスト等)を形成した後、ゲート電極15b及び絶縁性サイドウォールスペーサ16並びに保護膜19Cをマスクとして、n型のフィン型半導体領域13bに対してp型不純物をイオン注入する。これにより、n型のフィン型半導体領域13bの上部に形成された第3のp型不純物領域27aと、n型のフィン型半導体領域13bの側部に形成された第4のp型不純物領域27bとからなるp型のソース・ドレイン領域27が形成される。また、このとき、ゲート電極15bにもp型不純物が注入される。ここで、イオン注入条件は、例えば、注入イオンがボロンイオン(B+ )であり、注入エネルギーが1〜10keV程度であり、注入ドーズ量が1〜5×1015cm-2であり、チルト角が0°である。尚、イオン注入に代えて、チャンバー内圧力を0.6Pa以下に設定してプラズマドーピングによってp型不純物のドーピングを行ってもよい。このようにすると、n型のフィン型半導体領域13bの側部に形成される第4のp型不純物領域27bの注入ドーズ量を、n型のフィン型半導体領域13bの上部に形成される第3のp型不純物領域27aの注入ドーズ量の80%以上に設定することができる。これにより、第4のp型不純物領域27bのシート抵抗、比抵抗又は拡がり抵抗が第3のp型不純物領域27aのシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下になるように第4のp型不純物領域27bを形成することができる。
次に、図3(e)及び(f)に示すように、保護膜19Cを除去した後、n型のフィン型半導体領域13b上を含むフィン型PMISFET形成領域を覆う保護膜19D(例えばレジスト等)を形成し、その後、ゲート電極15c及び絶縁性サイドウォールスペーサ16並びに保護膜19Dをマスクとして、p型のフィン型半導体領域913cに対してn型不純物をイオン注入する。これにより、p型のフィン型半導体領域913cの上部に形成された第3のn型不純物領域927aと、p型のフィン型半導体領域913cの側部に形成された第4のn型不純物領域927bとからなるn型のソース・ドレイン領域927が形成される。また、このとき、ゲート電極15cにもn型不純物が注入される。ここで、イオン注入条件は、例えば、注入イオンが砒素イオン(As+ )であり、注入エネルギーが1〜10keV程度であり、注入ドーズ量が1〜5×1015cm-2であり、チルト角が0°である。尚、イオン注入に代えて、チャンバー内圧力を0.4Pa以下に設定してプラズマドーピングによってn型不純物のドーピングを行ってもよい。このようにすると、p型のフィン型半導体領域913cの側部に形成される第4のn型不純物領域927bの注入ドーズ量を、p型のフィン型半導体領域913cの上部に形成される第3のn型不純物領域927aの注入ドーズ量の80%以上に設定することができる。これにより、第4のn型不純物領域927bのシート抵抗、比抵抗又は拡がり抵抗が第3のn型不純物領域927aのシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下になるように第4のn型不純物領域927bを形成することができる。
最後に、図3(g)及び(h)に示すように、保護膜19Dを除去し、これにより、本実施形態のフィン型CMISFETが完成する。
本実施形態の特徴は、同一基板11上においてフィン型PMISFETのエクステンション領域17及びフィン型NMISFETのエクステンション領域917をプラズマドーピング法を用いて形成するに際して、フィン型PMISFETのエクステンション領域17の形成においてはp型不純物のプラズマドーピング時の圧力を0.6Pa以下に設定し、フィン型NMISFETのエクステンション領域917の形成においてはn型不純物のプラズマドーピング時の圧力を0.4Pa以下に設定することである。これにより、n型のフィン型半導体領域13bの側部に形成された不純物領域17bがn型のフィン型半導体領域13bの上部に形成された不純物領域17aと比べて80%以上の注入ドーズ量を有するエクステンション領域17を備えたフィン型PMISFETと、p型のフィン型半導体領域913cの側部に形成された不純物領域917bがp型のフィン型半導体領域913cの上部に形成された不純物領域917aと比べて80%以上の注入ドーズ量を有するエクステンション領域917を備えたフィン型NMISFETとを同一基板上に有するフィン型CMISFETを得ることができる。
従って、フィン型PMISFETを構成するn型のフィン型半導体領域13bの側部に形成されている不純物領域17bのシート抵抗、比抵抗又は拡がり抵抗を、当該n型のフィン型半導体領域13bの上部に形成されている不純物領域17aのシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下に設定することができるので、フィン型PMISFETを構成するフィン型半導体領域13bのエクステンション領域17のゲート幅方向の幅において当該フィン型半導体領域13bの側部に形成された不純物領域17bの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。
また、フィン型NMISFETを構成するp型のフィン型半導体領域913cの側部に形成されている不純物領域917bのシート抵抗、比抵抗又は拡がり抵抗を、当該p型のフィン型半導体領域913cの上部に形成されている不純物領域917aのシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下に設定することができるので、フィン型NMISFETを構成するフィン型半導体領域913cのエクステンション領域917のゲート幅方向の幅において当該フィン型半導体領域913cの側部に形成された不純物領域917bの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。
同様に、フィン型PMISFETのソース・ドレイン領域27をプラズマドーピング法を用いて形成する場合には、プラズマドーピング時の圧力を0.6Pa以下に設定することにより、n型のフィン型半導体領域13bの側部に形成された不純物領域27bがn型のフィン型半導体領域13bの上部に形成された不純物領域27aと比べて80%以上の注入ドーズ量を有するソース・ドレイン領域27を備えたフィン型PMISFETを得ることができる。従って、不純物領域27bのシート抵抗、比抵抗又は拡がり抵抗を不純物領域27aのシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下に設定することができるので、フィン型PMISFETを構成するフィン型半導体領域13bのソース・ドレイン領域27のゲート幅方向の幅において当該フィン型半導体領域13bの側部に形成された不純物領域27bの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。
また、フィン型NMISFETのソース・ドレイン領域927をプラズマドーピング法を用いて形成する場合には、プラズマドーピング時の圧力を0.4Pa以下に設定することにより、p型のフィン型半導体領域913cの側部に形成された不純物領域927bがp型のフィン型半導体領域913cの上部に形成された不純物領域927aと比べて80%以上の注入ドーズ量を有するソース・ドレイン領域927を備えたフィン型NMISFETを得ることができる。従って、不純物領域927bのシート抵抗、比抵抗又は拡がり抵抗を不純物領域927aのシート抵抗、比抵抗又は拡がり抵抗の1.25倍以下に設定することができるので、フィン型NMISFETを構成するフィン型半導体領域913cのソース・ドレイン領域927のゲート幅方向の幅において当該フィン型半導体領域913cの側部に形成された不純物領域927bの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。
尚、本実施形態において、図2(g)及び(h)に示す工程でp型不純物であるボロン(B)のプラズマドーピングによりp型のエクステンション領域17(p型不純物領域17a及び17b)を形成し、図2(i)及び(j)に示す工程でn型不純物である砒素(As)のプラズマドーピングによりn型のエクステンション領域917(n型不純物領域917a及び917b)を形成するに際して、比較的質量の小さいボロン(B)のプラズマドーピング時の圧力を0.6Pa以下に設定し、比較的質量の大きい砒素(As)のプラズマドーピング時の圧力を0.4Pa以下に設定した。しかし、p型のエクステンション領域17を形成するためのp型不純物の質量が、n型のエクステンション領域917を形成するためのn型不純物の質量よりも大きい場合には、p型不純物のプラズマドーピング時の圧力を、n型不純物のプラズマドーピング時の圧力以下に設定してもよい。すなわち、本発明のプラズマドーピング方法の特徴は、注入不純物の質量が大きいほど、プラズマドーピング時の圧力を低くすることである。
また、本実施形態において、図2(g)及び(h)に示すプラズマドーピング工程並びに図2(i)及び(j)に示すプラズマドーピング工程において、プラズマドーピングによる注入ドーズ量を大きくするために、ガス濃度、ソースパワー又はバイアスパワー等の他のパラメータを制御しても良いことは言うまでもない。
また、本実施形態において、フィン型PMISFETを構成するn型のフィン型半導体領域13bの側部に形成されている第2のp型不純物領域17bのシート抵抗、比抵抗又は拡がり抵抗を低減するためには、n型のフィン型半導体領域13bの上部に形成されている第1のp型不純物領域17aの接合深さと比べて第2のp型不純物領域17bの接合深さを同等以上の深さに設定することが好ましい。このような構成は、例えば、第2のp型不純物領域17bの注入ドーズ量が第1のp型不純物領域17aの注入ドーズ量と比べて大きくなるようにプラズマドーピングを実施した後に適切なアニールを行うことによって実現可能である。同様に、フィン型NMISFETを構成するp型のフィン型半導体領域913cの側部に形成されている第2のn型不純物領域917bのシート抵抗、比抵抗又は拡がり抵抗を低減するためには、p型のフィン型半導体領域913cの上部に形成されている第1のn型不純物領域917aの接合深さと比べて第2のn型不純物領域917bの接合深さを同等以上の深さに設定することが好ましい。このような構成は、例えば、第2のn型不純物領域917bの注入ドーズ量が第1のn型不純物領域917aの注入ドーズ量と比べて大きくなるようにプラズマドーピングを実施した後に適切なアニールを行うことによって実現可能である。
また、本実施形態において、図2(g)及び(h)に示す工程でp型不純物のプラズマドーピングによりp型のエクステンション領域17(p型不純物領域17a及び17b)を形成する際には、プラズマドーピングの原料ガスとして、Heで希釈したB2 H6 を用いたが、原料ガスは、n型のフィン型半導体領域13bに注入される不純物を含むガスであれば、特に限定されるものではない。例えば、B2 H6 に代えて、ボロン原子を含む他の分子(例えばBF3 )、若しくはボロン原子と水素原子とからなる他の分子を用いてもよい。また、不純物を含むガスをHe等の希ガスによって希釈してもよいし、希釈しなくてもよい。尚、本実施形態のように、プラズマドーピングの原料ガスとして、Heで希釈したB2 H6 を用いる場合、原料ガス中のB2 H6 の質量濃度は0.01%以上で且つ1%以下であることが好ましい。このようにすると、シリコン中にボロンを導入し易くなるのでより望ましい。具体的には、B2 H6 ガス濃度が0.01%以下であると十分な量のボロンが導入されにくくなり、1%以上になると半導体基板表面にボロンを含む堆積物が付着してデポジションになり易くなる。
また、本実施形態において、図2(i)及び(j)に示す工程でn型不純物のプラズマドーピングによりn型のエクステンション領域917(n型不純物領域917a及び917b)を形成する際には、プラズマドーピングの原料ガスとして、Heで希釈したAsH3 を用いたが、原料ガスは、p型のフィン型半導体領域913cに注入される不純物を含むガスであれば、特に限定されるものではない。例えば、AsH3 に代えて、PH3 等を用いてもよい。また、不純物を含むガスをHe等の希ガスによって希釈してもよいし、希釈しなくてもよい。尚、本実施形態のように、プラズマドーピングの原料ガスとして、Heで希釈したAsH3 を用いる場合、原料ガス中のAsH3 の質量濃度は0.01%以上で且つ1%以下であることが好ましい。このようにすると、シリコン中に砒素を導入し易くなるのでより望ましい。具体的には、AsH3 ガス濃度が0.01%以下であると十分な量の砒素が導入されにくくなり、1%以上になると半導体基板表面に砒素を含む堆積物が付着してデポジションになり易くなる。
[本発明のメカニズム]
以下、本発明のメカニズムについて、p型不純物のプラズマドーピングによりp型のエクステンション領域17(p型不純物領域17a及び17b)を形成する場合を例として、図4を参照しながら説明するが、n型不純物のプラズマドーピングによりn型のエクステンション領域917(p型不純物領域917a及び917b)を形成する場合のメカニズムも同様である。
まず、図4に示すように、n型のフィン型半導体領域13a、13bに対して、p型不純物をプラズマドーピング法を用いて注入する。これにより、フィン型半導体領域13a、13bの上部には、注入イオン18aと、吸着種(ガス分子やラジカル等の中性種)18bと、スパッタリングによってフィン型半導体領域13a〜13dを離脱する不純物18cとのバランスによって決まる注入ドーズ量を持つ第1のp型不純物領域17aが形成される。また、フィン型半導体領域13a、13bの側部には、主として吸着種(ガス分子やラジカル等の中性種)18bによって決まる注入ドーズ量を持つ第2のp型不純物領域17bが形成される。このとき、フィン型半導体領域13a、13bの側面に対して斜めに入射するイオンも存在するため、注入イオン18aやスパッタリングによってフィン型半導体領域13a、13bを離脱する不純物18cも存在するが、吸着種18bと比べるとその影響は非常に小さく、吸着種18bによるドーピングが支配的になる。すなわち、フィン型半導体領域13a、13bの上部にドーピングされる注入イオン18a及びフィン型半導体領域13a〜13dの上部からスパッタリングによって離脱する不純物18cの数と比べて、フィン型半導体領域13a、13bの側部にドーピングされる注入イオン18a及びフィン型半導体領域13a、13bの側部からスパッタリングによって離脱する不純物18cの数は圧倒的に少ない。
以上に説明したように、フィン型半導体領域13a、13bの上部及び側部におけるドーピングの違いは、フィン型半導体領域13a、13bの上部においては、注入イオン18aの影響と、スパッタリングによってフィン型半導体領域13a、13bを離脱する不純物18cの影響とが大きいのに対して、フィン型半導体領域13a、13bの側部においてはこれらの影響が極めて小さいことに起因する。ここで、スパッタリングによってフィン型半導体領域13a、13bを離脱する不純物18cの量も、注入イオン18aの量や注入エネルギーによって影響される。すなわち、フィン型半導体領域13a、13bの上部及び側部におけるドーピングの根本的な違いは、フィン型半導体領域13a、13bの上面に照射される注入イオン18aの量と、フィン型半導体領域13a、13bの側面に照射される注入イオン18aの量とが圧倒的に違うこと、つまりフィン型半導体領域13a、13bの上面に照射される注入イオン18aの量はフィン型半導体領域13a、13bの側面と比べて圧倒的に多いことに起因する。
従って、フィン型半導体領域13a、13bの上面に照射される注入イオン18aの量を極めて少なくすることによって、前述のフィン型半導体領域13a、13bの上部及び側部におけるドーピングの根本的な違いをほとんど解消することができる。すなわち、フィン型半導体領域13a、13bの上面に照射される注入イオン18aの量を極めて少なくすると、フィン型半導体領域13a、13bの上部に注入される注入イオン18aの量が極めて少なくなると同時に、当該上部から離脱する不純物18cの量も極めて少なくなる。それにより、フィン型半導体領域13a、13bの上部においては、注入ドーズ量に対する注入イオン18aの影響が注入ドーズ量に対する吸着種18bの影響と比べて相対的に小さくなるので、吸着種18bによるドーピングが注入ドーズ量に影響を与える主要因になる。一方、フィン型半導体領域13a、13bの側部においては、もともと、吸着種18bによるドーピングが支配的である。この結果、フィン型半導体領域13a、13bの上部においても側部おいても、その注入ドーズ量が吸着種18bによるドーピングの量によってほぼ決定される状況となる。吸着種18bによるドーピングの量は、電界の影響を受けないランダムな運動方向を有する中性種(ガス分子やラジカル等)の吸着によって決まる量であるから、フィン型半導体領域13a、13bの上部においても側部においても同程度となる。これにより、第1のp型不純物領域17aの注入ドーズ量と第2のp型不純物領域17bの注入ドーズ量とを等しくすることができる。
以下、フィン上部(不純物領域17a及び917a)の注入ドーズ量とフィン側部(不純物領域17b及び917b)の注入ドーズ量とが同程度である本発明のフィン型CMISFETについて、具体的な実施例を用いてさらに詳細に説明する。
(第1実施例)
図5(a)は、本発明のフィン型CMISFETの一例(第1実施例)の斜視図であり、図5(b)は、図5(a)に示すフィン型CMISFETのうちNMISFETの拡大斜視図である。尚、図5(a)、(b)において、図1(a)〜(e)に示すフィン型CMISFETと同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。
まず、図5(b)を参照しながらフィン型NMISFETのフィン角部(上部コーナー)の削れについて説明するが、フィン型PMISFETのフィン角部の削れについても同様である。図5(b)に示すように、上部にn型不純物領域917a及び側部にn型不純物領域917bを有するp型のフィン型半導体領域913cを跨ぐようにゲート絶縁膜914cを介してゲート電極15cが形成されている。ここで、p型のフィン型半導体領域913c(n型のフィン型半導体領域13bについても同様)の高さ及び幅はそれぞれ120nm及び160nmである。また、図5(b)において、a、b、c、dは、鞍馬形状のゲート絶縁膜914cの内壁のうちソース側のコーナーを表し、a''、b''、c''、d''は、p型のフィン型半導体領域913cのソース側端面までコーナーa、b、c、dを平行移動させたものである。
本実施例において、コーナーb''と上部のn型不純物領域917aとの距離G、つまりコーナーc''と上部のn型不純物領域917aとの距離Gは、ゼロよりも大きく且つ10nm以下である。従って、本実施例のフィン型CMISFETのうちのフィン型NMISFETにおけるプラズマドーピング処理後のフィン角部(フィン型PMISFETのフィン角部についても同様)の削れ量(曲率半径の増加量)は許容範囲内である。
以下、プラズマドーピングによるp型不純物及びn型不純物のそれぞれの注入プロセスについて、さらに詳しく説明する。
[フィン型PMISFETのフィン角部の削れ量の抑制]
まず、第1実施例におけるフィン型PMISFETのフィン角部の削れ量の抑制について、図6(a)及び(b)を参照しながら説明する。
図6(a)は、p型不純物のプラズマドーピングを行う前のフィン型半導体領域(正確にはフィンを有する半導体領域51)の断面形状を模式的に示している。ここで、フィンの高さ及び幅は120nm及び160nmであり、フィン同士の間の距離は210nmである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は370nmである。また、フィン角部(図中破線領域)の曲率半径は8.7nmである。尚、フィン角部がp型不純物のプラズマドーピング前においても完全な直角形状ではなく、曲率を持つ形状となっている理由は、p型不純物のプラズマドーピングの前工程であるドライエッチングや洗浄の工程で僅かながらフィン角部が削れているからである。
図6(b)は、p型不純物のプラズマドーピングを行った後のフィン型半導体領域(正確にはフィンを有する半導体領域51)の断面形状を模式的に示している。p型不純物のプラズマドーピング条件は、例えば、原料ガスがHeで希釈したB2 H6 であり、原料ガス中でのB2 H6 濃度が0.5質量%であり、チャンバー内圧力が0.35Paであり、ソースパワー(プラズマ生成用高周波電力)が600Wであり、バイアス電圧Vppが130Vであり、基板温度が20℃であり、プラズマドーピング時間は200秒である。プラズマの発生方式としては、例えばICP方式を用いた。尚、第1実施例では、フィン上面に照射される注入イオンの量を極めて少なくして、フィン角部の削れ量を抑制するために、チャンバー内圧力を0.35PaとICP方式としては極めて小さく設定している。以上の条件によるp型不純物のプラズマドーピングを実施した後におけるフィン角部(図中破線領域)の曲率半径は10.6nmである。すなわち、第1実施例では、p型不純物のプラズマドーピング前後におけるフィン角部の曲率半径の差は1.9nmであり、これが200秒間のプラズマドーピング時間において変化した量であることから、1分間当たりの削れ量(曲率半径の増加量)は0.6nmと非常に小さいことが分かる。
[フィン型PMISFETのコンフォーマルドーピング性]
次に、第1実施例のフィン型PMISFETにおける第1のp型不純物領域(フィン上部の不純物領域)及び第2のp型不純物領域(フィン側部の不純物領域)のシート抵抗について、図面を参照しながら説明する。p型不純物のプラズマドーピング条件は、例えば、原料ガスがHeで希釈したB2 H6 であり、原料ガス中でのB2 H6 濃度が0.8質量%であり、チャンバー内圧力が0.35Paであり、ソースパワー(プラズマ生成用高周波電力)が500Wであり、バイアス電圧Vppが250Vであり、基板温度が20℃であり、プラズマドーピング時間は60秒である。プラズマの発生方式としては、例えばICP方式を用いた。また、フィン上面に照射される注入イオンの量を極めて少なくして、第1のp型不純物領域(フィン上部)の注入ドーズ量において吸着種によるドーピングの量が主要因になるように、言い換えると、もともと吸着種によるドーピングの量が主要因である第2のp型不純物領域(フィン側部)の注入ドーズ量に第1のp型不純物領域(フィン上部)の注入ドーズ量が近づくように、チャンバー内圧力を0.35PaとICP方式としては極めて小さく設定している。この場合のフィン角部の削れ量も、前述の[フィン型PMISFETのフィン角部の削れ量の抑制]の場合と同程度であって極めて小さい。図7(a)及び(b)は、p型不純物のプラズマドーピングを行う前のフィン型半導体領域(正確にはフィンを有する半導体領域51)の断面形状を模式的に示した図及びその拡大図であり、図7(c)及び(d)は図7(a)及び(b)に示すフィン型半導体領域の斜視図及びその拡大図である。図7(a)〜(d)に示すフィン型半導体領域において、フィンの高さ及び幅は128nm及び342nmであり、フィン同士の間の距離は743nmである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は1085nmである。
図8(a)は、プラズマドーピングによってn型のフィン型半導体領域(正確にはフィンを有するn型半導体領域51)を構成するシリコン中にボロンを注入した後、さらに1050℃のspikeRTA(rapid thermal annealing )による熱処理を施してボロンをシリコン中で電気的に活性化することによって低抵抗領域52を形成した様子を示している。図8(a)に示すように、第1のp型不純物領域(フィン上部)だけではなく第2のp型不純物領域(フィン側部)にも低抵抗領域52が形成されている。
図8(b)は、図8(a)のA−A線上におけるSSRM(2D Scanning Spreading Resistance Microscopy )を用いて測定した拡がり抵抗の変化を示したものである。尚、図8(b)において横軸のゼロ点はフィン上面を意味する。図8(b)に示すように、第1のp型不純物領域(フィン上部)の拡がり抵抗は2.9×104 Ωである。また、横軸の深さが大きくなるに従って(つまりフィンの内部に入るに従って)、第1のp型不純物領域(フィン上部の低抵抗領域52)からの距離が大きくなる。フィン上面から約0.3μm以上離れた領域は、ボロンが注入されておらず且つ熱処理によるボロンの拡散もほとんどない領域であって、この領域では基板の拡がり抵抗(約1.5×106 Ω)が観察される。
次に、図8(c)は、図8(a)のB−B線上における拡がり抵抗の変化を示したものである。尚、図8(c)は、図8(a)に示すフィンが3本並んでいる部分をSSRM観察した結果を示しており、図8(c)において横軸のゼロ点は左端のフィンの左側面からからB−B線左方向に所定の距離だけ離れた位置を意味する。また、図8(c)において太破線で囲んだ領域が図8(a)に示すフィンを含む半導体領域の拡がり抵抗を表している。この太破線で囲んだ領域に着目すると、横軸の深さが小さい領域(例えば横軸の深さが1.0μm付近の領域)では、SSRM測定のためにフィン同士の間に設けられた絶縁体(図8(a)において図示省略)の拡がり抵抗が観察されており、その値は極めて高い。また、横軸の深さが1.35μm付近の領域は、図8(a)に示すフィンの左側部に位置する第2のp型不純物領域に相当し、この部分の拡がり抵抗は3.0×104 Ωである。また、横軸の深さが1.5μm付近の領域は、図8(a)に示すフィンの中央部、つまり、第1のp型不純物領域(フィン上部)と2つの第2のp型不純物領域(フィン両側部)とに囲まれた部分に相当し、この部分は、ボロンが注入されておらず且つ熱処理によるボロンの拡散もそれほど多くない領域なので、当該部分の拡がり抵抗としては基板の拡がり抵抗に近い値が観察されている。また、横軸の深さが1.7μm付近の領域は、図8(a)に示すフィンの右側部に位置する第2のp型不純物領域に相当し、この部分の拡がり抵抗は3.5×104 Ωである。さらに、横軸の深さが1.7μmよりも大きい領域(例えば横軸の深さが2.0μm付近の領域)では、再度、SSRM測定のためにフィン同士の間に設けられた絶縁体(図8(a)において図示省略)の拡がり抵抗が観察されており、その値は極めて高い。以上に説明したように、図8(c)に表された3本のフィンのそれぞれの両側部に位置する6箇所の第2の不純物領域の拡がり抵抗を読み取ると、左から順番に2.1×104 Ω、3.0×104 Ω、3.0×104 Ω、3.5×104 Ω、3.0×104 Ω、2.9×104 Ωであり、6箇所の第2のp型不純物領域の拡がり抵抗の平均値は2.9×104 Ωである。これは、図8(b)に示した第1のp型不純物領域(フィン上部)の拡がり抵抗に等しい。
ところで、第1のp型不純物領域(フィン上部)のシート抵抗と第2のp型不純物領域(フィン側部)のシート抵抗とを比較するためには、両者の拡がり抵抗の他に両者の接合深さを特定する必要がある。第1のp型不純物領域(フィン上部)の接合深さについては、別途ベアシリコン基板を用いて図8(a)に示すフィン型半導体領域と同じ条件で作成した試料に対してSIMS(secondary ion mass spectrometry )測定を行うことによって評価することができる。図8(d)は、第1のp型不純物領域(フィン上部)のSIMS測定結果を示している。図8(d)に示すように、ボロン濃度が5×1018cm-3になる深さを接合深さと規定した場合、第1のp型不純物領域(フィン上部)の接合深さは28.5nmであることが分かる。さらに、第1のp型不純物領域(フィン上部)のシート抵抗については、別途ベアシリコン基板を用いて図8(a)に示すフィン型半導体領域と同じ条件で作成した試料に対して四探針法による測定を行うことによって評価することができる。この四探針法による測定結果から、第1のp型不純物領域(フィン上部)のシート抵抗が750Ω/□であることが分かった。一方、第2のp型不純物領域(半導体領域側部)の接合深さについては、SSRM観察結果を用いて、第2のp型不純物領域(フィン側部)の色調が第1のp型不純物領域(フィン上部)の深さ28.5nmにおける色調と同じになるときの第2のp型不純物領域(フィン側部)の深さとして求めることができる。この場合、SSRM写真のドットの大きさ分だけの測定誤差が生じるものの、第2のp型不純物領域(フィン側部)の接合深さを28.5nm±10%という精度で特定することができる。
ここで、対象物のシート抵抗をRs、抵抗率をρ、厚さ(接合深さ)をt、拡がり抵抗をρwとすると、Rs=ρ/tである。また、抵抗率ρと拡がり抵抗ρwとは原理的には1対1の関係にあり、前述の測定の場合にもほぼ1対1の関係にあるので、Rsとρw/tとの間には比例関係が成り立つ。実験より、第1のp型不純物領域(フィン上部)の拡がり抵抗ρwは2.9×104 Ωであり、厚さ(接合深さ)tは28.5nmである。これに対して、第2のp型不純物領域(フィン側部)の拡がり抵抗ρwは2.9×104 Ωであり、厚さ(接合深さ)tは28.5nm±10%である。以上のことから、第1のp型不純物領域(フィン上部)のシート抵抗と第2のp型不純物領域(フィン側部)のシート抵抗とが1:1.1から1:0.9までの範囲にあることが分かる。すなわち、第1実施例では、第1のp型不純物領域(フィン上部)のシート抵抗と第2のp型不純物領域(フィン側部)のシート抵抗とをわずか±10%の差で同程度に設定することができ、これは、従来技術では達成不可能なコンフォーマルドーピング性能である。
図9は、アスペクト比が0.37、ピッチが1085nmのフィンを有するn型半導体領域51にプラズマドーピングによってp型不純物を注入した後、熱処理を施してp型不純物を活性化することによって低抵抗領域52を形成した様子を示している。
また、図10は、アスペクト比が1.72、ピッチが196nmのフィンを有するn型半導体領域51にプラズマドーピングによってp型不純物を注入した後、熱処理を施してp型不純物を活性化することによって低抵抗領域52を形成した様子を示している。
図9及び図10のいずれのp型不純物のプラズマドーピングにおいてもコンフォーマルなドーピングを達成することができた。
[p型不純物のプラズマドーピング時の圧力の閾値のパラメータ依存性]
前述のように、第1実施例では、p型不純物のプラズマドーピング時の圧力を0.6Pa以下にしてプラズマドーピングを行うことによってフィン型PMISFETのフィン角部の削れ量を抑制することができることを、原料ガスがHeで希釈したB2 H6 であり、原料ガス中でのB2 H6 濃度が0.5質量%であり、チャンバー内圧力が0.35Paであり、ソースパワー(プラズマ生成用高周波電力)が600Wであり、バイアス電圧Vppが130Vであり、基板温度が20℃であり、プラズマドーピング時間が200秒である場合を例として説明した。また、第1実施例では、p型不純物のプラズマドーピング時の圧力を0.6Pa以下にしてプラズマドーピングを行うことによって高いコンフォーマルドーピング性を得ることができることを、原料ガスがHeで希釈したB2 H6 であり、原料ガス中でのB2 H6 濃度が0.8質量%であり、チャンバー内圧力が0.35Paであり、ソースパワー(プラズマ生成用高周波電力)が500Wであり、バイアス電圧Vppが250Vであり、基板温度が20℃であり、プラズマドーピング時間が60秒である場合を例として説明した。但し、フィン型PMISFETのフィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を得るためのp型不純物のプラズマドーピング時の圧力の閾値は、他のパラメータの影響を受けて変化するので、以下、これについて説明する。
第1実施例では、原料ガスがHeで希釈したB2 H6 であり、原料ガス中でのB2 H6 濃度が0.5質量%又は0.8質量%である場合を例として説明したが、まず、B2 H6 濃度を変えた場合について説明する。この場合、B2 H6 を水素やヘリウムのような希ガスによって5質量%以下に希釈して用いるため、B2 H6 濃度の変化がプラズマドーピング時の圧力の閾値に及ぼす影響はほとんどない。本発明のようにエクステンション領域やソース・ドレイン領域を形成するために元素を注入するという用途においては、B2 H6 を2質量%程度以下の高い希釈度で用いることが望ましいので、原料ガス中でのB2 H6 濃度がフィン角部の削れ量に及ぼす影響は小さい。その理由は、フィン角部を削るのはプラズマ中のイオンであり、その大部分はプラズマ中のイオンとして支配的な希釈ガス由来のイオンであるから、希釈ガス中でのボロンの占める割合(濃度)を5質量%以下の範囲(望ましくは2質量%以下の範囲)で変えた場合でも、プラズマ中における希釈ガス由来のイオンに対するボロンイオンの割合は大きくは変わらないからであると考えられる。以上に述べたように、原料ガスがHeで希釈したB2 H6 であり、原料ガス中でのB2 H6 濃度が2質量%以下の範囲である場合には、B2 H6 濃度の変化がフィン角部の削れ量に及ぼす影響は無視でき、プラズマドーピング時の圧力の閾値は0.6Paのままであった。すなわち、プラズマドーピングによってフィン角部がエッチングされる原因は、希釈ガス由来のイオン(第1実施例ではヘリウムイオン)であり、プラズマドーピング時の圧力の閾値はB2 H6 濃度つまりボロン濃度には依存しない。
また、第1実施例では、p型不純物のプラズマドーピング時のバイアス電圧Vppが130V及び250Vである場合を例として説明したが、次に、バイアス電圧Vppを変えた場合について説明する。本発明のようにエクステンション領域やソース・ドレイン領域を形成するために元素を注入するという用途を有する装置においては、バイアス電圧Vppは1000V以下に設定される。また、エクステンション領域を形成するためには、半導体表面から深さ5nm以上15nm以下の領域にボロン等を注入することが要望される。第1実施例で250Vのバイアス電圧Vppを用いた場合には、注入深さ(ボロン濃度が1×1018cm-3になる深さで定義する)は9nmである。この注入深さをエクステンション領域に要望される最大値の15nmにするためにバイアス電圧Vppを500V程度まで高くした場合でも、p型不純物のプラズマドーピング時の圧力の閾値は0.6Pa程度であってほとんど変化しなかった。但し、バイアス電圧Vppを装置の最大出力である1000V程度まで高くした場合には、p型不純物のプラズマドーピング時の圧力の閾値を0.6Paよりも低く例えば0.5Pa程度に設定することが好ましい。
さらに、第1実施例では、p型不純物のプラズマドーピング時間が60秒及び200秒である場合を例として説明したが、次に、このプラズマドーピング時間を変えた場合について説明する。p型不純物のプラズマドーピング時間を短くすると、p型不純物のプラズマドーピング時の圧力の閾値は0.6Paよりも高くなり、逆に、p型不純物のプラズマドーピング時間を長くすると、p型不純物のプラズマドーピング時の圧力の閾値は0.6Paよりも低くなるという傾向がある。すなわち、0.6Paよりも高い圧力領域でp型不純物のプラズマドーピングを実施したい場合には、p型不純物のプラズマドーピング時間を60秒よりも短くすることが考えられるが、以下の理由により、これはp型不純物のプラズマドーピング時間を極めて短時間にした場合を除いて有効な方法ではない。0.6Paよりも高い圧力領域を用いて60秒未満でp型不純物のプラズマドーピングを実施した場合、図11に示すように、時間に対するフィン角部の削れ量は比例関係で変化せず、p型不純物のプラズマドーピングの初期段階での削れ量が多くなる。ここで、図11は、0.9Paの圧力でp型不純物のプラズマドーピングを60秒間実施した場合におけるフィン角部の削れ量の時間変化を示している。尚、図11において、フィン角部の削れ量を、ドーピング前のフィン角部(上部コーナー)の曲率半径に対するドーピング後のフィン角部(上部コーナー)の曲率半径の比で表している。当該比が大きいほど、削れ量は大きい。具体的には、図11に示すように、28秒以上ではプラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前の2倍以上となり、削れ量が大きくなってしまう。従って、28秒以上の長い時間領域を用いるp型不純物のプラズマドーピングでは、フィン角部の削れ量を抑制するために、圧力を0.6Pa以下に設定することが望ましい。一方、p型不純物のプラズマドーピング時間が28秒未満の場合には、圧力が0.6Pa以上であってもフィン角部の削れ量を少なくしつつプラズマドーピングを行うことが可能であるものの、このような短い時間領域を用いたプラズマドーピングでは、ドーズ量の基板面内均一性を確保することが難しいという大きな問題がある。逆に、p型不純物のプラズマドーピング時間を200秒よりも長くした場合には、生産性が低下するという問題が生じる。以上のように、30秒から200秒までの時間領域を用いたp型不純物のプラズマドーピングでは、生産性が低下することなく、ドーズ量の基板面内均一性を確保できるという効果があるが、従来用いられてきた圧力範囲によればフィン角部の削れ量が大きくなるという問題があった。これに対して、本発明ではp型不純物のプラズマドーピング時の圧力を0.6Pa以下に設定することによって、エッチングの原因と考えられる希釈ガス起因のイオン(第1実施例ではヘリウムイオン)の量を少なくすることが可能となり、これによりフィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を達成できるという特別の効果が得られる。
[p型不純物のプラズマドーピングにおける条件付き許容範囲の例]
本例においては、p型不純物のプラズマドーピング時の圧力を0.6Pa以上10Pa以下とし、且つイオン電流密度Ii(mA/cm2 )とプラズマドーピング時の圧力P(Pa)との関係がIi≦0.52Ln(P)+0.36となる条件でp型不純物のプラズマドーピングを行うことによって、フィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を得ることができる。尚、Lnは自然対数を表す。
尚、本例においては、フィン角部の削れ量を検査するためのn型のフィン型半導体領域(プラズマドーピングを行う前)として、図6(a)に示す第1実施例と同様の試料を用いた。すなわち、フィンの高さ及び幅は120nm及び160nmであり、フィン同士の間の距離は210nmである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は370nmである。また、フィン角部(図中破線領域)の曲率半径は8.7nmである。
まず、p型不純物のプラズマドーピング時の圧力とソースパワーとを変化させて、電子温度及びイオン電流密度を測定する。ここで、測定に使用した装置はScientific Systems社製ラングミュアプローブ(製品名スマートプローブ)である。また、測定用プローブを基板表面から25mm上方を通過させ、その直下の部分に対して測定を実施できるように測定用プローブの取り付けを行っている。測定データの検出位置として、300mm基板の中心部から半径20mmの範囲内の21箇所(具体的には基板中心部から測定用プローブの取り付け側に20mmの地点までの間における1mm間隔の21点)を設定し、この21点の測定値の平均を測定データとした。
次に、p型不純物のプラズマドーピング時の圧力とソースパワーとを変化させて、フィン角部の削れ量を測定する。プラズマドーピング条件は、バイアスパワーが135W(バイアス電圧Vppは290V)であり、原料ガスがHeで希釈したB2 H6 であり、原料ガス中でのB2 H6 濃度が0.05質量%であり、ガスの総流量が300cc/min(標準状態)であり、バイアス印加時間が60秒間である。尚、ボロンの打ち込み深さは、ボロン濃度が5×1018cm-3となる深さで定義して約9nmである。
図12(a)及び(b)は、以上の測定データから得られた各種特性を表している。具体的には、図12(a)は、p型不純物のプラズマドーピング時の圧力が0.6Pa以上10Pa以下の範囲において、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の2倍未満及び2倍以上のそれぞれとなるイオン電流密度の範囲を示している。圧力が0.6Pa以上10Pa以下の範囲において、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の2倍未満となるイオン電流密度の範囲は、Ii≦0.52Ln(P)+0.36(関係式1:図中のy=0.5202Ln(x)+0.3600)である。尚、図中のR2 =0.9858は、測定データと近似曲線(関係式1)との相関係数を示しており、R2 の数値が1に近いことから、関係式1とそれに対応する測定データとの相関関係が極めて強いことが分かる。一方、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の2倍以上となるイオン電流密度の範囲は、Ii≧0.51Ln(P)+0.80(関係式2:図中のy=0.5063Ln(x)+0.7972)である。尚、図中のR2 =0.9515は、測定データと近似曲線(関係式2)との相関係数を示しており、R2 の数値が1に近いことから、関係式2とそれに対応する測定データとの相関関係が極めて強いことが分かる。また、図中において従来のPD(プレーナ用)と記載したプロットは、図11で説明した0.9Paの圧力でp型不純物のプラズマドーピングを実施した場合におけるイオン電流密度を示している。ここで、図11に示しているように、0.9Paの圧力及びこのイオン電流密度で60秒間のp型不純物のプラズマドーピングを実施した場合には、プラズマドーピング後のフィン角部の曲率半径はプラズマドーピング前のフィン角部の曲率半径の2倍以上になっている。
尚、プラズマドーピング後のフィン角部の曲率半径が厳密にプラズマドーピング前のフィン角部の曲率半径の2倍になるイオン電流密度と圧力との関係は、関係式1が示す領域と関係式2が示す領域との間に存在するが、これを特定することには多大な労力を要するので、本例では、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の2倍未満となる関係式1、及び、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の2倍以上となる関係式2のみを特定している。また、図12(b)は、p型不純物のプラズマドーピング時の圧力が0.6Pa以上10Pa以下の範囲において、関係式1及び関係式2の等式が成り立つときの圧力と電子温度との関係を示している。図12(a)及び(b)に示すように、電子温度が同じ水準であったとしても、イオン電流密度が異なることに起因してフィン角部の削れ量が異なること、具体的には、イオン電流密度が小さいほどフィン角部の削れ量を抑制できることが分かる。
また、フィン角部の曲率半径は、プラズマドーピング後の曲率半径がプラズマドーピング前の曲率半径の2倍未満であれば半導体デバイスの性能に与える影響は許容範囲であり問題にならない。その理由は次の通りである。すなわち、ゲート絶縁膜の下部を通過してソースからドレインに流れる電流のうち、第1のp型不純物領域(フィン上部)と第2のp型不純物領域(フィン側部)との境界付近に流れる電流が流れ難くなるのは、ゲート絶縁膜とp型不純物領域との隙間が大きくなることが原因である(図31参照)。従って、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の2倍未満であれば、ゲート絶縁膜とp型不純物領域との隙間の大きさが小さくなるので、半導体デバイスの性能に与える影響は許容範囲であり問題にならなくなる。ここで、フィン角部の削れ量は、そのままゲート絶縁膜とp型不純物領域との隙間の大きさに相当するわけではなく、p型不純物のプラズマドーピングによって意図せずに生じるゲート絶縁膜とp型不純物領域との隙間の大きさは、フィン角部の削れ量よりも小さくなる。その理由は、実際のフィン角部の曲率半径については、ゲート絶縁膜からの距離(例えば図22の距離D参照)が遠くなるに従ってフィン角部がプラズマドーピング時に削られ易くなる結果、その曲率半径が大きくなる一方、ゲート絶縁膜(同上)に近づくに従ってフィン角部が削られ難くなる結果、その曲率半径が小さくなるからである。すなわち、フィン角部の曲率半径は、ゲート絶縁膜からの距離に応じて変化し、その距離が小さくなるに従って、フィン角部の曲率半径は小さくなる傾向にあり、その結果、ゲート絶縁膜とp型不純物領域との隙間の大きさが、フィン角部の削れ量よりも小さくなる場合が生じる。
逆に、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の2倍以上であれば、前述のフィン角部の曲率半径がゲート絶縁膜からの距離に応じて変化することを考慮したとしても、ゲート絶縁膜とp型不純物領域との隙間が大きくなり、半導体デバイスの性能に与える影響が許容範囲を超えてしまうという問題が生じる。
図13は、本例においてp型不純物のプラズマドーピングを行った後のフィン型半導体領域(正確にはフィンを有する半導体領域51)の断面形状を模式的に示している。プラズマドーピング条件は、例えば、原料ガスがHeで希釈したB2 H6 であり、原料ガス中でのB2 H6 濃度が0.05質量%であり、チャンバー内圧力が0.9Paであり、ソースパワー(プラズマ生成用高周波電力)が1000Wであり、バイアス電圧Vppが290Vであり、基板温度が20℃であり、プラズマドーピング時間が60秒である。プラズマの発生方式としては、例えばICP方式を用いた。尚、本例では、フィン上面に照射される注入イオンの量を極めて少なくしてフィン角部の削れ量を抑制するために、チャンバー内圧力を0.9Paと小さく設定していると共に、ソースパワーを1000Wと小さく設定することにより、イオン電流密度を0.09mA/cm2 とICP方式としては非常に小さく設定している。以上の条件によるp型不純物のプラズマドーピングを実施した後におけるフィン角部(図13)の曲率半径は15.2nmである。すなわち、本例では、p型不純物のプラズマドーピング前後におけるフィン角部の曲率半径の差は6.5nmであり、1分間当たりの削れ量(曲率半径の増加量)は6.5nmである。また、本例では、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の2倍未満であるので、フィン角部の削れ量は許容できる程度に小さい。
尚、図12(a)に示すように、p型不純物のプラズマドーピング時のイオン電流密度が0.5mA/cm2 以下であれば、フィン角部の削れ量が半導体デバイスの性能に与える影響は許容範囲であり問題にならないことが分かる。その観点からは、第1実施例で述べたように、p型不純物のプラズマドーピング時の圧力を0.6Pa以下に設定することが望ましいことは言うまでもない。
[フィン型NMISFETのフィン角部の削れ量の抑制]
次に、第1実施例におけるフィン型NMISFETのフィン角部の削れ量の抑制について、図14(a)及び(b)を参照しながら説明する。
図14(a)は、n型不純物のプラズマドーピングを行う前のフィン型半導体領域(正確にはフィンを有する半導体領域951)の断面形状を模式的に示している。ここで、フィンの高さ及び幅は120nm及び160nmであり、フィン同士の間の距離は210nmである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は370nmである。また、フィン角部の(図中破線領域)の曲率半径は8.7nmである。尚、フィン角部がn型不純物のプラズマドーピング前においても完全な直角形状でなく、曲率を持つ形状になっている理由は、n型不純物のプラズマドーピングの前工程であるドライエッチングや洗浄工程で僅かながらフィン角部が削られているためである。
図14(b)は、n型不純物のプラズマドーピングを行った後のフィン型半導体領域(正確にはフィンを有する半導体領域951)の断面形状を模式的に示している。n型不純物のプラズマドーピング条件は、例えば、原料ガスがHeで希釈したAsH3 であり、原料ガス中でのAsH3 濃度が0.05質量%であり、チャンバー内圧力が0.4Paであり、ソースパーワー(プラズマ生成用高周波電力)が2000Wであり、バイアス電圧Vppが290Vであり、基板温度が20℃であり、プラズマドーピング時間は60秒である。プラズマの発生方式としては、例えば、ICP方式を用いた。ここで、フィン上面に照射される注入イオンの量を極めて少なくして、フィン角部の削れ量を制御するために、チャンバー圧力を0.4PaとICP方式としては極めて小さく設定している。以上の条件によるn型不純物のプラズマドーピングを実施した後におけるフィン角部(図中破線領域)の曲率半径は16.2nmである。すなわち、第1実施例では、n型不純物のプラズマドーピング前後におけるフィン角部の曲率半径の差は7.5nmであり、n型不純物のプラズマドーピング後におけるフィン角部の曲率半径はn型不純物のプラズマドーピング前におけるフィン角部の曲率半径の2倍未満であるから、削れ量(曲率半径の増加量)が十分に抑制されていることが分かる。
続いて、n型不純物のプラズマドーピング条件のうち圧力を0.4Pa以下の範囲内で変化させた場合の削れ量の変化について説明する。
まず、n型不純物のプラズマドーピング条件を、例えば、原料ガスがHeで希釈したAsH3 であり、原料ガス中でのAsH3 濃度が0.5質量%であり、チャンバー内圧力が0.35Paであり、ソースパワー(プラズマ生成用高周波電力)が600Wであり、バイアス電圧Vppが130Vであり、基板温度が20℃であり、プラズマドーピング時間が200秒であるとした場合について説明する。プラズマの発生方式としては、例えばICP方式を用いた。ここで、フィン上面に照射される注入イオンの量を極めて少なくして、フィン角部の削れ量を抑制するために、チャンバー内圧力を0.35PaとICP方式としては小さく設定している。以上の条件によるn型不純物のプラズマドーピングを実施した後におけるフィン角部の曲率半径は10.6nmよりも大きく且つ17.4nmよりも小さい。すなわち、本例では、n型不純物のプラズマドーピング前後におけるフィン角部の曲率半径の差は1.9nmよりも大きく且つ8.7nmよりも小さい。これが200秒間のプラズマドーピング時間において変化した量であることから、1分間当たりの削れ量(曲率半径の増加量)は0.6nmよりも大きく且つ2.6nmよりも小さいので、削れ量が十分に抑制されていることが分かる。
次に、n型不純物のプラズマドーピング条件を、例えば、原料ガスがHeで希釈したAsH3 であり、原料ガス中でのAsH3 濃度が0.5質量%であり、チャンバー内圧力が0.30Paであり、ソースパワー(プラズマ生成用高周波電力)が600Wであり、バイアス電圧Vppが130Vであり、基板温度が20℃であり、プラズマドーピング時間が200秒であるとした場合について説明する。プラズマの発生方式としては、例えばICP方式を用いた。ここで、フィン上面に照射される注入イオンの量をさらに少なくして、フィン角部の削れ量を極めて小さく抑制するために、チャンバー内圧力を0.30PaとICP方式としては極めて小さく設定している。以上の条件によるn型不純物のプラズマドーピングを実施した後におけるフィン角部の曲率半径は10.6nm程度となる。すなわち、本例では、n型不純物のプラズマドーピング前後におけるフィン角部の曲率半径の差は1.9nm程度となる。これが200秒間のプラズマドーピング時間において変化した量であることから、1分間当たりの削れ量(曲率半径の増加量)は0.6nm程度であり、非常に小さいことが分かる。この削れ量は、プラズマドーピング条件を、例えば、原料ガスがHeで希釈したB2 H6 であり、原料ガス中でのB2 H6 濃度が0.5質量%であり、チャンバー内圧力が0.35Paであり、ソースパワー(プラズマ生成用高周波電力)が600Wであり、バイアス電圧Vppが130Vであり、基板温度が20℃であり、プラズマドーピング時間が200秒であるとした場合と同等である(この場合も1分間当たりの削れ量(曲率半径の増加量)は0.6nm程度であった)。すなわち、AsH3 を用いたプラズマドーピング時の圧力を0.35Paよりも小さい0.30Paに設定することによって、B2 H6 用いたプラズマドーピング時の圧力を0.35Paに設定することにより得られた非常に小さい削れ量と同等の削れ量を実現することができる。
[フィン型NMISFETのコンフォーマルドーピング性]
次に、第1実施例のフィン型NMISFETにおける第1のn型不純物領域(フィン上部の不純物領域)及び第2のn型不純物領域(フィン側部の不純物領域)のシート抵抗について、図面を参照しながら説明する。n型不純物のプラズマドーピング条件は、例えば、原料ガスがHeで希釈したAsH3 であり、原料ガス中でのAsH3 濃度が0.8質量%であり、チャンバー内圧力が0.30Paであり、ソースパワー(プラズマ生成用高周波電力)が500Wであり、バイアス電圧Vppが250Vであり、基板温度が20℃であり、プラズマドーピング時間は60秒である。プラズマ発生方式としては、例えば、ICP方式を用いた。また、フィン上面に照射されるイオンの量を極めて少なくして、第1のn型不純物領域(フィン上部)の注入ドーズ量において吸着種によるドーピングの量が主要因になるように、言い換えると、もともと吸着種によるドーピングの量が主要因である第2のn型不純物領域(フィン側部)の注入ドーズ量に第1のn型不純物領域(フィン上部)の注入ドーズ量が近づくように、チャンバー内圧力を0.30PaとICP方式としては極めて小さく設定している。この場合のフィン角部の削れ量も、前述の[フィン型NMISFETのフィン角部の削れ量の抑制]の場合と同程度であって極めて小さい。図15(a)及び(b)は、n型不純物のプラズマドーピングを行う前のフィン型半導体領域(正確にはフィンを有する半導体領域951)の断面形状を模式的に示した図及びその拡大図であり、図15(c)及び(d)は図15(a)及び(b)に示すフィン型半導体領域の斜視図及びその拡大図である。図15(a)〜(d)に示すフィン型半導体領域において、フィンの高さ及び幅は128nm及び342nmであり、フィン同士の間の距離は743nmである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は1085nmである。
図16は、プラズマドーピングによってp型のフィン型半導体領域(正確にはフィンを有する半導体領域951)を構成するシリコン中に砒素を注入した後、さらに熱処理を施して砒素をシリコン中で電気的に活性化することによって低抵抗領域952を形成した様子を示している。図6に示すように、第1のn型不純物領域(フィン上部)だけではなく第2のn型不純物領域(フィン側部)にも低抵抗領域952が形成されている。図8(a)に示すフィン型PMISFETの場合と同様に、図16に示すフィン型NMISFETの場合も、第1のn型不純物領域(フィン上部)のシート抵抗と第2のn型不純物領域(フィン側部)のシート抵抗とをわずか±10%の差で同程度に設定することができ、これは、従来技術では達成不可能なコンフォーマルドーピング性能である。
図17(a)は、アスペクト比が0.37、ピッチが1085nmのフィンを有するp型半導体領域951にプラズマドーピングによってn型不純物を注入した後、熱処理を施してn型不純物を活性化することによって、低抵抗領域952を形成した様子を示している。
また、図17(b)は、アスペクト比が1.72、ピッチが196nmのフィンを有するp型半導体領域951にプラズマドーピングによってn型不純物を注入した後、熱処理を施してn型不純物を活性化することによって、低抵抗領域952を形成した様子を示している。
図17(a)及び(b)のいずれのn型不純物のプラズマドーピングにおいてもコンフォーマルなドーピングを達成することができた。
[n型不純物のプラズマドーピング時の圧力の閾値のパラメータ依存性]
前述のように、第1実施例では、n型不純物のプラズマドーピング時の圧力を0.4Pa以下にしてプラズマドーピングを行うことによってフィン型NMISFETのフィン角部の削れ量を抑制することができることを、原料ガスがHeで希釈したAsH3 であり、原料ガス中でのAsH3 濃度が0.5質量%であり、チャンバー内圧力が0.30Paであり、ソースパワー(プラズマ生成用高周波電力)が600Wであり、バイアス電圧Vppが130Vであり、基板温度が20℃であり、プラズマドーピング時間が200秒である場合を例として説明した。また、第1実施例では、n型不純物のプラズマドーピング時の圧力を0.4Pa以下にしてプラズマドーピングを行うことによって高いコンフォーマルドーピング性を得ることができることを、原料ガスがHeで希釈したAsH3 であり、原料ガス中でのAsH3 濃度が0.8質量%であり、チャンバー内圧力が0.30Paであり、ソースパワー(プラズマ生成用高周波電力)が500Wであり、バイアス電圧Vppが250Vであり、基板温度が20℃であり、プラズマドーピング時間が60秒である場合を例として説明した。但し、フィン型NMISFETのフィン角部の削れ量(フィン角部の曲率半径の増加量)を抑制しつつ、高いコンフォーマルドーピング性を得るためのn型不純物のプラズマドーピング時の圧力の閾値は、他のパラメータの影響を受けて変化するので、以下、これについて説明する。
第1実施例では、原料ガスがHeで希釈したAsH3 であり、原料ガス中のAsH3 濃度が0.05質量%、0.5質量%又は0.8質量%である場合を例として説明したが、まず、AsH3 濃度を変えた場合について説明する。
ところで、プラズマドーピングにおいては、注入したい不純物、例えば、ボロン、リン又は砒素等によって、B2 H6 、PH3 又はAsH3 等を、水素やヘリウムのような希ガスによって5質量%以下に希釈して用いる。特に、本発明のようにエクステンション領域やソース・ドレイン領域を形成するために元素を注入する用途においては、ボロン、リン又は砒素等をドーズ量が5x1014cm-2から5×1015cm-2までの範囲で注入することが望まれている。一方、B2 H6 、PH3 又はAsH3 等を2質量%以上で希釈して用いた場合には、ボロン、リン又は砒素等のドーズ量が5x1015cm-2以上になってしまうという不具合が発生し易いので、B2 H6 、PH3 又はAsH3 等を2質量%程度以下の高い希釈度で用いることが望ましい。この場合、プラズマ中のイオン源のうち98質量%以上が希釈ガス由来のイオンによって占められる。従って、例えば、水素やヘリウムのような希釈ガスによって希釈している原料ガス中のB2 H6 、PH3 又はAsH3 等の濃度を2質量%以下の範囲内で変更することは可能である。
また、希釈ガス、例えばヘリウムの原子量は4.0であり、砒素の原子量は74.9であるから、砒素はヘリウムと比べて約18.7倍重い元素である。第1実施例のn型不純物のプラズマドーピングでは、原料ガスがHeで希釈したAsH3 であり、原料ガス中でのAsH3 濃度が0.05質量%、0.5質量%及び0.8質量%である場合を例として説明したが、この場合、プラズマ中のイオン源のうちの99.95質量%、99.5質量%及び99.2質量%が希釈ガス由来のイオンによって占められている。ここで、フィン角部を削るのはプラズマ中のイオンであり、その大部分はプラズマ中のイオンとして支配的な希釈ガス、例えばヘリウムのイオンであり、このフィン角部を削っているイオンが重いほどフィン角部の削れ量は大きくなる。一方、原料ガス中の砒素濃度を増加させた場合には、プラズマ中のイオン源に占める砒素イオンの割合が増加することになる。従って、重い元素である砒素の量が原料ガス中で増加すると、n型不純物のプラズマドーピング時にフィン角部が削れやすくなる。但し、AsH3 濃度が0.05質量%から0.8質量%までの範囲内にあるときは、砒素の量が多くなることに起因するフィン角部の削れ量の顕著な増加は観測できなかった。すなわち、少なくとも前述の範囲内のAsH3 濃度を用いる場合には、チャンバー内圧力がフィン角部の削れ量を決める主要因であり、AsH3 濃度によるフィン角部の削れ量への影響は小さい。逆に、AsH3 濃度が0.8質量%を大きく上回り、例えば2質量%を超えるような高濃度になった場合には、フィン角部の削れ量を抑制するためのプラズマドーピング時の圧力の閾値を0.4Paよりも低く、例えば0.3Pa程度に設定することが望ましい。
また、第1実施例では、n型不純物のプラズマドーピング時のバイアス電圧Vppが290Vである場合を例として説明したが、次に、バイアス電圧Vppを変えた場合について説明する。本発明のようにエクステンション領域やソース・ドレイン領域を形成するために元素を注入するという用途を有する装置においては、バイアス電圧Vppは1000V以下に設定される。また、エクステンション領域を形成するためには、半導体表面から深さ5nm以上15nm以下の領域に砒素又はリン等を注入することが要望される。ここで、砒素の注入深さの調整のためにバイアス電圧Vppを装置の最大出力である1000V程度まで高くした場合には、n型不純物のプラズマドーピング時の圧力の閾値を0.4Paよりも低く、例えば0.3Pa程度に設定することが望ましい。
さらに、第1実施例では、n型不純物のプラズマドーピング時間が60秒の場合を例として説明したが、次に、n型不純物のプラズマドーピング時間を変えた場合について説明する。n型不純物のプラズマドーピング時間を短くすると、n型不純物のプラズマドーピング時の圧力の閾値は0.4Paよりも高くなり、逆に、n型不純物のプラズマドーピング時間を長くすると、n型不純物のプラズマドーピング時の圧力の閾値は0.4Paよりも低くなるという傾向がある。すなわち、0.4Paよりも高い圧力領域でn型不純物のプラズマドーピングを実施したい場合には、n型不純物のプラズマドーピング時間を60秒よりも短くすることが考えられる。ところが、この場合、p型不純物のプラズマドーピングの場合と同様に、n型不純物のプラズマドーピングの初期段階においてのフィン角部の削れが大きくなるため、n型不純物のプラズマドーピング時間を大幅に短くしなくてはならない。しかし、n型不純物のプラズマドーピング時間を大幅に短くすることによってフィン角部の削れ量(曲率半径の増加量)を小さくすることができたとしても、そのような短い時間でn型不純物のプラズマドーピングを行った場合、ドーズ量の基板面内均一性を確保することが難しくなるという問題がある。逆に、n型不純物のプラズマドーピング時間を長くしすぎた場合には、生産性が低下するという問題が生じる。これに対して、本発明では、n型不純物のプラズマドーピング時の圧力を0.4Pa以下に設定することによって、フィン角部のエッチングの原因を考えられるイオンの量を少なくすることが可能となり、それにより、フィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を達成できるという特別の効果が得られる。
[n型不純物のプラズマドーピングにおける条件付き許容範囲の例]
本例においては、n型不純物のプラズマドーピング時の圧力を0.4Pa以上10Pa以下とし、且つ、イオン電流密度Ii(mA/cm2 )とプラズマドーピング時の圧力P(Pa)との関係が、0.4≦P≦1.2の領域ではIi≦0.53Ln(P)+0.59、1.2≦P≦10の領域ではIi≦0.67となる条件でn型不純物のプラズマドーピングを行うことによって、フィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を得ることができる。尚、Lnは自然対数を表す。
尚、本例においては、フィン角部の削れ量を検査するためのp型のフィン型半導体領域(プラズマドーピングを行う前)として、図14(a)に示す第1実施例と同様の試料を用いた。すなわち、フィンの高さ及び幅は120nm及び160nmであり、フィン同士の間の距離は210nmである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は370nmである。また、フィン角部(図中破線領域)の曲率半径は8.7nmである。
まず、n型不純物のプラズマドーピング時の圧力とソースパワーとを変化させて、電子温度及びイオン電流密度を測定する。ここで、測定に使用した装置はScientific Systems社製ラングミュアプローブ(製品名スマートプローブ)である。また、測定用プローブを基板表面から25mm上方を通過させ、その直下の部分に対して測定を実施できるように測定用プローブの取り付けを行っている。測定データの検出位置として、300mm基板の中心部から半径20mmの範囲内の21箇所(具体的には基板中心部から測定用プローブの取り付け側に20mmの地点までの間における1mm間隔の21点)を設定し、この21点の測定値の平均を測定データとした。
次に、n型不純物のプラズマドーピング時の圧力とソースパワーとを変化させて、フィン角部の削れ量を測定する。プラズマドーピング条件は、バイアス電圧Vppが290Vであり、原料ガスがHeで希釈したAsH3 であり、原料ガス中でのAsH3 濃度が0.05質量%であり、ガスの総流量が300cc/min(標準状態)であり、バイアス印加時間が60秒間である。
図18(a)及び(b)は、以上の測定データから得られた各種特性を表している。具体的には、図18(a)は、n型不純物のプラズマドーピング時の圧力が0.4Pa以上10Pa以下の範囲において、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の2倍未満及び2倍以上のそれぞれとなるイオン電流密度の範囲を示している。圧力が0.4Pa以上10Pa以下の範囲において、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の2倍未満となるイオン電流密度の範囲は、0.4≦P≦1.2の領域ではIi≦0.53Ln(P)+0.59(関係式3:図中のy=0.5253Ln(x)+0.5869)であり、1.2≦P≦10の領域ではIi≦0.67(関係式4:図中のy=0.003x+0.6727)である。一方、プラズマドーピング後のフィン角部の曲率半径が確実にn型不純物注入のプラズマドーピング前のフィン角部の曲率半径の2倍以上となるイオン電流密度の範囲は、0.4≦P≦0.95の領域ではIi≧1.04Ln(P)+1.09(関係式5:図中のy=1.0362Ln(x)+1.0935)であり、0.95≦P≦10の領域ではIi≧1.04(関係式6:図中のy=−0.019x+1.061においてx=0.95としたときのy=1.04295)である。
尚、プラズマドーピング後のフィン角部の曲率半径が厳密にプラズマドーピング前のフィン角部の曲率半径の2倍になるイオン電流密度と圧力との関係は、関係式3及び関係式4が示す領域と関係式5及び関係式6が示す領域との間に存在するが、これを特定することには多大な労力を要するので、本例では、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の2倍未満となる関係式3及び関係式4、並びに、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の2倍以上となる関係式5及び関係式6のみを特定している。また、図18(b)は、n型不純物のプラズマドーピング時の圧力が0.4Pa以上10Pa以下の範囲において、関係式3〜6の等式が成り立つときの圧力と電子温度との関係を示している。図18(a)及び(b)に示すように、電子温度が同じ水準であったとしても、イオン電流密度が異なることに起因してフィン角部の削れ量が異なること、具体的にはイオン電流密度が小さいほどフィン角部の削れ量を抑制できることが分かる。
また、フィン角部の曲率半径は、プラズマドーピング後の曲率半径がプラズマドーピング前の曲率半径の2倍未満であれば半導体デバイスの性能に与える影響は許容範囲であり問題にならない。その理由は次の通りである。すなわち、ゲート絶縁膜の下部を通過してソースからドレインに流れる電流のうち、第1のn型不純物領域(フィン上部)と第2のn型不純物領域(フィン側部)との境界付近に流れる電流が流れ難くなるのは、ゲート絶縁膜とn型不純物領域との隙間が大きくなることが原因である(図31参照)。従って、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の2倍未満であれば、ゲート絶縁膜とn型不純物領域との隙間の大きさが小さくなるので、半導体デバイスの性能に与える影響は許容範囲であり問題にならなくなる。ここで、フィン角部の削れ量は、そのままゲート絶縁膜とn型不純物領域との隙間の大きさに相当するわけではなく、n型不純物のプラズマドーピングによって意図せずに生じるゲート絶縁膜とn型不純物領域との隙間の大きさは、フィン角部の削れ量よりも若干小さくなる。その理由は、[p型不純物のプラズマドーピングにおける条件付き許容範囲の例]で述べたのと同様である。
逆に、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の2倍以上であれば、ゲート絶縁膜とn型不純物領域との隙間が大きくなり、半導体デバイスの性能に与える影響が許容範囲を超えてしまうという問題が生じる。
図19は、本例においてn型不純物のプラズマドーピングを行った後のフィン型半導体領域(正確にはフィンを有する半導体領域951)の断面形状を模式的に示している。プラズマドーピング条件は、例えば、原料ガスがHeで希釈したAsH3 であり、原料ガス中でのAsH3 濃度が0.05質量%であり、チャンバー内圧力が0.4Paであり、ソースパワー(プラズマ生成用高周波電力)が2000Wであり、バイアス電圧Vppが290Vであり、基板温度が20℃であり、プラズマドーピング時間が60秒である。プラズマの発生方式としては、例えばICP方式を用いた。尚、本例では、フィン上面に照射される注入イオンの量を極めて少なくしてフィン角部の削れ量を抑制するために、ソースパワーを2000Wと大きく設定しているものの、チャンバー内圧力を0.4Paと小さく設定すると共にイオン電流密度を0.18mA/cm2 とICP方式としては非常に小さく設定している。以上の条件によるn型不純物のプラズマドーピングを実施した後におけるフィン角部(図19)の曲率半径は16.2nmである。すなわち、本例では、n型不純物のプラズマドーピング前後におけるフィン角部の曲率半径の差は7.5nmであり、1分間当たりの削れ量(曲率半径の増加量)は7.5nmである。また、本例では、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の2倍未満であるので、フィン角部の削れ量は許容できる程度に小さい。
尚、図18(a)に示すように、n型不純物のプラズマドーピング時のイオン電流密度が0.1mA/cm2 以下であれば、フィン角部の削れ量が半導体デバイスの性能に与える影響は許容範囲であり問題にならないことが分かる。その観点からは、第1実施例で述べたように、n型不純物のプラズマドーピング時の圧力を0.4Pa以下に設定することが望ましいことは言うまでもない。
それに対して、チャンバー内圧力を10Pa以上に設定してn型不純物のプラズマドーピングを行った場合、ソースパワーを極端に低く(例えば25w)設定することによりイオン電流密度を極めて小さく設定し、それによって、プラズマドーピング後のフィン角部の曲率半径を、プラズマドーピング前のフィン角部の曲率半径の2倍以下に抑制することが考えられる。しかしながら、このようにソースパワーを極端に低くすることは、プラズマドーピング処理装置に大きい負荷をかけることによってイオン電流密度を無理に小さくしようとすることであって、チャンバー内のプラズマの維持自体ができなくなる危険性がある。従って、n型不純物のプラズマドーピング時の圧力を10Pa以上に設定してフィン角部の削れ量を小さくしようとすることは現実的ではない。
(第2実施例)
図20(a)は、本発明のフィン型CMISFETの他例(第2実施例)の斜視図であり、図20(b)は、図20(a)に示すフィン型CMISFETのうちNMISFETの拡大斜視図である。尚、図20(a)、(b)において、図1(a)〜(e)に示すフィン型CMISFETと同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。
まず、図20(b)を参照しながらフィン型NMISFETのフィン角部(上部コーナー)の削れ、並びにフィン上部のn型不純物領域及びフィン側部のn型不純物領域のそれぞれの抵抗率について説明するが、フィン型PMISFETについても同様である。また、以下の説明においては、主として「抵抗率(比抵抗)」を用いて説明を行うが、抵抗の大小関係については「抵抗率」を「シート抵抗」又は「拡がり抵抗」と読み替えてもよい。図20(b)に示すように、上部にn型不純物領域917a及び側部にn型不純物領域917bを有するp型のフィン型半導体領域913cを跨ぐようにゲート絶縁膜914cを介してゲート電極15cが形成されている。ここで、p型のフィン型半導体領域913c(n型のフィン型半導体領域13bについても同様)の高さ及び幅はそれぞれ50nm及び20nm程度である。すなわち、本実施例は、フィン幅を実用上要求されている水準である20nm程度まで小さくした場合における本発明のフィン型CMISFETについて説明するものである。また、図20(b)において、a、b、c、dは、鞍馬形状のゲート絶縁膜914cの内壁のうちソース側のコーナーを表し、a''、b''、c''、d''は、p型のフィン型半導体領域913cのソース側端面までコーナーa、b、c、dを平行移動させたものである。
本実施例において、コーナーb''と上部のn型不純物領域917aとの距離G、つまりコーナーc''と上部のn型不純物領域917aとの距離Gは0.6nmである。
ところで、鞍馬形状のゲート絶縁膜914cの内壁のうちソース側のコーナーであるa、b、c、dは、プラズマドーピング処理及びその後の洗浄工程では、ゲート絶縁膜914cやゲート電極15cに覆われて保護されている。一方、ゲート絶縁膜914cやゲート電極15cに覆われていないp型のフィン型半導体領域913cにおいては、プラズマドーピング処理及びその後の洗浄工程でフィン角部の削れが発生する。ここで、前述の0.6nmという距離Gは、このプラズマドーピング処理及びその後の洗浄工程でのフィン角部の削れ量(プラズマドーピング前の削れ量を含まない)であり、ゼロではないが極めて小さく抑えられている。
また、本実施例においても、第1実施例と同様に、フィン側部のn型不純物領域917bの抵抗率は、フィン上部のn型不純物領域917aの抵抗率とほぼ等しい。
すなわち、本実施例のフィン型CMISFETにおいても、フィン角部の削れ量が小さく、且つフィン側部の不純物領域とフィン上部の不純物領域とで抵抗率がほぼ等しいという、本発明特有のデバイス形状が実現されている。
尚、フィン側部の不純物領域の抵抗率とフィン上部の不純物領域の抵抗率とをほぼ等しく形成する方法については、[本発明のメカニズム]で詳しく説明したが、フィン幅を20nm程度と小さくした本実施例でも、このメカニズムは有効である。
そこで、以下、図21(a)〜(c)を参照しながら、フィン幅が20nm程度と小さい場合におけるフィン角部の削れ量について、さらに詳しく説明する。図21(a)は、鞍馬形状のゲート絶縁膜914cの内壁のうちソース側のコーナーであるa、b、c、dを含む断面の外形を示しており、図21(b)は、ゲート絶縁膜914cの外側のp型のフィン型半導体領域913c(以下、単にフィンと称することもある)の断面の外形を示しており、図21(c)は、図21(a)に示すフィン角部と図21(b)に示すフィン角部とを重ね合わせて示した図である。
図21(a)に示すように、プラズマドーピング処理前においては、フィンの高さが50nmであり、フィンの幅が18nmであり、フィンのテーパー角が88°であり、フィン上面のうち平坦部の幅が13nmであり、フィン角部の曲率半径が1.8nmである。尚、フィン角部がn型不純物のプラズマドーピング処理前においても完全な直角形状ではなく、曲率を持つ形状になっている理由は、n型不純物のプラズマドーピング処理の前工程であるフィン形成のためのドライエッチング工程や洗浄工程で僅かながらフィン角部が削られているためである。
また、図21(b)に示すように、プラズマドーピング処理後(正確にはその後の洗浄工程を経た後のデバイス完成時点)においては、フィンの高さが50nmであり、フィンの幅が18nmであり、フィンのテーパー角が88°であり、フィン上面のうち平坦部の幅が10nmであり、フィン角部の曲率半径が3.2nmである。
さらに、図21(c)に示すように、プラズマドーピング処理及びその後の洗浄工程でのフィン角部の削れ量つまり距離Gは0.6nmである。
以上のような、フィン角部の削れ量が小さく、且つフィン側部の不純物領域とフィン上部の不純物領域とで抵抗率がほぼ等しいフィン型NMISFETを形成できるプラズマドーピング条件は、例えば、原料ガスがHe(ヘリウム)で希釈したAsH3 (アルシン)であり、原料ガス中でのAsH3 濃度が0.5質量%であり、原料ガスの総流量が100cm3 /分(標準状態)であり、チャンバー内圧力が0.30Paであり、ソースパワー(プラズマ生成用高周波電力)が500Wであり、バイアス電圧(Vpp)が250Vであり、基板温度が30℃であり、プラズマドーピング時間が60秒である。プラズマの発生方式としては、例えばICP方式を用いる。ここで、フィン上面に照射される注入イオンの量を極めて少なくしてフィン角部の削れ量を制御すると共に、フィン側部の不純物領域とフィン上部の不純物領域とで抵抗率をほぼ等しくするために、チャンバー圧力を0.30PaとICP方式としては極めて小さく設定している。
また、以上に説明したように、本発明のフィン型CMISFETのうちのフィン型NMISFETのフィン角部の曲率半径は、プラズマドーピング処理前には1.8nmであったのに対して、デバイス完成時には3.2nmであり、プラズマドーピング処理及びその後の洗浄工程で削られたことによる曲率半径の増加量は1.4nmである。言い換えると、プラズマドーピング処理等を経たデバイス完成時のフィン角部の曲率半径は、プラズマドーピング処理前のフィン角部の曲率半径の1.8倍程度に抑えられており、フィン角部の削れ量(曲率半径の増加量)は許容範囲内にある。
ここまで、本発明のフィン型CMISFETのうちのフィン型NMISFETについてのみ説明をしてきたが、フィン型PMISFETにおいてもフィン角部の削れ量つまり距離Gは0.6nm程度であると共に、フィン側部の不純物領域とフィン上部の不純物領域とで抵抗率はほぼ等しい。このようなフィン型PMISFETを形成できるプラズマドーピング条件は、例えば、原料ガスがHe(ヘリウム)で希釈したB2 H6 (ジボラン)であり、原料ガス中でのB2 H6 濃度が0.5質量%であり、原料ガスの総流量が100cm3 /分(標準状態)であり、チャンバー内圧力が0.35Paであり、ソースパワー(プラズマ生成用高周波電力)が500Wであり、バイアス電圧(Vpp)が250Vであり、基板温度が30℃であり、プラズマドーピング時間が60秒である。プラズマの発生方式としては、例えばICP方式を用いる。ここで、フィン上面に照射される注入イオンの量を極めて少なくしてフィン角部の削れ量を制御すると共に、フィン側部の不純物領域とフィン上部の不純物領域とで抵抗率をほぼ等しくするために、チャンバー圧力を0.35PaとICP方式としては極めて小さく設定している。
以上に述べたように、フィン型PMISFETを形成するためのp型不純物としてボロンを用いると共にフィン型NMISFETを形成するためのn型不純物としてボロンよりも質量の大きい砒素を用いる場合には、前述のフィン型PMISFET及びフィン型NMISFETのそれぞれを形成するためのプラズマドーピング条件を比較しても分かるように、フィン型NMISFETを形成するためのプラズマドーピング時の圧力を、フィン型PMISFETを形成するためのプラズマドーピング時の圧力以下に設定することが本実施例の特徴である。このようにすると、フィン型PMISFETとフィン型NMISFETとでフィン角部の削れ量をほぼ等しく小さくすることができると共に、フィン型PMISFET及びフィン型NMISFETのいずれにおいても、フィン側部の不純物領域とフィン上部の不純物領域とで抵抗率をほぼ等しくすることができる(但し、フィン型PMISFETとフィン型NMISFETとで不純物領域の抵抗率の水準は異なる)。尚、p型不純物の質量がn型不純物の質量よりも大きい場合には、フィン型PMISFETを形成するためのプラズマドーピング時の圧力を、フィン型NMISFETを形成するためのプラズマドーピング時の圧力以下に設定することによって、本実施例と同様の効果を得ることができる。
[第1実施例及び第2実施例で得られる半導体デバイスの基本構造]
図22は、第1実施例及び第2実施例で得られる半導体デバイスの基本構造の一例を模式的に示す斜視図であり、具体的には、プラズマドーピング前においてほぼ直角の上部コーナーを持つフィン型半導体領域の上にゲート絶縁膜を介してゲート電極を形成したデバイスの構造を示している。図22に示すように、上部に不純物領域61a及び側部に不純物領域61bを有するフィン型半導体領域61を跨ぐようにゲート絶縁膜62を介してゲート電極63が形成されている。ここで、a、b、c、dは、鞍馬形状のゲート絶縁膜62の内壁のうちソース側のコーナーを表し、a''、b''、c''、d''は、フィン型半導体領域61のソース側端面までコーナーa、b、c、dを平行移動させたものである。また、フィンの高さは例えば10〜500nmであり、フィンの幅は例えば10〜500nmであり、フィン同士の間の距離は20〜500nmである。このような微細なフィンを有する半導体デバイスに本発明を適用した場合、コーナーb''と第1の不純物領域61a(フィン上部)との距離G、つまりコーナーc''と第1の不純物領域61a(フィン上部)との距離Gがゼロよりも大きく且つ10nm以下であるという特徴、及び、第1の不純物領域61a(フィン上部)のシート抵抗で規格化した第2の不純物領域61b(フィン側部)のシート抵抗が1.25以下であるという特徴を有する半導体デバイスを実現できるので、本発明の効果を得ることができる。尚、コーナーb''と第1の不純物領域61a(フィン上部)との距離G、又はコーナーc''と第1の不純物領域61a(フィン上部)との距離Gとは、鞍馬形状のゲート絶縁膜62の内壁のうちソース側のコーナーをa、b、c、d及びこれらに対応するドレイン側のコーナーをa’、b’、c’、d’とすると、四角形a−a’−b’−bを含む平面、四角形b−b’−c’−cを含む平面又は四角形c−c’−d’−dを含む平面と、第1の不純物領域61aとの間の距離の最大値を意味し、これはプラズマドーピングによって削られたフィン形状の半導体領域の上部コーナーの量を反映した量である。また、コーナーb''と第1の不純物領域61a(フィン上部)との距離G、つまりコーナーc''と第1の不純物領域61a(フィン上部)との距離Gがゼロよりも大きく且つ10nm以下であるという特徴は、通常、ゲート絶縁膜62の外側に位置する半導体領域61における上部コーナーの曲率半径(つまりプラズマドーピング後の曲率半径)r’が、ゲート絶縁膜62の下側に位置する半導体領域61における上部コーナーの曲率半径(つまりプラズマドーピング前の曲率半径)rよりも大きく且つ2×r以下であるという特徴と等価である。
図23は、第1実施例及び第2実施例で得られる半導体デバイスの構造の他例を模式的に示す斜視図であり、具体的には、ゲート絶縁膜を形成する前にフィン角部が予めある程度の曲率半径を持つように半導体領域を形成しておき、その上にゲート絶縁膜を介してゲート電極を形成したデバイスの構造を示している。尚、図23において、図22に示す構造と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。ところで、フィン角部が直角に近い場合には、当該フィン角部を通過してソースからドレインに電流が流れ難いことが指摘されている。これは、プラズマドーピングによるフィン角部の削れの有無や大小に関わらず、ゲート絶縁膜62と第1の不純物領域61a(フィン上部)との接続部分に直角に近い角部が存在しているかどうかに関係して発生する問題である。そこで、この問題を解決するために、ゲート絶縁膜を形成する前に予めフィン角部に3nm程度から10nm程度までの曲率半径を持たせておくことが好ましい。このようにすると、ゲート絶縁膜62と第1の不純物領域61a(フィン上部)との接続部分に直角に近い角部が存在することはなく、ソースからドレインに流れる電流がゲート絶縁膜62の下で流れ難くなることはなくなる。このようなフィンを有する半導体デバイスに本発明を適用した場合にも、コーナーb''と第1の不純物領域61a(フィン上部)との距離G、つまりコーナーc''と第1の不純物領域61a(フィン上部)との距離Gがゼロよりも大きく且つ10nm以下であるという特徴、及び、第1の不純物領域61a(フィン上部)のシート抵抗で規格化した第2の不純物領域61b(フィン側部)のシート抵抗が1.25以下であるという特徴を有する半導体デバイスを実現できるので、本発明の効果を得ることができる。
[第1実施例及び第2実施例で用いるプラズマ装置]
第1実施例及び第2実施例ではICP方式のプラズマ装置を用いている。その理由は、ICP方式のプラズマが本来的に有する「イオンの入射角度が大きいプラズマ」という性質も用いることができ、それによって本発明の効果を得易くなるからである。それに加えて、ICP方式では、プラズマ密度と注入深さとを独立に制御できるため、電子温度をECR(electron cyclotron resonance)プラズマ方式ほど高くすることなく、直径が例えば300mmのような大口径基板に対してもプラズマを均一に生成し易くなる。従って、注入深さを自由に選択しながら、ゲート絶縁膜の破壊を抑制しつつ、大口径基板の面内の複数のフィンに対して均一にプラズマドーピング処理を実施しやすくなる。すなわち、ICP方式のプラズマ装置を用いることが望ましい。
以下、その他のプラズマ方式を用いて本発明を実施した場合の課題を説明する。
まず、RIE(reactive ion etching)プラズマ方式について説明する。RIEプラズマ方式においてはカソード電極に高周波電力を印加する。これにより、プラズマの生成を開始すると共にプラズマ密度の調整を行い、同時にバイアス電圧の調整も行う。RIEプラズマ方式を用いた場合には、高い圧力でしかプラズマの生成が開始しないので、高い圧力でプラズマの生成を開始させてから、本発明のプロセスで用いるような低い圧力まで低下させるためには、圧力の調整に長い時間を要し、その結果、生産性が低下してしまうという問題が生じる。さらに、RIEプラズマ方式では、カソード電極に高周波電力を印加することのみによってプラズマ生成を行うため、プラズマ密度と注入深さとが同時に変化してしまい、それぞれを独立して制御できないので、プロセスの制御性が悪いという問題がある。これに対して、前述のICP方式では、アノード電極に印加する高周波電力を制御することによってプラズマ密度を制御すると共にカソード電極に印加する高周波電圧を制御することによって注入深さを制御するため、プラズマ密度と注入深さとを独立して制御できる。また、前述のICP方式では、プラズマ生成の開始時にアノード電極に印加する高周波電力を高く設定しておくことによって、ドーピングプロセスで用いる圧力と比較して大幅に高い圧力を用いることなくプラズマ生成を開始することが可能である。
次に、ECRプラズマ方式について説明する。ECRプラズマ方式においては励起周波数が900MHz以上である。すなわち、ECRプラズマ方式では、励起周波数が極めて高いので、電子温度が高く、それが原因でゲート絶縁膜の絶縁破壊が起き易いという問題がある。これに対して、ICP方式では励起周波数が例えば13.56MHzのようにECRプラズマ方式と比べて1桁以上小さく、ゲート絶縁膜の絶縁破壊が比較的起き難い。すなわち、ECRプラズマ方式と比較してICP方式が望ましい。
次に、パルスDCプラズマ方式について説明する。パルスDCプラズマ方式においては、カソード電極にパルスDCの高周波電圧を印加する。この方式では、基本的にイオンの入射角がゼロ度に近い(つまりフィン上面に対して直角に近い)ので、フィン側部のシート抵抗がフィン上部のシート抵抗と比べて高くなってしまうという問題がある。これに対して、ICP方式では、カソード電極に周波数が500MHz、600MHz又は13.56MHzの交流の高周波電圧を印加する。これにより、イオンの入射角が大きくなるので、フィン側部のシート抵抗がフィン上部のシート抵抗と同等になり易い。すなわち、パルスDCプラズマ方式と比較してICP方式が望ましい。
次に、ヘリコンプラズマ方式について説明する。ヘリコンプラズマ方式には、プラズマに少なくとも10ガウス以上の磁界を印加するという特徴、及び、プラズマ源と基板との距離が長いという特徴がある。この方式では、プラズマ源と基板との距離が長いので、直径300mmのウェハ等の大口径基板に対するプラズマの良好な均一性が得られ難いという問題がある。これに対して、ICP方式では、プラズマに磁界を印加する必要はなく、プラズマ源と基板との距離が短いため、直径300mmのウェハ等の大口径基板に対するプラズマの良好な均一性が得られ易い。すなわち、ヘリコンプラズマ方式と比較してICP方式が望ましい。
(第1の実施形態の第1変形例)
以下、本発明の第1の実施形態(第1実施例及び第2実施例を含む)の第1変形例に係る半導体装置の構造について図面を参照しながら説明する。
図24は、本変形例に係る半導体装置、具体的には、フィン型CMISFETを有する半導体装置の平面図である。尚、図24において、図1(a)〜(e)に示す第1の実施形態の構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。
図24に示すように、本変形例が図1(a)〜(e)に示す第1の実施形態と異なっている点は、n型のフィン型半導体領域13a及び13bのそれぞれにおけるゲート長方向の両端部が他のフィン型半導体領域13e及び13fによって接続されていると共にp型のフィン型半導体領域913c及び913dのそれぞれにおけるゲート長方向の両端部が他のフィン型半導体領域913e及び913fによって接続されていることである。
本変形例によると、第1の実施形態と同様の効果に加えて、次のような効果が得られる。すなわち、n型のフィン型半導体領域13a及び13bと他のフィン型半導体領域13e及び13fとによって1つのフィン型PMISFETを構成することができると共に、p型のフィン型半導体領域913a及び913bと他のフィン型半導体領域913e及び913fとによって1つのフィン型NMISFETを構成することができる。
(第1の実施形態の第2変形例)
以下、本発明の第1の実施形態(第1実施例及び第2実施例を含む)の第2変形例に係る半導体装置の構造について図面を参照しながら説明する。
本変形例の半導体装置、具体的には、フィン型CMISFETを有する半導体装置の構造を示す平面図は、第1の実施形態の平面図である図1(a)と同じである。また、図25(a)〜(d)は本変形例の半導体装置の断面構造を示す図であり、図25(a)は図1(a)におけるA−A線の断面図であり、図25(b)は図1(a)におけるB−B線の断面図であり、図25(c)は図1(a)におけるC−C線の断面図であり、図25(d)は図1(a)におけるD−D線の断面図である。
図25(a)〜(d)に示すように、本変形例が図1(a)〜(e)に示す第1の実施形態と異なっている点は次の通りである。すなわち、第1の実施形態においては、n型のフィン型半導体領域13a、13bの上面及び側面の上に例えばシリコン酸窒化膜からなる厚さ3nmのゲート絶縁膜14a、14bが形成されており、p型のフィン型半導体領域913c、913dの上面及び側面の上に例えばシリコン酸窒化膜からなる厚さ3nmのゲート絶縁膜914c、914dが形成されていた。それに対して、本変形例においては、ゲート絶縁膜14a、14bはn型のフィン型半導体領域13a、13bの側面上のみに形成されており、ゲート絶縁膜914c、914dはp型のフィン型半導体領域913c、913dの側面上のみに形成されており、n型のフィン型半導体領域13a、13bの上面上には例えばシリコン酸化膜からなる厚さ20nmの絶縁膜924a、924bが形成されており、p型のフィン型半導体領域913c、913dの上面上には例えばシリコン酸化膜からなる厚さ20nmの絶縁膜924c、924dが形成されている。
すなわち、本変形例においては、n型のフィン型半導体領域13a、13b及びp型のフィン型半導体領域913c、913dの側部のみをチャネル領域として使用する。このような構成であっても、アスペクト比(「フィン型半導体領域の側面の高さ」/「フィン型半導体領域の上面のゲート幅方向の幅」)が大きければ第1の実施形態と同様の効果が得られる。
(比較例)
図26(a)は、比較例のフィン型CMISFETの斜視図であり、図26(b)は、図26(a)に示すフィン型CMISFETのうちフィン型NMISFETの拡大斜視図である。尚、図26(a)、(b)において、図1(a)〜(e)に示すフィン型CMISFETと同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。
本比較例が、第1実施例及び第2実施例と異なっている点は、フィン型PMISFETを形成するためのp型不純物としてボロンを用いると共にフィン型NMISFETを形成するためのn型不純物としてボロンよりも質量の大きい砒素を用いる場合、n型不純物のプラズマドーピング時の圧力を、p型不純物のプラズマドーピング時の圧力と同等以上に設定していることである。
以下、図26(b)を参照しながら、比較例のフィン型NMISFETのフィン角部の削れについて説明する。図26(b)に示すように、上部にn型不純物領域917a及び側部にn型不純物領域917bを有するp型のフィン型半導体領域913cを跨ぐようにゲート絶縁膜914cを介してゲート電極15cが形成されている。図26(b)において、a、b、c、dは、鞍馬形状のゲート絶縁膜914cの内壁のうちソース側のコーナーを表し、a''、b''、c''、d''は、p型のフィン型半導体領域913cのソース側端面までコーナーa、b、c、dを平行移動させたものである。
本比較例において、コーナーb''と上部のn型不純物領域917aとの距離G、つまりコーナーc''と上部のn型不純物領域917aとの距離Gは10nmを上回った。従って、本比較例のフィン型CMISFETのうちのフィン型NMISFETにおけるプラズマドーピング処理後のフィン角部の削れ量(曲率半径の増加量)は許容範囲外である。
このように、同一基板上にフィン型PMISFET及びフィン型NMISFETを形成する場合においてフィン型PMISFET(具体的にはそのp型のエクステンション領域)を形成するためのp型不純物としてボロンを用いると共にフィン型NMISFET(具体的にはそのn型のエクステンション領域)を形成するためのn型不純物としてボロンよりも質量の大きい砒素を用いる場合に、n型不純物のプラズマドーピング時の圧力を、p型不純物のプラズマドーピング時の圧力と同等以上に設定すると、フィン型NMISFETのフィン角部の削れ量(曲率半径の増加量)が大きくなる結果、ゲート絶縁膜とエクステンション領域との間の隙間が大きくなるので、トランジスタ性能が低下してしまうという問題が生じる。