TWI567795B - 鰭式場效電晶體的摻雜方法 - Google Patents
鰭式場效電晶體的摻雜方法 Download PDFInfo
- Publication number
- TWI567795B TWI567795B TW104120710A TW104120710A TWI567795B TW I567795 B TWI567795 B TW I567795B TW 104120710 A TW104120710 A TW 104120710A TW 104120710 A TW104120710 A TW 104120710A TW I567795 B TWI567795 B TW I567795B
- Authority
- TW
- Taiwan
- Prior art keywords
- doping
- sidewall
- top surface
- fin
- semiconductor fins
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
本發明涉及一種鰭式場效電晶體(FinFET)的摻雜方法,特別是指一種具有自調節功能的鰭式場效電晶體的摻雜方法。
隨著積體電路從22nm技術節點往更小尺寸發展,製程會採用FinFET(鰭式場效電晶體,Fin是魚鰭的意思,FinFET的命名是根據電晶體的形狀與魚鰭的相似性)結構,旨在減少溝道效應,在抑制亞閾值電流和閘漏電流方面有著絕對的優勢。隨著積集度的提高,以FinFET器件取代傳統體矽器件將是必然的趨勢。
請參考圖1,顯示FinFET結構的一部分(包括100和200兩個單元),其中附圖標記20表示基底,例如矽基底,附圖標記22表示形成於基底20之中或基底20上的淺溝道絕緣區域(shallow trench isolation region),圖1中還分別以附圖標記124和224表示所示的兩根鰭狀物(Fin)。
在FinFET結構中,需要在豎直的Fin中形成摻雜。半導體業界現有的摻雜方式主要有生長法和離子注入法。生長法對於P型摻雜來說是可行的,然而在形成N型摻雜時就遭遇了困境。另外,N型摻雜源比較常見的AsH3,其毒性非常大,因此必須採用砷離子注入的方式來形成N型摻雜。但是在實際應用中,離子注入卻面臨著三個急需解決的技術問題,即均勻性、非晶化和圓角的問題。
1、均勻性(doping conformity)
請參考圖2及圖3,由於Fin一般為豎直結構,為了在其側壁中形成摻雜,離子注入的方向必須和Fin的長度方向呈一定角度。具體來說,為了使Fin的側壁中均實現有效摻雜,現有的注入方式通常是採用兩次注入,亦即先按照圖2中所示的箭頭方向完成Fin右側的注入,接著再按照圖3中所示的箭頭方向完成Fin左側的注入。然而,在這類帶有傾角的注入中,Fin的頂部會受到兩次離子注入且帶有不同注入投影劑量的影響,這就造成了每根Fin的頂部和側壁之間摻雜劑量的嚴重不均勻。
更進一步來說,為了在Fin的側壁上形成摻雜,離子注入的方向必然是要和基底基底的法線方向保持一定角度的,而除了45°之外,Fin的頂部和側壁上的摻雜劑量必然是不同的。並且隨著FinFET結構高寬比(aspect ratio,即Fin的高度和兩根Fin之間的距離之比)的增大,離子注入的角度(注入方向和基底基底法線的夾角)也就越來越小,因此注入至頂部的離子勢必會多於注入側壁的離子,這就加劇了Fin本身頂部和側壁摻雜劑量的不均勻。目前,這種不均勻性是極為顯著的,甚至達到了頂部和側壁摻雜劑量之比為20:1,理想化條件是要達到10:1或者更小。也就是說,頂部的摻雜量要遠遠大於側壁,這種不均勻性對於器件性能的優化是極為不利的。
再者,倘若兩次的注入參數不能精確控制以保持一致性,又會造成Fin兩個側壁上的摻雜不均勻,從而影響到器件的性能。
2、非晶化(Amorphization)
現有的注入法還遭遇了非晶化的問題,原因在於注入離子的能量較高,則離子被注入的深度就很深,這會使得Fin被非晶化,原本的單晶結構難以保持,這對於器件的性能也是極為不利的。
3、圓角(Corner erosion)
請參考圖4,現有技術的高能量注入除了會帶來非晶化的問題
之外,還會造成Fin的兩個角被離子撞擊損傷的情況,如圖4所示Fin被損傷後會形成圓角,這類的圓角結構也是不利於器件性能的。
本發明所要解決的技術問題是為了克服現有技術中,因採用離子注入法來完成Fin的摻雜時所產生的注入均勻性不佳的問題,特別是Fin的頂部和側壁摻雜劑量之比往往會超過10:1的缺陷。為此本發明提供一種鰭式場效電晶體的摻雜方法,其可透過較長時間的離子注入實現注入的飽和,並在側壁完成注入之後增加一道濺射材料(如:基底元素、惰性元素或IV族元素)注入的製程,以實現Fin的均勻摻雜。
為達上述目的,本發明之一較佳實施例採用下述技術方案:一種鰭式場效電晶體的摻雜方法,該鰭式場效電晶體包括一基底及位於該基底上且平行間隔設置的數個半導體鰭狀物(Fin),每一半導體鰭狀物包括一頂面、一第一側壁及一第二側壁,其特徵在於該鰭式場效電晶體的摻雜方法包括以下步驟:(a)在每一該半導體鰭狀物的頂面、第一側壁及第二側壁上各形成一摻雜層;以及(b)將一濺射材料沿著該基底的法線方向注入至每一該半導體鰭狀物的頂面的摻雜層以減小其中之摻雜元素的濃度。
由於Fin的豎直結構,頂面的摻雜劑量會大於側壁的摻雜劑量,這就造成了頂面和側壁摻雜嚴重不均的情況。為此,在完成摻雜層之後,增加一道注入濺射材料的製程,來減小頂面中摻雜元素的濃度,從而確保頂面和側壁摻雜的均勻性。
較佳地,步驟(a)中該濺射材料的注入深度是可調的。
較佳地,步驟(a)中該該濺射材料的注入深度與每一該半導體鰭狀物的頂面的摻雜層的深度一致。
較佳地,步驟(a)進一步包括以下步驟:
(a-1)將一摻雜元素注入至每一該半導體鰭狀物的頂面及第一側壁;以及(a-2)將該摻雜元素注入至每一該半導體鰭狀物的頂面及第二側壁。
在該摻雜方法中,完成第一側壁和第二側壁的注入摻雜之後,由於頂面受到兩次離子注入,頂面中的摻雜劑量勢必會大於側壁的摻雜劑量。為了減少這種不均勻性,在完成Fin的兩個側壁的摻雜之後增加一道垂直注入的製程,將濺射材料注入至頂部的摻雜層中,由於注入方向沿著基底的法線方向,因此濺射材料的注入不會影響Fin的兩個側壁上的摻雜,而僅會影響頂部的摻雜。並且在注入濺射材料之後,濺射材料會將頂部的摻雜層中之摻雜元素濺射掉一部分,依此方式來減小頂部的摻雜層中之摻雜元素的劑量,從而降低了摻雜濃度而有助於實現Fin的頂部和側壁的均勻性。
較佳地,步驟(a-1)中還包括使每一該半導體鰭狀物的頂面及第一側壁的摻雜層中之摻雜元素的劑量達到自飽和,步驟(a-2)中還包括使每一該半導體鰭狀物的頂面及第二側壁的摻雜層中之摻雜元素的劑量達到自飽和。
也就是說,對於每根Fin來說兩個側壁的摻雜過程是這樣的:首先,使摻雜元素注入至該第一側壁中以及注入至該頂面中直至該第一側壁中摻雜元素的劑量達到自飽和,其中:部分摻雜元素被注入至該第一側壁中以形成摻雜層;部分摻雜元素撞擊該摻雜層後濺射出該摻雜層中的摻雜元素並且濺射出的摻雜元素射向相鄰Fin的第二側壁以在相鄰Fin的第二側壁上形成沉積層,接著,使摻雜元素注入至該第二側壁中以及注入至該頂面中直至該第二側壁中摻雜元素的劑量達到飽和,其中:部分摻雜元素被注入至該第二側壁中以形成摻雜層;
部分摻雜元素撞擊該摻雜層後濺射出該摻雜層中的摻雜元素並且濺射出的摻雜元素射向相鄰Fin的第一側壁;部分摻雜元素撞擊該沉積層後濺射出該沉積層中的摻雜元素並且濺射出的摻雜元素射向相鄰Fin的第一側壁。
較佳地,步驟(a)中還包括反覆執行步驟(a-1)與(a-2)直到每一該半導體鰭狀物的第一側壁及第二側壁的摻雜層中之摻雜元素的劑量達到自飽和。
較佳地,該摻雜元素的注入方向與該基底的法線的夾角介於2°至45°,該摻雜元素的注入能量範圍介於200eV至2keV,該摻雜元素為砷、磷或硼,該濺射材料為基底元素、惰性元素及IV族元素之中的至少一種。
較佳地,該基底元素為矽或鍺,該惰性元素為氖、氬、氪或氙,該IV族元素為碳、矽或鍺。
本發明之另一較佳實施例採用下述技術方案:一種鰭式場效電晶體的摻雜方法,該鰭式場效電晶體包括一基底及位於該基底上且平行間隔設置的數個半導體鰭狀物(Fin),每一半導體鰭狀物包括一頂面、一第一側壁及一第二側壁,其特徵在於該鰭式場效電晶體的摻雜方法包括以下步驟:(i)在每一該半導體鰭狀物的頂面、第一側壁及第二側壁上各形成一摻雜層;以及(ii)將一濺射材料沿著大致平形於每一該半導體鰭狀物的頂面的方向注入至相對應的該些摻雜層以減小其中之摻雜元素的濃度,其中該濺射材料的注入方向與每一該半導體鰭狀物的頂面的夾角大於0度且小於等於5度。
在該技術方案中,為了解決Fin的頂面和側壁摻雜不均勻的問題,同樣地,在完成Fin的摻雜之後增加一道注入濺射材料的製程,採用幾乎與頂面平行的注入方向將濺射材料注入於頂面的摻雜層中,濺射材料注入之後可將Fin的頂面的摻雜層302中之摻雜元素濺射掉一部分,從而提高頂面和側壁的摻雜均勻性。
較佳地,步驟(i)進一步包括以下步驟:(i-1)將一摻雜元素注入至每一該半導體鰭狀物的頂面及第一側壁;以及(i-2)將該摻雜元素注入至每一該半導體鰭狀物的頂面及第二側壁。
較佳地,步驟(i-1)中還包括使每一該半導體鰭狀物的頂面及第一側壁的摻雜層中之摻雜元素的劑量達到自飽和,步驟(i-2)中還包括使每一該半導體鰭狀物的頂面及第二側壁的摻雜層中之摻雜元素的劑量達到自飽和。
較佳地,步驟(a)中還包括反覆執行步驟(i-1)與(i-2)直到每一該半導體鰭狀物的第一側壁及第二側壁的摻雜層中之摻雜元素的劑量達到自飽和。
兩個側壁的摻雜情況具體如下,進行第一側壁的注入時:部分摻雜元素被注入至該第一側壁中以形成摻雜層;部分摻雜元素撞擊該摻雜層後濺射出該摻雜層中的摻雜元素並且濺射出的摻雜元素射向相鄰Fin的第二側壁以在相鄰Fin的第二側壁上形成沉積層,進行第二側壁的注入時:部分摻雜元素被注入至該第二側壁中以形成摻雜層;部分摻雜元素撞擊該摻雜層後濺射出該摻雜層中的摻雜元素並且濺射出的摻雜元素射向相鄰Fin的第一側壁;部分摻雜元素撞擊該沉積層後濺射出該沉積層中的摻雜元素並且濺射出的摻雜元素射向相鄰Fin的第一側壁。
較佳地,該摻雜元素的注入方向與該基底的法線的夾角介於2°至45°,該摻雜元素的注入能量範圍介於200eV至2keV,該摻雜元素為砷、磷或硼,該濺射材料為基底元素、惰性元素及IV族元素之中的至少一種。
較佳地,該基底元素為矽或鍺,該惰性元素為氖、氬、氪或氙,該IV族元素為碳、矽或鍺。
本發明的積極進步效果在於:1.透過在完成Fin的側壁摻雜之後增加垂直注入濺射材料的方式來減小頂部的摻雜劑量或濃度,或者通過幾乎水準的注入濺射材料方式來減小頂部的摻雜劑量或濃度,從而實現Fin的頂部和側壁的摻雜均勻。
2.在對Fin的側壁進行注入摻雜時使側壁的摻雜劑量實現自飽和從而保證了每個側壁各個位置的摻雜是均勻的,並且保證了每根Fin的兩個側壁的摻雜也是均勻的。
3.由於將摻雜元素的注入能量控制在2keV以下,即低能注入,所以摻雜元素的注入深度較淺,對Fin的損傷也較小,既有利於單晶結構的保持,又改善了圓角的現象,減小了對Fin的磨損。
為使能更進一步瞭解本發明之特徵及技術內容,請參閱以下有關本發明之詳細說明與附圖,然而所附圖式僅提供參考與說明用,並非用來對本發明加以限制者。
(先前技術)
100、200‧‧‧單元
124、224‧‧‧鰭狀物
20‧‧‧基底
22‧‧‧淺溝道絕緣區域
(本發明)
100‧‧‧基底
200‧‧‧半導體鰭狀物
301、302‧‧‧摻雜層
圖1為現有技術中Fin的一種示意圖。
圖2為Fin的一個側壁的注入示意圖。
圖3為Fin的另一個側壁的注入示意圖。
圖4為現有技術中Fin的兩個端角被磨損的示意圖。
圖5至圖7為本發明實施例2的注入示意圖。
圖8為本發明實施例4的注入示意圖。
下文中特舉數個實施例的方式進一步說明本發明,但並不因
此將本發明限制在所述的實施例範圍之中。
本實施例所述的鰭式場效電晶體(FinFET)的摻雜方法中,該鰭式場效電晶體包括一基底及位於該基底上平行間隔設置的數個半導體鰭狀物(Fin),每一半導體鰭狀物包括一頂面、一第一側壁及一第二側壁,該摻雜方法包括以下步驟:
(a)在每一該半導體鰭狀物的頂面、第一側壁及第二側壁上各形成一摻雜層;摻雜層可利用本領域的常規技術手段完成,基於Fin的豎直結構,頂面的摻雜層的摻雜濃度必然大於側壁的摻雜層的摻雜濃度。
(b)將一濺射材料沿著該基底的法線方向注入至每一該半導體鰭狀物的頂面的摻雜層以減小其中之摻雜元素的濃度;本實施例中,濺射材料的注入深度是可調的,如此可以控制濺射材料的注入深度在頂面中的分佈,從而增加濺射的有效性;而理想化條件是,濺射材料的注入深度可與摻雜層的深度一致,如此可以有效地降低頂面中摻雜元素的濃度。該濺射材料為基底元素、惰性元素及IV族元素之中的至少一種;該基底元素為矽或鍺,該惰性元素為氖、氬、氪或氙,該IV族元素為碳、矽或鍺。
請參考圖5至圖7,其中附圖標記100表示基底,附圖標記200表示Fin,本實施例之FinFET的結構與實施例1一致,本實施例之摻雜方法包括以下步驟:如圖5所示,將一摻雜元素注入至每一該半導體鰭狀物200的頂面及第一側壁,直到每一該半導體鰭狀物200的頂面及第一側壁的摻雜層301、302中之摻雜元素的劑量達到自飽和,其中附圖標記301表示第一側壁的摻雜層,附圖標記302表示表示頂面的摻雜層。此處所提及自飽和為注入的摻雜元素和濺射出的摻雜
元素相等的動態平衡狀態。
如圖6所示,將該摻雜元素注入至每一該半導體鰭狀物200的頂面及第二側壁,直到每一該半導體鰭狀物200的頂面及第二側壁的摻雜層301、302中之摻雜元素的劑量達到自飽和,其中附圖標記301亦表示第二側壁的摻雜層,附圖標記302表示表示頂面的摻雜層。值得說明的是,為了要在第一和第二側壁上形成摻雜,摻雜元素的注入方向必然是與基底的法線呈一定角度的,如此頂面就會有兩次注入摻雜,造成頂面上的摻雜元素多於側壁上的摻雜元素。本實施例中,摻雜元素的注入能量為1keV。
如圖7所示,在完成摻雜元素的注入後,將濺射材料沿著該基底100的法線方向注入至Fin的頂面的摻雜層302以減小其中之摻雜元素的濃度;也就是說,濺射材料注入之後可將Fin的頂面的摻雜層302中之摻雜元素濺射掉一部分,從而降低了摻雜濃度。該濺射材料為基底元素、惰性元素及IV族元素之中的至少一種;該基底元素為矽或鍺,該惰性元素為氖、氬、氪或氙,該IV族元素為碳、矽或鍺。
請複參考圖5至圖7,實施例3的基本原理與實施例2相同,不同之處在於:本實施例中並非採用兩次注入的方式,而是採用多次注入的方式,亦即多次依次實現第一側壁和第二側壁的離子注入,直到兩個側壁的摻雜層301中之摻雜元素的劑量達到自飽和,之後再執行垂直的濺射材料注入。該濺射材料為基底元素、惰性元素及IV族元素之中的至少一種;該基底元素為矽或鍺,該惰性元素為氖、氬、氪或氙,該IV族元素為碳、矽或鍺。
其餘未提及之處參照實施例2。
請複參考圖5、圖6及圖8,實施例4的基本原理與實施例2相同,都是在完成摻雜元素的注入之後增加矽元素的注入,不同之處在於注入方向。
首先如圖5及圖6所示,注入摻雜元素來形成頂面和側壁上的摻雜層301、302,接著如圖8所示,濺射材料沿著幾乎平行於Fin的頂面的方向注入至摻雜層302以減小其中之摻雜元素的劑量。本實施例中,該濺射材料的注入方向與每一該半導體鰭狀物的頂面的夾角為2°,濺射材料注入之後可將Fin的頂面的摻雜層302中之摻雜元素濺射掉一部分,從而提高了頂面和側壁的摻雜均勻度。
首先進行As的注入,注入方向與基底的法線方向所呈夾角為10°,注入能量為250eV,初始注入的劑量為7.5e16cm-2,但是自飽和時摻雜至第一側壁和第二側壁中的摻雜劑量為2.58e15cm-2,而頂部的摻雜劑量為2.13e16cm-2。
接著,以1keV的能量垂直注入5e15cm-2的基底元素(矽)至頂面(由於是垂直注入,因此不會影響到側壁),且由於濺射作用,頂面中As的劑量減小到1.54e16cm-2。
由此可以看出,將頂面和側壁的劑量相除得到頂面和側壁的均勻度比值約為5:1,相比現有技術的10:1而言,有了較大的改善。
首先進行As的注入,注入方向與基底的法線方向所呈夾角為20°,注入能量為250eV,初始注入的劑量為7.5e16cm-2,自飽和時摻雜至第一側壁和第二側壁中的摻雜劑量為3.33e15cm-2,而頂面中的摻雜劑量為1.83e16cm-2。
接著,以1keV的能量垂直注入5e15cm-2的基底元素(矽)至頂面(由於是垂直注入,因此不會影響到側壁),由於濺射作用,頂面中As的劑量減小到1.22e16cm-2。
由此可以看出,將頂面和側壁的劑量相除得到頂面和側壁的均勻度比值約為3.7:1,相比現有技術的10:1而言,有了較大的改善。
首先進行As的注入,注入條件和效果實施例2相同,再採用矽元素沿著基底法線方向垂直注入至Fin的頂面中,與效果實施例2不同的是注入的矽元素的量為1.25e16cm-2,在濺射的作用下,最終的摻雜劑量為:頂面中:6.7642e15cm-2,側壁中:3.3339e15cm-2。由此頂面和側壁的摻雜劑量之比約為2:1。
Fin的摻雜依然參考效果實施例2,即採用As元素注入直至自飽和,之後與上述三個效果實施例不同的是,矽元素的注入並不是沿著法線方向的,而是沿著幾乎平行於基底平面的方向,在本效果實施例中矽元素的注入方向與基底平面的夾角為2°,能量為1keV,矽元素的量為8e16cm-2,在這樣幾乎平行基底的角度下,矽元素會撞擊Fin的頂面,一部分矽元素會進入Fin的頂面中,一部分矽元素會使Fin中的As被濺射出來,由此降低頂面中As的摻雜濃度,最終頂面和側壁中摻雜劑量為:頂面:1.2786e16cm-2,側壁3.3289e15cm-2。頂面和側壁之比為3.84:1。
首先進行As的注入,注入方向與基底的法線方向所呈夾角為10°,注入能量為200eV,初始注入的劑量為7.5e15cm-2(分左右
兩次注入,每次注入3.25e15cm-2),但是自飽和時摻雜至第一側壁和第二側壁中的摻雜劑量為9.9e14cm-2,而頂部的摻雜劑量為5.4e15cm-2。可以看出,此時頂部的摻雜遠遠大於兩個側壁的摻雜。
接著,以3keV的能量垂直注入8e15cm-2的惰性元素(Ar)至頂面(由於是垂直注入,因此不會影響到側壁),由於濺射作用,頂面中As的劑量減小到1.1e15cm-2。
由此可以看出,將頂面和側壁的劑量相除得到頂面和側壁的均勻性比值約為1.11:1,相比現有技術的10:1而言,有了較大的改善。
由於摻雜元素在注入時能量較低,本效果實施例中為200eV,因此非晶化情況也得到了改善,本效果實施例中非晶化結構的厚度(側壁上)僅為3nm。
首先進行As的注入,注入方向與基底的法線方向所呈夾角為20°,注入能量為200eV,初始注入的劑量為7.5e15cm-2(分左右兩次注入,每次注入3.25e15cm-2),自飽和時摻雜至第一側壁和第二側壁中的摻雜劑量為1.02e15cm-2,而頂面中的摻雜劑量為5.3e15cm-2。
接著,以3keV的能量垂直注入8e15cm-2的惰性元素(Ar)至頂面(由於是垂直注入,因此不會影響到側壁),由於濺射作用,頂面中As的劑量減小到1.1e15cm-2。
由此可以看出,將頂面和側壁的劑量相除得到頂面和側壁的均勻性比值約為1.1:1,相比現有技術的10:1而言,有了較大的改善。
Fin的摻雜依然參考效果實施例6,即採用As元素注入直至自飽和,之後與上述兩個效果實施例不同的是,Ar元素的注入並不
是沿著法線方向的,而是沿著幾乎平行於基底平面的方向,在本效果實施例中Ar元素的注入方向與基底平面的夾角為2°,能量為3keV,Ar元素的量為2.3e17cm-2,在這樣幾乎平行基底的角度下,Ar元素會撞擊Fin的頂面,一部分Ar元素會使Fin中的As被濺射出來,由此降低頂面中As的摻雜劑量或濃度,最終頂面和側壁中摻雜劑量為:頂面:1.58e15cm-2,側壁1.02e15cm-2。頂面和側壁之比為1.55:1。
選擇矽作為基底,首先進行As的注入,注入方向與基底的法線方向所呈夾角為10°,注入能量為200eV,初始注入的劑量為7.5e15cm-2(分左右兩次注入,每次注入3.25e15cm-2),但是自飽和時摻雜至第一側壁和第二側壁中的摻雜劑量為9.9e14cm-2,而頂部的摻雜劑量為5.4e15cm-2。可以看出,此時頂部的摻雜遠遠大於兩個側壁的摻雜。
接著,以1keV的能量垂直注入1.2e16cm-2的IV族元素(Ge)至頂面(由於是垂直注入,因此不會影響到側壁),由於濺射作用,頂面中As的劑量減小到1.3e15cm-2。
由此可以看出,將頂面和側壁的劑量相除得到頂面和側壁的均勻性比值約為1.31:1,相比現有技術的10:1而言,有了較大的改善。
由於摻雜元素在注入時能量較低,本效果實施例中為200eV,因此非晶化情況也得到了改善,本效果實施例中非晶化結構的厚度(側壁上)僅為3nm。
依然採用矽作為基底,首先進行As的注入,注入方向與基底的法線方向所呈夾角為20°,注入能量為200eV,初始注入的劑量
為7.5e15cm-2(分左右兩次注入,每次注入3.25e15cm-2),自飽和時摻雜至第一側壁和第二側壁中的摻雜劑量為5.3e15cm-2,而頂面中的摻雜劑量為1.0e15cm-2。
接著,以1keV的能量垂直注入1.2e16cm-2的IV族元素(Ge)至頂面(由於是垂直注入,因此不會影響到側壁),由於濺射作用,頂面中As的劑量減小到1.2e15cm-2。
由此可以看出,將頂面和側壁的劑量相除得到頂面和側壁的均勻性比值約為1.2:1,相比現有技術的10:1而言,有了較大的改善。
從上述九個效果實施例來看,頂面和側壁上摻雜的均勻性比之現有技術而言都有了較明顯的改善。
為了清楚地表達本發明的各個技術方案,圖中的各個部分並未按照比例繪製。所有效果實施例的效果資料均採用MATLAB(一種計算類比軟體)類比得到。
雖然以上描述了本發明的具體實施方式,但是本領域的技術人員應當理解,這些僅是舉例說明,本發明的保護範圍是由所附權利要求書限定的。本領域的技術人員在不背離本發明的原理和實質的前提下,可以對這些實施方式做出多種變更或修改,但這些變更和修改均落入本發明的保護範圍。
100‧‧‧鰭式場效電晶體
301、302‧‧‧摻雜層
Claims (8)
- 一種鰭式場效電晶體的摻雜方法,該鰭式場效電晶體包括一基底及位於該基底上且平行間隔設置的數個半導體鰭狀物,每一半導體鰭狀物包括一頂面、一第一側壁及一第二側壁,該鰭式場效電晶體的摻雜方法包括以下步驟:步驟(a)在該每一半導體鰭狀物的頂面、第一側壁及第二側壁上各形成一摻雜層;以及步驟(b)將一濺射材料沿著該基底的法線方向注入至該每一半導體鰭狀物的頂面的摻雜層以減小其中之摻雜元素的濃度;在步驟(a)中進一步包括以下步驟:步驟(a-1)將一摻雜元素注入至該每一半導體鰭狀物的頂面及第一側壁,且使該每一半導體鰭狀物的頂面及第一側壁的摻雜層中之摻雜元素的劑量達到自飽和;步驟(a-2)將該摻雜元素注入至該每一半導體鰭狀物的頂面及第二側壁,且使該每一半導體鰭狀物的頂面及第二側壁的摻雜層中之摻雜元素的劑量達到自飽和;反覆執行步驟(a-1)與步驟(a-2)直到該每一半導體鰭狀物的第一側壁及第二側壁的摻雜層中之摻雜元素的劑量達到自飽和;該摻雜元素的注入能量範圍介於200eV至2keV。
- 如請求項1所述的鰭式場效電晶體的摻雜方法,其中步驟(b)中該濺射材料的注入深度是可調的。
- 如請求項2所述的鰭式場效電晶體的摻雜方法,其中該濺射材料的注入深度與該每一半導體鰭狀物的頂面的摻雜層的深度一致。
- 如請求項1所述的鰭式場效電晶體的摻雜方法,其中該摻雜元素的注入方向與該基底的法線的夾角介於2°至45°,該摻雜元 素為砷、磷或硼,該濺射材料為基底元素、惰性元素及IV族元素之中的至少一種。
- 如請求項4所述的鰭式場效電晶體的摻雜方法,其中該基底元素為矽或鍺,該惰性元素為氖、氬、氪或氙,該IV族元素為碳、矽或鍺。
- 一種鰭式場效電晶體的摻雜方法,該鰭式場效電晶體包括一基底及位於該基底上且平行間隔設置的數個半導體鰭狀物,每一半導體鰭狀物包括一頂面、一第一側壁及一第二側壁,該鰭式場效電晶體的摻雜方法包括以下步驟:步驟(i)在該每一半導體鰭狀物的頂面、第一側壁及第二側壁上各形成一摻雜層;以及步驟(ii)將一濺射材料沿著大致平形於該每一半導體鰭狀物的頂面的方向注入至相對應的該些摻雜層以減小其中之摻雜元素的濃度,其中該濺射材料的注入方向與該每一半導體鰭狀物的頂面的夾角大於0度且小於等於5度;步驟(i)進一步包括以下步驟:步驟(i-1)將一摻雜元素注入至該每一半導體鰭狀物的頂面及第一側壁,且使該每一半導體鰭狀物的頂面及第一側壁的摻雜層中之摻雜元素的劑量達到自飽和;步驟(i-2)將該摻雜元素注入至該每一半導體鰭狀物的頂面及第二側壁,且使該每一半導體鰭狀物的頂面及第二側壁的摻雜層中之摻雜元素的劑量達到自飽和;反覆執行步驟(i-1)與步驟(i-2)直到該每一半導體鰭狀物的第一側壁及第二側壁的摻雜層中之摻雜元素的劑量達到自飽和;該摻雜元素的注入能量範圍介於200eV至2keV。
- 如請求項6所述的鰭式場效電晶體的摻雜方法,其中該摻雜元素的注入方向與該基底的法線的夾角介於2°至45°,該摻雜元素 為砷、磷或硼,該濺射材料為基底元素、惰性元素及IV族元素之中的至少一種。
- 如請求項7所述的鰭式場效電晶體的摻雜方法,其中該基底元素為矽或鍺,該惰性元素為氖、氬、氪或氙,該IV族元素為碳、矽或鍺。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2015/070309 WO2016109958A1 (zh) | 2015-01-08 | 2015-01-08 | FinFET的掺杂方法 |
CN201510107481.0A CN106033728B (zh) | 2015-03-11 | 2015-03-11 | FinFET的掺杂方法 |
CN201510107549.5A CN106033715B (zh) | 2015-03-11 | 2015-03-11 | FinFET的掺杂方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201626442A TW201626442A (zh) | 2016-07-16 |
TWI567795B true TWI567795B (zh) | 2017-01-21 |
Family
ID=56985163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104120710A TWI567795B (zh) | 2015-01-08 | 2015-06-26 | 鰭式場效電晶體的摻雜方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI567795B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110086501A1 (en) * | 2009-10-14 | 2011-04-14 | Varian Semiconductor Equipment Associates, Inc. | Technique for Processing a Substrate Having a Non-Planar Surface |
JP2011166164A (ja) * | 2007-07-27 | 2011-08-25 | Panasonic Corp | 半導体装置及びその製造方法 |
-
2015
- 2015-06-26 TW TW104120710A patent/TWI567795B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011166164A (ja) * | 2007-07-27 | 2011-08-25 | Panasonic Corp | 半導体装置及びその製造方法 |
US20110086501A1 (en) * | 2009-10-14 | 2011-04-14 | Varian Semiconductor Equipment Associates, Inc. | Technique for Processing a Substrate Having a Non-Planar Surface |
Also Published As
Publication number | Publication date |
---|---|
TW201626442A (zh) | 2016-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101897649B1 (ko) | 반도체장치의 제조방법 | |
TWI606492B (zh) | 非平面半導體裝置之電漿摻雜 | |
US10497570B2 (en) | Method for manufacturing semiconductor device having buffer layer | |
US9577040B2 (en) | FinFET conformal junction and high epi surface dopant concentration method and device | |
TW201530622A (zh) | 處理半導體裝置的方法以及形成鰭式場效應電晶體的方法 | |
KR20070071111A (ko) | 리세스 게이트를 갖는 반도체 소자 및 그 제조방법 | |
KR20120003494A (ko) | 콜드 및/또는 분자 탄소로 주입된 변형된 박막상에서의 상승된 소스/드레인의 형성 | |
US20120256279A1 (en) | Method of gate work function adjustment and metal gate transistor | |
CN104900652A (zh) | 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置 | |
JP2011119606A (ja) | 半導体装置の製造方法 | |
US7888223B2 (en) | Method for fabricating P-channel field-effect transistor (FET) | |
TWI567795B (zh) | 鰭式場效電晶體的摻雜方法 | |
US11955533B2 (en) | Ion implantation to reduce nanosheet gate length variation | |
US11205593B2 (en) | Asymmetric fin trimming for fins of FinFET device | |
CN101350300A (zh) | 轻掺杂源漏极离子注入方法 | |
CN114242656A (zh) | P型mosfet器件及其制备方法 | |
KR101972365B1 (ko) | 핀펫의 도핑 방법 | |
TWI527130B (zh) | 半導體裝置及其製造方法 | |
CN108630535B (zh) | 半导体结构及其形成方法 | |
TW201633381A (zh) | FinFET的摻雜方法 | |
US7947559B2 (en) | Method of fabricating semiconductor device | |
TWI567797B (zh) | FinFET doping method | |
CN108598003B (zh) | 一种改善mos管应力效应的方法 | |
CN106033715B (zh) | FinFET的掺杂方法 | |
JP2015057849A (ja) | 半導体装置の製造方法 |