JP2004022616A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2004022616A JP2004022616A JP2002172178A JP2002172178A JP2004022616A JP 2004022616 A JP2004022616 A JP 2004022616A JP 2002172178 A JP2002172178 A JP 2002172178A JP 2002172178 A JP2002172178 A JP 2002172178A JP 2004022616 A JP2004022616 A JP 2004022616A
- Authority
- JP
- Japan
- Prior art keywords
- dopant
- type
- semiconductor substrate
- film
- containing film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】極浅の不純物領域を所望の箇所に形成することができる半導体装置の製造方法を得ることを目的とする。
【解決手段】半導体基板10上のp型の不純物領域の形成領域を開口する第1のレジスト膜11を形成し、第1のレジスト膜11をマスクとして半導体基板10上にプラズマドーピング法によりp型のドーパンド含有膜12を形成し、半導体基板10上のn型の不純物領域の形成領域を開口する第2のレジスト膜13を形成し、第2のレジスト膜13をマスクとして半導体基板10上にプラズマドーピング法によりn型のドーパンド含有膜14を形成し、両ドーパンド含有膜12、14に対してイオン注入15を行い、ドーパンド含有膜中のドーパンドをイオン注入15によりノックオンして半導体基板10に導入しp型およびn型の不純物領域16、17を形成するものである。
【選択図】 図1
【解決手段】半導体基板10上のp型の不純物領域の形成領域を開口する第1のレジスト膜11を形成し、第1のレジスト膜11をマスクとして半導体基板10上にプラズマドーピング法によりp型のドーパンド含有膜12を形成し、半導体基板10上のn型の不純物領域の形成領域を開口する第2のレジスト膜13を形成し、第2のレジスト膜13をマスクとして半導体基板10上にプラズマドーピング法によりn型のドーパンド含有膜14を形成し、両ドーパンド含有膜12、14に対してイオン注入15を行い、ドーパンド含有膜中のドーパンドをイオン注入15によりノックオンして半導体基板10に導入しp型およびn型の不純物領域16、17を形成するものである。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、極浅の不純物領域を、必要とする箇所のみに作成することができる半導体装置の製造方法および半導体装置に関するものである。
【0002】
【従来の技術】
シリコンデバイスの接合形成工程の一つとしてドーピング工程がある。本来この工程では、イオン注入によってシリコン基板にドーパンドを直接的に導入する方法が用いられている。近年のデバイスの微細化により、500オンク゛ストローム以下の極めて浅い(極浅)接合が要求され、極めて低いエネルギーでのイオン注入を行ない、ドーパンド分布を極めて浅くすることが行われている。
【0003】
例えば深さ100オンク゛ストロームのボロン注入分布を形成する場合、イオン注入のエネルギーは200eV程度となる。しかしこのような極低エネルギーのイオン注入では、一旦シリコン基板に注入されたドーパンドが後方散乱によって再び外部放出される割合が大きくなる問題がある。また、注入エネルギーが100eV以下になると、生成されたイオンのほぼすべてが輸送途中で消滅するため、実質的には注入不可能になる、というような現象が発生する。
【0004】
また、シリコン基板に照射されるイオンビームは、空間電荷の影響を受けているため加速エネルギーを低くするにつれて、それの拡がりは顕著になる。そのことにより、例えば、シリコン基板へのイオンの入射角度の揺らぎ幅が大きくなり、MOSFETのソース/ドレイン領域形成の際にこの方法を用いた場合、一部はゲート電極の側壁に注入されてしまい、半導体基板まで到達しなくなる。そして、同時に側壁へのダメージをもたらすという問題点があった。
【0005】
これらのことを解決するものとして、例えば特開平9−63982号公報に示されている従来の半導体装置の製造方法がある。図5は例えば特開平9−63982号公報に示された従来の半導体装置の製造方法を示す図である。図において、1は半導体基板、2は薄膜、3はフォトレジスト、4は注入イオン、5は注入イオンのドーピング層、6はノックオンによるドーピング層である。
【0006】
このように、半導体基板1上に薄膜2を形成する。次に薄膜2上にフォトレジスト3を形成する。次に、薄膜2およびフォトレジスト3を介してイオン注入を行う。注入イオン4は薄膜2を通り抜け、半導体基板1の内部に達し、注入イオンのドーピング層5を形成する。この注入イオン4が薄膜2を通り抜けるときに、薄膜2の原子をノックオンする。その結果、薄膜2の原子が半導体基板1の中に入る。そして、ノックオンによるドーピング層6が形成される。
【0007】
【発明が解決しようとする課題】
従来の半導体装置の製造方法では、薄膜を形成し、イオン注入により浅いノックオンによりドーピング層を形成しているが、n型またはp型のいずれかのドーピング層しか形成することができない。また、イオン注入によりイオンが基板に注入され、注入イオンのドーピング層が形成され、浅いドーピング層のみを形成することができないという問題点があった。
【0008】
この発明は上記のような問題を解決するためになされたもので極浅の不純物領域をn型およびp型のいずれのドーピング層も容易に形成することができる半導体装置の製造方法および半導体装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
この発明に係る請求項1の半導体装置の製造方法は、半導体基板上の不純物領域の形成領域を開口するレジスト膜を形成し、レジスト膜をマスクとして半導体基板上にプラズマドーピング法によりドーパンド含有膜を形成し、ドーパンド含有膜に対してイオン注入を行い、ドーパンド含有膜中のドーパンドをイオン注入によりノックオンして半導体基板に導入し不純物領域を形成するものである。
【0010】
また、この発明に係る請求項2の半導体装置の製造方法は、請求項1において、不純物領域としてn型およびp型の両不純物領域を形成する場合、半導体基板上のn型またはp型不純物領域の形成領域のいずれか一方が開口する第1のレジスト膜を形成し第1のレジスト膜をマスクとして半導体基板上にプラズマドーピング法によりn型またはp型不純物領域の形成領域のいずれか一方上にn型またはp型のドーパンド含有膜のいずれか一方を形成し、半導体基板上のn型またはp型不純物領域の形成領域のいずれか他方が開口する第2のレジスト膜を形成し第2のレジスト膜をマスクとして半導体基板上にプラズマドーピング法によりn型またはp型不純物領域の形成領域のいずれか他方上にn型またはp型のドーパンド含有膜のいずれか他方を形成し、各ドーパンド含有膜に対してイオン注入を同時に行い、各ドーパンド含有膜中の各ドーパンドをノックオンして半導体基板に導入し、n型およびp型不純物領域を同時に形成するものである。
【0011】
また、この発明に係る請求項3の半導体装置の製造方法は、請求項1または請求項2において、イオン注入として、Ge、Si、窒素、He、水素、アルゴンのいずれかを用いるものである。
【0012】
また、この発明に係る請求項4の半導体装置の製造方法は、請求項1ないし請求項3のいずれかにおいて、ドーパンド含有膜形成後で、イオン注入前に、ドーパンド含有膜にアニール処理を行うものである。
【0013】
また、この発明に係る請求項5の半導体装置の製造方法は、請求項1ないし請求項4のいずれかにおいて、イオン注入時に、ドーパンド含有膜の温度が−10℃ないし−30℃と成るように冷却するものである。
【0014】
また、この発明に係る請求項6の半導体装置は、半導体基板上に形成されたゲート電極と、半導体基板にゲート電極を挟んで形成されたソース/ドレイン領域と、ゲート電極の側壁に形成されたサイドウォールとを備えた半導体装置において、ソース/ドレイン領域を請求項1ないし請求項5のいずれかの半導体装置の製造方法における不純物領域にて形成し、サイドウォールとソース/ドレイン領域との間にドーパンド含有膜を残存させたものである。
【0015】
【発明の実施の形態】
実施の形態1.
以下、この発明の実施の形態について説明する。図1はこの発明の実施の形態1の半導体装置の製造方法を示す断面図である。図に基づいて実施の形態1の半導体装置の製造方法について説明する。まず、半導体基板10上のp型の不純物領域の形成領域が開口する第1のレジスト膜11を形成する。次に、第1のレジスト膜11をマスクとして、半導体基板10上にプラズマドーピング法によりp型の不純物領域の形成領域上にp型のドーパンド含有膜12を形成する(図1(a))。
【0016】
従来、プラズマドーピング法とは半導体基板に不純物を注入する方法であるが、この発明においては、このプラズマドーピング法により半導体基板には不純物が注入されることなく、薄膜(ドーパンド含有膜)を形成する方法を用いる。具体的には、例えば、p型のドーパンド含有膜12としてボロン薄膜を形成する場合では、BF3ガスを用いてバイアス80eV以下、面密度1E16/cm2以上の条件を用いる。このような条件にてプラズマドーピング法が行われると、一般的なイオン注入の場合と比較すると、短いビーム輸送経路や低いビーム密度を有するため、極低エネルギーのバイアスであっても照射が可能となり、薄膜のみが形成される。
【0017】
以上の方法を用いることにより、10オンク゛ストロームから100オンク゛ストロームの膜厚を有する薄膜(p型のドーパンド含有膜12)が形成される。次に、第1のレジスト膜11を除去する。次に、n型の不純物領域の形成領域が開口する第2のレジスト膜13を形成する。次に、この第2のレジスト膜13をマスクとして半導体基板10上に、上記に示した場合と同様に、プラズマドーピング法によりn型の不純物領域の形成領域上にn型のドーパンド含有膜14として、例えばPが含有する膜を形成する(図1(b))。
【0018】
次に、第2のレジスト膜13を除去する。次に、各ドーパンド含有膜12、14に対して例えばGeイオンのイオン注入15を、例えばエネルギー70kev以下の条件にて同時に行う。そして、各ドーパンド含有膜12、14中の各ドーパンド(ここではBおよびP)をノックオンして半導体基板10に導入し、p型およびn型不純物領域16、17を同時に形成する(図2(c))。
【0019】
その際の注入イオン15a(Geイオン)は、図2に示すように、各ドーパンド含有膜12、14中のドーパンド21(BまたはP)と衝突を繰り返しながらエネルギーを損失して静止する。そして、各衝突は一般に原子核によるものと、電子によるものの二種類の成分を含んでいるが、前者ではドーパンド21が注入イオン15aからエネルギーを与えられノックオンされる。Geイオンの場合、衝突時のエネルギーが70keV以下であれば主として原子核での衝突が起こるため、注入エネルギーを70keV以下に設定すれば膜中のあらゆる部分でドーパンド21のノックオンが起こる。
【0020】
図2に示すようにして、膜中全体で様々なエネルギー、様々な反跳方向を有するドーパンドが発生するため、注入イオン15aのエネルギーをドーパンド含有膜12、14の膜厚に応じて変化すれば、結果的にはドーパンドの一部がノックオンにより半導体基板10側に混入してドーパンド分布領域すなわち不純物領域が形成される。
【0021】
またこの際、ドーパンド含有膜と半導体基板との界面に最大投影飛程を有するエネルギーでイオン注入を行えば、半導体基板に混入するドーパンドの大部分が、注入イオンが静止する直前の極めて低いエネルギーを有することとなる。このため、直接的なイオン注入では実現不可能な探さのドーパンド注入分布を形成することができる。
【0022】
また、上記に示した方法以外に、例えば図3に示すような方法にて形成することもできる。まず、半導体基板10上のp型の不純物領域の形成領域が開口する第1のレジスト膜11を形成する。次に、第1のレジスト膜11をマスクとして半導体基板10上に上記に示した場合と同様に、プラズマドーピング法によりp型の不純物領域の形成領域上にp型のドーパンド含有膜12を形成する(図3(a))。
【0023】
次に、第1のレジスト膜11をマスクとしてp型のドーパンド含有膜12に対して、上に示した場合と同様にイオン注入15を行う。そして、p型のドーパンド含有膜12中のドーパンドをノックオンして半導体基板10に導入し、p型の不純物領域16を形成する(図3(b))。
【0024】
次に、第1のレジスト膜11を除去する。次に、n型の不純物領域の形成領域が開口する第2のレジスト膜13を形成する。次に、この第2のレジスト膜13をマスクとして半導体基板10上に上記に示した場合と同様に、プラズマドーピング法によりn型の不純物領域の形成領域上にn型のドーパンド含有膜14として、例えばPが含有する膜を形成する(図3(c))。
【0025】
次に、第2のレジスト膜13をマスクとしてn型のドーパンド含有膜14に対して、上に示した場合と同様にイオン注入15を行う。そして、n型のドーパンド含有膜14中のドーパンドをノックオンして半導体基板10に導入し、n型の不純物領域17を形成する(図3(d))。このような方法も考えられ、上記図1にて示した場合と同様に形成することができる。この場合、イオン注入を2回実施する必要があるが、イオン注入の際の各レジスト膜にて他の部分が覆われているため、不純物領域を形成する必要の無い、素子を形成しない領域、例えば素子分離領域などにおける不必要なイオン注入が行われることを防止することができる。
【0026】
また、図1および図3に示した工程の後に、各ドーパンド含有膜は、ドライエッチングおよびウェットエッチングにより必要に応じて除去される。
【0027】
上記のように構成された実施の形態1の半導体装置は、ドーパンド含有膜を所望の箇所のみに形成することができるため、所望の箇所のみに不純物領域を容易に形成することができる。また、半導体基板上にドーパンド含有膜が存在するので、ドーパンドが半導体基板内での後方散乱によって外部放出されることを低減できる。
【0028】
また、上記実施の形態1では特に示さなかったが、例えばドーパンド含有膜中のドーパンドを高密度にするため、ドーパンド含有膜形成後に窒素雰囲気中(ドーパンド含有膜に対し反応性を有しない雰囲気であればよい。)でのアニール処理行えばGeイオンの衝突の確率が高くなるため、反跳原子が増加する効果がある。
【0029】
また、上記実施の形態1においては特に示さなかったが、ノックオンの効率を向上させるために、イオン注入時において、ドーパンド含有膜の温度を−10℃ないし−30℃の低温にして、格子振動を低下させる。そして、イオン注入を行うと、ノックオン現象が激しく発生し、反跳原子が増加する。この際の−10℃とは、この程度の温度とすることより、格子振動の低下によるノックオン効率向上の効果を得ることができる温度である。また、−30℃とは、現実的に設定が可能となり、かつ、効果を得ることができる温度を示したものである。
【0030】
また、上記実施の形態1では、イオン注入のイオン種としてGeイオンを用いる例を示したが、これに限られることはなく、例えばSi、窒素、He、水素、アルゴンなどのイオン種を用いても上記実施の形態1と同様の効果が得ることができる。
【0031】
また、上記実施の形態1では、n型およびp型の両不純物領域を形成する場合を説明したが、これに限られることはなく、いずれか一方のみの不純物領域を形成する場合が考えられることは言うまでもない。
【0032】
実施の形態2.
図4はこの発明の実施の形態2の半導体装置の製造方法で、トランジスタを形成する場合を示す断面図である。図に基づいて実施の形態2の半導体装置の製造方法について説明する。まず、半導体基板10上のp型の不純物領域の形成領域(ここでは、ソース/ドレイン領域に相当する)が開口する第1のレジスト膜11を形成する。即ちここでは、ソース/ドレイン領域以外の、ゲート電極および素子分離領域の形成領域が第1のレジスト膜11にて覆われていることとなる。
【0033】
次に、第1のレジスト膜11をマスクとして半導体基板10上に上記実施の形態1に示した場合と同様に、プラズマドーピング法によりp型の不純物領域の形成領域上にp型のドーパンド含有膜12を形成する。次に、第1のレジスト膜11をマスクとしてp型のドーパンド含有膜12に対して、上記実施の形態1に示した場合と同様にイオン注入15を行う。そして、p型のドーパンド含有膜12中のドーパンドをノックオンして半導体基板10に導入し、p型の不純物領域16(ソース/ドレイン領域と成る)を形成する(図4(a))。
【0034】
次に、第1のレジスト膜11を除去する。次に、ゲート電極19を形成する(図4(b))。次に、ゲート電極19の側壁に、半導体基板10との間にp型のドーパンド含有膜12aを残存させてサイドウォール20を形成する(図4(c))。
【0035】
上記のように構成された実施の形態2の半導体装置は、上記実施の形態1と同様の効果を奏するのはもちろんのこと、サイドウォール20とp型の不純物領域16との間に、p型のドーパンド含有膜12aを残存させるようにしたので、後工程の熱処理時にp型の不純物領域16(ソース/ドレイン領域)にノックオンされ導入されたドーパンドがサイドウォール20に吸い上げられる悪影響を防止できる。
【0036】
【発明の効果】
以上のように、この発明の請求項1によれば、半導体基板上の不純物領域の形成領域を開口するレジスト膜を形成し、レジスト膜をマスクとして半導体基板上にプラズマドーピング法によりドーパンド含有膜を形成し、ドーパンド含有膜に対してイオン注入を行い、ドーパンド含有膜中のドーパンドをイオン注入によりノックオンして半導体基板に導入し不純物領域を形成するので、所望の領域にのみドーパンド含有膜を形成して不純物領域を形成することができる半導体装置の製造方法を提供することが可能となる。
【0037】
また、この発明の請求項2によれば、請求項1において、不純物領域としてn型およびp型の両不純物領域を形成する場合、半導体基板上のn型またはp型不純物領域の形成領域のいずれか一方が開口する第1のレジスト膜を形成し第1のレジスト膜をマスクとして半導体基板上にプラズマドーピング法によりn型またはp型不純物領域の形成領域のいずれか一方上にn型またはp型のドーパンド含有膜のいずれか一方を形成し、半導体基板上のn型またはp型不純物領域の形成領域のいずれか他方が開口する第2のレジスト膜を形成し第2のレジスト膜をマスクとして半導体基板上にプラズマドーピング法によりn型またはp型不純物領域の形成領域のいずれか他方上にn型またはp型のドーパンド含有膜のいずれか他方を形成し、各ドーパンド含有膜に対してイオン注入を同時に行い、各ドーパンド含有膜中の各ドーパンドをノックオンして半導体基板に導入し、n型およびp型不純物領域を同時に形成するので、n型およびp型の不純物領域を同時に形成することができる半導体装置の製造方法を提供することが可能となる。
【0038】
また、この発明の請求項3によれば、請求項1または請求項2において、イオン注入として、Ge、Si、窒素、He、水素、アルゴンのいずれかを用いるので、ドーパンドのノックオンを、他に悪影響を与えること無く行うことができる半導体装置の製造方法を提供することが可能となる。
【0039】
また、この発明の請求項4によれば、請求項1ないし請求項3のいずれかにおいて、ドーパンド含有膜形成後で、イオン注入前に、ドーパンド含有膜にアニール処理を行うので、ドーパンドのノックオン効率を向上させることができる半導体装置の製造方法を提供することが可能となる。
【0040】
また、この発明の請求項5によれば、請求項1ないし請求項4のいずれかにおいて、イオン注入時に、ドーパンド含有膜の温度が−10℃ないし−30℃と成るように冷却するので、ドーパンドのノックオン効率を向上させることができる半導体装置の製造方法を提供することが可能となる。
【0041】
また、この発明の請求項6によれば、半導体基板上に形成されたゲート電極と、半導体基板にゲート電極を挟んで形成されたソース/ドレイン領域と、ゲート電極の側壁に形成されたサイドウォールとを備えた半導体装置において、ソース/ドレイン領域を請求項1ないし請求項5のいずれかの半導体装置の製造方法における不純物領域にて形成し、サイドウォールとソース/ドレイン領域との間にドーパンド含有膜を残存させたので、ソース/ドレイン領域のドーパンドのサイドウォールの吸い上げによる悪影響を防止することができる半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図1】この発明の実施の形態1による半導体装置の製造方法を示す断面図である。
【図2】図1に示した半導体装置の製造方法の詳細な状態を説明するための断面図である。
【図3】この発明の実施の形態1による他の半導体装置の製造方法を示す断面図である。
【図4】この発明の実施の形態2による半導体装置の製造方法を示す断面図である。
【図5】従来の半導体装置の製造方法を示す断面図である。
【符号の説明】
10 半導体基板、11 第1のレジスト膜、
12,12a p型のドーパンド含有膜、13 第2のレジスト膜、
14 n型のドーパンド含有膜、15 イオン注入、15a 注入イオン、
16 p型の不純物領域、17 n型の不純物領域、19 ゲート電極、
20 サイドウォール。
【発明の属する技術分野】
この発明は、極浅の不純物領域を、必要とする箇所のみに作成することができる半導体装置の製造方法および半導体装置に関するものである。
【0002】
【従来の技術】
シリコンデバイスの接合形成工程の一つとしてドーピング工程がある。本来この工程では、イオン注入によってシリコン基板にドーパンドを直接的に導入する方法が用いられている。近年のデバイスの微細化により、500オンク゛ストローム以下の極めて浅い(極浅)接合が要求され、極めて低いエネルギーでのイオン注入を行ない、ドーパンド分布を極めて浅くすることが行われている。
【0003】
例えば深さ100オンク゛ストロームのボロン注入分布を形成する場合、イオン注入のエネルギーは200eV程度となる。しかしこのような極低エネルギーのイオン注入では、一旦シリコン基板に注入されたドーパンドが後方散乱によって再び外部放出される割合が大きくなる問題がある。また、注入エネルギーが100eV以下になると、生成されたイオンのほぼすべてが輸送途中で消滅するため、実質的には注入不可能になる、というような現象が発生する。
【0004】
また、シリコン基板に照射されるイオンビームは、空間電荷の影響を受けているため加速エネルギーを低くするにつれて、それの拡がりは顕著になる。そのことにより、例えば、シリコン基板へのイオンの入射角度の揺らぎ幅が大きくなり、MOSFETのソース/ドレイン領域形成の際にこの方法を用いた場合、一部はゲート電極の側壁に注入されてしまい、半導体基板まで到達しなくなる。そして、同時に側壁へのダメージをもたらすという問題点があった。
【0005】
これらのことを解決するものとして、例えば特開平9−63982号公報に示されている従来の半導体装置の製造方法がある。図5は例えば特開平9−63982号公報に示された従来の半導体装置の製造方法を示す図である。図において、1は半導体基板、2は薄膜、3はフォトレジスト、4は注入イオン、5は注入イオンのドーピング層、6はノックオンによるドーピング層である。
【0006】
このように、半導体基板1上に薄膜2を形成する。次に薄膜2上にフォトレジスト3を形成する。次に、薄膜2およびフォトレジスト3を介してイオン注入を行う。注入イオン4は薄膜2を通り抜け、半導体基板1の内部に達し、注入イオンのドーピング層5を形成する。この注入イオン4が薄膜2を通り抜けるときに、薄膜2の原子をノックオンする。その結果、薄膜2の原子が半導体基板1の中に入る。そして、ノックオンによるドーピング層6が形成される。
【0007】
【発明が解決しようとする課題】
従来の半導体装置の製造方法では、薄膜を形成し、イオン注入により浅いノックオンによりドーピング層を形成しているが、n型またはp型のいずれかのドーピング層しか形成することができない。また、イオン注入によりイオンが基板に注入され、注入イオンのドーピング層が形成され、浅いドーピング層のみを形成することができないという問題点があった。
【0008】
この発明は上記のような問題を解決するためになされたもので極浅の不純物領域をn型およびp型のいずれのドーピング層も容易に形成することができる半導体装置の製造方法および半導体装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
この発明に係る請求項1の半導体装置の製造方法は、半導体基板上の不純物領域の形成領域を開口するレジスト膜を形成し、レジスト膜をマスクとして半導体基板上にプラズマドーピング法によりドーパンド含有膜を形成し、ドーパンド含有膜に対してイオン注入を行い、ドーパンド含有膜中のドーパンドをイオン注入によりノックオンして半導体基板に導入し不純物領域を形成するものである。
【0010】
また、この発明に係る請求項2の半導体装置の製造方法は、請求項1において、不純物領域としてn型およびp型の両不純物領域を形成する場合、半導体基板上のn型またはp型不純物領域の形成領域のいずれか一方が開口する第1のレジスト膜を形成し第1のレジスト膜をマスクとして半導体基板上にプラズマドーピング法によりn型またはp型不純物領域の形成領域のいずれか一方上にn型またはp型のドーパンド含有膜のいずれか一方を形成し、半導体基板上のn型またはp型不純物領域の形成領域のいずれか他方が開口する第2のレジスト膜を形成し第2のレジスト膜をマスクとして半導体基板上にプラズマドーピング法によりn型またはp型不純物領域の形成領域のいずれか他方上にn型またはp型のドーパンド含有膜のいずれか他方を形成し、各ドーパンド含有膜に対してイオン注入を同時に行い、各ドーパンド含有膜中の各ドーパンドをノックオンして半導体基板に導入し、n型およびp型不純物領域を同時に形成するものである。
【0011】
また、この発明に係る請求項3の半導体装置の製造方法は、請求項1または請求項2において、イオン注入として、Ge、Si、窒素、He、水素、アルゴンのいずれかを用いるものである。
【0012】
また、この発明に係る請求項4の半導体装置の製造方法は、請求項1ないし請求項3のいずれかにおいて、ドーパンド含有膜形成後で、イオン注入前に、ドーパンド含有膜にアニール処理を行うものである。
【0013】
また、この発明に係る請求項5の半導体装置の製造方法は、請求項1ないし請求項4のいずれかにおいて、イオン注入時に、ドーパンド含有膜の温度が−10℃ないし−30℃と成るように冷却するものである。
【0014】
また、この発明に係る請求項6の半導体装置は、半導体基板上に形成されたゲート電極と、半導体基板にゲート電極を挟んで形成されたソース/ドレイン領域と、ゲート電極の側壁に形成されたサイドウォールとを備えた半導体装置において、ソース/ドレイン領域を請求項1ないし請求項5のいずれかの半導体装置の製造方法における不純物領域にて形成し、サイドウォールとソース/ドレイン領域との間にドーパンド含有膜を残存させたものである。
【0015】
【発明の実施の形態】
実施の形態1.
以下、この発明の実施の形態について説明する。図1はこの発明の実施の形態1の半導体装置の製造方法を示す断面図である。図に基づいて実施の形態1の半導体装置の製造方法について説明する。まず、半導体基板10上のp型の不純物領域の形成領域が開口する第1のレジスト膜11を形成する。次に、第1のレジスト膜11をマスクとして、半導体基板10上にプラズマドーピング法によりp型の不純物領域の形成領域上にp型のドーパンド含有膜12を形成する(図1(a))。
【0016】
従来、プラズマドーピング法とは半導体基板に不純物を注入する方法であるが、この発明においては、このプラズマドーピング法により半導体基板には不純物が注入されることなく、薄膜(ドーパンド含有膜)を形成する方法を用いる。具体的には、例えば、p型のドーパンド含有膜12としてボロン薄膜を形成する場合では、BF3ガスを用いてバイアス80eV以下、面密度1E16/cm2以上の条件を用いる。このような条件にてプラズマドーピング法が行われると、一般的なイオン注入の場合と比較すると、短いビーム輸送経路や低いビーム密度を有するため、極低エネルギーのバイアスであっても照射が可能となり、薄膜のみが形成される。
【0017】
以上の方法を用いることにより、10オンク゛ストロームから100オンク゛ストロームの膜厚を有する薄膜(p型のドーパンド含有膜12)が形成される。次に、第1のレジスト膜11を除去する。次に、n型の不純物領域の形成領域が開口する第2のレジスト膜13を形成する。次に、この第2のレジスト膜13をマスクとして半導体基板10上に、上記に示した場合と同様に、プラズマドーピング法によりn型の不純物領域の形成領域上にn型のドーパンド含有膜14として、例えばPが含有する膜を形成する(図1(b))。
【0018】
次に、第2のレジスト膜13を除去する。次に、各ドーパンド含有膜12、14に対して例えばGeイオンのイオン注入15を、例えばエネルギー70kev以下の条件にて同時に行う。そして、各ドーパンド含有膜12、14中の各ドーパンド(ここではBおよびP)をノックオンして半導体基板10に導入し、p型およびn型不純物領域16、17を同時に形成する(図2(c))。
【0019】
その際の注入イオン15a(Geイオン)は、図2に示すように、各ドーパンド含有膜12、14中のドーパンド21(BまたはP)と衝突を繰り返しながらエネルギーを損失して静止する。そして、各衝突は一般に原子核によるものと、電子によるものの二種類の成分を含んでいるが、前者ではドーパンド21が注入イオン15aからエネルギーを与えられノックオンされる。Geイオンの場合、衝突時のエネルギーが70keV以下であれば主として原子核での衝突が起こるため、注入エネルギーを70keV以下に設定すれば膜中のあらゆる部分でドーパンド21のノックオンが起こる。
【0020】
図2に示すようにして、膜中全体で様々なエネルギー、様々な反跳方向を有するドーパンドが発生するため、注入イオン15aのエネルギーをドーパンド含有膜12、14の膜厚に応じて変化すれば、結果的にはドーパンドの一部がノックオンにより半導体基板10側に混入してドーパンド分布領域すなわち不純物領域が形成される。
【0021】
またこの際、ドーパンド含有膜と半導体基板との界面に最大投影飛程を有するエネルギーでイオン注入を行えば、半導体基板に混入するドーパンドの大部分が、注入イオンが静止する直前の極めて低いエネルギーを有することとなる。このため、直接的なイオン注入では実現不可能な探さのドーパンド注入分布を形成することができる。
【0022】
また、上記に示した方法以外に、例えば図3に示すような方法にて形成することもできる。まず、半導体基板10上のp型の不純物領域の形成領域が開口する第1のレジスト膜11を形成する。次に、第1のレジスト膜11をマスクとして半導体基板10上に上記に示した場合と同様に、プラズマドーピング法によりp型の不純物領域の形成領域上にp型のドーパンド含有膜12を形成する(図3(a))。
【0023】
次に、第1のレジスト膜11をマスクとしてp型のドーパンド含有膜12に対して、上に示した場合と同様にイオン注入15を行う。そして、p型のドーパンド含有膜12中のドーパンドをノックオンして半導体基板10に導入し、p型の不純物領域16を形成する(図3(b))。
【0024】
次に、第1のレジスト膜11を除去する。次に、n型の不純物領域の形成領域が開口する第2のレジスト膜13を形成する。次に、この第2のレジスト膜13をマスクとして半導体基板10上に上記に示した場合と同様に、プラズマドーピング法によりn型の不純物領域の形成領域上にn型のドーパンド含有膜14として、例えばPが含有する膜を形成する(図3(c))。
【0025】
次に、第2のレジスト膜13をマスクとしてn型のドーパンド含有膜14に対して、上に示した場合と同様にイオン注入15を行う。そして、n型のドーパンド含有膜14中のドーパンドをノックオンして半導体基板10に導入し、n型の不純物領域17を形成する(図3(d))。このような方法も考えられ、上記図1にて示した場合と同様に形成することができる。この場合、イオン注入を2回実施する必要があるが、イオン注入の際の各レジスト膜にて他の部分が覆われているため、不純物領域を形成する必要の無い、素子を形成しない領域、例えば素子分離領域などにおける不必要なイオン注入が行われることを防止することができる。
【0026】
また、図1および図3に示した工程の後に、各ドーパンド含有膜は、ドライエッチングおよびウェットエッチングにより必要に応じて除去される。
【0027】
上記のように構成された実施の形態1の半導体装置は、ドーパンド含有膜を所望の箇所のみに形成することができるため、所望の箇所のみに不純物領域を容易に形成することができる。また、半導体基板上にドーパンド含有膜が存在するので、ドーパンドが半導体基板内での後方散乱によって外部放出されることを低減できる。
【0028】
また、上記実施の形態1では特に示さなかったが、例えばドーパンド含有膜中のドーパンドを高密度にするため、ドーパンド含有膜形成後に窒素雰囲気中(ドーパンド含有膜に対し反応性を有しない雰囲気であればよい。)でのアニール処理行えばGeイオンの衝突の確率が高くなるため、反跳原子が増加する効果がある。
【0029】
また、上記実施の形態1においては特に示さなかったが、ノックオンの効率を向上させるために、イオン注入時において、ドーパンド含有膜の温度を−10℃ないし−30℃の低温にして、格子振動を低下させる。そして、イオン注入を行うと、ノックオン現象が激しく発生し、反跳原子が増加する。この際の−10℃とは、この程度の温度とすることより、格子振動の低下によるノックオン効率向上の効果を得ることができる温度である。また、−30℃とは、現実的に設定が可能となり、かつ、効果を得ることができる温度を示したものである。
【0030】
また、上記実施の形態1では、イオン注入のイオン種としてGeイオンを用いる例を示したが、これに限られることはなく、例えばSi、窒素、He、水素、アルゴンなどのイオン種を用いても上記実施の形態1と同様の効果が得ることができる。
【0031】
また、上記実施の形態1では、n型およびp型の両不純物領域を形成する場合を説明したが、これに限られることはなく、いずれか一方のみの不純物領域を形成する場合が考えられることは言うまでもない。
【0032】
実施の形態2.
図4はこの発明の実施の形態2の半導体装置の製造方法で、トランジスタを形成する場合を示す断面図である。図に基づいて実施の形態2の半導体装置の製造方法について説明する。まず、半導体基板10上のp型の不純物領域の形成領域(ここでは、ソース/ドレイン領域に相当する)が開口する第1のレジスト膜11を形成する。即ちここでは、ソース/ドレイン領域以外の、ゲート電極および素子分離領域の形成領域が第1のレジスト膜11にて覆われていることとなる。
【0033】
次に、第1のレジスト膜11をマスクとして半導体基板10上に上記実施の形態1に示した場合と同様に、プラズマドーピング法によりp型の不純物領域の形成領域上にp型のドーパンド含有膜12を形成する。次に、第1のレジスト膜11をマスクとしてp型のドーパンド含有膜12に対して、上記実施の形態1に示した場合と同様にイオン注入15を行う。そして、p型のドーパンド含有膜12中のドーパンドをノックオンして半導体基板10に導入し、p型の不純物領域16(ソース/ドレイン領域と成る)を形成する(図4(a))。
【0034】
次に、第1のレジスト膜11を除去する。次に、ゲート電極19を形成する(図4(b))。次に、ゲート電極19の側壁に、半導体基板10との間にp型のドーパンド含有膜12aを残存させてサイドウォール20を形成する(図4(c))。
【0035】
上記のように構成された実施の形態2の半導体装置は、上記実施の形態1と同様の効果を奏するのはもちろんのこと、サイドウォール20とp型の不純物領域16との間に、p型のドーパンド含有膜12aを残存させるようにしたので、後工程の熱処理時にp型の不純物領域16(ソース/ドレイン領域)にノックオンされ導入されたドーパンドがサイドウォール20に吸い上げられる悪影響を防止できる。
【0036】
【発明の効果】
以上のように、この発明の請求項1によれば、半導体基板上の不純物領域の形成領域を開口するレジスト膜を形成し、レジスト膜をマスクとして半導体基板上にプラズマドーピング法によりドーパンド含有膜を形成し、ドーパンド含有膜に対してイオン注入を行い、ドーパンド含有膜中のドーパンドをイオン注入によりノックオンして半導体基板に導入し不純物領域を形成するので、所望の領域にのみドーパンド含有膜を形成して不純物領域を形成することができる半導体装置の製造方法を提供することが可能となる。
【0037】
また、この発明の請求項2によれば、請求項1において、不純物領域としてn型およびp型の両不純物領域を形成する場合、半導体基板上のn型またはp型不純物領域の形成領域のいずれか一方が開口する第1のレジスト膜を形成し第1のレジスト膜をマスクとして半導体基板上にプラズマドーピング法によりn型またはp型不純物領域の形成領域のいずれか一方上にn型またはp型のドーパンド含有膜のいずれか一方を形成し、半導体基板上のn型またはp型不純物領域の形成領域のいずれか他方が開口する第2のレジスト膜を形成し第2のレジスト膜をマスクとして半導体基板上にプラズマドーピング法によりn型またはp型不純物領域の形成領域のいずれか他方上にn型またはp型のドーパンド含有膜のいずれか他方を形成し、各ドーパンド含有膜に対してイオン注入を同時に行い、各ドーパンド含有膜中の各ドーパンドをノックオンして半導体基板に導入し、n型およびp型不純物領域を同時に形成するので、n型およびp型の不純物領域を同時に形成することができる半導体装置の製造方法を提供することが可能となる。
【0038】
また、この発明の請求項3によれば、請求項1または請求項2において、イオン注入として、Ge、Si、窒素、He、水素、アルゴンのいずれかを用いるので、ドーパンドのノックオンを、他に悪影響を与えること無く行うことができる半導体装置の製造方法を提供することが可能となる。
【0039】
また、この発明の請求項4によれば、請求項1ないし請求項3のいずれかにおいて、ドーパンド含有膜形成後で、イオン注入前に、ドーパンド含有膜にアニール処理を行うので、ドーパンドのノックオン効率を向上させることができる半導体装置の製造方法を提供することが可能となる。
【0040】
また、この発明の請求項5によれば、請求項1ないし請求項4のいずれかにおいて、イオン注入時に、ドーパンド含有膜の温度が−10℃ないし−30℃と成るように冷却するので、ドーパンドのノックオン効率を向上させることができる半導体装置の製造方法を提供することが可能となる。
【0041】
また、この発明の請求項6によれば、半導体基板上に形成されたゲート電極と、半導体基板にゲート電極を挟んで形成されたソース/ドレイン領域と、ゲート電極の側壁に形成されたサイドウォールとを備えた半導体装置において、ソース/ドレイン領域を請求項1ないし請求項5のいずれかの半導体装置の製造方法における不純物領域にて形成し、サイドウォールとソース/ドレイン領域との間にドーパンド含有膜を残存させたので、ソース/ドレイン領域のドーパンドのサイドウォールの吸い上げによる悪影響を防止することができる半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図1】この発明の実施の形態1による半導体装置の製造方法を示す断面図である。
【図2】図1に示した半導体装置の製造方法の詳細な状態を説明するための断面図である。
【図3】この発明の実施の形態1による他の半導体装置の製造方法を示す断面図である。
【図4】この発明の実施の形態2による半導体装置の製造方法を示す断面図である。
【図5】従来の半導体装置の製造方法を示す断面図である。
【符号の説明】
10 半導体基板、11 第1のレジスト膜、
12,12a p型のドーパンド含有膜、13 第2のレジスト膜、
14 n型のドーパンド含有膜、15 イオン注入、15a 注入イオン、
16 p型の不純物領域、17 n型の不純物領域、19 ゲート電極、
20 サイドウォール。
Claims (6)
- 半導体基板上の不純物領域の形成領域を開口するレジスト膜を形成し、上記レジスト膜をマスクとして上記半導体基板上にプラズマドーピング法によりドーパンド含有膜を形成する工程と、上記ドーパンド含有膜に対してイオン注入を行い、上記ドーパンド含有膜中のドーパンドを上記イオン注入によりノックオンして上記半導体基板に導入し上記不純物領域を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
- 上記不純物領域としてn型およびp型の両不純物領域を形成する場合、上記半導体基板上のn型またはp型不純物領域の形成領域のいずれか一方が開口する第1のレジスト膜を形成し上記第1のレジスト膜をマスクとして上記半導体基板上にプラズマドーピング法により上記n型またはp型不純物領域の形成領域のいずれか一方上にn型またはp型のドーパンド含有膜のいずれか一方を形成する工程と、上記半導体基板上のn型またはp型不純物領域の形成領域のいずれか他方が開口する第2のレジスト膜を形成し上記第2のレジスト膜をマスクとして上記半導体基板上にプラズマドーピング法により上記n型またはp型不純物領域の形成領域のいずれか他方上にn型またはp型のドーパンド含有膜のいずれか他方を形成する工程と、上記各ドーパンド含有膜に対してイオン注入を同時に行い、上記各ドーパンド含有膜中の各ドーパンドをノックオンして上記半導体基板に導入し、上記n型およびp型不純物領域を同時に形成する工程とを備えたことを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記イオン注入として、Ge、Si、窒素、He、水素、アルゴンのいずれかを用いることを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
- 上記ドーパンド含有膜形成後で、上記イオン注入前に、上記ドーパンド含有膜にアニール処理を行う工程を備えたことを特徴とする請求項1ないし請求項3のいずれかに記載の半導体装置の製造方法。
- 上記イオン注入時に、上記ドーパンド含有膜の温度が−10℃ないし−30℃と成るように冷却することを特徴とする請求項1ないし請求項4のいずれかに記載の半導体装置の製造方法。
- 半導体基板上に形成されたゲート電極と、上記半導体基板に上記ゲート電極を挟んで形成されたソース/ドレイン領域と、上記ゲート電極の側壁に形成されたサイドウォールとを備えた半導体装置において、上記ソース/ドレイン領域を請求項1ないし請求項5のいずれかの半導体装置の製造方法における不純物領域にて形成し、上記サイドウォールと上記ソース/ドレイン領域との間に上記ドーパンド含有膜を残存させたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002172178A JP2004022616A (ja) | 2002-06-13 | 2002-06-13 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002172178A JP2004022616A (ja) | 2002-06-13 | 2002-06-13 | 半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004022616A true JP2004022616A (ja) | 2004-01-22 |
Family
ID=31171808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002172178A Pending JP2004022616A (ja) | 2002-06-13 | 2002-06-13 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004022616A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119606A (ja) * | 2009-12-07 | 2011-06-16 | Sen Corp | 半導体装置の製造方法 |
WO2013118879A1 (ja) * | 2012-02-09 | 2013-08-15 | 日産化学工業株式会社 | 膜形成組成物及びイオン注入方法 |
JP2014192411A (ja) * | 2013-03-28 | 2014-10-06 | Toyohashi Univ Of Technology | 半導体発光素子およびその製造方法 |
JP2014211164A (ja) * | 2014-06-17 | 2014-11-13 | スズキ株式会社 | 車両の衝突被害軽減制御装置 |
US9023720B2 (en) | 2010-08-26 | 2015-05-05 | Sen Corporation | Manufacturing method of semiconductor device |
JP2016225643A (ja) * | 2016-08-10 | 2016-12-28 | 住友重機械イオンテクノロジー株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-06-13 JP JP2002172178A patent/JP2004022616A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119606A (ja) * | 2009-12-07 | 2011-06-16 | Sen Corp | 半導体装置の製造方法 |
KR101897649B1 (ko) * | 2010-08-26 | 2018-10-04 | 스미도모쥬기가이 이온 테크놀로지 가부시키가이샤 | 반도체장치의 제조방법 |
US9023720B2 (en) | 2010-08-26 | 2015-05-05 | Sen Corporation | Manufacturing method of semiconductor device |
WO2013118879A1 (ja) * | 2012-02-09 | 2013-08-15 | 日産化学工業株式会社 | 膜形成組成物及びイオン注入方法 |
KR20140133834A (ko) * | 2012-02-09 | 2014-11-20 | 닛산 가가쿠 고교 가부시키 가이샤 | 막형성 조성물 및 이온주입방법 |
JPWO2013118879A1 (ja) * | 2012-02-09 | 2015-05-11 | 日産化学工業株式会社 | 膜形成組成物及びイオン注入方法 |
US9214345B2 (en) | 2012-02-09 | 2015-12-15 | Nissan Chemical Industries, Ltd. | Film-forming composition and ion implantation method |
JP2016146486A (ja) * | 2012-02-09 | 2016-08-12 | 日産化学工業株式会社 | イオン注入方法 |
KR101926739B1 (ko) | 2012-02-09 | 2018-12-07 | 닛산 가가쿠 가부시키가이샤 | 막형성 조성물 및 이온주입방법 |
KR101880201B1 (ko) * | 2012-02-09 | 2018-07-20 | 닛산 가가쿠 고교 가부시키 가이샤 | 막형성 조성물 및 이온주입방법 |
JP2014192411A (ja) * | 2013-03-28 | 2014-10-06 | Toyohashi Univ Of Technology | 半導体発光素子およびその製造方法 |
JP2014211164A (ja) * | 2014-06-17 | 2014-11-13 | スズキ株式会社 | 車両の衝突被害軽減制御装置 |
JP2016225643A (ja) * | 2016-08-10 | 2016-12-28 | 住友重機械イオンテクノロジー株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5385926B2 (ja) | 自己整合損傷層を有するデバイス構造体の形成方法 | |
JP2957757B2 (ja) | トランジスタ製作方法 | |
KR100427469B1 (ko) | 반도체 장치의 제조 방법 | |
CN107437506B (zh) | 半导体结构的形成方法 | |
US6596594B1 (en) | Method for fabricating field effect transistor (FET) device with asymmetric channel region and asymmetric source and drain regions | |
KR970004484B1 (ko) | 반도체 소자의 ldd mosfet 제조방법 | |
US5504024A (en) | Method for fabricating MOS transistors | |
US5840611A (en) | Process for making a semiconductor MOS transistor | |
JP2005522033A (ja) | ソース/ドレイン拡張部からドーパントが外方拡散しないようにするための、シリコン酸化物ライナーのイオン注入 | |
JP2004022616A (ja) | 半導体装置の製造方法および半導体装置 | |
US8178932B2 (en) | Semiconductor device having transistors | |
JP3186708B2 (ja) | 半導体装置の製造方法 | |
JP4166426B2 (ja) | 半導体装置の製造方法 | |
JP3328958B2 (ja) | 半導体装置の製造方法 | |
US7022576B2 (en) | Method of manufacturing a semiconductor device | |
KR101006506B1 (ko) | 반도체 소자의 제조방법 | |
US7361562B2 (en) | Method of manufacturing semiconductor device | |
JP3371600B2 (ja) | Misトランジスタの製造方法 | |
US6977207B2 (en) | Method for fabricating dual-gate semiconductor device | |
JPH0722623A (ja) | 半導体装置の製造方法 | |
JPH09252127A (ja) | 半導体装置及びその製造方法 | |
JPH1041240A (ja) | 半導体装置およびその製造方法 | |
JP3240991B2 (ja) | 半導体装置及びその製造方法 | |
JPH08195489A (ja) | Mos型半導体装置の製造方法 | |
CN111627861A (zh) | 半导体结构及其形成方法 |