JP2008053725A - フィンベース半導体デバイスのドーピング方法 - Google Patents

フィンベース半導体デバイスのドーピング方法 Download PDF

Info

Publication number
JP2008053725A
JP2008053725A JP2007216870A JP2007216870A JP2008053725A JP 2008053725 A JP2008053725 A JP 2008053725A JP 2007216870 A JP2007216870 A JP 2007216870A JP 2007216870 A JP2007216870 A JP 2007216870A JP 2008053725 A JP2008053725 A JP 2008053725A
Authority
JP
Japan
Prior art keywords
fin
mask material
blocking mask
top surface
dopant ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007216870A
Other languages
English (en)
Inventor
Anil Kottantharayil
アニル・コッタンタライル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2008053725A publication Critical patent/JP2008053725A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】マルチゲートデバイスのドーピング方法を提供する。
【解決手段】ドーピング方法は、フィンを基板にパターニングする工程と、ゲートスタックを堆積する工程と、フィンをドーピングする工程を含む。フィンのドーピング工程は、ゲートスタックのパターニング工程後に、少なくともフィンの上面にブロッキングマスク材料を堆積する工程により行われる。ブロッキングマスク材料の堆積工程後に、ドーパントイオンが注入され、ブロッキングマスク材料が、部分的または完全に、フィンの上面をドーパントイオンからブロックする。
【選択図】図９

Description

本発明は、半導体デバイスの分野に関する。更には、本発明は、マルチゲートデバイスのようなフィンベースデバイスに関し、特に、そのようなマルチゲートデバイスのドーピング方法に関する。
シリコンＭＯＳデバイスの小型化は、半導体産業において主要な挑戦となった。当初、幾何学的な縮小によりＩＣ性能が大きく改良されたが、近年の新しい技術では、９０ｎｍテクノロジーノード以下では、材料やデバイス設計が導入される必要がある。
従来のプレーナデバイスの縮小における１つの主な問題は、デバイス性能を支配し始めた短チャネル効果である。この問題の解決は、マルチゲート電界効果トランジスタ（ＭＵＧＦＥＴ）、ＦＩＮＦＥＴと呼ばれるそのようなフィンベースのデバイスの実現による。薄いシリコンで周囲を覆われたゲートを有する、その三次元構造により、マルチゲートに使用によるチャネルに対する改良されたゲートコントロール（および低減された短チャネル効果）が達成される。
それらのＦｉｎＦＥＴ作製のための重要事項は、ソース−ドレインエクステンションの均一ドープである。従来のプレーナデバイスでは、ソース−ドレインエクステンションは、イオン注入により容易に形成できた。この方法では、ソース−ドレイン領域は基板表面の平面に形成される。しかしながら、ＦｉｎＦＥＴでは、ソース−ドレインエクステンションのドーピングは、三次元に行なわなければならない。特に、フィンの上面のドーピングおよび側面のドーピングが必要となる。例えば、米国特許出願２００４／０２１７４３３に記載されたように、これは、一般には、２つのイオン注入工程により行われる。第１工程では、ドーパントイオンが半導体フィンの上面の法線方向に対してαの角度で注入され、第１側面と上面とをドーピングする。第２工程では、ドーパントイオンが半導体フィンの上面の法線方向に対してβ（その大きさは、好適には角度αと等しい）の角度で注入され、第２側面と上面とをドーピングする。この方法では、フィンの上面が双方の注入工程において注入される。これにより、フィンの周囲において均一（又は等角）でないソース−ドレインエクステンション接合となる。この他に、フィンの上面において注入される全ドーズは、側面に注入される全ドーズと異なる。これは、デバイス性能や短チャネル効果の制御にとって最適ではない。最適なデバイス性能を得るために、ドーピング（又はドーズまたはシート抵抗）の比、即ち、側面におけるドーピング（又はドーズまたはシート抵抗）に対する上面におけるドーピング（又はドーズまたはシート抵抗）が、ほぼ１になるようにされる。言い換えれば、フィンの上面での全ドーズが、フィンの側面での全ドーズに等しくなるようにされる。大きな注入角度（好適には、約６３°の角度）を使用することにより、ドーピング比（又はドーズ比又はシート抵抗比）が最適化され略１となる。
３２ｎｍの高集積回またはそれ以下の回路では更に、ソース／ドレインエクステンションの注入が、１０°近傍またはこれより小さい注入角度に制限される。
本発明の目的は、上述の欠点を克服する、フィンベース半導体デバイスのドーピング方法を提供することである。特に、本発明の目的は、側面に対する上面の、シート抵抗の比が、１に近づく用にすることである。
米国特許出願２００４／０２１７４３３
発明の概略
本発明は、マルチゲートデバイスのドーピング方法に関し、かかる方法は、それぞれのフィンが上面、第１側面、および第２側面を含む、少なくとも１つのフィンを基板にパターニングする工程と、フィンの上にゲート電極をパターニングする工程と、ドーパントイオンを用いた注入により、フィンをドーピングする工程とを含み、かかる方法は、
ブロッキングマスク材料が、フィンの上面の少なくとも一部の上に存在し、フィンの側面の上には存在しないように（即ち、側面が露出したままであるように）、ゲート電極のパターニング工程後にブロッキングマスク材料を提供することにより、ブロッキングマスク材料が、ドーパントイオンからフィンの上面を、少なくとも部分的にブロックする工程と、
フィンの上面の法線方向に対してゼロとは異なった入射角で、ドーパントイオンをフィンに注入する工程とを含むことを特徴とする方法である。
本発明の具体例では、フィンにドーパントイオンを注入する工程が、フィンの少なくとも第１側面にドープするために、フィンの上面の法線方向に対して第１入射角αで、ドーパントを注入する第１注入工程と、フィンの少なくとも第２側面にドープするために、フィンの上面の法線方向に対して第２入射角βで、ドーパントを注入する第２注入工程とを含む。
第１入射角αと第２入射角βは、４５°より小さいことが好ましい。更なる具体例では、第１入射角αと第２入射角βは、１０°より小さい。
第２入射角βは、第１入射角αと等しく、符号が反対であることが好ましい。
本発明の長所は、制限された数の注入工程が使用されることである。特に、フィンの上面をドーパントイオンから部分的にブロックするブロッキングマスクを使用することにより、フィンを均一にドープするのに、即ちフィンの側面と上面を均一にドープするのに、２回の注入工程で十分となる。
本発明の長所は、小さな注入角、即ち４５°より小さく、更には１０°より小さい注入角を使用できることである。これは、３２ｎｍまたはそれより小さいテクノロジーノードで特に有用である。
本発明の具体例では、ゼロとは異なる角度でドーパントイオンをフィンに注入した後に、ブロッキングマスク材料が除去される。
有利なことには、ブロッキングマスク材料は、フィンの上面をドーパントイオンから部分的にブロックし、注入工程後において、フィンの側面の抵抗に対する、上面の抵抗の比が、略１か１に等しくなる。
フィンが均一にドープされることが本発明の長所である。これは、ドーズ比（又は抵抗比又は抵抗率比）、即ちフィンの側面が受けるドーズ（又は抵抗又は抵抗率）に対する、フィンの上面が受けるドーズ（又は抵抗又は抵抗率）の比が、１に等しいか略１であることを意味する。ソース／ドレインエクステンション抵抗が低減できることが本発明の長所である。
本発明の具体例では、ブロッキングマスク材料が、フィンの上面をドーパントイオンから完全にブロックし、更に、フィンの上面の法線方向に対してθ＝０°の入射角でドーパントイオンを追加注入する工程を含み、追加注入工程が、ブロッキングマスク材料の除去工程後に行われ、除去工程は完全なブロッキングマスクの場合に必要となる。
本発明の具体例では、ブロッキングマスク材料が、フィンの側面の抵抗に対する、上面の抵抗の比の関数として選択される密度と膜厚を有する。
ブロッキングマスク材料は、５ｎｍより大きい膜厚を有することが好ましい。ブロッキングマスク材料は、１．１８ｇｍ／ｃｍ３より大きい密度、更には１．３ｇｍ／ｃｍ３より大きい密度を有することが好ましい。
本発明の好適な具体例では、ブロッキングマスク材料は、フィンの両側の基板上に堆積される。ブロッキングマスク材料の堆積工程前に、フィンに隣接した基板をエッチングして、または、もし１より多くのフィンが得られる場合はフィンの間の基板をエッチングして、ボックスリセスが形成されても良い。
本発明は、本発明は、同様に、マルチゲートデバイスのドーピング方法に関し、かかる方法は、上面と２つの側面を含む少なくとも１つのフィンを基板にパターニングする工程と、フィンの上にゲートスタックを堆積する工程と、フィンの上のゲートスタックをパターニングする工程と、フィンをドーピングする工程とを含み、かかる方法が、更に、ゲート電極のパターニング工程後に、フィンの上面の少なくとも一部の上にブロッキングマスク材料を堆積する工程と、フィンの上面の法線方向に対して所定の入射角でドーパントイオンをフィンに注入し、ブロッキングマスク材料が、ドーパントイオンからフィンの上面を部分的または完全にブロックする工程とを含むことを特徴とする方法である。
本発明の好適な具体例では、ゲート電極のパターニング工程後に、ブロッキングマスク材料が、少なくともフィンの上面全体の上に堆積される。
本発明の好適な具体例では、マルチゲートデバイスをドーピングする方法が、更に、注入工程後に、ブロッキングマスク材料を完全にまたは部分的に除去する工程を含む。
本発明の好適な具体例では、フィンに注入する工程が、フィンの上面の法線方向に対して第１入射角でドーパントイオンを注入し、ブロッキングマスク材料が、ドーパントイオンからフィンの上面を部分的または完全にブロックする第１注入工程と、フィンの上面の法線方向に対して第１入射角と反対の入射角でドーパントイオンを注入し、ブロッキングマスク材料が、ドーパントイオンからフィンの上面を部分的または完全にブロックする第２注入工程とを含む。
有利なことには、ブロッキングマスク材料は、フィンの上面をドーパントイオンから部分的にブロックし、注入工程後において、フィンの側面の抵抗に対する、フィンの上面の抵抗の比を、略１とする。
本発明の他の好適な具体例では、もし、ブロッキングマスク材料がドーパントイオンからフィンの上面を完全にブロックした場合、この方法は更に、完全なブロッキングマスク材料を除去する工程の後に、フィンの上面にドーパントイオンを注入し、フィンの側面の抵抗に対する、上面の抵抗の比が、上面の注入工程後に略１となるようにする工程を含む。
本発明の好適な具体例では、上面の注入工程が、フィンの上面に対して垂直に行われる。
第１および第２注入後に、部分的なブロッキングマスクが除去されても構わない。第１および第２注入後であって、フィンの上面に注入するための追加の垂直注入工程（即ち、角度θ＝０°の注入工程）前に、完全なブロッキングマスクが除去されても構わない。
本発明の具体例では、ブロッキングマスク材料の密度および膜厚に依存して、ブロッキングマスク材料はドーパントイオンをブロックする。
本発明の具体例では、入射角は、ブロッキングマスク材料の膜厚により決定される。
本発明の具体例では、入射角は、フィンの上面の法線方向に対して、約０°と約２０°の間の範囲にある。
本発明の具体例では、ブロッキングマスク材料は、アモルファスカーボン、酸化物、または窒化物から選択される。
本発明の具体例では、ブロッキングマスク材料は、視線堆積技術を用いて、少なくともフィンの上面に堆積される。
本発明の具体例では、視線堆積技術は、ＣＶＤまたはＰＥＣＶＤまたはＭＢＥまたはスパッタから選択される。
本発明の具体例では、ドーパントイオンは、Ｂ、Ａｓ、Ｐ、Ｓｂ、ＢＦ３からなる組から選択される。
本発明の具体例では、少なくとも１つのフィンをパターニングする工程が、更に、互いに所定のフィン間隔距離で配置されたフィンのアレイを提供する工程を含む。フィン間隔距離（即ち、ピッチ）は、好適には、１００ｎｍより小さい。更には、フィン間隔距離は、（３２ｎｍテクノロジーノードでは）６４ｎｍまたはそれより小さく、（２２ｎｍテクノロジーノードでは）４４ｎｍまたはそれより小さい。
本発明の具体例では、フィンのドーピング工程は、プラズマドーピング技術（ＰＬＡＤとしても知られている）またはイオン注入により行われる。
また、本発明の方法で得られるマルチゲートデバイスが開示されている。マルチゲートデバイスのドーピングに本発明の方法を適用することにより、フィンのチャネル領域の周辺において均一なドーピングが達成され、このドーピング工程後において、フィンの側面の抵抗に対する、上面の抵抗の比が、略１となる。更には、チャネル領域の周辺、即ち、マルチゲートデバイスのソース／ドレインエクステンション領域中の、均一ドーピングが、本発明にかかる方法を用いることにより得られる。
本発明の１またはそれ以上の具体例について、添付された図面を参照しながら詳細に説明するが。本発明はこれに限定されるものではなく、特許請求の範囲によってのみ限定される。記載された図面は、例示的で、限定するものではない。図面において、幾つかの要素の大きさは誇張され、図示目的で、縮尺どおりには記載されていない。寸法や相対寸法は、本発明の実施に対する、現実の減少に対応する必要はない。当業者は、この発明の範囲に含まれるこの発明の多くの変形や修正を認識することができる。このように、好適な具体例の記載は、本発明の範囲を限定するものではない。
更に、記載や請求の範囲中の、第１、第２等の用語は、類似の要素の間で区別するために使用され、順番や時間的な順序を表す必要はない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明は、ここに記載や図示されたものの他の順序によっても操作できることを理解すべきである。
また、記載や請求の範囲中の、上、下、上に、下に等の用語は、記載目的のために使用され、相対的な位置を示すものではない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明は、ここに記載や図示されたものの他の順序によっても操作できる。例えば、要素の「下に（underneath）」や「上に（above）」は、この要素の対向する面に配置されることを示す。
また、請求の範囲で使用される「含む（comprising）」の用語は、それ以降に示される要素に限定して解釈されるものではなく、他の要素や工程を排除しない。このように、「手段ＡおよびＢを含むデバイス」の表現の範囲は、構成要素ＡとＢのみを含むデバイスに限定されるべきではない。本発明では、単にデバイスに関連した構成要素がＡとＢであることを意味する。
この出願で言及される「ブロッキングマスク材料」の用語は、イオン注入工程中に、ドーパントイオンを完全にまたは部分的にブロックするマスク材料を定義するのに使用される。もしマスク材料が完全にドーパントイオンをブロックした場合、ドーパントイオンはこのマスク材料を通り抜けることはできず、これによりマスク材料の下の表明に直接到達することはない。これは、マスク材料の直下に位置する表面は、ドーパントイオンによってドーピングされないことを意味する。もし、マスク材料が部分的にドーパントイオンをブロックした場合、ドーパントイオンの幾つかはマスク材料を通過でき、一方ドーパントイオンの他の部分はマスク材料を通過することができない。これは、マスク材料の直下に位置する表面は、部分的に通過するドーパントイオンによりドープされることを意味する。
この出願で言及される「ブロッキング因子（blocking factor）」の用語は、ドーパントイオンを用いたその表面のイオン注入工程中にブロッキングマスクが使用された場合に、表面が得たドーピング濃度の、その表面のドーパントイオンを用いたイオン注入工程中にブロッキングマスクを使用しない場合に、表面が得たドーピング濃度に対する比を定義するために使用される。完全にドーピングイオンをブロックするブロッキングマスク材料が使用された場合、ブロッキング因子はゼロである。なぜならば、完全なブロッキングマスク層によりフィンの上面にドーパントイオンが到達しないためである。部分的なブロッキングマスク材料が使用されるやいなや、ブロッキング因子はゼロより大きくなる。もし、ブロッキング材料が使用されない場合、ブロッキング因子は１である。なぜならば、全てのドーパントイオンが、フィンの上面に到達するからである。
プレーナ電界効果トランジスタは、ウエハ表面の平面にあるチャネルと、チャネルと同じ平面のウエハ表面の上に位置するゲートとを有する。本発明は、フィンベースの電界効果トランジスタに関する。フィンベースの電界効果トランジスタを作製するために、半導体材料（例えば、Ｓｉ、ＳｉＧｅ、Ｇｅ、III−Ｖ材料、ＧａＡｓ等）がパターニングされ、フィン形状のボディが形成される。このフィン形状のボディにより、フィンベースデバイスは、しばしば、ＦｉｎＦＥＴデバイスと呼ばれる。図１に示すように、フィン（１０１）が、ウエハ／基板表面（１００）の上に立っている。フィン（１０１）は、その幅（Ｗ）、高さ（Ｈ）、および長さ（Ｌ）により規定され、上面（１０２）、第１（左）側面（１０３）、および第２（右）側面（１０４）を含む。ゲート電極は、フィンのチャネル領域上で包まれている。ゲート電極の形状に依存して、異なったタイプのＦｉｎＦＥＴデバイスが定義できる。ダブルゲートＦｉｎＦＥＴは、ゲートのみがフィンの２つの側面の導電性を制御するＦｉｎＦＥＴデバイスである。マルチゲートでバイス（ＭＵＧＦＥＴ）は、ゲートがフィンの２つの側面と上面および／または底面の導電性を制御するＦｉｎＦＥＴデバイスである。例えば、オメガゲートＦｉｎＦＥＴ（ΩゲートＦｉｎＦＥＴ）は、ゲートが、Ｆｉｎの２つの側面および上面の導電性を制御するマルチゲートデバイスである。ＵゲートＦｉｎＦＥＴは、ゲートが、Ｆｉｎの２つの側面および底面の導電性を制御するマルチゲートデバイスである。ラウンドゲートＦｉｎＦＥＴは、ゲートが、Ｆｉｎの２つの側面、Ｆｉｎの上面、およびＦｉｎの底面の導電性を制御するマルチゲートデバイスである。
ＦｉｎＦＥＴ又はＭＵＧＦＥＴは、セミコンダクタ・オン・インシュレータ（ＳＯＩ）基板上に作製できる。ＳＯＩ基板は、注入酸素（ＩＭＯＸ）又はウエハボンディングによる分離のような、異なった方法で行うことができる。例えば、シリコン・オン・インシュレータ、歪シリコン・オン・インシュレータ（ＳＳＯＩ）、または緩和されたＳｉ１−ｘＧｅｘ・オン・インシュレータ（ＳＧＯＩ）でも良い。代わりに、ＦｉｎＦＥＴ／ＭＵＧＦＥＴが、バルク半導体材料上に形成されても良く、バルクＦｉｎＦＥＴ／ＭＵＧＦＥＴと呼ばれる。
本発明は、それぞれのフィンが上面と２つの側面を含む少なくとも１つのフィンを基板にパターニングする工程と、フィンの上にゲートスタックを堆積する工程と、ゲートスタックをパターニングする工程と、フィンをドーピングする工程とを含み、更に、フィンの上面の法線方向に対して所定の入射角度でドーパントイオンをフィンに注入する、ゲートスタックのドーピング工程の前に、フィンの少なくとも上面にブロッキングマスク材料を堆積する工程を含み、これによりブロッキングマスク材料が、部分的または完全にフィンの上面をドーパントイオンからブロックすることを特徴とするマルチゲートデバイスのドーピング方法を提供する。
本発明は、それぞれのフィンが上面、第１側面、および第２側面を含む少なくとも１つのフィンを基板にパターニングする工程と、フィンの上にゲート電極をパターニングする工程と、ドーパントイオンを用いて注入によりフィンをドープする工程とを含むマルチゲートデバイスのドーピング方法であって、この方法が更に、ゲート電極のパターニング工程後に、ブロッキングマスク材料であって、フィンの上面の少なくとも一部に存在し、フィンの側面には存在しないようなブロッキングマスク材料を提供する工程を含み、ブロッキングマスク材料が少なくとも部分的にフィンの上面をドーパントイオンからブロックし、ドーパントイオンのフィンへの注入は、フィンの上面の法線方向に対してゼロとは異なった入射角で行われるマルチゲートデバイスのドーピング方法を提供する。
本発明の方法の第１工程では、フォトリソグラフィック工程またはフィンを規定するスペーサをパターニングするスペーサ技術を用いて、基板中に少なくとも１つのフィンがパターニングされる。フィン（１０１）は、幅（Ｗ）、高さ（Ｈ）、および長さ（Ｌ）を有する。フィンは、上面（１０２）と２つの側面（１０３、１０４）を含む。特別には、第１（左）側面（１０３）および第２（右）側面（１０４）が規定される。例えば３２ｎｍテクノロジーノードのデバイスでは、フィン幅は約１０ｎｍから２０ｎｍであり、フィン高さは約６０ｎｍである。メモリ技術の例では、フィンピッチは約６４ｎｍ又はそれ以下（３２ｎｍテクノロジーノードの場合）であり、約４４ｎｍ又はそれ以下（２２ｎｍテクノロジーノードの場合）である。
本発明の好適な具体例では、フォトリソグラフィック工程またはフィンを規定するスペーサをパターニングするスペーサ技術を用いて、基板中に複数のフィンがパターニングされる。図２に示すように、複数のフィンは、少なくとも２つのフィン（２０１ａ、２０１ｂ）を含み、そのフィン間の距離は、しばしばフィンピッチ（Ｐ）と呼ばれる。それぞれのフィンは、幅（Ｗ）、高さ（Ｈ）、および長さ（Ｌ）を有する。それぞれのフィンは、上面（２０２ａ、２０２ｂ）と２つの側面（２０３ａ、２０３ｂ、２０４ａ、２０４ｂ）を含む。それぞれのフィンの２つの側面は、第１（左）側面（２０３ａ、２０３ｂ）および第２（右）側面（２０４ａ、２０４ｂ）を有する。例えば３２ｎｍテクノロジーノードのデバイスでは、フィン幅は好適には１０ｎｍと２０ｎｍの間であり、フィン高さは好適には６０ｎｍであり、ピッチは好適には１００ｎｍである。
本発明の第２の工程は、少なくとも１つのフィン（３０１）のパターニング工程に続き、ゲートスタックが、少なくとも１つのフィンの上に堆積される。ゲートスタックは、ゲート誘電体材料（３０７）およびゲート電極材料（３０８）を含む。ゲートスタックの堆積工程に続き、図３に示すように、少なくとも１つのフィンの上でゲートスタックがパターニングされる。ゲート誘電体材料（３０７）は、例えば酸化シリコン、窒化シリコン、高誘電率（ｈｉｇｈ−ｋ）材料、又は当業者に知られた他の誘電体材料から選択される。ゲート誘電体材料の膜厚は、好適には１０Åから２０Åに範囲であり、ＣＶＤ技術や当業者に知られた他の堆積技術により堆積できる。ゲート誘電体材料は、少なくともフィンの上面と２つの側面を覆う。
ゲート電極材料（３０８）は、例えばアンドープ多結晶シリコン、シリコンゲルマニウム、又はＴｉＮ、Ｔａ（Ｓｉ）Ｎ、ＮｉＳｉ、Ｉｒ、Ｐｄ、Ｎｉ、Ｍｏ、ＭｏＮ、Ｐｔ、ＲｕＯ２、ＣｒＳｉ２、ＭｏＳｉ２等のような当業者に知られた金属等の他の導電性材料から選択される。ゲート電極材料は、ＣＶＤ技術や当業者に知られた他の堆積技術により堆積することができる。ゲート電極材料は、少なくともフィンの上面と２つの側面の、ゲート誘電体材料を覆う。堆積に続いて、ゲート電極をパターニングするための現像工程とエッチング工程が行われる。
本発明の第３の工程では、図４に示すように、少なくとも１つのフィンの少なくとも上面（４０２）の上に、ブロッキングマスク材料（４０９）が堆積される。マスク材料は、フィンの側面（４０３、４０４）の上には堆積されない。加えて、複数のフィンが連続するフィンの間でパターニングされる場合、ブロッキングマスク材料（４０９）は、フィンに隣接する両側の基板上に堆積されても良い。ブロッキングマスク材料（４０９）は、ブロッキング材料として提供され、続く注入工程において、完全にまたは部分的にドーパントイオンをブロックする。ブロッキングマスク材料は、フィンの上面の少なくとも一部に存在し、フィンの上面を、ドーパントイオンから少なくとも部分的にブロックする。ブロッキングマスク材料は、また、フィンの上面を、ドーパントイオンから、完全にブロックしても良い。ブロッキング材料は、例えばＭＢＥ、ＣＶＤ、ＰＥＣＶＤ、スパッタのような視線（line-of-sight）堆積技術で堆積するのが好ましい。視線堆積技術は、図５に点線の矢印で示すように、ソースからの視線でのみ起きる堆積技術を意味する。視線堆積技術を使用することにより、ブロッキング材料は、少なくとも１つのフィンの側面上には堆積されない。ブロッキング材料は、フィンの少なくとも上面上に堆積される。もし複数のフォンがパターニングされた場合、ブロッキングマスク材料は、フィンの上面上と、連続するフィンの間の基板／ウエハ表面上に存在する。ブロッキングマスク材料は、視線堆積技術で堆積できる材料、またはドーパントイオンを完全または部分的にブロックできる材料として当業者に知られた他の材料から選択できる。例えば、アモルファスカーボンのハードマスク材料が、このブロッキングマスク材料として使用できる。図５Ａは、その上にＰＥＣＶＤによりアモルファスカーボンのハードマスク材料（５０９）が堆積された、１つの分離されたフィン（５０１）を示す顕微鏡（走査電子顕微鏡）の像である。この視線堆積技術を用いることにより、アモルファスカーボンのハードマスクが、フィンの上面上と、フィン（５０９）に隣接する両側のウエハ表面上に堆積される。フィンの側面には、材料は堆積されない。アモルファスカーボンのハードマスクの膜厚は、約５５ｎｍである。図５Ｂは、その上にＰＥＣＶＤによりアモルファスカーボンのハードマスク材料が堆積された、複数のフィン（例えば２２つのフィン）を示す顕微鏡（走査電子顕微鏡）の像である。フィンの高さは約１００ｎｍであり、フィンの幅は約１００ｎｍであり、フィンのピッチは約２５０ｎｍである。この視線堆積技術を用いることにより、アモルファスカーボンのハードマスクが、フィンの上面上と、フィンに隣接する両側の基板／ウエハ表面上に堆積される。フィンの側面上には、材料は堆積されない。アモルファスカーボンのハードマスク膜の厚みは、約５５ｎｍである。高密度の構造では、堆積プロセスパラメータを調整することにより、連続するフィンの間のブロッキング材料の堆積を制限することができる。
図５Ｂにおいて、角度θは、フィンの側面と、堆積されたマスク材料との間のフィンの底面において、見ることができる。フィンの底面部分のドーピングは、注入角度が、角度θよりずっと小さい限り可能となる。角度θは、密集したフィンに対して５０°、分離されたフィンに対して７０°の範囲で測定される。例えば３２ｎｍテクノロジーノードに対して１０°のように、ドーパントイオンの注入角度がずっと小さいため、フィンの底面部分は、問題なくドープされる。
ブロッキングマスク材料の厚さは、好適には５ｎｍより薄い。もしブロッキングマスク材料が非常に厚い場合、フィンの底面（即ちフィンの側面の底）はドープされない。ボックスリセス（６１３）が、（例えばドライエッチングを用いて）フィン（６０１）の間の基板にエッチングされる。次の工程では、ブロッキングマスク材料（６０９）がボックスリセスに堆積される。この方法を用いることにより、ブロッキングマスク材料の厚みがが、より厚く（例えば３０ｎｍ）選択される。これは、続く注入工程で、フィンの底面のドーピングを容易にする。なぜならば、全てのブロッキングマスク材料がボックスリセス中に配置されるためである。
このブロッキングマスク材料のブロッキング因子に依存して、このブロッキングマスク材料の厚さや密度が見積もられる。図７は、異なった膜厚と異なった密度が、ブロッキングマスク材料に使用された場合（例えば、アモルファスカーボンのハードマスク）の、分析的なシミュレーションを示す。ドーピング範囲は、ブロッキングマスク材料の異なった膜厚と異なった密度に対する上面と側面の関数としてプロットされる。ドーピング範囲は、上面と側面がドープされたフィンへの深さを意味する。フィンをドープするために、砒素の注入が、フィンの上面の法線方向に対する傾斜角１０°で、５ｋｅＶのドーピングエネルギにおいてシミュレートされる。図７Ａは、（ブロッキング）ハードマスクを用いずに行われた注入の結果を示す。この場合、全てのドーパントイオンが上面に届くため、ブロッキング因子は１である。この場合、上面は、側面の２倍以上のドーズを受け、フィンに沿って均一でないドーピングプロファイルを形成する。上面に対するドーピング範囲（約８ｎｍ）は、側面に対するドーピング範囲（約３ｎｍ）の２倍以上である。図７Ｂは、ブロッキングハードマスクを部分的に用いて行われた注入の結果を示す。ハードマスク材料の密度は１．４ｇ／ｃｍ３であり、ハードマスク材料の膜厚は５ｎｍであり、ドーピング範囲は、ハードマスク材料を用いることなくフィンの上面で受けたドーピング範囲に比較して、ずっと小さくなる。ハードマスク材料の密度を例えば１．１８ｇ／ｃｍ３まで減らすことにより、より高い密度の場合と比較して、上面においてドーピング範囲の増加が見られる。これは、より高密度の材料が、低密度の材料に比較して、ドーパントイオンをよりブロックするという事実により説明される。より高密度のハードマスク材料に対して、ブロッキング因子がこのように減少する。より厚膜のハードマスク材料を堆積する場合、フィンの上面において測定されるドーピング範囲が更に低減される。これは、より薄い膜を使用する場合に比較して、より厚い膜はドーパントイオンをよりブロックするという事実により説明される。ブロッキング因子は、このように、よる厚いハードマスク材料に対して低減される。好適には、フィンの上面の法線方向に対する傾斜角１０°で、５ｋｅＶのドーピングエネルギの砒素の注入に対して、５ｎｍから１０ｎｍの範囲の厚さで、１．２ｇ／ｃｍ３と１．５ｇ／ｃｍ３の範囲の密度で、アモルファスカーボンハードマスク膜が堆積される。
本発明の次の工程では、フィンまたは複数のフィンが、ドーパントイオンを用いた注入によりドープされる。フィンまたは複数のフィンは、少なくとも傾斜角度の注入によりドープされる。フィンは、例えば砒素やリンのようなｎ型不純物でドープされても、例えばホウ素のようなｐ型不純物でドープされても良い。不純物は、フィンの上面の法線方向に対する傾斜角９０°以下で注入される。傾斜角は、好適には４５°である。更なる具体例では、傾斜角は０°と２０°の間の範囲でも良い。例えば、３２ｎｍテキノロジーノードに対しては、１０°またはより小さな傾斜角が、フィンのドープに使用される。ドーパント不純物を用いたフィンの中に使用される、注入量と注入エネルギは、所望のドーパントプロファイル、フィンの高さ、フィンのピッチ、フィンの幅、ブロッキングマスク材料の厚さに依存する。例えば、上面の法線方向に対する０から異なる角度のような、傾斜角を用いてフィンをドーピングする場合、少なくとも２つの注入工程が必要となる。第１の注入工程では、フィンまたは複数のフィンの左側面と上面が、傾斜角αでドープされる。第２の注入工程では、フィンまたは複数のフィンの右側面と上面が、傾斜角βでドープされる。傾斜角αは、傾斜角βの絶対値と異なっても構わない。好適には、双方の注入工程に対して、傾斜角は絶対値が同じで、対称的となる。言い換えれば、第２入射角βは、第１入射角αに対して等しくて符号が反対であることが好ましい。言い換え有れば、第２入射角βは、好適には−αに等しい。
本発明の他の好適な具体例では、部分的なブロッキングマスク材料（９０９）が、フィンまたは複数のフィンの少なくとも上面に堆積される（図９Ａ）。部分的なブロッキングマスク材料を堆積した後に、フィン（９０１）または複数のフィンの左側面（９０３）が、傾斜角αの第１注入工程によりドープされる。この注入工程の後に、ブロッキングマスク材料により部分的にブロックされた上面（９０２）と同様に、フィンの左側面に注入される。ブロッキングマスク材料の適当なパラメータ（例えば、膜厚、ブロッキングファクタ、密度）を選択することにより、ドーピング比は、この第１注入後に０．５に近づく。次に、傾斜角βで、第２注入工程（図９Ｂ）が行われ、フィンまたは複数のフィンの右側面がドープされる。この注入工程の後に、ブロッキングマスク材料により部分的にブロックされた上面（９０２）と同様に、フィンの右側面（９０４）に注入される。これらの２つの連続した注入工程により、フィンに沿って均一なドーピングプロファイルが得られる。これは、上面の、側面に対するシート抵抗比が略１であることを意味する・好適には、シート抵抗は、０．８〜１．４の範囲である。フィンの注入工程は、イオン注入またはプラズマドーピング（ＰＬＡＤ）を用いて行われる。
この好適な具体例で述べられた方法を用いることにより、フィンの上面で得られるシート抵抗と、フィンの側面で得られるシート抵抗との間で、１に近いシート抵抗比が得られる。好適には、０．８と０．４との間のシート抵抗比が得られる。この注入工程の後に、ブロッキングハードマスク材料は除去されても構わない。ハードマスク材料の除去は、例えば、ドライエッチングまたは他の適当なエッチング方法で行われる。
本発明の好適な具体例では、完全なブロッキングマスク材料（８０９）が、フィンまたは複数のフィンの少なくとも上面に堆積される。完全なブロッキングマスク材料の堆積後、フィンまたは複数のフィンの左側面（８０３）が、傾斜角αの第１注入工程を行うことによりドープされ、フィンの第１側面（８０３）がドープされる（図８Ａ）。次に、傾斜角βで、第２注入工程（図８Ｂ）が行われ、フィンまたは複数のフィンの右側面（８０４）がドープされる。第２傾斜角βは、好適には第１傾斜角αと等しく、符号が逆である。完全なブロッキングハードマスク材料を除去した後に、フィンの上面（８０２）に対して垂直な注入角を用いた第３注入工程（図８Ｃ）で、上面が注入される。言い換えれば、フィンの上面の法線方向に対して入射角θ＝０で、ドーパントイオンを用いた追加の注入工程が行われる。言い換え有れば、この追加の注入工程は、フィンの上面に対して垂直に行われる。
図１０は、側面のシート抵抗に対する上面のシート抵抗の比が、異なった傾斜角および異なったハードマスク材料密度について計算されている。理想的には、フィンに沿ってドーピングが均一であれば、１である比が測定される。これは、上面のドーピング（抵抗）が、側面のドーピング（抵抗）に等しいことを意味する。マスク材料を使用しない場合、小さな傾斜角の使用において２以上の比が測定される。例えば３２ｎｍテクノロジーノードの場合、１０°より小さな傾斜角が必要であり、このように、マスクを使用しない注入では、当業者に知られているような均一ドーピングは達成できない。５ｎｍの膜厚の、密度が１．４ｇｒ／ｃｍ３の部分的なブロッキングマスク材料を用いた場合、上面と側面との間のシート抵抗の比は、２より小さく値まで低減でき、このように理想値１に近づけることができる。より高密度（例えば２ｇｒ／ｃｍ３）のブロッキングマスク材料を使用した場合、非常に１に近い比が達成できる。
マルチゲートデバイスのドーピングのための本発明は、フィンのチャネル領域（即ち、チャネル領域に両側、即ち、ソース／ドレイン領域）の周囲に均一ドーピングしたマルチゲートデバイスの作製に利用することができる。即ち、フィンの側面のシート抵抗に対する、フィンの上面のシート抵抗の比が、注入工程後に１に近くなる。マルチゲートデバイスは、１つの上面、２つの側面、および底面を含む少なくとも１つのフィンと、フィンの上面の少なくとも一部を覆う、フィンの周囲のゲート誘電体およびゲート電極と、ソースおよびドレイン領域と、フィンの側面のチャネルの抵抗に対する、フィンの上面のチャネルの抵抗の比が１に近い、ソース／ドレイン領域の間のチャネル領域とを含む。マルチゲートデバイスは、更に、スペーサと、異なったフィンの間の分離領域と、相互接続領域とを含んでも良い。これらの領域は、当業者に知られた製造プロセスに従って作製される。
全ての図面は、本発明の幾つかの形態や具体例を示すことを意味する。記載された図面は、例示的であり、限定的なものではない。
例示的な具体例が、図面中の参照図に示される。ここに記載された具体例や図面は、限定的なものではなく、例示的なものと考えることを意図する。
１つのフィンの模式的外観図と、関連する幾何学的パラメータである。 少なくとも１つのフィン（２つのフィン）の模式的外観図と、関連する幾何学的パラメータである。 本発明のマルチゲートデバイスの例の、３次元模式的外観図である。 本発明の方法の断面図である。 アレイ状のフィンの上に堆積したブロッキングマスク材料のＳＥＭ像である。 ブロッキングマスク材料とその厚さおよび密度を関数としたイオン注入範囲の外観図である。 本発明の方法の模式的外観図であり、完全なブロッキングマスク材料が少なくとも１つのフィンのドーピングに使用される。 本発明の方法の模式的外観図であり、部分的なブロッキングマスク材料が少なくとも１つのフィンのドーピングに使用される。 本発明の方法の模式的外観図であり、部分的なブロッキングマスク材料が少なくとも１つのフィンのドーピングに使用される。 異なった傾斜角と異なったハードマスク密度に対する、側面に対する上面のシート抵抗の比を示す。

Claims (21)

  1. マルチゲートデバイスのドーピング方法であって、
    それぞれのフィンが上面、第１側面、および第２側面を含む、少なくとも１つのフィンを基板にパターニングする工程と、
    フィンの上にゲート電極をパターニングする工程と、
    ドーパントイオンを用いた注入により、フィンをドーピングする工程とを含み、
    かかる方法は、
    ブロッキングマスク材料が、フィンの上面の少なくとも一部の上に存在し、フィンの側面の上には存在しないように、ゲート電極のパターニング工程後にブロッキングマスク材料を提供することにより、ブロッキングマスク材料が、ドーパントイオンからフィンの上面を、少なくとも部分的にブロックする工程と、
    フィンの上面の法線方向に対してゼロとは異なった入射角で、ドーパントイオンをフィンに注入する工程とを含むことを特徴とする方法。
  2. フィンの少なくとも第１側面にドープするために、フィンの上面の法線方向に対して第１入射角αで、ドーパントを注入する第１注入工程と、
    フィンの少なくとも第２側面にドープするために、フィンの上面の法線方向に対して第２入射角βで、ドーパントを注入する第２注入工程とを含む請求項１に記載の方法。
  3. 第１入射角αが、４５°より小さい請求項２に記載の方法。
  4. 第１入射角αが、１０°より小さい請求項３に記載の方法。
  5. 第２入射角βが、４５°より小さい請求項２に記載の方法。
  6. 第２入射角βが、１０°より小さい請求項５に記載の方法。
  7. 第２入射角βが、第１入射角αと等しく、符号が反対である請求項２〜６のいずれかに記載の方法。
  8. 更に、ゼロとは異なる角度でドーパントイオンをフィンに注入した後に、ブロッキングマスク材料を除去する工程を含む請求項１〜７のいずれかに記載の方法。
  9. ブロッキングマスク材料が、フィンの上面をドーパントイオンから部分的にブロックし、注入工程後において、フィンの側面の抵抗に対する、上面の抵抗の比が、略１か１に等しくなるようにした請求項１〜８のいずれかに記載の方法。
  10. ブロッキングマスク材料が、フィンの上面をドーパントイオンから完全にブロックし、
    更に、フィンの上面の法線方向に対してθ＝０°の入射角でドーパントイオンを追加注入する工程を含み、追加注入工程が、ブロッキングマスク材料の除去工程後に行われる請求項８に記載の方法。
  11. ブロッキングマスク材料が、フィンの側面の抵抗に対する、上面の抵抗の比の関数として選択される密度と膜厚を有する請求項１〜１０のいずれかに記載の方法。
  12. ブロッキングマスク材料が、５ｎｍより大きい膜厚を有する請求項１〜１１のいずれかに記載の方法。
  13. ブロッキングマスク材料が、１．１８ｇｍ／ｃｍ３より大きい密度を有する請求項１〜１２のいずれかに記載の方法。
  14. ブロッキングマスク材料が、アモルファスカーボンまたは酸化物または窒化物を含む請求項１〜１３のいずれかに記載の方法。
  15. ブロッキングマスク材料が、視線堆積技術を用いて堆積させた請求項１〜１４のいずれかに記載の方法。
  16. 視線堆積技術が、ＭＢＥまたはＣＶＤまたはＰＥＣＶＤまたはスパッタから選択される請求項１５に記載の方法。
  17. ドーパントイオンが、Ｐ、Ａｓ、Ｂ、Ｓｂ、ＢＦ３からなる組から選択される請求項１〜１６のいずれかに記載の方法。
  18. フィンの注入工程が、イオン注入またはプラズマドーピング（ＰＬＡＤ）で行われる請求項１〜１７のいずれかに記載の方法。
  19. 少なくとも１つのフィンをパターニングする工程が、互いに所定のフィン間隔で配置されたフィンのアレイを提供する工程である請求項１〜１８のいずれかに記載の方法。
  20. ブロッキングマスク材料が、フィンの両側の基板上にも堆積された請求項１に記載の方法。
  21. ブロッキングマスク材料の堆積工程前に、フィンに隣接してボックスリセス（６１３）がエッチングされた請求項２０に記載の方法。
JP2007216870A 2006-08-23 2007-08-23 フィンベース半導体デバイスのドーピング方法 Pending JP2008053725A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP06119425A EP1892765A1 (en) 2006-08-23 2006-08-23 Method for doping a fin-based semiconductor device

Publications (1)

Publication Number Publication Date
JP2008053725A true JP2008053725A (ja) 2008-03-06

Family

ID=37547584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007216870A Pending JP2008053725A (ja) 2006-08-23 2007-08-23 フィンベース半導体デバイスのドーピング方法

Country Status (3)

Country Link
US (1) US20080050897A1 (ja)
EP (1) EP1892765A1 (ja)
JP (1) JP2008053725A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010092748A1 (ja) * 2009-02-12 2010-08-19 パナソニック株式会社 半導体装置、その製造方法及びプラズマドーピングシステム
JP2011119606A (ja) * 2009-12-07 2011-06-16 Sen Corp 半導体装置の製造方法
WO2011070751A1 (ja) * 2009-12-10 2011-06-16 三洋化成工業株式会社 熱可塑性ウレタン樹脂
JP2011198937A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp 半導体装置の製造方法
JP2012525011A (ja) * 2009-04-24 2012-10-18 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 非平面な基板表面を有する基板を処理する方法
JP2013051306A (ja) * 2011-08-31 2013-03-14 Nissin Ion Equipment Co Ltd イオン注入方法
US8574972B2 (en) 2009-12-28 2013-11-05 Panasonic Corporation Method for fabricating semiconductor device and plasma doping apparatus
US20150017791A1 (en) * 2012-02-09 2015-01-15 Nissan Chemical Industries, Ltd. Film-forming composition and ion implantation method
US9023720B2 (en) 2010-08-26 2015-05-05 Sen Corporation Manufacturing method of semiconductor device
JP2015213183A (ja) * 2015-06-25 2015-11-26 インテル・コーポレーション 非プレーナ型トランジスタのフィン製造
WO2017048259A1 (en) * 2015-09-17 2017-03-23 Intel Corporation Graphene fluorination for integration of graphene with insulators and devices
KR101795875B1 (ko) * 2015-04-22 2017-11-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 구조물 및 이의 제조 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004045B2 (en) 2007-07-27 2011-08-23 Panasonic Corporation Semiconductor device and method for producing the same
US8063437B2 (en) * 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same
JP4455632B2 (ja) * 2007-09-10 2010-04-21 株式会社東芝 半導体装置
US8258577B2 (en) * 2009-06-04 2012-09-04 International Business Machines Corporation CMOS inverter device with fin structures
US8124507B2 (en) * 2009-06-24 2012-02-28 Panasonic Corporation Semiconductor device and method for fabricating the same
FR2955218B1 (fr) * 2010-01-08 2012-02-10 St Microelectronics Sa Procede et dispositif de controle de la frequence d'un signal d'horloge d'un circuit integre
US8513107B2 (en) * 2010-01-26 2013-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. Replacement gate FinFET devices and methods for forming the same
US9159810B2 (en) * 2012-08-22 2015-10-13 Advanced Ion Beam Technology, Inc. Doping a non-planar semiconductor device
US8975125B2 (en) 2013-03-14 2015-03-10 International Business Machines Corporation Formation of bulk SiGe fin with dielectric isolation by anodization
US8799847B1 (en) 2013-03-15 2014-08-05 Qualcomm Incorporated Methods for designing fin-based field effect transistors (FinFETS)
US20150118832A1 (en) * 2013-10-24 2015-04-30 Applied Materials, Inc. Methods for patterning a hardmask layer for an ion implantation process
US9312273B2 (en) * 2013-12-02 2016-04-12 International Business Machines Corporation Structure and method to reduce crystal defects in epitaxial fin merge using nitride deposition
KR102108175B1 (ko) 2013-12-27 2020-05-08 삼성전자주식회사 반도체 장치의 제조 방법
KR102094535B1 (ko) * 2014-03-21 2020-03-30 삼성전자주식회사 트랜지스터 및 그 제조 방법
CN105336611A (zh) * 2014-06-18 2016-02-17 中芯国际集成电路制造(上海)有限公司 一种FinFET器件的制作方法
US20150380526A1 (en) * 2014-06-27 2015-12-31 Applied Materials, Inc. Methods for forming fin structures with desired dimensions for 3d structure semiconductor applications
US9450078B1 (en) 2015-04-03 2016-09-20 Advanced Ion Beam Technology, Inc. Forming punch-through stopper regions in finFET devices
US9882000B2 (en) 2016-05-24 2018-01-30 Northrop Grumman Systems Corporation Wrap around gate field effect transistor (WAGFET)
CN107437506B (zh) * 2016-05-27 2020-08-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US10651296B2 (en) * 2018-07-30 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating Fin Field Effect Transistor (FinFET) devices with uniform tension using implantations on top and sidewall of Fin
US10720502B2 (en) 2018-10-22 2020-07-21 International Business Machines Corporation Vertical transistors having a layer of charge carriers in the extension region for reduced extension region resistance

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218416A (ja) * 1992-01-31 1993-08-27 Kawasaki Steel Corp 半導体装置の製造方法
JPH07135324A (ja) * 1993-11-05 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路
JP2002198538A (ja) * 2000-10-18 2002-07-12 Internatl Business Mach Corp <Ibm> 半導体側壁フィンを製造する方法
JP2005064500A (ja) * 2003-08-14 2005-03-10 Samsung Electronics Co Ltd マルチ構造のシリコンフィンおよび製造方法
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
JP2006019578A (ja) * 2004-07-02 2006-01-19 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746926B1 (en) * 2001-04-27 2004-06-08 Advanced Micro Devices, Inc. MOS transistor with highly localized super halo implant
US6774437B2 (en) * 2002-01-07 2004-08-10 International Business Machines Corporation Fin-based double poly dynamic threshold CMOS FET with spacer gate and method of fabrication
US6720231B2 (en) * 2002-01-28 2004-04-13 International Business Machines Corporation Fin-type resistors
KR100607649B1 (ko) * 2002-07-19 2006-08-01 주식회사 하이닉스반도체 삼중웰 구조를 갖는 반도체소자의 제조 방법
US6821834B2 (en) * 2002-12-04 2004-11-23 Yoshiyuki Ando Ion implantation methods and transistor cell layout for fin type transistors
US7148526B1 (en) * 2003-01-23 2006-12-12 Advanced Micro Devices, Inc. Germanium MOSFET devices and methods for making same
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US6838322B2 (en) * 2003-05-01 2005-01-04 Freescale Semiconductor, Inc. Method for forming a double-gated semiconductor device
KR100476940B1 (ko) * 2003-06-20 2005-03-16 삼성전자주식회사 기판으로부터 수직으로 연장된 게이트 채널을 갖는디램기억 셀 및 그 제조방법
KR100496891B1 (ko) * 2003-08-14 2005-06-23 삼성전자주식회사 핀 전계효과 트랜지스터를 위한 실리콘 핀 및 그 제조 방법
KR100528486B1 (ko) * 2004-04-12 2005-11-15 삼성전자주식회사 불휘발성 메모리 소자 및 그 형성 방법
KR20050108916A (ko) * 2004-05-14 2005-11-17 삼성전자주식회사 다마신 공정을 이용한 핀 전계 효과 트랜지스터의 형성 방법
US7298004B2 (en) * 2004-11-30 2007-11-20 Infineon Technologies Ag Charge-trapping memory cell and method for production
US7384838B2 (en) * 2005-09-13 2008-06-10 International Business Machines Corporation Semiconductor FinFET structures with encapsulated gate electrodes and methods for forming such semiconductor FinFET structures
JP2007103455A (ja) * 2005-09-30 2007-04-19 Toshiba Corp フィン構造の半導体装置及びその製造方法
KR100675290B1 (ko) * 2005-11-24 2007-01-29 삼성전자주식회사 다중채널 전계효과트랜지스터 및 핀 전계효과트랜지스터를갖는 반도체소자의 제조방법 및 관련된 소자
US7341902B2 (en) * 2006-04-21 2008-03-11 International Business Machines Corporation Finfet/trigate stress-memorization method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218416A (ja) * 1992-01-31 1993-08-27 Kawasaki Steel Corp 半導体装置の製造方法
JPH07135324A (ja) * 1993-11-05 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路
JP2002198538A (ja) * 2000-10-18 2002-07-12 Internatl Business Mach Corp <Ibm> 半導体側壁フィンを製造する方法
JP2005064500A (ja) * 2003-08-14 2005-03-10 Samsung Electronics Co Ltd マルチ構造のシリコンフィンおよび製造方法
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
JP2006019578A (ja) * 2004-07-02 2006-01-19 Toshiba Corp 半導体装置及びその製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010092748A1 (ja) * 2009-02-12 2010-08-19 パナソニック株式会社 半導体装置、その製造方法及びプラズマドーピングシステム
JP2010186852A (ja) * 2009-02-12 2010-08-26 Panasonic Corp 半導体装置、その製造方法及びプラズマドーピングシステム
US8324685B2 (en) 2009-02-12 2012-12-04 Panasonic Corporation Semiconductor device having a fin-type semiconductor region
KR101626079B1 (ko) * 2009-04-24 2016-05-31 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 비-평면 기판 표면을 갖는 기판을 처리하기 위한 방법
JP2012525011A (ja) * 2009-04-24 2012-10-18 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 非平面な基板表面を有する基板を処理する方法
US8163635B2 (en) 2009-12-07 2012-04-24 Sen Corporation Manufacturing method of semiconductor device
JP2011119606A (ja) * 2009-12-07 2011-06-16 Sen Corp 半導体装置の製造方法
CN102597041A (zh) * 2009-12-10 2012-07-18 三洋化成工业株式会社 热塑性聚氨酯树脂
WO2011070751A1 (ja) * 2009-12-10 2011-06-16 三洋化成工業株式会社 熱可塑性ウレタン樹脂
US8574972B2 (en) 2009-12-28 2013-11-05 Panasonic Corporation Method for fabricating semiconductor device and plasma doping apparatus
JP2011198937A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp 半導体装置の製造方法
US9023720B2 (en) 2010-08-26 2015-05-05 Sen Corporation Manufacturing method of semiconductor device
JP2013051306A (ja) * 2011-08-31 2013-03-14 Nissin Ion Equipment Co Ltd イオン注入方法
US9214345B2 (en) * 2012-02-09 2015-12-15 Nissan Chemical Industries, Ltd. Film-forming composition and ion implantation method
US20150017791A1 (en) * 2012-02-09 2015-01-15 Nissan Chemical Industries, Ltd. Film-forming composition and ion implantation method
KR101795875B1 (ko) * 2015-04-22 2017-11-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 구조물 및 이의 제조 방법
US9978866B2 (en) 2015-04-22 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US10535768B2 (en) 2015-04-22 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
US11355635B2 (en) 2015-04-22 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and methods of forming same
JP2015213183A (ja) * 2015-06-25 2015-11-26 インテル・コーポレーション 非プレーナ型トランジスタのフィン製造
WO2017048259A1 (en) * 2015-09-17 2017-03-23 Intel Corporation Graphene fluorination for integration of graphene with insulators and devices
US10896852B2 (en) 2015-09-17 2021-01-19 Intel Corporation Methods for doping a sub-fin region of a semiconductor fin structure and devices containing the same

Also Published As

Publication number Publication date
US20080050897A1 (en) 2008-02-28
EP1892765A1 (en) 2008-02-27

Similar Documents

Publication Publication Date Title
JP2008053725A (ja) フィンベース半導体デバイスのドーピング方法
US10971585B2 (en) Gate spacer and inner spacer formation for nanosheet transistors having relatively small space between adjacent gates
US10243054B1 (en) Integrating standard-gate and extended-gate nanosheet transistors on the same substrate
US10840329B1 (en) Nanosheet transistor having improved bottom isolation
US10930781B2 (en) P-type strained channel in a fin field effect transistor (FinFET) device
US11062959B2 (en) Inner spacer and junction formation for integrating extended-gate and standard-gate nanosheet transistors
US20230360923A1 (en) Fabrication of fins using variable spacers
US8357569B2 (en) Method of fabricating finfet device
TWI420576B (zh) 半導體元件之製造方法
US20190341465A1 (en) Gate spacer and inner spacer formation for nanosheet transistors having relatively small space between gates
US7612420B2 (en) Method for doping a fin-based semiconductor device
CN103985636A (zh) 调整多阈值电压的FinFET/三栅极沟道掺杂
US9553107B2 (en) Shallow extension junction
CN108695321B (zh) 半导体装置及其制造方法
US9224604B2 (en) Device and method for forming sharp extension region with controllable junction depth and lateral overlap
EP1916717A2 (en) Method for doping a fin-based semiconductor device
KR20140097569A (ko) 3차원 구조의 mosfet 및 그 제조 방법
CN110970300B (zh) 堆叠环栅鳍式场效应管及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130402