JP2012525011A - 非平面な基板表面を有する基板を処理する方法 - Google Patents
非平面な基板表面を有する基板を処理する方法 Download PDFInfo
- Publication number
- JP2012525011A JP2012525011A JP2012507434A JP2012507434A JP2012525011A JP 2012525011 A JP2012525011 A JP 2012525011A JP 2012507434 A JP2012507434 A JP 2012507434A JP 2012507434 A JP2012507434 A JP 2012507434A JP 2012525011 A JP2012525011 A JP 2012525011A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- stage
- film
- surface portion
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 80
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000012545 processing Methods 0.000 title claims abstract description 54
- 239000002245 particle Substances 0.000 claims abstract description 34
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims description 26
- 238000005468 ion implantation Methods 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000010408 film Substances 0.000 description 37
- 239000002019 doping agent Substances 0.000 description 20
- 238000002513 implantation Methods 0.000 description 14
- 239000007789 gas Substances 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000032258 transport Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001815 facial effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
- H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- High Energy & Nuclear Physics (AREA)
- Plasma & Fusion (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Plasma Technology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
非平面的な表面を有する基板を共形的に処理する技術を開示する。この技術は、複数の段階を備える。第１段階では、基板の幾つかの面が効果的に処理される。第２段階では、これらの面が更に処理されるのを防ぐ又は制限するべく処理が行われる。第３段階では、基板のその他の面が処理される。ある適用例では、第１段階及び第２段階において、粒子の流れに垂直又は実質的に垂直な面が処理され、その他の面は、第３段階において処理される。ある実施形態では、第２段階は、基板への膜の堆積工程を含む。
【選択図】図１ａ
【選択図】図１ａ
Description
本発明は、非平面的な表面を有する基板を処理する方法に関する。
先進デバイスの製造には、非平面的な表面を有する基板を処理する必要がある場合が存在する。そのようなデバイスの例としては、水平方向及び垂直方向に向けられた面部分を有する一段高く形成されたｆｉｎ（フィン）を備える３次元（３Ｄ）ＦｉｎＦＥＴ、ＣＭＯＳイメージセンサ（ＣＩＳ）、及び水平及び垂直方向に向けられた面部分を有するトレンチを備えるｅＤＲＡＭが挙げられる。このような基板を処理するのに使用される技術の１つに、元の基板の電気的、機械的、光学的、熱的特性、又はこれらの特性の組み合わせを変更するドーピングがある。ＦｉｎＦＥＴのソース／ドレイン（ＳＤ）領域、ＣＭＯＳイメージセンサのシャロートレンチの側壁、及び、ｅＤＲＡＭのディープトレンチ（ＤＴ）の側壁部分に対して、基板の特性を変化させるべく、ドープを行ってもよい。
ドーピングは、イオン注入・粒子ベースの工程を使用して実行されてもよい。イオン注入では、イオンソースにおいてイオンが生成される。その後、イオンソースの下流に配置された基板に対して、１つの均一な角度で又は実質的に均一な角度で、イオンが基板へと発射される。そしてイオンは、基板表面へと入射し、基板の処理が行われる。
注入されるのが、平面的な基板であるか非平面的な基板であるかに関わらず、イオン注入は、照準線の技術である。イオンの入射角に対して垂直又はほぼ垂直な面は、十分に露出されており、効果的に処理される。しかしながら、別の角度を向いている面部分は、十分に露出されていないので、効果的に処理できない場合がある。プラズマベースのドーピングでは、例えば、イオン流に垂直又はほぼ垂直な面部分の付近の基板領域を、イオン流に平行な面部分付近の領域と比較して、非常に高い（例えば、１０倍から１００倍）ドーズ量でドープしてもよい。しかしながら、その結果、共形でない処理となってしまう可能性がある。このような処理における変動は、基板の特性の不均一性につながる場合があり、最終製品のデバイスが好適に動作しなくなる可能性がある。
先進デバイスは、均一な特性を有する必要があることから、異なる角度で向けられている複数の表面を好適に処理できる技術が望まれている。ドーピング技術では、例えば、異なる方向に向けられた複数の面部分付近の領域におけるドーパント濃度が、等しい又は実質的に等しいことが望ましいと考えられる。これまでも数多くの技術が提案されてきたが、提案された技術では、実現できる程度が限られてしまっていた。したがって、新たな技術が必要とされている。
非平面的な表面を有する基板を共形的に処理する技術を開示する。この技術は、複数の段階を備える。第１段階では、基板の幾つかの面が効果的に処理される。第２段階では、これらの面が更に処理されるのを防ぐ又は制限するべく処理が行われる。第３段階では、基板のその他の面が処理される。ある適用例では、第１段階及び第２段階において、粒子の流れに垂直又は実質的に垂直な面が処理され、その他の面は、第３段階において処理される。ある実施形態では、第２段階は、基板への膜の堆積工程を含む。
本開示をより良く理解するために、図面を参照して説明する。図面において使用される同様な参照番号は、同様な要素を指している。
本開示では、非平面的な表面を有する基板を処理する新規な技術の複数の実施形態が紹介される。簡略的且つ明瞭に説明するため、１以上の処理作用物質が基板に入射すると、基板が処理されるシステム及びプロセスとして、実施形態が記載される。システム及びプロセスの特定の例には、処理作用物質として荷電粒子が含まれるプラズマベースのシステム及び技術が含まれる。本開示において"粒子"とは、亜原子ベースの粒子、原子ベースの粒子、又は分子ベースの粒子を指し、光子、フォノン、電子、陽子、中性子、イオン、気相クラスタ等が含まれる。プラズマを必ずしも使用しないシステム及び処理、例えば、化学気相成長（ＣＶＤ）法、原子層成長（ＡＬＤ）法、分子線エピタキシー法（ＭＢＥ）法についても、本開示の技術に含まれる。更に、本開示は、中性粒子、光子及びフォノンを含むその他の粒子又はその他の粒子状の処理作用物質に基づくシステム及び技術についても同様に適用可能であり、例えば、レーザーベースのシステム及び処理等にも適用できる。
不明瞭になるのを避けるため、本開示は、プラズマベースのプロセス、例えば、プラズマドーピング（ＰＬＡＤ）又はプラズマ浸漬イオン注入（ＰＩＩＩ）システム、若しくは、プラズマ化学気相成長法（ＰＥＣＶＤ）システム、及び同様な工程を実行するシステムに絞って説明する。しかしながら、当業者であれば、本開示は、上記のようなプラズマベースのシステム及び処理に限定されないことは明確である。また、本開示は、複数の面部分を有し、そのうちの１つが、別の異なる面部分と比較して、基板に向かう粒子により多く露出するように向けられているＦｉｎＦＥＴ基板に絞って、説明がなされる。粒子に多く露出される面部分は、粒子により多く露出させるべく、必ずしも垂直でないが、基板に向かう粒子の経路を横切るように向けられている。一方、別の面部分は、粒子に対する露出が少なくなるように、必ずしも平行でないが、粒子の経路に沿った方向に向けられている。本開示は、ＦｉｎＦＥＴ基板に絞って説明がなされるが、当業者であれば、本開示は、異なる角度に向けられている面部分を有するあらゆる種類の基板に等しく適用可能であることは理解できる。
［非平面的表面を有する基板の処理方法］
図１ａ〜１ｄには、本発明の一実施形態に係る非平面的な表面を有する基板を処理する方法が示されている。方法は、第１段階から第３段階までを含む。一実施形態において、これらの段階は連続的に実行され、１つの段階が完了した後に、別の段階が実行される。別の実施形態では、複数の段階の少なくとも一部は、同時に実行される。更なる別の実施形態では、２つ以上の段階の一部分が、平行して行われてもよい。一実施形態では、段階を実行する順番が規定されていてもよい。別の実施形態では、段階を実行する順番は特に決められず、段階をいかなる順番で実行してもよい。
図１ａ〜１ｄには、本発明の一実施形態に係る非平面的な表面を有する基板を処理する方法が示されている。方法は、第１段階から第３段階までを含む。一実施形態において、これらの段階は連続的に実行され、１つの段階が完了した後に、別の段階が実行される。別の実施形態では、複数の段階の少なくとも一部は、同時に実行される。更なる別の実施形態では、２つ以上の段階の一部分が、平行して行われてもよい。一実施形態では、段階を実行する順番が規定されていてもよい。別の実施形態では、段階を実行する順番は特に決められず、段階をいかなる順番で実行してもよい。
第１段階では、基板１００の第１領域が、優先的に処理される。ここで、第１面部分は、基板に入射する粒子又は処理作用物質に最も多く暴露される面部分であってもよい。粒子が基板に対して垂直に又はほぼ垂直に入射する一実施形態では、第１面部分は、水平に延在する部分１０２であってもよく、第１領域１０２ａは、水平延在部分１０２の下に位置する領域であってもよい。一方、第２面部分は、垂直方向に延在する部分１０４であってもよく、第２領域は、垂直延在部分１０４に隣接する領域１０４ａであってもよい。別の実施形態では、第１面部分は、垂直方向に延在する部分１０４であってもよく、第１領域は、垂直延在部分１０４に隣接する領域１０４ａであってもよい。一方、第２面部分は、水平に延在する部分１０２であってもよく、第２領域は、水平延在部分１０２の下に位置する領域１０２ａであってもよい。説明を簡略化及び明瞭にするため、方法は、前者の実施形態に沿って記載される。したがって、以下の記載では、第１面部分とは、水平延在面部分であり、水平延在面部分の下に位置する部分を、第１領域と称する。
一実施形態において、第１段階の間に実行されてもよい処理は、ドーピング処理である。また、ドーピングは、例えば、イオン注入プロセスを介して実行されてもよい。図１ｂに示すように、ドーピング処理を実行する段階では、所望のドーパントレベルが達成されるまで、第１領域１０２ａへのドーパントの注入が行われる。本開示において、所望のドーパントレベルは、約１×１０５ドーパント／ｃｍ２から約１×１０３０ドーパント／ｃｍ２の範囲であってもよい。また、第１領域１０２ａには、所望の深さで注入が行われてもよい。注入される粒子のエネルギーは、約５ＫｅＶから約１５ＫｅＶの範囲であってもよい。第１段階を実行するのに、ＰＬＡＤシステムのようなプラズマベースのシステムが使用される場合には、基板に印加されるバイアスを調整することによって所望のドーパントの深さを制御してもよい。ビームラインイオン注入システムのようなシステムが使用される場合には、基板に向かう粒子の加速又は減速を調整することにより、ドーパント深さを制御してもよい。また、例えば、アニール処理を通じて基板の温度を調整することによって、ドーパント深さを制御してもよい。
ある実施形態では、第１段階では、第２面部分１０４及び第２領域１０４ａよりも、第１面部分１０２及び第１領域１０２ａの方がより完全に処理される。例えば、ドーピング処理では、第１領域１０２ａは、所望のドーズ量でドーパントが注入されるが、第２領域１０４ａには、僅かしか又は全くドーパントが注入されない。
本開示の方法は、第２段階を更に備えてもよい。一実施形態において、第２段階は、第１段階の後に実行される。別の実施形態において、第１段階及び第２段階は、同時に実行されてもよい。更なる別の実施形態では、第２段階は、第１段階の前に実行されてもよい。第２段階の間に実行することができる処理は、堆積処理である。しかしながら、別の実施形態では、第２処理技術は、別の異なる種類の処理であってもよい。図１ｃに示すように、第２段階の間に、薄膜１０６が、第１面部分１０２上に形成されてもよい。薄膜１０８は、第２面部分１０４上にも形成されてもよく、第２面部分１０４上に形成される膜１０８の割合は、第１面部分１０２上に形成される膜１０６の割合よりも小さくてもよい。膜１０６及び１０８が、第１面部分１０２及び第２面部分１０４の両方に形成される場合には、第１面部分１０２上に形成される膜１０６は、第２面部分１０４上に形成される膜よりも、大きな膜厚を有してもよい。第２段階は、第１面部分１０２上に形成される膜１０６の厚みが、８０Åを超えるまで継続される。別の実施形態では、第２段階は、第１面部分１０２上に形成される膜１０６の厚みが、第２面部分１０４上に形成される膜１０８の膜厚の約１０倍以上になるまで継続される。更なる別の実施形態では、膜１０６が十分な膜厚を有し、以下に説明する第３段階の間に第１面部分１０２及び第１領域１０２ａが更に処理されてしまうのを防ぐ又は制限できるようになるまで、第２段階が継続されてもよい。第２段階の終了時点で、異なる角度に向けられた複数の異なる面部分は、異なる膜厚を有していてもよい。
図２に示すように、１．５ｋｅＶの注入阻害できるようなＡｓを含む膜の厚みを、コードＴＲＩＭを使用して計算してもよい。図２に示されるように、約８０Åの深さを通過して貫通するイオンがほとんど存在していない。したがって、Ａｓ膜が、第１領域１０２ａへの更なるイオン注入を防ぐ又は制限するのに十分な膜厚を有している。第２段階の間に形成される膜が到達するべき膜厚は、第３段階の以下に記すような処理条件（例えば、粒子の種類及び注入エネルギー）、及び／又は第３段階の間に更に注入が行われるのを防ぐ又は制限するべく形成される膜の特性（例えば、密度及び注入種）によって規定されてもよい。高エネルギーであるほど、及び、膜密度が低いほど、膜の厚みは大きくなる。
第１面部分１０２上に形成される膜は、第１段階のドーパントにも含まれている種を含んでもよい。例えば、第１段階で使用されたドーパント及び第２段階で形成される膜は、ヒ素（Ａｓ）、炭素（Ｃ）、ボロン（Ｂ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）、又はその他の金属又は非金属材料を含む。別の例では、第２段階で形成される膜は、第１段階で注入されるドーパントの種を全く含まなくてもよい。
第２段階を実行するのに、ＰＬＡＤ又はＰＥＣＶＤシステムのようなプラズマベースのシステムが使用される場合には、膜の形成を促進し、及び／又は、基板に荷電粒子が注入されるのを抑制するために、低いバイアスが印加される、又は、より好ましくは、バイアスが印加されない。また、プラズマ処理のパラメータを調整して、第１及び第２面部分１０２、１０４上に形成される膜厚の割合を制御してもよい。例えば、プラズマ密度及び反応率を調整してもよい。プラズマ密度は、プラズマ源に印加される電力を増加させることによって調整してもよい。プラズマ密度の調整に関する詳細な説明は、同時係属中の出願第１１／７７１，１９０、１２／０９８，７８１及び１２／１０５，７６１号明細書に記載されており、その内容は、参照により本明細書に組み込まれる。一方、反応率は、プラズマ源に印加されるＲＦ電力を増加させる、又は、これに替えて、システムに導入される膜の前躯体の濃度を増加させることによって、調整されてもよい。
本開示の方法は、第３段階を備えてもよい。第３段階において、膜が上面に形成されていない又は膜厚が薄い膜が上面に形成されている第２面部分１０４が、優先的に処理される。本実施形態では、第３段階は、第１段階と同じ又は同様な構成である。例えば、第１段階が、注入工程である場合には、第３段階も、注入工程となる。また、第１段階で注入されるドーパントと、第３段階で注入されるドーパントとは、同じ種を含んでもよいし、異なる種を含んでもよい。
粒子が、第２面部分１０４に入射すると、領域１０４ａが処理される。一方で、第１面部分１０２上に形成された膜１０６は、面部分１０２及び第１領域１０２ａが更に処理されるのを防ぐ又は制限してもよい。したがって、第１面部分１０２及び第１領域１０２ａへの粒子の注入及び処理が行われないようにされる。これに替えて、第２面部分１０４にドーパントが注入される割合よりも低い割合で、第１面部分１０２にドーパントを注入してもよい。膜の第１面部分１０２への粒子注入を防ぐ又は制限し、第２面部分１０４及び第２領域１０４ａへの粒子注入を促進することにより、ドーパントレベル及び注入深さにおける大幅な差、又は、異なる面部分間に生じるその他の違いを避ける又は修正することができると考えられる。
本開示に記載される方法は、必要に応じて、更なる化学的処理又はプラズマ処理の段階を備えてもよい。この必要に応じて設けられる段階では、１以上の面部分上に堆積された膜を、酸素を含む原子、分子、又はプラズマ（例えば、Ｏ２、Ｏ３、Ｈ２Ｏ）に暴露して、膜を酸化してもよい。これに替えて、膜を、窒素を含む原子、分子、又はプラズマ（例えば、Ｎ２又はＮＨ３）に暴露して、膜を窒化させてもよい。また、別の例では、膜を、別の気体の種に暴露して、その気体の種と化学的に反応させてもよい。膜を改質させることにより、基板上に堆積された材料の不安定性を低減させることができると考えられる。また、溶解度を上げて、注入後の剥離を可能とするべく、この段階において膜質を化学的に変更してもよい。図３には、Ｏ２プラズマ処理の例及びそのＡｓ保持ドーズ量への影響、並びに、注入プロファイルが示されている。この例では、酸素処理に１０秒間暴露した後では、Ａｓ濃度がほぼ全ての深さで増加している。
本実施形態では、第１段階から第３段階まで及び必要に応じて行われる改質段階の処理条件及びパラメータは、異なっていてもよい。上記したように、第２段階では、好ましくは、粒子注入が回避される。しかしながら、第３段階では、最小限の堆積又はスパッタリングが実行されることが望ましい。第３段階における膜の堆積により、所望の面部分に粒子が注入されるのを防いでもよい。一方、スパッタリングにより、先に注入したドーパントを含む領域を取り除いてもよい。ドーピングが、ＰＬＡＤドーズ量の関数として増加する処理の例が、図４及び図５に示されている。第１段階から第３段階までがプラズマベースの処理である実施形態では、プラズマ源及び／又は基板に印加されるＲＦ電力、エネルギー、ガス組成、希釈ガス、デューティ係数等を含む処理条件は、プラズマドーピング処理を、要求される領域の中心に位置するように調整されてもよい。複数設定値ＲＦ生成器及び／又はランプ電圧の使用については、同時係属中の出願第１１／７７１，１９０、１２／０９８，７８１、１２／１０５，７６１及び１１／３７６，５２２号明細書に記載されており、その内容は、参照により本明細書に組み込まれる。
本開示では、各段階を、所望の特性を達成するまで継続してもよい。第１段階及び第３段階がドーパント注入に関連し、第２段階が膜形成に関する実施形態では、各段階は、所望の注入ドーズ量又は膜厚を達成するまで継続されてもよい。粒子ドーズ量、処理特性及び較正によって測定される処理時間、又は基板自体又はチャンバから受信される信号（例えば、光学的信号）によって、各段階の終了点を検出してもよい。
上記した一連の工程は、一例に過ぎない。特定の用途の必要条件に応じて、上記の段階の順番を変更してもよい。また、各段階をそれぞれ繰り返してもよく、また、段階の組み合わせを繰り返して実行してもよい。更に、用途及び最適な結果を達成できる基板の構成に応じて、処理条件を調整してもよい。
例えば、非平面的な面を有する基板を処理する方法は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）キャパシタ構造のトレンチを効率的にドープするのにも使用することができる。この例では、トレンチは、１００ｎｍの開口及び４０００ｎｍの深さを有していてもよい。このトレンチをドープするべく、高注入エネルギー（例えば、１０ｋＶ以上）で、構造にＡｓを注入する。この実施形態で使用されるシステムは、ＰＬＡＤシステムであってもよいし、ビームラインイオン注入装置であってもよい。第１段階では、十分な注入エネルギーを有するイオンが、浅い角度で、トレンチの壁に入射されてもよい。トレンチの壁に入射するイオンの一部は、表面で跳ね返って、トレンチの全深さにわたって、均一なドーピングが行われる。必要に応じて実行される化学的処理又はプラズマ処理段階では、膜が、Ｏ２プラズマに暴露されてもよい。この処理段階により、ウェハ上に堆積された材料の不安定性を低減させることができ、後処理を容易にすることができる。
［システム例］
図６には、本開示の一実施形態に係る非平面的表面を有する基板を処理するシステムの例が示されている。図に示されるシステム６００は、スタンドアローンシステムであってもよい。これに替えて、システム６００は、１以上のシステム６００、１以上の基板監視システム、１以上のその他の基板処理システム、及び、基板を異なるシステムへと搬送する１以上の搬送システムを含むクラスタツールの一部であってもよい。
図６には、本開示の一実施形態に係る非平面的表面を有する基板を処理するシステムの例が示されている。図に示されるシステム６００は、スタンドアローンシステムであってもよい。これに替えて、システム６００は、１以上のシステム６００、１以上の基板監視システム、１以上のその他の基板処理システム、及び、基板を異なるシステムへと搬送する１以上の搬送システムを含むクラスタツールの一部であってもよい。
システム６００は、典型的には高真空状態を形成可能な処理チャンバ６０２を含み、処理チャンバは、例えば、ターボポンプ６０６、機械的ポンプ６０８、及びその他必要とされる真空封止部品を有する。処理チャンバ６０２内には、少なくとも１つの基板６０３を支持するプラテン６１０が存在してもよい。プラテン６１０は、１以上の温度管理デバイスを備え、基板６０３の温度を調整及び維持する。基板を、背後の磁場と配列させるために、基板６０３を傾ける又は回転可能とする構成を備えてもよい。バイアス源６２０を電気的にプラテン６１０と接続することにより基板６０３も接続して、基板６０３にバイアス電圧を印加してもよい。バイアスは、連続的な又はパルス状のＲＦ又はＤＣ電流を供給することによって印加してもよい。バイアス源６２０がＲＦ電流を供給する場合には、バイアス源とプラテン６１０との間に、インピーダンス整合回路（図示せず）を設けてもよい。本実施形態では、バイアス源６２０は、動作時に、基板６０３に印加するバイアスを調整及び変更可能であってもよい。例えば、バイアス源６２０は、動作時に、連続的に又は段階的に、基板６０３に印加されるバイアスを増減してもよい。
処理チャンバ６０２はまた、該当場所（インサイチュ）で監視可能な１以上の監視システムを備えてもよい。例えば、処理システム６０２は、基板温度及び／又は環境温度を監視する１以上の温度管理システムを有してもよい。チャンバ６０２は、背景の磁場及び／又は処理の完全性を監視可能な磁場監視システム（図示せず）を有してもよい。
システム６００は、プラズマチャンバ６０４に接続された、又は、空間的に離間して別に設けられた処理チャンバ６０２を含んでもよい。プラズマチャンバは、高密度又は低密度プラズマを生成するためのプラズマ源６１２を有してもよい。例えば、プラズマチャンバ６０４は、誘導結合プラズマ（ＩＣＰ）源、容量結合プラズマ（ＣＣＰ）源、マイクロ波（ＭＶ）源、グロー放電（ＧＤ）源又はヘリコン源、又はこれらの組み合わせを備えてもよい。プラズマチャンバ６０４が、ＩＣＰ源を有する場合には、システム６００は、平面コイル６１２ａ及びヘリカルコイル６１２ｂの少なくとも１つ、コイル６１２ａ及び６１２ｂのうちの１つ又は両方に電気的に接続された電源６１２ｃ、及びインピーダンス整合回路６１２ｄを備えてもよい。システム６００がＣＣＰ源を有する場合には、システム６００は、基板６０２が、電極及びプラテン６１０の間に配置されるような少なくとも１つの電極（図示せず）を備えてもよい。また、電極及びプラテン６１０を電気的に接続するために、電源６１２ｃを備えてもよい。更に、電源６１２ｃは、インピーダンス整合回路６１２ｄと接続されていてもよい。システム６００が、ＧＤ源を有する場合には、システム６００は、基板６０２が、電極及びプラテン６１０の間に配置されるような少なくとも１つの電極（図示せず）を備えてもよい。更に、電源６１２は、電極及びプラテン６１０と電気的に接続されていてもよい。
プラズマ源６１２の種類に応じて、電源は、ＲＦ電源又はＤＣ電源の何れかであってもよい。例えば、プラズマ源６１２が、ＩＣＰ源ＣＣＰ源の何れかである場合には、電源は、ＲＦ電源であってもよい。プラズマ源６１２がＧＤ源である場合には、電源６１２は、ＤＣ電源であってもよい。プラズマ源がＣＣＰ源である場合には、電源６１２ｃは、３０〜２００ＭＨｚの範囲の高周波数ＲＦ電流を供給してもよい。しかしながら、その他の周波数のＲＦ電流を使用してもよい。プラズマ源６１２がＩＣＰ源である場合には、電源６１２ｃによって供給されるＲＦ電流は、１〜３０ＭＨｚの範囲であってもよい。しかしながら、その他の周波数のＲＦ電流を使用してもよい。プラズマ源６１２がＭＷ源である場合には、ＲＦ電流は、３〜３００ＧＨｚの範囲であってもよい。しかしながら、その他の周波数のＲＦ電流を使用してもよい。電源６１２は、連続的な電流又はパルス状の電流を供給してもよい。ＩＣＰプラズマ源を有するシステムの詳細な説明は、同時係属中の出願第１０／９０５，１７２号明細書に記載されており、その内容は、参照により本明細書に組み込まれる。
一実施形態において、プラズマ源（例えば、コイル又は電極）に電力を供給する電源６１２ｃは、プラテン６１０にバイアスを供給するバイアス源であってもよい。例えば、システム６００は、プラテン及び複数のコイルのうちの少なくとも１つ（又は電極）を駆動する１つの電源を備えてもよい。しかしながら、システム６００は、好ましくは、２つ以上の電源を備え、少なくとも１つの電源は、プラズマ源のコイル又は電極を駆動し、少なくとも１つの別の電源は、処理チャンバのプラテンを駆動する。
システム６００は、１以上のガス源６１４及び１以上の希釈ガス源６１６を有してもよい。本開示では、処理ガス源６１４は、ボロン（Ｂ）、リン又はＡｓを含む種から構成されてもよい。処理ガス源６１４は、その他の種を含有してもよい。１以上の希釈ガス源６１６は、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン、酸素又は窒素、又はその他の気体の種を含んでもよい。
上記したように、本明細書に記載されるシステム６００は、スタンドアローンシステム６００であってもよい。これに替えて、システム６００は、１以上の処理システム及び／又は監視システムを含むクラスタツールの一部であってもよい。システム６００がクラスタツールの一部である場合には、クラスタツールは、様々な処理及び監視システムから又はシステムへと、基板を大気に晒すことなく連続して様々な処理を行えるように搬送する搬送システムを含んでもよい。
図７には、本開示の一実施形態に係る非辺面的な表面を有する基板を処理するシステムの例が示されている。この実施形態では、ビームラインイオン注入装置が示されている。イオン注入装置は、イオンを生成するイオン源７０２を備えてもよい。イオン注入装置７００は、イオンビーム７０６が通過する一連のビームライン部品を含んでもよい。ビームライン部品の例には、引き出し電極７０４、磁気質量分析器７０６、複数のレンズ７０８、ビーム平行器７１０、及び、加速／減速ステージ７１２が含まれる。また、イオン注入装置７００は、注入が行われるウェハ７１４を支持するプラテン７１６を含んでもよい。一方、ウェハ７１４は、時に"ロプラット（ｒｏｐｌａｔ）"と称される部品によって、１以上の方向に可動（例えば、平行移動、回転、傾斜）であってもよい。
注入の間、水素イオンのような所望の種のイオンが生成され、イオン源７０２から抽出される。その後、抽出されたイオン７０７が、ビームライン部品に沿ってビーム状に移動し、ウェハ７１４に注入される。光線を操作する一連の光学的レンズのように、ビームライン部品は、イオンビーム７０７を操作する。ビームライン部品によって、イオンビーム７０７が方向性を有するようになる。
以上、非平面的な表面を有する基板を処理する新規な方法及びシステムが開示されている。上記したように、本システム及び方法は、ＦｉｎＦＥＴ又はＤＲＡＭを含むあらゆる種類の基板の製造又は処理に適用することができる。本開示は、特定の目的の特定の環境下における特定の実装形態を有する特定の実施形態に沿って説明されたが、当業者であれば、本開示の適用は、記載された実施形態に限定されず、数多くの目的のあらゆる環境において有用に実装可能であることは理解できる。本明細書に規定される発明の範囲及び精神から逸脱することなく、形式及び詳細事項における様々な変更が可能である。したがって、添付の特許請求の範囲は、上記の開示の範囲の全体を照らし合わせて解釈されるべきである。
Claims (17)
- 第１面及び第２面を有する非平面的な基板を処理する方法であって、
前記基板の前記第１面を前記第２面より完全に処理する第１段階と、
前記第１面が更に処理されるのを制限する第２段階と、
前記第２段階の後に、前記第２面を前記第１面より完全に処理する第３段階と
を備える方法。 - 前記第１段階及び前記第３段階は、同じ処理工程を含む請求項１に記載の方法。
- 前記第１面と前記第２面とは、異なる角度に向けられている請求項１に記載の方法。
- 前記第１面及び前記第２面は、互いに実質的に直角を成している請求項３に記載の方法。
- 前記第１段階及び前記第３段階は、前記基板へのイオン注入工程を含む請求項２に記載の方法。
- 前記第１面は、前記基板に向かう粒子に対して、前記第２面よりも多く暴露される方向に向けられている請求項１に記載の方法。
- 複数の粒子が、前記基板に向かう粒子経路を移動し、前記第１面が、前記粒子経路に対して実質的に垂直である請求項１に記載の方法。
- 前記第２面は、前記粒子経路と平行又は実質的に平行である請求項７に記載の方法。
- 前記第２段階は、前記基板上に膜を堆積する工程を含む請求項１に記載の方法。
- 前記第１面の上に堆積される膜が、更なる処理を制限するのに十分な厚みになるまで、前記第２段階は継続する請求項８に記載の方法。
- 前記膜を、酸素を含有する原子、分子又はプラズマに暴露する段階を更に備える請求項８に記載の方法。
- 前記膜を、窒素を含有する原子、分子又はプラズマに暴露する段階を更に備える請求項８に記載の方法。
- 前記第２段階は、前記第１段階の前に実行される請求項１に記載の方法。
- 非平面的な基板にイオンを注入する方法であって、
前記イオンの流れに対して垂直又は実質的に垂直な第１面部分、及び、前記イオンの流れに対して平行又は実質的に平行な第２面部分を有する前記基板にイオン注入を行い、前記第１面部分には、前記第２面部分よりも多くイオンを注入する段階と、
前記第２面部分上よりも前記第１面部分上において膜厚が大きい膜を前記基板に堆積させる段階と、
前記第１面部分上の前記膜により、前記第１面部分への更なるイオン注入が制限されると同時に、前記第２面部分にはイオンが注入されるイオン注入を前記基板に行う段階と
を備える方法。 - 前記第１面部分上の前記膜は、イオンが前記膜を通過して前記第１面部分へと注入されるのを防ぐのに十分な膜厚を有する請求項１４に記載の方法。
- 前記膜を、酸素を含有する原子、分子又はプラズマに暴露する段階を更に備える請求項１４に記載の方法。
- 前記膜を、窒素を含有する原子、分子又はプラズマに暴露する段階を更に備える請求項１４に記載の方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17236509P | 2009-04-24 | 2009-04-24 | |
| US61/172,365 | 2009-04-24 | ||
| US12/765,346 US8202792B2 (en) | 2009-04-24 | 2010-04-22 | Method of processing a substrate having a non-planar surface |
| US12/765,346 | 2010-04-22 | ||
| PCT/US2010/032247 WO2010124213A2 (en) | 2009-04-24 | 2010-04-23 | A method for processing a substrate having a non-planar substrate surface |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012525011A true JP2012525011A (ja) | 2012-10-18 |
| JP6074796B2 JP6074796B2 (ja) | 2017-02-08 |
Family
ID=42992520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012507434A Active JP6074796B2 (ja) | 2009-04-24 | 2010-04-23 | 非平面な基板表面を有する基板を処理する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8202792B2 (ja) |
| JP (1) | JP6074796B2 (ja) |
| KR (1) | KR101626079B1 (ja) |
| CN (1) | CN102449731B (ja) |
| TW (1) | TWI543239B (ja) |
| WO (1) | WO2010124213A2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0735879A (ja) * | 1993-07-22 | 1995-02-07 | Yukiro Kawashima | 時刻・年月日信号を出力する電波時計 |
| US8202792B2 (en) * | 2009-04-24 | 2012-06-19 | Varian Semiconductor Equipment Associates, Inc. | Method of processing a substrate having a non-planar surface |
| US20110039034A1 (en) * | 2009-08-11 | 2011-02-17 | Helen Maynard | Pulsed deposition and recrystallization and tandem solar cell design utilizing crystallized/amorphous material |
| US8679960B2 (en) * | 2009-10-14 | 2014-03-25 | Varian Semiconductor Equipment Associates, Inc. | Technique for processing a substrate having a non-planar surface |
| US8598020B2 (en) * | 2010-06-25 | 2013-12-03 | Applied Materials, Inc. | Plasma-enhanced chemical vapor deposition of crystalline germanium |
| US8664027B2 (en) | 2011-02-11 | 2014-03-04 | Varian Semiconductor Associates, Inc. | LED mesa sidewall isolation by ion implantation |
| US8501605B2 (en) * | 2011-03-14 | 2013-08-06 | Applied Materials, Inc. | Methods and apparatus for conformal doping |
| US9006065B2 (en) * | 2012-10-09 | 2015-04-14 | Advanced Ion Beam Technology, Inc. | Plasma doping a non-planar semiconductor device |
| JP6629312B2 (ja) | 2014-07-03 | 2020-01-15 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 選択的堆積のための方法及び装置 |
| KR102252647B1 (ko) | 2014-07-11 | 2021-05-17 | 삼성전자주식회사 | 이미지 센서의 픽셀 및 이미지 센서 |
| CN106033715B (zh) * | 2015-03-11 | 2019-03-22 | 上海临港凯世通半导体有限公司 | FinFET的掺杂方法 |
| CN106033728B (zh) * | 2015-03-11 | 2019-07-09 | 上海凯世通半导体股份有限公司 | FinFET的掺杂方法 |
| CN106033729B (zh) * | 2015-03-11 | 2019-04-02 | 上海凯世通半导体股份有限公司 | FinFET的掺杂方法 |
| CN106548958B (zh) * | 2015-09-18 | 2020-09-04 | 中微半导体设备(上海)股份有限公司 | 一种整合多功能腔以及基片处理系统 |
| CN107437506B (zh) * | 2016-05-27 | 2020-08-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US10566242B2 (en) * | 2016-12-13 | 2020-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Minimization of plasma doping induced fin height loss |
| US10147584B2 (en) | 2017-03-20 | 2018-12-04 | Varian Semiconductor Equipment Associates, Inc. | Apparatus and techniques for decelerated ion beam with no energy contamination |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5888880A (en) * | 1996-10-30 | 1999-03-30 | Advanced Micro Devices, Inc. | Trench transistor with localized source/drain regions implanted through selectively grown oxide layer |
| JP2003324196A (ja) * | 2002-04-30 | 2003-11-14 | Nec Electronics Corp | 縦型ｍｏｓｆｅｔとその製造方法 |
| JP2006121019A (ja) * | 2004-09-22 | 2006-05-11 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| JP2006128380A (ja) * | 2004-10-28 | 2006-05-18 | Toshiba Corp | 半導体装置の製造方法および製造装置 |
| US20060240636A1 (en) * | 2005-02-21 | 2006-10-26 | Ryu Hyuk-Ju | Trench isolation methods of semiconductor device |
| JP2008053725A (ja) * | 2006-08-23 | 2008-03-06 | Interuniv Micro Electronica Centrum Vzw | フィンベース半導体デバイスのドーピング方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512506A (en) * | 1995-04-06 | 1996-04-30 | Advanced Micro Devices, Inc. | Lightly doped drain profile optimization with high energy implants |
| US5874346A (en) | 1996-05-23 | 1999-02-23 | Advanced Micro Devices, Inc. | Subtrench conductor formation with large tilt angle implant |
| KR100266006B1 (ko) | 1997-09-10 | 2000-09-15 | 김영환 | 불순물이도핑된박막형성방법 |
| US5998267A (en) | 1998-09-18 | 1999-12-07 | National Semiconductor Corporation | Process to manufacture high density ULSI ROM array |
| KR100694471B1 (ko) | 2005-08-24 | 2007-03-12 | 매그나칩 반도체 유한회사 | 광 특성을 향상시키기 위한 이미지센서 제조 방법 |
| EP2073256A1 (en) * | 2007-12-20 | 2009-06-24 | Interuniversitair Microelektronica Centrum vzw ( IMEC) | Method for fabricating a semiconductor device and the semiconductor device made thereof |
| US8202792B2 (en) * | 2009-04-24 | 2012-06-19 | Varian Semiconductor Equipment Associates, Inc. | Method of processing a substrate having a non-planar surface |
| US8298925B2 (en) * | 2010-11-08 | 2012-10-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming ultra shallow junction |
| US8039349B2 (en) * | 2009-07-30 | 2011-10-18 | Globalfoundries Inc. | Methods for fabricating non-planar semiconductor devices having stress memory |
-
2010
- 2010-04-22 US US12/765,346 patent/US8202792B2/en active Active
- 2010-04-23 KR KR1020117027406A patent/KR101626079B1/ko active IP Right Grant
- 2010-04-23 JP JP2012507434A patent/JP6074796B2/ja active Active
- 2010-04-23 CN CN201080023330.2A patent/CN102449731B/zh active Active
- 2010-04-23 WO PCT/US2010/032247 patent/WO2010124213A2/en active Application Filing
- 2010-04-23 TW TW099112847A patent/TWI543239B/zh active
-
2012
- 2012-05-24 US US13/480,204 patent/US8507372B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5888880A (en) * | 1996-10-30 | 1999-03-30 | Advanced Micro Devices, Inc. | Trench transistor with localized source/drain regions implanted through selectively grown oxide layer |
| JP2003324196A (ja) * | 2002-04-30 | 2003-11-14 | Nec Electronics Corp | 縦型ｍｏｓｆｅｔとその製造方法 |
| JP2006121019A (ja) * | 2004-09-22 | 2006-05-11 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| JP2006128380A (ja) * | 2004-10-28 | 2006-05-18 | Toshiba Corp | 半導体装置の製造方法および製造装置 |
| US20060240636A1 (en) * | 2005-02-21 | 2006-10-26 | Ryu Hyuk-Ju | Trench isolation methods of semiconductor device |
| JP2008053725A (ja) * | 2006-08-23 | 2008-03-06 | Interuniv Micro Electronica Centrum Vzw | フィンベース半導体デバイスのドーピング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120295430A1 (en) | 2012-11-22 |
| KR20120006550A (ko) | 2012-01-18 |
| JP6074796B2 (ja) | 2017-02-08 |
| US8507372B2 (en) | 2013-08-13 |
| KR101626079B1 (ko) | 2016-05-31 |
| TW201216332A (en) | 2012-04-16 |
| TWI543239B (zh) | 2016-07-21 |
| WO2010124213A2 (en) | 2010-10-28 |
| CN102449731B (zh) | 2014-10-08 |
| CN102449731A (zh) | 2012-05-09 |
| US8202792B2 (en) | 2012-06-19 |
| WO2010124213A3 (en) | 2011-01-20 |
| US20100273322A1 (en) | 2010-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6074796B2 (ja) | 非平面な基板表面を有する基板を処理する方法 | |
| TWI375260B (en) | Plasma immersed ion implantation process | |
| US8598025B2 (en) | Doping of planar or three-dimensional structures at elevated temperatures | |
| US8679960B2 (en) | Technique for processing a substrate having a non-planar surface | |
| US5354698A (en) | Hydrogen reduction method for removing contaminants in a semiconductor ion implantation process | |
| US7141514B2 (en) | Selective plasma re-oxidation process using pulsed RF source power | |
| US7214628B2 (en) | Plasma gate oxidation process using pulsed RF source power | |
| US8975603B2 (en) | Systems and methods for plasma doping microfeature workpieces | |
| US20030211670A1 (en) | Methods for forming low resistivity, ultrashallow junctions with low damage | |
| US20120309180A1 (en) | Method of forming a retrograde material profile using ion implantation | |
| US20100267247A1 (en) | Dual Frequency Low Temperature Oxidation of a Semiconductor Device | |
| US20150187582A1 (en) | Doping method, doping apparatus and method of manufacturing semiconductor device | |
| US8435906B2 (en) | Methods for forming conformal oxide layers on semiconductor devices | |
| US20080194086A1 (en) | Method of Introducing Impurity | |
| JP2012507866A (ja) | Ｐ３ｉチャンバにおける共形ドープの改善 | |
| JP2012507867A (ja) | Ｐ３ｉプロセスにおけるドーピングプロファイルの調整 | |
| JP2000068227A (ja) | 表面処理方法および装置 | |
| US20120302048A1 (en) | Pre or post-implant plasma treatment for plasma immersed ion implantation process | |
| US20110300696A1 (en) | Method for damage-free junction formation | |
| TW201034078A (en) | Methods for forming conformal oxide layers on semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140625 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150507 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150514 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20151002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161221 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6074796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |