JP2006121019A

JP2006121019A - 半導体装置の製造方法

Info

Publication number: JP2006121019A
Application number: JP2004358555A
Authority: JP
Inventors: Akito Hirano; 晃人平野
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2004-09-22
Filing date: 2004-12-10
Publication date: 2006-05-11

Abstract

【課題】プラズマドーピングと活性化アニールを同時に実施する場合にも、不純物の外方拡散によるシリコン基板表面、またはポリシリコン電極表面の濃度低下を防止する。
【解決手段】被処理基板であるシリコン基板、または被処理基板に形成されているポリシリコン膜の表面に窒化膜１４を形成する工程と、前記被処理基板を７００℃以上に加熱して燐元素を含むガスによりプラズマ放電して前記窒化膜を突き抜けて前記シリコン基板、または前記ポリシリコン膜に燐ドーピング処理を行う工程を実行する。
【選択図】図１

Description

本発明は、半導体装置の製造方法、特にプラズマによる基板処理方法に関するものである。

本発明は、プラズマを用いた半導体集積回路装置（以下ＩＣという。）の製造方法において、半導体素子を含む集積回路が作り込まれる半導体ウェハ（以下、ウェハという。）に酸化、窒化膜成長や不純物ドーピング等の各種プラズマ処理を行なう方法に関するものである。

一般に、ポリ（多結晶）Ｓｉは、成膜後、熱ＣＶＤ拡散又はイオン打ち込みよりリン（Ｐ）、ホウ素（Ｂ）等を導入して比抵抗あるいはシート抵抗の制御を行うことができる。通常、成膜時にＰＨ₃、Ｂ₂Ｈ₆をそれぞれ用いてドープする方法が採用され、この成膜時のドーピング（ｉｎ−ｓｉｔｕドープ）後にアニール（８００〜１０００℃）することで、シート抵抗を顕著に低下させることができる。アニールによりＰおよびＢが粒界内部のＳｉの結晶に取り込まれ、キャリアとして作用するためである。ｉｎ−ｓｉｔｕドープにより導入したＰ又はＢは、成膜時には粒界の部分に沈積していると考えられている。

従来、ＭＯＳトランジスタやバイポーラトランジスタをウェハ上に作り込む際、シリコン基板中へのウエル、ソース／ドレイン形成及びポリシリコンを用いた電極形成には、ホウ素（Ｂ）、リン（Ｐ）などのIII、Ｖ族原子のイオンインプランテーションが一般に用いられてきた。

しかし、素子の微細化とともに、このような不純物導入はより浅い領域に対応することが課題とされている。例えば、ＤＲＡＭのセル面積縮小のためには、そこに用いられるコンデンサの容量低下を招くことなくスケールダウンを行う必要がある。

ここで近年、イオンインプランテーションによらない不純物導入技術としてプラズマドーピングがクローズアップされている。このプラズマドーピングは、高密度プラズマ中で活性化されたIII、Ｖ族の原子を基板に堆積させると同時に、低エネルギーで浅く打ち込む効果を併用した方法である。

例えば、プラズマＣＶＤによりＳｉＮ膜を形成し、この膜にＢ（ボロン）をプラズマドーピングし、次に１１００℃でアニールすることにより、半導体基板へＳｉＮ膜にドーピングされたＢを拡散させることが知られている。

一般に、ポリＳｉ中に、Ｐ、Ｂ、Ａｓ等をドープし、それを拡散源としてＳｉ中に不純物導入を行う方法の利点は、熱によりポリＳｉ中の不純物濃度に応じた拡散が起こり、均一で浅いｐｎ接合が自動的に形成されることである。しかも、拡散源のポリＳｉ膜は、そのままコンタクト電極材料として用いることができる。

しかしながら、ウェハ処理工程の短縮等が目的で、ウェハを６００〜９００℃の高温に加熱した状態で、このプラズマドーピングと活性化アニール処理を同時に実施する場合には、プラズマにより不純物イオンが打ち込まれると同時に、表面付近の不純物は熱により外方拡散しやすいため、シリコン基板表面、またはポリシリコン電極表面の不純物濃度が低下してしまう。表面濃度の低下は空乏層幅の増加につながり、ＤＲＡＭ等の蓄積電極においては静電容量の低下が生じ、またソース／ドレイン領域においてはコンタクト抵抗の増大が生じる、という問題を引き起こす。

そこで、本発明の目的は、上記課題を解決し、プラズマドーピングと活性化アニールを同時に実施する場合においても、不純物の外方拡散によるシリコン基板表面、またはポリシリコン電極表面の濃度低下を防止することができるプラズマ処理方法による半導体装置の製造方法を提供することにある。

上記目的を達成するため、本発明は、次のように構成したものである。
第１の発明に係る半導体装置の製造方法は、被処理基板であるシリコン基板、または被処理基板に形成されているポリシリコン膜の表面に窒化膜を形成する工程と、前記被処理基板を７００℃以上に加熱して燐元素を含むガスによりプラズマ放電して前記窒化膜を突き抜けて前記シリコン基板、または前記ポリシリコン膜に燐ドーピング処理を行う工程を有することを特徴とする（図１参照）。

この第１の発明によれば、シリコン基板、または被処理基板に形成されているポリシリコン膜の表面に窒化膜が存在し、この窒化膜は燐の拡散係数が極めて小さいという性質を有するので、窒化膜の存在により不純物の外方拡散を抑制できる。また、被処理基板を７００℃以上に加熱して、被処理基板の加熱と燐ドーピングを同時に行っているので、被処理基板の処理時間の短縮が図れる。また、被処理基板を別の処理室に移し替える必要もなくなるので、被処理基板の搬送時間も短縮が図れ、全体として被処理基板の処理効率が向上する。

第２の発明に係る半導体装置の製造方法は、被処理基板であるシリコン基板、または被処理基板に形成されているポリシリコン膜の表面に窒素元素を含むガスによりプラズマ放電して窒化するプラズマ窒化工程と、燐元素を含むガスによりプラズマ放電して、前記プラズマ窒化による窒化膜を突き抜けて前記シリコン基板、または前記ポリシリコン膜に燐ドーピング処理を行う工程と、前記被処理基板をアニールして前記シリコン基板または前記ポリシリコン膜で燐を拡散させるアニール工程とを有し、前記プラズマ窒化工程、前記プラズマ燐ドーピング工程、およびアニール工程を同一処理室にて処理することを特徴とする（図２参照）。

この第２の発明によれば、窒化膜を形成する工程をプラズマ窒化とすることにより、プラズマ燐ドーピング工程とアニール工程とを同一の処理室で処理することができる。仮に窒化膜をＣＶＤ法により形成すると、処理室の処理室壁にも窒化膜が堆積され、この膜にプラズマ燐ドーピング工程ではドーピングガスが反応し、アニール処理の熱処理も行われると、早い時期に反応管壁から付着物が剥離する問題が生じてしまう。プラズマ窒化であれば、例えばＮ₂をプラズマ放電するので、反応管壁に膜状の付着物は形成されない。よって同一の処理室で処理することができるようになる。

この第２の発明においては、プラズマ燐ドーピング工程とアニール工程とを同時に行っても良い。これにより処理の効率化が図れる。

第３の発明は、第１又は第２の発明において、前記窒化膜を０．５〜１．０ｎｍの厚さに形成することを特徴とする。プラズマ放電による燐ドーピングを可能とし、且つ不純物の外方拡散を防止する機能を確保する目的は、窒化膜を０．５〜１．０ｎｍの厚さに形成することで達成することができる。

本発明において、プラズマ放電による燐ドーピング処理工程は、ランプ加熱を用いないＭＭＴ装置（変形マグネトロン型（ＭＭＴ：Ｍｏｄｉｆｉｅｄ−Ｍａｇｎｅｔｒｏｎ−Ｔｙｐｅｄ）プラズマ装置）により実施しても良いし、又は処理室の外側にランプ加熱装置を配置し、光透過性窓を通して内部の被処理基板を加熱するように構成したＭＭＴ装置（ランプ加熱を用いたＭＭＴ装置）のいずれで実施してもよい。

また、本発明において、被処理基板を載置するサセプタの材料をＡｌＮにすると、５００℃以上では基板にＡｌの金属汚染が生じてしまうので、サセプタは石英にしなければならない。

本発明によれば、次のような優れた効果が得られる。
請求項１の発明によれば、シリコン基板、または被処理基板に形成されているポリシリコン膜の表面に窒化膜が存在するので、不純物の外方拡散を抑制することができる。また、被処理基板を７００℃以上に加熱して、被処理基板の加熱と燐ドーピングを同時に行っているので、被処理基板の処理時間の短縮を図ることができる。また、被処理基板を別の処理室に移し替える必要もなくなるので、被処理基板の搬送時間も短縮が図れ、全体として被処理基板の処理効率が向上する。

請求項２の発明によれば、窒化膜を形成する工程をプラズマ窒化とすることにより、プラズマ燐ドーピング工程とアニール工程とを同一の処理室で処理することができる。プラズマ窒化であれば、例えばＮ₂をプラズマ放電して反応管壁に膜状の付着物が形成されないようにできるからである。

以下、本発明を図示の実施の形態に基づいて説明する。
本実施形態では、前記の問題点を解決するため、ソース／ドレイン領域表面、またはポリシリコンによる蓄積電極表面に、０．５〜１．０ｎｍの窒化膜を成膜した後、プラズマドーピングと活性化アニールを同時に実施するようにする。

プラズマドーピングで活性化されたIII、Ｖ族の原子は０．５〜１．０ｎｍの窒化膜をある程度突き抜けることができる。また窒化膜は０．５〜１．０ｎｍでもホウ素（Ｂ）、リン（Ｐ）などのIII、Ｖ族の原子の拡散係数が極めて小さいという性質を持っていることから、ソース／ドレイン領域表面、または蓄積電極表面を窒化膜で覆うことにより不純物導入と同時に引き起こされる不純物の外方拡散を防止することができる。これによりソース／ドレイン領域表面、または蓄積電極の表面が高濃度に保たれ空乏層幅の増加を抑制し、素子の電気特性を向上させることができる。

［実施形態１］
図５（ａ）に、本発明を適用して形成した半導体ＤＲＡＭについて、そのＤＲＡＭセルの主要部を示す。

ｐ型のシリコン基板１の表面にフィールド酸化膜２を形成し、トランジスタ形成領域を区画する。トランジスタ形成領域にゲート酸化膜５を形成し、トランジスタ形成領域を横断してワード線を兼ねるゲート電極６を形成し、ゲート電極６およびフィールド酸化膜２をマスクとしてイオン注入を行ないＮ⁺型拡散層３（ソース領域）および４（ドレイン領域）を形成する。酸化シリコンなどの層間絶縁膜７を堆積し、コンタクト孔８をソース領域３上に形成する。

ＬＰＣＶＤ法などによりアモルファスシリコン膜を堆積し、パターニングを行ない、ＮＨ₄ＯＨ、Ｈ₂Ｏ₂およびＨ₂Ｏの混合液で洗浄したのちフッ酸水溶液でアモルファスシリコン膜の自然酸化膜を除去し、第２の実施例の手法により多結晶化を行ない下部電極としての容量蓄積電極９を形成する。

その際、図５（ｂ）に示すように、下部電極となる結晶化前のアモルファスシリコン膜１９の形成温度を制御することにより、シリコン表面に半球状結晶粒（ＨＳＧ）１２の凹凸を形成させ、そのＨＳＧ１２を形成させた表面積を、例えば６００℃で形成した多結晶シリコン膜の表面積の２倍以上とする容量電極部を形成する。アモルファスシリコン膜の表面はＳｉ₂Ｈ₆ガスに均一に曝されるので、容量蓄積電極９の表面には、側面部を含めてほぼ均一に好ましい凹凸が形成される。

従来では、次いで、容量絶縁膜１３を形成し、多結晶シリコン膜などにより対向電極１１を形成する。こうしてＭＯＳトランジスタのソース領域に、図６の如く接続したキャパシタＣを形成し、集積度の高いＤＲＡＭを実現することができる。

しかし、上記のＨＳＧを形成している下部電極であるアモルファスシリコン層には、例えば１．０×１０²⁰ａｔｏｍｓ／ｃｍ²程度の比較的低濃度でリンなどの不純物がドーピングされているか、あるいは不純物ドーピング無しの場合が一般的である。またＨＳＧ形成過程でシリコン膜表面のリンが希薄になることから、ＨＳＧ形成後、電極膜の低抵抗化とコンデンサ表面の空乏化抑制のため、例えばホスフィン（ＰＨ₃）のようなリン化合物ガス雰囲気にて熱処理を行い（ＰＨ₃の場合：ＰＨ₃アニール）、シリコン膜中にリンをドーピングするプロセスが必要となる。

ところがウェハ処理工程の短縮等が目的で、ウェハを６００〜９００℃の高温に加熱した状態で、このプラズマドーピングと活性化アニール処理を同時に実施する場合には、プラズマにより不純物イオンが打ち込まれると同時に、表面付近の不純物は熱により外方拡散しやすいため、シリコン基板表面、またはポリシリコン電極表面の不純物濃度は低下してしまう。表面濃度の低下は空乏層幅の増加につながり、ＤＲＡＭ等の蓄積電極においては静電容量の低下、ソース／ドレイン領域においてはコンタクト抵抗の増大という問題点を引き起こす。

そこで、本発明の第一の実施形態においては、図１に概要を示すように、被処理基板であるシリコン基板、または被処理基板に形成されているポリシリコン膜の表面に窒化膜を形成する工程（図１（ａ））と、前記被処理基板を７００℃以上に加熱して燐元素を含むガスによりプラズマ放電して前記窒化膜を突き抜けて前記シリコン基板、または前記ポリシリコン膜に燐ドーピング処理を行う工程（図１（ｂ））を実施する。

例えば、蓄積電極９のポリシリコンのＨＳＧ１２の表面に０．５〜１．０ｎｍの窒化膜１４を成膜した後、希ガスをベースとしたＰＨ₃、Ｂ₂Ｈ₆等のIII、Ｖ族原子を含んだガスによるプラズマを用いて、高温に加熱された基板への不純物導入を行うと同時にアニール処理を実施し、これにより不純物拡散領域を形成する。

この基板処理方法によれば、蓄積電極９であるポリシリコンのＨＳＧ１２の表面に窒化膜１４が存在し、窒化膜１４を突き抜けてポリシリコン膜に燐ドーピング処理を行うことができると共に、この窒化膜１４が燐の拡散係数が極めて小さいという性質を有することから、窒化膜１４の存在により不純物の外方拡散を抑制することができる。また、被処理基板を７００℃以上に加熱して、被処理基板の加熱と燐ドーピングを同時に行っているので、被処理基板の処理時間の短縮が図れる。

［実施形態２］
図２に、本発明の第２の実施形態を示す。この半導体装置の製造方法は、被処理基板であるシリコン基板、または被処理基板に形成されているポリシリコン膜の表面に窒素元素を含むガスによりプラズマ放電して窒化するプラズマ窒化工程（図２（ａ））と、燐元素を含むガスによりプラズマ放電して、前記プラズマ窒化による窒化膜を突き抜けて前記シリコン基板、または前記ポリシリコン膜に燐ドーピング処理を行う工程（図２（ｂ））と、前記被処理基板をアニールして前記シリコン基板または前記ポリシリコン膜で燐を拡散させるアニール工程（図２（ｃ））とを有し、前記プラズマ窒化工程、前記プラズマ燐ドーピング工程、およびアニール工程を同一処理室にて処理するものである。

例えば、高温に加熱された半導体基板表面に窒素を含んだガスのプラズマにより０．５〜１．０ｎｍの窒化膜を成膜し、その後加熱したままの状態で、希ガスをベースとしたＰＨ₃、Ｂ₂Ｈ₆等のIII、Ｖ族原子を含んだガスによるプラズマを用いて、基板への不純物導入を行うと同時にアニール処理を実施することにより、不純物拡散領域を形成する。

この基板処理方法によれば、窒化膜を形成する工程をプラズマ窒化とすることにより、プラズマ燐ドーピング工程とアニール工程とを同一の処理室で処理することができる。

［実施例］
本発明の実施例を、図５で述べたＤＲＡＭ製造工程を例にして説明する。
図５において、９は蓄積電極としてのｐ型ポリシリコンであり、その表面を粗面化（ＨＳＧ、半球状表面）処理することで表面積を増大させたノンドープのポリシリコン（ＨＳＧ１２）を形成してある。このＨＳＧ１２上に、本発明に従い０．５〜１．０ｎｍの厚さの窒化膜１４を成膜する。

その後、図４に示すＭＭＴプラズマ装置を用い、希ガスベースのＰＨ₃ガスをプラズマ放電することによってリン（Ｐ）イオンを生成し、７００〜９００℃に加熱され電気的にバイアスされたウェハ２００（図４参照）に、このリン（Ｐ）イオンを導入する。ここで窒化膜１４は本処理工程の事前工程に成膜せずとも、同一処理工程で、打ち込み直前に窒素ガスのプラズマ放電により窒化処理しても良い。窒化膜を突き抜けたリン（Ｐ）は、熱によりポリシリコン内部に拡散して行く。この際、ポリシリコン表面近くのリン（Ｐ）は上部の窒化膜により外方拡散することはない。

これによりポリシリコン表面を高濃度に保った状態で蓄積電極を形成することができる。
図４にＭＭＴプラズマ装置の一例を示す。
このＭＭＴプラズマ装置では、気密性を確保した反応室である処理室に半導体ウェハなどの被処理基板を設置し、反応ガスを処理室に導入する。処理室をある一定の圧力に保ち、放電用電極に高周波電力を供給して電界を形成するとともに、磁界をかけてマグネトロン放電を起こしてプラズマを発生させ、このプラズマを用いて基板を処理するようになっている。

これは、図４に示すように、ウェハ（基板）２００を収容する処理室２０１を有する処理容器２０３と、処理室２０１にガス導入口２３４より放電用ガスを供給するシャワーヘッド２３６と、処理室２０１を排気するガス排気口２３５と、ガスを用いて処理室２０１内にプラズマ生成領域２２４を生成するプラズマ生成手段２８０とを有する。

処理容器２０３は下側容器２１１とその上に被せられる上側容器２１０とから成る。
処理容器２０３は、その上部に、反応ガスをシャワー状に供給するシャワー板２４０を備えており、その上に金属製の蓋体２３３が設置される。このシャワー板２４０と蓋体２３３の間には、ガスを導入するバッファ室２３７つまりガス分散室が形成されており、ここでガスが混合できる。

プラズマ生成手段２８０は、供給される反応ガスを励起させる放電手段と、電子をトラップする磁界形成手段とから構成される。
すなわち、処理容器２０３の外側壁には、マグネトロン放電用の高周波電界を形成して、処理容器２０３内に給気されるガスを放電させる、筒状の放電用電極２１５が設けられる。この放電用電極２１５は整合器２７２を介して高周波電源２７３に接続されており、電極に高周波が供給されるようになっている。

同じく処理容器２０３の外側壁には筒状に形成された磁界形成手段２１６が設けられる。この磁界形成手段２１６は、筒状放電用電極２１５を囲むように筒状に配設される。これにより、筒状の放電用電極２１５の軸方向にほぼ平行な成分の磁界を有するような磁力線を、筒状放電用電極２１５内面に沿って筒軸方向に形成するようになっている。

処理室２０１の底側中央には、基板であるウェハ２００を保持するための基板保持手段としてサセプタ２１７が配置されている。サセプタ２１７はウェハ２００を加熱できるように、内部に加熱手段としてのヒータ（図中省略）が一体的に埋め込まれている。サセプタ２１７がサセプタ昇降機構２６８により昇降可能となっている。
サセプタ２１７の内部には、さらにインピーダンスを可変するための電極である第２の電極も装備されており、この第２の電極がインピーダンス可変機構２７４を介して接地されている。インピーダンス可変機構２７４は、コイルや可変コンデンサから構成され、コイルのパターン数や可変コンデンサの容量値を制御することによって、上記電極及びサセプタ２１７を介してウェハ２００の電位を制御できるようになっている。

上述したサセプタ２１７の内部に装備された第２の電極、及びインピーダンス可変機構２７４も上述した放電手段に含まれる。
上記構成の装置により、チャンバ内真空状態で所定のガスを導入し筒状の放電用電極２１５に高周波を印加することで、ドーム状の上側容器２１０内部にプラズマができる。

下側容器２１１内には基板載置台たるサセプタ２１７の上にシリコンウェハなどの被処理ウェハ２００が設置される。上側容器２１０内部に生成されたプラズマは拡散され、被処理ウェハ２００上においてほぼ均一なプラズマ密度となり、均一な処理が可能となる。
図７に、本発明に利用可能な他のＭＭＴプラズマ装置の例を示す。

これは処理室の外側にランプ加熱装置を配置し、光透過性窓を通して内部の被処理基板を加熱するように構成したＭＭＴ装置（ランプ加熱を用いたＭＭＴ装置）の例である。

図７に示すように、上側容器２１０の上部開口２１０ａを被って、光透過性窓を備えた金属製の蓋体２３３が、Ｏリング４０を介して設置されている。この蓋体２３３は、開口を有するアルミニウム合金製の上蓋縁部材４１と、この開口を気密に被う光透過性窓部材４２とから構成されている。

上蓋縁部材４１の上面には、その内側縁に段差部が形成され、ここに光透過性窓部材４２の周縁が、シール部材たるテフロン（登録商標）製シール材及びＯリング４５を介して支持されている。
なお、金属製の蓋体２３３の下面には、上側容器２１０の上部開口２１０ａを被って、反応ガスを側方よりシャワー状に供給するシャワー板２４０が配設されている。

そして、上蓋縁部材４１と共に窓枠を構成するステンレス製の取付部材５１を介して、光透過性窓部材４２の上方に少なくとも１個の加熱ランプから成るランプ加熱装置５０を取り付けられている。
すなわち、この図７のＭＭＴ装置では、蓋体２３３に光透過性窓（正確には光透過性窓部材４２）を設け、その上方、つまり光透過性窓に対応する処理室外側にランプ加熱装置５０を配置し、処理室外から光透過性窓を通して被処理ウェハ２００をランプ加熱する構造としている。

また、上記加熱構造の下では、加熱温度を高くすると、処理室のランプ加熱装置周辺部材、つまり上蓋縁部材４１や光透過性窓部材４２といったランプ加熱装置周辺部材の温度が上昇し、処理容器２０３の密閉構造に寄与しているＯリング４０やＯリング４５にダメージを与え、そのシール機能の寿命を縮める。

そこで、図７に示すように、処理室のランプ加熱装置周辺部材の温度上昇を低減させる手段として、取付部材５１を熱伝導率が低く耐熱性のある材料であるステンレスで構成する。また、処理室の上蓋における光透過性窓の窓枠部分、つまり上蓋縁部材４１内に、冷却液の通路（この実施形態では水路）６１を形成し、ランプ加熱装置５０により加熱されたランプ加熱装置周辺部材（上蓋縁部材４１や光透過性窓部材４２やシャワー板２４０等）の熱を、この冷却液に吸収させて、装置外に汲み出す。これらの手段によりランプ加熱装置周辺部材の温度上昇を低減させている。

上記構造のランプ加熱を用いたＭＭＴ装置（図７）も、本発明の燐ドーピング処理やプラズマ窒化工程において使用することができる。

上記実施例によれば、プラズマドーピングと活性化アニールを同時に実施する場合において、窒化膜１４の存在により不純物の外方拡散を防止することができる。これによりソース／ドレイン領域または蓄積電極の表面が高濃度に保たれ空乏層幅の増加を抑制し、素子の電気特性を向上させることができる。

また上述の実施例においては、プラズマドーピングと活性化アニールを同時に実施しポリシリコンによる蓄積電極を形成する場合について述べたが、本発明はこれに限らず、シリコン中にホウ素（Ｂ）、リン（Ｐ）などのIII、Ｖ族の原子をプラズマにより導入し、かつ同時にアニールを実施するプロセス一般に対して適応し得る。

たとえば、上記実施例では、被処理基板に形成されているポリシリコン膜の表面に窒化膜を形成する場合について説明したが、被処理基板であるシリコン基板に窒化膜を形成して、シリコン基板側への不純物の外方拡散を防止することもできる。

本発明の第一の実施形態に係る製造方法を示す図である。本発明の第二の実施形態に係る製造方法を示す図である。本発明の実施例に係る製造方法の説明に供するＤＲＡＭの蓄積電極部の部分断面図である。本発明の実施例の製造方法で用いたＭＭＴプラズマ装置の図である。本発明の製造方法による製造例としてのＭＯＳ構造部を示す図である。図５のＭＯＳ構造部の蓄積電極とＦＥＴの関係を示す回路図である。本発明の製造方法で用い得る他のＭＭＴプラズマ装置を示す図である。

符号の説明

１ｐ型のシリコン基板
２フィールド酸化膜
３ソース領域
４ドレイン領域
５ゲート酸化膜
６ゲート電極
７層間絶縁膜
８コンタクト孔
９蓄積電極
１１対向電極
１２半球状結晶粒（ＨＳＧ）
１３容量絶縁膜
１４窒化膜

Claims

被処理基板であるシリコン基板、または被処理基板に形成されているポリシリコン膜の表面に窒化膜を形成する工程と、
前記被処理基板を７００℃以上に加熱して燐元素を含むガスによりプラズマ放電して前記窒化膜を突き抜けて前記シリコン基板、または前記ポリシリコン膜に燐ドーピング処理を行う工程を有する
ことを特徴とする半導体装置の製造方法。
被処理基板であるシリコン基板、または被処理基板に形成されているポリシリコン膜の表面に窒素元素を含むガスによりプラズマ放電して窒化するプラズマ窒化工程と、
燐元素を含むガスによりプラズマ放電して、前記プラズマ窒化による窒化膜を突き抜けて前記シリコン基板、または前記ポリシリコン膜に燐ドーピング処理を行う工程と、
前記被処理基板をアニールして前記シリコン基板または前記ポリシリコン膜で燐を拡散させるアニール工程とを有し、
前記プラズマ窒化工程、前記プラズマ燐ドーピング工程、およびアニール工程を同一処理室にて処理することを特徴とする半導体装置の製造方法。