KR20040029129A - 반도체 장치의 제조 방법 및 제조 장치 - Google Patents

반도체 장치의 제조 방법 및 제조 장치 Download PDF

Info

Publication number
KR20040029129A
KR20040029129A KR10-2004-7003058A KR20047003058A KR20040029129A KR 20040029129 A KR20040029129 A KR 20040029129A KR 20047003058 A KR20047003058 A KR 20047003058A KR 20040029129 A KR20040029129 A KR 20040029129A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor device
manufacturing
gas
impurities
Prior art date
Application number
KR10-2004-7003058A
Other languages
English (en)
Other versions
KR100699290B1 (ko
Inventor
무라카와시게미
사토신이치
나카니시도시오
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20040029129A publication Critical patent/KR20040029129A/ko
Application granted granted Critical
Publication of KR100699290B1 publication Critical patent/KR100699290B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

pMOS(11)의 소스 영역(15) 및 드레인 전극(16)을 구성하는 불순물 확산층을 50 nm 정도로 매우 얕게 형성한다. 매우 얕은 불순물 확산층은 저에너지에서의 이온 주입 공정후, RLSA 플라즈마를 이용한 어닐링 공정을 행함으로써 형성된다. 어닐링 공정에서는 RLSA 플라즈마에 의해 실리콘 기판(12) 표면 근방의 실리콘 원자만이 선택적으로 여기되어, 깊이 방향으로의 불순물 확산은 억제된다.

Description

반도체 장치의 제조 방법 및 제조 장치{PRODUCTION METHOD AND PRODUCTION DEVICE FOR SEMICONDUCTOR DEVICE}
최근, IC(Integrated Circuit)의 고집적화 및 고밀도화의 요청으로부터 회로 소자의 미세화가 중요한 과제가 되고 있다. 특히, MOS(Metal-Oxide Semiconductor) 트랜지스터에서는 0.1 ㎛ 정도 이상이 미세화를 진행시키면, 단채널 효과가 현저해져, 임계치 전압의 저하나 오프 특성의 열화 등의 문제가 생긴다. MOS의 단채널 효과를 방지하는 데에는 소스 및 드레인 영역의 각각을 구성하는 불순물 확산층을 얕게 형성하는 것이 유효하다.
불순물 확산층의 형성은 통상 이온화한 불순물을 기판의 표면 영역에 주입하는 이온 주입 공정과, 불순물이 주입된 기판의 표면 영역을 가열하여, 이온 주입에 의해 발생한 격자 결함을 회복시키는 동시에, 주입한 불순물을 결정 격자 위치에 넣어, 전기적으로 활성화시키는 어닐링 공정으로 구성된다. 여기서, 얕은 불순물 확산층의 형성은 이온 주입 공정에서 주입 에너지를 내려 불순물을 주입함으로써 행해진다.
이온 주입 공정후의 어닐링 공정에서는 램프, 레이저 등의 광원으로부터 빛을 이온 주입한 기판에 조사하여, 1000℃ 정도의 고온까지 급속히 가열하는 급속 열처리법이 이용된다. 급속 열처리법(RTA)에서는 기판 표면만을 선택적으로 가열할 수 있기 때문에, 100℃/초 정도로의 고속의 가열이 가능해져, 10초 정도로의 단시간 처리가 가능해진다.
그러나, RTA를 이용하여 고온 단시간의 어닐링을 행한 경우라도, 불순물의 확산을 완전히 억제할 수는 없다. 이러한 불순물의 확산은 불순물 주입층이 어느 정도 깊으면 허용 범위이다. 그러나, 예컨대, 주입층의 깊이가 50 nm 정도로 매우 얕은 경우에는, 가열에 의해 주입층의 깊이보다도 깊게 확산하는 불순물의 양을 무시할 수 없게 된다.
이것은 RTA를 이용한 경우라도 상기와 같은 매우 얕은 깊이 이상의 깊이로 기판이 가열되기 때문이다. 즉, 가열에 의해 주입층보다도 깊은 장소의 실리콘 결정이 여기되어, 불순물이 그 결정중에 이동(확산)한다. 이와 같이 불순물이 확산하여 활성화함으로써, 실질적인 확산 깊이는 의미있는 정도까지 증대하여, 단채널 효과가 방지되지 않는 등 MOS의 신뢰성을 저하시킨다.
이상과 같이, 매우 얕은 불순물 확산층을 형성하는 데에는 기판 표면의 매우 얕은 영역의 실리콘 결정만을 선택적으로 가열(여기)하는 것이 필요하게 된다. 그러나, 이러한 기술은 종래 없었다.
본 발명은 반도체 장치의 제조 방법 및 제조 장치에 관한 것이다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 제조 방법에 의해 제조되는 반도체 장치의 단면도이다.
도 2는 본 발명의 실시예에 따른 반도체 장치의 제조 장치의 구성을 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 어닐링 유닛의 구조를 도시한 도면이다.
도 4는 본 발명의 실시예에 따른 평면 안테나 부재(RLSA)의 구조를 도시한 도면이다.
본 발명은 상기 실상을 감안하여 이루어진 것으로, 신뢰성이 높은 반도체 장치의 제조 방법 및 제조 장치에 관한 것이다.
또한, 본 발명은 매우 얕은 확산층을 신뢰성 높게 형성하는 것이 가능한 반도체 장치의 제조 방법 및 제조 장치에 관한 것이다.
또한, 본 발명은 기판 표면의 실리콘 결정을 선택적으로 여기하는 것이 가능한 반도체 장치의 제조 방법 및 제조 장치에 관한 것이다.
상기 목적을 달성하기 위해서, 본 발명의 제1 관점에 따른 반도체 장치의 제조 방법은,
소정의 가스에 복수의 슬릿을 갖는 평면 안테나 부재로부터 소정 주파수의 마이크로파를 조사하여 플라즈마를 형성하는 플라즈마 생성 단계와;
생성한 플라즈마 중의 활성종을 미리 불순물이 도핑된 기판에 조사하고, 상기 불순물을 활성화하여, 불순물 확산층을 형성하는 확산층 형성 단계
를 포함하는 것을 특징으로 한다.
상기 구성에 있어서, 상기 확산층 형성 단계에서는 상기 기판을 소정 온도로 가열하면서 상기 활성종을 조사하는 것이 바람직하다.
상기 구성에 있어서, 예컨대, 상기 기판은 상기 불순물이 상기 기판의 표면으로부터 50 nm의 깊이로 도핑되어 있고,
상기 확산층 형성 단계에서는 상기 불순물을 활성화하여 상기 기판 표면으로부터 50 nm 이하의 깊이의 불순물 확산층을 형성한다.
상기 구성에 있어서, 상기 가스는 예컨대, 아르곤(Ar), 크립톤(Kr), 크세논(Xe) 중 어느 하나, 또는 이것들의 조합이다.
상기 구성에 있어서, 상기 가스는 수소(H2)를 더 포함하더라도 좋다.
상기 구성에 있어서, 상기 가스는 산소(O2)를 더 포함하더라도 좋다.
상기 목적을 달성하기 위해서, 본 발명의 제2 관점에 따른 반도체 장치의 제조 장치는,
챔버와;
상기 챔버에 소정의 가스를 공급하는 가스 공급부와;
소정의 도파로를 통해 마이크로파를 수신하고, 복수의 슬릿으로부터 상기 마이크로파를 방사하는 평면 안테나와;
상기 평면 안테나에 대향하여 배치되어, 미리 불순물이 도핑된 피처리 기판을 소정의 바이어스 전압을 인가한 상태로 적재하는 동시에 상기 피처리 기판을 가열하는 기판 유지부와;
상기 챔버내의 압력을 소정 범위로 유지하는 감압 배기부와;
상기 가스 공급부에 의해 상기 챔버 내에 공급한 상기 가스를 상기 평면 안테나부로부터의 마이크로파에 의해 플라즈마화하고, 상기 플라즈마 중의 활성종을 상기 기판 유지부에 적재된 상기 피처리 기판에 조사하는 제어 수단
을 포함하며,
상기 제어 수단은 상기 기판 유지부에 의해 소정의 바이어스 전압을 피처리 기판에 인가하여, 상기 활성종에 의해 상기 피처리 기판의 표면을 여기하고, 상기 피처리 기판에 도핑되어 있는 상기 불순물을 활성화하여, 불순물 확산층을 형성하는 것을 특징으로 한다.
본 발명의 실시예에 따른 반도체 장치의 제조 방법 및 제조 장치에 관해서 이하 도면을 참조하여 설명한다.
본 발명의 실시예에 따른 반도체 장치의 제조 방법에 따르면, 예컨대, p 채널형의 MOSFET(Metal 0xide Semiconductor Field Effect Transistor)가 제조된다. 도 1에 본 실시예의 반도체 장치의 제조 방법을 이용하여 제조되는 p 채널 MOS(이하, pMOS)(11)의 구조를 도시한다.
도 1에 도시한 바와 같이 pMOS(11)는 실리콘 기판(12)과, 게이트 절연막(13)과, 게이트 전극(14)으로 구성된다.
실리콘 기판(12)은 에피텍셜 성장 등에 의해 형성된 n형의 기판이다. 실리콘 기판(12)은 SOI(Silicon 0n Insulator) 기판이라도 좋다.
게이트 절연막(13)은 실리콘 기판(12) 위에 형성되어 있다. 게이트 절연막(13)은 실리콘산화막, 실리콘질화막, 실리콘산질화막, 또는 이들과 산화탄탈 등의 고유전률막과의 적층막 등으로 구성된다. 게이트 절연막(13)은 예컨대, 2∼5 nm(20Å∼50Å)의 두께로 형성된다.
게이트 전극(14)은 게이트 절연막(13) 위에 적층되어 있다. 게이트 전극(14)은 불순물이 도입된 폴리실리콘, 알루미늄 등으로 구성된다. 게이트 전극(14)은 예컨대, 0.1 ㎛∼0.3 ㎛(1000Å∼3000Å)의 두께로 형성된다.
실리콘 기판(12)의 표면 영역의 게이트 절연막(13)의 양측에는 소스 영역(15)과 드레인 영역(16)이 형성되어 있다. 소스 영역(15) 및 드레인 영역(16)은 n형의 실리콘 기판(12)에 p형의 불순물을 도입하여 형성된 p형의 불순물 확산 영역이다.
소스 영역(15) 및 드레인 영역(16)은 각각 도시하지 않는 소스 전극 및 드레인 전극에 접속되어 있다. 게이트 전극(14)에 소정의 전압(게이트 전압)이 인가된 때에는 실리콘 기판(12)의 표면 영역에 반전층, 즉 채널(ch)이 형성된다. 소스 전극 및 드레인 전극에 소정의 전압이 인가되어 있는 경우에는 채널(ch)을 통해 소스 영역(15)과 드레인 영역(16) 사이에 전류가 흐른다.
여기서, 소스 영역(15) 및 드레인 영역(16)을 형성하는 불순물 확산층은 각각 기판의 깊이(두께) 방향으로, 예컨대, 2 nm∼50 nm(20Å∼500Å) 이하의 깊이로 매우 얕게 형성되어 있다. 상기 매우 얕은 불순물 확산층은 p형의 불순물(예컨대, 붕소)의 이온 주입, 플라즈마 도핑 등에 의한 이온 주입(불순물 도입), 계속하여어닐링 처리에 의해서 형성된다. 어닐링 처리는 후술하는 레이디얼 라인 슬롯 안테나(Radial Line Slot Antenna: RLSA)를 이용한 마이크로파 플라즈마를 이용하여 형성된다.
다음에, 본 발명의 실시예에 따른 반도체 장치[pMOS(11)]의 제조 방법에 관해서 도면을 참조하여 설명한다.
도 2에 반도체 장치의 제조에 이용하는 제조 장치(100)의 구성을 도시한다.
도 2에 도시한 바와 같이, 제조 장치(100)는 카세트 스테이션(101)과 처리 스테이션(102)으로 구성된다.
카세트 스테이션(101)은 카세트 스테이지(103)와 반송실(104)을 구비한다. 카세트 스테이지(103)에는 소정 매수의 반도체 웨이퍼[이하, 웨이퍼(W)]를 수용할 수 있는 카세트(C)가 적재된다. 카세트 스테이지(103)에는 미처리의 웨이퍼(W)를 수용한 카세트(C)가 적재되는 한편, 처리후의 웨이퍼(W)를 수용한 카세트(C)가 카세트 스테이지(103)로부터 반출된다.
반송실(104)에는 한 쌍의 로더 아암(105, 106)이 배치되어 있다. 로더 아암(105, 106)은 카세트(C)에 수용된 웨이퍼(W)를 처리 스테이션(102)측으로 반입하는 한편, 처리 스테이션(102)측으로부터 처리후의 웨이퍼(W)를 반출하여, 카세트(C)에 수용한다. 반송실(104)의 내부는 청정 공기의 다운플로우에 의해 청정히 유지되고 있다.
처리 스테이션(102)은 진공 플랫폼(107)과, 2기의 로드록 유닛(108, 109)과, 2기의 도핑 유닛(110, 111)과, 2기의 어닐링 유닛(112, 113)으로 구성된다.
대략 육각형의 진공 플랫폼(107)의 주위에는 게이트 밸브를 통해 각 유닛이 연결 또는 차단 가능하게 접속되어 있다. 즉, 처리 스테이션(102)은 클러스터형의 시스템을 구성하고 있다. 진공 플랫폼(107)은 배기 기구를 구비하여, 소정의 진공 상태까지 감압 가능하게 되어 있다. 또한, 게이트 밸브에 의해서 격절된 각 유닛은 각각이 배기 기구를 구비하여, 그 내부에 진공 플랫폼(107)과는 독립된 분위기를 형성할 수 있게 되어 있다.
진공 플랫폼(107)의 중앙에는 한 쌍의 반송 아암(114, 115)이 설치되어, 각 유닛 사이에서의 웨이퍼(W)의 반송을 행한다.
로드록 유닛(108, 109)은 카세트 스테이션(101)의 반송실(104)에 연결 또는 차단 가능하게 접속되어 있다. 로드록 유닛(108, 109)은 처리 스테이션(102)의 웨이퍼 반입용 포트 및 웨이퍼 반출용 포트로서 기능한다. 로더 아암(105, 106)은 카세트 스테이지(103) 위의 카세트(C)에 수용된 웨이퍼(W)를 로드록 유닛(108, 109) 내로 반입한다. 또한, 로더 아암(105, 106)은 로드록 유닛(108, 109)으로부터 처리후의 웨이퍼(W)를 반출하여, 카세트(C)에 수용한다.
도핑 유닛(110, 111)은 일반적인 저에너지 이온 주입 장치, 플라즈마 도핑 장치 등으로 구성된다. 도핑 유닛(110, 111)에 있어서, 실리콘 기판(12)[웨이퍼(W)]에 선택적으로 p형의 불순물을 도입하여, 불순물 주입층을 형성한다.
불순물 도입은 예컨대, 게이트 전극(14)을 마스크로서 자기 정합적으로 행한다. 불순물 도입은 예컨대, 1 ×1013∼5 ×1015cm-2의 도우즈량으로, 예컨대, 2 nm∼50 nm(20Å∼500Å)의 확산 깊이로 행한다. p형의 불순물로서는 붕소(B), 인듐(In) 등을 이용할 수 있다.
어닐링 유닛(112, 113)은 레이디얼 라인 슬롯 안테나(Radial Line Slot Antenna: RLSA)형의 플라즈마 처리 장치이다. 어닐링 유닛(112, 113)은 마이크로파 에너지를 이용하여 처리 가스의 플라즈마를 발생시켜, 이 플라즈마에 의해 도핑후의 실리콘 기판(12)의 표면을 어닐링한다.
도 3에 어닐링 유닛(112, 113)의 단면 구성을 도시한다. 도 3에 도시한 바와 같이, 어닐링 유닛(112, 113)은 대략 원통형 챔버(201)를 구비한다. 챔버(201)는 알루미늄 등으로 구성되어 있다.
챔버(201) 내부의 중앙에는 피처리체인 웨이퍼(W)의 적재대(202)가 배치되어 있다. 적재대(202)에는 도시하지 않는 온도 조절부가 내장되어 있고, 온도 조절부에 의해 웨이퍼(W)는 소정 온도, 예컨대, 실온∼600℃로 가열된다.
또한, 적재대(202)는 소정의 전압을 인가하기 위한 회로를 갖고, 이 회로에 의해 플라즈마 중의 이온을 가속하기 위한 바이어스 전압(예컨대, -50 V∼0 V 정도, 바람직하게는 -20 V∼0 V)을 웨이퍼(W)에 인가한다.
챔버(201)의 측벽에는 적재대(202)의 상면과 거의 동일한 높이에 반입출구(203)가 설치되어 있다. 반입출구(203)는 게이트 밸브(204)를 통해 진공 플랫폼(107)과 접속하고 있다. 게이트 밸브(204)의 개방시에는 반입출구(203)를 통해 웨이퍼(W)의 반입출이 행해진다.
챔버(201)의 저부에는 배기관(205)의 일단이 접속되어 있고, 타단은 진공 펌프 등의 배기 장치(206)에 접속되어 있다. 배기 장치(206) 등에 의해 처리시의 챔버(201)의 내부는 40 Pa∼0.13 kPa(30 mTorr∼1 Torr)가 된다.
챔버(201)의 측부 상측에는 가스 공급관(207)이 설치되어 있다. 가스 공급관(207)은 아르곤(Ar) 가스원(208) 및 질소(N2) 가스원(209)에 접속되어 있다. 가스 공급관(207)은 챔버(201)의 측벽의 주위 방향을 따라서 예컨대, 16개소에 균등하게 배치되어 있다. 이와 같이 배치됨으로써 가스 공급관(207)으로부터 공급되는 가스는 적재대(202) 위의 웨이퍼(W)의 상측에 균등하게 공급된다.
챔버(201)의 상부에는 개구(210)가 설치되어 있다. 개구(210)의 내측에는 창(211)이 설치되어 있다. 창(211)은 투과성 재료, 예컨대, 석영, SiO2계의 유리, Si3N4, NaCl, KCl, LiF, CaF2, BaF2, Al2O3, AlN, MgO 등의 무기물, 또는 폴리에틸렌, 폴리에스테르, 폴리카보네이트, 셀룰로오스아세테이트, 폴리프로필렌, 폴리염화비닐, 폴리염화비닐리덴, 폴리스티렌, 폴리아미드, 폴리이미드 등의 유기물의 필름, 시트로 구성되어 있다.
창(211)의 위에는 예컨대, 레이디얼 라인 슬롯 안테나(이하, RLSA)(212)가 설치되어 있다. RLSA(212)의 위에는 고주파 전원부(213)에 접속된 도파로(214)가 설치되어 있다. 도파로(214)는 RLSA(212)에 하단이 접속된 편평한 원형 도파관(215)과, 원형 도파관(215)의 상면에 일단이 접속된 원통형 도파관(216)과,원통형 도파관(216)의 상면에 접속된 동축 도파 변환기(217)와, 동축 도파 변환기(217)의 측면에 직각으로 일단이 접속되고 타단이 고주파 전원부(213)에 접속된 구형 도파관(218)으로 구성되어 있다. RLSA(212) 및 도파로(214)는 구리판으로 구성되어 있다.
원통형 도파관(216)의 내부에는 동축 도파관(219)이 배치되어 있다. 동축 도파관(219)은 도전성 재료로 이루어지는 축부재로 이루어져, 그 일단이 RLSA(212)의 상면의 거의 중앙에 접속되고, 타단이 원통형 도파관(216)의 상면에 동축형으로 접속되어 있다.
도 4에 RLSA(212)의 평면도를 도시한다. 도 4에 도시한 바와 같이, RLSA(212)는 동심원상에 설치된 복수의 슬롯(212a)을 표면에 구비한다. 각 슬롯(212a)은 대략 사각형의 관통한 홈이며, 인접하는 슬롯(212a)끼리는 서로 직교하여 대략 T의 글자를 형성하도록 배치되어 있다. 슬롯(212a)의 길이나 배열 간격은 고주파 전원부(213)로부터 발생한 고주파의 파장에 따라서 결정되어 있다.
고주파 전원부(213)는 예컨대, 2.45 GHz의 마이크로파를 500 W∼5 kW의 출력으로 발생한다. 고주파 전원부(213)로부터 발생한 마이크로파는 구형 도파관(218) 내를 구형 모드로 전송된다. 또한, 마이크로파는 동축 도파 변환기(217)에서 구형 모드로부터 원형 모드로 변환되어, 원형 모드로 원통형 도파관(216)에 전송된다. 마이크로파는 또한 원형 도파관(215)에서 넓혀진 상태로 전송되어, RLSA(212)의 슬롯(212a)으로부터 방사된다. 방사된 마이크로파는 창(211)을 투과하여 챔버(201)에 도입된다.
챔버(201) 내는 소정의 진공 압력으로 되어 있고, 가스 공급관(207)으로부터 Ar 및 N2의 혼합 가스가 예컨대, Ar/N2=2000(sccm)/200(sccm)으로 챔버(201) 내에 공급된다. 여기서, 유량비는 Ar/N2= 2000/200이나, 1000/100이라도 좋다.
창(211)을 투과한 마이크로파에 의해 챔버(201) 내의 혼합 가스에 고주파 에너지가 전달되어, 고주파 플라즈마가 발생한다. 이 때, 마이크로파를 RLSA(212)의 다수의 슬롯(212a)으로부터 방사하고 있기 때문에 고밀도의 플라즈마가 생성된다. 여기서, RLSA(212)를 이용하여 형성되는 플라즈마 중의 활성종은 0.7∼2 eV 정도의 전자 온도를 갖는다. 이와 같이, RLSA(212)에 따르면 활성이 비교적 온화한 플라즈마 활성종이 생성된다.
생성된 고밀도 플라즈마에의 노출에 의해, 웨이퍼(W) 표면의 어닐링이 행해진다. 즉, 생성한 플라즈마 중의 활성종, 특히 Ar 이온이 웨이퍼(W) 표면의 실리콘 원자에 접촉, 충돌하여, 기판 표면의 실리콘 원자에 에너지를 부여한다. 주어진 에너지는 실리콘 기판(12) 표면의 실리콘 원자로부터 보다 깊은 위치에 있는 실리콘 원자로 전달된다. 이러한 에너지 전달에 의해 소정 깊이의 실리콘 원자(결정)가 여기된다.
불순물 주입층에 있어서도 마찬가지로 실리콘 결정의 여기가 발생한다. 여기에 의해, 주입(도핑)에 의해 흐트러진 실리콘 결정의 재배열(재결정화)이 일어난다. 이에 따라, 주입층의 격자 결함이 저감 또는 소실한다.
이 때, 결정 격자의 재배열과 동시에, 도핑에 의해 도입된 불순물(B 등) 중,소정의 결정 격자 위치에 배치되어 있지 않았던 것도 결정 격자 위치에 들어가, 도펀트로서 활성화된다. 이에 따라, 원하는 전기적 특성을 안정적으로 구비하는 불순물 확산층[소스 영역(15) 및 드레인 영역(16)]을 얻을 수 있다.
여기서, 전술한 바와 같이, RLSA를 이용하여 생성된 플라즈마 활성종은 비교적 낮은 에너지를 갖는다. 이 때문에, 실리콘 기판(12) 표면에의 손상은 피할 수 있다. 또한, 활성종에 의해서 실리콘 결정에 부여되는 에너지는 전달 과정에서 실리콘 결정의 재배열 등으로 소비되어, 표면으로부터 소정 깊이 이상의 깊이에 있는 실리콘 원자에는 전달되지 않는다.
이것으로부터, 플라즈마의 생성 조건을 적당히 조절하여, 주입층의 깊이(50 nm 정도)의 실리콘 원자를 선택적으로 여기시키는 한편, 그 이상의 깊이의 원자는 여기시키지 않는 정도의 에너지를 갖는 활성종을 생성함으로써, 주입층 이상의 깊이에 있어서의 불순물의 확산을 억제할 수 있다.
이하, 본 실시예에 따른 반도체 장치의 제조 방법에 관해서 도 2를 참조하여 설명한다.
우선, 소정 매수의 웨이퍼(W)를 수용한 카세트(C)가 카세트 스테이지(103) 위에 적재된다. 웨이퍼(W)에는 실리콘 기판(12) 위에 게이트 절연막(13)과 게이트 전극(14)이 적층되어 형성되어 있다. 로더 아암(105, 106)은 카세트(C)로부터 웨이퍼(W)를 추출하여, 로드록 유닛(108, 109)에 반입한다.
반입후, 로드록 유닛(108, 109)의 내부는 기밀해져, 진공 플랫폼(107)의 내부에 가까운 압력이 된다. 그 후, 로드록 유닛(108, 109)은 진공 플랫폼측으로 개방된다. 계속해서, 반송 아암(114, 115)은 로드록 유닛(108, 109)으로부터 웨이퍼(W)를 반출한다.
반송 아암(114, 115)은 웨이퍼(W)를 도핑 유닛(110, 111)에 반입한다. 반입후, 게이트 밸브가 폐쇄되어, 도핑 유닛(110, 111) 내는 소정의 압력이 된다. 그 후, 웨이퍼(W)에 대하여 게이트 전극(14)을 마스크로서 자기 정합적으로 불순물 도입이 행해진다. 이에 따라, 게이트 전극(14)의 근방에 소스 영역(15) 및 드레인 영역(16)이 형성된다. 도핑의 종료후, 도핑 유닛(110, 111) 내는 원래의 압력이 되어, 게이트 밸브가 개방된다. 반송 아암(114, 115)은 처리후의 웨이퍼(W)를 반출한다.
계속해서, 웨이퍼(W)는 어닐링 유닛(112, 113) 내로 반입된다. 반입후, 게이트 밸브가 폐쇄되어, 어닐링 유닛(112, 113) 내는 소정의 압력이 된다. 어닐링 유닛(112, 113)에서, RLSA 플라즈마에 의한 어닐링 처리가 웨이퍼(W)에 실시된다. 이에 따라, 불순물의 확산이 억제되고, 불순물 확산층의 깊이를 매우 얕게 유지한 상태로 웨이퍼(W)의 표면 영역은 안정화된다. 어닐링 처리의 종료후, 어닐링 유닛(112, 113) 내는 원래의 압력이 되어, 게이트 밸브가 개방된다. 반송 아암(114, 115)은 처리후의 웨이퍼(W)를 반출한다.
어닐링 처리후의 웨이퍼(W)는 로드록 유닛(108, 109) 내에 반송된다. 그 후, 웨이퍼(W)는 로드록 유닛(108, 109)에의 반입시의 역 공정에 따라서, 카세트(C)에 수용된다. 처리후의 웨이퍼(W)를 소정 매수 수용한 카세트(C)는 반도체 제조 장치(100)로부터 반출된다. 처리후의 웨이퍼(W)에 대해서는, 계속해서, 절연막의형성, 게이트·드레인 전극의 형성 처리가 실시된다. 이상과 같이 하여, pMOS(11)의 제조 공정은 종료한다.
이상 설명한 바와 같이, 본 발명의 실시예에 있어서는, RLSA(212)를 이용하여 생성한 플라즈마 활성종을 실리콘 기판(12)의 표면에 접촉시켜 불순물 확산층을 어닐링하고 있다. 생성한 활성종의 에너지는 실리콘 기판(12) 표면에 손상을 주는 일없이, 또한, 불순물 확산층의 깊이보다 약간 깊은 정도의 실리콘 원자만을 선택적으로 여기하는 정도의 에너지이다.
이상과 같이, RLSA 플라즈마를 이용한 불순물 확산층의 어닐링에서는 기판 표면으로부터 소정 깊이의 실리콘 결정을 선택적으로 여기시켜, 불순물의 확산을 낮게 억제할 수 있다. 따라서, 매우 얕은 불순물 확산층에 있어서도, 그 깊이는 얕게 유지되어, 단채널 효과가 방지된 신뢰성이 높은 pMOS(11)를 얻을 수 있다.
본 발명은 상기 실시예의 설명에 한정되지 않고, 그 응용 및 변형 등은 임의적이다.
상기 실시예에서는 pMOS를 예로서 설명했지만, n채널형의 MOS라도 좋다. 이 경우에는 도펀트로서 n형 불순물, 예컨대, 비소, 인, 안티몬 등을 사용하면 매우 얕게 n형의 불순물 확산층을 형성할 수 있다. 또한, MIS(Mctal Insulator Semiconductor) FET, 또는 CMOS(Complementary MOS) FET 등이라도 좋다.
상기 실시예에서는 반도체 제조 장치(100)는 도핑 유닛(110, 111)과, 플라즈마 어닐링 유닛(112, 113)을 각각 2개의 구비한다고 했다. 그러나, 반도체 제조 장치(100)를 구성하는 유닛의 수 및 배치는 임의적이다.
상기 실시예에서는 어닐링 유닛(112, 113)에 있어서의 어닐링 처리에서는 Ar와 N2의 혼합 가스를 이용하는 것으로 했다. 그러나, Ar 대신에 크립톤(Kr), 크세논(Xe) 등을 단독으로, 또는 혼합하여 이용하더라도 좋다.
또한, N2대신에 O2를 이용하더라도 좋다. 또한, H2, O2등을 첨가하더라도 좋다. 특히, H2를 첨가한 경우, H2로부터 발생하는 H 라디칼은 Si의 댕글링 결합과 결합하여, 형성되는 실리콘 산화막을 안정화시켜, 막질을 향상시킬 수 있다.
본 발명에 따르면 신뢰성이 높은 반도체 장치의 제조 방법 및 제조 장치를 제공할 수 있다.
본 발명은 반도체 장치의 제조에 유용하다.
본 발명은 2001년 8월 29일에 출원된 일본국 특허 출원 2001-260180호에 기초하며, 그 명세서, 특허청구의 범위, 도면 및 요약서를 포함한다. 상기 출원에 있어서의 개시는 본 명세서 중에 그 전체가 참조로서 포함된다.

Claims (17)

  1. 소정의 가스에 복수의 슬릿을 갖는 평면 안테나 부재(212)로부터 소정 주파수의 마이크로파를 조사하여 플라즈마를 형성하는 플라즈마 생성 단계와;
    생성한 플라즈마 중의 활성종을 미리 불순물이 도핑된 기판(W)에 조사하고, 상기 불순물을 활성화하여, 불순물 확산층을 형성하는 확산층 형성 단계
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 확산층 형성 단계는 상기 기판(W)을 소정 온도로 가열하면서 상기 활성종을 조사하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 기판(W)은 상기 불순물이 상기 기판(W)의 표면으로부터 50 nm의 깊이로 도핑되어 있고,
    상기 확산층 형성 단계는 상기 불순물을 활성화하여 상기 기판(W) 표면으로부터 50 nm 이하의 깊이의 불순물 확산층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제2항에 있어서, 상기 기판(W)은 상기 불순물이 상기 기판(W)의 표면으로부터 50 nm의 깊이로 도핑되어 있고,
    상기 확산층 형성 단계는 상기 불순물을 활성화하여 상기 기판(W) 표면으로부터 50 nm 이하의 깊이의 불순물 확산층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 가스는 아르곤(Ar), 크립톤(Kr), 크세논(Xe) 중의 어느 하나, 또는 이것들의 조합인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제2항에 있어서, 상기 가스는 아르곤(Ar), 크립톤(Kr), 크세논(Xe) 중의 어느 하나, 또는 이것들의 조합인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제3항에 있어서, 상기 가스는 아르곤(Ar), 크립톤(Kr), 크세논(Xe) 중의 어느 하나, 또는 이것들의 조합인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제4항에 있어서, 상기 가스는 아르곤(Ar), 크립톤(Kr), 크세논(Xe) 중의 어느 하나, 또는 이것들의 조합인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제5항에 있어서, 상기 가스는 수소(H2)를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제6항에 있어서, 상기 가스는 수소(H2)를 더 포함하는 것을 특징으로 하는반도체 장치의 제조 방법.
  11. 제7항에 있어서, 상기 가스는 수소(H2)를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제8항에 있어서, 상기 가스는 수소(H2)를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제5항에 있어서, 상기 가스는 산소(O2)를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제6항에 있어서, 상기 가스는 산소(O2)를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제7항에 있어서, 상기 가스는 산소(O2)를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제8항에 있어서, 상기 가스는 산소(O2)를 더 포함하는 것을 특징으로 하는반도체 장치의 제조 방법.
  17. 챔버(201)와;
    상기 챔버(201)에 소정의 가스를 공급하는 가스 공급부(207)와;
    소정의 도파로(214)를 통해 마이크로파를 수신하고, 복수의 슬릿(212a)으로부터 상기 마이크로파를 방사하는 평면 안테나(212)와;
    상기 평면 안테나(212)에 대향하여 배치되어, 미리 불순물이 도핑된 피처리 기판(W)을 소정의 바이어스 전압을 인가한 상태로 적재하는 동시에 상기 피처리 기판(W)을 가열하는 기판 유지부(202)와;
    상기 챔버(201) 내의 압력을 소정 범위로 유지하는 감압 배기부(206)와;
    상기 가스 공급부(207)에 의해 상기 챔버(201) 내에 공급한 상기 가스를 상기 평면 안테나(212)로부터의 마이크로파에 의해 플라즈마화하고, 상기 플라즈마 중의 활성종을 상기 기판 유지부(202)에 적재된 상기 피처리 기판(W)에 조사하는 제어 수단을 포함하며,
    상기 제어 수단은 상기 기판 유지부(202)에 의해 소정의 바이어스 전압을 피처리 기판(W)에 인가하여, 상기 활성종에 의해 상기 피처리 기판(W)의 표면을 여기하고, 상기 피처리 기판(W)에 도핑되어 있는 상기 불순물을 활성화하여, 불순물 확산층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 장치(112,113).
KR1020047003058A 2001-08-29 2002-08-29 반도체 장치의 제조 방법 및 제조 장치 KR100699290B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00260180 2001-08-29
JP2001260180A JP4090225B2 (ja) 2001-08-29 2001-08-29 半導体装置の製造方法、及び、基板処理方法
PCT/JP2002/008736 WO2003019636A1 (fr) 2001-08-29 2002-08-29 Procede et dispositif de production de dispositif a semiconducteur

Publications (2)

Publication Number Publication Date
KR20040029129A true KR20040029129A (ko) 2004-04-03
KR100699290B1 KR100699290B1 (ko) 2007-03-26

Family

ID=19087420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047003058A KR100699290B1 (ko) 2001-08-29 2002-08-29 반도체 장치의 제조 방법 및 제조 장치

Country Status (5)

Country Link
US (1) US20040241968A1 (ko)
JP (1) JP4090225B2 (ko)
KR (1) KR100699290B1 (ko)
TW (1) TW559909B (ko)
WO (1) WO2003019636A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI225668B (en) 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
WO2003098678A1 (fr) * 2002-05-16 2003-11-27 Tokyo Electron Limited Procede de traitement de substrat
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP2005277220A (ja) 2004-03-25 2005-10-06 Matsushita Electric Ind Co Ltd 不純物導入方法、不純物導入装置およびこの方法を用いて形成された半導体装置
US20060035449A1 (en) * 2004-08-10 2006-02-16 Yoo Woo S Method of forming ultra shallow junctions
US7393761B2 (en) * 2005-01-31 2008-07-01 Tokyo Electron Limited Method for fabricating a semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4303455A (en) * 1980-03-14 1981-12-01 Rockwell International Corporation Low temperature microwave annealing of semiconductor devices
JPS5885538A (ja) * 1981-11-18 1983-05-21 Hitachi Ltd 半導体装置の製造方法
US4618381A (en) * 1983-05-26 1986-10-21 Fuji Electric Corporate Research And Development Ltd. Method for adding impurities to semiconductor base material
JPS60263438A (ja) * 1984-06-11 1985-12-26 Nippon Telegr & Teleph Corp <Ntt> アニ−リング方法及びアニ−リング装置
JP2920546B2 (ja) * 1989-12-06 1999-07-19 セイコーインスツルメンツ株式会社 同極ゲートｍｉｓトランジスタの製造方法
US5851906A (en) * 1995-08-10 1998-12-22 Matsushita Electric Industrial Co., Ltd. Impurity doping method
WO1998033362A1 (fr) * 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma
DE69807006T2 (de) * 1997-05-22 2003-01-02 Canon K.K., Tokio/Tokyo Plasmabehandlungsvorrichtung mit einem mit ringförmigem Wellenleiter versehenen Mikrowellenauftragsgerät und Behandlungsverfahren
JP3430053B2 (ja) * 1999-02-01 2003-07-28 東京エレクトロン株式会社 プラズマ処理装置
JP3384795B2 (ja) * 1999-05-26 2003-03-10 忠弘 大見 プラズマプロセス装置
US20020104481A1 (en) * 2000-12-06 2002-08-08 Chiang Tony P. System and method for modulated ion-induced atomic layer deposition (MII-ALD)

Also Published As

Publication number Publication date
JP2003068666A (ja) 2003-03-07
WO2003019636A1 (fr) 2003-03-06
KR100699290B1 (ko) 2007-03-26
US20040241968A1 (en) 2004-12-02
JP4090225B2 (ja) 2008-05-28
TW559909B (en) 2003-11-01

Similar Documents

Publication Publication Date Title
US7622343B2 (en) Laser processing method, method for forming a flash memory, insulated gate semiconductor device and method for forming the same
US8207044B2 (en) Methods for oxidation of a semiconductor device
US7645709B2 (en) Methods for low temperature oxidation of a semiconductor device
US7479466B2 (en) Method of heating semiconductor wafer to improve wafer flatness
US20060205192A1 (en) Shallow-junction fabrication in semiconductor devices via plasma implantation and deposition
US8435906B2 (en) Methods for forming conformal oxide layers on semiconductor devices
KR100699290B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
US6878415B2 (en) Methods for chemical formation of thin film layers using short-time thermal processes
US7235450B2 (en) Methods for fabricating semiconductor devices
JP4964736B2 (ja) プラズマ処理装置
US5851906A (en) Impurity doping method
JPWO2004023549A1 (ja) 半導体装置及びその製造方法
JPH09115852A (ja) 不純物導入装置及び不純物導入方法
US20010037939A1 (en) Impurity introducing apparatus and method
KR100913324B1 (ko) 반도체 장치의 실리사이드막 형성 방법
TWI442474B (zh) 用於在半導體裝置上形成共形氧化層的方法
JP3908905B2 (ja) 半導体装置の作製方法
JP3992650B2 (ja) 半導体装置
JP2004047948A (ja) 半導体装置の製造方法及び半導体製造装置
KR20050104208A (ko) 반도체 소자 제조방법
JP2004014836A (ja) 半導体装置及び半導体装置の製造方法
KR20050011436A (ko) 반도체 소자 제조방법
JP2001203355A (ja) 半導体装置
JP2001203354A (ja) 半導体装置およびメモリ装置
JP2004297077A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee