JPS60263438A - アニ−リング方法及びアニ−リング装置 - Google Patents
アニ−リング方法及びアニ−リング装置Info
- Publication number
- JPS60263438A JPS60263438A JP59119631A JP11963184A JPS60263438A JP S60263438 A JPS60263438 A JP S60263438A JP 59119631 A JP59119631 A JP 59119631A JP 11963184 A JP11963184 A JP 11963184A JP S60263438 A JPS60263438 A JP S60263438A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- annealing
- heater
- heating
- defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000137 annealing Methods 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims description 10
- 230000007547 defect Effects 0.000 abstract description 11
- 229910001120 nichrome Inorganic materials 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000110 cooling liquid Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、グロー放電により生成した高エネルギのイオ
ンを基板の表面に衝突させることにより行うアニーリン
グを、すぐれたアニーリング特性（十分欠陥を少なくし
、移動度を大きくする）を有して、短時間で行えること
を可能としたアニーリング方法、ならびにアニーリング
装置に関Ｔる（２） もので、例えば、半導体素子の製作に適用できる。
ンを基板の表面に衝突させることにより行うアニーリン
グを、すぐれたアニーリング特性（十分欠陥を少なくし
、移動度を大きくする）を有して、短時間で行えること
を可能としたアニーリング方法、ならびにアニーリング
装置に関Ｔる（２） もので、例えば、半導体素子の製作に適用できる。
半導体素子を製作するには、薄膜の形成、微細加工や不
純物導入と並んで、アニーリングが不可欠である。この
アニーリングは、半導体基板や薄膜の結晶化や結晶粒の
粗大化を目的としたり、あるいは、導入された不純物原
子の活性化等を狙いとしている。従来、このアニーリン
グは所定の温度に設定した炉中に、処理を施す基板ごと
、所望の時間放置することにより行われていた。しかし
なから、この炉中でのアニーリングの方法は、極めで短
時間でのアニーリングが困難なことや、基板全体が加熱
されるために、処理を施したい表面近傍のみの選択的ア
ニーリングが行えない欠点を有している。このことによ
り、半導体から成る基板に導入された不純物原子のａｔ
ａｔや濃度分布が変動じたり、基板中に欠陥が導入され
る。このこと（ １から、炉中アニーリング法は、近年発展の著しい半導
体素子の製作には不適切となり、抜本的対策がめられて
いた。
純物導入と並んで、アニーリングが不可欠である。この
アニーリングは、半導体基板や薄膜の結晶化や結晶粒の
粗大化を目的としたり、あるいは、導入された不純物原
子の活性化等を狙いとしている。従来、このアニーリン
グは所定の温度に設定した炉中に、処理を施す基板ごと
、所望の時間放置することにより行われていた。しかし
なから、この炉中でのアニーリングの方法は、極めで短
時間でのアニーリングが困難なことや、基板全体が加熱
されるために、処理を施したい表面近傍のみの選択的ア
ニーリングが行えない欠点を有している。このことによ
り、半導体から成る基板に導入された不純物原子のａｔ
ａｔや濃度分布が変動じたり、基板中に欠陥が導入され
る。このこと（ １から、炉中アニーリング法は、近年発展の著しい半導
体素子の製作には不適切となり、抜本的対策がめられて
いた。
（６）
この対策として、高エネルギのイオンを基板の表面に衝
突させて、短時間で基板の表面近傍のみを選択的にアニ
ーリングする方法も開発されている。以下、イオンを照
射するアニーリング方法の原理と装置を説明し、その問
題点を述べる。
突させて、短時間で基板の表面近傍のみを選択的にアニ
ーリングする方法も開発されている。以下、イオンを照
射するアニーリング方法の原理と装置を説明し、その問
題点を述べる。
第３図は、高エネルギのイオンを照射することにより行
うアニーリング装置の概略図である。真 ゛空槽１１．
支持台（電極）１２．基板支持台１２上に設置した基板
１′５の表面（二平行な磁界成分を有する磁石１４が備
えられている。また、基板１３の表面に有効に磁界を印
加するためイニ、ポールピース１５が設けである。この
装置を一度排気した後、ＡγやＮｅ等の不活性ガスもし
くは０２やＮ２等の活性ガスを０．１Ｐα〜１００Ｐα
の範囲の圧力だけ導入し、基板支持台に外部から数６ｖ
乃至数ｋＶの高周波電圧もしくは負電圧を印加するとグ
ロー放電が起き、プラズマ１６が形成される。このプラ
ズマの密度は、磁界が基板に平行となる領域１７におい
て極めて高くなる（磁界の強さは１００ガワス乃至１Ｋ
がクス程度）。このことは、通常薄膜形成の（４） ために用いられるマグネトロンスパッタリング電極の場
合と同じである。このために、上述の磁界が基板に平行
となる領域において、数百ｅＶ乃至数ｋｅＶのエネルギ
を有する、高密度のイオンが基板の表面に衝突する。こ
の結果、このイオンのエネルギにより、基板表面のアニ
ーリングが短時間で行え、特に、磁界が平行となる基板
表面では、顕著な効果がある。
うアニーリング装置の概略図である。真 ゛空槽１１．
支持台（電極）１２．基板支持台１２上に設置した基板
１′５の表面（二平行な磁界成分を有する磁石１４が備
えられている。また、基板１３の表面に有効に磁界を印
加するためイニ、ポールピース１５が設けである。この
装置を一度排気した後、ＡγやＮｅ等の不活性ガスもし
くは０２やＮ２等の活性ガスを０．１Ｐα〜１００Ｐα
の範囲の圧力だけ導入し、基板支持台に外部から数６ｖ
乃至数ｋＶの高周波電圧もしくは負電圧を印加するとグ
ロー放電が起き、プラズマ１６が形成される。このプラ
ズマの密度は、磁界が基板に平行となる領域１７におい
て極めて高くなる（磁界の強さは１００ガワス乃至１Ｋ
がクス程度）。このことは、通常薄膜形成の（４） ために用いられるマグネトロンスパッタリング電極の場
合と同じである。このために、上述の磁界が基板に平行
となる領域において、数百ｅＶ乃至数ｋｅＶのエネルギ
を有する、高密度のイオンが基板の表面に衝突する。こ
の結果、このイオンのエネルギにより、基板表面のアニ
ーリングが短時間で行え、特に、磁界が平行となる基板
表面では、顕著な効果がある。
上述の説明から分るように、従来からのイオン照射によ
るアニーリング方法（二よっても、基板の表面近傍のア
ニーリングを、短時間で行うことはできる。
るアニーリング方法（二よっても、基板の表面近傍のア
ニーリングを、短時間で行うことはできる。
しかし、従来のイオン照射によるアニーリング方法にお
いては、基板表面が極めて高温度であるにもかかわらず
、基板全体の温度は高くなく、基板内部での応力は著し
くなる。このためＣ二、基板が割れたり、あるいは、基
板内部に歪みが残存する〇一方、アニーリングが施され
た基板表面層においても、高温度からの急激な冷却に伴
い、多く（５） の欠陥が残る。この欠陥は、アニーリング後に、再び、
アニーリングに必要な温度よりも低い温度での熱処理に
より除去される。例えば、Ｓｔ膜もしくはＳｉ基板を上
述の方法でアニーリングした際に生じた欠陥の除去には
、５００℃乃至８００℃の温度の熱処理を必要とする。
いては、基板表面が極めて高温度であるにもかかわらず
、基板全体の温度は高くなく、基板内部での応力は著し
くなる。このためＣ二、基板が割れたり、あるいは、基
板内部に歪みが残存する〇一方、アニーリングが施され
た基板表面層においても、高温度からの急激な冷却に伴
い、多く（５） の欠陥が残る。この欠陥は、アニーリング後に、再び、
アニーリングに必要な温度よりも低い温度での熱処理に
より除去される。例えば、Ｓｔ膜もしくはＳｉ基板を上
述の方法でアニーリングした際に生じた欠陥の除去には
、５００℃乃至８００℃の温度の熱処理を必要とする。
このように、従来からのイオン照射によるアニーリング
方法では、それにより製作される素子、例えば半導体素
子の信頼性が損れたり、余計な工程を必要とするために
、高価になる欠点があった。
方法では、それにより製作される素子、例えば半導体素
子の信頼性が損れたり、余計な工程を必要とするために
、高価になる欠点があった。
本発明は、これらの欠点を除去するために、アニーリン
グの際ζ二、ヒータ等により基板を３００〜８００℃に
加熱せしめる。これＣ二より、基板の割れを防ぎ、基板
の内部の否みを軽減でき、さらにアニーリング層におけ
る欠陥をも少なくできる。
グの際ζ二、ヒータ等により基板を３００〜８００℃に
加熱せしめる。これＣ二より、基板の割れを防ぎ、基板
の内部の否みを軽減でき、さらにアニーリング層におけ
る欠陥をも少なくできる。
第１図は、本発明の一実施例を示すアニーリング装置の
図である。第６図に示した従来からのアニーリング装置
と同様に、このアニーリング装置（６） は真空槽２１、支持台（電極でもある）２２、基板（例
えばＳｉ等熱に強い基板）２３、基板２５の表面に沿う
磁界成分を持つ磁石２４、ポールピース２５を有する。
図である。第６図に示した従来からのアニーリング装置
と同様に、このアニーリング装置（６） は真空槽２１、支持台（電極でもある）２２、基板（例
えばＳｉ等熱に強い基板）２３、基板２５の表面に沿う
磁界成分を持つ磁石２４、ポールピース２５を有する。
しかしながら、第３図のものと異なる点は、基板を設置
する支持台（電極）２２の内部に、基板加熱用のヒータ
２８ヲ内蔵していることである。
する支持台（電極）２２の内部に、基板加熱用のヒータ
２８ヲ内蔵していることである。
このヒータとしては、ニクロム線等から成る抵抗加熱に
よるものが簡便である。このような装置を用いると、第
５図を用いて説明したのと同じ原理により、短時間（２
〜３秒乃至数十秒）で、基板の表面のみを選択的にアニ
ーリングが行え、さらに、基板内部に歪みやアニーリン
グ層に欠陥を残したりすることなく処理が行える。アニ
ーリング可能な表面層は、例として１０〜１５μｍ程度
の厚さの表面近傍領域である。
よるものが簡便である。このような装置を用いると、第
５図を用いて説明したのと同じ原理により、短時間（２
〜３秒乃至数十秒）で、基板の表面のみを選択的にアニ
ーリングが行え、さらに、基板内部に歪みやアニーリン
グ層に欠陥を残したりすることなく処理が行える。アニ
ーリング可能な表面層は、例として１０〜１５μｍ程度
の厚さの表面近傍領域である。
基板を加熱できるよう（二する、本発明の他の実施例を
第２図に示す。本実施例では、基板に対しｉ て、基板
の被アニーリング面側に、基板加熱用のヒータ３９ヲ具
備している。この場合のヒータとしては、抵抗加熱によ
るものも良いが、ハロゲンラ（７） ンブ等の放電（二よる加熱方式でも、すぐれた特性が得
られる。このように、基板前面から加熱することにより
、基板裏面から加熱する場合（第１図のもの）に比べて
、均一な基板温度となり、さらに、その温度をも精度良
く制御できる。この結果、アニーリング特性がさらに改
善できる。なお、第２図に示した装置は、真空槽３１、
支持台（電極）３２、基板３６、磁石′５４、ポールピ
ース３５を有し、さらに、アニーリングの原理も、第１
図の場合と同様である。
第２図に示す。本実施例では、基板に対しｉ て、基板
の被アニーリング面側に、基板加熱用のヒータ３９ヲ具
備している。この場合のヒータとしては、抵抗加熱によ
るものも良いが、ハロゲンラ（７） ンブ等の放電（二よる加熱方式でも、すぐれた特性が得
られる。このように、基板前面から加熱することにより
、基板裏面から加熱する場合（第１図のもの）に比べて
、均一な基板温度となり、さらに、その温度をも精度良
く制御できる。この結果、アニーリング特性がさらに改
善できる。なお、第２図に示した装置は、真空槽３１、
支持台（電極）３２、基板３６、磁石′５４、ポールピ
ース３５を有し、さらに、アニーリングの原理も、第１
図の場合と同様である。
第１図や第２図に示したアニーリング装置Ｃ二於ける磁
石の温度上昇に伴う装置の信頼性の低下や不安定なアニ
ーリング特性を防止するために、磁石を流水等冷却用液
体を流すことにより冷却する手段を、加熱用ヒータとは
別個に設置することは有益である（磁石の温度が上昇す
ると磁束密度が小さくなる）。このようにすることによ
り、丁ぐれたアニーリング特性が得られるばかりでなく
、装置の信頼性が向上できる。
石の温度上昇に伴う装置の信頼性の低下や不安定なアニ
ーリング特性を防止するために、磁石を流水等冷却用液
体を流すことにより冷却する手段を、加熱用ヒータとは
別個に設置することは有益である（磁石の温度が上昇す
ると磁束密度が小さくなる）。このようにすることによ
り、丁ぐれたアニーリング特性が得られるばかりでなく
、装置の信頼性が向上できる。
第１図や第２図（二示した本発明によれば、基板（８）
（例えば１ｒｎｍ 以上の厚さのＳｉ基板）の割れを防
げ、基板内部の歪みを軽減でき、さらＣ：、アニーリン
グ層における欠陥をも少なくできる。この結果、これに
より形成できる素子の価格を低くでき、また、その信頼
性を向上できる。
げ、基板内部の歪みを軽減でき、さらＣ：、アニーリン
グ層における欠陥をも少なくできる。この結果、これに
より形成できる素子の価格を低くでき、また、その信頼
性を向上できる。
なお、本発明における基板温度として、′５００℃乃至
８００℃が最適である。６００℃より低いと、充分なア
ニーリング特性が得られない。例えばＳＬ基板温度を室
温にすると、アニーリングで一担抵抗が減少しても時間
とともに抵抗が上昇する現象が生ずる等で十分なアニー
リング特性が得られない。一方、８００°Ｃより高い温
度では、基板に導入された不純物の濃度やその分布が変
動してしまったり、基板内に新たに欠陥が誘発される。
８００℃が最適である。６００℃より低いと、充分なア
ニーリング特性が得られない。例えばＳＬ基板温度を室
温にすると、アニーリングで一担抵抗が減少しても時間
とともに抵抗が上昇する現象が生ずる等で十分なアニー
リング特性が得られない。一方、８００°Ｃより高い温
度では、基板に導入された不純物の濃度やその分布が変
動してしまったり、基板内に新たに欠陥が誘発される。
以上本発明について８番基板（二ついて示したが、本発
明はＧａＡ、？系の半導体基板あるいはｓｉ、ａｓ。
明はＧａＡ、？系の半導体基板あるいはｓｉ、ａｓ。
Ｃｄ、Ｔａ、Ｔｇ等の薄膜を形成した石英基板等広く適
用できる。
用できる。
以上説明したように、本発明では基板を加熱しく９）
た状態でアニーリングが行えるために、基板の割れを防
ぎ、基板の内部の歪みを軽減でき、さらζニアニーリン
グ層における欠陥をも少なくでき、半導体素子の信頼性
を向上し、さらに、安価とすることができる利点がある
。
ぎ、基板の内部の歪みを軽減でき、さらζニアニーリン
グ層における欠陥をも少なくでき、半導体素子の信頼性
を向上し、さらに、安価とすることができる利点がある
。
第１図と第２図−は、それぞれ本発明のアニーリング方
法を実施するための第１及び第２の実施例のアニーリン
グ装置の概略図、 第３図は、従来からのアニーリング方法を実施するため
の、従来からのアニーリング装置の概略図。 １１ 、２１ 、３１・・・真空槽、１２ 、２２ 、
３２・・・支持台（電極）、１３ 、２５ 、３３・・
・基板、１４ 、２４，５４・・・磁石、１５ 、２５
、３５・・・ポールピース、１６・・・プラズマ、１
７・・・高濃度なプラズマ領域、２８．３９・・・ヒー
タ 特許出願人 日本電信電話公社 代理人 弁理士 玉蟲久五部（外２名）（１０）
法を実施するための第１及び第２の実施例のアニーリン
グ装置の概略図、 第３図は、従来からのアニーリング方法を実施するため
の、従来からのアニーリング装置の概略図。 １１ 、２１ 、３１・・・真空槽、１２ 、２２ 、
３２・・・支持台（電極）、１３ 、２５ 、３３・・
・基板、１４ 、２４，５４・・・磁石、１５ 、２５
、３５・・・ポールピース、１６・・・プラズマ、１
７・・・高濃度なプラズマ領域、２８．３９・・・ヒー
タ 特許出願人 日本電信電話公社 代理人 弁理士 玉蟲久五部（外２名）（１０）
Claims (1)
- 【特許請求の範囲】 （１） 真空槽内にアニーリングを施す基板を配し、該
基板の表面に沿う方向の成分を有する磁界を与えた状態
で、ガスのグロー放電を生ぜしめ、該グロー放電により
得られた高エネルギを有するイオンを前記基板に衝突さ
せることによって、前記基板をアニーリングするに際し
、該基板を６００℃乃至８００℃に加熱することを特徴
とするアニーリング方法。 （２） アニーリングを施す基板が配され、かつ、グロ
ー放電されるガスが導入される真空槽と、前記基板の表
面に沿う成分を有する磁界を与える手段と、前記真空槽
内に配した基板上の空間領域に前記ガスのグロー放電を
生成させる手段とを具備するアニーリング装置において
、さらＣ二前記基板を、３００℃乃至８００℃に加熱す
る手段（１） が具備されていることを特徴とするアニーリング装置。 （５） 前記加熱する手段が基板を設置する支持台に内
蔵されたヒータであることを特徴とする特許請求の範囲
第２項記載のアニーリング装置。 【４） 前記加熱する手段が基板に対して、基板の被ア
ニーリング面側に配された基板加熱用のヒータであるこ
とを特徴とする特許請求の範囲第２項記載のアニーリン
グ装置。 （５）前記磁界を与える手段が冷却されることを特徴と
する特許請求の範囲第２項乃至＄４項のいずれかに記載
のアニーリング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59119631A JPS60263438A (ja) | 1984-06-11 | 1984-06-11 | アニ−リング方法及びアニ−リング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59119631A JPS60263438A (ja) | 1984-06-11 | 1984-06-11 | アニ−リング方法及びアニ−リング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60263438A true JPS60263438A (ja) | 1985-12-26 |
Family
ID=14766222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59119631A Pending JPS60263438A (ja) | 1984-06-11 | 1984-06-11 | アニ−リング方法及びアニ−リング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60263438A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003019636A1 (fr) * | 2001-08-29 | 2003-03-06 | Tokyo Electron Limited | Procede et dispositif de production de dispositif a semiconducteur |
-
1984
- 1984-06-11 JP JP59119631A patent/JPS60263438A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003019636A1 (fr) * | 2001-08-29 | 2003-03-06 | Tokyo Electron Limited | Procede et dispositif de production de dispositif a semiconducteur |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2687966B2 (ja) | 半導体装置の製造方法 | |
| JPH10284475A (ja) | 処理方法 | |
| JPS60263438A (ja) | アニ−リング方法及びアニ−リング装置 | |
| JPS6187868A (ja) | 薄膜形成方法および装置 | |
| JPH03108716A (ja) | 半導体集積回路装置の加熱処理方法 | |
| JP3078853B2 (ja) | 酸化膜形成方法 | |
| JPH04193953A (ja) | 硬質カーボン膜の形成方法及び形成装置 | |
| JPS6221209A (ja) | 高周波アニ−ル方法 | |
| JPS58102521A (ja) | 半導体装置の製造方法 | |
| JP3077516B2 (ja) | プラズマ処理装置 | |
| JPH0282578A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62243765A (ja) | 薄膜形成時における残留応力緩和方法 | |
| JPS6314862A (ja) | 表面処理装置 | |
| JP2594935B2 (ja) | スパツタ成膜方法と装置 | |
| JPS60263439A (ja) | アニ−リング方法及びアニ−リング装置 | |
| JPH06342757A (ja) | レーザー処理装置 | |
| JP3196231B2 (ja) | 水素プラズマ処理装置および水素プラズマ処理方法 | |
| JPH0647725B2 (ja) | 非晶質タングステン化合物膜の内部応力低減方法 | |
| JPS5821423B2 (ja) | 半導体装置の処理方法 | |
| JPS6074534A (ja) | 薄膜形成方法 | |
| JPH03162565A (ja) | シリコン薄膜の製造方法 | |
| JPH076916A (ja) | 希土類合金硬磁性薄膜及びその製造方法 | |
| JPH0254770A (ja) | 薄膜形成方法 | |
| JPH08293467A (ja) | 半導体の作製方法 | |
| JPS61198636A (ja) | 薄膜形成装置 |