JPS58102521A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58102521A JPS58102521A JP20125481A JP20125481A JPS58102521A JP S58102521 A JPS58102521 A JP S58102521A JP 20125481 A JP20125481 A JP 20125481A JP 20125481 A JP20125481 A JP 20125481A JP S58102521 A JPS58102521 A JP S58102521A
- Authority
- JP
- Japan
- Prior art keywords
- holder
- silicon
- substrate
- treatment
- sputter etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野一
本化＃４は半導体装置の製造方法、特に逆スパツタ前処
理と蒸着或いはスパッタによる金属膜被着とを連続して
行なう方法の改良に関する〇（２）技術の背景 半導体装置製造においては、半導体基板上へ電極配線層
を形成するため真空蒸着中メバッタリングによる金属簿
膜の植着工程が普通性なわれている。その場合、電極層
と基板半導体との接触特性は界面の清浄度によりて大き
く影響されるため、基板に対し前処理を施すのが普通で
ある。従来多用されて来たのはウェット前処塩であるが
、ＰＳＧの絶縁膜を用かた場合ウェットエッチは制約が
多く適当でない０又、処理能率向上のため連続−慣した
工程とするのにはドライ前処理を採用するのが望ｔしい
０ ドライ処理としては、プラズマ処理。
理と蒸着或いはスパッタによる金属膜被着とを連続して
行なう方法の改良に関する〇（２）技術の背景 半導体装置製造においては、半導体基板上へ電極配線層
を形成するため真空蒸着中メバッタリングによる金属簿
膜の植着工程が普通性なわれている。その場合、電極層
と基板半導体との接触特性は界面の清浄度によりて大き
く影響されるため、基板に対し前処理を施すのが普通で
ある。従来多用されて来たのはウェット前処塩であるが
、ＰＳＧの絶縁膜を用かた場合ウェットエッチは制約が
多く適当でない０又、処理能率向上のため連続−慣した
工程とするのにはドライ前処理を採用するのが望ｔしい
０ ドライ処理としては、プラズマ処理。
イオｙ建すング処理、逆スパッタ処理等があるが、材質
、物質に依らず表面をエツチングし清浄化するという観
点では逆スパツタ処理を上記Ｏ前処理として用いるのが
最も有効と考えられる。
、物質に依らず表面をエツチングし清浄化するという観
点では逆スパツタ処理を上記Ｏ前処理として用いるのが
最も有効と考えられる。
０）従来技術と間趙点
従来、金属の蒸着又はスパッタの前処理として逆スパツ
タエツチングを行なうことは既知であるが、七の場合の
基板ホルダとしではステンレス調のものが通常用いられ
ている・しかしながら逆スパツタエツチングはＡｒ等不
活性ガスのイオンで試料表面を衝撃して物理的にエツチ
ングを行なうもので、材料に依る選択性を持たないこと
から、ホルダ自体もエツチングされ、雰囲気中にホルダ
材料が飛出して来ることになるＯ従ってステンレス製ホ
ルダを使用した場合、重金属汚染を発生する傾向があゆ
、また電極金属であるＡ４層と基［８１の電気的コンタ
クト性は前処理によっても改善されずＡ４−８１の合金
化不良が発生してｉたｏｔ７にステンレス製ホルダによ
る汚染を防ぐため、クエハエ椙では治具材料として一般
的な石英を用い、ステンレス露出部を石英板で覆うとい
つ九ことも考えられているが、石英板は熱伝導率が低い
ため処理時に発生する熱を放散するのに妨げになったり
する問題を派生する＠ （荀 発明の目的 本発明は以上の点に鑑み、蒸着又はスパッタリングによ
る電極配線用の金ＩＩ４膜被着工程において、界面汚染
を低減して電極と基板Ｓ１との間で良好な１ｔｆｉ的コ
ンタクトが確実拳安定に得られる前処理方法を提供する
ことを目的とする。
タエツチングを行なうことは既知であるが、七の場合の
基板ホルダとしではステンレス調のものが通常用いられ
ている・しかしながら逆スパツタエツチングはＡｒ等不
活性ガスのイオンで試料表面を衝撃して物理的にエツチ
ングを行なうもので、材料に依る選択性を持たないこと
から、ホルダ自体もエツチングされ、雰囲気中にホルダ
材料が飛出して来ることになるＯ従ってステンレス製ホ
ルダを使用した場合、重金属汚染を発生する傾向があゆ
、また電極金属であるＡ４層と基［８１の電気的コンタ
クト性は前処理によっても改善されずＡ４−８１の合金
化不良が発生してｉたｏｔ７にステンレス製ホルダによ
る汚染を防ぐため、クエハエ椙では治具材料として一般
的な石英を用い、ステンレス露出部を石英板で覆うとい
つ九ことも考えられているが、石英板は熱伝導率が低い
ため処理時に発生する熱を放散するのに妨げになったり
する問題を派生する＠ （荀 発明の目的 本発明は以上の点に鑑み、蒸着又はスパッタリングによ
る電極配線用の金ＩＩ４膜被着工程において、界面汚染
を低減して電極と基板Ｓ１との間で良好な１ｔｆｉ的コ
ンタクトが確実拳安定に得られる前処理方法を提供する
ことを目的とする。
（５） 発明の構成
本発明による半導体装置の＃！遣方法は、基板表面に対
し逆スパツタエツチング処理を施した後、該基板を本気
に晒すことなくその表面上に金属膜を被着形成する方法
であって、前記逆スパツタエツチング処理の際に基板を
支持するホルダの処理面をシリコン製とすることを４９
像とするものであシ、以下これを実施例に基づいて詳ｉ
ａ＜説明する０（＠ 発明の実施例 第１図は本発明実施例で用いる装置であり、Ａは逆スパ
ツタエツチングによる前処理室＊ＢＦｉｈｔ被着のため
のスパッタ室である０被処理基板はゲートパルプ１を開
けてサブチェンバ（図示竺ず）から前処理室Ａへ移動さ
れ、前処理完了後にゲートパルプ２，３を開放して連結
部を通ってスパッタ室Ｂへ移動され、Ａｔ被着完了後に
ゲートパルプ４部を介してサブチェンバ（図示せず）へ
移送され１外部へ取出される０これらの操作の丸めの普
処理基板（ウェハ）＃送機構は周知の形態であってよく
、本発明処理法とは関係していないので図示及び説明は
省略する。両逃理室Ａ、Ｂ内は数ンリＴｏｒｒのＡｒ雰
囲気に共通に保たれるが、相互に汚染を生じたシするこ
とがないよう、処理中はゲートパルプ２，３で仕切られ
るようになっている０本発明処理方法の大きな特徴は、
前処理のための逆スパツタエッチ処理法中にあるので、
前処理室Ａの構成とそζでの逃逸操作を中心に第１−装
置の詳細を１！１明すると、ステンレス製の前処理室容
器１０内には、高周、波電源１１に接続された被処理基
板ホルダ１２がステ／レス製シールド板１３により絶縁
体１４を挾んで囲まれて配置されている０ホルダ１２０
大部分紘ステンレス製であるが、ウェハ１５が載置され
る処理面はシリコン板１２’で覆われているとζろが本
発明による大きな特徴である。高周波電源の他端は処理
室に接続されており、１００Ｗ程度の高周波電力印加に
よってホルダ１２の処理面上でＲＦ逆スバッ、タエッチ
ングが生じる。このとき、シリコンフェノ−１５表面は
毎分１００Ａ程度エツチング除共されるのであるが、ウ
ェハ１５によって覆われていないホルダ１２の露出部も
やはり逆スパツタエツチングされるＯ従ってこの露出部
がステンレス製でめればその構成成分が雰囲気中に飛び
出し、更には被処理ウェハ１５に再付着してしまうと、
せっかくの清浄化のための前処理が逆効果になってしま
うのである０石英板でホルダ１２上面を覆っても、石英
の構成成分である酸素は電極金属とＳｉの電気的コンタ
クト性に関しては表面汚染物として看過し得ない悪影響
を持つ０これに対し本発明では、ホルダ上面はシリコン
板１２′で覆われているので、そこから逆スパツタエツ
チングで雰囲気中に出て来るのはシリコンであり、これ
がウェハ１５表面へ再付着しても電極のコンタクト性に
対する悪影響は殆んど無い。
し逆スパツタエツチング処理を施した後、該基板を本気
に晒すことなくその表面上に金属膜を被着形成する方法
であって、前記逆スパツタエツチング処理の際に基板を
支持するホルダの処理面をシリコン製とすることを４９
像とするものであシ、以下これを実施例に基づいて詳ｉ
ａ＜説明する０（＠ 発明の実施例 第１図は本発明実施例で用いる装置であり、Ａは逆スパ
ツタエツチングによる前処理室＊ＢＦｉｈｔ被着のため
のスパッタ室である０被処理基板はゲートパルプ１を開
けてサブチェンバ（図示竺ず）から前処理室Ａへ移動さ
れ、前処理完了後にゲートパルプ２，３を開放して連結
部を通ってスパッタ室Ｂへ移動され、Ａｔ被着完了後に
ゲートパルプ４部を介してサブチェンバ（図示せず）へ
移送され１外部へ取出される０これらの操作の丸めの普
処理基板（ウェハ）＃送機構は周知の形態であってよく
、本発明処理法とは関係していないので図示及び説明は
省略する。両逃理室Ａ、Ｂ内は数ンリＴｏｒｒのＡｒ雰
囲気に共通に保たれるが、相互に汚染を生じたシするこ
とがないよう、処理中はゲートパルプ２，３で仕切られ
るようになっている０本発明処理方法の大きな特徴は、
前処理のための逆スパツタエッチ処理法中にあるので、
前処理室Ａの構成とそζでの逃逸操作を中心に第１−装
置の詳細を１！１明すると、ステンレス製の前処理室容
器１０内には、高周、波電源１１に接続された被処理基
板ホルダ１２がステ／レス製シールド板１３により絶縁
体１４を挾んで囲まれて配置されている０ホルダ１２０
大部分紘ステンレス製であるが、ウェハ１５が載置され
る処理面はシリコン板１２’で覆われているとζろが本
発明による大きな特徴である。高周波電源の他端は処理
室に接続されており、１００Ｗ程度の高周波電力印加に
よってホルダ１２の処理面上でＲＦ逆スバッ、タエッチ
ングが生じる。このとき、シリコンフェノ−１５表面は
毎分１００Ａ程度エツチング除共されるのであるが、ウ
ェハ１５によって覆われていないホルダ１２の露出部も
やはり逆スパツタエツチングされるＯ従ってこの露出部
がステンレス製でめればその構成成分が雰囲気中に飛び
出し、更には被処理ウェハ１５に再付着してしまうと、
せっかくの清浄化のための前処理が逆効果になってしま
うのである０石英板でホルダ１２上面を覆っても、石英
の構成成分である酸素は電極金属とＳｉの電気的コンタ
クト性に関しては表面汚染物として看過し得ない悪影響
を持つ０これに対し本発明では、ホルダ上面はシリコン
板１２′で覆われているので、そこから逆スパツタエツ
チングで雰囲気中に出て来るのはシリコンであり、これ
がウェハ１５表面へ再付着しても電極のコンタクト性に
対する悪影響は殆んど無い。
ホルダ１２の具体的断面構造を第２図に例示する０ステ
ンレス製ホルダ１２は中空で、その内部の逆スパツタ処
理部の裏側には、逆スパツタ、処理時に発生する熱を逃
す九めの液冷用配管１６が配設されている。従って、ウ
ェハはシリコン板１２′を介して冷却される訳であるが
、ここにおいてもシリコンの熱伝導率が石英より２桁以
上高いことから、石英−を使用するよや有利でめる０更
にまた、逆スパツタエツチング速度に関しても、例えば
１００ＷのＲＦスパッタで比べてみると、石英が６０Ａ
／分楊度でエツチングされるのに対し、シリコン（多結
晶）は４６．！！Ａ／分とよシ遅くエツチングされ、汚
染の点でも消耗による寿命の点でも本発明に従ってシリ
コン板を用いることが有利である。
ンレス製ホルダ１２は中空で、その内部の逆スパツタ処
理部の裏側には、逆スパツタ、処理時に発生する熱を逃
す九めの液冷用配管１６が配設されている。従って、ウ
ェハはシリコン板１２′を介して冷却される訳であるが
、ここにおいてもシリコンの熱伝導率が石英より２桁以
上高いことから、石英−を使用するよや有利でめる０更
にまた、逆スパツタエツチング速度に関しても、例えば
１００ＷのＲＦスパッタで比べてみると、石英が６０Ａ
／分楊度でエツチングされるのに対し、シリコン（多結
晶）は４６．！！Ａ／分とよシ遅くエツチングされ、汚
染の点でも消耗による寿命の点でも本発明に従ってシリ
コン板を用いることが有利である。
かくしてウェハ１５表面をＲＦスパッタで１００Ａ程度
エツチングし、前処理を行なりてから、ウェハを外気へ
取出すことなく連続してスパッタ室ＢにてＡｊの被着を
行なう◎このスパッタ室の構成及びそこでの処理は周知
の通シであるので簡単に説明する。２０はステンレス製
容器、２１は直流電源、２２はターゲットのＡｊ板２２
′を保持するステンレス製ホルダｔ２３はステンレス製
シールド板、２４は絶縁体、２５は被逃逸ウェハ、２６
はウェハ・ホルダである。このスパッタ室Ｂ内では、直
流スパッタによりターゲットのＡＬｔ−清浄化され九つ
ェハ表ＩｊｌｒＫ被着し、電極配線層用のｈｔＨ膜形成
を行なうものでおる。
エツチングし、前処理を行なりてから、ウェハを外気へ
取出すことなく連続してスパッタ室ＢにてＡｊの被着を
行なう◎このスパッタ室の構成及びそこでの処理は周知
の通シであるので簡単に説明する。２０はステンレス製
容器、２１は直流電源、２２はターゲットのＡｊ板２２
′を保持するステンレス製ホルダｔ２３はステンレス製
シールド板、２４は絶縁体、２５は被逃逸ウェハ、２６
はウェハ・ホルダである。このスパッタ室Ｂ内では、直
流スパッタによりターゲットのＡＬｔ−清浄化され九つ
ェハ表ＩｊｌｒＫ被着し、電極配線層用のｈｔＨ膜形成
を行なうものでおる。
（７）発明の効果
本発明によれば、シリコン基板上へ電極配線用の金属膜
を被着形成するに当９、その直前の清浄化のための前処
理において基板ホルダからの汚染発生を無くすことがで
き、電極の基板シリコンへの電気的コンタクトを確実に
取ることができる効果を奏するものである。
を被着形成するに当９、その直前の清浄化のための前処
理において基板ホルダからの汚染発生を無くすことがで
き、電極の基板シリコンへの電気的コンタクトを確実に
取ることができる効果を奏するものである。
第１図は本発明実施例で使用する金属被着処理装置の模
式的断面図、第２図はその一部の断面構造詳細を示す図
である。
式的断面図、第２図はその一部の断面構造詳細を示す図
である。
Claims (1)
- 基板表面に対し逆スパツタエツチング処理を施した後、
該基板を大気に晒すことなくその表面上に金属ａｔ被着
形成する方法寸あうて、前記逆スパツタエツチング処理
の際゛に基板を支持するホルダの処ｍｓをシリコン製と
□することを特徴とする半導体装置の製造方法・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20125481A JPS58102521A (ja) | 1981-12-14 | 1981-12-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20125481A JPS58102521A (ja) | 1981-12-14 | 1981-12-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58102521A true JPS58102521A (ja) | 1983-06-18 |
Family
ID=16437888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20125481A Pending JPS58102521A (ja) | 1981-12-14 | 1981-12-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58102521A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6351629A (ja) * | 1986-08-21 | 1988-03-04 | Sanken Electric Co Ltd | シリコン基板への電極形成法 |
| JPS6351630A (ja) * | 1986-08-21 | 1988-03-04 | Sanken Electric Co Ltd | シリコン基板への電極形成法 |
| JPH05136099A (ja) * | 1991-11-08 | 1993-06-01 | Nec Corp | ドライエツチング方法 |
| US5659346A (en) * | 1994-03-21 | 1997-08-19 | Spectra, Inc. | Simplified ink jet head |
| US6450627B1 (en) * | 1994-03-21 | 2002-09-17 | Spectra, Inc. | Simplified ink jet head |
| CN109457230A (zh) * | 2018-11-07 | 2019-03-12 | 杭州鸿星电子有限公司 | 一种石英晶片镀膜治具一体框 |
-
1981
- 1981-12-14 JP JP20125481A patent/JPS58102521A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6351629A (ja) * | 1986-08-21 | 1988-03-04 | Sanken Electric Co Ltd | シリコン基板への電極形成法 |
| JPS6351630A (ja) * | 1986-08-21 | 1988-03-04 | Sanken Electric Co Ltd | シリコン基板への電極形成法 |
| JPH0581049B2 (ja) * | 1986-08-21 | 1993-11-11 | Sanken Electric Co Ltd | |
| JPH0581050B2 (ja) * | 1986-08-21 | 1993-11-11 | Sanken Electric Co Ltd | |
| JPH05136099A (ja) * | 1991-11-08 | 1993-06-01 | Nec Corp | ドライエツチング方法 |
| US5659346A (en) * | 1994-03-21 | 1997-08-19 | Spectra, Inc. | Simplified ink jet head |
| US5701148A (en) * | 1994-03-21 | 1997-12-23 | Spectra, Inc. | Deaerator for simplified ink jet head |
| US6450627B1 (en) * | 1994-03-21 | 2002-09-17 | Spectra, Inc. | Simplified ink jet head |
| CN109457230A (zh) * | 2018-11-07 | 2019-03-12 | 杭州鸿星电子有限公司 | 一种石英晶片镀膜治具一体框 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910002451B1 (ko) | 온도제어가능 진공처리장치 | |
| KR0139793B1 (ko) | 막형성 방법 | |
| KR0151769B1 (ko) | 플라즈마 에칭장치 | |
| EP0106623B1 (en) | Sputtering apparatus | |
| JP3192370B2 (ja) | プラズマ処理装置 | |
| JPH01251735A (ja) | 静電チャック装置 | |
| JP2001308079A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JPS61170050A (ja) | 低抵抗接点の形成方法 | |
| JPH04279044A (ja) | 試料保持装置 | |
| JP3423186B2 (ja) | 処理方法 | |
| JP3905462B2 (ja) | プラズマ処理方法およびプラズマ処理装置 | |
| JPS58102521A (ja) | 半導体装置の製造方法 | |
| JP2990551B2 (ja) | 成膜処理装置 | |
| JPH06124998A (ja) | プラズマ処理装置 | |
| JP2002184756A (ja) | プラズマ処理装置 | |
| JPS6053013A (ja) | 薄膜形成装置 | |
| JPS63131519A (ja) | ドライエツチング装置 | |
| JPH03255625A (ja) | 半導体製造装置 | |
| JP2000223440A (ja) | スパッタリング装置及び基板処理装置 | |
| JPS6350854B2 (ja) | ||
| JPH11265879A (ja) | 真空処理装置 | |
| JP3116390B2 (ja) | 半導体処理装置及び半導体処理方法 | |
| JPH0831751A (ja) | プラズマ処理装置 | |
| JP2003234334A (ja) | プラズマ処理方法及び装置 | |
| JPS63164243A (ja) | 処理方法 |