JPS61198636A - 薄膜形成装置 - Google Patents
薄膜形成装置Info
- Publication number
- JPS61198636A JPS61198636A JP60038056A JP3805685A JPS61198636A JP S61198636 A JPS61198636 A JP S61198636A JP 60038056 A JP60038056 A JP 60038056A JP 3805685 A JP3805685 A JP 3805685A JP S61198636 A JPS61198636 A JP S61198636A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- magnet
- thin film
- target
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、薄膜形成装置に係わり、特にバイアススパッ
タリング法を利用した薄膜形成装置の改良に関する。
タリング法を利用した薄膜形成装置の改良に関する。
（発明の技術的背景とその問題点）
従来、半導体ウェハ等の基板（試料）上に薄膜を形成す
る一つの方法として、スパッタリング法が用いられてい
る。スパッタリング法では、通常１０゛１〜１０４［ｔ
ｏｒｒ］程度の真空中で放電により生じたイオンをター
ゲット材料に加速衝撃する。
る一つの方法として、スパッタリング法が用いられてい
る。スパッタリング法では、通常１０゛１〜１０４［ｔ
ｏｒｒ］程度の真空中で放電により生じたイオンをター
ゲット材料に加速衝撃する。
この際、ターゲット材料から、その構成原子がイオンの
スパッタリングにより放出される。そして、この放出さ
れた原子を基板上に堆積することにより薄膜が形成され
る。また、最近では、薄膜の堆積速度を速めるために、
ターゲット側電極にマグネットを設けた、所謂マグネト
ロンスパッタリング法が採用されている。
スパッタリングにより放出される。そして、この放出さ
れた原子を基板上に堆積することにより薄膜が形成され
る。また、最近では、薄膜の堆積速度を速めるために、
ターゲット側電極にマグネットを設けた、所謂マグネト
ロンスパッタリング法が採用されている。
ところで、通常のスパッタリング法では凹凸のある表面
上に１ｉｌｌｌｌを平坦に形成することはできない。そ
こで、凹凸部に３１１１を平坦に形成する方法として、
所謂バイアススパッタリング法が用いられている。この
方法は、ターゲット側電極と試料側電極の両電極に電力
を印加し、放電により生じたイオンでターゲット材料を
スパッタリングしながら基板にＳＳを堆積させると同時
に、この堆積する薄膜にもイオン衝撃を与え、そのスパ
ッタ速度の入射角依存性を利用して平坦化を行うもので
ある。
上に１ｉｌｌｌｌを平坦に形成することはできない。そ
こで、凹凸部に３１１１を平坦に形成する方法として、
所謂バイアススパッタリング法が用いられている。この
方法は、ターゲット側電極と試料側電極の両電極に電力
を印加し、放電により生じたイオンでターゲット材料を
スパッタリングしながら基板にＳＳを堆積させると同時
に、この堆積する薄膜にもイオン衝撃を与え、そのスパ
ッタ速度の入射角依存性を利用して平坦化を行うもので
ある。
しかしながら、この種の方法をマグネットを用いたｉ’
ｉｌｌ形成装置に適用した場合、次のような問題があっ
た。即ち、マグネトロンスパッタリング法では薄膜の堆
積速度が速いので、基板側のイオン衝撃による逆スパツ
タ速度も速くしないと平坦化が行えない。基板電力を増
大させて逆スパツタ速度を速くするにも限界があり、さ
らにこの場合基板へのダメージも大きくなる。このため
、平坦化を行いながら堆積速度を速くすることは困難で
あった。
ｉｌｌ形成装置に適用した場合、次のような問題があっ
た。即ち、マグネトロンスパッタリング法では薄膜の堆
積速度が速いので、基板側のイオン衝撃による逆スパツ
タ速度も速くしないと平坦化が行えない。基板電力を増
大させて逆スパツタ速度を速くするにも限界があり、さ
らにこの場合基板へのダメージも大きくなる。このため
、平坦化を行いながら堆積速度を速くすることは困難で
あった。
本発明は、上記の事情を考慮してなされたもので、その
目的とするところは、凹凸のある試料上に薄膜を高速で
堆積することができ、且つ試料へのダメージの増大を招
くことなくその表面平坦化をはかり得るｍ膜形成装置を
提供することにある。
目的とするところは、凹凸のある試料上に薄膜を高速で
堆積することができ、且つ試料へのダメージの増大を招
くことなくその表面平坦化をはかり得るｍ膜形成装置を
提供することにある。
本発明の骨子は、ターゲット側電極及び基板側電極のそ
れぞれ対向表面側に磁場を印加するためのマグネットを
設置し、試料へのダメージを招くことなく逆スパツタ速
度を速めることにある。
れぞれ対向表面側に磁場を印加するためのマグネットを
設置し、試料へのダメージを招くことなく逆スパツタ速
度を速めることにある。
即ち本発明は、真空容器内に試料側電極及びターゲット
側電極を対向配置し、これらの電極間の放電により生じ
たイオンでターゲット材料をスパッタリングすると共に
、試料表面上にイオンを衝突させながらｆａｉｌを堆積
形成する薄膜形成装置において、前記ターゲット側電極
上にマグネトロン放電を生起するための磁場を印加する
第１のマグネットと、前記試料側電極上にマグネトロン
放電を生起するための磁場を印加する第２のマグネット
とをそれぞれ設けるようにしたものである。
側電極を対向配置し、これらの電極間の放電により生じ
たイオンでターゲット材料をスパッタリングすると共に
、試料表面上にイオンを衝突させながらｆａｉｌを堆積
形成する薄膜形成装置において、前記ターゲット側電極
上にマグネトロン放電を生起するための磁場を印加する
第１のマグネットと、前記試料側電極上にマグネトロン
放電を生起するための磁場を印加する第２のマグネット
とをそれぞれ設けるようにしたものである。
本発明によれば、ターゲット側の第１のマグネットによ
りターゲット材料のスパッタ速度は速くなり、試料便の
第２のマグネットにより試料上に堆積した薄膜の逆スパ
ツタ速度も速（なるが、この逆スパツタの効果は試料上
の凹凸の傾斜部で顕著であるため、実効的に平坦部での
堆積速度は速くなる。また、マグネットを用いるので、
逆スパツタ時のイオンのエネルギーは低くなり、試料へ
のダメージは低減される。このため、堆積速度を高速に
しても、同じ平坦化効果を得ることができる。また、例
えばＭＯＳデバイスのゲート酸化膜への影響は従来に比
べて１０分の１以下になる。
りターゲット材料のスパッタ速度は速くなり、試料便の
第２のマグネットにより試料上に堆積した薄膜の逆スパ
ツタ速度も速（なるが、この逆スパツタの効果は試料上
の凹凸の傾斜部で顕著であるため、実効的に平坦部での
堆積速度は速くなる。また、マグネットを用いるので、
逆スパツタ時のイオンのエネルギーは低くなり、試料へ
のダメージは低減される。このため、堆積速度を高速に
しても、同じ平坦化効果を得ることができる。また、例
えばＭＯＳデバイスのゲート酸化膜への影響は従来に比
べて１０分の１以下になる。
以下、本発明の詳細を図示の実施例によって説明する。
Ｍ１図は本発明の一実施例に係わるｉｉｌ＃Ｉ形成装置
を示す概略構成図である。図中１１は真空容器（スパッ
タ容器）で、この容器１１内には平板状の電極１２．１
３が対向配置されている。上部電極（ターゲット側電穫
）１２には、第１の整合器１４を介して第１の高周波！
＋１１１５が接続されている。そして、上部電極１２の
下面に石英ガラス（ＳｉＯｚ＞等からなるターゲット材
料１６が設置されるものとなっている。下部電極（試料
側電極）１３にも同様に、第２の整合器１７を介して第
２の高周波電源１８が接続されている。そして、下部電
極１３上には半導体ウェハ等の被処理基板（試料）１９
が設置されるものとなっている。なお、基板１９とター
ゲット材料１６との距離は約８［ａ］となっている。
を示す概略構成図である。図中１１は真空容器（スパッ
タ容器）で、この容器１１内には平板状の電極１２．１
３が対向配置されている。上部電極（ターゲット側電穫
）１２には、第１の整合器１４を介して第１の高周波！
＋１１１５が接続されている。そして、上部電極１２の
下面に石英ガラス（ＳｉＯｚ＞等からなるターゲット材
料１６が設置されるものとなっている。下部電極（試料
側電極）１３にも同様に、第２の整合器１７を介して第
２の高周波電源１８が接続されている。そして、下部電
極１３上には半導体ウェハ等の被処理基板（試料）１９
が設置されるものとなっている。なお、基板１９とター
ゲット材料１６との距離は約８［ａ］となっている。
また、上部電極１２の上面で容器１１外には、ターゲッ
ト材料１６にその周辺から中央に向かう方向に磁場を印
加するための第１のマグネット２１が設置されている。
ト材料１６にその周辺から中央に向かう方向に磁場を印
加するための第１のマグネット２１が設置されている。
マグネット２１は、第２図に容器１１の上方から見た図
を示す如く、放射状に例えば６本の永久磁石２１ａ、〜
、２１ｆを配置して構成されている。ざらに、下部電極
１３の下面には、基板１９にその周辺から中央方向に磁
場を印加するための第２のマグネット２２が設置されて
いる。このマグネット２２も上記マグネット２１と同様
に複数の永久磁石から構成される装置 なお、容器１１には、該容器１１内にガスを導入するた
めのガス導入口２３及び該容器内のガスを排気するため
のガス排気口２４がそれぞれ設けられている。また、図
中２５．２６は前記電極１２．１３を容器１１と絶縁す
るための絶縁体をそれぞれ示している。
を示す如く、放射状に例えば６本の永久磁石２１ａ、〜
、２１ｆを配置して構成されている。ざらに、下部電極
１３の下面には、基板１９にその周辺から中央方向に磁
場を印加するための第２のマグネット２２が設置されて
いる。このマグネット２２も上記マグネット２１と同様
に複数の永久磁石から構成される装置 なお、容器１１には、該容器１１内にガスを導入するた
めのガス導入口２３及び該容器内のガスを排気するため
のガス排気口２４がそれぞれ設けられている。また、図
中２５．２６は前記電極１２．１３を容器１１と絶縁す
るための絶縁体をそれぞれ示している。
次に、上記装置を用いた酸化膜形成方法について第３図
を参照して説明する。
を参照して説明する。
まず、膜形成用の基板１９として第３図（ａ）に示す如
＜Ｓｔ基板上３１にＡ２配線１１３２を膜厚１［μ７Ｆ
Ｌ］で線幅及び溝幅を１［μｒｒＬ］に加工したものを
用い、これを下部電極１３上の所定の位置に置いた。そ
して、容器１１内をｌＸｌ０’［ｔＯｒｒ］程度の真空
に排気した後、ガス導入口２３よりアルゴン（Ａｒ）ガ
スを導入し、容器１１内のガス圧を１０ ’ ［ｔｏｒ
ｒ］に保持した。
＜Ｓｔ基板上３１にＡ２配線１１３２を膜厚１［μ７Ｆ
Ｌ］で線幅及び溝幅を１［μｒｒＬ］に加工したものを
用い、これを下部電極１３上の所定の位置に置いた。そ
して、容器１１内をｌＸｌ０’［ｔＯｒｒ］程度の真空
に排気した後、ガス導入口２３よりアルゴン（Ａｒ）ガ
スを導入し、容器１１内のガス圧を１０ ’ ［ｔｏｒ
ｒ］に保持した。
次いで、高周波電源１５．１８をＯＮにし、上部電極１
２には１０［Ｗ／α２］、下部電極１３には１ ［Ｗ／
（：ＩＩ” ］の高高周波力を印加することにより、上
部電極１２と下部電極１３との間に放電を生起した。そ
して、Ａｒイオンによりターゲット材料１６をスパッタ
リングすると共に、基板１９の表面にもアルゴンイオン
を衝突させて逆スパツタを行いながら、第３図（ｂ）に
示す如く酸化シリコン１１１３３を基板１９上に堆積し
た。
２には１０［Ｗ／α２］、下部電極１３には１ ［Ｗ／
（：ＩＩ” ］の高高周波力を印加することにより、上
部電極１２と下部電極１３との間に放電を生起した。そ
して、Ａｒイオンによりターゲット材料１６をスパッタ
リングすると共に、基板１９の表面にもアルゴンイオン
を衝突させて逆スパツタを行いながら、第３図（ｂ）に
示す如く酸化シリコン１１１３３を基板１９上に堆積し
た。
上記の条件で酸化シリコン１１１３３を２［μＴｒＬ］
形成したところ、基板１９のパターン上で完全に平坦に
なった。また、このときの堆積速度は１０００［入／１
ｎ］であった。これに対し、下部電極１３側にマグネッ
ト２２がない場合、同様の平坦性を得るためにはターゲ
ット側の電力を３［Ｗ／ｚ２］に減少させねばならず、
このとき膜の堆積速度も２００［人／１ｎ］に低下した
。即ち本実施例では、下部電極１３側にもマグネット２
２を設けることにより、同じ平坦化を行う条件で薄膜の
堆積速度を５倍にすることができた。
形成したところ、基板１９のパターン上で完全に平坦に
なった。また、このときの堆積速度は１０００［入／１
ｎ］であった。これに対し、下部電極１３側にマグネッ
ト２２がない場合、同様の平坦性を得るためにはターゲ
ット側の電力を３［Ｗ／ｚ２］に減少させねばならず、
このとき膜の堆積速度も２００［人／１ｎ］に低下した
。即ち本実施例では、下部電極１３側にもマグネット２
２を設けることにより、同じ平坦化を行う条件で薄膜の
堆積速度を５倍にすることができた。
なお、下部電極１３側にマグネット２２がないときは、
基板側電力を増加することにより堆積速度をあまり低下
させずに平坦化できるが、このときは後で述べるダメー
ジが増加することになる。
基板側電力を増加することにより堆積速度をあまり低下
させずに平坦化できるが、このときは後で述べるダメー
ジが増加することになる。
また、本実施例では磁場の強さはターゲット表面の中心
部で３００ガウス、基板表面の中心部で１００ガウスで
とした。
部で３００ガウス、基板表面の中心部で１００ガウスで
とした。
次に、膜形成用の基板１１として、膜厚２００［人］の
ゲート駿化膜を有するＭＯＳトランジスタ及び電極の作
り込まれたシリコン基板を用いた場合のダメージの低減
について述べる。
ゲート駿化膜を有するＭＯＳトランジスタ及び電極の作
り込まれたシリコン基板を用いた場合のダメージの低減
について述べる。
スパッタ条件は前述したものと同じくターゲラ）ＪＮｌ
０Ｗ／ａ２、基板側１Ｗ／α２）である。
０Ｗ／ａ２、基板側１Ｗ／α２）である。
酸化シリコン膜を約１［μＴｒＬ］形成した後、電極用
開口部を穿孔し、ざらに４５０［’Ｃ］のフォーミング
ガス中で約２０分間に熱処理を行った。熱処理後の該基
板内のＭＯＳトランジスタのしきい値電圧ｖｔｈを測定
した結果、本実施例のスパッタリング装置を用いた場合
、酸化シリコン膜形成前に比べて５ ［ｍＶ］変動した
だけであった。比較のために、下部電極１３側にマグネ
ット２２を具備していない場合、同一のスパッタ条件で
酸化シリコン膜を形成したときのＭＯＳトランジスタの
しきい値電圧ｖｔｈを測定すると、膜形成前に比べて６
０ ［ｍＶ］も変動したことが判った。即ち、本実施例
装置を用いることにより、基板１９へのダメージは１２
分の１に減少した。
開口部を穿孔し、ざらに４５０［’Ｃ］のフォーミング
ガス中で約２０分間に熱処理を行った。熱処理後の該基
板内のＭＯＳトランジスタのしきい値電圧ｖｔｈを測定
した結果、本実施例のスパッタリング装置を用いた場合
、酸化シリコン膜形成前に比べて５ ［ｍＶ］変動した
だけであった。比較のために、下部電極１３側にマグネ
ット２２を具備していない場合、同一のスパッタ条件で
酸化シリコン膜を形成したときのＭＯＳトランジスタの
しきい値電圧ｖｔｈを測定すると、膜形成前に比べて６
０ ［ｍＶ］も変動したことが判った。即ち、本実施例
装置を用いることにより、基板１９へのダメージは１２
分の１に減少した。
このように本実施例によれば、ターゲット側及び基板側
の両方にマグネット２１．２２を設けているので、凹凸
のある基板１９上に薄膜を高速で、且つ平坦に形成する
ことができる。しかも、基板側の電力を左程上げる必要
もないので、基板１９へのダメージを低減することもで
きる。従って、凹凸のある各種の基板上に薄膜を形成す
るのに極めて有効である。
の両方にマグネット２１．２２を設けているので、凹凸
のある基板１９上に薄膜を高速で、且つ平坦に形成する
ことができる。しかも、基板側の電力を左程上げる必要
もないので、基板１９へのダメージを低減することもで
きる。従って、凹凸のある各種の基板上に薄膜を形成す
るのに極めて有効である。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記マグネットは永久磁石に限るものでは
なく、電磁石を用いてもよい。さらに、磁石の配置例及
びその磁場の強さも適宜変更可能である。また、ターゲ
ット材料は石英に限るものではなく、試料上に形成すべ
き薄膜の種類に応じて適宜窓めればよい。さらに、ター
ゲット材料が導電性物質である場合は、ターゲット側電
極に直流電力を印加するようにしてもよい。その他、本
発明の要旨を逸脱しない範囲で、種々変形して実施する
ことができる。
い。例えば、前記マグネットは永久磁石に限るものでは
なく、電磁石を用いてもよい。さらに、磁石の配置例及
びその磁場の強さも適宜変更可能である。また、ターゲ
ット材料は石英に限るものではなく、試料上に形成すべ
き薄膜の種類に応じて適宜窓めればよい。さらに、ター
ゲット材料が導電性物質である場合は、ターゲット側電
極に直流電力を印加するようにしてもよい。その他、本
発明の要旨を逸脱しない範囲で、種々変形して実施する
ことができる。
第１図は本発明の一実施例に係わる薄膜形成装置を示す
概略構成図、第２図は上記装置の要部構成を示す平面図
、第３図（ａ）（ｂ）は上記装置を用いた酸化膜形成工
程を示す断面図である。 １１・・・真空容器、１２・・・上部電極（ターゲット
側電極）、１３・・・下部電極（試料側電極）、１４゜
１７・・・整合器、１５．１８・・・高周波電源、１６
・・・ターゲット材料、１９・・・被処理基板（試料）
、２１．２２・・・マグネット、２３・・・ガス導入口
、２４・・・ガス排気口、２５．２６・・・絶縁体。 出願人代理人 弁理士 鈴江武彦 第２図
概略構成図、第２図は上記装置の要部構成を示す平面図
、第３図（ａ）（ｂ）は上記装置を用いた酸化膜形成工
程を示す断面図である。 １１・・・真空容器、１２・・・上部電極（ターゲット
側電極）、１３・・・下部電極（試料側電極）、１４゜
１７・・・整合器、１５．１８・・・高周波電源、１６
・・・ターゲット材料、１９・・・被処理基板（試料）
、２１．２２・・・マグネット、２３・・・ガス導入口
、２４・・・ガス排気口、２５．２６・・・絶縁体。 出願人代理人 弁理士 鈴江武彦 第２図
Claims (2)
- （１）真空容器内にターゲットを載置する電極及び試料
を載置する電極を対向配置し、これらの電極間の放電に
より生じたイオンでターゲット材料をスパッタリングす
ると共に、試料表面上にイオンを衝突させながら薄膜を
堆積形成する薄膜形成装置において、前記ターゲット側
の電極及び試料側の電極のそれぞれ対向表面側に磁場を
印加するマグネットを設けてなることを特徴とする薄膜
形成装置。 - （２）前記真空容器には、該容器内にガスを導入するガ
ス導入口及び該容器内のガスを排気するガス排気口が設
けられていることを特徴とする特許請求の範囲第１項記
載の薄膜形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60038056A JPS61198636A (ja) | 1985-02-27 | 1985-02-27 | 薄膜形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60038056A JPS61198636A (ja) | 1985-02-27 | 1985-02-27 | 薄膜形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61198636A true JPS61198636A (ja) | 1986-09-03 |
Family
ID=12514851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60038056A Pending JPS61198636A (ja) | 1985-02-27 | 1985-02-27 | 薄膜形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198636A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327685B1 (ko) * | 1995-09-22 | 2002-06-28 | 순페이 야마자끼 | 스퍼터링을통한박막제조방법및스퍼터링장치 |
| KR100421293B1 (ko) * | 2001-12-21 | 2004-03-09 | 동부전자 주식회사 | 반도체 소자용 금속막 증착장치 |
-
1985
- 1985-02-27 JP JP60038056A patent/JPS61198636A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327685B1 (ko) * | 1995-09-22 | 2002-06-28 | 순페이 야마자끼 | 스퍼터링을통한박막제조방법및스퍼터링장치 |
| KR100421293B1 (ko) * | 2001-12-21 | 2004-03-09 | 동부전자 주식회사 | 반도체 소자용 금속막 증착장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4874494A (en) | Semiconductor manufacturing apparatus | |
| JP4344019B2 (ja) | イオン化スパッタ方法 | |
| JPH04198476A (ja) | プラズマ処理装置 | |
| JP3080843B2 (ja) | 薄膜形成方法及び装置 | |
| JPS634065A (ja) | 高周波放電により材料をスパッタリングする方法および装置 | |
| US6451179B1 (en) | Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma | |
| JP3838397B2 (ja) | 半導体製造方法 | |
| JPS627852A (ja) | 薄膜形成方法 | |
| JPH0499176A (ja) | プラズマ処理装置 | |
| JPS61198636A (ja) | 薄膜形成装置 | |
| WO2010044237A1 (ja) | スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法 | |
| WO2016047013A1 (ja) | スパッタリング装置 | |
| JPS6147645A (ja) | 薄膜形成方法 | |
| JPS6350025A (ja) | 半導体製造装置 | |
| JPH0519296A (ja) | 絶縁膜の形成方法及び絶縁膜形成装置 | |
| JP3727693B2 (ja) | ＴｉＮ膜製造方法 | |
| JPS61261472A (ja) | バイアススパツタ法およびその装置 | |
| JPH0681145A (ja) | マグネトロンスパッタ装置 | |
| JPS61174725A (ja) | 薄膜形成装置 | |
| JP3038287B2 (ja) | 薄膜作成装置 | |
| JPS6277477A (ja) | 薄膜形成装置 | |
| JPH0649639A (ja) | マグネトロンスパッタ装置 | |
| JPS6318071A (ja) | 枚葉式バイアススパツタ装置 | |
| JP2744505B2 (ja) | シリコンスパッタリング装置 | |
| JPH09190899A (ja) | プラズマ処理方法及びその装置 |